KR20020088269A - 리젝트 유니트를 스킵하는 볼 그리드 어레이 패키지용와이어 본딩 방법 - Google Patents
리젝트 유니트를 스킵하는 볼 그리드 어레이 패키지용와이어 본딩 방법 Download PDFInfo
- Publication number
- KR20020088269A KR20020088269A KR1020010027610A KR20010027610A KR20020088269A KR 20020088269 A KR20020088269 A KR 20020088269A KR 1020010027610 A KR1020010027610 A KR 1020010027610A KR 20010027610 A KR20010027610 A KR 20010027610A KR 20020088269 A KR20020088269 A KR 20020088269A
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- pattern
- wire bonding
- reject
- recognizing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 238000012856 packing Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 볼 그리드 어레이 패키지용 와이어 본딩 방법으로, 인쇄회로기판에 존재하는 리젝트 유니트를 카메라가 인식하여 와이어 본딩 공정없이 다음의 패키지 유니트로 이동하도록 하여 리젝트 유니트로 인한 설비 가동 효율이 떨어지는 것을 방지할 수 있는 와이어 본딩 방법을 제공한다. 즉, (a) 복수개의 반도체 칩이 부착된 패키지 유니트와, 반도체 칩이 부착되지 않은 리젝트 유니트를 포함하는 복수개의 유니트를 포함하는 인쇄회로기판을 준비하는 단계와; (b) 카메라로 상기 유니트에 부착된 반도체 칩의 제 1 패드 패턴의 유무를 인식하는 단계와; (c) 상기 제 1 패드 패턴을 인식하지 못하면, 상기 유니트 내의 칩 실장 영역 안에 형성된 적어도 하나 이상의 리젝트 패턴의 유무를 인식하는 단계; 및 (d) 상기 적어도 하나 이상의 리젝트 패턴 중에서 하나라도 인식하면 상기 유니트를 스킵하고 다음의 유니트로 상기 카메라가 이동하는 단계;를 포함하는 것을 특징으로 하는 리젝트 유니트를 스킵하는 볼 그리드 어레이 패키지용 와이어 본딩 방법을 제공한다.
본 발명의 와이어 본딩 방법에 따른 (c) 단계는, (c1) 제 1 리젝트 패턴의 유무를 인식하는 단계와; (c2) 제 1 리젝트 패턴을 인식하지 못하면 제 2 리젝트 패턴을 인식하는 단계; 및 (c3) 제 2 리젝트 패턴을 인식하지 못하는 경우 와이어 본딩 공정을 정지시키는 단계를 포함하며, (c1) 단계에서 제 1 리젝트 패턴을 인식하거나, (c2) 단계에서 제 2 리젝트 패턴을 인식하면 유니트를 스킵하고 다음의 유니트로 카메라가 이동하는 단계를 포함한다.
Description
본 발명은 반도체 패키지의 제조 방법에 관한 것으로, 더욱 상세하게는 볼 그리드 어레이 패키지에 적용되는 와이어 본딩 방법에 관한 것이다.
볼 그리드 어레이(Ball Grid Array; BGA) 패키지의 제조 공정은 웨이퍼(wafer)를 웨이퍼 링(wafer ring)과 테이프(tape)에 부착하는 테이프 마운트(tape mount) 공정을 시작으로 쏘잉(sawing), 다이 본딩(die bonding), 와이어 본딩(wire bonding), 몰딩(molding), 피니쉬(finish), 테스트(test) 등의 공정을 포함한다. 이중에서 와이어 본딩 공정은 반도체 칩의 전극 패드와 인쇄회로기판의 리드를 고순도의 금(Au) 또는 알루미늄(Al) 세선과 같은 본딩 와이어로 연결하는 공정이다.
BGA 패키지용 인쇄회로기판으로는, 도 1에 도시된 바와 같이, 많은 수의 BGA 패키지를 제조하면서 패키지 제조 시간을 단축할 수 있도록, 인쇄회로기판(10) 자체의 이동 동작없이 본딩 헤드(bonding head)의 이동만으로 가능한 영역내에 많은 수의 반도체 칩(20)을 부착할 수 있는 크기의 인쇄회로기판(10)이 사용되고 있다. 이때, 인쇄회로기판(10)의 전영역에 반도체 칩(20)을 실장할 수 있도록 제조하는것이 바람직하지만, 인쇄회로기판(10)의 제조 공정 상의 문제로 반도체 칩(10)을 본딩을 할 수 없는 영역이 적어도 하나 이상 존재할 수 있다. 이하, 인쇄회로기판(10)에 있어서, BGA 패키지로 제조될 수 있는 영역을 유니트(unit)라 하고, 반도체 칩(20)을 부착하여 BGA 패키지로 제조되는 영역을 패키지 유니트(16; package unit)라고 하고, 반도체 칩(20)을 부착할 수 없는 영역을 리젝트 유니트(18; reject unit)라 한다. 도면부호 13은 유니트가 리젝트 유니트(18)임을 나타내는 리젝트 마크(reject mark)의 일종으로, 작업자가 쉽게 확인할 수 있도록 다양한 형태의 리젝트 마크(13)가 사용되고 있다. 도 4의 도면부호 15는 인쇄회로기판의 손상된 부분을 가리킨다.
와이어 본딩 공정을 좀더 상세히 설명하면, 카메라를 이용하여 다이 본딩된 반도체 칩의 전극 패드와 인쇄회로기판의 리드의 정렬 상태를 카메라로 확인한 이후에 오류가 없으면 와이어 본딩을 진행한다. 통상적으로 미리 입력된 특정의 전극 패드들과 리드들의 패턴을 카메라가 인식하여 오류가 없으면 와이어 본딩을 진행한다. 이와 같은 카메라의 인식과 와이어 본딩은 인쇄회로기판에 부착된 반도체 칩의 배열에 따라서 순차적으로 이루어진다. 하지만, 카메라가 패턴을 인식하지 못할 경우는 와이어 본딩 설비 자체에서 에러(error)를 발생시키고, 와이어 본딩 공정을 중지시킨다.
이때, 카메라가 반도체 칩이 부착된 영역의 전극 패드와 리드를 오인식하여 와이어 본딩 설비를 정지시키는 것은 공정 진행상 바람직하지만, 이와 같은 오인식이 리젝트 유니트에서도 발생된다는 점에 있다. 리젝트 유니트는 반도체 칩이 부착되지 않은 영역으로 와이어 본딩이 필요없는 영역이다. 하지만, 종래의 와이어 본딩 공정은 카메라가 유니트를 인식하는 과정에서 리젝트 유니트를 하나의 오인식으로 판단하여 설비를 중지시킴으로써, 설비의 가동 효율을 떨어뜨리는 요소로 작용한다. 실질적으로, 리젝트 유니트는 반도체 칩이 부착되지 않는 영역으로 와이어 본딩 공정이 필요없는 영역이다.
따라서, 본 발명의 목적은 인쇄회로기판에 존재하는 리젝트 유니트를 카메라가 인식하여 와이어 본딩 공정없이 다음의 패키지 유니트로 이동하도록 하여 리젝트 유니트로 인한 설비 가동 효율이 떨어지는 것을 방지하는 데 있다.
도 1은 인쇄회로기판에 복수개의 반도체 칩들이 부착된 상태를 보여주는 평면도,
도 2는 도 1의 인쇄회로기판에 따른 본 발명에 따른 와이어 본딩 순서를 보여주는 블록도,
도 3은 인쇄회로기판의 패키지 유니트를 확대하여 보여주는 평면도,
도 4는 인쇄회로기판의 리젝트 유니트를 확대하여 보여주는 평면도,
도 5는 본 발명에 따른 리젝트 유니트를 스킵하는 단계를 포함하는 와이어 본딩 방법에 따른 개략적인 흐름도,
도 6은 본 발명의 제 1 실시예에 따른 도 5의 리젝트 유니트 스킵 단계를 포함하는 와이어 본딩 방법에 따른 흐름도,
도 7은 본 발명의 제 2 실시예에 따른 도 5의 리젝트 유니트 스킵 단계를 포함하는 와이어 본딩 방법에 따른 흐름도이다.
* 도면의 주요 부분에 대한 설명 *
10 : 인쇄회로기판 12 : 배선 패턴
13 : 리젝트 마크 14 : 리드
16 : 패키지 유니트 17 : 칩 실장 영역
18 : 리젝트 유니트 20 : 반도체 칩
22 : 전극 패드
상기 목적을 달성하기 위하여, 볼 그리드 어레이 패키지용 와이어 본딩 방법으로, (a) 복수개의 반도체 칩이 부착된 패키지 유니트와, 반도체 칩이 부착되지 않은 리젝트 유니트를 포함하는 복수개의 유니트를 포함하는 인쇄회로기판을 준비하는 단계와; (b) 카메라로 상기 유니트에 부착된 반도체 칩의 제 1 패드 패턴의 유무를 인식하는 단계와; (c) 상기 제 1 패드 패턴을 인식하지 못하면, 상기 유니트 내의 칩 실장 영역 안에 형성된 적어도 하나 이상의 리젝트 패턴의 유무를 인식하는 단계; 및 (d) 상기 적어도 하나 이상의 리젝트 패턴 중에서 하나라도 인식하면 상기 유니트를 스킵하고 다음의 유니트로 상기 카메라가 이동하는 단계;를 포함하는 것을 특징으로 하는 리젝트 유니트를 스킵하는 볼 그리드 어레이 패키지용 와이어 본딩 방법을 제공한다.
본 발명의 와이어 본딩 방법에 따른 (c) 단계는, (c1) 제 1 리젝트 패턴의 유무를 인식하는 단계와; (c2) 제 1 리젝트 패턴을 인식하지 못하면 제 2 리젝트 패턴을 인식하는 단계; 및 (c3) 제 2 리젝트 패턴을 인식하지 못하는 경우 와이어 본딩 공정을 정지시키는 단계를 포함하며, (c1) 단계에서 제 1 리젝트 패턴을 인식하거나, (c2) 단계에서 제 2 리젝트 패턴을 인식하면 유니트를 스킵하고 다음의 유니트로 카메라가 이동하는 단계를 포함한다.
본 발명의 와이어 본딩 방법에 따른 (b) 단계에서 제 1 패드 패턴을 인식하면, (b1) 반도체 칩의 제 2 패드 패턴의 유무를 인식하는 단계와; (b2) 제 2 패드 패턴을 인식하면 유니트의 제 1 리드 패턴의 유무를 인식하는 단계와; (b3) 유니트의 제 1 리드 패턴을 인식하면 유니트의 제 2 리드 패턴의 유무를 인식하는 단계와; 및 (b4) 제 2 리드 패턴을 인식하면 와이어 본딩을 진행하는 단계;를 포함하고, (b1) 단계에서 제 2 패드 패턴을 인식하지 못하거나, (b2) 단계에서 제 1 리드 패턴을 인식하지 못하거나, (b3) 단계에서 제 2 리드 패턴을 인식하지 못하는 경우 와이어 본딩 공정을 중지시키는 단계;를 포함한다.
그리고, 본 발명의 와이어 본딩 바업에 따른 (a) 단계 후에, (a1) 유니트의 제 1 리드 패턴의 유무를 인식하는 단계와; (a2) 제 1 리드 패턴을 인식하면 유니트의 제 2 리드 패턴의 유무를 인식하는 단계; 및 (a3) 제 2 리드 패턴을 인식하면 (b) 단계를 진행하는 단계;를 포함하고, (a1) 단계에서 제 1 리드 패턴을 인식하지 못하면 와이어 본딩 공정을 중지시키고, (a2) 단계에서 제 2 리드 패턴을 인식하지 못하면 (c) 단계를 진행한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 인쇄회로기판에 복수개의 반도체 칩들이 부착된 상태를 보여주는 평면도이다. 도 2는 도 1의 인쇄회로기판에 따른 본 발명에 따른 와이어 본딩 순서를 보여주는 블록도이다.
도 1 및 도 2를 참조하면, 본 발명에 따른 와이어 본딩은 반도체 칩(20)이 실장되지 않은 리젝트 유니트(18)는 스킵(skip)하면서 반도체 칩(20)이 실장된 패키지 유니트(16)에서만 와이어 본딩 공정이 이루어질 수 있도록 구현된다. 와이어 본딩 순서는, 도 2에 도시된 바와 같이, 열을 따라서 순차적으로 진행되며, 유니트에 대한 실질적인 와이어 본딩 공정이 이루어지기 전에 진행되는 본딩 좌표를 찾는 단계에서 유니트가 리젝트 유니트인지를 판별하는 단계를 진행한다.
도 3은 인쇄회로기판의 패키지 유니트(16)를 확대하여 보여주는 평면도이다. 도 4는 인쇄회로기판의 리젝트 유니트(18)를 확대하여 보여주는 평면도이다. 도 5는 본 발명에 따른 리젝트 유니트를 스킵하는 단계를 포함하는 와이어 본딩 방법에 따른 개략적인 흐름도이다.
도 3 내지 도 5를 참조하면, 와이어 본딩 공정에서 본딩 좌표를 찾기 위해서, 하나의 유니트당 전극 패드 좌표를 위한 패드 패턴(P1, P2; pad pattern) 두곳과, 리드 좌표를 위한 리드 패턴(L1, L2; lead pattern) 두곳을 카메라에 입력한다. 그리고, 유니트에 대한 와이어 본딩 공정을 진행하기 전에 와이어 본딩 공정을 진행할 유니트에서 입력된 패드 패턴(P1, P2) 및 리드 패턴(L1, L2)을 찾은 후에 와이어 본딩 공정을 진행한다. 하지만, 카메라가 패드 패턴(P1, P2)과 리드 패턴(L1, L2)을 인식하지 못하면, 그 유니트가 패키지 유니트(16)인지 리젝트 유니트(18) 인지를 선별하여 패키지 유니트(16)인 경우에는 설비를 정지시키는 단계를 진행하고, 리젝트 유니트(18)인 경우에는 스킵하는 단계를 통하여, 리젝트 유니트(18)로 인한 설비 정지를 방지할 수 있다.
리젝트 유니트(18)는 유니트에 반도체 칩(20)이 부착되지 않음으로써 발생되기 때문에, 반도체 칩의 패드 패턴(P1, P2)을 인식하는 단계와 함께 진행되며, 리드 패턴(L1, L2)을 인식하는 단계는 패드 패턴(P1, P2)을 인식하는 단계 전에 진행할 수도 있고 후에 진행할 수도 있다. 즉, 유니트의 리드 패턴(L1, L2)을 인식하는 단계를 A 단계에서 진행할 수도 있고 B 단계에서 진행할 수도 있다. 리드 패턴(L1, L2)으로는 카메라의 인식률이 좋은 유니트의 대각선에 형성된 두곳의 리드(14) 부분을 리드 패턴(L1, L2)으로 활용한다. 이때, 두곳의 리드 패턴(L1, L2) 중에서, 한곳을 제 1 리드 패턴(L1)이라 하고, 다른 곳을 제 2 리드 패턴(L2)이라 한다.
리젝트 유니트(18)를 스킵하는 단계를 포함하는 와이어 본딩 단계(40)를 설명하면, 실질적인 와이어 본딩 공정이 진행하기 전에 본딩 좌표를 찾기 위해서 미리 입력된 패턴을 찾는 단계가 진행된다. 먼저 와이어 본딩이 진행할 특정 유니트에 카메라가 위치한 상태에서 두곳의 패드 패턴(P1, P2)의 유무를 인식하는 단계가 진행된다. 두곳의 패드 패턴(P1, P2)으로 반도체 칩(20)의 마주보는 대각선 상에 형성된 전극 패드(22) 부분의 패드 패턴(P1, P2)을 인식하는 단계가 진행된다. 이때, 두곳의 패드 패턴(P1, P2) 중에서, 한곳을 제 1 패드 패턴(P1)이라 하고, 다른 곳을 제 2 패드 패턴(P2)이라 한다.
먼저, 제 1 패드 패턴(P1)의 유무를 인식하는 단계가 진행된다(41). 제 1 패드 패턴(P1)을 인식하면 제 2 패드 패턴(P2)의 유무를 인식하는 단계(46)가 진행되고, 제 1 패드 패턴(P1)을 인식하지 못하면 그 유니트는 반도체 칩(20)이 실장되지 않은 리젝트 유니트(18)임을 암시한다. 따라서, 그 유니트가 리젝트 유니트(18)인지를 판별하는 단계가 진행된다. 즉, 유니트 내의 리젝트 패턴(R1, R2; reject pattern)의 유무를 인식하는 단계가 진행된다.
리젝트 패턴(R1, R2)은 반도체 칩(20)이 실장될 영역(17; 이하, 칩 실장 영역) 안에 형성된 패턴의 일부분으로, 인쇄회로기판의 칩 실장 영역(17)에 형성된 배선 패턴(12)의 일부분을 리젝트 패턴(R1, R2)으로 사용할 수도 있고, 배선 패턴(12)과 별도로 형성된 패턴을 리젝트 패턴(R1, R2)으로 사용할 수 있다. 본 발명에서는 두 군데의 리젝트 패턴(R1, R2)을 인식하는 단계가 진행된다. 만약, 칩 실장 영역(17) 밖의 패턴을 리젝트 패턴(R1, R2)으로 사용할 경우, 정상적으로 반도체 칩(20)이 실장된 경우에도 카메라의 인식율에 따라서 패키지 유니트(16)임에도 불구하고 리젝트 유니트(18)로 인식하는 오류를 발생할 수 있다.
먼저 제 1 패드 패턴(P1)을 인식하지 못하면, 제 1 리젝트 패턴(R1)의 유무를 인식하는 단계가 진행된다(42). 제 1 리젝트 패턴(R1)을 인식하면 그 유니트는 리젝트 유니트(18)로 판별하여 스킵(44)하고 다음의 유니트로 이동하여 전술된 공정을 다시 시작한다. 하지만 제 1 리젝트 패턴(R1)을 인식하지 못하면, 제 2 리젝트 패턴(R2)의 유무를 인식하는 단계가 진행된다(43).
여기서, 제 2 리젝트 패턴(R2)을 인식하면 유니트 스킵하는 단계(44)가 진행되고, 인식하지 못하면 공정상의 오류로 와이어 본딩 설비를 정지시켜 와이어 본딩 공정을 정지시킨다(45).
제 2 패드 패턴(P2)의 유무를 인식하는 단계(46)에서, 제 2 패드 패턴(P2)을 인식하면 그 유니트에 대한 와이어 본딩 공정을 진행한다(47). 이때, A 단계를 거쳤다면 B 단계를 거치지 않고 와이어 본딩 공정을 진행하고, A 단계를 거치지 않았다면 B 단계를 거쳐 와이어 본딩 공정이 진행된다. 하지만, 제 1 패드 패턴(P1)은 인식했지만, 제 2 패드 패턴(P2)을 인식하지 못한 경우에는 공정상의 오류로 와이어 본딩 설비를 정지시켜 와이어 본딩 공정을 정지시킨다(45). 이유는, 제 1 패드 패턴(P1)을 인식했다고 하는 것은 유니트 내에 반도체 칩(20)이 실장된 것을 의미하기 때문에, 유니트 스킵이 아닌 설비 정지시키는 단계가 진행된다.
따라서, 본 발명에서는 리젝트 유니트(18)의 칩 실장 영역(17)이 노출되는 점을 이용하여, 칩 실장 영역(17)에 형성된 패턴을 리젝트 패턴(R1, R2)으로 설정함으로써, 유니트가 리젝트 유니트(18)인지 패키지 유니트(16)인지를 식별하여 리젝트 유니트(18)인 경우에는 스킵하여 다음의 유니트로 이동하여 와이어 본딩 공정이 진행될 수 있도록 한다. 즉, 종래에는 리젝트 유니트(18)가 있는 경우 와이어 본딩 공정이 정지되었지만, 본 발명에서는 설비 정지 없이 바로 패키지 유니트(16)로 이동하여 와이어 본딩 공정이 이루어질 수 있도록 한다.
도 6은 본 발명의 제 1 실시예에 따른 도 5의 리젝트 유니트 스킵 단계를 포함하는 와이어 본딩 방법에 따른 흐름도(50)이다. 도 3, 도 4 및 도 6을 참조하면, 제 1 실시예에 따른 와이어 본딩 공정은 유니트의 리드 패턴(L1, L2)을 인식하는 단계 이후에 패드 패턴(P1, P2)을 인식하는 단계가 진행된다.
먼저, 와이어 본딩이 진행할 특정 유니트에 카메라가 위치한 상태에서 제 1 리드 패턴(L1)의 유무를 인식하는 단계가 진행된다(51). 제 1 리드 패턴(L1)을 인식하지 못하는 경우는 설비를 정지시키는 단계가 진행되고(45), 인식한 경우에는 제 2 리드 패턴(L2)의 유무를 인식하는 단계가 진행된다(52). 여기서, 제 1 리드 패턴(L1)을 인식하지 못한 경우, 인쇄회로기판의 정렬에 문제가 있음을 나타내는 것이기 때문에, 패키지 유니트(16) 및 리젝트 유니트(18)에 관계없이 설비를 정시키는 단계가 진행된다.
다음으로 제 2 리드 패턴(L2)을 인식하지 못한 경우에는 제 1 리젝트 패턴(R1)의 유무를 인식하는 단계가 진행되고(42), 제 2 리드 패턴(L2)을 인식한 경우에는 제 1 패드 패턴(P1)의 유무를 인식하는 단계가 진행된다(41). 이때, 제 2 리드 패턴(L2)을 인식하지 못한 경우에 제 1 리젝트 패턴(R1)의 유무를 인식하는 단계를 진행하는 이유는, 제 2 리드 패턴(L2)을 인식하지 못한 경우는 일차적으로 리드 패턴 인식에 문제가 있음을 나타내지만, 이것만으로는 이 유니트가 리젝트 유니트(18)인지를 알 수 없기 때문에, 리젝트 유니트(18)인지를 확인하는 단계가 진행되는 것이다.
한편, 제 1 패드 패턴(P1)의 유무를 인식하는 단계(41)부터 제 2 패드 패턴(P2)의 유무를 인식하는 단계(46)까지는 도 5에 개시된 단계와 동일하게 진행되기 때문에, 상세한 설명은 생략한다.
이때, 제 2 리드 패턴(L2)을 인식한 다음 단계(53a) 또는 제 2 패드 패턴(P2)을 인식한 다음 단계(53b)로 모든 리드 패턴의 유무를 인식하는 단계를 선택적으로 진행할 수 있다. 모든 리드 패턴의 유무를 인식하는 단계를 진행할 경우, 모든 리드 패턴을 인식한 경우는 아래의 단계를 진행하고, 리드 패턴 중에서 일부라도 인식하지 못한 경우는 설비를 정지시키는 단계(45)가 진행된다. 한편, 모든 리드 패턴의 유무를 인식하는 단계는, 높은 신뢰성을 요구하는 패키지 제조 공정에서 진행된다.
도 7은 본 발명의 제 2 실시예에 따른 도 5의 리젝트 유니트 스킵 단계를 포함하는 와이어 본딩 방법에 따른 흐름도(60)이다. 도 7을 참조하면, 제 2 실시예에 따른 와이어 본딩 공정은 제 1 실시예와는 반대로 패드 패턴(P1, P2)을 인식하는 단계 이후에 리드 패턴(L1, L2)을 인식하는 단계가 진행된다.
이때, 제 1 패드 패턴(P1)을 인식하는 단계(41)부터 제 2 패드 패턴(P2)을 인식하는 단계(46)까지는 도 5에 개시된 단계와 동일하게 진행되기 때문에 상세한 설명은 생략한다.
다음으로 제 2 패드 패턴(P2)을 인식하면, 순차적으로 제 1 리드 패턴(L1)과 제 2 리드 패턴(L2)의 유무를 인식하는 단계가 진행된다(61, 62). 제 1 리드 패턴(L1)을 인식하고 제 2 리드 패턴(L2)을 인식한 경우에는 와이어 본딩 공정을 시작하고(64), 제 1 리드 패턴(L1) 또는 제 2 리드 패턴(L2)을 인식하지 못한 경우에는 설비를 정비시키는 단계가 진행된다(45).
한편, 제 2 리드 패턴(L2)을 인식하는 단계 이후에 모든 리드 패턴의 유무를 인식하는 단계를 선택적으로 진행할 수 있다(63). 즉, 모든 리드 패턴의 유무를 인식하는 단계를 진행할 경우, 모든 리드 패턴을 인식한 경우에는 와이어 본딩 공정을 시작하고(64), 리드 패턴 중에서 일부라도 인식하지 못한 경우는 설비를 정지시키는 단계가 진행된다($%).
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
본 발명의 와이어 본딩 방법에 따르면, 실질적인 와이어 본딩 공정 이전에 카메라로 본딩 좌표를 찾는 단계에서 리젝트 유니트를 선별하는 단계를 진행하고, 리젝트 유니트인 경우에는 설비 정지없이 다음의 패키지 유니트로 카메라를 이동하도록 하여 리젝트 유니트로 인한 설비 가동 효율이 떨어지는 것을 방지할 수 있다.
따라서, 인쇄회로기판의 유니트 중에서 리젝트 유니트는 스킵하고, 패키지 유니트에 대해서 와이어 본딩 공정을 진행할 수 있다.
Claims (4)
- 볼 그리드 어레이 패키지용 와이어 본딩 방법으로,(a) 복수개의 반도체 칩이 부착된 패키지 유니트와, 반도체 칩이 부착되지 않은 리젝트 유니트를 포함하는 복수개의 유니트를 포함하는 인쇄회로기판을 준비하는 단계와;(b) 카메라로 상기 유니트에 부착된 반도체 칩의 제 1 패드 패턴의 유무를 인식하는 단계와;(c) 상기 제 1 패드 패턴을 인식하지 못하면, 상기 유니트 내의 칩 실장 영역 안에 형성된 적어도 하나 이상의 리젝트 패턴의 유무를 인식하는 단계와;(d) 상기 적어도 하나 이상의 리젝트 패턴 중에서 하나라도 인식하면 상기 유니트를 스킵하고 다음의 유니트로 상기 카메라가 이동하는 단계;를 포함하는 것을 특징으로 하는 리젝트 유니트를 스킵하는 볼 그리드 어레이 패키지용 와이어 본딩 방법.
- 제 1항에 있어서, 상기 (c) 단계는,(c1) 제 1 리젝트 패턴의 유무를 인식하는 단계와;(c2) 상기 제 1 리젝트 패턴을 인식하지 못하면 제 2 리젝트 패턴을 인식하는 단계와;(c3) 상기 제 2 리젝트 패턴을 인식하지 못하는 경우 와이어 본딩 공정을 정지시키는 단계를 포함하며,상기 (c1) 단계에서 제 1 리젝트 패턴을 인식하거나, 상기 (c2) 단계에서 상기 제 2 리젝트 패턴을 인식하면 상기 유니트를 스킵하고 다음의 유니트로 상기 카메라가 이동하는 단계;를 포함하는 것을 특징으로 하는 리젝트 유니트를 스킵하는 볼 그리드 어레이 패키지용 와이어 본딩 방법.
- 제 1항에 있어서, 상기 (b) 단계에서 상기 제 1 패드 패턴을 인식하면,(b1) 상기 반도체 칩의 제 2 패드 패턴의 유무를 인식하는 단계와;(b2) 상기 제 2 패드 패턴을 인식하면 상기 유니트의 제 1 리드 패턴의 유무를 인식하는 단계와;(b3) 상기 유니트의 제 1 리드 패턴을 인식하면 상기 유니트의 제 2 리드 패턴의 유무를 인식하는 단계와;(b4) 상기 제 2 리드 패턴을 인식하면 와이어 본딩을 진행하는 단계;를 포함하고,상기 (b1) 단계에서 제 2 패드 패턴을 인식하지 못하거나, 상기 (b2) 단계에서 제 1 리드 패턴을 인식하지 못하거나, 상기 (b3) 단계에서 제 2 리드 패턴을 인식하지 못하는 경우 와이어 본딩 공정을 중지시키는 단계;를 포함하는 것을 특징으로 하는 리젝트 유니트를 스킵하는 볼 그리드 어레이 패키지용 와이어 본딩 방법.
- 제 2항에 있어서, 상기 (a) 단계 후에(a1) 상기 유니트의 제 1 리드 패턴의 유무를 인식하는 단계와;(a2) 상기 제 1 리드 패턴을 인식하면 상기 유니트의 제 2 리드 패턴의 유무를 인식하는 단계와;(a3) 상기 제 2 리드 패턴을 인식하면 상기 (b) 단계를 진행하는 단계;를 포함하고,상기 (a1) 단계에서 상기 제 1 리드 패턴을 인식하지 못하면 와이어 본딩 공정을 중지시키고, 상기 (a2) 단계에서 상기 제 2 리드 패턴을 인식하지 못하면 상기 (c) 단계를 진행하는 것을 특징으로 하는 리젝트 유니트를 스킵하는 볼 그리드 어레이 패키지용 와이어 본딩 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010027610A KR20020088269A (ko) | 2001-05-21 | 2001-05-21 | 리젝트 유니트를 스킵하는 볼 그리드 어레이 패키지용와이어 본딩 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010027610A KR20020088269A (ko) | 2001-05-21 | 2001-05-21 | 리젝트 유니트를 스킵하는 볼 그리드 어레이 패키지용와이어 본딩 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020088269A true KR20020088269A (ko) | 2002-11-27 |
Family
ID=27705644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010027610A KR20020088269A (ko) | 2001-05-21 | 2001-05-21 | 리젝트 유니트를 스킵하는 볼 그리드 어레이 패키지용와이어 본딩 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020088269A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100548010B1 (ko) * | 2004-06-16 | 2006-02-01 | 삼성테크윈 주식회사 | 다이 어태치 여부 판단 방법 |
| KR100585145B1 (ko) * | 2004-06-05 | 2006-05-30 | 삼성전자주식회사 | 제트 레벨에 의한 리젝트 프레임 판별 시스템 및 이를 이용한 와이어 본딩 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584937A (ja) * | 1981-06-30 | 1983-01-12 | Fujitsu Ltd | 半導体チツプの検査装置 |
| JPH11271031A (ja) * | 1998-03-23 | 1999-10-05 | Sumitomo Metal Electronics Devices Inc | パッケージ基板の検査装置 |
| KR20010013904A (ko) * | 1997-06-18 | 2001-02-26 | 마이크로 로보틱스 시스템즈, 인크. | 칩 배치 방법 및 장치 |
| KR20010026563A (ko) * | 1999-09-07 | 2001-04-06 | 마이클 디. 오브라이언 | 반도체패키지용 회로기판 및 이를 이용한 불량 회로기판의 감지방법 |
-
2001
- 2001-05-21 KR KR1020010027610A patent/KR20020088269A/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584937A (ja) * | 1981-06-30 | 1983-01-12 | Fujitsu Ltd | 半導体チツプの検査装置 |
| KR20010013904A (ko) * | 1997-06-18 | 2001-02-26 | 마이크로 로보틱스 시스템즈, 인크. | 칩 배치 방법 및 장치 |
| JPH11271031A (ja) * | 1998-03-23 | 1999-10-05 | Sumitomo Metal Electronics Devices Inc | パッケージ基板の検査装置 |
| KR20010026563A (ko) * | 1999-09-07 | 2001-04-06 | 마이클 디. 오브라이언 | 반도체패키지용 회로기판 및 이를 이용한 불량 회로기판의 감지방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100585145B1 (ko) * | 2004-06-05 | 2006-05-30 | 삼성전자주식회사 | 제트 레벨에 의한 리젝트 프레임 판별 시스템 및 이를 이용한 와이어 본딩 방법 |
| KR100548010B1 (ko) * | 2004-06-16 | 2006-02-01 | 삼성테크윈 주식회사 | 다이 어태치 여부 판단 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001156217A (ja) | 半導体装置の製造方法 | |
| US6421456B1 (en) | Semiconductor wafer on which recognition marks are formed and method for sawing the wafer using the recognition marks | |
| US6284568B1 (en) | Method and system for producing semiconductor device | |
| US7087457B2 (en) | Die bonding method and apparatus | |
| US6546985B2 (en) | Die bonder | |
| JP2000114281A (ja) | ダイボンディング方法およびダイボンディング設備 | |
| KR20020088269A (ko) | 리젝트 유니트를 스킵하는 볼 그리드 어레이 패키지용와이어 본딩 방법 | |
| CN114688974B (zh) | 面板级封装中半导体裸片的贴片后检测方法和系统 | |
| KR20070037824A (ko) | Ｂｏｃ형 반도체 패키지 제조용 다이 본딩 장치 및 방법 | |
| JPH1167876A (ja) | ダイ認識方法および半導体製造装置 | |
| JP2001250834A (ja) | 半導体装置の製造方法 | |
| KR100680950B1 (ko) | Ｆｂｇａ 패키지의 제조방법 | |
| US6476504B1 (en) | Adhesive pattern for attaching semiconductor chip onto substrate | |
| JPH01241138A (ja) | 半導体装置のワイヤボンディング方法 | |
| KR100274206B1 (ko) | 칩사이즈패키지의 마킹방법 및 장치 | |
| KR19990082843A (ko) | 반도체 다이본다용 위치인식과 검사장치 및 그 방법 | |
| KR20020069884A (ko) | 반도체패키지의 와이어 본딩 방법 | |
| KR200286752Y1 (ko) | 반도체 패키지 제조 장비 | |
| KR100629272B1 (ko) | 와이어 본딩 방법 | |
| KR100370840B1 (ko) | 반도체패키지제조를위한웨이퍼와써킷테이프의접착방법 | |
| JP2659286B2 (ja) | 半導体装置のワイヤボンディング方法 | |
| JPS6386528A (ja) | ダイボンデイング装置 | |
| KR200187487Y1 (ko) | 반도체 다이본딩장비의 리드프레임 마킹장치 | |
| JPH0645372A (ja) | 半導体組立ライン | |
| JP2003188193A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |