JPH0645372A - 半導体組立ライン - Google Patents
半導体組立ラインInfo
- Publication number
- JPH0645372A JPH0645372A JP4102586A JP10258692A JPH0645372A JP H0645372 A JPH0645372 A JP H0645372A JP 4102586 A JP4102586 A JP 4102586A JP 10258692 A JP10258692 A JP 10258692A JP H0645372 A JPH0645372 A JP H0645372A
- Authority
- JP
- Japan
- Prior art keywords
- island
- lead frame
- defective
- mounter
- position information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】マウンタでリードフレームのアイランド不良発
見した場合、不良アイランド位置情報をリードフレーム
に与えることにより、ワイヤボンダでの同エラー発生を
回避する。 【構成】リードフレーム１のアイランド形状異常を検出
時に、不良アイランドに対応する特定位置に穴明けをす
る穿孔機２１を有するマウンタ１１と、不良アイランド
位置情報穴読取機２２を有しリードフレーム１の不良ア
イランド位置情報穴をチェックしながらワイヤボンディ
ングを行うワイヤボンダ１２と、モールド１３から構成
される。
見した場合、不良アイランド位置情報をリードフレーム
に与えることにより、ワイヤボンダでの同エラー発生を
回避する。 【構成】リードフレーム１のアイランド形状異常を検出
時に、不良アイランドに対応する特定位置に穴明けをす
る穿孔機２１を有するマウンタ１１と、不良アイランド
位置情報穴読取機２２を有しリードフレーム１の不良ア
イランド位置情報穴をチェックしながらワイヤボンディ
ングを行うワイヤボンダ１２と、モールド１３から構成
される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体組立ラインに関
する。
する。
【０００２】
【従来の技術】従来の半導体組立ラインは、（Ａ）１枚
に１個または複数個の半導体チップを登載するアイラン
ドと各々のアイランド周囲にリードがプレスされている
リードフレームの各アイランドに半導体チップを登載す
るマウンタと、（Ｂ）リードフレームの各アイランド上
半導体チップとリードをワイヤボンディングするワイヤ
ボンダと、を含んで構成される。図２は、従来の一例を
示す斜視図である。また、図３は、図２に示すリードフ
レーム１の平面図である。リードフレーム１は、３行２
０列の短冊のものとする。従来の半導体組立ラインのマ
ウンタでリードフレームの一部アイランド不良を検出し
た場合のラインとしてのエラー処理方法を詳細に説明す
る。
に１個または複数個の半導体チップを登載するアイラン
ドと各々のアイランド周囲にリードがプレスされている
リードフレームの各アイランドに半導体チップを登載す
るマウンタと、（Ｂ）リードフレームの各アイランド上
半導体チップとリードをワイヤボンディングするワイヤ
ボンダと、を含んで構成される。図２は、従来の一例を
示す斜視図である。また、図３は、図２に示すリードフ
レーム１の平面図である。リードフレーム１は、３行２
０列の短冊のものとする。従来の半導体組立ラインのマ
ウンタでリードフレームの一部アイランド不良を検出し
た場合のラインとしてのエラー処理方法を詳細に説明す
る。
【０００３】リードフレーム１が前工程からリードフレ
ーム搬送路１４にのってマウンタ１１に搬送される。マ
ウンタ１１は、搬送されてきたリードフレーム１をマウ
ンタ１１のステージで列毎に位置決めクランプし、アイ
ランド６にソルダを塗布する。そして、マウンタ１１の
ハンドラが、アイランド６に切り出されたウェハから半
導体チップ３をハンドリングして登載するときに、登載
対象のアイランド、ここでは１行ｊ列でアイランド欠け
や傾いていた場合を例にとって、マウンタ１１はアイラ
ンド不良エラーを検出、アラームを発生させてオペレー
タを呼ぶ。オペレータはマウンタ１１に１行ｊ列のアイ
ランド組立不能として１行ｊ列のアイランド６をスキッ
プさせて次の２行ｊ列からマウントをスタートさせる様
に命令を伝達する。マウンタ１１は、命令どおりに、１
行ｊ列のアイランド６をスキップさせて次の２行ｊ列か
らマウントをスタートさせる。
ーム搬送路１４にのってマウンタ１１に搬送される。マ
ウンタ１１は、搬送されてきたリードフレーム１をマウ
ンタ１１のステージで列毎に位置決めクランプし、アイ
ランド６にソルダを塗布する。そして、マウンタ１１の
ハンドラが、アイランド６に切り出されたウェハから半
導体チップ３をハンドリングして登載するときに、登載
対象のアイランド、ここでは１行ｊ列でアイランド欠け
や傾いていた場合を例にとって、マウンタ１１はアイラ
ンド不良エラーを検出、アラームを発生させてオペレー
タを呼ぶ。オペレータはマウンタ１１に１行ｊ列のアイ
ランド組立不能として１行ｊ列のアイランド６をスキッ
プさせて次の２行ｊ列からマウントをスタートさせる様
に命令を伝達する。マウンタ１１は、命令どおりに、１
行ｊ列のアイランド６をスキップさせて次の２行ｊ列か
らマウントをスタートさせる。
【０００４】登載終了したリードフレーム１は、リード
フレーム搬送路１４にのってワイヤボンダ１２に搬送さ
れる。
フレーム搬送路１４にのってワイヤボンダ１２に搬送さ
れる。
【０００５】ワイヤボンダ１２は、リードフレーム１を
ステージ上で列送り、位置決め、クランプし、熱を加え
ながら順番に１列３個のアイランド６上の半導体チップ
３のパッドとリード２をワイヤで接合する。そして、１
行ｊ列のところでマウンタと同じエラーを発生させてオ
ペレータを呼ぶ。また、マウンタ１１の場合と同様にス
キップさせてからボンディング再スタートとなる。
ステージ上で列送り、位置決め、クランプし、熱を加え
ながら順番に１列３個のアイランド６上の半導体チップ
３のパッドとリード２をワイヤで接合する。そして、１
行ｊ列のところでマウンタと同じエラーを発生させてオ
ペレータを呼ぶ。また、マウンタ１１の場合と同様にス
キップさせてからボンディング再スタートとなる。
【０００６】ワイヤボンディング終了したリードフレー
ム１は、リードフレーム搬送路１４にのってリードフレ
ーム１の両面を金型で押え樹脂を注入しアイランドとア
イランドよりのリードを封止するモールド１３に搬送さ
れていく。
ム１は、リードフレーム搬送路１４にのってリードフレ
ーム１の両面を金型で押え樹脂を注入しアイランドとア
イランドよりのリードを封止するモールド１３に搬送さ
れていく。
【０００７】
【発明が解決しようとする課題】上述した従来の半導体
組立ラインは、マウンタで、アイランドの不良を検出し
た場合に、不良アイランド位置情報が引き継がれないた
め、ワイヤボンダでも不良アイランド位置においてワイ
ヤボンディングエラーが発生してしまうので、ライン稼
働率が低下するという欠点があった。
組立ラインは、マウンタで、アイランドの不良を検出し
た場合に、不良アイランド位置情報が引き継がれないた
め、ワイヤボンダでも不良アイランド位置においてワイ
ヤボンディングエラーが発生してしまうので、ライン稼
働率が低下するという欠点があった。
【０００８】
【課題を解決するための手段】本発明の半導体組立ライ
ンは、（Ａ）１枚に１個または複数個の半導体チップを
登載するアイランドと各々のアイランド周囲にリードが
プレスされているリードフレームの各アイランドに半導
体チップを登載し、また登載異常時にはアイランド位置
に対応した不良アイランド位置情報穴をリードフレーム
縁部にあける穿孔機を有するマウンタと、（Ｂ）不良ア
イランド位置のワイヤボンディングをスキップするため
のリードフレームの不良アイランド位置情報穴読取機を
有し、リードフレームの各アイランド上半導体チップと
リードをワイヤボンディングするワイヤボンダと、を含
んで構成される。
ンは、（Ａ）１枚に１個または複数個の半導体チップを
登載するアイランドと各々のアイランド周囲にリードが
プレスされているリードフレームの各アイランドに半導
体チップを登載し、また登載異常時にはアイランド位置
に対応した不良アイランド位置情報穴をリードフレーム
縁部にあける穿孔機を有するマウンタと、（Ｂ）不良ア
イランド位置のワイヤボンディングをスキップするため
のリードフレームの不良アイランド位置情報穴読取機を
有し、リードフレームの各アイランド上半導体チップと
リードをワイヤボンディングするワイヤボンダと、を含
んで構成される。
【０００９】
【実施例】次に、本発明について、図面を参照して詳細
に説明する。図１は、本発明の一実施例を示す斜視図で
ある。リードフレーム１が前工程からリードフレーム搬
送路１４にのってマウンタ１１に搬送される。マウンタ
１１は、搬送されてきたリードフレーム１をマウンタ１
１のステージで列毎に位置決めクランプし、アイランド
６にソルダを塗布する。そして、マウンタ１１のハンド
ラが、アイランド６に切り出されたウェハから半導体チ
ップ３をハンドリングして登載する時に、登載対象のア
イランド、ここでは１行ｊ列でアイランド欠けや傾いて
いた場合を例にして、マウンタ１１はアイランド不良エ
ラーを検出し、アラーム発生させてオペレータを呼ぶ。
オペレータはその部分の組立不能としてマウンタ１１に
１行ｊ列のアイランド６をスキップさせてから次の２行
ｊ列からマウントをスタートさせる様に命令を伝達す
る。マウンタ１１はオペレータからのスキップ命令をう
けて穿孔機でリードフレーム１のアイランド行列に対応
した１行ｊ列の不良アイランド位置情報穴３１を開けて
から、次の２行ｊ列からマウントをスタートさせる。そ
して、列送りと位置決め、クランプ、マウントを繰り返
して１枚終了させる。
に説明する。図１は、本発明の一実施例を示す斜視図で
ある。リードフレーム１が前工程からリードフレーム搬
送路１４にのってマウンタ１１に搬送される。マウンタ
１１は、搬送されてきたリードフレーム１をマウンタ１
１のステージで列毎に位置決めクランプし、アイランド
６にソルダを塗布する。そして、マウンタ１１のハンド
ラが、アイランド６に切り出されたウェハから半導体チ
ップ３をハンドリングして登載する時に、登載対象のア
イランド、ここでは１行ｊ列でアイランド欠けや傾いて
いた場合を例にして、マウンタ１１はアイランド不良エ
ラーを検出し、アラーム発生させてオペレータを呼ぶ。
オペレータはその部分の組立不能としてマウンタ１１に
１行ｊ列のアイランド６をスキップさせてから次の２行
ｊ列からマウントをスタートさせる様に命令を伝達す
る。マウンタ１１はオペレータからのスキップ命令をう
けて穿孔機でリードフレーム１のアイランド行列に対応
した１行ｊ列の不良アイランド位置情報穴３１を開けて
から、次の２行ｊ列からマウントをスタートさせる。そ
して、列送りと位置決め、クランプ、マウントを繰り返
して１枚終了させる。
【００１０】登載終了したリードフレーム１は、リード
フレーム搬送路１４にのってワイヤボンダ１２に搬送さ
れる。
フレーム搬送路１４にのってワイヤボンダ１２に搬送さ
れる。
【００１１】ワイヤボンダ１２は、リードフレーム１を
ステージ上で列送り、位置決め、クランプし、各アイラ
ンド位置のワイヤボンディングをする前に不良アイラン
ド位置情報穴読取機２２で、不良アイランド位置情報穴
を読み取って正常ならワイヤボンディングを行い、不良
なら次のアイランド位置へスキップしてワイヤボンディ
ングを行って、１枚終了まで列送り、位置決め、クラン
プ、不良アイランド位置情報穴読取、ワイヤボンディン
グを繰り返していく。
ステージ上で列送り、位置決め、クランプし、各アイラ
ンド位置のワイヤボンディングをする前に不良アイラン
ド位置情報穴読取機２２で、不良アイランド位置情報穴
を読み取って正常ならワイヤボンディングを行い、不良
なら次のアイランド位置へスキップしてワイヤボンディ
ングを行って、１枚終了まで列送り、位置決め、クラン
プ、不良アイランド位置情報穴読取、ワイヤボンディン
グを繰り返していく。
【００１２】ワイヤボンディング終了したリードフレー
ム１は、リードフレーム搬送路１４にのってリードフレ
ーム１の両面を金型で押え樹脂を注入しアイランドとア
イランドよりのリードを封止するモールド１３に搬送さ
れる。
ム１は、リードフレーム搬送路１４にのってリードフレ
ーム１の両面を金型で押え樹脂を注入しアイランドとア
イランドよりのリードを封止するモールド１３に搬送さ
れる。
【００１３】
【発明の効果】本発明の半導体組立ラインは、マウンタ
で、アイランド不良を検出した場合、不良アイランド位
置情報をリードフレームに与えるため、ワイヤボンダで
その情報を解読することにより、不良アイランド部のワ
イヤボンディングを自動でスキップできるのでライン稼
働率の低下を抑えることができるという効果がある。
で、アイランド不良を検出した場合、不良アイランド位
置情報をリードフレームに与えるため、ワイヤボンダで
その情報を解読することにより、不良アイランド部のワ
イヤボンディングを自動でスキップできるのでライン稼
働率の低下を抑えることができるという効果がある。
【図１】本発明の一実施例を示す斜視図である。
【図２】従来の一例を示す斜視図である。
【図３】図２に示すリードフレームの平面図である。
１ リードフレーム ２ 半導体チップ ３ リード ６ アイランド １１ マウンタ １２ ワイヤボンダ １３ モールド １４ リードフレーム搬送路 ２１ 穿孔機 ２２ 不良アイランド位置情報穴読取機 ３１ １行ｊ列不良アイランド位置情報穴
Claims (1)
- 【請求項１】（Ａ）１枚に１個または複数個の半導体チ
ップを登載するアイランドと各々のアイランド周囲にリ
ードがプレスされているリードフレームの各アイランド
に半導体チップを登載し、また登載異常時にはアイラン
ド位置に対応した不良アイランド位置情報穴をリードフ
レーム縁部にあける穿孔機を有するマウンタと、 （Ｂ）不良アイランド位置のワイヤボンディングをスキ
ップするためのリードフレームの不良アイランド位置情
報穴読取機を有し、リードフレームの各アイランド上半
導体チップとリードをワイヤボンディングするワイヤボ
ンダと、 を含むことを特徴とする半導体組立ライン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4102586A JPH0645372A (ja) | 1992-04-22 | 1992-04-22 | 半導体組立ライン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4102586A JPH0645372A (ja) | 1992-04-22 | 1992-04-22 | 半導体組立ライン |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645372A true JPH0645372A (ja) | 1994-02-18 |
Family
ID=14331340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4102586A Withdrawn JPH0645372A (ja) | 1992-04-22 | 1992-04-22 | 半導体組立ライン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645372A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028426A (ja) * | 2007-10-15 | 2008-02-07 | Renesas Technology Corp | 半導体装置の製造方法 |
-
1992
- 1992-04-22 JP JP4102586A patent/JPH0645372A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028426A (ja) * | 2007-10-15 | 2008-02-07 | Renesas Technology Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6478211B2 (en) | Device and method for clamping and wire-bonding the leads of a lead frame one set at a time | |
| US6288441B1 (en) | Die paddle clamping method for wire bond enhancement | |
| US7397001B2 (en) | Multi-strand substrate for ball-grid array assemblies and method | |
| US5322207A (en) | Method and apparatus for wire bonding semiconductor dice to a leadframe | |
| KR20120101314A (ko) | 반도체 장치 | |
| US20060154404A1 (en) | Die paddle clamping method for wire bond enhancement | |
| JPH02278740A (ja) | 半導体装置のパッケージング方法 | |
| JPH0645372A (ja) | 半導体組立ライン | |
| JP2526790B2 (ja) | 半導体製造装置 | |
| JP3173909B2 (ja) | 電子部品の組立方法 | |
| KR20020088269A (ko) | 리젝트 유니트를 스킵하는 볼 그리드 어레이 패키지용와이어 본딩 방법 | |
| KR100273881B1 (ko) | 와이어본딩방법 | |
| KR100431282B1 (ko) | 반도체칩의 픽업 방법 및 이를 위한 클램프 | |
| JPH01241138A (ja) | 半導体装置のワイヤボンディング方法 | |
| JPH05160222A (ja) | 半導体装置の形成方法 | |
| JPH0330345A (ja) | 半導体装置の製造方法 | |
| JPH05102388A (ja) | 半導体リードフレーム | |
| KR20020069884A (ko) | 반도체패키지의 와이어 본딩 방법 | |
| JPH0669252A (ja) | 半導体装置の製造方法 | |
| JPH0758162A (ja) | 配線シート | |
| JPH0235745A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH04315443A (ja) | 半導体集積回路装置のリードフレームおよびそれを用いた半導体集積回路装置の組立方法 | |
| JPH0385752A (ja) | 半導体素子のリードフレーム及び半導体素子 | |
| JPH01144631A (ja) | 半導体集積回路 | |
| KR19980028286U (ko) | 인너리드 고정형 리드프레임 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |