KR100585145B1 - 제트 레벨에 의한 리젝트 프레임 판별 시스템 및 이를 이용한 와이어 본딩 방법 - Google Patents

제트 레벨에 의한 리젝트 프레임 판별 시스템 및 이를 이용한 와이어 본딩 방법 Download PDF

Info

Publication number
KR100585145B1
KR100585145B1 KR1020040041188A KR20040041188A KR100585145B1 KR 100585145 B1 KR100585145 B1 KR 100585145B1 KR 1020040041188 A KR1020040041188 A KR 1020040041188A KR 20040041188 A KR20040041188 A KR 20040041188A KR 100585145 B1 KR100585145 B1 KR 100585145B1
Authority
KR
South Korea
Prior art keywords
frame
jet
level
reject
frames
Prior art date
Application number
KR1020040041188A
Other languages
English (en)
Other versions
KR20050115777A (ko
Inventor
오국진
김대수
김동빈
정석천
이상우
김병수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040041188A priority Critical patent/KR100585145B1/ko
Priority to US11/047,569 priority patent/US20050269713A1/en
Priority to JP2005161164A priority patent/JP2005347748A/ja
Publication of KR20050115777A publication Critical patent/KR20050115777A/ko
Application granted granted Critical
Publication of KR100585145B1 publication Critical patent/KR100585145B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

제트 레벨에 의한 리젝트 프레임 판별 시스템을 이용하는 와이어 본딩 및 다이 어태치 장치 및 방법이 개시된다. 제트 레벨에 의한 리젝트 프레임 판별 시스템을 이용하는 와이어 본딩 및 다이 어태치 장치는 인쇄회로기판의 프레임들 상의 기준 위치로부터 프레임들의 상단까지 상하 운동이 가능한 제트축, 제트축의 움직임을 제어하고 기준 위치로부터 프레임들의 상단과 제트축이 터치할 때까지의 거리인 제트 레벨을 측정하는 제트축 제어기 및 측정된 제트 레벨로부터 리젝트 프레임 여부를 판별하는 호스트 제어기를 구비한다. 본 발명에 의한 와이어 본딩 및 다이 어태치 장치 및 방법에 의하는 경우, 제트 레벨과 기준 레벨을 비교하여 반도체 칩이 부착되어 있는 지 여부를 동적으로 판별하여 리젝트 프레임을 낮은 오류로 판별할 수 있고, 리젝트 프레임에 대해서는 자동으로 와이어 본딩 및 다이 어태치를 생략하는 비율을 높일 수 있게 된다.

Description

제트 레벨에 의한 리젝트 프레임 판별 시스템 및 이를 이용한 와이어 본딩 방법{Reject frame discrimination system by a z-level and method of a wire bonding using the same}
도 1a 내지 도 1e는 종래의 리젝트 프레임 판별 시스템을 이용한 와이어 본딩 장치 및 방법을 보여주는 도면들이다.
도 2a 내지 도 2d는 본 발명에 일 실시예에 따른 리젝트 프레임 판별 시스템을 이용한 와이어 본딩 및 다이 어태치 장치를 보여주는 도면들이다.
도 3a 내지 도 3d는 본 발명의 다른 실시예에 따른 리젝트 프레임 판별 시스템을 이용한 와이어 본딩 방법을 보여주는 도면들이다.
도 4는 본 발명의 또 다른 실시예에 따른 리젝트 프레임 판별 시스템을 이용한 와이어 본딩 방법을 보여주는 도면이다.
본 발명은 반도체 칩의 패키지(package) 장치 및 방법에 관한 것으로서, 특히 와이어 본딩(wire bonding) 및 다이 어태치(die attach) 장치 및 방법에 관한 것이다.
반도체 칩의 패키지 공정은 반도체 칩을 프레임(frame) 상에 부착한 후 틀 속에 몰딩(molding)시켜 외부 자극으로부터 반도체 칩을 보호하고, 반도체 소자의 전극 패드와 외부 장치를 연결할 수 있도록 리드(lead)를 연결하는 공정이다. 최근에는 패키지 제조 시간을 단축할 수 있도록, 여러 개의 프레임을 갖고 있는 인쇄회로기판(printed circuit board)이 사용되고 있다. 또한, 인쇄회로기판의 각 프레임에 여러 개의 반도체 칩을 층으로 부착시켜 패키지 집적도를 높이는 스택형 패키지 기술이 개발되어 사용되고 있다. 이에 따라, 패키지의 각 공정은 기존에 비해 더욱 복잡해지고, 패키지 공정에 걸리는 시간도 더 많이 소요되고 있다. 특히, 스택형 패키지에 있어서 와이어 본딩(wire bonding)은 더욱 어렵고, 시간이 많이 소요되는 공정이다.
반도체 소자의 와이어 본딩 공정은 웨이퍼 상에 제조된 반도체 칩(chip)을 외부 장치와 연결할 수 있도록 반도체 칩의 전극 패드와 인쇄회로기판의 리드를 금 또는 알루미늄 선과 같은 본딩 와이어로 연결하는 공정이다. 인쇄회로기판을 이용한 와이어 본딩에 있어서는 반도체 칩이 부착되지 않은 프레임(이하 리젝트 프레임(reject frame)이라 함) 때문에 발생되는 에러를 처리하기 위하여 소요되는 시간이 작업 시간 단축에 상당한 문제점이 되고 있다. 이하 도면을 참조하여 통상적인 와이어 본딩 장치 및 방법을 설명하기로 한다.
도 1a 내지 도 1d는 종래의 와이어 본딩 장치 및 방법을 설명하는 도면들이다.
도 1a를 참조하면, 복수개의 프레임을 포함하는 인쇄회로기판(100)이 준비된 다. 상기 인쇄회로기판(100)에는 반도체 칩들(107, 112, 117, 122, 132, 137, 142, 147, 157, 162)이 부착된 프레임들(105, 110, 115, 120, 130, 135, 140, 145, 155, 160)(이하 패키지 프레임(package frame)이라 함)과 반도체 칩이 부착되지 않은 리젝트 프레임들(125, 150)이 함께 있다. 일반적으로 리젝트 프레임들의 대부분은 인쇄회로기판의 제조 단계에서 오류가 생겨 사용하지 않는 프레임들이다. 다만, 이러한 리젝트 프레임들은 드물게는 오류로 인해 인쇄회로기판의 프레임에 반도체 칩이 부착되지 않거나, 부착된 반도체 칩이 떨어져 나가서 발생될 수도 있다.
도 1b에서 상기 첫 번째 패키지 프레임(105)의 확대된 일부분(105a)을 보면, 프레임 상에 프레임 패턴(106a)이 있고, 상기 프레임 패턴(106a) 상에 반도체 칩(107a)이 있다. 상기 반도체 칩(107a)이 부착된 영역을 칩 실장 영역이라고 한다. 도 1c에서 상기 첫 번째 리젝트 프레임(125)의 확대된 일부분(125a)을 보면, 프레임 패턴(126a)의 칩 실장 영역(127a) 내에 리젝트 마크(128a)가 표시되어 있다. 상기 리젝트 마크(128a)는 상기 프레임(125)이 리젝트 프레임임을 표시한다.
도 1d를 참조하면, 종래의 와이어 본딩 방법에 의하면 먼저 인쇄회로기판을 인식하여 정렬시킨다(180). 이어서, 상기 인쇄회로기판의 하나의 프레임 상의 반도체 칩을 인식하고 정렬시킨다(182). 반도체 칩이 인식된 경우에는 와이어 본딩을 진행한다(186). 하지만, 반도체 칩이 인식되지 않는 경우에는 리젝트 마크를 인식한다(184). 리젝트 마크가 인식되면 상기 프레임을 리젝트 프레임으로 판별하고 상기 프레임에 대해서 와이어 본딩을 생략한다(188). 그러나, 리젝트 마크가 인식되지 않는 경우에는 에러 메시지를 띄우고 작업을 정지한다(190). 작업이 정지된 상 기 경우(190)에는 작업자가 직접 반도체 칩의 부착 여부를 확인하고, 반도체 칩이 없는 경우에는 리젝트 마크를 표시하고, 반도체 칩이 있는 경우에는 상기 일련의 단계에 대해 재 작업을 한다. 상기 와이어 본딩을 진행하거나(186), 생략한 경우(188)에는 그 다음 프레임으로 이동하여(192) 새로운 프레임에 대해 다시 상기 일련의 작업을 반복하여 진행한다.
상기 종래의 방법에 의하면, 인쇄회로기판 제조 업체의 실수 또는 작업 중의 실수로 리젝트 프레임에 리젝트 마크가 표시되지 않은 경우마다 설비가 정지하게 된다. 또한, 카메라를 이용하여 리젝트 마크를 인식하는 경우에 오류가 발생할 여지도 있다. 더구나, 스택형 반도체 칩 제품일 경우에는 첫 번째 칩이 존재하는 경우 그 상단의 칩의 부착 여부에 대해서 리젝트 마크로 판별할 수 없는 문제가 발생한다.
종래의 다른 방법에 의하면, 스택형 반도체 칩 제품을 감지하기 위하여 카메라를 이용하여 각 스택의 칩을 인식시키는 방법이 있다. 미리 제품마다 칩의 특정 패턴을 촬영하여 기억한 후, 그 패턴의 존재 여부를 카메라를 통해 인식하는 것이다. 그리하여, 칩이 존재하는 경우 패키지 프레임으로 판별하고, 칩이 인식되지 않는 경우는 리젝트 프레임으로 판별하는 것이다. 하지만, 칩의 패턴의 단차(step) 또는 대비(contrast)가 일률적이지 않아, 설비에서 오류를 발생시킬 여지가 크고, 매 칩마다 칩 인식 정보를 저장해 주어야 하는 어려움이 있다.
종래의 또 다른 방법에 의하면, 도 1e에서 볼 수 있듯이, 인쇄회로기판(100a)의 좌측에 어느 프레임이 리젝트 프레임인지를 표시하는 리젝트 프레임 맵(195)을 구비하는 것이다. 상기 리젝트 프레임 맵(reject frame map)(195)에서 참조 부호 "195a"는 패키지 프레임을 나타내고, 참조 부호 "195b"는 리젝트 프레임을 나타낸다. 상기 각 리젝트 프레임 맵(195)은 각각 우측의 프레임과 연계되어 있다. 상기와 같이 리젝트 프레임 맵을 이용하면 매 프레임마다 리젝트 마크를 인식하는 것보다는 인식 오류를 줄일 수 있다. 하지만, 여전히 장치에서 인식 오류가 발생할 가능성이 있고, 스택형 반도체 칩 패키지에서는 첫 번째 칩에서 오류가 없어 리젝트 프레임 맵 상에 리젝트 표시가 없는 경우 그 이후에 문제가 발생한 경우 계속 패키지 프레임으로 인식하는 문제가 있다. 또한, 리젝트 프레임 맵이 잘못 구성된 경우에는 장치에서 패키지 프레임을 리젝트 프레임으로 인식하여 와이어 본딩을 진행하지 않는 문제 등이 발생할 소지가 있다. 또한 이러한 문제는 다이 어태치에 있어서도 동일하다고 하겠다.
본 발명이 이루고자 하는 기술적 과제는 인쇄회로기판의 단일 또는 복수개의 스택형 반도체 칩이 부착되지 않은 리젝트 프레임을 낮은 오류 발생률로 판별함으로써, 리젝트 프레임에 대해서 자동으로 와이어 본딩 및 다이 어태치를 생략하는 비율을 종래보다 높여줄 수 있는 와이어 본딩 및 다이 어태치 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 반도체 칩의 패키지 공정에 있어서 인쇄회로기판의 리젝트 프레임을 단일 반도체 칩뿐만 아니라 복수개의 스택형 칩이 부착된 프레임에 대해서도 효율적으로 판별하고, 리젝트 프레임에 대해서 자 동으로 와이어 본딩을 생략하는 비율을 높여주어 장치의 다운(down) 시간을 감소시킬 수 있는 와이어 본딩 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 와이어 본딩 및 다이 어태치 장치는, 단일 또는 복수개의 스택형 반도체 칩이 부착된 복수개의 패키지 프레임들 및 반도체 칩이 부착되지 않은 복수개의 리젝트 프레임들을 포함하는 인쇄회로기판의 상기 프레임들 상에서 상하 운동이 가능한 제트축; 상기 제트축의 움직임을 제어하고, 기준 위치로부터 상기 제트축이 상기 프레임들의 상단과 터치(touch)할 때까지의 거리인 제트 레벨을 측정하는 제트축 제어기; 및 상기 제트 레벨로부터 상기 프레임들이 리젝트 프레임인지 여부를 판별하는 호스트 제어기를 구비하는 리젝트 프레임 판별 시스템을 포함한다.
상기 제트축은 캐필러리형 탐침(capillary-type probe)일 수 있다. 또한, 상기 제트 레벨을 측정하기 위하여 상기 제트축이 상기 프레임들의 상단과 터치 시 20 내지 30 그램중의 힘으로 하강하는 것이 바람직하나 그 이하로도 가능하다. 나아가, 상기 제트축 제어기는 상기 제트축이 상기 프레임들 상단과 터치할 때를 인식하기 위해 펄스 전류의 변화를 읽어 들여 정해진 감도와 비교하거나 또는 상기 제트축에 가해진 하중 변화를 측정하는 것이 더욱 바람직하다.
또한, 상기 와이어 본딩 및 다이 어태치 장치는 상기 반도체 칩을 인식하고 정렬시키기 위한 카메라 및 정렬 장치를 더 포함할 수 있다. 나아가, 상기 카메라가 반도체 칩을 인식하지 못하는 경우에만, 상기 제트축 제어기가 구동하게 할 수 도 있다.
또한, 상기 호스트 제어기는 상기 제트 레벨이 상기 프레임들 상에 부착된 반도체 칩에 따라 미리 정해진 기준 레벨보다 큰 경우 상기 프레임들을 리젝트 프레임으로 판별하는 것이 바람직하다. 나아가, 상기 기준 레벨은 상기 프레임들 상에 부착된 반도체 칩의 두께가 클수록 또는 스택형 반도체 칩의 수가 많아질수록 작아지는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 와이어 본딩 방법은, 단일 또는 복수개의 스택형 반도체 칩이 부착된 복수개의 패키지 프레임들을 및 반도체 칩이 부착되지 않은 복수개의 리젝트 프레임들을 포함하는 인쇄회로기판을 인식하고 정렬하는 단계; 상기 하나의 프레임에 대해 기준 위치로부터 상기 프레임의 상단까지의 거리인 제트 레벨을 측정하는 단계; 상기 제트 레벨을 기준 레벨과 비교하여 상기 프레임이 리젝트 프레임인지 여부를 판별하는 단계; 및 상기 프레임이 리젝트 프레임인 경우 와이어 본딩을 생략하고 다음 프레임으로 이동하고, 상기 프레임이 패키지 프레임인 경우 와이어 본딩을 진행하는 단계를 포함한다.
상기 리젝트 프레임을 판별하는 단계는 상기 제트 레벨이 상기 프레임들 상에 부착된 반도체 칩에 따라 미리 정해진 기준 레벨보다 큰 경우 상기 프레임들을 리젝트 프레임으로 판별하는 것이 바람직하다. 나아가, 상기 기준 레벨은 상기 프레임들 상에 부착된 반도체 칩의 두께가 클수록, 또는 스택형 반도체 칩의 수가 많아질수록 작아지는 것이 더욱 바람직하다.
또한, 상기 제트 레벨을 측정하는 단계는 제트축을 이용하고 상기 제트축이 상기 프레임들 상단과 터치할 때를 인식하기 위해 펄스 전류의 변화를 읽어 들여 정해진 감도와 비교하는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 와이어 본딩 방법은, 단일 또는 복수개의 스택형 반도체 칩이 부착된 복수개의 패키지 프레임들 및 반도체 칩이 부착되지 않은 복수개의 리젝트 프레임들을 포함하는 인쇄회로기판을 인식하고 정렬시키는 단계; 상기 하나의 프레임 상의 반도체 칩을 인식하고 정렬시키는 단계; 상기 반도체 칩이 인식된 경우에는 와이어 본딩을 진행하고, 상기 반도체 칩이 인식되지 않는 경우에는 기준 위치로부터 상기 프레임의 상단까지의 거리인 제트 레벨을 측정하는 단계; 상기 제트 레벨을 기준 레벨과 비교하여 상기 프레임이 리젝트 프레임인지 여부를 판별하는 단계; 및 상기 프레임이 리젝트 프레임인 경우 와이어 본딩을 생략하고 다음 프레임으로 이동하고, 상기 프레임이 리젝트 프레임이 아닌 경우 에러 메시지를 띄우고 작업을 중지시키는 단계를 포함한다.
상기 반도체 칩을 인식하는 단계는 카메라를 이용하는 것이 바람직하다.
또한, 상기 제트 레벨을 측정하는 단계는 상기 반도체 칩 실장 영역의 가운데에 제트축을 하강시켜서 제트 레벨을 측정하는 것이 바람직하다. 나아가, 상기 제트 레벨을 측정하는 단계는 상기 제트축이 상기 프레임의 상단과 터치 시 20 내지 30 그램중의 힘으로 하강하는 것이 더욱 바람직하다.
또한, 상기 리젝트 프레임인지 여부를 판별하는 단계는 상기 제트 레벨이 상 기 기준 레벨보다 큰 경우에 리젝트 프레임으로 판별하는 것이 바람직하다.
또한, 상기 기준 레벨은 상기 프레임들 상에 부착된 반도체 칩의 두께가 클수록, 스택형 반도체 칩의 수가 많아질수록 작아지는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
<실시예 1>
도 2a는 본 발명의 일 실시예에 따른 와이어 본딩 및 다이 어태치 장치에 있어서 리젝트 프레임을 판별하는 시스템 및 인쇄회로기판을 보여주는 블록도이고, 도 2b는 인쇄회로기판의 패키지 프레임의 확대된 일부분의 평면도이고, 도 2c는 인쇄회로기판의 리젝트 프레임의 확대된 일부분의 평면도이다. 도 2d는 제트 레벨에 의한 리젝트 프레임 판별 시스템을 보여주는 도면이다.
도 2a를 참조하면, 본 발명에 따른 와이어 본딩 및 다이 어태치 장치에 있어서, 리젝트 프레임을 판별하는 시스템은 복수개의 프레임을 구비하는 인쇄회로기판(200)상에서 상하 운동이 가능한 제트축(250), 제트축 제어기(260) 및 호스트 제어기(270)를 구비한다.
상기 인쇄회로기판(200)은 단일 또는 복수개의 스택형 반도체 칩들(207, 212, 217, 222, 232, 237, 242, 247, 257, 262)이 각각 부착된 패키지 프레임들(205, 210, 215, 220, 230, 235, 240, 245, 255, 260)과, 반도체 칩이 부착되지 않은 리젝트 프레임들(225, 250)을 포함한다. 상기 패키지 프레임들과 리젝트 프레임들의 수는 인쇄회로기판에 따라 달라질 수 있으며, 도 2a의 도면에 한정되지 않음은 본 발명의 기술 분야의 당업자에게 자명하다.
도 2b를 참조하면, 상기 패키지 프레임(205)의 확대된 일부분(205a)에는 프레임 패턴(206a)이 있고, 상기 프레임 패턴(206a) 상에 반도체 칩(207a)이 부착되어 있다. 상기 인쇄회로기판(200)의 다른 패키지 프레임들도 상기 도 2b에 도시된 확대된 평면도와 동일한 구조로 되어 있다.
도 2c를 참조하면, 상기 리젝트 프레임(225)의 확대된 일부분(225a)에는 프레임 패턴(226a)이 있고, 상기 프레임 패턴(226a) 상의 반도체 칩 실장 영역(228a)에 반도체 칩이 부착되어 있지 않다. 상기 인쇄회로기판(200)의 다른 리젝트 프레임들도 상기 도 2c에 도시된 확대된 평면도와 동일한 구조로 되어 있다.
도 2d를 참조하면, 카메라(299) 및 정렬 장치(미도시)가 반도체 칩(207)이 부착된 패키지 프레임(205) 및 반도체 칩이 부착되지 않은 리젝트 프레임(225) 상에 더 구비될 수 있다. 상기 카메라(299) 및 정렬 장치는 상기 인쇄회로기판(200) 및 반도체 칩의 인식 및 정렬에 이용된다. 상기 카메라(299)에는 메모리 장치가 더 포함되어 있어, 상기 반도체 칩(207)의 특정 패턴을 기억하여, 상기 반도체 칩(207)의 인식 및 정렬 시 사용하게 할 수 있다.
리젝트 프레임을 판별하기 위해 상기 프레임들(290, 292) 상에서 상하 운동이 가능한 제트축(250)이 구비되어 있다. 어떤 경우에 있어서는 제트축 구동 시간 을 줄이기 위해 상기 카메라(299)가 반도체 칩을 인식하지 못하는 경우에만 상기 제트축(250)을 구동하게 할 수도 있다. 상기 제트축(250)은 제트축 모터(미도시)에 연결되어 제트축 제어기(도1a의 260)에 의해 움직임이 제어된다. 상기 제트축(250)은 상기 리젝트 프레임(225) 또는 반도체 칩(207)과의 터치(touch)를 감지할 수 있도록 가해지는 하중 변화, 또는 펄스 전류를 감지할 수 있는 장치(미도시)가 포함되어 있다.
도 2a 및 도 2d를 참조하면, 상기 제트축 제어기(260)는 상기 제트축(250)을 기준 위치(297)로부터 상기 프레임들(205, 225) 상에 하강시켜서 상기 패키지 프레임(205)의 반도체 칩(207)과 터치될 때까지의 거리(Zp) 및 상기 리젝트 프레임(225)과 터치될 때까지의 거리(Zr)를 측정한다. 상기 Zp 및 Zr을 제트 레벨이라고 한다. 상기 제트축 제어기(260)는 상기 터치를 인식하기 위해 제트축에 가해진 하중 변화 또는 펄스 전류의 변화를 감지하여 미리 정해진 감도와 비교한다.
좀 더 자세히 상기 제트축 제어기(260)에 의한 상기 제트축(250)의 프레임 상단과의 터치 인식 과정을 살펴보면, 상기 제트축(250)은 하강 단계에서 먼저 가속 & 감속 하강 운동을 한다. 상기 하강 단계는 터치의 예비 단계에서 상기 제트축(250)의 위치를 제어하기 위한 모드일 수 있다. 이어서 상기 제트축(250)의 운동을 정속 하강 운동으로 전환한다. 상기 정속 하강 운동 단계는 터치를 감지하기 위한 단계로서 전류 제어 모드일 수 있다. 상기 제트축(250)이 캐필러리형 탐침인 경우에 있어서, 상기 제트축(250)이 프레임의 상단과 터치 시에는 20 내지 30 그램중의 힘으로 하강하여 반도체 칩에 캐필러리 마크(capillary mark)가 생기지 않도록 하는 것이 바람직하나, 기기에 따라서 그 이하의 하중으로도 가능하다. 이어서, 상기 제트축(250)의 정속 운동 중 터치 감지 알고리즘이 활성화된다. 상기 터치 알고리즘은 힘, 펄스 전류 카운트 및 감도를 감지한다. 상기 힘은 상기 제트축(250)이 프레임에 가해질 수 있는 힘의 최대 값을 의미한다. 상기 펄스 전류 카운트는 상기 제트축(250)의 정속 운동 중 터치를 인식하기 위해 읽는 펄스 전류의 변화 샘플링 수이다. 상기 터치를 인식하기 위해 정한 펄스 전류 샘플링 수만큼의 자료와 감도를 비교하여 터치 여부가 인식된다.
상기 호스트 제어기(270)는 상기 기준 위치(297)로부터 임계 위치(295)까지의 거리, 즉 기준 레벨(Zs)을 상기 제트 레벨과 비교하여 리젝트 프레임을 판별하는 것이 바람직하다. 상기 제트 레벨(Zr)이 상기 기준 레벨(Zs) 보다 큰 경우(Z r>Zs)에는 상기 프레임(225)을 리젝트 프레임으로 판별하고, 상기 제트 레벨(Zp)이 기준 레벨보다 크지 않은 경우(Zp≤Zs)에는 상기 프레임을 패키지 프레임으로 판별한다. 상기 기준 레벨은 상기 프레임들 상에 부착된 반도체 칩의 두께가 클수록, 스택형 반도체 칩의 수가 많아질수록 작아지는 것이 더욱 바람직하다. 통상적으로는 정해진 반도체 칩에 대해 미리 여러 번의 실험을 거쳐서 오차를 줄일 수 있는 평균값으로서 기준 레벨을 설정한다. 어떤 경우에 있어서는, 기준 레벨은 패키지 프레임에 대한 제트 레벨과 리젝트 프레임에 대한 제트 레벨의 중간 값 또는 그 부근 값으로 설정될 수 있다.
상기 와이어 본딩 및 다이 어태치 장치에는 상기의 제트 레벨을 이용한 리젝트 프레임 판별 시스템에 통상적인 와이어 본딩을 위한 본딩 장치(미도시) 및 다이 어태치 장치(미도시)가 더 구비되어 있으며, 그 구조는 본 발명이 속하는 기술 분야의 당업자에게 자명하다. 따라서, 상기 리젝트 프레임 판별 시스템과 본딩 장치가 연계되어 있어 인쇄회로기판의 프레임들에 대해 패키지 프레임으로 판정 시에는 본딩 장치를 실행하여 와이어 본딩 및 다이 어태치를 진행하고, 리젝트 프레임으로 판정 시에는 자동적으로 와이어 본딩 및 아이 어태치를 생략할 수 있는 비율을 높일 수 있게 되어 장치 다운 시간을 감소시킬 수 있게 된다.
상기 와이어 본딩 및 다이 어태치 장치에 의하면, 단일 또는 복수개의 스택형 반도체 칩이 부착된 인쇄회로기판의 프레임 상에 리젝트 마크 또는 리젝트 프레임 맵을 별도로 표시하지 않고도, 제트축을 이용하여 각 프레임의 제트 레벨을 측정하여 이를 기준 레벨과 비교함으로써 리젝트 프레임을 효율적으로 판별할 수 있다. 따라서, 리젝트 마크가 잘못 표시되거나, 또는 리젝트 마크를 잘못 인식하는 종래의 리젝트 마크 인식 또는 리젝트 맵의 인식에 의한 리젝트 프레임 판별보다는 낮은 오류로 판별할 수 있게 된다. 더구나, 카메라에 의한 반도체 칩 인식과 제트 레벨 측정에 의한 리젝트 프레임 인식을 같이 수행하는 경우에 있어서는 더욱 그 판별 오류를 낮출 수 있게 된다. 또한, 리젝트 프레임에 대해 자동으로 와이어 본딩 및 다이 어태치를 생략하고 다음 프레임으로 진행하는 비율을 높일 수 있어, 리젝트 마크 또는 리젝트 프레임 맵의 오류 또는 장치의 인식 오류 등으로 인하여 장치가 다운되는 시간을 줄일 수 있다.
<실시예 2>
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 와이어 본딩 방법을 설명하는 흐름도들이다. 본 발명의 일 실시예에 따른 와이어 본딩 방법은 상기 실시예 1에 의한 와이어 본딩 장치를 이용하는 방법으로서, 상기 실시예 1에서 설명한 장치에 대한 설명을 통해 용이하게 해당 기술 분야의 당업자가 장치의 구조를 파악할 수 있다.
도 3a를 참조하면, 본 발명의 일 실시예에 따른 와이어 본딩 방법은 먼저 단일 또는 복수개의 스택형 반도체 칩이 부착된 복수개의 패키지 프레임들 및 반도체 칩이 부착되지 않은 복수개의 리젝트 프레임들을 포함하는 인쇄회로기판을 인식하고 정렬시킨다(300). 상기 인쇄회로기판의 인식 및 정렬 단계(300)는 실시예 1에서 전술한 바와 같이, 메모리 기능을 갖춘 카메라 및 정렬 장치를 이용하여 수행할 수 있다.
이어서, 상기 인쇄회로기판의 하나의 프레임의 제트 레벨을 측정한다(310). 상기 제트 레벨을 측정하는 단계(310)는 실시예 1에서 전술한 바와 같이 상기 제트축이 상기 프레임들 상단과 터치할 때를 인식하기 위해 펄스 전류의 변화를 읽어 들여 정해진 감도와 비교하는 것이 바람직하다. 다음으로, 측정된 제트 레벨과 기준 레벨을 비교하여 상기 프레임이 리젝트 프레임인지 여부를 판별한다(330). 상기 리젝트 프레임을 판별하는 단계(330)는 상기 제트 레벨이 상기 프레임들 상에 부착된 반도체 칩에 따라 미리 정해진 기준 레벨보다 큰 경우 상기 프레임들을 리젝트 프레임으로 판별하는 것이 바람직하다. 또한, 상기 기준 레벨은 상기 프레임들 상 에 부착된 반도체 칩의 두께가 클수록, 스택형 반도체 칩의 수가 많아질수록 작아지는 것이 더욱 바람직하다. 이후, 상기 프레임이 리젝트 프레임으로 판별된 경우(Yes)에는 상기 프레임에 대해 와이어 본딩을 생략하고(350), 상기 프레임이 리젝트 프레임이 아니다고 판별된 경우(No)에는 상기 프레임에 대해 와이어 본딩을 진행한다(360).
상기 리젝트 프레임에 대해 와이어 본딩을 생략하는 단계(350) 또는 패키지 프레임에 대해 와이어 본딩을 진행하는 단계(360) 후 다음 프레임으로 이동하여(370) 상기 새로운 프레임에 대해서 상기 일련의 과정을 반복한다.
도 3b를 참조하면, 상기 제트 레벨을 측정하는 단계(310)가 상세하게 설명되어 있다. 먼저, 프레임 상의 반도체 칩 실장 영역의 가운데를 계산한다(312). 반도체 칩 실장 영역의 가운데 계산은 양 대각 모서리의 중심부가 되도록 할 수 있다.
이어서, 제트축을 상기 반도체 칩 실장 영역의 가운데로 이동시키는 것이 바람직하다(314). 이어서, 제트축을 하강시키고(316), 프레임 상단과의 터치를 인식한다(324).
이어서, 상기 터치가 인식된 거리로부터 기준 위치로부터 터치 시까지의 거리인 제트 레벨을 계산한다(326). 제트 레벨이 계산되면, 제트축을 원위치 시킨다(328).
도 3c를 참조하면, 상기 터치 인식 단계(324)가 상세하게 설명된다. 제트축은 하강 단계에서 먼저 가속 & 감속 하강 운동을 한다(320). 이어서, 제트축의 운동을 정속 하강 운동으로 전환한다(321). 이어서, 제트축의 정속 운동 중 터치 감 지 알고리즘이 활성화된다(322). 이어서, 터치가 감지되면 터치 알고리즘이 작동된다(323). 상기 터치 알고리즘은 힘, 펄스 전류 카운트 및 감도를 감지한다. 상기 터치를 인식하기 위해 펄스 전류 샘플링 수만큼의 자료와 비교하여 터치 여부가 인식된다(324).
도 3d를 참조하면, 리젝트 프레임을 판별하는 단계(330)가 상세하게 설명된다. 먼저, 하나의 프레임에 대해 측정된 제트 레벨과 미리 정해진 기준 레벨이 입력된다(332). 상기 기준 레벨은 상기 프레임들 상에 부착된 반도체 칩에 따라 결정되며, 반도체 칩의 두께가 클수록, 스택형 반도체 칩의 수가 많아질수록 작아지는 것이 바람직하다.
이어서, 상기 제트 레벨과 기준 레벨을 비교한다(334). 상기 제트 레벨이 기준 레벨보다 큰 경우에는 상기 프레임은 리젝트 프레임으로 판별되고(336), 그렇지 않은 경우에는 패키지 프레임으로 판별된다(338).
상기의 본 발명에 따른 일 실시예에 따른 와이어 본딩 방법은 종래의 방법에서 사용되던 리젝트 마크 또는 리젝트 프레임 맵을 사용하지 않고, 동적으로 와이어 본딩 전에 제트 레벨을 이용하여 리젝트 프레임을 판별한다. 따라서, 단일 또는 스택형 반도체 칩의 패키지 공정 진행 중 발생될 수 있는 오류 또는 리젝트 마크, 리젝트 프레임 맵의 오류에 상관없이 리젝트 프레임을 효율적으로 판별할 수 있다. 그리고 리젝트 프레임에 대해서는 자동으로 와이어 본딩을 생략하는 비율을 높일 수 있어 종래의 리젝트 프레임 판별 오류로부터 장치가 다운되어 있는 시간을 효과적으로 줄일 수 있다.
<실시예 3>
도 4는 본 발명의 다른 실시예에 따른 와이어 본딩 방법을 보여 주는 흐름도이다. 본 발명의 다른 실시예에 따른 와이어 본딩 방법은 실시예 1에 따른 와이어 본딩 장치를 이용하는 것으로서, 그 장치의 구조 및 작동은 실시예 1로부터 해당 기술 분야의 당업자가 용이하게 이해할 수 있다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 와이어 본딩 방법은 먼저 인쇄회로기판을 인식하고 정렬시킨다(405).
이어서 상기 프레임 상의 반도체 칩을 인식하고 정렬시킨다(410). 상기 반도체 칩의 인식은 실시예 1에서 전술한 바와 같이 메모리 기능이 있는 카메라 및 정렬 장치를 이용한다.
이 경우, 반도체 칩이 인식 및 정렬된 경우에는 이어서 와이어 본딩이 진행된다(425). 하지만, 반도체 칩이 인식 및 정렬되지 않은 경우에는 리젝트 프레임 여부를 판별하기 위해 상기 프레임에 대해 제트 레벨을 측정한다(415). 상기 제트 레벨 측정 단계는 상기 실시예 2에서 전술한 바에 의해 본 발명이 속하는 해당 기술 분야의 당업자가 용이하게 실시할 수 있다. 상기 제트 레벨을 측정하는 단계(415)에 이어서 상기 제트 레벨과 기준 레벨을 비교한다(420). 상기 기준 레벨은 반도체 칩에 따라 미리 정해지며, 반도체 칩의 두께가 클수록, 스택형 반도체 칩의 수가 많아질수록 작아지는 것이 바람직하다.
제트 레벨이 기준 레벨보다 큰 경우에는 상기 프레임을 리젝트 프레임으로 판별하여 와이어 본딩을 생략한다(430). 그렇지 않은 경우에는 에러 메시지를 띄우 고 작업을 정지한다(435). 작업이 정지되면, 작업자 등이 반도체 칩의 부착 여부를 직접 확인한다. 그리하여, 반도체 칩이 부착된 경우에는 다시 한번 반도체 칩 인식 및 정렬단계를 거치고, 그래도 인식하지 못하는 경우에는 인식 및 정렬 프로그램을 수정하여 재 진행한다.
와이어 본딩이 진행되거나(425) 또는 와이어 본딩이 생략된 경우(430)에는 자동으로 다음 프레임으로 이동하여 새 프레임에 대해 상기 일련의 작업이 반복된다.
상기 본 발명의 다른 실시예에 따른 와이어 본딩 방법은 먼저 반도체 칩의 인식 및 정렬을 통해 오류가 없는 프레임에 대해서는 와이어 본딩을 진행하고, 오류가 있는 프레임에 대해서만 제트 레벨을 측정하여 리젝트 프레임을 판별함으로써 모든 프레임에 대해서 제트 레벨을 측정해야 하는 부담을 감소시킬 수 있다. 즉, 카메라를 통한 반도체 칩 인식과 제트 레벨 측정을 통한 리젝트 프레임 판별 기술을 접목하여 단일 및 복수개의 스택형 반도체 칩에서 보다 낮은 오류로 리젝트 프레임을 판별할 수 있다. 그리고, 상기 리젝트 프레임에 대해 와이어 본딩을 생략하는 비율을 높임으로써 리젝트 프레임 판별 오류에 의한 장치 다운 시간을 감소시킬 수 있다.
본 발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
본 발명에 따른 와이어 본딩 장치 및 방법은 복수개의 패키지 프레임과 리젝트 프레임을 구비하는 인쇄회로기판에 대해서 별도의 리젝트 마크 또는 리젝트 프레임 맵 없이도 제트축을 이용하여 제트 레벨을 측정함으로써 동적으로 리젝트 프레임을 판별할 수 있게 한다.
또한, 하나의 프레임에 단일 반도체 칩뿐만 아니라 복수개의 반도체 칩이 스택으로 적층된 스택형 패키지 프레임에 대해서도 기준 레벨을 변경함으로써 리젝트 프레임을 판별할 수 있어서 패키지의 집적화를 가능하게 한다.
또한, 종래의 리젝트 마크 또는 리젝트 프레임 맵의 오류로 인한 리젝트 프레임 판별 오류를 제트 레벨을 이용함으로써 효과적으로 감소시킬 수 있고 이에 따라 리젝트 프레임에 대해서는 자동으로 와이어 본딩을 생략하는 비율을 높일 수 있어서, 장치 다운 시간 및 작업자의 다운 처리 시간을 효율적으로 감소시킬 수 있다.

Claims (18)

  1. 와이어 본딩 장치 또는 다이 어태치 장치에 이용되는 것으로서,
    적어도 일부에 단일 또는 복수개의 스택형 반도체 칩이 부착된 복수개의 프레임들을 포함하는 인쇄회로기판의 상기 프레임들 상에서 상하 운동이 가능한 제트축;
    상기 제트축의 움직임을 제어하고, 기준 위치로부터 상기 제트축이 상기 프레임들 상단과 터치할 때까지의 거리인 제트 레벨을 측정하는 제트축 제어기; 및
    상기 제트 레벨로부터 상기 프레임들 중 반도체 칩이 부착되지 않은 리젝트 프레임을 판별하는 호스트 제어기를 포함하는 것을 특징으로 하는 제트 레벨에 의한 리젝트 프레임 판별 시스템.
  2. 제 1 항에 있어서,
    상기 제트축은 캐필러리형 탐침인 것을 특징으로 하는 제트 레벨에 의한 리젝트 프레임 판별 시스템.
  3. 제 1 항에 있어서,
    상기 제트축 제어기는 상기 제트축이 상기 프레임들 상단과 터치할 때를 인식하기 위해 펄스 전류의 변화를 읽어 들여 정해진 감도와 비교하는 것을 특징으로 하는 제트 레벨에 의한 리젝트 프레임 판별 시스템.
  4. 제 1 항에 있어서,
    상기 제트축 제어기는 상기 제트축이 상기 프레임들 상단과 터치할 때를 인식하기 위해 상기 제트축에 가해진 하중 변화를 측정하는 것을 특징으로 하는 제트 레벨에 의한 리젝트 프레임 판별 시스템.
  5. 제 1 항에 있어서,
    상기 프레임 및 반도체 칩을 인식하고 정렬시키기 위한 카메라 및 정렬 장치를 더 포함하는 것을 특징으로 하는 제트 레벨에 의한 리젝트 프레임 판별 시스템.
  6. 제 5 항에 있어서,
    상기 제트축을 움직이고, 상기 제트축 제어기에 의해 제어되는 제트축 모터를 더 포함하는 것을 특징으로 하는 제트 레벨에 의한 리젝트 프레임 판별 시스템.
  7. 제 1 항에 있어서,
    상기 호스트 제어기는 상기 제트 레벨이 상기 프레임들 상에 부착된 반도체 칩에 따라 미리 정해진 기준 레벨보다 큰 경우 상기 프레임들을 리젝트 프레임으로 판별하는 것을 특징으로 하는 제트 레벨에 의한 리젝트 프레임 판별 시스템.
  8. 제 7 항에 있어서,
    상기 기준 레벨은 상기 프레임들 상에 부착된 상기 반도체 칩의 두께가 클수록, 상기 복수개의 스택형 반도체 칩의 수가 많아질수록 작아지는 것을 특징으로 하는 제트 레벨에 의한 리젝트 프레임 판별 시스템.
  9. 적어도 일부에 단일 또는 복수개의 스택형 반도체 칩이 부착된 복수개의 프레임들을 포함하는 인쇄회로기판을 인식하고 정렬하는 단계;
    상기 프레임들의 하나에 대해 기준 위치로부터 상기 하나의 프레임의 상단까지의 거리인 제트 레벨을 측정하는 단계;
    상기 제트 레벨을 기준 레벨과 비교하여 상기 하나의 프레임이 반도체 칩이 부착되지 않은 리젝트 프레임인지 여부를 판별하는 단계; 및
    상기 프레임이 리젝트 프레임인 경우 와이어 본딩을 생략하고 다음 프레임으로 이동하고, 상기 프레임이 리젝트 프레임이 아닌 경우 와이어 본딩을 진행하는 단계를 포함하는 것을 특징으로 하는 제트 레벨에 의한 리젝트 프레임 판별 시스템을 이용하는 와이어 본딩 방법.
  10. 제 9 항에 있어서,
    상기 리젝트 프레임을 판별하는 단계는 상기 제트 레벨이 상기 프레임들 상에 부착된 반도체 칩에 따라 미리 정해진 기준 레벨보다 큰 경우 상기 프레임들을 리젝트 프레임으로 판별하는 것을 특징으로 하는 특징으로 하는 제트 레벨에 의한 리젝트 프레임 판별 시스템을 이용하는 와이어 본딩 방법.
  11. 제 10 항에 있어서,
    상기 기준 레벨은 상기 프레임들 상에 부착된 반도체 칩의 두께가 클수록, 스택형 반도체 칩의 수가 많아질수록 작아지는 것을 특징으로 하는 특징으로 하는 제트 레벨에 의한 리젝트 프레임 판별 시스템을 이용하는 와이어 본딩 방법.
  12. 제 9 항에 있어서,
    상기 제트 레벨을 측정하는 단계는 제트축을 이용하고 상기 제트축이 상기 프레임들 상단과 터치할 때를 인식하기 위해 펄스 전류의 변화를 읽어 들여 정해진 감도와 비교하는 것을 특징으로 하는 제트 레벨에 의한 리젝트 프레임 판별 시스템을 이용하는 와이어 본딩 방법.
  13. 적어도 일부에 단일 또는 복수개의 스택형 반도체 칩이 부착된 복수개의 프레임들을 포함하는 인쇄회로기판을 인식하고 정렬시키는 단계;
    상기 프레임들의 하나 상의 반도체 칩을 인식하고 정렬시키는 단계;
    상기 반도체 칩이 인식된 경우에는 상기 하나의 프레임에 대해 와이어 본딩을 진행하고, 상기 반도체 칩이 인식되지 않는 경우에는 기준 위치로부터 상기 하나의 프레임의 상단까지의 거리인 제트 레벨을 측정하는 단계;
    상기 제트 레벨을 기준 레벨과 비교하여 상기 하나의 프레임이 리젝트 프레임인지 여부를 판별하는 단계; 및
    상기 하나의 프레임이 리젝트 프레임인 경우 와이어 본딩을 생략하고 상기 프레임들의 다음 프레임으로 이동하고, 상기 하나의 프레임이 리젝트 프레임이 아닌 경우 에러 메시지를 띄우고 작업을 중지시키는 단계를 포함하는 것을 특징으로 하는 제트 레벨에 의한 리젝트 프레임 판별 시스템을 이용하는 와이어 본딩 방법.
  14. 제 13 항에 있어서,
    상기 반도체 칩을 인식하는 단계는 카메라를 이용하는 것을 특징으로 하는 제트 레벨에 의한 리젝트 프레임 판별 시스템을 이용하는 와이어 본딩 방법.
  15. 제 13 항에 있어서,
    상기 제트 레벨을 측정하는 단계는 상기 프레임의 반도체 칩 실장영역의 가운데에 제트축을 하강시켜서 제트 레벨을 측정하는 것을 특징으로 하는 제트 레벨에 의한 리젝트 프레임 판별 시스템을 이용하는 와이어 본딩 방법.
  16. 제 15 항에 있어서,
    상기 제트 레벨을 측정하는 단계는 상기 제트축이 상기 프레임의 상단과 터치 시 20 내지 30 그램중의 힘으로 하강하는 것을 특징으로 하는 제트 레벨에 의한 리젝트 프레임 판별 시스템을 이용하는 와이어 본딩 방법.
  17. 제 13 항에 있어서,
    상기 리젝트 프레임인지 여부를 판별하는 단계는 상기 제트 레벨이 상기 기준 레벨보다 큰 경우에 리젝트 프레임으로 판별하는 것을 특징으로 하는 제트 레벨에 의한 리젝트 프레임 판별 시스템을 이용하는 와이어 본딩 방법.
  18. 제 17 항에 있어서,
    상기 기준 레벨은 상기 프레임들 상에 부착된 반도체 칩의 두께가 클수록, 스택형 반도체 칩의 수가 많아질수록 작아지는 것을 특징으로 하는 제트 레벨에 의한 리젝트 프레임 판별 시스템을 이용하는 와이어 본딩 방법.
KR1020040041188A 2004-06-05 2004-06-05 제트 레벨에 의한 리젝트 프레임 판별 시스템 및 이를 이용한 와이어 본딩 방법 KR100585145B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040041188A KR100585145B1 (ko) 2004-06-05 2004-06-05 제트 레벨에 의한 리젝트 프레임 판별 시스템 및 이를 이용한 와이어 본딩 방법
US11/047,569 US20050269713A1 (en) 2004-06-05 2005-02-02 Apparatus and method for wire bonding and die attaching
JP2005161164A JP2005347748A (ja) 2004-06-05 2005-06-01 ワイヤーボンディング及びダイアタッチ装置とワイヤーボンディング及びダイアタッチ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040041188A KR100585145B1 (ko) 2004-06-05 2004-06-05 제트 레벨에 의한 리젝트 프레임 판별 시스템 및 이를 이용한 와이어 본딩 방법

Publications (2)

Publication Number Publication Date
KR20050115777A KR20050115777A (ko) 2005-12-08
KR100585145B1 true KR100585145B1 (ko) 2006-05-30

Family

ID=35446794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040041188A KR100585145B1 (ko) 2004-06-05 2004-06-05 제트 레벨에 의한 리젝트 프레임 판별 시스템 및 이를 이용한 와이어 본딩 방법

Country Status (3)

Country Link
US (1) US20050269713A1 (ko)
JP (1) JP2005347748A (ko)
KR (1) KR100585145B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5205189B2 (ja) * 2008-09-16 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102157390B (zh) * 2011-01-25 2013-03-27 日月光半导体（昆山）有限公司 自动去除半导体封装不良品的机台及方法
US8717059B2 (en) * 2011-08-31 2014-05-06 Texas Instruments Incorporated Die having wire bond alignment sensing structures
SG11201903110SA (en) * 2016-10-08 2019-05-30 Capcon Ltd Apparatus, control method and control device of semiconductor packaging

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305266A (ja) 2001-04-06 2002-10-18 Hitachi Ltd 半導体装置の製造方法
US6468813B1 (en) 2000-05-01 2002-10-22 Advanced Semiconductor Engineering, Inc. Method of automatically identifying and skipping defective work pieces for wire-bonding operation
KR20020088269A (ko) * 2001-05-21 2002-11-27 삼성전자 주식회사 리젝트 유니트를 스킵하는 볼 그리드 어레이 패키지용와이어 본딩 방법
US6510240B1 (en) 1995-05-09 2003-01-21 Texas Instruments Incorporated Automatic detection of die absence on the wire bonding machine

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07101797B2 (ja) * 1984-09-06 1995-11-01 松下電器産業株式会社 電子部品装着方法
JP2506958B2 (ja) * 1988-07-22 1996-06-12 松下電器産業株式会社 ワイヤボンディング装置
JP2820526B2 (ja) * 1990-11-30 1998-11-05 富士通株式会社 フリップチップボンディングの位置合わせ方法及び装置
JPH04261033A (ja) * 1991-01-21 1992-09-17 Mitsubishi Electric Corp ワイヤボンド装置
JP3744251B2 (ja) * 1999-04-02 2006-02-08 松下電器産業株式会社 電子部品実装方法
JP3402284B2 (ja) * 1999-10-29 2003-05-06 日本電気株式会社 ボンディング装置
JP3727616B2 (ja) * 2002-07-11 2005-12-14 株式会社新川 ワイヤボンディング装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6510240B1 (en) 1995-05-09 2003-01-21 Texas Instruments Incorporated Automatic detection of die absence on the wire bonding machine
US6468813B1 (en) 2000-05-01 2002-10-22 Advanced Semiconductor Engineering, Inc. Method of automatically identifying and skipping defective work pieces for wire-bonding operation
JP2002305266A (ja) 2001-04-06 2002-10-18 Hitachi Ltd 半導体装置の製造方法
KR20020088269A (ko) * 2001-05-21 2002-11-27 삼성전자 주식회사 리젝트 유니트를 스킵하는 볼 그리드 어레이 패키지용와이어 본딩 방법

Also Published As

Publication number Publication date
JP2005347748A (ja) 2005-12-15
US20050269713A1 (en) 2005-12-08
KR20050115777A (ko) 2005-12-08

Similar Documents

Publication Publication Date Title
EP0368533B1 (en) Quality control for wire bonding
KR100585145B1 (ko) 제트 레벨에 의한 리젝트 프레임 판별 시스템 및 이를 이용한 와이어 본딩 방법
US7649370B2 (en) Evaluation method of probe mark of probe needle of probe card using imaginary electrode pad and designated determination frame
US5816477A (en) Wire bonding apparatus and method
JP2570585B2 (ja) プローブ装置
KR100328634B1 (ko) 웨이퍼 프로브 시스템의 웨이퍼 핸들링 장치에서의 사전 정렬장치
US6189765B1 (en) Apparatus and method for detecting double wire bonding
JP2002009105A (ja) パターンの認識方法及びこのためのクランプ
TW586338B (en) Position detection device and method
JP4744234B2 (ja) 部品の位置決め方法及び装置
US20240118338A1 (en) Method for setting up test apparatus and test apparatus
KR100309135B1 (ko) 와이어본더의와이어테일제어방법
JP2940524B2 (ja) ワイヤーボンディング装置
JP2501613B2 (ja) ウエハプロ―バ
JP3295496B2 (ja) 処理装置および方法
JP2003252544A (ja) エレベータの保守運転操作装置
KR20050119450A (ko) 다이 어태치 여부 판단 방법
JP2000068338A (ja) ウエハプローバおよびウエハの位置決め方法
JPH09148387A (ja) 半導体製品の処理装置
US7056819B2 (en) Methods and apparatus for determining pad height for a wire-bonding operation in an integrated circuit
JPH04112599A (ja) 電子部品の自動挿入装置
JP2002353283A (ja) 半導体チップの識別方法および半導体チップのボンディング装置
KR200261629Y1 (ko) 카세트 자동 인식 장치를 갖는 웨이퍼 소터 시스템
JPH09246332A (ja) 半導体チップの測定方法
JPH08288366A (ja) チップの認識方法及びその認識装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee