KR20010013904A - 칩 배치 방법 및 장치 - Google Patents

칩 배치 방법 및 장치 Download PDF

Info

Publication number
KR20010013904A
KR20010013904A KR1019997011926A KR19997011926A KR20010013904A KR 20010013904 A KR20010013904 A KR 20010013904A KR 1019997011926 A KR1019997011926 A KR 1019997011926A KR 19997011926 A KR19997011926 A KR 19997011926A KR 20010013904 A KR20010013904 A KR 20010013904A
Authority
KR
South Korea
Prior art keywords
image
generating
alignment
iii
plane
Prior art date
Application number
KR1019997011926A
Other languages
English (en)
Inventor
닐랜두 스리바스타바
시리악 데바시아
성핑 선
Original Assignee
마이크로 로보틱스 시스템즈, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로 로보틱스 시스템즈, 인크. filed Critical 마이크로 로보틱스 시스템즈, 인크.
Publication of KR20010013904A publication Critical patent/KR20010013904A/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08Monitoring manufacture of assemblages
    • H05K13/081Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines
    • H05K13/0812Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines the monitoring devices being integrated in the mounting machine, e.g. for monitoring components, leads, component placement
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/53087Means to assemble or disassemble with signal, scale, illuminator, or optical viewer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53174Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Operations Research (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

전자 칩 본딩 패드(22)를 기판 리드(23)와 정밀하게 정합시키는 방법 및 장치를 개시한다. 전자 칩(16)과 기판(20) 사이의 인터페이스의 여러 부분에서 기판의 투명 영역(24)를 통해 칩의 저부로부터 콜리메이트된 평행광을 반사시켜 화상을 얻는다. 본딩 패드와 리드를 포함하는 이격 위치로부터 합성 중첩된 화상을 분석함으로써 위치 설정을 정정하고 그 후 전자 칩과 기판을 접촉시킨다.

Description

칩 배치 방법 및 장치{METHOD AND APPARATUS FOR CHIP PLACEMENT}
전자 칩 등의 한 소자를 다양한 형태가 가능한 지지 구조물이나 기판 등의 제2 소자 상에 정밀하게 배치하기 위한 방법 및 장치를 개발하는 데에 상당한 노력을 기울여 왔다. 한 종래 기술의 방법에 따르면, 로보트 장치는 한 소자로서의 반도체 장치 상의 본딩 패드를 제2 소자로서의 지지 구조물인 기판 상의 리드로 정합하기 위해 비디오 시스템을 포함한다. 기본적으로, 이 비디오 시스템은 소자와 지지 구조물의 특징부가 실질적으로 결합되는 작업소로부터 멀리 떨어진 위치에 있을 때, 이 특징부 각각을 촬상한다. 각 비디오 화상이 생성될 때 로보트 장치의 위치와 지지 구조물의 위치에 대한 소자의 각 특징부의 위치를 "알면", 소자들 중 하나를 다른 소자에 대해 정합되게 이동시키는 벡터를 결정하기 위한 연산이 행해질 수 있다. 이 이동이 완료된 후, 로보트 장치는 일반적으로 반도체 소자를 기판으로 이동시켜 두 소자가 접촉되게 한다. 본 발명의 양도인에 의해 제조된 로보트 시스템에 부가하여, 다음의 특허로 예시되는 이 방법과 장치에 대한 다수의 변형물이 있다:
호조 등에 부여된 미국 특허 번호 3,923,584는 정면이 아래로 간 접합기를 제공하는 위치 설정 장치를 개시한다. 함께 정합된 두 소자의 표면은 대향면이 되며; 소자 위치는 수평 및 수직 방향으로 조정 가능하다. 컴파운드 프리즘은 45°절단된 사각형 직각 프리즘 및 공통 인터페이스에서 절반 실버된 미러 막과 직각형 프리즘의 수직면에 전반사 미러막으로 평행 6면체를 이루는 직각형 프리즘을 구성한다. 두 소자가 이격되어 있을 때, 프리즘을 이들 사이에 개재하여 화상이 두 소자에서 취해지도록 한다. 화상이 일단 취해지면, 광학 기구가 제거되고, 따라서 두 소자를 합칠 수 있다.
라벳 등에게 허여된 미국 특허 번호 4,404,741(1983)은 기판 위에 부품을 나르기 위한 그리핑 장치를 포함하는 위치 설정 장치를 개시한다. 마이크로스코프 또는 텔레비젼 카메라의 형태인 광학 장치는 적당한 배치를 확실히 하기 위해 외부 하우징 특징부를 명확하게 모니터한다.
스즈끼 등에게 허여된 미국 특허 번호 4,526,646(1983)은 다이가 경로를 따라 공급되어 있는 내부 리드 접합기를 개시한다. 이것은 먼저 결함있는 다이의 제거를 가능하게 하는 다이 흠결 카메라에 위치되어 있다. 다음에 다이 위치 패턴 검출 카메라는 한 위치에서 다이를 촬상한다. 리드 위치 패턴 검출 카메라는 캐리어 테이프 상에서 리드의 위치 패턴을 모니터한다. 이들 화상이 일단 처리되면, 나중의 두 카메라에 의해 생성된 화상의 정보에 기초하여 적당한 배치가 이루어진다.
뮬러에게 허여된 미국 특허 번호 4,657,170(1987)은 전기 소자를 접속용 태그 블럭에 접합하는 처리를 개시하고 있다. 광학 기구(44)는 조립이 발생하는 지지 테이블 위에 위치되어 있다. 이것은 테이블 상에 위치된 하나의 집적 회로 뿐만 아니라 테이프도 오퍼레이터가 볼 수 있게 하여 집적 회로가 테이프와 적당히 정렬되어 있는지를 판정할 수 있게 한다. 다음에 위치의 조정이 가능하다.
셔먼에게 허여된 미국 특허 번호 4,671,446(1987)은 리드 와이어를 반도체 상에 자동으로 접합하기 위한 방법 및 시스템을 개시한다. 이 방법에 따르면, 컨택트 면은 칩을 구성하는 반도체 재료의 광 전송 계수의 범위 내의 파장을 갖는 광선 빔으로 브루스터의 각 (Brewster's angle)에서 조명된다. 조명 빔이나 반사 빔 또는 둘다는 컨택트로부터 반사된 광과 반도체 영역으로부터 반사된 광의 강도 차를 생성하도록 편광된다. 조명광은 필터를 통과하여 좁은 주파수 빔의 광선이 된다. 그 결과 입력을 위치 설정 장치에 제공하기 위해 더욱 용이하게 디지트화된 반사 빔의 컨트라스트가 개선되게 된다.
벤다트 등에게 허여된 미국 특허 번호 4,899,921(1990)은 광 프로브가 칩과 기판 사이에 있는 정렬 장치를 개시한다. 프로브는 칩과 기판 둘의 대향면을 조명하며 두 화상을 하나의 화상으로 결합시킨다. 정렬이 정확하게 된 후, 칩을 기판 상에 장착하도록 프로브를 제거한다.
바챠트 등에게 허여된 미국 특허 번호 4,980,971(1991)는 기판 상에 반도체 칩을 정밀하게 위치시키기 위한 시스템을 개시한다. 그리퍼를 구비한 로보트 암은 칩과 기판을 개별적으로 픽업한다. 로보트 암에 의해 운반되는 제1 텔레비젼 카메라는 기판의 화상을 포착하여 한 쌍의 데이터 지점을 위치 결정한다. 로보트 암에 관련하여 고정된 제2 카메라는 로보트에 의해 맞물려질 때 칩의 화상을 포착하여 다른 쌍의 데이터 지점을 위치 결정한다. 머신 비젼 시스템은 두 카메라의 출력 신호를 처리하여 각 기판과 칩 상의 정밀한 데이터 지점의 위치를 만든다. 이는 로보트 암이 그리퍼로 하여금 정밀한 위치에서 기판 상에 칩을 위치시키도록 제어한다.
파인 등에게 허여된 미국 특허 번호 5,195,234(1993)는 한 물체 상에 부품을 집고 위치시키기 위해서, 로보트 암과 같은 장치를 포함하는 시각적 부품 정렬을 위한 방법 및 장치를 개시한다. 다른 장치는 광학 장치로부터의 정보를 이용하여 워크 엔벨로프 내의 물체 상에 랜드마크를 위치시키고, 이로 인해 워크 엔벨로프 내에서 부품과 랜드마크의 정렬을 가능하게 한다. 광학 장치가 제거된 후에, 두 소자가 각각에 대해 변위되어 접촉된다.
사꾸라이에게 허여된 미국 특허 번호 5,523,586(1996)은 투명 커버 부재를 포함하는 반도체 칩에 대한 번-인 테스트에 사용되는 번-인 소켓을 개시한다. 커버 부재는 최종적으로 처리될 수 있는 값비싼 TAB 테이프를 글래스나 그 외 투명 재료의 투명 부재에 고정하여 구성된다. 테스트될 반도체 칩의 칩 전극은 칩 컨테이너의 리세스 내에 세팅되며 TAB 테이프 상의 리드를 이용하여 칩 컨테이너의 내부 전극에 전기적으로 접속된다. 리드, 칩 전극 및 내부 전극의 정렬은 비디오나 그 외 수단에 의해 커버 부재로부터 TAB 테이프를 통해 봄으로써 용이하게 된다.
아밍턴 등에 의한 미국 특허 번호 5,590,456(1997)은 기판 상에 광전 소자를 정밀하게 정렬 및 배치하기 위한 장치를 개시하고 있다. 하나의 카메라가 소자를 그 아래 기판에 고정시키는 투명 정렬 기구를 통해 관찰하여 소자와 기판 둘 다가 카메라에 의해 함께 관찰될 수 있게 한다. 정렬용 기구와 기판은 이 둘을 정밀하게 정렬하기 위해 조정된 다음에 카메라에 의해 관찰되는 동안 함께 합쳐친다. 광전 소자가 레이저 칩인 경우, 칩은 일련의 렌즈와 미러를 거쳐 가시광 화상에 겹쳐진 레이저 스폿을 생성하도록 글래스 정렬 기구 상에 있는 동안 여기될 수 있다.
현재 칩 스케일 패키지로 불리는 전자 칩-기판 결합의 새로운 클래스가 존재하고 있다. 칩과 기판의 대향면은 본딩 패드와 단자를 각각 가지고 있다. 본딩 패드는 통상 약 4 평방 밀리이며; 리드는 약 2밀리의 단면을 갖는다. 적당한 배치를 확실히 하기 위해서, 로보트 장치는 통상 10마이크론 이하의 허용 오차 내에서 ±1밀리 이하 내로 소자를 정렬해야 한다.
아밍턴 등의 특허를 제외한 상술한 방법들 각각은 이들의 위치에 관련된 시각적 화상을 결정한 후에 한 소자를 다른 것에 관련하여 변위시키고 있다. 이 관련 이동은 측면과 수직 성분으로 이루어지며 일반적으로 상당한 변위를 초래한다. 허용 가능한 동작 비율을 유지하면서 10 마이크론 범위의 위치 정밀도를 성취하는 것은 이들 로보트 장치의 능력을 초과하는 것이다. 더구나, 정밀한 온도 변화의 필요성은 정교하며 시간이 많이 소요되는 교정 과정을 필요로 하는데, 이는 동작 속도를 더 열화시키게 된다. 그 결과 위치 결정 처리를 개선하기 위한 대안적이거나 추가적인 과정이 제안되고 있다. 예를 들어, 디세파노 등에게 허여된 미국 특허 번호 5,518,964(1996)은 기판을 향해 그리고 Z 또는 S 방식으로 기판에 접속된 단자 상에서 표면이 아래로 놓인 리드로 위치 결정되는 초전자 접속 소자를 개시하고 있다. 니시구찌 등에게 허여된 미국 특허 번호 5,348,214(1994)는 전극을 정렬한 다음에 구조물을 가열하면서 반도체 소자를 배선판에 가압함으로써 범프 전극을 각각 갖는 복수의 반도체 소자를 배선판 상에 장착하는 방법을 개시하고 있다. 칩과 보드의 초기 배치 시의 오정렬은 범프 전극이 배선판 상의 전극의 요면 어딘 가에 놓이게 되면 확실히 정정된다.
니시구찌 등에게 허여된 미국 특허 번호 5,092,033(1992)는 다른 방법을 개시하고 있는데, 반도체 장치 상에 적어도 한 쌍의 범프를 전기적으로 접속하는 단계가 범프를 패키징 기판의 표면과 접촉되게 하는 단계를 포함한다. 적어도 한 쌍으로 패키징 기판의 표면 상에 형성된 전극 단자가 서로 전기적으로 접속되어 있는지를 모니터링하면서 반도체 기판을 패키징 기판에 대해 이동시킨다. 다르게 설명하면, 패키징 장치 상의 한 쌍의 전극이나 패키징 장치 상의 다른 쌍의 전극은 반도체 장치 상에서 상호 접속된 범프과 정렬되도록 여기될 수 있다. 따라서 이 시스템은 대응하는 쌍의 범프와 전극이 정합될 때 장치 간의 전류 흐름을 모니터하게 된다.
니지구찌 등에게 허여된 미국 특허 5,212,880(1993)는 플립 칩과 기판 사이에 광학 장치가 배치되어 있는 또 다른 대안을 개시하고 있다. 코히어런트 광은 본딩 헤드와 기판을 조사하고 본딩 헤드와 기판에 의해 반사된 광은 간섭 패턴을 형성한다. 기판에 대한 본딩 헤드의 경사는 본딩 헤드로부터 반사된 광과 기판에 의해 반사된 광 사이의 간섭으로 인한 간섭 프린즈(fringe)의 관찰로 행해진다. 간섭 프린즈의 소멸은 본딩 헤드와 기판이 정확하게 평행한 관계가 된 것을 나타내는 것이다.
상술한 특허들은 종래 기술의 조립 장치의 정렬 능력을 개선하기 위한 여러 대안적이거나 추가적인 방법을 개시하고 있다. 이들 특허에 따르면 종래의 조립 장치는 초기 정렬을 제공한다. 최종 정렬은 칩 상의 범프가 배선판 상의 요면 내에 들어감에 따라 기계적으로, 또는 적당한 도전 경로가 설립될 때를 결정하기 위해 여러 쌍의 리드를 모니터링하면서 전기적으로 성취된다. 각 방법은 칩을 기판에 배치하여 부착하는 시간을 증가시킨다. 이는 제조율을 상당히 감소시킬 수 있다. 내재된 로보트 장치의 정밀도를 증가시키는 다른 방법은 이 장치의 비용을 아주 비싼 정도로 증가시키게 된다. 종래의 로버트 장치가 제조율의 감소 없이, 장치 비용의 증가 없이 또한 어느 환경 조건에 관계 없이 요구되는 개선된 위치 결정 정밀도를 합당한 비용으로 성취하도록 하는 장치와 방법에 대한 필요성이 대두되고 있다.
본 발명은 일반적으로 고정밀도로 소자를 지지물에 정합시키는 방법 및 장치에 관한 것으로, 특히 지지 구조물 상에 전자 칩을 정밀하게 정렬하는 방법 및 장치에 관한 것이다.
첨부한 청구범위는 본 발명의 주 요지를 요점으로 하여 청구하고 있다. 본 발명의 여러 목적, 장점 및 특징은 동일한 참조 부호가 동일한 부분을 언급하고 있는 첨부한 도면과 관련한 다음의 상세한 설명으로부터 더 완전하게 이해될 것이다.
도 1은 본 발명에 따라 동작하는 장치를 블럭 형으로 도시한 사시도.
도 2A 및 도 2B는 도 1에서 나타낸 바와 같이 전자 칩과 기판의 확대도.
도 3A는 도 1의 장치의 광 경로의 사시도; 도 3B는 도 3A의 광 경로의 일 부분의 더욱 상세한 사시도.
도 4는 본 발명을 더욱 이해하기 쉽게 하는 도 3A 및 도 3B의 특정 광 경로의 확대도.
도 5는 본 발명의 방법의 플로우챠트.
도 6은 근접하게 정렬된 전자 칩과 기판의 화상도.
도 7은 본 발명에 따른 최종 정렬 후 칩과 기판의 화상도.
도 8은 기판을 지닌 하나의 고정물의 사시도.
도 9는 도 8에서 나타낸 지지물의 상면도.
도 10 및 도 11은 도 9에서 나타낸 지지물 대신에 도 8에 관련하여 사용될 수 있는 지지물의 상면도.
따라서, 본 발명의 목적은 지지 구조물 상에 소자를 정밀하게 정렬할 수 있는 방법 및 장치를 제공하는 데에 있다.
본 발명의 다른 목적은 전자 칩 상의 본딩 패드로 지지 구조물 상에 전기 단자를 정밀하게 배치하기 위한 방법 및 장치를 제공하는 데에 있다.
본 발명의 또 다른 목적은 칩 스케일 패키지의 제조 동안 지지 막 상의 전자 칩의 자동 조립에 특히 적합한 방법 및 장치를 제공하는 데에 있다.
본 발명의 또 다른 목적은 자동 제조 장치의 지지 구조물 상에 전자 칩의 정밀한 배치를 실행하는 종래 조립 장치의 능력을 제조율에 거의 영향을 미치지 않고 개선하기 위한 방법 및 장치를 제공하는 데에 있다.
본 발명의 일 형태에 따르면, 그 일면에 적어도 하나의 정렬 특징부를 갖는 제1 소자와 투명 영역에 적어도 하나의 정렬 특징부를 갖는 제2 소자가 근접하여 떨어진 위치에 놓이어 소자들 상의 대응하는 정렬 특징부의 중첩 화상이 제1 소자로부터 반사된 광에 응답하여 생성될 수 있다. 다음에 이 중첩 화상은 제1 및 제2 소자의 최종 정합을 가능하게 하는 정렬 신호를 생성하도록 분석된다.
본 발명의 제2 형태에 따르면, 각각 정렬 특징부를 갖는 제1 및 제2 소자 배치용 제1 및 제2 지지물은, 제1 지지물이 기준면의 일 측면 상에서 제1 소자를 제2 소자에 가까이 위치시키면서 기준면에 제2 소자를 유지시킨다. 소정 깊이의 필드 특징부를 갖는 화상 생성기는 정렬 특징부가 화상 생성기의 필드의 깊이 내에 있을 때 기준면의 다른 측면으로부터 정렬 특징부를 촬상한다. 광 경로는 확대된 화상을 확대된 화상의 일부가 제1 및 제2 소자가 정밀한 정합으로 접촉되게 하는 전자 비디오 신호로 변환되는 위치로 확대된 화상을 향하게 한다.
본 발명의 또 다른 형태에 따르면, 본딩 패드를 그 평면 상에 갖는 전자 칩을 리드가 투명 영역에서 그 위에 형성되어 있는 기판 상에 배치하기 위한 장치를 개시하고 있다. 로보트 장치는 x-y 수평면에서 x-y 평면에 수직인 z 축에 대한 이동을 위해 전자 칩을 운반한다. 기판 지지물은 수평면에 기판을 유지한다. 실시간 화상기는 칩으로부터 반사된 광에 기초하여 제1 및 제2 미리 정해진 이격된 기판과 칩 부분의 제1 및 제2 확대 화상을 동시에 생성한다. 프로세서는 제1 및 제2 확대 화상에 응답하여 정렬 신호를 생성한다. 칩과 기판을 근접하여 이격되게 초기에 정렬하는 제어는, 정렬 신호에 응답하여 최종 정렬을 실행한 다음에 z축을 따라 전자 칩을 기판과 접촉되게 이동시켜 전자 칩을 기판에 장착시킨다.
도 1은 본 발명을 실시하는 데에 적합한 로보트 시스템(10)을 개략적으로 도시한다. 로보트 시스템(100)은 로보트 암(11)과 암(11)을 수평 x-y면에서 x-y면에 수직인 수직축 또는 z축을 따라 이동시킬 수 있는 위치 설정기(12)를 포함한다. 부가하여 암(11)의 단부에서의 쳐크(13)는 일반적으로 각도 또는 θ이동을 위해 z 축에 대해 회전하는 데에 적합하다. 종래에, 쳐크(13)는 제1 소자로서 전자 칩(16)의 상측면(15)과 접촉하는 진공 그리퍼(14)를 가지고 있고, 이로 인해 전자 칩이나 소자를 운반 및 지지할 수 있다. 따라서 위치 설정기(12)는 전자 칩(16)을 "x", "y", "z" 및 자유각 "θ" 어느 쪽으로나 위치시킬 수 있다. 기판 지지물(17), 통상 로보트 시스템(10)에 장착된 고정물은, 복수의 리드를 갖는 제2 소자로서의 테이프의 형태인 기판(20)을 가지고 있다.
이러한 로보트 시스템은 당 기술에 잘 공지되어 있다. 따라서 컴퓨터 구동 제어 시스템에 대한 상세한 설명, 로보트 암을 이동시키는 것과 같이 명령을 제어 동작으로 변환시키는 명령과 기구는 이 설명에 포함하지 않았다.
도 2A 및 도 2B는 통상의 전자 칩(16)을 도시하고; 도 2A는 통상의 기판(20)을 도시한다. 전자 칩(16)의 저부면(21)은 일반적으로 대향 에지를 따라 미리 정해진 패턴으로 본딩 패드(22)의 어레이를 포함한다. 이전에 설명한 바와 같이, 때로는 단자 등으로 불리는 본딩 패드(22)는 4 평방 밀리의 도전면에 의해 전자 칩(16)의 일 실시예로 구성된다. 명백한 바와 같이, 본딩 패드는 도 2b에서 나타낸 패드(22)의 4평방 밀리 보다 크거나 작을 수 있으며 이 형상과 다른 형상을 가질 수 있다.
기판(20)은 기판을 통과하는 어레이와 스팬 개구에 구성된 복수의 도전 리드(23)을 가지고 있어 도 2A의 투명 영역(24A 및 24B)을 형성한다. 리드(23)는 투명 영역(24A 및 24B)에서 이격되어 있어 저부면(21)의 대향측이나 에지에서 본딩 패드(22)의 어레이에 대응한다. 예를 들어, 본딩 패드(22)는 4 평방 밀리일 수 있으며 기판(20)의 각 리드(23)가 약 2 밀리의 폭을 가지며 중심에서 10-15밀리 간격으로 놓이도록 이격되어 있다. 도체 런(25)은 각 리드(23)로부터 기판의 저부 상의 접속기 패드(26) 어레이 중 하나로 연장된다. 패드(26)는 넓은 영역 위에서 더 넓게 이격되어 있어 전자 칩(16)을 기판(20)을 통해 외부에 접속하는 것을 용이하게 한다.
도 1을 다시 참조하면, 제어 시스템(30)은 x, y, z, θ 포지셔녀(12)를 구동하여 전자 칩(16)을 초기에 위치 결정하므로 그 면(21)과 본딩 패드는 도 2A에서 나타낸 바와 같이 리드(23)를 포함하는 기판(20)의 상측면에서 이격되지만 가까이 밀접되어 있다. 통상의 간격은 5 내지 10 밀리의 범위이다. 도 1에서의 광학 장치(31)는 투명 영역(24A 및 24B)을 통해 칩(16)과 기판(10)의 정렬 특징부를 주시하여 화상 1과 화상 2 신호를 생성한다. 제어 시스템(30)은 이들 신호를 위치 설정기(12)가 전자 칩(16)을 x-y 면에서 그리고 z 축에 대해 θ각도로 재배치하도록 하는 정렬 신호를 생성하는 데에 사용한다. 일단 이 위치 결정이 완료되면, 제어 시스템(30)은 z 축을 따라 암(11)을 이에 따라 칩(16)을 이동시켜 접착제나 그 외 수단(도시 생략이지만, 당 기술에서는 공지됨)에 의해 칩(16)을 기판(20)에 부착한다.
도 1에서 나타낸 통상의 기판(20)은 복수의 전자 칩을 수용하기 위한 복수의 위치(20A 내지 20N)를 갖는다. 칩이 배치된 후, 광학 시스템(31)을 지닌 x-y 위치 설정기(33)는 화상을 새로운 칩 위치에서 조명하기 위해 광학 시스템(31)을 재배치한다. 유사하게, z, y, z, θ 위치 설정기(12)는 다른 칩을 픽업하여 대응하는 위치로 이동시킨다. 새로운 위치에서 시각화 및 정렬 처리가 다시 행해진다. 이하에서 설명하는 바와 같이, 고정물(17)은 부착 공정 동안 기판(20)이 늘어나거나 그 외 변형되지 않게 하는 기판 지지 구조물과 결합될 수 있다.
도 3A는 광학 시스템(31)의 일 실시예를 더 상세히 도시한다. 평행광원(34)은 45°각도로 경사진 미러(35)로 광을 향하게 하여 관심 있는 영역, 또는 투명 영역(24A 및 24B)을 둘러싸는 전체 시야를 조명하도록 한다. 리드(23)는 시각적으로 불투명하다. 일반적으로 표면(21)과 본딩 패드(22)는 높은 정도이면서 여러 값의 반사도를 갖는다. 따라서 투명 영역(24)을 통과하는 광은 전자 칩(16)의 표면(21)과 본딩 패드(22) (도 2A 및 도 2B)에서 반사된다. 그러나, 불투명한 리드(23)를 치는 광은 후방 굴절된다.
도 4는 미러(34)로부터의 평행 광에 의해 제공된 조명을 도시하기 위해 간략한 단면으로 두 인접한 본딩 패드(22A 및 22B)와 대응하는 리드(23A 및 23B)를 도시한다. 명확하게 하기 위해, 도 4는 중간 광을 생략한다. 도 4에서 미러(35)로부터의 하나의 광선(36)은 투명 영역(24)를 통해 이동하여 본딩 패드(22A)에 의해 형성된 고반사 미러면을 반사한다. 광선(37 및 38)과 같은 다른 광선은 리드(23B)를 지나 투명 영역(24)을 통과하여 경사진 경로를 따라 본딩 패드(22B)를 직접 반사하여 리드(23B)를 후방 조명한다. 광선(37과 38) 중간의 다른 광선(39)은 불투명한 리드(23)에 닿게 된다. 이 표면은 고 회절성이며 광을 임의적으로 후방 굴절하므로 경로(36, 37, 38)에 평행한 경로를 따라서는 광이 되돌아가지 않는다. 다른 광(39A)은 전자 칩(16)의 저부면(16)으로부터 투명 영역(24)을 통해 반사하게 된다. 따라서 전자 칩(16)으로부터 반사된 광은 두 화상, 즉 중첩된 본딩 패드(22)의 화상과 리드(23)의 화상을 가지고 있다. 이 중첩된 화상은 본딩 패드(22)와 리드(23)의 정렬을 성취할 수 있게 하는 정보를 포함하고 있다.
도 3A를 다시 참조하면 반사된 광은 미러(35)와 기판(20) 사이에 일렬인 프리즘이나 그 외 빔 스플리터(40)로 이동한다. 빔 스플리터(40)는 평행한 광원(34)과 미러(35)로부터의 광에 대해 투과적이지만, 빔 스플리터(40)는 반사된 광과 화상을 전자 칩(16)으로부터 종래의 변형 가능하거나 고정된 애퍼츄어 렌즈(41)로 반사하거나 전환시킨다. 렌즈(41)는 화상을 확대하여 축(42)을 따라 후방 촛점에 실 화상을 생성하게 한다. 기능상, 비디오 카메라(43 및 44)는 이 촛점에서 여기된 화상의 여러 부분을 촬상하도록 위치되어 있다.
도 3B에서 나타낸 실시예에서, 광학 축(42) 상의 빔 스플리터(45)는 이 특정 실시예에서, 광학 축(42)의 아래와 외부인 한 쌍의 미러(44 및 45)로 광을 전환시킨다. 통상, 빔 스플리터(45)는 화상을 광학 축(42)에 수직인 평면에서 하향으로 편향시킨다.
두 미러(46 및 47) 각각은 위치 설정기(50 및 51) 각각에 부착된다. 미러(46 및 47)는 빔 스플리터(45)로부터 광선을 분기식으로 수신하고 이들 선을 반사시켜 화상이 축(52 및 53)을 따라 비디오 카메라(43 및 44)를 향해 뒤로 반사되어도 화상은 계속 분기 및 확대되게 된다. 카메라(43 및 44)는 각 투명 영역(24A 및 24B), 통상 이들 영역의 대향 단부로부터 부분 화상을 생성하도록 위치 결정된다.
각 카메라(43 및 44)는 이들이 각각 종래의 방법으로 수신하는 대응 화상 부분을 나타내는 전자 신호를 생성한다. 통상 카메라(43 및 44)는 화상의 화소 표시로 화소를 제공하는 비디오 촬상 메트릭스가 되며 도 3A에서 나타낸 바와 같이 렌즈(41)의 후방 촛점에 위치되게 된다.
도 3A의 실시예가 적당한 화상을 제공하는 한편, 원하지 않는 수차, 왜곡 등을 도입하지 않고도 배율에 필요한 광 경로 길이는 꽤 길어질 수 있다. 결과적으로, 몇몇 경우에는, 이런 광 시스템을 현존하는 로버트 시스템의 공간 제한으로 인해 채용하기가 어려울 수 있다. 도 3B는 광 경로를 효율적으로 하여 광학 장치를 내장하는 데에 필요한 공간을 최소한 것이다. 그러나, 두 실시예에서, 빔 스플리터(40)에 생성된 화상은 크게 확대된다. 또한, 도 3B의 위치 설정기(50 및 51)는 시스템 교정을 용이하게 한다.
도 5는 도 3의 광학 시스템을 포함하는 도 1의 장치가 전자 칩(16)을 컴퓨터화된 제어 시스템(30)의 제어하에서 기판(20)에 고정하는 처리를 도시한다. 단계 60은 도 3A 및 4에서 나타낸 바와 같이 공급원으로부터의 전자 칩(16)을 검색하여 이를 기판(20)에 가까이 밀접하게 배치하기 위한 상술한 종래의 공정을 나타낸다. 필수적으로 단계 60은 x-y 평면과 θ에서의 대강의 정렬을 제공한다. 전자 칩(16)과 기판(20)의 대향면 사이의 z축을 따른 이격 공간은 광학 시스템(31)의 필드 깊이 내에 있어야 한다. 이전에 기재한 바와 같이, 통상의 이격 공간은 약 10밀리를 초과해서는 안되며 통상 약 5밀리 내에 있게 된다. 이 공간은 가까이 밀접한 상태를 이루게 하는 것이다.
이제 명백하게 되는 바와 같이, 이 5-10밀리 간격 위에서의 z축 이동은 θ이나 x-y 정렬 에러를 유도할 것 같지 않다. 따라서, 시각화에 의한 정정 후의 본딩 패드(22)와 리드(23)의 위치는 허용 가능한 오차 수준으로, 실질적인 접촉 위치가 될 것이다.
다음에, 단계 61은 도 1 및 도 4에서 나타낸 바와 같이 제어 시스템(30)으로 하여금 칩 표면에서 광을 반사시켜 화상을 생성하도록 한다. 광학 시스템(31)은 다음에 확대된 화상을 일정 방향으로 향하게 하여 개별 부분이 비디오 카메라(43 및 44)에 의해 수신되게 한다. 통상 칩에 대해 가능한 한 넓게 이격되도록 위치를 선택한다.
도 6은 정렬 에러가 존재할 때 비디오 카메라(43 및 44) 중 하나에 의해 얻어진 통상의 화상을 도시한다. 이 화상은 전자 칩(16) 상의 본딩 패드(22)와 기판(20)의 투명 영역(24)을 관통하는 리드(23)의 일부를 포함하는 몇 개의 특징부를 도시하고 있다. 도 6의 화상은 주로 세 레벨의 그레이를 갖는다. 본딩 패드(22)는 이들의 표면이 최대 반사도를 갖기 때문에 가장 밝거나 최대 백색이다. 이 테이프 리드(23) 및 투명 영역(24)에 인접한 영역(64 및 65)은 이전에 기재한 바와 같이 광이 기판(20)의 표면으로부터 후방 굴절하기 때문에 가장 어둡다. 칩 표면(21)은 그 표면이 반사성인 반면 본딩 패드(22)의 표면 같이 연마되어 있기 않기 때문에 중간 그레이 레벨을 갖는다.
도 1의 제어 시스템(30)은 도 5의 단계 66을 사용하여 종래의 화상 처리 분석을 실행하여 이들이 점유하는 화소에 의해 형성된 각 요소의 위치에 의해 전자 칩(16)의 특징부를 식별 및 배치한다. 단계 67은 기판(20) 상에서, 테이프 리드(23)의 위치와 같은 특징부의 위치를 식별한다.
도 5의 단계 70은 특징부의 위치에 근거하여 선형 및 각도 위치 결정 에러를 결정한다. 도 6에서 나타낸 바와 같이, 예를 들어, 대응하는 본딩 패드)22)의 좌측에 놓이기 때문에 테이프 리드(23) 중 하나의 폭 정도 만큼의 선형 위치 에러 (즉, 2밀리의 에러)가 있게 된다. 이들 에러가 일단 판정되면, 단계 71은 각 리드(23)가 대응하는 본딩 패드(22)에 중심을 둔 도 7에서 나타낸 위치로 전자 칩(16)을 재배치한다.
다음에 제어 시스템(30)은 단계 72를 사용하여 도 1의 로보트 암(11)을 5밀리 내지 10밀리 단거리 만큼 z 축을 따라 기판(20) 쪽으로 변환시키고 전자 칩 상의 본딩 패드(22) 대신에 전자 칩(16)을 기판(20) 상의 대응 리드(23)에 정합되게 고정시킨다.
다음에 제어 시스템(30)은 단계 73에서 부가의 칩이 배치되어야 하는 지를 결정한다. 모든 칩이 기판에 장착되면, 이 공정은 완료된다. 그렇지 않으면 제어 시스템(30)은 단계 60으로 되돌아가 광학 시스템(31)과 로보트 암(11)을 상술한 바와 같이 재배치하여 이들이 기판(20) 상의 다른 전자 칩의 위치에 정렬되게 한다.
통상 도 1의 기판(20)은 로보트 암(11)이 전자 칩을 기판에 가압하는 공정 동안과 같이 막(20)에 대해 수직으로 힘이 가해지는 경우 늘어날 수 있는 막으로 형성된다. 이런 늘어남은 리드(23)의 위치를 변경시킬 수 있다. 이런 늘어남을 방지하여 본딩 패드(22)와 리드(23)의 정합의 정밀도를 더욱 향상시키기 위해서, 기판(20)에 대한 지지물을 칩 위치 아래 배치할 수 있다.
도 8은 칩 위치(81) 아래 놓인 지지물(80)을 나타낸다. 지지물(80)은 복수의 위치 아래 놓이는 지지물의 어레이 중 하나의 지지물일 수 있다. 도 8 및 도 9에서 나타낸 바와 같이 상측면(82)은 그 평면에서 기판(20)과 맞물린다. 이 특정 실시예에서 v 노치(83)와 v 노치(84)가 지지물(80)의 대향 측면 상에 형성된다. 노치는 비디오 카메라(43 및 44)가 겨누는 화상의 위치와 정합되게 배치된다. 따라서 지지물(80)이 칩의 중심에서의 화상의 일부를 제거하는 경우에도, v 노치(83 및 84)를 통해 노출된 것이 비디오 카메라(43 및 44)에서 화상을 형성하게 된다.
도 10은 모서리가 깍여진 코너(86 및 87)를 갖는 지지물(85)를 도시하고 있다. 도 11은 대향 측면 상에 오목부(91 및 92)를 갖는 또 다른 지지물(90)을 개시하고 있다. 또 다른 방법이 광 경로를 설립하는 데에 사용될 수 있으며 이는 최대 정밀도의 위치 결정을 제공하는 데에 사용되는 특정 방법에 따라 달라지게 된다.
따라서 본 발명에 따른 장치 및 방법은 전자 칩 본딩 패드와 지지 기판 리드의 매우 정밀한 정합을 제공한다. 이는 광학 시스템의 필드의 깊이 내에서 대향 면과의 상대적 이동을 위해 전자 칩과 기판 둘을 약 몇 밀리 내에 배치하는 장치로 실현된다. 광학 시스템은 칩의 이격 위치로부터 확대된 화상을 생성하므로, 정합 에러의 제한이 가능하다. 정정이 일단 행해지면, 로보트 장치는 칩을 기판과 접촉되게 이동시키기만 하면 되는데, 테이프의 경우 기판은 고정 공정 동안 늘어나는 것을 방지하기 위한 지지물을 포함할 수 있다. 이런 방법은 종래의 로보트 장치를 이용하여 고 수율로 몇 마이크론의 배치 정밀도를 반복적으로 가능하게 한다.
본 발명은 특정 실시예로 설명되었다. 본 발명에서 벗어나지 않고 개시된 장치에 대해 많은 변형이 가능한 것은 명백하다. 따라서, 첨부한 청구범위의 의도는 이런 모든 변형이 본 발명의 정신 및 영역 내에 포괄되도록 하는 것이다.

Claims (26)

  1. 투명 영역을 갖는 지지물 상에 적어도 하나의 정렬 특징부를 갖는 제1 및 제2 소자를 정밀하게 위치 설정하기 위한 장치에 있어서,
    A) 상기 제1 및 제2 소자의 상대적 위치를 제어하기 위한 위치 설정 수단,
    B) 상기 제1 소자로부터 반사된 광에 응답하여 상기 제1 및 제2 소자의 상기 정렬 특징부의 중첩 화상을 생성하기 위한 광학 수단, 및
    C) 상기 중첩 화상에 응답하여 상기 소자들의 상대적 위치를 나타내는 정렬 신호를 생성하는 화상 처리 수단
    을 포함하고, 상기 위치 설정 수단은 상기 정렬 신호에 응답하여 상기 소자들을 정합되게 하는 위치 설정 장치.
  2. 제1항에 있어서, 상기 위치 설정 수단은
    ⅰ) 상기 제1 소자를 상기 제2 소자에 대해 상대적으로 이동시키기 위해 지지하는 지지 수단, 및
    ⅱ) 상기 지지 수단을 상기 제2 소자의 평면에 평행한 면에서 상기 면에 수직인 축을 따른 방향으로 이동시키며 상기 지지 수단을 상기 축에 대해 회전시키기 위한 수단
    을 포함하는 위치 설정 장치.
  3. 제1항에 있어서, 상기 제2 소자는 기준면에 놓이며,
    상기 위치 설정 수단은,
    ⅰ) 상기 제1 소자를 상기 기준면에 평행한 x-y면과 상기 x-y 면에 수직인 z면에서 이동시키기 위한 이동 수단, 및
    ⅱ) 상기 이동 수단 상에 상기 제1 소자를 상기 제2 소자에 관련하여 각도 이동되게 지지하기 위한 수단
    을 포함하는 위치 설정 장치.
  4. 제3항에 있어서, 상기 광학 수단은,
    ⅰ) 상기 제2 소자 투명 영역을 통한 평행 광선의 광을 상기 기준면에 수직인 광선 축을 따라 상기 제1 소자로 향하게 하기 위한 광원 수단, 및
    ⅱ) 상기 제1 소자로부터 반사된 광을 상기 제1 및 제2 소자 각각으로부터 적어도 하나의 정렬 특징부를 표시하는 확대 화상으로 변환하기 위한 렌즈 수단
    을 포함하는 위치 설정 장치.
  5. 제4항에 있어서, 상기 화상 처리 수단은,
    ⅰ) 표시된 화상에 응답하여 비디오 신호를 생성하기 위한 제1 및 제2 비디오 카메라 수단,
    ⅱ) 상기 화상의 제1 및 제2 부분을 확대된 화상으로서 상기 제1 및 제2 비디오 카메라로 향하게 하기 위한 수단,
    ⅲ) 상기 확대된 화상에 대응하는 상기 비디오 신호를 특징부로 변환하기 위한 수단, 및
    ⅳ) 상기 특징부에 응답하여 상기 정렬 신호를 생성하기 위한 수단
    을 포함하는 위치 설정 장치.
  6. 제2항에 있어서, 상기 화상 처리 수단은,
    ⅰ) 표시된 화상에 응답하여 비디오 신호를 생성하기 위한 제1 및 제 비디오 카메라 수단,
    ⅱ) 상기 화상의 제1 및 제2 부분을 확대 화상으로서 상기 제1 및 제2 비디오 카메라로 향하게 하기 위한 수단,
    ⅲ) 상기 확대 화상에 대응하는 상기 비디오 신호를 특징부로 변환하기 위한 수단, 및
    ⅳ) 상기 특징부에 응답하여 상기 정렬 신호를 생성하기 위한 수단
    을 포함하는 위치 설정 장치.
  7. 그 표면 상에 제1 정렬 특징부를 갖는 제1 소자와 제2 정렬 특징부를 갖는 제2 소자를 투명 영역에 위치 설정하기 위한 장치에 있어서,
    A) 상기 제1 및 제2 소자를 각각 위치 설정하기 위한 제1 및 제2 지지 수단, - 상기 제2 지지 수단은 상기 제2 소자를 기준면에 그리고 상기 제1 소자를 상기 기준면의 일 측면 상에서 상기 기준면에 평행한 면에 유지함 -,
    B) 임의의 깊이의 필드 특성을 가지고 상기 제1 및 제2 정렬 특징부가 상기 필드의 깊이 내에 있을 때 상기 기준면의 상기 다른 측면으로부터 상기 제1 및 제2 정렬 특징부를 촬상하기 위한 화상 형성 수단,
    C) 화상을 전자 비디오 신호로 변환하는 비디오 수단,
    D) 상기 화상 생성 수단으로부터의 화상의 일부를 상기 비디오 수단으로 향하게 하는 광학 경로 수단, 및
    E) 상기 비디오 수단으로부터의 상기 전자 비디오 신호에 응답하여 상기 제1 및 제2 소자를 정합시키기 위한 수단
    을 포함하는 위치 설정 장치.
  8. 제7항에 있어서,
    상기 제2 소자 지지 수단은 상기 화상 형성 수단과 상기 제2 소자 사이에서 상기 제1 소자의 위치에 대응하는 위치에 상기 제2 소자를 지지하기 위한 국부적 지지 수단을 포함하고, 상기 국부적 지지 수단은 상기 제1 및 제2 소자로부터의 화상이 간섭 없이 상기 광학 경로 수단으로 통과될 수 있도록 하는 시각적 경로를 형성하는 부분을 포함하는 위치 설정 장치.
  9. 제7항에 있어서, 상기 제1 지지 수단은 상기 제1 소자를 상기 기준면에 평행한 면에 위치 설정하고 상기 제1 소자를 그 면에서 또한 그 면에 수직인 축을 따라 이동시키기 위한 로보트 위치 설정 수단을 포함하고, 상기 축을 따른 이동은 상기 제1 소자를 상기 제2 소자와 근접 및 접촉되게 하는 위치 설정 장치.
  10. 제7항에 있어서, 상기 화상 형성 수단은,
    ⅰ) 평행 광원,
    ⅱ) 상기 평행 광원으로부터의 광을 시야를 형성하도록 상기 제2 소자의 상기 투명 영역을 통해 상기 제1 소자의 상기 정렬 특징부에 수직으로 향하도록 하기 위한 수단,
    ⅲ) 상기 시야 내에서 상기 제1 및 제2 소자의 상기 정렬 특징부를 포함하여 상기 투명 영역을 통해 상기 제1 소자로부터 반사된 광으로부터 확대된 화상을 생성하기 위한 광학 경로 수단, 및
    ⅳ) 상기 확대된 화상의 일부를 상기 비디오 수단으로 향하게 하여 상기 기판과 상기 칩의 상기 정렬 특징부의 화상을 생성하도록 하는 수단
    을 포함하는 위치 설정 장치.
  11. 제10항에 있어서, 상기 비디오 수단은 제1 및 제2 비디오 카메라 및 상기 제1 및 제2 확대된 화상의 일부를 상기 제1 및 제2 비디오 카메라로 각각 향하게 하는 상기 지향 수단을 포함하여, 상기 제1 및 제2 소자의 제1 및 제2 미리 정해진 정렬 특징부의 화상을 생성하는 위치 설정 장치.
  12. 제11항에 있어서, 상기 제1 및 제2 비디오 카메라는 그레이 스케일을 갖는 화상을 생성하고 상기 제1 및 제2 지지 수단을 정렬시키기 위한 상기 수단은 상기 화상을 처리하여 상기 확대된 화상 부분의 그레이 스케일에 따라 특징부를 식별하기 위한 수단을 포함하는 위치 설정 장치.
  13. 그 평면 상에 본딩 패드를 갖는 전자 칩을 적어도 하나의 투명 영역을 거쳐 리드가 위에 형성된 기판 상에 정합되게 위치 설정하기 위한 장치에 있어서,
    A) x-y 수평면에서 상기 x-y 면에 수직인 z 축에 대해 이동되기 적합한 칩 캐리어를 갖는 로보트 장치,
    B) 상기 기판을 수평면에 유지하기 위한 기판 지지물,
    C) 상기 칩으로부터 반사된 광에 기초하여 제1 및 제2 이격된 상기 기판과 상기 칩의 미리 정해진 부분의 제1 및 제2 확대 화상을 동시에 형성하기 위한 실시간 촬상 수단,
    D) 상기 제1 및 제2 확대 화상에 응답하여 정렬 신호를 생성하기 위한 처리 수단,
    E) 상기 로보트 장치로 하여금 초기에 상기 칩과 기판을 밀접히 이격시키면서 상기 칩과 상기 기판을 정렬시키고, 상기 정렬 신호에 응답하여 최종 정렬을 더 실행하여 상기 칩 지지 수단을 상기 축을 따라 상기 기판과 접촉되게 이동시켜 상기 칩을 상기 기판에 장착시키는 제어 수단
    을 포함하는 위치 설정 장치.
  14. 표면 상에 제1 정렬 특징부를 갖는 제1 소자와 제2 정렬 특징부를 갖는 제2 소자를 투명 영역에 위치 설정하는 방법에 있어서,
    A) 상기 제1 및 제2 소자의 상대적 위치를 제어하는 단계,
    B) 상기 제1 소자로부터 반사된 광에 응답하여 상기 제1 및 제2 정렬 특징부의 중첩 화상을 생성하는 단계,
    C) 상기 중첩 화상에 응답하여 상기 제1 및 제2 소자의 상기 상대적 위치를 나타내는 정렬 신호를 생성하는 단계
    를 포함하고,
    상기 제어 단계는 상기 제1 및 제2 소자를 상기 정렬 신호에 응답하여 정합되게 하는 위치 설정 방법.
  15. 제14항에 있어서, 상기 제어 단계는,
    ⅰ) 상기 제1 소자를 상기 제2 소자에 대해 상대적으로 이동시키도록 지지하는 단계, 및
    ⅱ) 상기 지지된 제1 소자를 기준면에 평행한 면에서 상기 기준면에 수직인 축을 따른 방향으로 이동시키고 상기 지지된 제1 소자를 상기 축에 대해 회전시키는 단계
    를 더 포함하는 위치 설정 방법.
  16. 제14항에 있어서, 상기 제어 단계는,
    상기 제2 소자는 기준면에 놓이고,
    ⅰ) 상기 지지된 제1 소자를 상기 기준면에 평행한 x-y 면과 상기 x-y 면에 수직인 z 면에서 이동시키는 단계, 및
    ⅱ) 상기 지지된 제1 소자를 상기 제2 소자에 대해 상대적으로 각도 이동시키는 단계
    를 포함하는 위치 설정 방법.
  17. 제16항에 있어서, 상기 광학 수단은,
    ⅰ) 상기 광학 수단은,
    ⅰ) 상기 제2 소자 투명 영역을 통한 평행 광선의 광을 상기 기준면에 수직인 광선 축을 따라 상기 제1 소자로 향하게 하기 위한 광원 수단, 및
    ⅱ) 상기 제1 소자로부터 반사된 광을 상기 제1 및 제2 소자 각각으로부터 적어도 하나의 정렬 특징부를 표시하는 확대 화상으로 변환하기 위한 렌즈 수단
    을 포함하는 위치 설정 방법.
  18. 제17항에 있어서, 상기 중첩된 화상 생성 단계는,
    ⅰ) 상기 화상의 제1 및 제2 부분을 제1 및 제2 확대 화상으로 형성하는 단계,
    ⅱ) 상기 제1 및 제2 확대 화상에 응답하여 제1 및 제2 세트의 비디오 신호를 생성하는 단계,
    ⅲ) 상기 확대된 화상에 대응하는 상기 비디오 신호를 특징부로 변환하는 단계; 및
    ⅳ) 상기 특징부에 응답하여 상기 정렬 신호를 생성하는 단계
    를 포함하는 위치 설정 방법.
  19. 제15항에 있어서, 상기 중첩 화상 생성 단계는,
    ⅰ) 상기 화상의 제1 및 제2 부분을 제1 및 제2 확대 화상으로 형성하는 단계,
    ⅱ) 상기 제1 및 제2 확대 화상에 응답하여 제1 및 제2 세트의 비디오 신호를 생성하는 단계,
    ⅲ) 상기 확대 화상에 대응하는 상기 비디오 신호를 특징부로 변환하는 단계, 및
    ⅳ) 상기 특징부에 응답하여 상기 정렬 신호를 생성하는 단계
    를 포함하는 위치 설정 방법.
  20. 평면 상에 정렬 특징부를 갖는 제1 소자를 그를 통한 투명 영역에서 정렬 특징부가 위에 형성되어 있는 제2 소자에 관련하여 위치 설정하는 방법에 있어서,
    A) 상기 제2 소자를 기준면에 지지하는 단계,
    B) 상기 제1 소자를 상기 기준면의 일 측면 상에서 상기 제2 소자에 근접하여 지지하는 단계,
    C) 임의의 깊이의 필드 특성을 갖는 화상 생성 수단으로, 상기 제1 및 제2 소자 상의 상기 정렬 특징부가 상기 필드의 깊이 내에 있을 때 상기 제1 및 제2 소자 상의 상기 정렬 특징부의 화상을 생성하는 단계,
    D) 상기 화상의 일부를 확대된 화상을 나타내는 전자 비디오 신호로 변환시키는 단계,
    E) 상기 비디오 수단으로부터의 상기 전자 비디오 신호에 응답하여 상기 제1 및 제2 소자를 정합되게 이동시키는 단계, 및
    F) 그 후 상기 제1 및 제2 소자를 접촉되게 변위시키는 단계
    를 포함하는 위치 설정 방법.
  21. 제20항에 있어서, 상기 제2 소자의 지지 단계는 상기 제1 소자의 위치에 대응하는 위치에서 상기 화상 생성 수단 중간에 상기 제2 소자의 국부적 지지물을 제공하는 단계를 포함하고, 상기 국부적 지지는 상기 제1 및 제2 소자의 상기 정렬 특징부의 화상이 간섭 없이 상기 화상 생성 수단으로 통과할 수 있도록 하는 시각적 경로를 형성하는 위치 설정 방법.
  22. 제21항에 있어서, 상기 제1 소자 지지 단계는 상기 기준면에 평행한 면에서 상기 제1 소자를 위치 결정하고 상기 제1 소자를 상기 면과 상기 면에 수직인 축에 대해 이동시키는 단계를 포함하고, 상기 축을 따른 이동은 상기 제1 소자를 상기 제2 소자에 근접하게 접촉시키는 위치 설정 방법.
  23. 제22항에 있어서, 상기 화상 생성 단계는,
    ⅰ) 평행광을 생성하는 단계,
    ⅱ) 상기 광을 상기 투명 영역을 통해 상기 제1 소자 상의 정렬 특징부에 대해 수직으로 향하게 하여 시야를 형성하는 단계,
    ⅲ) 상기 시야 내에서 상기 제1 및 제2 소자의 정렬 특징부를 포함하여 상기 제1 소자로부터 반사된 광으로부터 확대된 광을 상기 투명 영역을 통해 생성하는 단계, 및
    ⅳ) 상기 제1 및 제2 소자에 대해 미리 정해진 특징부의 비디오 화상을 생성하는 단계
    를 포함하는 위치 설정 방법.
  24. 제23항에 있어서, 상기 비디오 화상 생성 단계는 상기 제1 및 제2 이격된 확대된 화상의 부분의 제1 및 제2 비디오 화상을 생성하여 상기 제1 및 제2 소자에 대한 제1 및 제2 중첩된 정렬 특징부의 화상을 생성하는 단계를 포함하는 위치 설정 방법.
  25. 제24항에 있어서, 상기 비디오 화상은 그레이 스케일을 가지며 상기 방법은 상기 화상을 처리하여 상기 확대된 화상 부분의 상기 그레이 스케일에 따라서 상기 정렬 특징부를 식별 및 위치 설정하는 단계를 더 포함하는 위치 설정 방법.
  26. 그 일 표면을 따라 본딩 패드를 갖는 전자 칩을 투명 영역을 통해 리드가 위에 형성되어 있는 기판에 부착하는 방법에 있어서,
    A) 칩 면 내에 상기 전자 칩을 상기 기판에 가까이 근접되게 위치 설정하여 상기 본딩 패드와 리드가 근접하게 정렬되게 하는 단계,
    B) 평행광을 상기 기판의 상기 투명 영역을 통해 상기 본딩 패드를 갖는 상기 전자 칩 표면으로 향하게 하는 단계,
    C) 상기 전자 칩 표면으로부터 반사된 광에 의해 생성된 화상의 적어도 일부의 확대된 화상을 상기 투명 영역을 통해 생성하는 단계,
    D) 상기 확대된 화상을 상기 확대된 화상을 나타내는 전자 신호로 변환하는 단계,
    E) 상기 전자 신호를 처리하여 상기 본딩 패드와 상기 리드 사이의 오정렬을 나타내는 정렬 에러를 정의하는 단계,
    F) 상기 칩 면 내에서 상기 전자 칩을 이동시켜 상기 정렬을 정정하는 단계,
    G) 상기 전자 칩을 상기 기판과 접촉되게 이동시키는 단계
    를 포함하는 부착 방법.
KR1019997011926A 1997-06-18 1998-06-15 칩 배치 방법 및 장치 KR20010013904A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/878,004 1997-06-18
US08/878,004 US6389688B1 (en) 1997-06-18 1997-06-18 Method and apparatus for chip placement

Publications (1)

Publication Number Publication Date
KR20010013904A true KR20010013904A (ko) 2001-02-26

Family

ID=25371177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997011926A KR20010013904A (ko) 1997-06-18 1998-06-15 칩 배치 방법 및 장치

Country Status (5)

Country Link
US (1) US6389688B1 (ko)
KR (1) KR20010013904A (ko)
CN (1) CN1264493A (ko)
AU (1) AU7970398A (ko)
WO (1) WO1998058403A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020088269A (ko) * 2001-05-21 2002-11-27 삼성전자 주식회사 리젝트 유니트를 스킵하는 볼 그리드 어레이 패키지용와이어 본딩 방법
US7541294B2 (en) 2001-04-13 2009-06-02 Yamaha Corporation Semiconductor package and semiconductor package mounting method

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048744A (en) 1997-09-15 2000-04-11 Micron Technology, Inc. Integrated circuit package alignment feature
EP1264334B1 (en) * 2000-03-10 2009-02-18 Infotech, AG Method and apparatus for aligning a component on a substrate using digital feature separation
US6701003B1 (en) * 2000-04-10 2004-03-02 Innoventions, Inc. Component identification system for electronic board testers
US6991960B2 (en) * 2001-08-30 2006-01-31 Micron Technology, Inc. Method of semiconductor device package alignment and method of testing
US20030086089A1 (en) * 2001-11-02 2003-05-08 Mike Carlomagno System and method for rapid alignment and accurate placement of electronic components on a printed circuit board
JP2004103923A (ja) * 2002-09-11 2004-04-02 Tdk Corp 電子部品の実装装置および実装方法
KR101051498B1 (ko) * 2002-09-30 2011-07-22 소니 주식회사 전자 부품 위치 맞춤 방법 및 그 장치
JP3993114B2 (ja) * 2003-02-06 2007-10-17 株式会社新川 ダイボンディング方法及び装置
US20040240004A1 (en) * 2003-05-30 2004-12-02 Ching Chen Wen Image sensor module
US8045788B2 (en) * 2003-07-14 2011-10-25 August Technology Corp. Product setup sharing for multiple inspection systems
CH697294B1 (de) * 2003-12-22 2008-08-15 Oerlikon Assembly Equipment Ag Verfahren für die Kalibration der Greifachse des Bondkopfs eines Automaten für die Montage von Halbleiterchips auf einem Substrat.
US7257887B2 (en) * 2004-06-14 2007-08-21 David Lee Die holding apparatus for bonding systems
JP2006216852A (ja) * 2005-02-04 2006-08-17 Fujitsu Ltd 位置決め装置および位置決め装置の制御方法
US20070126445A1 (en) * 2005-11-30 2007-06-07 Micron Technology, Inc. Integrated circuit package testing devices and methods of making and using same
US8744624B1 (en) * 2006-05-11 2014-06-03 Kla-Tencor Corporation Substrate alignment system
US7876950B2 (en) * 2006-09-05 2011-01-25 Asm Assembly Automation Ltd Image capturing for pattern recognition of electronic devices
US8176624B2 (en) * 2009-11-23 2012-05-15 International Business Machines Corporation Optical alignment module utilizing transparent reticle to facilitate tool calibration during high temperature process
US8186050B2 (en) * 2009-12-04 2012-05-29 Ibiden Co., Ltd. Printed wiring board manufacturing method
KR102238649B1 (ko) * 2014-09-16 2021-04-09 삼성전자주식회사 반도체 칩 본딩 장치
GB2536468A (en) * 2015-03-18 2016-09-21 Stratec Biomedical Ag Device, system and method for the visual alignment of a pipettor tip and a reference point marker
AT517259B1 (de) 2015-06-09 2020-01-15 Zkw Group Gmbh Verfahren zur positionsgenauen Bestückung eines Schaltungsträgers
WO2016203639A1 (ja) * 2015-06-19 2016-12-22 ヤマハ発動機株式会社 部品実装装置および部品実装装置における部品実装判定方法
JP6718502B2 (ja) * 2016-03-29 2020-07-08 株式会社Fuji 電子部品装着機の動作確認装置
EP3531816B1 (en) * 2016-10-21 2021-11-03 Fuji Corporation Electronic component mounting machine
US10694651B2 (en) * 2017-06-20 2020-06-23 Saul Tech Technology Co., Ltd. Chip-placing method performing an image alignment for chip placement and chip-placing apparatus thereof
US10242891B2 (en) 2017-08-24 2019-03-26 Cerebras Systems Inc. Apparatus and method for securing components of an integrated circuit
US11990445B2 (en) 2018-09-11 2024-05-21 Pyxis Cf Pte. Ltd. Apparatus and method for semiconductor device bonding
US11056377B2 (en) * 2019-07-02 2021-07-06 Asm Technology Singapore Pte Ltd Collet inspection in a semiconductor pick and place apparatus
CN110752177A (zh) * 2019-10-11 2020-02-04 浙江大学 一种反射式倒装芯片键合机及芯片键合方法
US11145530B2 (en) * 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit
CN110854045A (zh) * 2019-11-20 2020-02-28 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 利用准直光路调整芯片吸盘与基板吸盘平行度的方法
US11428880B2 (en) * 2020-07-31 2022-08-30 Openlight Photonics, Inc. Optical based placement of an optical compontent using a pick and place machine
CN112349630B (zh) * 2020-11-03 2024-04-16 武汉智汇芯科技有限公司 一种用于激光二极管芯片高重复性位置识别的方法及装置
CN113692215A (zh) * 2021-07-30 2021-11-23 广州佳帆计算机有限公司 一种贴片元件位置可调整系统、方法及装置
EP4210090A1 (en) * 2022-01-11 2023-07-12 Nexperia B.V. A method of aligning and placing an electronic component and a system for aligning and placing an electronic component
CN117279231B (zh) * 2023-11-20 2024-03-15 深圳市标谱半导体股份有限公司 全自动贴片机

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3684384A (en) 1969-03-17 1972-08-15 Hitachi Ltd Positioning arrangement and face down bonder incorporating the same
CH636740A5 (fr) 1980-05-19 1983-06-15 Far Fab Assortiments Reunies Dispositif pour l'alignement d'une piece et d'un substrat.
US4671446A (en) 1982-12-02 1987-06-09 Stanley Electric Company, Ltd. Method and system for automatically bonding a leadwire on a semiconductor
JPS59161040A (ja) 1983-03-03 1984-09-11 Shinkawa Ltd インナ−リ−ドボンダ−
FR2571923B1 (fr) 1984-10-16 1987-02-20 Farco Sa Procede de soudage d'un composant electrique a un ensemble de pattes de connexion ainsi que machine et ruban pour la mise en oeuvre de ce procede
JPS61214528A (ja) 1985-03-20 1986-09-24 Hitachi Ltd 電子装置およびその製造装置
US4899921A (en) * 1988-10-28 1990-02-13 The American Optical Corporation Aligner bonder
DE69001797T2 (de) 1989-12-08 1994-01-27 Sumitomo Electric Industries Aufnahmeverfahren und -apparat für einen chipähnlichen Teil.
US4980971A (en) 1989-12-14 1991-01-01 At&T Bell Laboratories Method and apparatus for chip placement
AU634334B2 (en) 1990-01-23 1993-02-18 Sumitomo Electric Industries, Ltd. Packaging structure and method for packaging a semiconductor device
JPH0824234B2 (ja) * 1990-01-24 1996-03-06 松下電器産業株式会社 電子部品の吸着装置
CA2044649A1 (en) 1990-06-19 1991-12-20 Masanori Nishiguchi Method and apparatus for packaging a semiconductor device
US5113565A (en) * 1990-07-06 1992-05-19 International Business Machines Corp. Apparatus and method for inspection and alignment of semiconductor chips and conductive lead frames
DE69117891T2 (de) 1990-11-20 1996-07-25 Sumitomo Electric Industries Verfahren zum Montieren von Halbleiterelementen
US5420691A (en) 1991-03-15 1995-05-30 Matsushita Electric Industrial Co., Ltd. Electric component observation system
US5195234A (en) 1991-08-19 1993-03-23 Motorola, Inc. Method and apparatus for visual alignment of parts
JP3114034B2 (ja) * 1992-06-05 2000-12-04 ヤマハ発動機株式会社 部品実装方法及び部品実装装置
JP2856647B2 (ja) 1993-09-20 1999-02-10 株式会社東芝 半導体チップバーンイン用ソケット
US5372294A (en) * 1994-01-27 1994-12-13 Motorola, Inc. Method of preparing a component for automated placement
US5854745A (en) * 1994-03-30 1998-12-29 Matsushita Electric Industrial Co., Ltd. Method and apparatus for mounting electronic component
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5590456A (en) 1994-12-07 1997-01-07 Lucent Technologies Inc. Apparatus for precise alignment and placement of optoelectric components
US5768759A (en) * 1996-11-19 1998-06-23 Zevatech, Inc. Method and apparatus for reflective in-flight component registration

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541294B2 (en) 2001-04-13 2009-06-02 Yamaha Corporation Semiconductor package and semiconductor package mounting method
KR20020088269A (ko) * 2001-05-21 2002-11-27 삼성전자 주식회사 리젝트 유니트를 스킵하는 볼 그리드 어레이 패키지용와이어 본딩 방법

Also Published As

Publication number Publication date
US6389688B1 (en) 2002-05-21
WO1998058403A1 (en) 1998-12-23
CN1264493A (zh) 2000-08-23
AU7970398A (en) 1999-01-04

Similar Documents

Publication Publication Date Title
KR20010013904A (ko) 칩 배치 방법 및 장치
EP0162683B1 (en) A method for observing an object in a small gap and an apparatus for the same
US5903662A (en) Automated system for placement of components
US5194948A (en) Article alignment method and apparatus
US6094263A (en) Visual examination apparatus and visual examination method of semiconductor device
US4929893A (en) Wafer prober
US5680698A (en) Method for precise alignment and placement of optoelectric components
JPH02244649A (ja) 整列/接合装置及び方法
US5152055A (en) Article alignment method
KR20010033900A (ko) 스테레오 비젼 라인스캔 센서를 갖는 전자 조립 장치
KR20030082992A (ko) 프로브 방법 및 프로브 장치
US20160161553A1 (en) Probe apparatus and probe method
US4643579A (en) Aligning method
CN112185870B (zh) 高精度键合头定位方法及设备
US6712257B2 (en) Indirect imaging method for a bonding tool
US7527186B2 (en) Method and apparatus for mapping a position of a capillary tool tip using a prism
CN112558244B (zh) 一种光芯片倒装耦合的方法和装置
JPH0917831A (ja) ウエハプロービング装置
US5570184A (en) Method and apparatus for locating the position of lasing gaps for precise alignment and placement of optoelectric components
US6778274B2 (en) Die attach process using cornercube offset tool
JP2000164655A (ja) アライメント装置及びアライメント方法
JP2001024040A (ja) 半導体デバイス検査装置
JP2003152037A (ja) ウェハ検査方法、検査装置及び検査用赤外線撮像装置
JP2897750B2 (ja) 半導体装置のリードコンタクト装置
JPH1010197A (ja) ファンクションテスタ

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application