JP2001024040A - 半導体デバイス検査装置 - Google Patents

半導体デバイス検査装置

Info

Publication number
JP2001024040A
JP2001024040A JP11193335A JP19333599A JP2001024040A JP 2001024040 A JP2001024040 A JP 2001024040A JP 11193335 A JP11193335 A JP 11193335A JP 19333599 A JP19333599 A JP 19333599A JP 2001024040 A JP2001024040 A JP 2001024040A
Authority
JP
Japan
Prior art keywords
image
semiconductor device
substrate
unit
pixel data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11193335A
Other languages
English (en)
Other versions
JP4279412B2 (ja
Inventor
Shigehisa Oguri
茂久 小栗
Hirotoshi Terada
浩敏 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP19333599A priority Critical patent/JP4279412B2/ja
Publication of JP2001024040A publication Critical patent/JP2001024040A/ja
Application granted granted Critical
Publication of JP4279412B2 publication Critical patent/JP4279412B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 基板内部に形成された半導体デバイスを明瞭
に撮像できる半導体デバイス検査装置を提供する。 【解決手段】 本発明に係る半導体デバイス検査装置
は、基板Sの裏面より半導体デバイスの回路像を撮像す
るための第一の撮像部11と、基板からの発光を裏面よ
り撮像するための第二の撮像部7と、第一の撮像部11
によって撮像された第一の画像の画素データDLと、第
二の撮像部7によって撮像された第二の画像の画素デー
タDCとを標準画素データに変換し、画像上の位置を一
致させて重畳加算するための加算部30fと、加算部3
0fから出力される重量加算データに基づいて、表示部
に再生画像を表示させる重畳表示制御手段30gとを備
えることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体デバイスの
異常発生解析や信頼性評価などに供される半導体デバイ
ス検査装置に関する。
【0002】
【従来の技術】近年、VLSIなどの半導体デバイスの
高集積化に伴い、半導体チップに形成されている内部回
路などの異常解析や信頼性評価を行うことが益々困難と
なってきている。
【0003】このような現状において、半導体デバイス
から発生する極めて微弱な光(以下、極微弱光という)
を検出することにより異常箇所を突き止める解析技術が
注目され、この解析技術を適用した半導体デバイス検査
装置にエミッション顕微鏡を取り入れた技術が知られて
いる。
【0004】エミッション顕微鏡は、半導体デバイス内
部の異常箇所に電界が集中したときに生じるホットキャ
リアに起因する極微弱光や、ラッチアップなどに起因す
る赤外域の極微弱光を高感度で撮像する顕微鏡である。
このエミッション顕微鏡を半導体デバイス検査システム
に適用した技術は、特開平7−190946号公報に掲
載されている。
【0005】図9は、特開平7−190946号公報掲
載されている半導体デバイス検査システムを示してお
り、観測部A、制御部Bおよび解析部Cで構成されてい
る。観測部A内部には基板Sがデバイス形成面を下向き
にして、つまり基板S裏面を上向きにして配置されてお
り、その上部にエミッション顕微鏡4が配置されてい
る。そして、制御部Bの制御により半導体チップにおけ
る多層配線などの遮蔽物が形成されていない裏面側を赤
外光照射部45にて照明しつつ、その反射光像を冷却C
CDカメラ42でエミッション顕微鏡4を通して撮像す
る。更に、無照明下で半導体デバイスSから生じる極微
弱光の発光像をエミッション顕微鏡44を通して冷却C
CDカメラ42で撮像し、これらの反射光像の左右反転
画像と発光像の左右反転画像とを重畳加算することによ
って、基板Sの表面側から撮像したのと等価な観測画像
を得るようにしている。つまり、同一の撮像部によって
半導体デバイス内部の回路構造を撮像し、同一の撮像部
によって基板Sからの発光を撮像している。
【0006】
【発明が解決しようとする課題】近年は半導体デバイス
のメタル配線の多層化、フリップチップ、CSP化およ
びLOC化等あらたなデバイス構造化が進み、更なる半
導体デバイスの大規模、大集積化に伴い、回路の複雑さ
や集積度が増してきた。そのため、従来の半導体デバイ
ス検査システムでは、基板に形成された半導体デバイス
の回路を鮮明に撮像することが困難となってきており、
高解像度で半導体デバイスを撮像したいという要求が高
まってきている。
【0007】しかし、従来の半導体デバイス検査システ
ムでは、基板に赤外光を照射しその反射光を冷却CCD
などの撮像デバイスを用いて撮像することにより半導体
デバイス像を得ていたため、冷却CCDの画素数に分解
能が制限され、不鮮明な回路像しか得ることができなか
った。
【0008】そこで本発明は、従来の半導体デバイス検
査システムを更に改良することを目的とし、特に、基板
内部に形成されている半導体デバイスを鮮明に撮像する
ことが可能な半導体デバイス検査装置を提供することを
目的とする。
【0009】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明に係る半導体デバイス検査装置は、基板に
設けられた半導体デバイスからの発光を検出し評価を行
う半導体デバイス検査装置であって、基板の裏面より前
記半導体デバイス像を撮像するための第一の撮像部と、
基板からの発光を撮像するための第二の撮像部と、第一
の撮像部によって撮像された第一の画像の画素データ
と、第二の撮像部によって撮像された第二の画像の画素
データとを、それぞれ標準画素データに変換し、画像上
の位置を一致させて重畳加算するための加算部と、加算
部から出力される重量加算データに基づいて、表示部に
再生画像を表示させる重畳表示制御手段とを備えること
を特徴とする。
【0010】この様に、基板の裏面より半導体デバイス
の回路像を撮像するための第一の撮像部と、基板からの
発光を撮像するための第二の撮像部とをそれぞれ撮像対
象物に適した撮像部を別々に設け、特に、第一の撮像部
に分解能のよい顕微鏡を使用することによって、従来よ
りも鮮明な半導体デバイス像を撮像することが可能とな
る。
【0011】また、本発明に係る半導体デバイス検査装
置は、第一の撮像部がコンフォーカルレーザ顕微鏡を含
むことを特徴としてもよい。この様に、コンフォーカル
レーザ顕微鏡を用いると、共焦点光学系を用いた光学軸
方向の分解能を高めることができるので、焦点から外れ
た層の配線のボケが重畳することなく鮮明な像を得るこ
とができる。また、平面分解能が共焦点開口の大きさに
依存して決定されるので、光軸方向に垂直な平面方向に
関しても、高い分解能を得ることができる。故に、コン
フォーカルレーザ顕微鏡を用いることによって、高解像
度の画像を得ることができる。
【0012】また、本発明に係る半導体デバイス検査装
置は、第一の撮像部および第二の撮像部を倒立型または
落射型として用いることを特徴としてもよい。このた
め、半導体デバイス検査装置の構造に応じて、それぞれ
の撮像部を倒立型または落射型として用いることができ
る。
【0013】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施形態について説明する。なお、図面の説明におい
て同一の要素には同一の符号を付し、重複する説明を省
略する。
【0014】図1は本発明に係る実施形態の構成図を示
している。これは、落射型の撮像部を用いた実施形態で
ある。この半導体デバイス検査装置は、暗箱1を有する
観測部Aと、観測部A内に設置された冷却CCDカメラ
7およびその他の構成要素を制御するための制御部B
と、冷却CCDカメラ7およびLSM(Laser Scanning
Microscope:LSM)ユニット11から出力される画像
信号が上記の制御部Bを介して入力され、所定の画像処
理を行う画像処理部Cとを具備している。
【0015】外部からの光の入射を遮断する暗箱1内に
は、測定対象である半導体デバイスが形成された面を下
向きにした基板Sを載せて、XYZ座標方向へ移動させ
ることにより基板Sを位置決めする電動XYZステージ
3と、電動XYZステージ3に対向配置されると共に基
板Sからの像を所定倍率で拡大などする撮像光学系4
と、撮像光学系4を通過した光を分離する光学系5と、
光学系5を透過した光を肉眼で観察する接眼レンズ6
と、光学系5を透過した基板Sからの発光を撮像する冷
却CCDカメラ7と、光学系5、光学系8および光学系
9を介して基板Sに赤外光を照射する赤外光照射用ファ
イバ10と、光学系5、光学系8および光学系9を介し
て基板Sに形成された半導体デバイス像を撮像するLS
Mユニット11と、電動XYZステージ3を駆動制御す
るXYZ駆動部2と、基板Sに電気信号を印加するテス
トフィクチャ13とを備えており、暗箱1外部に設けら
れたバイアス印加制御部12aが、コネクタパネル12
を介してテストフィクチャ13への制御信号の供給を行
っている。
【0016】観測部Aの詳細な構成を図2を用いて説明
する。撮像光学系4は、半導体デバイスが形成された面
を下に向けて配置された基板Sからの像を所定の倍率で
拡大することができる対物レンズ系4aと、この対物レ
ンズ系4aで拡大した像を冷却CCDカメラ7内部の受
光面(図示せず)に結像させるための結像レンズ5a
と、対物レンズ系4aと結像レンズ5aの間に介在され
たビームスプリッタ5bとを有している。
【0017】これら構成要素の作用を説明すると、基板
Sにテストフィクチャ13より電圧を印加した状態で、
基板Sから発生する光は対物レンズ系4aを透過し所定
の倍率に拡大され、ビームスプリッタ5bを透過する。
そして、その光を結像レンズ5aによって冷却CCDカ
メラ7の受光面に結像させることにより、基板Sの発光
画像を得ることができる。
【0018】また、観察部Aは、赤外線を照射する赤外
光照射用ファイバ10と、赤外光照射用ファイバ10よ
り照射された赤外光を透過するビームスプリッタ9b
と、ビームスプリッタ9bより透過した光を対物レンズ
系4aの出射瞳位置近傍に結像させ、基板Sをテレセン
トリックに照明するための瞳リレーレンズ9aおよび8
aと、光路を折り曲げるミラー8bとを有する。
【0019】これら構成要素の作用を説明すると、瞳リ
レーレンズ8aを透過した光はビームスプリッタ5bに
より反射され、対物レンズ系4aを通して基板Sに入射
される。基板Sに入射した光は、基板Sに形成されてい
る半導体デバイスに反射散乱され、対物レンズ系4aに
入射する。この光は、前述したように冷却CCDカメラ
7に結像され、半導体デバイスの回路構造を撮像するこ
とが可能となる。
【0020】更に、観察部Aは、赤外レーザ光を照射す
るレーザ導入ファイバ11aと、レーザ導入ファイバ1
1aから照射された赤外レーザ光を平行光にするコリメ
ータ11bと、コリメータ11bにより平行光となった
光を反射するビームスプリッタ11cと、ビームスプリ
ッタ11cから反射された光をXY方向に走査するXY
スキャナ11dと、走査された光を反射するビームスプ
リッタ9bとを有している。
【0021】これら構成要素の作用を説明すると、前述
したように、ビームスプリッタ9bから反射された光は
光学系8、5および4を通って基板Sに照射され、基板
S内に入射する。入射光に対する基板Sからの反射散乱
光は半導体デバイスの回路構造を反映している。そし
て、反射光は入射光と逆の経路を辿り、ビームスプリッ
タ11cに到達し、ビームスプリッタ11cを透過す
る。
【0022】観察部Aは、更にビームスプリッタ11c
を透過した光を集光するコンデンサ11eと、コンデン
サ11eによって集光された光を検出する検出用ファイ
バ11fとを備えている。この検出用ファイバ11fで
検出された光は、基板Sに形成された半導体デバイスの
回路像を反映した強度となっている。そのため、XYス
キャナ11dによってレーザ導入ファイバ11aより導
入された赤外レーザ光が基板S上をX−Y走査すること
により、基板S内部の半導体デバイス像を鮮明に撮像す
ることができる。
【0023】以上のように、観察部Aによって基板Sの
発光像および内部に形成されている半導体デバイスの回
路像を撮像することが可能となる。ただし、通常操作に
おいて半導体デバイスの回路像を撮像するのはLSMユ
ニット11であり、赤外光照射用ファイバ10を用いて
冷却CCDカメラ7によって半導体デバイス像を撮像す
る方法は、後述する発光像と回路像の重畳加算方法を適
用する際に用いられる。
【0024】ここで、本実施形態は一実施形態を示して
おり、本発明に係る実施形態はこれに限られるものでは
ない。例えば、撮像部にコンフォーカル顕微鏡を用いて
もよい。また、電圧印加手段としてテストフィクチャ1
3ではなく、カンチレバーやLSIテスタなどを用いて
もよい。また、本実施形態ではでは撮像光学系を落射型
として用いたが、倒立型として用いてもよい。この場
合、暗箱1内には、半導体デバイスが形成された面を上
向きにして基板Sを載置するガラスチャックを有した、
基板Sの位置決めを行う電動XYZステージと、基板S
上部から所定の電気信号を印加する電圧印加部とを備え
ている。さらに、電動XYZステージに対して電圧印加
部の反対側に倒立型の撮像部が配置される。この場合、
電圧印加は基板Sの上部から行われ、また、基板S内部
の半導体デバイスおよび発光像の撮像は、電動XYZス
テージの下側からガラスチャックを介して行われる。こ
こで、ガラスチャックは、LSMユニット11から照射
される赤外レーザ光や基板S内部で発生する光に対して
透明な部材でできているとする。
【0025】次に、図1および図3を用いて制御部Bに
ついて説明する。図3のブロック図において、点線はマ
イクロプロセッサ30aからの制御信号を伝達する方向
を示している。制御部Bは観測部Aの光学系5および冷
却CCDカメラ7並びにLSMユニット11およびテス
トフィクチャ13を制御している。
【0026】詳細に述べると、ビームスプリッタ5bの
角度および図示されない照明の光量は照明・ビームスプ
リッタ制御部23によって制御されている。冷却CCD
カメラ7の画像読み出しおよびデジタル信号への変換、
並びにシャッタ駆動および撮像速度はカメラコントロー
ルユニット21に制御されている。LSMユニット11
の画像読み出しおよびデジタル信号への変換、並びにス
キャン速度および赤外レーザ強度はLSMコントロール
ユニット22によって制御されている。テストフィクチ
ャ13の基板Sへの電気信号の印加はコネクタパネル1
2を介してバイアス印加ユニット24によって制御され
ている。だたし、これら制御部B内の制御装置は制御・
画像処理部30の構成要素であるマイクロプロセッサ3
0aとインターフェース回路30hを介して入力制御さ
れている。
【0027】解析部Cにおける画像処理方法を図1およ
び図3とともに説明する。図3のブロック図において、
実線の矢印が画素データの伝達方向を示している。解析
部Cは、種々の演算機能を有するマイクロプロセッサ3
0aを内蔵する制御・画像処理部30と、制御・画像処
理部30に付随して接続されるマウス入力装置31、キ
ーボード入力装置32およびカラーモニタ33とを備え
ている。ここで制御・画像処理部30には制御部Bから
転送されてくる画素データDL,DCが入力される。
【0028】図3に示すように、制御・画像処理部30
は、制御部BのLSMコントロールユニット22および
カメラコントロールユニット21より転送されてくる所
定個数づつの画素データDLおよびDCを1フレーム分の
画素データを格納する画像メモリ30bおよび30c
と、画像メモリ30bから読み出されてくる画素データ
Lを変換関数F1によって標準画素データに変換する画
素位置変換テーブル30dと、画素メモリ30cから読
み出されてくる画素データDCを変換関数F2によって標
準画素データに変換する画素位置変換テーブル30e
と、画素位置変換テーブル30dまたは30eから読み
出されてくる画素データF1(DL)およびF 2(Dc)を
画素単位で重畳加算してその画素データ(F1(DL)+
2(Dc))を出力する重畳加算部30fと、重畳加算
データ(F1(DL)+F2(Dc))をビデオ信号VD
変換する重畳表示制御部30gとを有している。
【0029】ここで、別々の撮像系で撮像されたデー
タ、つまり冷却CCDカメラ16で撮像された画素デー
タDcとLSMユニット11で撮像された画素データDL
を重畳加算する方法について図4を参照して述べる。こ
こで、LSMユニット11は、例えば1024x102
4の画素数を持ち、冷却CCDカメラ7は、例えば10
00x1018の画素数を持つとする。また、LSMユ
ニット11と冷却CCDカメラ7では視野サイズおよび
視野位置(オフセットおよび回転)が異なっている。
【0030】まず、図4(a)に示すような高精度に位
置決めされたドットが格子状に形成されている高精度ド
ットチャートDを用意する。ただし、高精度ドットチャ
ートDは赤外領域の波長の光を反射する部材で形成され
ているものとする。次に前述したように、LSMユニッ
ト11および赤外光照射用ファイバ10を使用した冷却
CCDカメラ7で高精度ドットチャートDをそれぞれ撮
像する。図4(b)はLSMユニット11で撮像した高
精度ドットチャートDの画像を示し、図4(c)は冷却
CCDカメラ7で撮像した高精度ドットチャートDの画
像を示している。それぞれの画像は、画素数、視野サイ
ズおよび視野位置(オフセットおよび回転)が異なって
いるため、お互いのドットの位置がずれていたり、格子
状であるはずのドット配列が歪んでいたりする。
【0031】次に、それぞれの画像の画素データDL
よびDCを高精度に位置決めされた格子状のドット画像
の画素データに変換するための変換関数F1およびF2
作成する。LSMユニット11で撮像した画素データD
Lは変換関数F1によって変換され、その画素データF1
(DL)による画像は、図4(d)に示すような高精度
に位置決めされた格子状のドットの画像に変換される。
同じように、冷却CCDカメラ7で撮像した画素データ
Cは変換関数F2によって変換され、その画素データF
2(DC)による画像は、図4(e)に示すような高精度
に位置決めされた格子状のドットの画像に変換される。
この変換関数の作成は、使用する対物レンズごとに行わ
れ、画素位置変換テーブル30dおよび30eに記憶さ
せておく。また、必要に応じて変換関数F1およびF2
変更ができるようになっている。
【0032】この様に、LSMユニット11および冷却
CCDカメラ7によって撮像された画像は、変換関数F
1およびF2によって標準画素データF1(DL)およびF
2(DC)に変換されることになる。そして、標準画素デ
ータに変換された画素データF1(DL)およびF
2(DC)が、重畳加算部30fにより重畳加算されるこ
とにより、重畳加算画素データ(F1(DL)+F
2(DC))が作成される。
【0033】次に、図3に示すように、重畳加算画素デ
ータ(F1(DL)+F2(DC))は、重畳表示制御部3
0gに入力され、これに基づいてビデオ信号VDが作成
される。VDはカラーモニタ33に入力され、基板Sに
形成されている半導体デバイスの回路構造の画像と基板
Sからの発光像とが重畳加算された画像を、操作者がカ
ラーモニタ33で観察することができる。
【0034】更に、図3に示すように、マウス入力装置
31およびキーボード入力装置32は、操作者が測定開
始の指示や測定停止の指示、その他装置の動作を制御す
るための入力装置として機能する。
【0035】以上のように本実施形態では、二つの異な
る撮像部によって基板S内部に形成されている半導体デ
バイスの撮像または基板Sからの発光像を撮像し、それ
ぞれ撮像された画素データを標準画素データに変換し、
スーパーインポーズすることができる。これにより、カ
ラーモニタ33上で基板Sに形成されている半導体デバ
イスのどの箇所で発光が生じているのか確認できる。な
お、本実施形態は一実施形態を示しており、本発明に係
る実施形態はこれに限られるものではない。
【0036】次に、かかる構成の半導体デバイス検査装
置の作動を図5に示すフローチャートに基づいて説明す
る。ただし、あらかじめ対物レンズごとに画素データを
標準画素データに変換する変換関数F1およびF2の作成
が行われているものとする。
【0037】まず、同図中のステップ(a) において、観
測者は、基板Sの半導体デバイスが形成されていない裏
側を鏡面研磨し、その基板Sをその裏面側が対物レンズ
系4aに対向するようにしてテストフィクチャ13に装
着する。ここで、基板Sの裏面を鏡面研磨し基板Sを薄
くするのは、裏面に照射された赤外光および基板Sで発
生する光が基板S内部で吸収されるのを極力防ぐためで
ある。
【0038】次に、ステップ(b) において、観測者はマ
ウス入力装置31若しくはキーボード入力装置32を操
作し、LSMユニット11にて基板S内部に形成されて
いる半導体デバイスの像の撮像を開始する。撮像された
画像はカラーモニタ33に逐次表示され、観測者がカラ
ーモニタ33に表示される画像を見ながら電動XYZス
テージ3をXY方向に移動させることにより、半導体デ
バイスSの観測すべき部分を特定することができる。ま
た、電動XYZステージ3をZ方向に高さ調節すること
によって、合焦状態を設定することができる。
【0039】次に、ステップ(c) において、マウス入力
装置31若しくはキーボード入力装置32を操作し、基
板Sに形成されている半導体デバイスへの電気信号の印
加を指示すると、画像メモリ30bがその指示直前まで
に記憶していた1フレーム画分の画素データDLを保持
する。そして、テストフィクチャ13が基板Sに所定の
電気信号の印加を開始する。
【0040】次に、ステップ(d)において、観測者は
マウス入力装置31若しくはキーボード入力装置32を
操作し、冷却CCDカメラ7による基板Sからの発光像
の撮像開始を指示すると、暗箱1内の全ての光を消灯
し、冷却CCDカメラ7によって基板Sの発光像の撮像
を開始する。そして、その画像はカラーモニタ33に逐
次表示され、観測者はカラーモニタ33に表示される画
像を見ることができる。
【0041】次に、ステップ(e)において、観測者は
マウス入力装置31若しくはキーボード入力装置32を
操作し、発光像の撮像の停止を指示すると、画像メモリ
30cがその指示直前までに記憶していた1フレーム画
分の画素データDCを保持する。画像メモリ30bに保
持されていた画素データDLは、画素位置変換テーブル
30dで変換関数F1によって標準画素データF
1(DL)に変換される(ステップ(e))。同時に、画
像メモリ30cに保持されていた画素データDcは画素
位置変換テーブル30eで変換関数F2によって標準画
素データF2(DC)に変換される(ステップ(f))。
【0042】そして、標準画素データF1(DL)および
2(DC)は順次タイミングに同期して同時に重畳加算
部30fへ供給される。重畳加算部30fは、重畳加算
画素データ(F1(DL)+F2(DC))を重畳表示制御
部30gに出力し、重畳表示制御部30gは、重畳加算
画素データ((F1(DL)+F2(DC))に基づいてビ
デオ信号VDを形成する。この結果、カラーモニタ33
には、基板Sに形成されている半導体デバイスの像に発
光箇所を示す像が、いわゆるスーパーインポーズされて
静止画像が表示される(ステップ(g))。
【0043】以上のように、図5に示すフローチャート
に基づいて、半導体デバイス検査装置は操作され、基板
Sの内部に形成された半導体デバイスの像を明瞭に撮像
することができ、半導体デバイス像と基板Sにおける発
光像をスーパーインポーズしてカラーモニタ33に表示
することができる。これにより、基板Sの発光箇所によ
る異常解析や信頼性評価などを行うことが可能となる。
なお、本実施形態は一実施形態を示しており、本発明に
かかる実施形態はこれに限られるものではない。例え
ば、カラーモニタ33に表示された画像を記録するビデ
オプリンタを更に備えてもよい。
【0044】
【発明の効果】以上、説明したように本発明は、基板に
形成された半導体デバイス像を撮像するのに適した分解
能の高い撮像系を用いることにより、基板に形成された
半導体デバイスの回路像をより明瞭に撮像することがで
きる。また、基板に形成された半導体デバイスを撮像し
た画像および基板からの発光を撮像した画像、つまり別
々の撮像系によって得られた画素データを、それぞれ標
準画素データに変換する変換関数を作成し、変換関数に
よって変換したそれぞれの標準画素データをスーパーイ
ンポーズすることにより、基板に形成された半導体デバ
イスを撮像した画像および基板からの発光を撮像した画
像の位置関係を確実に合わせてモニタに表示することが
できる。そのため、半導体デバイスのどの箇所で発光が
生じているのか明確にとらえることができるようにな
り、基板の異常解析や信頼性評価などを確実に行うこと
が可能となる。
【図面の簡単な説明】
【図1】本発明にかかる半導体デバイス検査装置の一実
施形態の全体構成を示す図である。
【図2】本実施形態にかかる撮像部の詳細な構成を示し
た図である。
【図3】本実施形態にかかる制御信号および画素データ
の流れを示すブロック図である。
【図4】本実施形態にかかる撮像部1によって撮像され
た画素データと、撮像部2によって撮像された画素デー
タのスーパーインポーズ方法を示した図である。
【図5】本実施形態にかかる半導体デバイス検査装置の
作動を説明するためのフローチャートである。
【図6】従来技術の半導体デバイス検査システムの全体
構成を示す図である。
【符号の説明】
A…観測部、B…制御部、C…解析部、S…基板、S1
…金属電極パッド、1…暗箱、2…XYZ駆動部、3…
電動XYZステージ、4…撮像光学系、5…光学系、6
…接眼レンズ、7…冷却CCDカメラ、8…光学系、9
…光学系、10…赤外光照射用ファイバ、11…LSM
ユニット、12…コネクタパネル、13…テストフィク
チャ、21…カメラコントロールユニット、22…LS
Mコントロールユニット、23…照明・ビームスプリッ
タ制御部、24…バイアス印加ユニット、30…制御・
画像処理部、31…マウス入力装置、32…キーボード
入力装置、33…カラーモニタ
フロントページの続き Fターム(参考) 2G011 AC00 AC04 AC10 2G032 AA00 AB20 AE09 AF07 2G051 AA51 AA61 AA65 AB06 AB20 BA01 BA06 BA10 BB09 BB17 CA03 CA04 CA07 CB01 CB05 CC09 DA07 EA11 EA14 EB01 EB02 ED07 ED11 FA10 GC04 4M106 AA02 BA05 BA08 BA10 BA14 CA27 DH12 DH31 DH50 DJ04 DJ05 DJ11 DJ21 DJ23 9A001 BB02 BB03 BB04 BB05 EE02 HH24 HH28 JJ45 KK37 KK54 LL02 LL05

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】基板に設けられた半導体デバイスからの発
    光を検出し評価を行う半導体デバイス検査装置であっ
    て、 前記基板の裏面より前記半導体デバイス像を撮像するた
    めの第一の撮像部と、 前記基板からの発光を裏面より撮像するための第二の撮
    像部と、 前記第一の撮像部によって撮像された第一の画像の画素
    データと、前記第二の撮像部によって撮像された第二の
    画像の画素データとを、それぞれ標準画素データに変換
    し、画像上の位置を一致させて重畳加算するための加算
    部と、 前記加算部から出力される重量加算データに基づいて、
    表示部に再生画像を表示する表示制御手段とを備えるこ
    とを特徴とする半導体デバイス検査装置。
  2. 【請求項2】 前記第一の撮像部がコンフォーカルレー
    ザ顕微鏡を含むことを特徴とする請求項1記載の半導体
    デバイス検査装置。
  3. 【請求項3】 前記第一の撮像部および前記第二の撮像
    部を倒立型または落射型として用いることを特徴とする
    請求項第1または請求項第2記載の半導体デバイス検査
    装置。
JP19333599A 1999-07-07 1999-07-07 半導体デバイス検査装置 Expired - Fee Related JP4279412B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19333599A JP4279412B2 (ja) 1999-07-07 1999-07-07 半導体デバイス検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19333599A JP4279412B2 (ja) 1999-07-07 1999-07-07 半導体デバイス検査装置

Publications (2)

Publication Number Publication Date
JP2001024040A true JP2001024040A (ja) 2001-01-26
JP4279412B2 JP4279412B2 (ja) 2009-06-17

Family

ID=16306193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19333599A Expired - Fee Related JP4279412B2 (ja) 1999-07-07 1999-07-07 半導体デバイス検査装置

Country Status (1)

Country Link
JP (1) JP4279412B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006039048A (ja) * 2004-07-23 2006-02-09 Olympus Corp 顕微鏡装置
WO2008126955A1 (en) * 2007-04-13 2008-10-23 Jt Corporation Apparatus for inspecting semiconductor device
JP2012510155A (ja) * 2008-11-25 2012-04-26 ブルプラネット ピーティーイー リミテッド ウェーハの微小割れを検出するための装置およびそのための方法
JP2013120075A (ja) * 2011-12-06 2013-06-17 Mitsubishi Electric Corp 故障解析装置および故障解析方法ならびにスクリーニングテスト装置およびスクリーニングテスト方法
TWI490482B (zh) * 2013-06-06 2015-07-01 Chroma Ate Inc 半導體元件之瑕疵檢測方法
CN108132411A (zh) * 2017-12-29 2018-06-08 重庆市灵龙自动化设备有限公司 用于扩展坞的高效检测仪
JP2019134169A (ja) * 2013-12-26 2019-08-08 浜松ホトニクス株式会社 画像処理方法、画像処理装置、画像処理プログラム、及び画像処理プログラムを記憶した記憶媒体

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006039048A (ja) * 2004-07-23 2006-02-09 Olympus Corp 顕微鏡装置
JP4716686B2 (ja) * 2004-07-23 2011-07-06 オリンパス株式会社 顕微鏡装置
WO2008126955A1 (en) * 2007-04-13 2008-10-23 Jt Corporation Apparatus for inspecting semiconductor device
KR100869539B1 (ko) * 2007-04-13 2008-11-19 (주)제이티 반도체디바이스 검사장치
CN101652848B (zh) * 2007-04-13 2011-08-31 宰体有限公司 用于检测半导体设备的装置和方法
JP2012510155A (ja) * 2008-11-25 2012-04-26 ブルプラネット ピーティーイー リミテッド ウェーハの微小割れを検出するための装置およびそのための方法
JP2013120075A (ja) * 2011-12-06 2013-06-17 Mitsubishi Electric Corp 故障解析装置および故障解析方法ならびにスクリーニングテスト装置およびスクリーニングテスト方法
TWI490482B (zh) * 2013-06-06 2015-07-01 Chroma Ate Inc 半導體元件之瑕疵檢測方法
JP2019134169A (ja) * 2013-12-26 2019-08-08 浜松ホトニクス株式会社 画像処理方法、画像処理装置、画像処理プログラム、及び画像処理プログラムを記憶した記憶媒体
CN108132411A (zh) * 2017-12-29 2018-06-08 重庆市灵龙自动化设备有限公司 用于扩展坞的高效检测仪
CN108132411B (zh) * 2017-12-29 2023-10-27 重庆市灵龙自动化设备有限公司 用于扩展坞的高效检测仪

Also Published As

Publication number Publication date
JP4279412B2 (ja) 2009-06-17

Similar Documents

Publication Publication Date Title
KR101074560B1 (ko) 현미경 및 시료 관찰 방법
JP5893100B2 (ja) 集積回路プロービングアプリケーション用にプローブカードのプローブチップアレイを対応するコンタクトパッドにアライメントさせる方法
KR102119289B1 (ko) 샘플 검사 및 검수 시스템 및 방법
KR20010013904A (ko) 칩 배치 방법 및 장치
JPH0712749A (ja) 電子部品の外観検査装置および外観検査方法
WO2015080480A1 (ko) 웨이퍼 영상 검사 장치
KR20080097340A (ko) 레이저 가공 장치
JP3300479B2 (ja) 半導体デバイス検査システム
JP3378795B2 (ja) 表示装置の検査装置および検査方法
JP2006064975A (ja) 顕微鏡および薄板エッジ検査装置
JP3478612B2 (ja) 半導体デバイス検査システム
JP2012002676A (ja) マスク欠陥検査装置およびマスク欠陥検査方法
JP4279412B2 (ja) 半導体デバイス検査装置
JP2000035319A (ja) 外観検査装置
JP2004146428A (ja) 故障解析方法
JP2675307B2 (ja) プリアライナー装置
JP2004109094A (ja) 表面検査装置及び方法
JP2001155160A (ja) 電子部品の外観検査装置
JP2577805B2 (ja) はんだ付部検査方法とその装置並びに電子部品実装状態検査方法
KR100778138B1 (ko) 평판디스플레이 패널의 검사 장치
JP4209555B2 (ja) 半導体検査装置
JP2004535601A (ja) 顕微鏡対物レンズの構成
KR101379448B1 (ko) 다중 조명 장치를 이용한 웨이퍼 영상 검사 장치
US6381359B1 (en) Bonding apparatus
WO1998049521A1 (fr) Installation pour inspecter des dispositifs a semi-conducteurs

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4279412

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees