JP4279412B2 - 半導体デバイス検査装置 - Google Patents

半導体デバイス検査装置 Download PDF

Info

Publication number
JP4279412B2
JP4279412B2 JP19333599A JP19333599A JP4279412B2 JP 4279412 B2 JP4279412 B2 JP 4279412B2 JP 19333599 A JP19333599 A JP 19333599A JP 19333599 A JP19333599 A JP 19333599A JP 4279412 B2 JP4279412 B2 JP 4279412B2
Authority
JP
Japan
Prior art keywords
image
semiconductor device
pixel data
substrate
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19333599A
Other languages
English (en)
Other versions
JP2001024040A (ja
Inventor
茂久 小栗
浩敏 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP19333599A priority Critical patent/JP4279412B2/ja
Publication of JP2001024040A publication Critical patent/JP2001024040A/ja
Application granted granted Critical
Publication of JP4279412B2 publication Critical patent/JP4279412B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体デバイスの異常発生解析や信頼性評価などに供される半導体デバイス検査装置に関する。
【0002】
【従来の技術】
近年、VLSIなどの半導体デバイスの高集積化に伴い、半導体チップに形成されている内部回路などの異常解析や信頼性評価を行うことが益々困難となってきている。
【0003】
このような現状において、半導体デバイスから発生する極めて微弱な光(以下、極微弱光という)を検出することにより異常箇所を突き止める解析技術が注目され、この解析技術を適用した半導体デバイス検査装置にエミッション顕微鏡を取り入れた技術が知られている。
【0004】
エミッション顕微鏡は、半導体デバイス内部の異常箇所に電界が集中したときに生じるホットキャリアに起因する極微弱光や、ラッチアップなどに起因する赤外域の極微弱光を高感度で撮像する顕微鏡である。このエミッション顕微鏡を半導体デバイス検査システムに適用した技術は、特開平7−190946号公報に掲載されている。
【0005】
図9は、特開平7−190946号公報掲載されている半導体デバイス検査システムを示しており、観測部A、制御部Bおよび解析部Cで構成されている。観測部A内部には基板Sがデバイス形成面を下向きにして、つまり基板S裏面を上向きにして配置されており、その上部にエミッション顕微鏡4が配置されている。そして、制御部Bの制御により半導体チップにおける多層配線などの遮蔽物が形成されていない裏面側を赤外光照射部45にて照明しつつ、その反射光像を冷却CCDカメラ42でエミッション顕微鏡4を通して撮像する。更に、無照明下で半導体デバイスSから生じる極微弱光の発光像をエミッション顕微鏡44を通して冷却CCDカメラ42で撮像し、これらの反射光像の左右反転画像と発光像の左右反転画像とを重畳加算することによって、基板Sの表面側から撮像したのと等価な観測画像を得るようにしている。つまり、同一の撮像部によって半導体デバイス内部の回路構造を撮像し、同一の撮像部によって基板Sからの発光を撮像している。
【0006】
【発明が解決しようとする課題】
近年は半導体デバイスのメタル配線の多層化、フリップチップ、CSP化およびLOC化等あらたなデバイス構造化が進み、更なる半導体デバイスの大規模、大集積化に伴い、回路の複雑さや集積度が増してきた。そのため、従来の半導体デバイス検査システムでは、基板に形成された半導体デバイスの回路を鮮明に撮像することが困難となってきており、高解像度で半導体デバイスを撮像したいという要求が高まってきている。
【0007】
しかし、従来の半導体デバイス検査システムでは、基板に赤外光を照射しその反射光を冷却CCDなどの撮像デバイスを用いて撮像することにより半導体デバイス像を得ていたため、冷却CCDの画素数に分解能が制限され、不鮮明な回路像しか得ることができなかった。
【0008】
そこで本発明は、従来の半導体デバイス検査システムを更に改良することを目的とし、特に、基板内部に形成されている半導体デバイスを鮮明に撮像することが可能な半導体デバイス検査装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記の課題を解決するために、本発明に係る半導体デバイス検査装置は、基板に設けられた半導体デバイスからの発光を検出し評価を行う半導体デバイス検査装置であって、基板の裏面より前記半導体デバイス像を撮像するための第一の撮像部と、基板からの発光を撮像するための第二の撮像部と、第一の撮像部によって撮像された第一の画像の画素データと、第二の撮像部によって撮像された第二の画像の画素データとを、それぞれ標準画素データに変換し、画像上の位置を一致させて重畳加算するための加算部と、加算部から出力される重量加算データに基づいて、表示部に再生画像を表示させる重畳表示制御手段とを備え、第一の撮像部は、XYスキャナによって赤外レーザ光をX−Y走査させて、半導体デバイス像を撮像するLSMユニットを含み、第二の撮像部は、基板からの発光を受光面に結像させて、基板の発光像を撮像する撮像デバイスを含み、加算部は、半導体デバイス像を撮像した第一の画像の画素データを、対応する変換関数によって第一標準画素データに変換し、発光像を撮像した第二の画像の画素データを、対応する変換関数によって第二標準画素データに変換するとともに、画像上の位置が一致された第一標準画素データ及び第二標準画素データを画素単位で重畳加算することを特徴とする。
【0010】
この様に、基板の裏面より半導体デバイスの回路像を撮像するための第一の撮像部と、基板からの発光を撮像するための第二の撮像部とをそれぞれ撮像対象物に適した撮像部を別々に設け、特に、第一の撮像部に分解能のよい顕微鏡を使用することによって、従来よりも鮮明な半導体デバイス像を撮像することが可能となる。
【0011】
また、本発明に係る半導体デバイス検査装置は、第一の撮像部がコンフォーカルレーザ顕微鏡を含むことを特徴としてもよい。この様に、コンフォーカルレーザ顕微鏡を用いると、共焦点光学系を用いた光学軸方向の分解能を高めることができるので、焦点から外れた層の配線のボケが重畳することなく鮮明な像を得ることができる。また、平面分解能が共焦点開口の大きさに依存して決定されるので、光軸方向に垂直な平面方向に関しても、高い分解能を得ることができる。故に、コンフォーカルレーザ顕微鏡を用いることによって、高解像度の画像を得ることができる。
【0012】
また、本発明に係る半導体デバイス検査装置は、第一の撮像部および第二の撮像部を倒立型または落射型として用いることを特徴としてもよい。このため、半導体デバイス検査装置の構造に応じて、それぞれの撮像部を倒立型または落射型として用いることができる。
【0013】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施形態について説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【0014】
図1は本発明に係る実施形態の構成図を示している。これは、落射型の撮像部を用いた実施形態である。この半導体デバイス検査装置は、暗箱1を有する観測部Aと、観測部A内に設置された冷却CCDカメラ7およびその他の構成要素を制御するための制御部Bと、冷却CCDカメラ7およびLSM(Laser Scanning Microscope:LSM)ユニット11から出力される画像信号が上記の制御部Bを介して入力され、所定の画像処理を行う画像処理部Cとを具備している。
【0015】
外部からの光の入射を遮断する暗箱1内には、測定対象である半導体デバイスが形成された面を下向きにした基板Sを載せて、XYZ座標方向へ移動させることにより基板Sを位置決めする電動XYZステージ3と、電動XYZステージ3に対向配置されると共に基板Sからの像を所定倍率で拡大などする撮像光学系4と、撮像光学系4を通過した光を分離する光学系5と、光学系5を透過した光を肉眼で観察する接眼レンズ6と、光学系5を透過した基板Sからの発光を撮像する冷却CCDカメラ7と、光学系5、光学系8および光学系9を介して基板Sに赤外光を照射する赤外光照射用ファイバ10と、光学系5、光学系8および光学系9を介して基板Sに形成された半導体デバイス像を撮像するLSMユニット11と、電動XYZステージ3を駆動制御するXYZ駆動部2と、基板Sに電気信号を印加するテストフィクチャ13とを備えており、暗箱1外部に設けられたバイアス印加制御部12aが、コネクタパネル12を介してテストフィクチャ13への制御信号の供給を行っている。
【0016】
観測部Aの詳細な構成を図2を用いて説明する。撮像光学系4は、半導体デバイスが形成された面を下に向けて配置された基板Sからの像を所定の倍率で拡大することができる対物レンズ系4aと、この対物レンズ系4aで拡大した像を冷却CCDカメラ7内部の受光面(図示せず)に結像させるための結像レンズ5aと、対物レンズ系4aと結像レンズ5aの間に介在されたビームスプリッタ5bとを有している。
【0017】
これら構成要素の作用を説明すると、基板Sにテストフィクチャ13より電圧を印加した状態で、基板Sから発生する光は対物レンズ系4aを透過し所定の倍率に拡大され、ビームスプリッタ5bを透過する。そして、その光を結像レンズ5aによって冷却CCDカメラ7の受光面に結像させることにより、基板Sの発光画像を得ることができる。
【0018】
また、観察部Aは、赤外線を照射する赤外光照射用ファイバ10と、赤外光照射用ファイバ10より照射された赤外光を透過するビームスプリッタ9bと、ビームスプリッタ9bより透過した光を対物レンズ系4aの出射瞳位置近傍に結像させ、基板Sをテレセントリックに照明するための瞳リレーレンズ9aおよび8aと、光路を折り曲げるミラー8bとを有する。
【0019】
これら構成要素の作用を説明すると、瞳リレーレンズ8aを透過した光はビームスプリッタ5bにより反射され、対物レンズ系4aを通して基板Sに入射される。基板Sに入射した光は、基板Sに形成されている半導体デバイスに反射散乱され、対物レンズ系4aに入射する。この光は、前述したように冷却CCDカメラ7に結像され、半導体デバイスの回路構造を撮像することが可能となる。
【0020】
更に、観察部Aは、赤外レーザ光を照射するレーザ導入ファイバ11aと、レーザ導入ファイバ11aから照射された赤外レーザ光を平行光にするコリメータ11bと、コリメータ11bにより平行光となった光を反射するビームスプリッタ11cと、ビームスプリッタ11cから反射された光をXY方向に走査するXYスキャナ11dと、走査された光を反射するビームスプリッタ9bとを有している。
【0021】
これら構成要素の作用を説明すると、前述したように、ビームスプリッタ9bから反射された光は光学系8、5および4を通って基板Sに照射され、基板S内に入射する。入射光に対する基板Sからの反射散乱光は半導体デバイスの回路構造を反映している。そして、反射光は入射光と逆の経路を辿り、ビームスプリッタ11cに到達し、ビームスプリッタ11cを透過する。
【0022】
観察部Aは、更にビームスプリッタ11cを透過した光を集光するコンデンサ11eと、コンデンサ11eによって集光された光を検出する検出用ファイバ11fとを備えている。この検出用ファイバ11fで検出された光は、基板Sに形成された半導体デバイスの回路像を反映した強度となっている。そのため、XYスキャナ11dによってレーザ導入ファイバ11aより導入された赤外レーザ光が基板S上をX−Y走査することにより、基板S内部の半導体デバイス像を鮮明に撮像することができる。
【0023】
以上のように、観察部Aによって基板Sの発光像および内部に形成されている半導体デバイスの回路像を撮像することが可能となる。ただし、通常操作において半導体デバイスの回路像を撮像するのはLSMユニット11であり、赤外光照射用ファイバ10を用いて冷却CCDカメラ7によって半導体デバイス像を撮像する方法は、後述する発光像と回路像の重畳加算方法を適用する際に用いられる。
【0024】
ここで、本実施形態は一実施形態を示しており、本発明に係る実施形態はこれに限られるものではない。例えば、撮像部にコンフォーカル顕微鏡を用いてもよい。また、電圧印加手段としてテストフィクチャ13ではなく、カンチレバーやLSIテスタなどを用いてもよい。また、本実施形態ではでは撮像光学系を落射型として用いたが、倒立型として用いてもよい。この場合、暗箱1内には、半導体デバイスが形成された面を上向きにして基板Sを載置するガラスチャックを有した、基板Sの位置決めを行う電動XYZステージと、基板S上部から所定の電気信号を印加する電圧印加部とを備えている。さらに、電動XYZステージに対して電圧印加部の反対側に倒立型の撮像部が配置される。この場合、電圧印加は基板Sの上部から行われ、また、基板S内部の半導体デバイスおよび発光像の撮像は、電動XYZステージの下側からガラスチャックを介して行われる。ここで、ガラスチャックは、LSMユニット11から照射される赤外レーザ光や基板S内部で発生する光に対して透明な部材でできているとする。
【0025】
次に、図1および図3を用いて制御部Bについて説明する。図3のブロック図において、点線はマイクロプロセッサ30aからの制御信号を伝達する方向を示している。制御部Bは観測部Aの光学系5および冷却CCDカメラ7並びにLSMユニット11およびテストフィクチャ13を制御している。
【0026】
詳細に述べると、ビームスプリッタ5bの角度および図示されない照明の光量は照明・ビームスプリッタ制御部23によって制御されている。冷却CCDカメラ7の画像読み出しおよびデジタル信号への変換、並びにシャッタ駆動および撮像速度はカメラコントロールユニット21に制御されている。LSMユニット11の画像読み出しおよびデジタル信号への変換、並びにスキャン速度および赤外レーザ強度はLSMコントロールユニット22によって制御されている。テストフィクチャ13の基板Sへの電気信号の印加はコネクタパネル12を介してバイアス印加ユニット24によって制御されている。だたし、これら制御部B内の制御装置は制御・画像処理部30の構成要素であるマイクロプロセッサ30aとインターフェース回路30hを介して入力制御されている。
【0027】
解析部Cにおける画像処理方法を図1および図3とともに説明する。図3のブロック図において、実線の矢印が画素データの伝達方向を示している。解析部Cは、種々の演算機能を有するマイクロプロセッサ30aを内蔵する制御・画像処理部30と、制御・画像処理部30に付随して接続されるマウス入力装置31、キーボード入力装置32およびカラーモニタ33とを備えている。ここで制御・画像処理部30には制御部Bから転送されてくる画素データDL,DCが入力される。
【0028】
図3に示すように、制御・画像処理部30は、制御部BのLSMコントロールユニット22およびカメラコントロールユニット21より転送されてくる所定個数づつの画素データDLおよびDCを1フレーム分の画素データを格納する画像メモリ30bおよび30cと、画像メモリ30bから読み出されてくる画素データDLを変換関数F1によって標準画素データに変換する画素位置変換テーブル30dと、画素メモリ30cから読み出されてくる画素データDCを変換関数F2によって標準画素データに変換する画素位置変換テーブル30eと、画素位置変換テーブル30dまたは30eから読み出されてくる画素データF1(DL)およびF2(Dc)を画素単位で重畳加算してその画素データ(F1(DL)+F2(Dc))を出力する重畳加算部30fと、重畳加算データ(F1(DL)+F2(Dc))をビデオ信号VDに変換する重畳表示制御部30gとを有している。
【0029】
ここで、別々の撮像系で撮像されたデータ、つまり冷却CCDカメラ16で撮像された画素データDcとLSMユニット11で撮像された画素データDLを重畳加算する方法について図4を参照して述べる。ここで、LSMユニット11は、例えば1024x1024の画素数を持ち、冷却CCDカメラ7は、例えば1000x1018の画素数を持つとする。また、LSMユニット11と冷却CCDカメラ7では視野サイズおよび視野位置(オフセットおよび回転)が異なっている。
【0030】
まず、図4(a)に示すような高精度に位置決めされたドットが格子状に形成されている高精度ドットチャートDを用意する。ただし、高精度ドットチャートDは赤外領域の波長の光を反射する部材で形成されているものとする。次に前述したように、LSMユニット11および赤外光照射用ファイバ10を使用した冷却CCDカメラ7で高精度ドットチャートDをそれぞれ撮像する。図4(b)はLSMユニット11で撮像した高精度ドットチャートDの画像を示し、図4(c)は冷却CCDカメラ7で撮像した高精度ドットチャートDの画像を示している。それぞれの画像は、画素数、視野サイズおよび視野位置(オフセットおよび回転)が異なっているため、お互いのドットの位置がずれていたり、格子状であるはずのドット配列が歪んでいたりする。
【0031】
次に、それぞれの画像の画素データDLおよびDCを高精度に位置決めされた格子状のドット画像の画素データに変換するための変換関数F1およびF2を作成する。LSMユニット11で撮像した画素データDLは変換関数F1によって変換され、その画素データF1(DL)による画像は、図4(d)に示すような高精度に位置決めされた格子状のドットの画像に変換される。同じように、冷却CCDカメラ7で撮像した画素データDCは変換関数F2によって変換され、その画素データF2(DC)による画像は、図4(e)に示すような高精度に位置決めされた格子状のドットの画像に変換される。この変換関数の作成は、使用する対物レンズごとに行われ、画素位置変換テーブル30dおよび30eに記憶させておく。また、必要に応じて変換関数F1およびF2の変更ができるようになっている。
【0032】
この様に、LSMユニット11および冷却CCDカメラ7によって撮像された画像は、変換関数F1およびF2によって標準画素データF1(DL)およびF2(DC)に変換されることになる。そして、標準画素データに変換された画素データF1(DL)およびF2(DC)が、重畳加算部30fにより重畳加算されることにより、重畳加算画素データ(F1(DL)+F2(DC))が作成される。
【0033】
次に、図3に示すように、重畳加算画素データ(F1(DL)+F2(DC))は、重畳表示制御部30gに入力され、これに基づいてビデオ信号VDが作成される。VDはカラーモニタ33に入力され、基板Sに形成されている半導体デバイスの回路構造の画像と基板Sからの発光像とが重畳加算された画像を、操作者がカラーモニタ33で観察することができる。
【0034】
更に、図3に示すように、マウス入力装置31およびキーボード入力装置32は、操作者が測定開始の指示や測定停止の指示、その他装置の動作を制御するための入力装置として機能する。
【0035】
以上のように本実施形態では、二つの異なる撮像部によって基板S内部に形成されている半導体デバイスの撮像または基板Sからの発光像を撮像し、それぞれ撮像された画素データを標準画素データに変換し、スーパーインポーズすることができる。これにより、カラーモニタ33上で基板Sに形成されている半導体デバイスのどの箇所で発光が生じているのか確認できる。なお、本実施形態は一実施形態を示しており、本発明に係る実施形態はこれに限られるものではない。
【0036】
次に、かかる構成の半導体デバイス検査装置の作動を図5に示すフローチャートに基づいて説明する。ただし、あらかじめ対物レンズごとに画素データを標準画素データに変換する変換関数F1およびF2の作成が行われているものとする。
【0037】
まず、同図中のステップ(a) において、観測者は、基板Sの半導体デバイスが形成されていない裏側を鏡面研磨し、その基板Sをその裏面側が対物レンズ系4aに対向するようにしてテストフィクチャ13に装着する。ここで、基板Sの裏面を鏡面研磨し基板Sを薄くするのは、裏面に照射された赤外光および基板Sで発生する光が基板S内部で吸収されるのを極力防ぐためである。
【0038】
次に、ステップ(b) において、観測者はマウス入力装置31若しくはキーボード入力装置32を操作し、LSMユニット11にて基板S内部に形成されている半導体デバイスの像の撮像を開始する。撮像された画像はカラーモニタ33に逐次表示され、観測者がカラーモニタ33に表示される画像を見ながら電動XYZステージ3をXY方向に移動させることにより、半導体デバイスSの観測すべき部分を特定することができる。また、電動XYZステージ3をZ方向に高さ調節することによって、合焦状態を設定することができる。
【0039】
次に、ステップ(c) において、マウス入力装置31若しくはキーボード入力装置32を操作し、基板Sに形成されている半導体デバイスへの電気信号の印加を指示すると、画像メモリ30bがその指示直前までに記憶していた1フレーム画分の画素データDLを保持する。そして、テストフィクチャ13が基板Sに所定の電気信号の印加を開始する。
【0040】
次に、ステップ(d)において、観測者はマウス入力装置31若しくはキーボード入力装置32を操作し、冷却CCDカメラ7による基板Sからの発光像の撮像開始を指示すると、暗箱1内の全ての光を消灯し、冷却CCDカメラ7によって基板Sの発光像の撮像を開始する。そして、その画像はカラーモニタ33に逐次表示され、観測者はカラーモニタ33に表示される画像を見ることができる。
【0041】
次に、ステップ(e)において、観測者はマウス入力装置31若しくはキーボード入力装置32を操作し、発光像の撮像の停止を指示すると、画像メモリ30cがその指示直前までに記憶していた1フレーム画分の画素データDCを保持する。画像メモリ30bに保持されていた画素データDLは、画素位置変換テーブル30dで変換関数F1によって標準画素データF1(DL)に変換される(ステップ(e))。同時に、画像メモリ30cに保持されていた画素データDcは画素位置変換テーブル30eで変換関数F2によって標準画素データF2(DC)に変換される(ステップ(f))。
【0042】
そして、標準画素データF1(DL)およびF2(DC)は順次タイミングに同期して同時に重畳加算部30fへ供給される。重畳加算部30fは、重畳加算画素データ(F1(DL)+F2(DC))を重畳表示制御部30gに出力し、重畳表示制御部30gは、重畳加算画素データ((F1(DL)+F2(DC))に基づいてビデオ信号VDを形成する。この結果、カラーモニタ33には、基板Sに形成されている半導体デバイスの像に発光箇所を示す像が、いわゆるスーパーインポーズされて静止画像が表示される(ステップ(g))。
【0043】
以上のように、図5に示すフローチャートに基づいて、半導体デバイス検査装置は操作され、基板Sの内部に形成された半導体デバイスの像を明瞭に撮像することができ、半導体デバイス像と基板Sにおける発光像をスーパーインポーズしてカラーモニタ33に表示することができる。これにより、基板Sの発光箇所による異常解析や信頼性評価などを行うことが可能となる。なお、本実施形態は一実施形態を示しており、本発明にかかる実施形態はこれに限られるものではない。例えば、カラーモニタ33に表示された画像を記録するビデオプリンタを更に備えてもよい。
【0044】
【発明の効果】
以上、説明したように本発明は、基板に形成された半導体デバイス像を撮像するのに適した分解能の高い撮像系を用いることにより、基板に形成された半導体デバイスの回路像をより明瞭に撮像することができる。また、基板に形成された半導体デバイスを撮像した画像および基板からの発光を撮像した画像、つまり別々の撮像系によって得られた画素データを、それぞれ標準画素データに変換する変換関数を作成し、変換関数によって変換したそれぞれの標準画素データをスーパーインポーズすることにより、基板に形成された半導体デバイスを撮像した画像および基板からの発光を撮像した画像の位置関係を確実に合わせてモニタに表示することができる。そのため、半導体デバイスのどの箇所で発光が生じているのか明確にとらえることができるようになり、基板の異常解析や信頼性評価などを確実に行うことが可能となる。
【図面の簡単な説明】
【図1】本発明にかかる半導体デバイス検査装置の一実施形態の全体構成を示す図である。
【図2】本実施形態にかかる撮像部の詳細な構成を示した図である。
【図3】本実施形態にかかる制御信号および画素データの流れを示すブロック図である。
【図4】本実施形態にかかる撮像部1によって撮像された画素データと、撮像部2によって撮像された画素データのスーパーインポーズ方法を示した図である。
【図5】本実施形態にかかる半導体デバイス検査装置の作動を説明するためのフローチャートである。
【図6】従来技術の半導体デバイス検査システムの全体構成を示す図である。
【符号の説明】
A…観測部、B…制御部、C…解析部、S…基板、S1…金属電極パッド、1…暗箱、2…XYZ駆動部、3…電動XYZステージ、4…撮像光学系、5…光学系、6…接眼レンズ、7…冷却CCDカメラ、8…光学系、9…光学系、10…赤外光照射用ファイバ、11…LSMユニット、12…コネクタパネル、13…テストフィクチャ、21…カメラコントロールユニット、22…LSMコントロールユニット、23…照明・ビームスプリッタ制御部、24…バイアス印加ユニット、30…制御・画像処理部、31…マウス入力装置、32…キーボード入力装置、33…カラーモニタ

Claims (2)

  1. 基板に設けられた半導体デバイスからの発光を検出し評価を行う半導体デバイス検査装置であって、
    前記基板の裏面より前記半導体デバイス像を撮像するための第一の撮像部と、
    前記基板からの発光を裏面より撮像するための第二の撮像部と、
    前記第一の撮像部によって撮像された第一の画像の画素データと、前記第二の撮像部によって撮像された第二の画像の画素データとを、それぞれ標準画素データに変換し、画像上の位置を一致させて重畳加算するための加算部と、
    前記加算部から出力される重量加算データに基づいて、表示部に再生画像を表示する表示制御手段と
    を備え
    前記第一の撮像部は、XYスキャナによって赤外レーザ光をX−Y走査させて、前記半導体デバイス像を撮像するLSMユニットを含み、
    前記第二の撮像部は、前記基板からの発光を受光面に結像させて、前記基板の発光像を撮像する撮像デバイスを含み、
    前記加算部は、前記半導体デバイス像を撮像した前記第一の画像の画素データを、対応する変換関数によって第一標準画素データに変換し、前記発光像を撮像した前記第二の画像の画素データを、対応する変換関数によって第二標準画素データに変換するとともに、画像上の位置が一致された前記第一標準画素データ及び前記第二標準画素データを画素単位で重畳加算することを特徴とする半導体デバイス検査装置。
  2. 前記第一の撮像部および前記第二の撮像部を倒立型または落射型として用いることを特徴とする請求項1記載の半導体デバイス検査装置。
JP19333599A 1999-07-07 1999-07-07 半導体デバイス検査装置 Expired - Fee Related JP4279412B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19333599A JP4279412B2 (ja) 1999-07-07 1999-07-07 半導体デバイス検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19333599A JP4279412B2 (ja) 1999-07-07 1999-07-07 半導体デバイス検査装置

Publications (2)

Publication Number Publication Date
JP2001024040A JP2001024040A (ja) 2001-01-26
JP4279412B2 true JP4279412B2 (ja) 2009-06-17

Family

ID=16306193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19333599A Expired - Fee Related JP4279412B2 (ja) 1999-07-07 1999-07-07 半導体デバイス検査装置

Country Status (1)

Country Link
JP (1) JP4279412B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4716686B2 (ja) * 2004-07-23 2011-07-06 オリンパス株式会社 顕微鏡装置
KR100869539B1 (ko) * 2007-04-13 2008-11-19 (주)제이티 반도체디바이스 검사장치
EP2351073B8 (en) * 2008-11-25 2018-11-07 Applied Materials, Inc. Apparatus for detecting micro-cracks in wafers
JP2013120075A (ja) * 2011-12-06 2013-06-17 Mitsubishi Electric Corp 故障解析装置および故障解析方法ならびにスクリーニングテスト装置およびスクリーニングテスト方法
TWI490482B (zh) * 2013-06-06 2015-07-01 Chroma Ate Inc 半導體元件之瑕疵檢測方法
JP6456301B2 (ja) * 2013-12-26 2019-01-23 浜松ホトニクス株式会社 画像処理方法、画像処理装置、画像処理プログラム、及び画像処理プログラムを記憶した記憶媒体
CN108132411B (zh) * 2017-12-29 2023-10-27 重庆市灵龙自动化设备有限公司 用于扩展坞的高效检测仪

Also Published As

Publication number Publication date
JP2001024040A (ja) 2001-01-26

Similar Documents

Publication Publication Date Title
KR101074560B1 (ko) 현미경 및 시료 관찰 방법
JPH0712749A (ja) 電子部品の外観検査装置および外観検査方法
TW200839227A (en) Automatic inspection system for flat panel substrate
JP2005504305A (ja) 三次元走査カメラ
JP2005283190A (ja) 異物検査方法及びその装置
JP3478612B2 (ja) 半導体デバイス検査システム
JP3300479B2 (ja) 半導体デバイス検査システム
JP4279412B2 (ja) 半導体デバイス検査装置
JP2000035319A (ja) 外観検査装置
KR20040035553A (ko) 고장 해석 방법
JP2000275594A (ja) 基板検査装置
TWI269886B (en) Microscope and specimen observation method
JP3964283B2 (ja) 非破壊検査装置
JP2009075068A (ja) パターン検査装置及びパターン検査方法
JP5281815B2 (ja) 光学デバイス欠陥検査方法及び光学デバイス欠陥検査装置
KR100778138B1 (ko) 평판디스플레이 패널의 검사 장치
JP4209555B2 (ja) 半導体検査装置
JPH03199947A (ja) はんだ付部検査方法とその装置並びに電子部品実装状態検査方法
JP2004535601A (ja) 顕微鏡対物レンズの構成
JPH05160234A (ja) ボンデイングワイヤ検査装置
JP2007310202A (ja) 共焦点顕微鏡
CN220542806U (zh) 一种晶圆集成检测装置
KR100951418B1 (ko) 이미지 중첩 장치 및 방법
WO1998049521A1 (fr) Installation pour inspecter des dispositifs a semi-conducteurs
JP2005024503A (ja) 表示用パネルの検査方法及び装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4279412

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees