JP2013120075A - 故障解析装置および故障解析方法ならびにスクリーニングテスト装置およびスクリーニングテスト方法 - Google Patents

故障解析装置および故障解析方法ならびにスクリーニングテスト装置およびスクリーニングテスト方法 Download PDF

Info

Publication number
JP2013120075A
JP2013120075A JP2011266896A JP2011266896A JP2013120075A JP 2013120075 A JP2013120075 A JP 2013120075A JP 2011266896 A JP2011266896 A JP 2011266896A JP 2011266896 A JP2011266896 A JP 2011266896A JP 2013120075 A JP2013120075 A JP 2013120075A
Authority
JP
Japan
Prior art keywords
semiconductor element
discrete semiconductor
intensity distribution
defective portion
photons
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011266896A
Other languages
English (en)
Inventor
Rui Toyoda
類 豊田
Naotaka Maekawa
直孝 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011266896A priority Critical patent/JP2013120075A/ja
Publication of JP2013120075A publication Critical patent/JP2013120075A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】半導体素子を破壊することなく不良箇所を特定するための故障解析装置と、故障解析方法と、スクリーニングテスト装置と、スクリーニングテスト方法とを提供する。
【解決手段】故障解析装置１には、ステージ治具２とプロービングテスト治具３が配置され、ステージ治具２の上方には、テストされる半導体素子から放射されるフォトンを集光する光学レンズ系６と、フォトンを検出する高感度検出器７とが配置されている。高感度検出器７では、半導体素子内で発生して半導体素子の側面から放射されるフォトンを蓄積することによって、フォトンの時間的な累積強度分布が検出される。
【選択図】図１

Description

本発明は、故障解析装置および故障解析方法ならびにスクリーニングテスト装置およびスクリーニングテスト方法に関し、特に、パワーデバイスの不良箇所を特定する故障解析装置と、その故障解析装置を適用した故障解析方法と、その故障解析装置の機能を有するスクリーニングテスト装置と、そのスクリーニングテスト装置を適用したスクリーニングテスト方法とに関するものである。
半導体素子において不良が発生している箇所、または、故障が生じている箇所（以下、「不良箇所」と記す。）を、半導体素子を破壊することなく特定するための検査手段として、液晶法、エミッション顕微鏡法、ＯＢＩＲＣＨ法（Optical Beam Induced Resistance CHange）等と称される手段がある。
液晶法は、液晶塗布法とも呼ばれており、半導体素子上に塗布した液晶の液晶層から液体層への温度による相転移を利用して、不良箇所で発生している異常発熱箇所を検出する方法である。エミッション顕微鏡法は、不良箇所で発生している微弱発光を検出する方法である。ＯＢＩＲＣＨ法は、半導体素子にレーザ光を照射し、レーザ光により抵抗が変化した箇所、つまり、不良箇所が原因で抵抗が変化している領域を特定する方法である。このような、半導体素子を非破壊で検査する手段を開示した文献の例として、特許文献１、特許文献２、特許文献３、特許文献４および特許文献５がある。
特開２００６−４７２９４号公報 特開平０２−３１１７５号公報 特開２００５−３０２８１７号公報 特開２００９−３８３９４号公報 特開２００１−２０３２４８号公報
しかしながら、上述した手段では、次のような問題点があった。まず、液晶法の場合には、液晶を相転移させるための発熱量が必要なため、発熱量が少ない半導体素子については不良箇所を特定することが困難になることがある。また、半導体素子上に塗布された液晶層を透過して半導体素子を観察することになるため、液晶と半導体素子を構成するそれぞれの層の屈折率の違いによって、不良箇所を特定することが困難になることがある。
次に、エミッション顕微鏡法とＯＢＩＲＣＨ法では、半導体素子の種類によって、不良箇所を特定できる場合とできない場合とがある。まず、半導体素子として、一般的なＬＳＩ（Large Scale Integrated circuit）の場合について説明する。ＬＳＩの表面には多数の金属配線が形成されている。
このため、ＬＳＩの表面から観察するエミッション顕微鏡法では、不良箇所から発光があったとしても、金属配線に遮られてしまい、発光を検出できない場合が多い。ＬＳＩの表面から観察するエミッション顕微鏡法によって不良箇所を特定することが可能な場合とは、不良箇所に発光があり、その不良箇所の上に金属配線が形成されていない場合のみである。金属配線が存在しない確率は数百分の一から数万分の一程度の場合が多く、不良箇所を特定することは困難である。
また、不良箇所にレーザ光を照射してＬＳＩの表面から不良箇所を検知するＯＢＩＲＣＨ法では、不良箇所が上層の金属配線の下方に位置するゲートトランジスタや下層の配線に存在する場合には、レーザ光が上層の金属配線に遮られてしまう。このため、不良箇所にレーザ光が照射されないため、抵抗が変化せず、不良箇所を特定することが困難になることがある。
一方、ＬＳＩの裏面には金属膜が形成されていない。また、ＬＳＩの半導体基板は発光を透過させる性質を有する。このため、不良箇所から発光がある場合、ＬＳＩの裏面から観察するエミッション顕微鏡法では、基板を透過した発光を検知して不良箇所を特定することが可能である。また、ＬＳＩの裏面から不良箇所を検知するＯＢＩＲＣＨ法では、レーザ光を照射してもレーザ光が遮られることはなく、不良箇所を特定することが可能である。
次に、半導体素子として、パワーデバイスの場合について説明する。パワーデバイスには、たとえば、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲート型バイポーラトランジスタ）、ダイオード等のディスクリートな半導体素子がある。このようなパワーデバイスでは、その表面は、厚さ数μｍ以上の、たとえば、アルミニウム等のメタル電極によって覆われている。また、パワーデバイスの裏面もメタル電極によって覆われている。
このようなメタル電極の内部に不良箇所がある場合には、不良箇所から発光があったとしても、発光はメタル電極を透過することができない。このため、パワーデバイスの表面から観察するエミッション顕微鏡法も、パワーデバイスの裏面から観察するエミッション顕微鏡法も、発光を検出することができず、不良箇所を特定することは困難である。
また、メタル電極以外の部分に不良箇所がある場合には、不良箇所からの発光は、パワーデバイスの表面のメタル電極あるいは裏面のメタル電極までは到達することができても、それぞれのメタル電極を透過することができない。このため、パワーデバイスの表面から観察するエミッション顕微鏡法も、パワーデバイスの裏面から観察するエミッション顕微鏡法も、発光を検出することができず、不良箇所を特定することは困難である。
メタル（メタル電極）の熱伝導率は、シリコン基板（半導体基板）の材質とされるシリコン（Ｓｉ）の熱伝導率や、層間膜の材質とされる酸化シリコン（ＳｉＯ2）の熱伝導率よりも高い。このため、不良箇所がメタル電極の内部にあるような場合に、レーザ光がメタル電極の表面に照射されたとしても、熱伝導率の高いメタルでは、不良箇所の熱分布は、すぐに正常な箇所の熱分布と同じ熱分布になってしまい、パワーデバイスの表面から検出するＯＢＩＲＣＨ法も、パワーデバイスの裏面から検出するＯＢＩＲＣＨ法も、不良箇所を特定することは困難である。
また、レーザ光を照射することによって抵抗が変化するような不良箇所であっても、そのような不良箇所がメタル電極以外の部分にあるような場合には、レーザ光はメタル電極の表面において吸収されて、不良箇所にまで到達することができない。このため、パワーデバイスの表面から検出するＯＢＩＲＣＨ法も、パワーデバイスの裏面から検出するＯＢＩＲＣＨ法も、不良箇所を特定することは困難である。
なお、たとえば、不良箇所が空洞であったり、不良箇所が隣接する正常部分とは熱伝導率が大きく異なる部材である場合のように、不良箇所の熱伝導率と正常部分の熱伝導率とが大きく異なる場合が考えられる。このような場合には、不良箇所と正常部分とでは、レーザ光をメタル電極に照射することによって発生する熱の熱伝導特性が異なり、不良箇所と正常部分とでは熱分布が異なってくる。このため、パワーデバイスの表面から検出するＯＢＩＲＣＨ法およびパワーデバイスの裏面から検出するＯＢＩＲＣＨ法によって、不良箇所を特定できることが想定される。
しかしながら、不良箇所が空洞であったり、不良箇所が隣接する正常部分とは熱伝導率が大きく異なる部材であるような割合は、解析対象物の全不良原因の百分の一程度である場合が多い。このため、パワーデバイスの表面から検出するＯＢＩＲＣＨ法およびパワーデバイスの裏面から検出するＯＢＩＲＣＨ法によって、不良箇所を特定できる可能性は高いとはいえない。
本発明は、上述した問題点を解決するためになされたものであり、その一つ目的は、パワーデバイスのように、上面（表面）と下面（裏面）とを金属膜（メタル電極）によって実質的に覆われた半導体素子の不良箇所を、半導体素子を破壊することなく特定するための故障解析装置を提供することであり、他の目的は、そのような故障解析装置を適用した故障解析方法を提供することであり、さらに他の目的は、故障解析装置の機能を有するスクリーニングテスト装置を提供することであり、さらに他の目的は、そのようなスクリーニングテスト装置を適用したスクリーニングテスト方法を提供することである。
本発明に係る故障解析装置は、側面、側面の一端側に位置する上面、および、側面の他端側に位置して上面と対向する下面を有し、上面と下面とが金属膜によって実質的に覆われたディスクリート半導体素子の不良箇所を特定するための故障解析装置であって、ステージ部とテスタ部と検出部と撮像部と制御部と画像表示部とを有している。ステージ部には、ディスクリート半導体素子が載置される。テスタ部は、ステージ部に載置されたディスクリート半導体素子に対して、所定の電気的テストを行う。検出部は、ステージ部の直上に配置され、テスタ部によりディスクリート半導体素子に所定の電気的テストを行っている間に、ディスクリート半導体素子の側面から放射されるフォトンを累積的に検出することによって、フォトンの強度分布を取得する。撮像部は、ステージ部の直上に配置され、ステージ部に載置されたディスクリート半導体素子の直上からの、上面を含むディスクリート半導体素子の外観画像を取得する。制御部は、フォトンの強度分布のデータと、ディスクリート半導体素子の外観画像のデータに基づいて、ディスクリート半導体素子の不良箇所を特定する。画像表示部は、ディスクリート半導体素子の外観画像、および、フォトンの強度分布の画像を表示する。検出部は、ディスクリート半導体素子の側面として、互いに交差する第１側面と第２側面のそれぞれから放射されるフォトンを累積的に検出することにより、フォトンの強度分布として、第１側面における第１強度分布と、第２側面における第２強度分布を取得する機能を備えている。制御部は、ディスクリート半導体素子の外観画像に、第１強度分布および第２強度分布を重ね合わせる処理を行ない、第１強度分布において強度が最も高い位置から第１側面に対して第１垂線を引くとともに、第２強度分布において強度が最も高い位置から第２側面に対して第２垂線を引き、第１垂線と第２垂線との交点を不良箇所として特定する機能を備えている。
本発明に係る故障解析方法は、側面、側面の一端側に位置する上面、および、側面の他端側に位置して上面と対向する下面を有し、上面と下面とが金属膜によって実質的に覆われたディスクリート半導体素子の不良箇所を特定するための故障解析方法であって、以下の工程を備えている。ディスクリート半導体素子に所定の電気的テストを行っている間に、ディスクリート半導体素子の側面から放射されるフォトンを累積的に検出することによって、フォトンの強度分布を取得する。ディスクリート半導体素子の直上からの、上面を含むディスクリート半導体素子の外観画像を取得する。フォトンの強度分布と、ディスクリート半導体素子の外観画像とに基づいて、ディスクリート半導体素子の不良箇所を特定する。フォトンの強度分布を取得する工程では、ディスクリート半導体素子の側面として、互いに交差する第１側面と第２側面のそれぞれから放射されるフォトンを累積的に検出することにより、フォトンの強度分布として、第１側面における第１強度分布と、第２側面における第２強度分布を取得する。不良箇所を特定する工程では、ディスクリート半導体素子の外観画像に、第１強度分布および第２強度分布を重ね合わせ、第１強度分布において強度が最も高い位置から第１側面に対して第１垂線を引くとともに、第２強度分布において強度が最も高い位置から第２側面に対して第２垂線を引き、第１垂線と第２垂線との交点を不良箇所として特定する。
本発明に係るスクリーニングテスト装置は、側面、側面の一端側に位置する上面、および、側面の他端側に位置して上面と対向する下面を有し、上面と下面とが金属膜によって実質的に覆われたディスクリート半導体素子の故障の有無を判定するためのスクリーニングテスト装置であって、ステージ部とテスタ部と検出部と撮像部と制御部と画像表示部とを有している。ステージ部は、ディスクリート半導体素子が載置される。テスタ部は、ステージ部に載置されたディスクリート半導体素子に対して、所定の電気的テストを行う。検出部は、ステージ部の直上に配置され、テスタ部によりディスクリート半導体素子に所定の電気的にテストを行っている間に、ディスクリート半導体素子の側面から放射されるフォトンを累積的に検出することによって、フォトンの強度分布を取得する。撮像部は、ステージ部の直上に配置され、ステージ部に載置されたディスクリート半導体素子の直上からの、上面を含むディスクリート半導体素子の外観画像を取得する。制御部は、フォトンの強度分布のデータと、ディスクリート半導体素子の外観画像のデータに基づいて、ディスクリート半導体素子の不良箇所を特定する。画像表示部は、ディスクリート半導体素子の外観画像、および、フォトンの強度分布の画像を表示する。検出部は、ディスクリート半導体素子の側面として、互いに交差する第１側面と第２側面のそれぞれから放射されるフォトンを累積的に検出することにより、フォトンの強度分布として、第１側面における第１強度分布と、第２側面における第２強度分布を取得する機能を備えている。制御部は、ディスクリート半導体素子の側面から放射されるフォトンを検出した場合に、ディスクリート半導体素子は不良品であると判定する機能と、ディスクリート半導体素子の外観画像に、第１強度分布および第２強度分布を重ね合わせる処理を行ない、第１強度分布において強度が最も高い位置から第１側面に対して第１垂線を引くとともに、第２強度分布において強度が最も高い位置から第２側面に対して第２垂線を引き、第１垂線と第２垂線との交点を不良箇所として特定する機能とを備えている。
本発明に係るスクリーニングテスト方法は、側面、側面の一端側に位置する上面、および、側面の他端側に位置して上面と対向する下面を有し、上面と下面とが金属膜によって実質的に覆われたディスクリート半導体素子の故障の有無を判定するためのスクリーニングテスト方法であって、以下の工程を備えている。ディスクリート半導体素子に所定の電気的テストを行っている間に、ディスクリート半導体素子の側面から放射されるフォトンを累積的に検出することによって、フォトンの強度分布を取得する。ディスクリート半導体素子の直上からの、上面を含むディスクリート半導体素子の外観画像を取得する。
フォトンの強度分布と、ディスクリート半導体素子の外観画像とに基づいて、ディスクリート半導体素子の不良箇所を特定する。フォトンの強度分布を取得する工程では、ディスクリート半導体素子の側面として、互いに交差する第１側面と第２側面のそれぞれから放射されるフォトンを累積的に検出することにより、フォトンの強度分布として、第１側面における第１強度分布と、第２側面における第２強度分布を取得する。不良箇所を特定する工程では、ディスクリート半導体素子の側面から放射されるフォトンを検出した場合に、ディスクリート半導体素子は不良品であると判定する。また、ディスクリート半導体素子の外観画像に、第１強度分布および第２強度分布を重ね合わせ、第１強度分布において強度が最も高い位置から第１側面に対して第１垂線を引くとともに、第２強度分布において強度が最も高い位置から第２側面に対して第２垂線を引き、第１垂線と第２垂線との交点を不良箇所として特定する。
本発明に係る故障解析装置または故障解析方法によれば、ディスクリート半導体素子を破壊することなく、不良箇所を特定することができる。
本発明に係るスクリーニングテスト装置またはスクリーニングテスト方法によれば、ディスクリート半導体素子を破壊することなく、良不良を判定することができるとともに、ディスクリート半導体素子を破壊することなく、不良箇所を特定することができる。
本発明の実施の形態１に係る故障解析装置の構造を概略的に示す斜視図である。 同実施の形態において、故障解析の対象とされるＩＧＢＴを示す斜視図である。 同実施の形態において、図２に示すＩＧＢＴの平面図である。 同実施の形態において、図２に示すＩＧＢＴの底面図である。 同実施の形態において、図２に示すＩＧＢＴの正面図である。 同実施の形態において、故障解析の対象とされるＩＧＢＴの断面構造と不良箇所を説明するための斜視図である。 同実施の形態において、図６に示す断面線ＶＩＩ−ＶＩＩにおける断面図である。 同実施の形態において、図６に示す断面線ＶＩＩＩ−ＶＩＩＩにおける断面図である。 同実施の形態において、不良箇所の第１例を示す、図７に示す断面図に対応する断面図である。 同実施の形態において、不良箇所の第２例を示す、図７に示す断面図に対応する断面図である。 同実施の形態において、不良箇所の第３例を示す、図７に示す断面図に対応する断面図である。 同実施の形態において、不良箇所の第４例を示す、図７に示す断面図に対応する断面図である。 同実施の形態において、故障解析装置による故障解析方法を説明するための、故障解析の対象とされるＩＧＢＴを示す平面図である。 同実施の形態において、図１３に示す断面線ＸＩＶ−ＸＩＶにおける断面図である。 同実施の形態において、故障解析装置によるＩＧＢＴの故障解析方法を説明するための斜視図である。 同実施の形態において、故障解析装置による故障解析の原理を説明するためのＩＧＢＴを示す平面図である。 同実施の形態において、故障解析の対象とされるＩＧＢＴにおける不良箇所から発生するフォトンの放射の様子を示す、図１６に示す断面線ＸＶＩＩ−ＸＶＩＩに沿った断面図である。 同実施の形態において、故障解析の対象とされるＩＧＢＴの一側面から放射されるフォトンの強度分布を示すグラフと、他の側面から放射されるフォトンの強度分布を示すグラフとを、そのＩＧＢＴとともに示す斜視図である。 同実施の形態において、検出されたフォトンの強度分布とＩＧＢＴの画像に基づいて不良箇所を特定する方法を説明するための斜視図である。 本発明の実施の形態２に係る、故障解析装置による故障解析方法を説明するための斜視図である。 同実施の形態において、不良箇所を特定する方法を説明するためのモニターの画面を示す第１の部分斜視図である。 同実施の形態において、不良箇所を特定する方法を説明するためのモニターの画面を示す第２の部分斜視図である。 同実施の形態において、不良箇所を特定する方法を説明するためのモニターの画面を示す第３の部分斜視図である。 同実施の形態において、不良箇所を特定する方法を説明するためのモニターの画面を示す第４の部分斜視図である。 同実施の形態において、不良箇所を特定する方法を説明するためのモニターの画面を示す第５の部分斜視図である。 同実施の形態において、不良箇所を特定する方法を説明するためのモニターの画面を示す第６の部分斜視図である。 同実施の形態において、故障解析の対象とされる他のＩＧＢＴとして、不良箇所が２箇所存在するＩＧＢＴを示す上面図である。 同実施の形態において、図２７に示す断面線ＸＸＶＩＩＩ−ＸＸＶＩＩＩにおける断面図である。 同実施の形態において、図２７に示す断面線ＸＸＩＸ−ＸＸＩＸにおける断面図である。 同実施の形態において、図２７〜図２９に示す他のＩＧＢＴの不良箇所を特定する方法を説明するためのモニターの画面を示す第１の部分斜視図である。 同実施の形態において、図２７〜図２９に示す他のＩＧＢＴの不良箇所を特定する方法を説明するためのモニターの画面を示す第２の部分斜視図である。 同実施の形態において、故障解析の対象とされるさらに他のＩＧＢＴとして、不良箇所が３箇所存在するＩＧＢＴを示す上面図である。 同実施の形態において、図３２に示す断面線ＸＸＸＩＩＩ−ＸＸＸＩＩＩにおける断面図である。 同実施の形態において、図３２に示す断面線ＸＸＸＩＶ−ＸＸＸＩＶにおける断面図である。 同実施の形態において、図３２に示す断面線ＸＸＸＶ−ＸＸＸＶにおける断面図である。 同実施の形態において、図３２〜図３５に示すさらに他のＩＧＢＴの不良箇所を特定する方法を説明するためのモニターの画面を示す第１の部分斜視図である。 同実施の形態において、図３２〜図３５に示すさらに他のＩＧＢＴの不良箇所を特定する方法を説明するためのモニターの画面を示す第２の部分斜視図である。 本発明の実施の形態３に係る故障解析装置の構造を概略的に示す斜視図である。 本発明の実施の形態４に係る、故障解析装置による故障解析方法を説明するためのフローチャートである。 同実施の形態において、製造ラインにおいて行なわれる欠陥検査を説明するためのウェハを示す平面図である。 同実施の形態において、ウェハの欠陥マップの一例を示す平面図である。 同実施の形態において、図４１に示されるウェハの一チップを故障解析の対象として故障解析方法を説明するための斜視図である。 同実施の形態において、不良箇所を特定する方法を説明するためのモニターの画面を示す部分斜視図である。 同実施の形態において、故障解析装置によって特定される不良箇所と、欠陥マップの欠陥位置とを照合する様子を示す平面図である。 本発明の実施の形態５に係るスクリーニングテスト装置の構造を概略的に示す斜視図である。 同実施の形態において、ＩＧＢＴのチップテストにおける問題点を説明するためのＩＧＢＴを示す平面図である。 同実施の形態において、図４６に示す断面線ＸＬＶＩＩ−ＸＬＶＩＩにおける断面図である。 本発明の実施の形態６に係る、スクリーニングテスト装置によるスクリーニングテスト方法を説明するためのフローチャートである。 同実施の形態において、図４５に示すスクリーニングテスト装置によるスクリーニングテスト方法を説明するための斜視図である。 同実施の形態において、不良箇所を特定する方法を説明するためのモニターの画面を示す第１の部分斜視図である。 同実施の形態において、不良箇所を特定する方法を説明するためのモニターの画面を示す第２の部分斜視図である。 同実施の形態において、不良箇所を特定する方法を説明するためのモニターの画面を示す第３の部分斜視図である。 同実施の形態において、不良箇所を特定する方法を説明するためのモニターの画面を示す第４の部分斜視図である。 本発明の実施の形態７に係るスクリーニングテスト装置の構造を概略的に示す斜視図である。 本発明の実施の形態８に係る、スクリーニングテスト装置によるスクリーニングテスト方法を説明するためのフローチャートである。 同実施の形態において、図５４に示すスクリーニングテスト装置によるスクリーニングテスト方法を説明するための斜視図である。 本発明の実施の形態９に係るスクリーニングテスト方法を説明するためのフローチャートである。 同実施の形態において、図５７に示すフローチャートにおけるステップＴ１を説明するためのＩＧＢＴを示す平面図である。 同実施の形態において、図５８に示す断面線ＬＩＸ−ＬＩＸにおける断面図である。 同実施の形態において、図５７に示すフローチャートにおけるステップＴ１を説明するためのＩＧＢＴを示す他の平面図である。 同実施の形態において、図６０に示す断面線ＬＸＩ−ＬＸＩにおける断面図である。
実施の形態１
ここでは、故障解析装置と、故障解析対象の一例とされるＩＧＢＴについて説明する。まず、図１に示すように、故障解析装置１には、故障解析の対象の半導体素子（チップ）が載置されるステージ治具２と、そのステージ治具２に載置された半導体素子にテストを行うプロービングテスト治具３が配置されている。ステージ治具２の上方には、テストされる半導体素子から放射されるフォトンを集光する光学レンズ系６と、フォトンを検出する高感度検出器７とが配置されている。フォトンを検出するために、ステージ治具２、プロービングテスト治具３、光学レンズ系６および高感度検出器７は、暗箱１１内に配置されている。
各部の構造について説明する。プロービングテスト治具３には、半導体素子の所定の電極に接触する複数のプローブ針４ａ，４ｂ，４ｃが取り付けられている。プロービングテスト治具３は、ケーブル８ａを介して電気特性評価用テスタ５に電気的に接続されている。その電気特性評価用テスタ５は、ケーブル８ｃを介して制御コンピュータ９に電気的に接続されている。
電気特性評価用テスタ５によって、半導体素子（ＩＧＢＴ等）が不良品であると判定したテストと同じ内容のテストが、その半導体素子に対して実施される。テストに基づいて、電気特性評価用テスタ５によって測定される電圧値と電流値とは、制御コンピュータ９に入力される。制御コンピュータ９では、入力された電圧値と電流値に基づいて、電圧印加条件と電気特性が求められる。その電圧印加条件と電気特性のデータは、制御コンピュータ９の内蔵メモリ、あるいは、ハードディスク等の外部メモリに保存される。
電気特性評価用テスタ５によって半導体素子に対してテストが実施されている間に、ステージ治具２の上方に配置されている高感度検出器７は、半導体素子内で発生して半導体素子の側面から放射されるフォトンを、半導体素子の直上から検出することになる。高感度検出器７では、所定時間内に放射されるフォトンを蓄積することによって、フォトンの時間的な累積強度分布が検出される。また、高感度検出器７は、ステージ治具２に載置された半導体素子の外観を撮影する機能を有する。高感度検出器７は、ケーブル８ｂを介して制御コンピュータ９に電気的に接続されている。
そのような高感度検出器７として、固体撮像素子（ＣＣＤ：Charge Coupled Device）を適用した検出器があり、たとえば、浜松ホトニクス株式会社製のＣ−ＣＣＤカメラ、ＳＩ−ＣＣＤカメラ、あるいは、ＩｎＧａＡｓカメラ等がある。光学レンズ系６は、Ｃ−ＣＣＤカメラ等の前に配置されて、必要とされる波長のフォトンを透過させるレンズが配置される。高感度検出器７によって撮影された半導体素子の外観は、画像データとして制御コンピュータ９に入力される。その画像データは、制御コンピュータ９の内蔵メモリ、あるいは、ハードディスク等の外部メモリに保存される。
また、高感度検出器７によって検出された、半導体素子の不良箇所から発生して半導体素子の側面から放射されるフォトンの時間的な累積強度分布のデータは、制御コンピュータ９に入力される。入力されたフォトンの時間的な累積強度分布のデータは、制御コンピュータ９の内蔵メモリ、あるいは、ハードディスク等の外部メモリに保存される。
制御コンピュータ９に接続されたモニター１０には、電気特性評価用テスタ５によって測定された、電圧印加条件と電気特性との結果が表示される。また、高感度検出器７によって撮影された半導体素子の外観画像が表示される。さらに、フォトンの時間的な累積強度分布が、２次元の画像として半導体素子の外観画像に重ね合わせて表示される。後述するように、重ね合わせられたフォトンの時間的な累積強度分布の画像と半導体素子の外観画像とに基づいて、半導体素子の不良箇所が特定されることになる。
次に、故障解析装置１による解析原理を説明する前に、故障解析の対象として、パワーデバイス等のディスクリート半導体素子の一例であるＩＧＢＴの外観とその断面構造について説明する。図２、図３、図４および図５に示すように、ＩＧＢＴ３０の表面（上面）は、エミッタ電極３１およびゲート電極３２によって実質的に覆われている。そのエミッタ電極３１およびゲート電極３２を取り囲むように、ＩＧＢＴ３０の表面にはガードリング部メタル配線３３が形成されている。ＩＧＢＴ３０の裏面（下面）は、コレクタ電極３６によって覆われている。一方、ＩＧＢＴの側面には、電極は形成されておらず、ウェハ（基板）をダイシングすることによって露出した断面が、基板３７の端面（側面）として露出している。
次に、ＩＧＢＴの断面構造について説明する。図６、図７および図８に示すように、基板３７の表面側には、層間膜または不純物注入領域３８が形成されている。その層間膜または不純物注入領域３８の上に、エミッタ電極３１とゲート電極３２が形成されている。また、層間膜または不純物注入領域３８を取り囲むように、ガードリング部不純物注入領域４０が形成されている。そのガードリング不純物注入領域４０の上に、ガードリング部メタル配線３３が形成されている。一方、基板３７の裏面側には、コレクタ部不純物注入領域３９が形成されている。そのコレクタ部不純物注入領域３９の上（下面側）に、コレクタ電極３６が形成されている。
上述した故障解析装置１では、エミッタ電極３１、ゲート電極３２およびコレクタ電極３６以外の領域に不良箇所が存在するＩＧＢＴについて、その不良箇所が特定される。エミッタ電極３１、ゲート電極３２およびコレクタ電極３６以外の領域に不良箇所が存在する場合としては、図９に示すように、層間膜または不純物注入領域３８に不良箇所４１がある場合、図１０に示すように、ガードリング部不純物注入領域４０に不良箇所４１がある場合、図１１に示すように、基板３７に不良箇所４１がある場合、図１２に示すように、コレクタ部不純物注入領域３９に不良箇所４１がある場合が想定される。
次に、故障解析の対象として、図１３および図１４に示される、不良箇所４１が層間膜または不純物注入領域３８にあるＩＧＢＴ３０を例に挙げて、故障解析装置１による解析原理について説明する。図１５に示すように、故障解析の対象とされるＩＧＢＴ３０は、ステージ治具２に載置される。そのＩＧＢＴ３０に対して、プローブ針４ａ〜４ｃをＩＧＢＴ３０の所定の電極に接触させて、そのＩＧＢＴ３０を不良品と判定したテストと同じ内容のテストが実施される。
不良箇所４１は、故障解析の対象とされるＩＧＢＴ３０のサイズに比べて非常に小さい。このため、不良箇所からフォトン（発光）が発生した場合には、その発光を点光源として扱っても問題はないと考えられる。また、ＩＧＢＴ３０の内部においてフォトンが伝播する距離は短いため、ＩＧＢＴ３０の内部におけるフォトンの透過性は等方性としても問題はないと考えられる。さらに、不良箇所から発生したフォトン（発光）は極微弱であるため、ＩＧＢＴ３０の内部を伝播するフォトンが電極に到達し、その電極によって反射される現象を考慮しなくても問題はないと考えられる。
そうすると、図１６および図１７に示すように、不良箇所４１において発生したフォトン５１は、ＩＧＢＴ３０の内部を透過して伝播し、ＩＧＢＴ３０の側面からＩＧＢＴ３０の外部にまで伝播していると捉えても問題はないと考えられる。故障解析装置１では、このＩＧＢＴ３０の側面からＩＧＢＴ３０の外部へ放射されるフォトンを、高感度検出器７によって検出することによって不良箇所が特定される。
ここで、図１５に示すように、ＩＧＢＴ３０の側面として、一側面を側面ＳＹとし、その側面ＳＹに対してほぼ直交する他の側面を側面ＳＸとする。高感度検出器７によって、側面ＳＹと側面ＳＸのそれぞれからＩＧＢＴ３０の外部へ放射されるフォトンを所定時間が経過するまで累積的に検出することによって、フォトンの時間的な累積強度分布が観測される。図１８には、側面ＳＹからＩＧＢＴ３０の外部へ放射されるフォトンの時間的な累積強度分布（グラフＡ）と、側面ＳＸからＩＧＢＴ３０の外部へ放射されるフォトンの時間的な累積強度分布（グラフＢ）とが、ＩＧＢＴ３０とともに示されている。
ここで、不良箇所４１から側面ＳＹに引いた垂線と側面ＳＹとの交点をＣＹとする。また、不良箇所４１から側面ＳＸに引いた垂線と側面ＳＸとの交点をＣＸとする。グラフＡは、交点ＣＹを通り、側面ＳＹに垂直、かつ、ＩＧＢＴの底面に平行な平面における、側面ＳＹから放射されるフォトンの時間的な累積強度分布である。グラフＢは、交点ＣＸを通り、側面ＳＸに垂直、かつ、ＩＧＢＴの底面に平行な平面における、側面ＳＸから放出されるフォトンの時間的な累積強度分布である。
制御コンピュータ９では、高感度検出器７によって撮影されたＩＧＢＴ３０の外観画像のデータと、フォトンの時間的な累積強度分布のデータとに基づいて、ＩＧＢＴ３０の外観画像にフォトンの時間的な累積強度分布のグラフ（グラフＡ，Ｂ）が重ね合わされ、図１９に示すように、その重ね合わせた画像がモニター１０に表示される。
モニター１０では、制御コンピュータ９によって、グラフの累積強度が最も高い位置（部分）から、ＩＧＢＴの外観画像における側面に対して垂線が表示される。このＩＧＢＴの場合には、側面ＳＹにおいて検出されたフォトンの時間的な累積強度分布のグラフに対して垂線ＶＬ１が表示され、側面ＳＸにおいて検出されたフォトンの時間的な累積強度分布のグラフに対して垂線ＶＬ２が表示される。そして、制御コンピュータ９により、その垂線ＶＬ１と垂線ＶＬ２とが交差している箇所が、不良箇所であると特定される。不良箇所が特定されたＩＧＢＴでは、必要に応じて、不良箇所を物理的な解析手法によって露出させて、不良の原因究明が行われることになる。
上述した故障解析装置１によれば、ＩＧＢＴ（パワーデバイス）のように、表面と裏面とを電極によって実質的に覆われた半導体素子の故障解析において、電極を除去することなく非破壊で、しかも、電気的な負荷を加えることなく、不良箇所を特定することができる。なお、半導体素子の裏面から観察するエミッション顕微鏡法によれば、上述した方法によって不良箇所を特定することが可能である。
実施の形態２
ここでは、前述した故障解析装置を適用した故障解析方法について、さらに具体的に説明する。故障解析の対象とされる半導体素子は、パワーデバイス（ＩＧＢＴ、ダイオード等）等のディスクリート半導体素子である。ディスクリート半導体素子では、その表面の大部分が数μｍ以上の厚さを有するメタル電極によって覆われている。また、ディスクリート半導体素子の裏面もメタル電極によって覆われている。
そのようなディスクリート半導体素子として、前述した、層間膜または不純物注入領域に不良箇所が存在するＩＧＢＴ（図１３および図１４参照）を例に挙げて、その故障解析方法（手順）について説明する。
（ステップ１）
まず、図２０に示すように、故障解析の対象とされるＩＧＢＴ３０がステージ治具２の上に載置される。このとき、ＩＧＢＴ３０のコレクタ電極３６がステージ治具２に確実に接触するように載置される。また、ＩＧＢＴ３０をステージ治具２に固定してもよいし、固定しなくてもよい。さらに、ＩＧＢＴ３０をステージ治具３０に載置する作業としては、手作業でも自動でもよい。
（ステップ２）
次に、ＩＧＢＴ３０のエミッタ電極３１に、プロービングテスト治具３のプローブ針４ａを確実に接触させる。
（ステップ３）
次に、ＩＧＢＴ３０のゲート電極３２に、プロービングテスト治具３のプローブ針４ｂを確実に接触させる。
（ステップ４）
次に、ＩＧＢＴ３０のコレクタ電極３６に接触しているステージ治具２に、プロービングテスト治具３のプローブ針４ｃを確実に接触させる。
なお、ステップ２〜４では、プローブ針４ａ〜４ｃを対応する電極に接触させるのに、手作業でもよいし、自動でもよい。また、これらの接触作業を同時に行ってもよい。さらに、これらの作業の順序を入れ換えても差し支えない。
（ステップ５）
次に、高感度検出器７により、ステージ治具２に載置されたＩＧＢＴの外観が撮影される。撮影されたＩＧＢＴの外観は、画像データとして制御コンピュータ９に入力されて、図２１に示すように、外観画像ＧＡがモニター１０に表示される。また、ＩＧＢＴの外観画像ＧＡのデータは、制御コンピュータ９の内蔵メモリ、あるいは、ハードディスク等の外部メモリに保存される。
（ステップ６）
次に、電気特性評価用テスタ５によって、故障解析の対象されるＩＧＢＴが不良品であると判定したテストと同じ内容のテストが、その半導体素子に対して実施される。たとえば、不良品であると判定したテストがＩＣＥＳあるいはＩＧＥＳ等の場合には、そのテスト（ＩＣＥＳあるいはＩＧＥＳ）が、半導体素子に対して行われる。ここで、ＩＣＥＳとは、コレクタ・エミッタ間遮断電流をいい、指定された条件のもとで、遮断状態のコレクタ・エミッタ間に電圧を印加したときに、コレクタに流れる電流をいう。また、ＩＧＥＳとは、ゲート・エミッタ間の漏れ電流をいい、指定された条件のもとで、ゲート・エミッタ間に電圧を印加したときに、ゲートに流れる電流をいう。
テストに基づいて、電気特性評価用テスタ５によって測定される電圧値と電流値とは、制御コンピュータ９に入力される。制御コンピュータ９では、入力された電圧値と電流値に基づいて、電圧印加条件と電気特性が求められる。その電圧印加条件と電気特性は、図２２に示すように、モニター１０に表示される（点線枠Ａ内参照）。また、電圧印加条件と電気特性のデータは、制御コンピュータ９の内蔵メモリ、あるいは、ハードディスク等の外部メモリに保存される。
（ステップ７）
次に、電気特性評価用テスタ５によりＩＧＢＴにテストが行われている間に、ＩＧＢＴ内で発生してＩＧＢＴの側面から放射されるフォトンが、ステージ治具２の上方に配置されている高感度検出器７によって検出される。高感度検出器７では、所定時間内に発生するフォトンを蓄積することによって、フォトンの時間的な累積強度分布が検出される。検出された、フォトンの時間的な累積強度分布のデータは、制御コンピュータ９に入力されて、図２３に示すように、グラフＧ１およびグラフＧ２として、モニター１０に表示される。また、そのデータは、制御コンピュータ９の内蔵メモリ、あるいは、ハードディスク等の外部メモリに保存される。なお、ＩＧＢＴに不良箇所がない場合には、フォトンが検出されないために、モニター１０にグラフは表示されない。
（ステップ８）
次に、制御コンピュータ９により、フォトンの時間的な累積強度分布のグラフＧ１，Ｇ２と、ＩＧＢＴの外観画像ＧＡとを重ね合わす処理が行われる。図２４に示すように、モニター１０では、ＩＧＢＴの外観画像ＧＡに、フォトンの時間的な累積強度分布のグラフＧ１，Ｇ２を重ねた画像が表示される。この画像のデータも、制御コンピュータ９の内蔵メモリ、あるいは、ハードディスク等の外部メモリに保存される。
（ステップ９）
次に、ＩＧＢＴの外観画像ＧＡと、フォトンの時間的な累積強度分布のグラフＧ１，Ｇ２とを重ね合わせた画像に基づいて、不良箇所が特定する処理が行われる。まず、グラフの累積強度分布が最も高い部分（頂点）が抽出され、その頂点から、ＩＧＢＴの外観画像における側面に対して垂線（補助線）が引かれる。図２５に示すように、ＩＧＢＴの側面ＳＹにおいて検出されたフォトンの時間的な累積強度分布のグラフＧ１に対して垂線（補助線）ＶＬ１が引かれる。また、側面ＳＸにおいて検出されたフォトンの時間的な累積強度分布のグラフＧ２に対して垂線（補助線）ＶＬ２が引かれる。この垂線（補助線）ＶＬ１，ＶＬ２を引く作業としては、外観とグラフＧ１，Ｇ２とを重ね合わせた画像を印刷した紙面上で行ってもよいし、モニター１０にて画像をソフト的に処理するようにしてもよい。
（ステップ１０）
次に、２本の垂線（補助線）ＶＬ１，ＶＬ２に基づいて不良箇所が特定される。すなわち、図２６に示すように、垂線（補助線）ＶＬ１と垂線（補助線）ＶＬ２とが交差している箇所が、不良箇所４１であると特定される。こうして、故障解析装置による一連の故障解析が完了する。
（ステップ１１）
故障解析が完了したＩＧＢＴはステージ治具２から取り外され、その後、新たなＩＧＢＴがステージ治具２に載置されて、そのＩＧＢＴについて同様の故障解析が行われることになる。また、不良箇所が特定されたＩＧＢＴについては、必要に応じて、不良箇所を物理的な解析手法によって露出させて、不良の原因究明が行われることになる。
上述した故障解析方法によれば、ＩＧＢＴ（パワーデバイス）のように、表面と裏面とを電極（メタル電極）によって実質的に覆われた半導体素子の故障解析を行なうに際して、電極を除去することなく非破壊で、しかも、電気的な負荷を加えることなく、不良箇所を特定することができる。
なお、上述した故障解析方法では、故障解析の対象とされるＩＧＢＴとして、不良箇所が１箇所の場合を例に挙げて説明したが、不良箇所が複数存在するＩＧＢＴについても、その不良箇所を特定することができる。
まず、図２７、図２８および図２９に示すように、故障解析の対象とされるＩＧＢＴの層間膜または不純物注入領域３８に、２箇所の不良箇所４１ａ，４１ｂが存在する場合を想定して説明する。
このＩＧＢＴの場合には、上述したステップ１〜ステップ９と同様のステップを経て、図３０に示すように、ＩＧＢＴの外観画像ＧＡに、フォトンの時間的な累積強度分布のグラフＧ１，Ｇ２，Ｇ３，Ｇ４を重ねた画像が表示される。このとき、不良箇所のそれぞれから発生したフォトンの時間的な累積強度分布は、故障解析の対象とされるＩＧＢＴ（被解析物）の側面から物理的に近い距離に現れることになる。そして、その画像に、垂線（補助線）ＶＬ１，ＶＬ２，ＶＬ３，ＶＬ４が引かれる。
次に、ステップ１０と同様のステップを経て、４本の垂線（補助線）ＶＬ１，ＶＬ２，ＶＬ３，ＶＬ４に基づいて不良箇所が特定される。すなわち、図３１に示すように、垂線（補助線）ＶＬ１と垂線（補助線）ＶＬ２とが交差している箇所が、不良箇所４１ａであると特定される。また、垂線（補助線）ＶＬ３と垂線（補助線）ＶＬ４とが交差している箇所が、不良箇所４１ｂであると特定される。こうして、不良箇所が２箇所存在するようなＩＧＢＴの場合であっても、それぞれの不良箇所を特定することができる。
次に、図３２、図３３、図３４および図３５に示すように、故障解析の対象とされるＩＧＢＴの層間膜または不純物注入領域３８に、３箇所の不良箇所４１ａ，４１ｂ，４１ｃが存在する場合を想定して説明する。
このＩＧＢＴの場合には、上述したステップ１〜ステップ９と同様のステップを経て、図３６に示すように、ＩＧＢＴの外観画像ＧＡに、フォトンの時間的な累積強度分布のグラフＧ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５，Ｇ６を重ねた画像が表示される。このとき、不良箇所のそれぞれから発生したフォトンの時間的な累積強度分布は、故障解析の対象とされるＩＧＢＴ（被解析物）の側面から物理的に近い距離に現れることになる。そして、その画像に、垂線（補助線）ＶＬ１，ＶＬ２，ＶＬ３，ＶＬ４，ＶＬ５，ＶＬ６が引かれる。
次に、ステップ１０と同様のステップを経て、６本の垂線（補助線）ＶＬ１，ＶＬ２，ＶＬ３，ＶＬ４，ＶＬ５，ＶＬ６に基づいて不良箇所が特定される。すなわち、図３７に示すように、垂線（補助線）ＶＬ１と垂線（補助線）ＶＬ２とが交差している箇所が、不良箇所４１ａであると特定される。また、垂線（補助線）ＶＬ３と垂線（補助線）ＶＬ４とが交差している箇所が、不良箇所４１ｂであると特定される。そして、垂線（補助線）ＶＬ５と垂線（補助線）ＶＬ６とが交差している箇所が、不良箇所４１ｃであると特定される。こうして、不良箇所が３箇所存在するようなＩＧＢＴの場合であっても、それぞれの不良箇所を特定することができる。
実施の形態３
ＩＧＢＴ等の半導体素子の製造プロセスにおいては、その工程の途中において、随時、欠陥検査が行われる。欠陥検査工程では、ウェハにおいて半導体素子となるチップ領域に欠陥が存在するか否かが検査される。欠陥が見つかった場合には、その欠陥のウェハ上における位置（物理的位置）は、品質管理のために、欠陥マップ情報として保存される。ここでは、そのような欠陥検査の結果とリンクさせた故障解析装置について説明する。
図３８に示すように、故障解析装置１では、制御コンピュータ９は、欠陥マップ情報を取り込むために、欠陥検査結果を管理するサーバ２０と繋がっている。なお、これ以外の構成については、図１に示す故障解析装置１と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
半導体素子の製造プロセスでは、欠陥検査工程において見つかった欠陥は、その後の製造工程の製造条件によっては除去されたり、エッチングによってその欠陥の形状が変わってしまったり、あるいは、欠陥が膜に覆われてしまうことがある。そうすると、半導体素子として完成した半導体素子では、このような欠陥を発見することが困難になることがある。半導体素子にとって、そのような製造プロセス中に発見された欠陥が不良原因の一因となったり、また、致命的な欠陥になることも考えられる。
上述した故障解析装置１では、制御コンピュータ９が、欠陥検査結果を管理するサーバ２０と繋がっている。これにより、製造プロセス中に欠陥が発見された半導体素子について、その欠陥が発見された部分を解析することができる。具体的な解析手法は後述するが、基本的な解析手法は、前述した故障解析装置の解析手法と実質的に同じである。故障解析の結果、不良原因の一因となったり、致命的な欠陥となる不良箇所を早期に特定することができる。
実施の形態４
ここでは、前述した、欠陥検査結果を管理するサーバと繋がっている故障解析装置による故障解析方法について、具体的に説明する。故障解析の対象とされる半導体素子は、パワーデバイス（ＩＧＢＴ、ダイオード等）等のディスクリート半導体素子である。ディスクリート半導体素子では、その表面の大部分が数μｍ以上の厚さを有するメタル電極によって覆われている。また、ディスクリート半導体素子の裏面もメタル電極によって覆われている。この半導体素子の一連の製造方法と故障解析方法について、図３９に基づいて説明する。
（ステップＳ１）
ステップＳ１では、製造ラインにウェハ（半導体基板）が投入される。
（ステップＳ２）
ステップＳ２では、投入されたウェハに対して、不純物の注入、層間膜の形成、エッチング等の加工、電極の形成等の所定のウェハプロセスが施される。通常、ウェハプロセスの要所要所において、ウェハの欠陥検査が行われることになる。特定の欠陥検査の工程では、図４０に示すように、ウェハ６１において、ＩＧＢＴ（半導体素子）が形成されるチップ形成領域６２のすべてについて欠陥検査が行なわれる。ウェハの欠陥検査において、図４１に示すように、チップ形成領域６２に欠陥６４が発見された場合には、その結果は、欠陥マップ情報として結果を管理するサーバ２０に保存される。
（ステップＳ３）
ステップＳ３では、ウェハプロセスが完了したウェハに対して、ダイシングが行われて、ＩＧＢＴのチップ（半導体素子）として分割される。
（ステップＳ４およびステップＳ５）
ステップＳ４では、チップの状態になったＩＧＢＴに対して、良品であるか不良品であるかを判定するチップテストが行われる。チップテストでは、ＩＧＢＴに対して、高電圧を印加したり、あるいは、大電流を印加する電気的過負荷試験が行われる。チップテストにおいて良品と判定されると、製品として次の工程へ送られる。
一方、チップテストにおいて不良品であると判定されると、図３８に示す故障解析装置１によって、その不良品であると判定されたＩＧＢＴの故障解析が行われる。ここで、その故障解析方法について、図４０に示される、ウェハ上の物理的な座標（Ｘ＝２，Ｙ＝２）に位置するＩＧＢＴ６５を故障解析の対象の一例として説明する。
図４２に示すように、チップの状態にされたＩＧＢＴ６５は、故障解析装置１のステージ治具２に載置される。その後、実施の形態２において説明した故障解析方法と同様の方法によって、図４３に示すように、ＩＧＢＴ６５において不良箇所４１が特定されて、モニター１０に表示される。さらに、この故障解析装置１では、欠陥検査の結果を管理するサーバ２０に保存されている欠陥６４に関する情報が、制御コンピュータ９に入力される。モニター１０には、その情報に基づいて、その欠陥６４の位置がＩＧＢＴの画像ＧＡに重ね合わせて表示される。
次に、画像解析ソフトにより、不良箇所４１の位置と欠陥６４の位置とが比較される。不良箇所４１の位置と欠陥６４の位置とがほぼ一致する場合には、欠陥検査において発見された欠陥が、不良箇所の不良原因であると推定される。
また、この不良箇所４１の位置と欠陥６４の位置とを比較する作業としては、図４４に示すように、ＩＧＢＴの外観に不良箇所を示した画像７０を印刷した紙面と、ＩＧＢＴに欠陥が発生している箇所を示した欠陥マップ情報２３を印刷した紙面とを並べて、不良箇所の位置と欠陥の位置とを照合するようにしてもよい。
なお、不良箇所の位置と欠陥の位置との位置合わせ公差は、欠陥検査工程の検査装置の精度と、故障解析装置の精度から、最大数ｍｍ程度に設定する場合があるが、故障解析の実例からが、最大数ｍｍ程度の公差でも問題なく実施することができる。
また、上述した故障解析方法では、不良箇所が１箇所のＩＧＢＴを例に挙げて説明したが、実施の形態２において説明したように、不良箇所が複数の場合であっても、同様に、それぞれの不良箇所の位置を特定して、その不良箇所の位置と欠陥の位置とを照合することができる。
上述した故障解析方法によって、不良箇所を推定した位置に欠陥があることがわかれば、電気特性解析、発光解析等の種々の方法によって不良箇所を絞り込む手間を大幅に省くことができる。また、欠陥検査工程において判明した欠陥が、すでに観察されているため、欠陥の物理的な解析も不要になる。その結果、ＩＧＢＴ（半導体素子）等の不良解析に要する時間を大幅に短縮させることができる。
実施の形態５
製造プロセスが完了したＩＧＢＴ等の半導体素子には、出荷前にチップテストが行われる。チップテストでは、半導体素子に電気的過負荷試験を行うことによってのみ不良であると判定される場合がある。ところが、この電気的過負荷試験を行うと、半導体素子において不良箇所が破壊されることがある。半導体素子が破壊されると、チップテストの判定等に支障をきたすことがある。
ここでは、図１に示す故障解析装置を利用して、半導体素子を破壊させることなく半導体素子に、チップテストとしての電気的テストを行うことにより、半導体素子をスクリーニングするスクリーニングテスト装置について説明する。
図４５に示すように、スクリーニングテスト装置８０では、制御コンピュータ９は、チップテストの結果を管理するサーバ２１と繋がっている。また、電気特性評価用テスタ５は、所定の電気的テストを行う機能を有する。電気特性評価用テスタ５によって、所定の電気的テストとして、半導体素子が破壊されない程度の電気的負荷試験が行われる。電気的テストの結果は、テスト結果を管理するサーバ２１に保存される。なお、これ以外の構成については、図１に示す故障解析装置１と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
製造プロセスが完了した半導体素子として、たとえば、図１３および図１４に示される不良箇所を有する半導体素子を想定する。そのような半導体素子に対して、電気的過負荷試験を行うと、図４６および図４７に示すように、半導体素子を貫通するように穴４３が形成されることがある。半導体素子を貫通するように穴が形成される等して半導体素子が破壊されると、半導体素子に接しているテスト治具が損傷を受けてテスト治具に凹凸が生じることがある。
損傷によって凹凸が生じたテスト治具に、新たな半導体素子が載置されてチップテスト行われると、本来、良品であると判定される半導体素子が、不良品であると誤判定されることがある。また、新たな半導体素子が、凹凸が生じたテスト治具に物理的に接触することによって、その凹凸が半導体素子に写ってしまったり、あるいは、半導体素子に凹凸に起因するクラックを発生しさせてしまうことがある。その結果、チップテストが誤判定されてしまったり、出荷後に半導体素子として稼動している途中で半導体素子が破壊されることがある。
上述したスクリーニングテスト装置８０では、電気特性評価用テスタ５によって、チップテストとしての電気的テストとして、半導体素子が破壊されない程度の電気的負荷試験が行われる。これにより、テスト治具等が損傷を受けることがなくなって、本来のチップテストの誤判定等をなくすことができる。また、電気的テストが行われている半導体素子に不良箇所が存在すれば、実施の形態２において説明したように、その不良箇所から発生するフォトンを累積的に検出することによって不良箇所を特定することができる。
実施の形態６
ここでは、前述したスクリーニングテスト装置によるスクリーニングテスト方法について、半導体素子（ＩＧＢＴ）の一連の製造方法とともに、図４８に基づいて説明する。
（ステップＳ１、ステップＳ２およびステップＳ３）
実施の形態４において説明したのと同様に、製造ラインに投入されたウェハに対して、所定のウェハプロセスが施される。また、ウェハプロセスの要所要所において、ウェハの欠陥検査が行われて、その結果がサーバ２０に保存される。ウェハプロセスが完了したウェハに対して、ダイシングが行われて、ＩＧＢＴのチップ（半導体素子）として分割される。
（ステップＳ４およびステップＳ５）
ステップＳ４では、チップの状態になったＩＧＢＴに対して、良品であるか不良品であるかを判定する電気的テスト（チップテスト）が行われる。電気的テストでは、ＩＧＢＴに対して、ＩＧＢＴが破壊されない程度の電圧、あるいは、電流を印加する電気的負荷試験が行われる。
図４９に示すように、チップの状態にされたＩＧＢＴ６５は、スクリーニングテスト装置８０のステージ治具２に載置される。ステージ治具２に載置されたＩＧＢＴの外観は、高感度検出器７によって撮影される。撮影されたＩＧＢＴの外観は、画像データとして制御コンピュータ９に入力されて、図５０に示すように、外観画像ＧＡがモニター１０に表示される。また、ＩＧＢＴ６５の外観画像のデータは、制御コンピュータ９の内蔵メモリ、あるいは、ハードディスク等の外部メモリに保存される。
次に、電気特性評価用テスタ５によって、ＩＧＢＴ６５に対して電気的テストが行われる。本来のチップテストは、印加する電圧あるいは電流が過負荷の条件のもとで行われるの対して、この電気的テストは、チップテストとして、印加する電圧あるいは電流が過負荷にならない条件のもとで行われる。電気特性評価用テスタ５によって測定される電圧値と電流値とは、制御コンピュータ９に入力される。制御コンピュータ９では、入力された電圧値と電流値に基づいて、電圧印加条件と電気特性が求められる。その電圧印加条件と電気特性は、図５１に示すように、モニター１０に表示される（点線枠Ａ内参照）。
次に、電気的テストが行われている間に、高感度検出器７によって、ＩＧＢＴ６５の側面から放射されるフォトンの時間的な累積強度分布が検出される。検出された、フォトンの時間的な累積強度分布のデータは、制御コンピュータ９に入力されて、図５２に示すように、グラフＧ１およびグラフＧ２として、モニター１０に表示される。また、そのデータは、制御コンピュータ９の内蔵メモリ、あるいは、ハードディスク等の外部メモリに保存される。
次に、制御コンピュータ９により、フォトンの時間的な累積強度分布のグラフＧ１，Ｇ２と、ＩＧＢＴの外観画像ＧＡとを重ね合わす処理が行われて、図５３に示すように、モニター１０では、ＩＧＢＴの外観画像ＧＡに、フォトンの時間的な累積強度分布のグラフＧ１，Ｇ２を重ねた画像が表示される。この画像のデータも、制御コンピュータ９の内蔵メモリ、あるいは、ハードディスク等の外部メモリに保存される。
電気的テストでは、フォトンが検出された場合には、そのＩＧＢＴは不良品であると判定される。こうして、ＩＧＢＴを破壊させることなく、チップテストとしての一連の電気的テストが完了する。その後、新たなＩＧＢＴについて、電気的テストが行われる。なお、不良品と判定されたＩＧＢＴについて、不良箇所を特定するには、実施の形態２において説明した、ステップ９に示す処理と、ステップ１０に示す処理を行なうことによって、不良箇所を特定することができる。また、実施の形態２において説明したように、不良箇所は１箇所に限られず、複数の不良箇所についても特定することができる。
実施の形態７
ここでは、図４５（実施の形態５）に示すスクリーニングテスト装置と、欠陥検査の結果を管理するサーバとをリンクさせたスクリーニングテスト装置について説明する。
図５４に示すように、スクリーニングテスト装置８０では、制御コンピュータ９は、半導体素子の製造工程に行なわれる欠陥検査の検査結果を管理するサーバ２０と繋がっている。なお、これ以外の構成については、図４５に示すスクリーニングテスト装置、あるいは、図１に示す故障解析装置１と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
上述したスクリーニングテスト装置８０では、実施の形態５において説明したように、ＩＧＢＴ（半導体素子）を破壊させることなくチップテストとしての電気的テストを行うことができるとともに、欠陥検査の結果を管理するサーバ２０と繋がっていることで、実施の形態３において説明したように、不良原因の一因となったり、致命的な欠陥となる不良箇所を早期に特定することができる。
実施の形態８
ここでは、前述した、欠陥検査結果を管理するサーバと繋がっているスクリーニングテスト装置によるスクリーニングテスト方法について、半導体素子（ＩＧＢＴ）の一連の製造方法とともに、図５５に基づいて説明する。
（ステップＳ１、ステップＳ２およびステップＳ３）
実施の形態４において説明したのと同様に、製造ラインに投入されたウェハに対して、所定のウェハプロセスが施される。また、ウェハプロセスの要所要所において、ウェハの欠陥検査が行われて、その結果がサーバ２０に保存される。ウェハプロセスが完了したウェハに対して、ダイシングが行われて、ＩＧＢＴのチップ（半導体素子）として分割される。
（ステップＳ４およびステップＳ５）
ステップＳ４では、チップの状態になったＩＧＢＴに対して、良品であるか不良品であるかを判定する電気的テスト（チップテスト）が行われる。電気的テストでは、ＩＧＢＴに対して、ＩＧＢＴが破壊されない程度の電圧、あるいは、電流を印加する電気的負荷試験が行われる。
図５６に示すように、チップの状態にされたＩＧＢＴ６５は、スクリーニングテスト装置８０のステージ治具２に載置される。その後、実施の形態６において説明したように、チップテストとしての電気的テストが行われ、フォトンが検出された場合には、そのＩＧＢＴは不良品であると判定される。また、不良品と判定されたＩＧＢＴについては、その不良箇所が特定されることになる。
上述したスクリーニングテスト方法では、実施の形態６において説明したように、ＩＧＢＴ（半導体素子）を破壊させることなくチップテストとしての電気的テストを行うことができるとともに、欠陥検査の結果を管理するサーバ２０と繋がっていることで、実施の形態４において説明したように、不良原因の一因となったり、致命的な欠陥となる不良箇所を早期に特定することができる。
実施の形態９
ここでは、故障解析装置（方法）等によって特定された不良箇所を、さらに詳細に解析する故障解析方法について、図５７に基づいて説明する。
（ステップＴ１）
図３９に示すステップＳ６、図４８に示すステップＳ５、または、図５５に示すステップＳ５の後に不良箇所が特定されたＩＧＢＴ（半導体素子）について、不良箇所の局所研磨処理が行われる。ここで、図１３および図１４に示すように、たとえば、不良箇所４１が、層間膜または不純物注入領域３８中に存在することが判明したＩＧＢＴ３０を想定する。
この場合には、図５８および図５９に示すように、不良箇所４１の直上に位置する、エミッタ電極（金属膜）３１の部分を、たとえば、ＧＡＴＡＮ製Ｍｏｄｅｌ６５６のような局所研磨が可能な研磨機により除去し、開口部３１ａを形成することによって、層間膜または不純物注入領域３８の表面を露出させる。
（ステップＴ２）
次に、層間膜または不純物注入領域３８の表面を露出させた状態で、ＩＧＢＴの直上から、エミッション顕微鏡法等の発光解析が行われる。このとき、不良箇所４１の直上では、エミッタ電極（金属膜）３１の部分が除去されている。これにより、エミッション顕微鏡法によって、不良箇所４１の発光をＩＧＢＴの表面から容易に観察することができる。しかも、エミッション顕微鏡の対物レンズを高倍率に変更することで、マイクロメートルオーダーの精度で不良箇所４１の位置を特定することができる。
また、ＯＢＩＲＣＨ法によっても不良箇所の位置を特定することができる。不良箇所４１の直上に位置する、エミッタ電極（金属膜）３１の部分が除去されていることで、不良箇所の局所的な加熱が可能になる。特に、高倍率のＯＢＩＲＣＨ法によれば、不良箇所の位置をマイクロメートルオーダーの精度で特定することができる。
なお、上述した故障解析方法では、ステップＴ１において、不良箇所４１の直上に位置する、エミッタ電極（金属膜）３１の部分を除去する場合について説明したが、図６０および図６１に示すように、不良箇所４１の直下に位置する、コレクタ電極（金属膜）３６の部分に開口部３６ａを形成することによって、コレクタ部不純物注入領域３９の表面を露出させるようにしてもよい。この場合には、ＩＧＢＴの裏面側から、エミッション顕微鏡法によって、不良箇所４１の発光をＩＧＢＴの表面から容易に観察することができる。しかも、エミッション顕微鏡の対物レンズを高倍率に変更することで、マイクロメートルオーダーの精度で不良箇所４１の位置を特定することができる。
また、ＯＢＩＲＣＨ法によっても不良箇所の位置を特定することができる。不良箇所４１の直下に位置する、コレクタ電極（金属膜）３６の部分が除去されていることで、不良箇所の局所的な加熱が可能になる。特に、高倍率のＯＢＩＲＣＨ法によれば、不良箇所の位置をマイクロメートルオーダーの精度で特定することができる。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本発明は、パワーデバイスの故障解析に有効に利用される。
１ 故障解析装置、８０ スクリーニングテスト装置、２ ステージ治具、３ プロービングテスト治具、４ａ プローブ針、４ｂ プローブ針、４ｃ プローブ針、５ 電気特性評価用テスタ、６ 光学レンズ系、７ 高感度検出器、８ａ ケーブル、８ｂ ケーブル、８ｃ ケーブル、９ 制御コンピュータ、１０モニター、１１ 暗箱、２０ 欠陥検査結果を管理するサーバ、２１ テスト結果を管理するサーバ、２３ 欠陥マップ、３０ ＩＧＢＴ、３１ エミッタ電極、３１ａ 開口部、３２ ゲート電極、３３ ガードリング部メタル配線、３６ コレクタ電極、３６ａ 開口部、３７ 基板、３８ 層間膜または不純物注入領域、３９ コレクタ部不純物注入領域、４０ ガードリング部不純物注入領域、４１，４１ａ，４１ｂ，４１ｃ，４１ｄ 不良箇所、４３ 穴、５１ フォトン、６１ ウェハ、６２ ＩＧＢＴチップ形成領域、６４ 欠陥、６５ ＩＧＢＴ、ＧＡ ＩＧＢＴの画像、Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５，Ｇ６ グラフ、ＶＬ１，ＶＬ２，ＶＬ３，ＶＬ４，ＶＬ５，ＶＬ６ 垂線。

Claims (10)

  1. 側面、前記側面の一端側に位置する上面、および、前記側面の他端側に位置して前記上面と対向する下面を有し、前記上面と前記下面とが金属膜によって実質的に覆われたディスクリート半導体素子の不良箇所を特定するための故障解析装置であって、
    前記ディスクリート半導体素子が載置されるステージ部と、
    前記ステージ部に載置された前記ディスクリート半導体素子に対して、所定の電気的テストを行うためのテスタ部と、
    前記ステージ部の直上に配置され、前記テスタ部により前記ディスクリート半導体素子に前記所定の電気的テストを行っている間に、前記ディスクリート半導体素子の前記側面から放射されるフォトンを累積的に検出することによって、フォトンの強度分布を取得する検出部と、
    前記ステージ部の直上に配置され、前記ステージ部に載置された前記ディスクリート半導体素子の直上からの、前記上面を含む前記ディスクリート半導体素子の外観画像を取得する撮像部と、
    フォトンの前記強度分布のデータと、前記ディスクリート半導体素子の前記外観画像のデータに基づいて、前記ディスクリート半導体素子の不良箇所を特定する制御部と、
    前記ディスクリート半導体素子の前記外観画像、および、フォトンの前記強度分布の画像を表示する画像表示部と
    を有し、
    前記検出部は、前記ディスクリート半導体素子の前記側面として、互いに交差する第１側面と第２側面のそれぞれから放射されるフォトンを累積的に検出することにより、フォトンの前記強度分布として、前記第１側面における第１強度分布と、前記第２側面における第２強度分布を取得する機能を備え、
    前記制御部は、前記ディスクリート半導体素子の前記外観画像に、前記第１強度分布および前記第２強度分布を重ね合わせる処理を行ない、前記第１強度分布において強度が最も高い位置から前記第１側面に対して第１垂線を引くとともに、前記第２強度分布において強度が最も高い位置から前記第２側面に対して第２垂線を引き、前記第１垂線と前記第２垂線との交点を不良箇所として特定する機能を備えた、故障解析装置。
  2. 前記制御部は、
    前記ディスクリート半導体素子を製造する工程において行なわれる欠陥検査の検査結果のデータを取り込む機能と、
    前記ディスクリート半導体素子において、前記検査結果のデータに基づいて特定される欠陥が発生している箇所と、前記欠陥が発生している前記ディスクリート半導体素子において、フォトンの前記強度分布に基づいて特定される不良箇所とを照合する機能と
    を備えた、請求項１記載の故障解析装置。
  3. 前記検出部および前記撮像部として、前記検出部と前記撮像部とが一体化されたＣＣＤカメラを含む、請求項１または２に記載の故障解析装置。
  4. 側面、前記側面の一端側に位置する上面、および、前記側面の他端側に位置して前記上面と対向する下面を有し、前記上面と前記下面とが金属膜によって実質的に覆われたディスクリート半導体素子の不良箇所を特定するための故障解析方法であって、
    前記ディスクリート半導体素子に所定の電気的テストを行っている間に、前記ディスクリート半導体素子の前記側面から放射されるフォトンを累積的に検出することによって、フォトンの強度分布を取得する工程と、
    前記ディスクリート半導体素子の直上からの、前記上面を含む前記ディスクリート半導体素子の外観画像を取得する工程と、
    フォトンの前記強度分布と、前記ディスクリート半導体素子の前記外観画像とに基づいて、前記ディスクリート半導体素子の不良箇所を特定する工程と
    を有し、
    フォトンの前記強度分布を取得する工程では、前記ディスクリート半導体素子の前記側面として、互いに交差する第１側面と第２側面のそれぞれから放射されるフォトンを累積的に検出することにより、フォトンの前記強度分布として、前記第１側面における第１強度分布と、前記第２側面における第２強度分布を取得し、
    前記不良箇所を特定する工程では、前記ディスクリート半導体素子の前記外観画像に、前記第１強度分布および前記第２強度分布を重ね合わせ、前記第１強度分布において強度が最も高い位置から前記第１側面に対して第１垂線を引くとともに、前記第２強度分布において強度が最も高い位置から前記第２側面に対して第２垂線を引き、前記第１垂線と前記第２垂線との交点を不良箇所として特定する、故障解析方法。
  5. 前記不良箇所を特定する工程では、特定された不良箇所と、前記ディスクリート半導体素子を製造する工程において行われた欠陥検査によって特定される、欠陥が発生している箇所とが照合される、請求項４記載の故障解析方法。
  6. 前記不良箇所を特定する工程の後、
    特定された前記不良箇所の直上または直下に位置する前記金属膜の部分を除去する工程と、
    前記金属膜の部分が除去された状態で、エミッション顕微鏡法またはＯＢＩＲＣＨ法に前記不良箇所を解析する工程と
    を備えた、請求項４または５に記載の故障解析方法。
  7. 側面、前記側面の一端側に位置する上面、および、前記側面の他端側に位置して前記上面と対向する下面を有し、前記上面と前記下面とが金属膜によって実質的に覆われたディスクリート半導体素子の故障の有無を判定するためのスクリーニングテスト装置であって、
    前記ディスクリート半導体素子が載置されるステージ部と、
    前記ステージ部に載置された前記ディスクリート半導体素子に対して、所定の電気的テストを行うためのテスタ部と、
    前記ステージ部の直上に配置され、前記テスタ部により前記ディスクリート半導体素子に前記所定の電気的にテストを行っている間に、前記ディスクリート半導体素子の前記側面から放射されるフォトンを累積的に検出することによって、フォトンの強度分布を取得する検出部と、
    前記ステージ部の直上に配置され、前記ステージ部に載置された前記ディスクリート半導体素子の直上からの、前記上面を含む前記ディスクリート半導体素子の外観画像を取得する撮像部と、
    フォトンの前記強度分布のデータと、前記ディスクリート半導体素子の前記外観画像のデータに基づいて、前記ディスクリート半導体素子の不良箇所を特定する制御部と、
    前記ディスクリート半導体素子の前記外観画像、および、フォトンの前記強度分布の画像を表示する画像表示部と
    を有し、
    前記検出部は、前記ディスクリート半導体素子の前記側面として、互いに交差する第１側面と第２側面のそれぞれから放射されるフォトンを累積的に検出することにより、フォトンの前記強度分布として、前記第１側面における第１強度分布と、前記第２側面における第２強度分布を取得する機能を備え、
    前記制御部は、
    前記ディスクリート半導体素子の前記側面から放射されるフォトンを検出した場合に、前記ディスクリート半導体素子は不良品であると判定する機能と、
    前記ディスクリート半導体素子の前記外観画像に、前記第１強度分布および前記第２強度分布を重ね合わせる処理を行ない、前記第１強度分布において強度が最も高い位置から前記第１側面に対して第１垂線を引くとともに、前記第２強度分布において強度が最も高い位置から前記第２側面に対して第２垂線を引き、前記第１垂線と前記第２垂線との交点を不良箇所として特定する機能と
    を備えた、スクリーニングテスト装置。
  8. 前記制御部は、
    前記ディスクリート半導体素子を製造する工程において行なわれる欠陥検査の検査結果のデータを取り込む機能と、
    前記ディスクリート半導体素子において、前記検査結果のデータに基づいて特定される欠陥が発生している箇所と、前記欠陥が発生している前記ディスクリート半導体素子において、フォトンの前記強度分布に基づいて特定される不良箇所とを照合する機能と
    を備えた、請求項７記載のスクリーニングテスト装置。
  9. 側面、前記側面の一端側に位置する上面、および、前記側面の他端側に位置して前記上面と対向する下面を有し、前記上面と前記下面とが金属膜によって実質的に覆われたディスクリート半導体素子の故障の有無を判定するためのスクリーニングテスト方法であって、
    前記ディスクリート半導体素子に所定の電気的テストを行っている間に、前記ディスクリート半導体素子の前記側面から放射されるフォトンを累積的に検出することによって、フォトンの強度分布を取得する工程と、
    前記ディスクリート半導体素子の直上からの、前記上面を含む前記ディスクリート半導体素子の外観画像を取得する工程と、
    フォトンの前記強度分布と、前記ディスクリート半導体素子の前記外観画像とに基づいて、前記ディスクリート半導体素子の不良箇所を特定する工程と、
    を有し、
    フォトンの前記強度分布を取得する工程では、前記ディスクリート半導体素子の前記側面として、互いに交差する第１側面と第２側面のそれぞれから放射されるフォトンを累積的に検出することにより、フォトンの前記強度分布として、前記第１側面における第１強度分布と、前記第２側面における第２強度分布を取得し、
    前記不良箇所を特定する工程では、
    前記ディスクリート半導体素子の前記側面から放射されるフォトンを検出した場合に、前記ディスクリート半導体素子は不良品であると判定し、
    前記ディスクリート半導体素子の前記外観画像に、前記第１強度分布および前記第２強度分布を重ね合わせ、前記第１強度分布において強度が最も高い位置から前記第１側面に対して第１垂線を引くとともに、前記第２強度分布において強度が最も高い位置から前記第２側面に対して第２垂線を引き、前記第１垂線と前記第２垂線との交点を不良箇所として特定する、スクリーニングテスト方法。
  10. 前記不良箇所を特定する工程では、特定された不良箇所と、前記ディスクリート半導体素子を製造する工程において行われた欠陥検査によって特定される、欠陥が発生している箇所とが照合される、請求項９記載のスクリーニングテスト方法。
JP2011266896A 2011-12-06 2011-12-06 故障解析装置および故障解析方法ならびにスクリーニングテスト装置およびスクリーニングテスト方法 Pending JP2013120075A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011266896A JP2013120075A (ja) 2011-12-06 2011-12-06 故障解析装置および故障解析方法ならびにスクリーニングテスト装置およびスクリーニングテスト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011266896A JP2013120075A (ja) 2011-12-06 2011-12-06 故障解析装置および故障解析方法ならびにスクリーニングテスト装置およびスクリーニングテスト方法

Publications (1)

Publication Number Publication Date
JP2013120075A true JP2013120075A (ja) 2013-06-17

Family

ID=48772775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011266896A Pending JP2013120075A (ja) 2011-12-06 2011-12-06 故障解析装置および故障解析方法ならびにスクリーニングテスト装置およびスクリーニングテスト方法

Country Status (1)

Country Link
JP (1) JP2013120075A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019003599A1 (ja) * 2017-06-29 2019-01-03 浜松ホトニクス株式会社 デバイス解析装置及びデバイス解析方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766264A (ja) * 1993-08-23 1995-03-10 Murata Mfg Co Ltd 半導体検査装置
JPH0798216A (ja) * 1993-01-26 1995-04-11 Sony Corp 半導体装置の外観検査装置とその検査方法
JPH11317430A (ja) * 1998-05-07 1999-11-16 Nippon Steel Corp 半導体装置の検査方法
JP2001024040A (ja) * 1999-07-07 2001-01-26 Hamamatsu Photonics Kk 半導体デバイス検査装置
JP2001203248A (ja) * 2000-01-18 2001-07-27 Hitachi Ltd エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法
JP2006053759A (ja) * 2004-08-12 2006-02-23 National Institute Of Advanced Industrial & Technology ３次元空間光検出器
JP2008002858A (ja) * 2006-06-21 2008-01-10 Sumitomo Electric Ind Ltd 光半導体検査装置
JP2009288029A (ja) * 2008-05-28 2009-12-10 Toyota Motor Corp 試料作成方法とその方法を実施するための冶具
JP2009288090A (ja) * 2008-05-29 2009-12-10 Sanyo Electric Co Ltd 半導体素子の発熱解析方法
JP2010067256A (ja) * 2008-09-09 2010-03-25 Samsung Electro-Mechanics Co Ltd 光タッチスクリーン
JP2011149714A (ja) * 2010-01-19 2011-08-04 Denso Corp 半導体デバイスの検査方法および検査装置
JP2011159894A (ja) * 2010-02-03 2011-08-18 Nippon Steel Materials Co Ltd 半導体用銅ボンディングワイヤとその接合構造

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0798216A (ja) * 1993-01-26 1995-04-11 Sony Corp 半導体装置の外観検査装置とその検査方法
JPH0766264A (ja) * 1993-08-23 1995-03-10 Murata Mfg Co Ltd 半導体検査装置
JPH11317430A (ja) * 1998-05-07 1999-11-16 Nippon Steel Corp 半導体装置の検査方法
JP2001024040A (ja) * 1999-07-07 2001-01-26 Hamamatsu Photonics Kk 半導体デバイス検査装置
JP2001203248A (ja) * 2000-01-18 2001-07-27 Hitachi Ltd エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法
JP2006053759A (ja) * 2004-08-12 2006-02-23 National Institute Of Advanced Industrial & Technology ３次元空間光検出器
JP2008002858A (ja) * 2006-06-21 2008-01-10 Sumitomo Electric Ind Ltd 光半導体検査装置
JP2009288029A (ja) * 2008-05-28 2009-12-10 Toyota Motor Corp 試料作成方法とその方法を実施するための冶具
JP2009288090A (ja) * 2008-05-29 2009-12-10 Sanyo Electric Co Ltd 半導体素子の発熱解析方法
JP2010067256A (ja) * 2008-09-09 2010-03-25 Samsung Electro-Mechanics Co Ltd 光タッチスクリーン
JP2011149714A (ja) * 2010-01-19 2011-08-04 Denso Corp 半導体デバイスの検査方法および検査装置
JP2011159894A (ja) * 2010-02-03 2011-08-18 Nippon Steel Materials Co Ltd 半導体用銅ボンディングワイヤとその接合構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019003599A1 (ja) * 2017-06-29 2019-01-03 浜松ホトニクス株式会社 デバイス解析装置及びデバイス解析方法
JP2019011968A (ja) * 2017-06-29 2019-01-24 浜松ホトニクス株式会社 デバイス解析装置及びデバイス解析方法
EP3647799A4 (en) * 2017-06-29 2021-04-07 Hamamatsu Photonics K.K. DEVICE ANALYSIS APPARATUS AND DEVICE ANALYSIS METHOD
US11460497B2 (en) 2017-06-29 2022-10-04 Hamamatsu Photonics K.K. Device analysis apparatus and device analysis method

Similar Documents

Publication Publication Date Title
JP5021503B2 (ja) パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム
JP5357725B2 (ja) 欠陥検査方法及び欠陥検査装置
KR102379872B1 (ko) 결함 특유적 정보를 이용한 웨이퍼 상의 결함 검출
JP5543953B2 (ja) 半導体コンポーネントとウエハの製造を評価するための手法
US5561293A (en) Method of failure analysis with CAD layout navigation and FIB/SEM inspection
KR102094577B1 (ko) 프로그램된 결함을 사용한 웨이퍼 검사 프로세스의 설정
KR100249630B1 (ko) 이미션 현미경에 의한 반도체층의 고장 해석방법 및 반도체 장치 고장 해석 시스템
KR100402044B1 (ko) 비파괴 검사 방법
TW201517192A (zh) 晶片對資料庫的影像檢測方法
JP2011222622A (ja) 検査方法およびその装置
JP2018516451A (ja) 検査ツールの検査感度を高めるシステム及び方法
WO2006137391A1 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
KR102557190B1 (ko) 설계를 사용한 사전 층 결함 사이트 검토
JP2012173017A (ja) 欠陥分類装置
JP3950608B2 (ja) エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法
JP2013120075A (ja) 故障解析装置および故障解析方法ならびにスクリーニングテスト装置およびスクリーニングテスト方法
US10732128B2 (en) Hierarchical wafer inspection
JP2002313859A (ja) 非破壊検査方法および装置ならびに半導体チップ
JP2002318263A (ja) 測定針の針跡検査方法
US6650130B1 (en) Integrated circuit device defect detection method and apparatus employing light emission imaging
US8577119B2 (en) Wafer surface observing method and apparatus
Ng et al. Power plane defect findings in silicon with lock-in thermography & OBIRCH/TIVA techniques
TWI502668B (zh) Semiconductor defect analysis device, defect analysis method and defect analysis program
KR100683386B1 (ko) 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치
JP5469704B2 (ja) 欠陥解析装置、欠陥解析方法および欠陥解析プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140819