KR100249630B1 - 이미션 현미경에 의한 반도체층의 고장 해석방법 및 반도체 장치 고장 해석 시스템 - Google Patents

이미션 현미경에 의한 반도체층의 고장 해석방법 및 반도체 장치 고장 해석 시스템 Download PDF

Info

Publication number
KR100249630B1
KR100249630B1 KR1019960061537A KR19960061537A KR100249630B1 KR 100249630 B1 KR100249630 B1 KR 100249630B1 KR 1019960061537 A KR1019960061537 A KR 1019960061537A KR 19960061537 A KR19960061537 A KR 19960061537A KR 100249630 B1 KR100249630 B1 KR 100249630B1
Authority
KR
South Korea
Prior art keywords
wafer
chart
light emission
light emitting
failure analysis
Prior art date
Application number
KR1019960061537A
Other languages
English (en)
Other versions
KR980005981A (ko
Inventor
토루 고야마
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR980005981A publication Critical patent/KR980005981A/ko
Application granted granted Critical
Publication of KR100249630B1 publication Critical patent/KR100249630B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing

Abstract

[과제] 전류 리이크의 해석을 용이하게 행할 수 있는 이미션 현미경에 의한 반도체 장치의 고장 해석방법을 구한다.
[해결수단] X/Y 메모리 공간(16)상에 Z 방향은 발광 강도로 해서 발광 정보가 격납된다.
발광 정보중의 발광하는 비트(17)는 발광 있다고 판정된 비트를 의미하며, 그 비트 수는 발광강도에 근거하여 결정된다.
즉, 화상 메모리(11)는 발광 개소의 평면 위치를 X/Y 공간으로 하여 발광 강도를 Z 공간으로 한 3차원적인 메모리 공간을 가진다.
그리고, 화상 메모리(11)내에 격납된 발광 정보를 검색함으로, 발광의 위치, 강도를 검출하여 고장 해석을 한다.

Description

이미션 현미경에 의한 반도체층의 고장 해석방법 및 반도체 장치 고장 해석 시스템
제1도는 본 발명의 실시예 1의 이미션 현미경에 의한 반도체층의 고장 해석방법을 나타내는 설명도.
제2도는 본 발명의 실시예 2의 이미션 현미경에 의한 반도체층의 고장 해석방법을 나타내는 설명도.
제3도는 본 발명의 실시예 3의 이미션 현미경에 의한 반도체층의 고장 해석방법을 나타내는 설명도.
제4도는 본 발명의 실시예 4의 이미션 현미경에 의한 반도체층의 고장 해석방법을 나타내는 설명도.
제5도는 본 발명의 실시예 5의 이미션 현미경에 의한 반도체층의 고장 해석방법을 나타내는 설명도.
제6도는 본 발명의 실시예 6의 이미션 현미경에 의한 반도체층의 고장 해석방법을 나타내는 설명도.
제7도는 본 발명의 실시예 7의 이미션 현미경을 이용한 반도체층의 고장 해석시스템을 나타내는 설명도.
제8도는 EMS 장치의 구성을 모식적으로 나타낸 설명도.
* 도면의 주요부분에 대한 부호설명
16 : X/Y 메모리 공간 17: 발광하는 비트
18 : 단위 주사영역 19 : 가장 깊은 발광하는 비트
24 : 발광 웨이퍼 도표(map) 27 : 페일 비트 도표(fail vit map)
36 : 도수 도표
[발명이 속한 기술 분야]
본 발명은 LSI 등의 반도체장치의 고장해석에 이용하는 이미션 현미경의 고장 해석방법 및 반도체 장치 고장 해석 시스템에 관한 것이다.
[종래의 기술]
LSI 등의 반도체장치에 있어서 소자의 미세화 다층화에 따른 전류 리이크 고장의 발생이 심각화되고 있다.
이것은 미세화에 따르는 프로세스/구조적 마진의 축소, 제조 공정의 증가에 따르는 파티클이든지 패턴 결함의 증가 등에 기인한다.
전류 리이크 고장은 회로 설계로부터 제조 프로세스의 각 단계에서의 좋지 않은 상태를 여실히 반영한다.
따라서 그 원인은 다방면에 걸쳐, 때에 따라서는 그 원인 구명에 시간을 요하는 경우가 있었다.
전류 리이크의 원인 해소는 우선 리이크 개소(個所)를 특정함으로써 시작되지만 리이크 개소의 특정에는 종래부터 이미션 현미경(이하,「EMS」라 칭함)이 사용되고 있다.
EMS는 광자 레벨이 대단히 미약한 광을 포착할 수 있는 광검출기이며, 리이크 개소에서 발생하는 미세한 광을 검출하며 그 위치와 강도를 이차원적인 상으로 출력한다.
이 발광상은 패턴상과 겹친 상태로 출력하는 것이 가능하고 이에 따라 리이크 개소를 특정할 수 있다.
제8도는 EMS 장치의 구성을 모식적으로 표시한 설명도이다.
이 도면에 표시한 바와 같이, 반도체 장치인 시료칩(1)에 동작용 전압을 인가하여 시료칩(1)을 동작 상태로 하고, 시료칩(1)에 생기는 전류 리이크 개소(2)로부터 발생한 광(3)(또는 광자)을 광학 렌즈(4)를 통과시켜 광전자 증배관(5)으로 입사한다.
광전자 증배관(5)은 광전면(6), MPC(microchannel Plate)(8) 및 형광면(9)을 가지며, 광(3)은 광전면(6)으로 광전자(7)로 변환되어, 광전자(7)는 MPC(8)로써 전자 증배된다.
MPC(8)에는 수μ~수10μm 지름 정도의 미세구멍이 무수히 존재하며 그 구멍을 통과하는 과정에서 전자 증배(增配)가 행하여진다.
때문에 발광의 이차원적인 위치가 보존된다.
증배된 전자는 재차 형광면(9)에서 광으로 변환되어 변환된 광은 고체 촬상소자(10)로 입력된다.
고체 촬상 소자(10)는 광의 발광위치, 강도를 검출하여 그 검출 데이터를 화상 메모리(11)로 격납한다.
화상 메모리(11)에 격납된 데이터는 화상 처리 장치(12)에 의해 미리 준비 되어 있는 동일시야의 패턴상(광학 반사상)과 겹치기도 하고 모니터(13)에 상(傷)으로서 출력된다.
[발명이 해결하고자 하는 과제]
전류 리이크의 위치 및 웨이퍼 면내에서의 발생 경향은 전류 리이크의 원인을 반영하여 나타난다.
예컨데, 마스크의 결함이든지 구조적 결함이 존재할 경우, 전체 칩에 있어서 동일 개소에서 전류 리이크가 발생한다.
또, 제조 프로세스중의 주어진 처리에 있어서의 파티클 또는 패턴 결함이 원인인 경우, 칩내의 전류 리이크 발생 위치는 불규칙하게 되며 웨이퍼면내에는 그 처리 특유의 리이크 분포가 나타난다.
특유의 리이크 분포란 웨이퍼의 중앙부에 리이크가 집중하는 주변부에 집중하거나, 주변부로 집중하는 것 등이 있다.
따라서, EMS 해석에서는 칩내의 발광 위치를 상세히 검출하는 동시에 동일 웨이퍼내의 다른 칩의 상황 및 웨이퍼 면내의 발공 분포를 파악하여 칩내/웨이퍼 면내에서의 발광 개소의 위치적인 특징을 찾아내는 것이 전류 리이크의 원인을 특정하는 데에 있어서 중요하다.
그렇지만, 종래의 EMS 해석으로서는 오퍼레이터가 모니터든지 프린트 출력된 사진을 보고 1칩마다 발광 개소를 확인하기 때문에, 대단히 효율, 정밀도가 낮고, 칩간/웨이퍼면내에서의 발광 개소의 위치적인 특징, 분포를 찾아내는 것이 곤란하다는 문제점이 있었다.
특히, 웨이퍼의 대구경화에 따르는 칩수의 증가 경향 중에서는, 금후 점점 웨이퍼 레벨에서의 전류 리이크의 해석이 곤란하게 된다.
본 발명은 상기 문제점을 해결하기 위해서 이루어진 것으로, 전류 리이크의 해석을 용이하게 행할 수 있는 이미션 현미경에 의한 반도체 장치의 고장 해석방법 및 반도체 장치 해석 시스템을 얻는 것이 목적이다.
[과제를 해결하기 위한 수단]
본 발명에 관한 청구항1 기재의 이미션 현미경에 의한 반도체층의 고장 해석방법은 반도체 장치를 이미션 현미경으로 주사하여 얻을 수 있는 화상 이미지에 근거하여 상기 반도체 장치의 고장 해석을 하는 방법에 있어서,
(a) 상기 화상 이미지 2차원 위치와 해당 2차원 위치에 관련된 발광 강도를 포함하는 발광 정보를 화상 메모리 중에 기억시키는 스텝과,
(b) 상기 화상 메모리를 액세스하여 상기 발광 정보를 인식하고 그 발광 정보에 근거하여 상기 반도체 장치의 고장 해석을 하는 스텝을 구비하여 구성된다.
본 발명에 관한 청구항2 기재의 이미션 현미경에 의한 반도체층의 고장 해석방법은,
(a) 소정의 웨이퍼 상에 형성된 복수의 반도체 장치를 이미션 현미경으로 주사하여 상기 복수의 반도체 장치 각각의 발광 상황을 웨이퍼 상에 일괄 표시하는 발광 웨이퍼 도표(map)를 생성하는 스텝과,
(b) 각 제조 공정마다의 결함을 웨이퍼 상에 일괄 표시하는 결함 웨이퍼 도표를 생성하는 스텝과,
(c) 상기 복수의 반도체 기억장치의 불량 비트를 웨이퍼 상에 일괄 표시하는 페일 비트 도표를 생성하는 스텝과,
(d) 네트워크에 의해, 상기 발광 웨이퍼 도표, 결함 웨이퍼 도표 및 상기 페일 비트 도표의 데이터 관리 및 상기 3개의 도표중 2개 사이의 대조 처리를 행하여 상기 복수의 반도체장치의 고장 해석을 행하는 스텝을 구비하고 있다.
본 발명에 관한 청구항3 기재의 반도체 장치 고장 해석 시스템은 이미션 현미경을 가지며, 소정의 웨이퍼 상에 형성된 복수의 반도체 장치를 주사하여 상기 복수의 반도체 장치 각각의 발광 상황을 웨이퍼 상에 일괄 표시하는 발광 웨이퍼 도표가 출력 가능한 EMS 해석장치와, 각 제조 공정마다의 결함을 웨이퍼 상에 일괄 표시하는 결함 웨이퍼 도표가 출력 가능한 결함 검사장치와, 상기 복수의 반도체 기억장치의 불량 비트를 웨이퍼 상에 일괄 표시하는 페일 비트 도표가 출력 가능한 테스터와, 상기 발광 웨이퍼 도표, 결함 웨이퍼 도표 및 상기 페일 비트 도표의 데이터 관리 및 상기 3개의 도표중 2개의 도표사이의 대조 처리가 가능한 컴퓨터를 구비하고 상기 이미션 현미경, 상기 EMS 해석장치, 상기 결함 검사장치, 상기 테스터 및 상기 컴퓨터로 네트 웨크를 구축하고 있다.
[발명의 실시예]
[실시예 1]
제1도는 본 발명의 실시예 1의 이미션 현미경에 의한 반도체층의 고장 해석방법을 표시하는 설명도이다.
제1도(a)는 모니터상에서의 발광상의 이미지를 표시하며, 제1도(b)는 화상 메모리중의 데이터 격납 상황을 표시하고 있다.
또, 하드웨어 구성은 제8도로 표시한 종래 구성과 마찬가지이다.
동 도면에 도시한 바와 같이 X/Y 메모리 공간(16)상에 Z 방향은 발광 강도로서 발광 정보가 격납된다.
발광 정보중의 발광하는 비트(17)는 발광한다고 판정된 비트를 의미하며 그비트 수는 발광 강도에 근거하여 결정된다.
즉, 화상 메모리(11)는 발광 개소의 평면 위치를 X/Y 공간으로 하여 발광 강도를 Z 공간으로 한 3차원적인 메모리 공간을 가진다.
즉, 발광 정보는 제1도(b)에 도시한 바와 같이 발광의 형상, 강도에 따라서 3차원적인 넓이를 가지고 화상 메모리(11)내로 격납된다.
또, 화상 메모리(11)상의 평면 위치(X, Y)의 비트 좌표는 모니터 표시 영역(14)에 있어서의 (X, Y)의 화소 위치와 대응하여, 강도를 나타내는 Z 방향의 정보는 농담(濃淡) 혹은 유사색으로 표현되는 발광 이미지(15)가 된다.
종래 방법에서는 제1도(a)에 나타낸바와 같이 발광 이미지(15)로부터, 오퍼레이터가 시각적으로 발광의 유무, 위치 및 강도를 인식하고 있으나, 실시예 1에서는 화상 메모리(11) 를 직접 검색함에 의해 발광 개소의 위치 및 강도를 수치로 해서 정확히 알 수 있다.
예컨데, 화상 메모리(11)내의 발광 정보의 X/Y 공간을 5비트 째의 데이터에서 1비트 단위로 주사한 경우, 제1도(b)에 도시한 바와 같이 2곳에 강도가 5비트 이상의 발광 위치가 존재하는 것을 인식하며, 각 발광 개소에 있어서 중심 좌표를 구하는 것에 의해, (x1, y1)와(x2, y2)라고 하는 2개의 좌표를 자동적으로 얻을 수 있다.
또, 최대 강도에 관해서는 검출된 (X, Y) 좌표에 관해서 Z 방향을 검색하는 것에 의해 각 발광 개소에 있어서의 최대 강도를 자동적으로 특정할 수 있다.
또, 화상 메모리(11)의 메모리 어드레스를 물리 위치 좌표로 변환할 때는 미리 상의 시야 내에서 지정한 원점의 메모리 좌표(모니터의 화소 좌표(메모리 좌표와 상관 있음)) 및 측정시의 광학 배율로 결정되는 1 어드레스당의 거리(1 화소당의 거리)를 사용하는 것으로, 화상 메모리(11)의 어드레스와 모니터 표시 영역(14)의 화소 좌표와의 대응 관계에서 발광 위치를 물리 위치 좌표로서 검출할 수 있다.
이와 같이, 실시예 1의 고장 해석방법에서는 화상 메모리(11)내에 격납된 발광 정보를 검색함으로 발광 위치, 강도를 용이(오퍼레이터에 의한 상세한 관찰을 하는 일없이)하게, 고정밀도로 검출할 수 있다.
[실시예 2]
제2도는 본 발명의 실시예 2인 이미션 현미경에 의한 반도체층의 고장 해석방법을 표시하는 설명도이다.
또, 하드웨어 구성은 제 8도로 나타낸 종래 구성과 마찬가지이다.
동 도면에 도시한 바와 같이 화상 메모리(11)에 격납된 발광 정보로 해서, X/Y 메모리 공간(16)상에 발광하는 비트(17)가 격납된다.
그리고, 10×10 비트 단위로 단위 주사영역(18)이 설정된다.
실시예 2에서는 단위 주사영역(18)마다 미리 설정한 비트 수를 넘는 발광하는 비트(17)가 존재할 때, 해당 단위 주사영역(18)을「발광하는」영역으로 자동적으로 판정한다.
이와 같이, 실시예 2의 고장 해석방법에서는 화상 메모리(11)에 격납된 발광정보에 근거하여 10×10 비트 구성의 단위 주사영역(18)마다 탐색 주사함으로, 실시예 1이 한 중심 위치의 계산 처리 등이 생략되기 때문에, 처리 시간을 대폭 단축할 수 있다.
또한, 발광개소의 오류 인식이 감소된다.
이것은 이하의 이유에 의한다.
통상, 1개소로부터 나간 발광의 화상 메모리상의 발광정보는 제2도에 도시한 바와 같이 발광하는 비트(17)는 드문드문 점재(點在)한다.
즉, 시료칩(1)의 1점에서 발한 광은 어떤 넓이를 갖고 검출되어 발광의 중심 부에서는 발광하는 비트(17)가 치밀하게 막혀 있지만 주위에는 발광하는 비트(17)가 존재하지 않은 영역이 나온다.
이와 같은 경우, 실제로는 1개소의 발광에도 불구하고 실시예 1과 같이 1비트 단위로 검색 주사하면 발광하는 비트(17)의 유/무가 1비트 단위로 인식되기 때문에, 발광이 복수개소 존재하면 오류 인식할 가능성이 있다.
이에 대하여 실시예 2의 고장 해석방법에서는 발광 정보에 근거하여 10×10 비트의 단위주사영역(18)마다 발광하는 비트(17)의 유무를 판정함으로서 발광 개소가 복수개 존재하면 오류 인식하는 위험성을 대폭 감소할 수 있다.
[실시예 3]
제3도는 본 발명의 실시예 3인 이미션 현미경에 의한 반도체층의 고장 해석방법을 표시하는 설명도이다.
또, 하드웨어 구성은 제 8도로 나타낸 종래 구성과 마찬가지이다.
동 도면에 도시한 바와 같이, X/Y 메모리 공간(16)상에 발광하는 비트(17)가 격납된다.
실시예 3의 고장 해석방법은 가장 깊은 비트(발광데이터 영역에서의 Z방향의 최상의 비트)부터 Z 방향의 비트 수를 순차 내리면서 발광하는 비트(17)를 검출하여 간다고 하는 방법이다.
제3도의 예로 하여 실시예 3의 고장 해석방법을 실행하면 우선, 가장 깊은 발광하는 비트(19)(Z 방향의 비트수 MZ)가 검출된다.
그 후 Z 방향의 비트 수를 "5"로 내린 단계에서, 5비트 깊이 발광하는 비트(20)가 검출되는 것으로 된다.
또, 중복 검출을 피하기 위해서 한번 검출된 평면 위치(x, y)는 검색 대상으로 부터 캔슬한다.
이와 같이 실시예 3의 고장 해석방법에서는 가장 깊은 비트로부터 차례로 상위 비트로부터 하위 비트에 걸쳐서 화상 메모리(11)의 X/Y 메모리 공간을 검색 주사하기 때문에 발광 강도가 높은 개소로부터 차례로 검출된다.
따라서, 1개소의 발광 데이터 영역 속의 최고 발광 강도의 비트가 검출되기 때문에, 발광개소를 영역이 아니고 점으로서 검출할 수 있다.
그 결과, 검출된 발광하는 비트(17)의 평면위치 (x, y)와 Z 방향의 비트 수가, 각각 발광 개소의 중심좌표 및 발광 강도로 되어 검색 처리 효율을 향상시킬 수 있다.
[실시예 4]
제4도는 본 발명의 실시예 4인 이미션 현미경에 의한 반도체층의 고장 해석방법을 표시하는 설명도이다.
또, 하드웨어 구성은 제8도로 표시한 종래 구성과 마찬가지이다.
실시예 4의 고장 해석방법은 웨이퍼 칩 단위의 발광 개소를 표시하는 방법이다.
제4도(a)에 도시한 바와 같이 발광 측정 시야(21)내에 표시된 칩 패턴상(22)의 패턴상(광학반사상)의 영역을 지정할 수 있다.
또, 23은 표시 대상 영역 영역이다.
또, 각 칩 패턴상(22)의 웨이퍼상의 위치는 이미션 현미경으로 주사시에 인식할 수 있다.
그리고, 제4도(b)에 도시한 바와 같이 영역 지정된 각 칩 패턴상(22)을 칩 단위로 축소 표시함으로, 웨이퍼 상에 복수의 칩 패턴상(22)이 전부 표시되어 각 칩 패턴상(22)상에 발광 개소(25)가 표시된 발광 웨이퍼 도표(24)를 출력할 수 있다.
또, 발광개소(25)의 표시는 발광 강도에 따라서 표시 사이즈 또는 색을 변화시켜서 행한다.
이와 같이, 실시예 4의 고장 해석방법에서는 화상 메모리(11)에 격납된 발광 정보에 근거하여 발광 웨이퍼 도표(24)를 출력하여 발광 웨이퍼 도표(24)에 근거하여 전류 리이크 해석을 하고 있다.
따라서, 웨이퍼면내에서의 발광 개소 및 강도의 분포를 명확히 인식할 수 있다.
웨이퍼면내에서의 발광 개소의 분포는, 전류 리이크의 원인을 추정하는 데에 있어서 극히 유효한 정보로 된다.
칩마다 자동적으로 검출된 발광 개소에 근거하여 발광 웨이퍼 도표(24)에 출력하고, 발광웨이퍼 도표(24)에 따라 행하는 실시예 4의 고장 해석방법은 종래의 1칩 단위로 발광 분포로서 파악이 곤란했던 웨이퍼면내의 발광 분포 상황의 인식을 대폭 향상시킬 수 있다.
[실시예 5]
제5도는 본 발명의 실시예 5인 이미션 현미경에 의한 반도체층의 고장 해석방법을 나타내는 설명도이다.
또, 하드웨어 구성은 제8도로 나타낸 종래 구성과 마찬가지이다.
실시예 5의 고장 해석방법은 복수의 웨이퍼 칩의 발광 개소의 도수를 표시하는 방법이다.
즉, 각 칩의 발광 위치를 칩 사이에서 겹쳐서 복수의 칩에 있어서의 발광 개소의 도수 분포를 일괄 표시하여 해석하는 방법이다.
또, 복수의 칩은 각각 동일 형상의 평면을 가지고 있다.
제4도에서 나타낸 실시예 4와 같이 하여 1칩에 상당하는 영역에서 표시 대상 영역(23)을 지정하고 전 측정 칩에 대하여 그 영역 내에서 검출된 발광 개소를 그 평면 위치 좌표마다 누적함으로서, 제5도에 나타내는 것과 같은 모든 칩의 발광 개소의 도수 분포인 도수 도표(36)를 얻을 수 있다.
이 누적 처리할 때 화상 메모리(11)를 이용할 수 도 있다.
즉, 칩단위로 발광이 검출된 위치 좌표에 대응하는 X/Y 메모리 어드레스에 Z방향 좌표를 증분하여 기록해 가면, 똑같은 평면 위치에 발광이 검출된 칩 수를 Z 방향의 데이터로서 격납할 수 있다.
제5도에 나타내는 도수 도표(36)는 측정한 전체 칩에 있어서의 칩내의 발광 개소의 분포상황을 표시하고 있어 발광 개소의 위치적인 특징을 단번에 인식할 수 있다.
복수의 칩에 있어서의 칩내에의 발광 개소의 위치적인 특징을 찾아내는 것은 전류 리이크 원인을 특정하는 데에 있어서 대단히 중요하다.
예컨데, 도수 도표(36)로 나타내는 도수 분포가 칩내에서 랜덤이면 파티클등의 원인을 추정할 수 있고 어떤 특이한 분포가 있으면 칩의 구조, 회로적인 원인을 추정할 수 있다.
이와 같이 실시예 5의 고장 해석방법은 발광 위치를 전체 측정칩에 관해서 집계하여 그 집계 결과를 일괄 표시하는 도수 도표(36)를 생성하여 이 도수 도표(36)의 도수 분포를 해석함으로 대단히 용이하게 전류 리이크 개소의 위치적인 특징을 인식할 수 있다.
[실시예 6]
제6도는 본 발명의 실시예 6인 이미션 현미경에 의한 반도체층의 고장 해석방법을 나타내는 설명도이다.
또, 하드웨어 구성은 제8도에서 나타낸 종래 구성과 마찬가지이다.
실시예 6의 고장 해석방법은 실시예 4의 고장 해석방법에서 사용한 발광 웨이퍼 도표와 제조 공정 단위의 결함 웨이퍼 도표를 비교 해석하는 방법이다.
즉, 제6도(a)에 나타내는 발광 웨이퍼 도표(24)와, 제6도(b)로 나타내는 결함 웨이퍼 도표(26)와의 비교해석을 한다.
발광 웨이퍼 도표(24)는 기존의 결함 검사장치에 의해 검출된 각 제조 공정(공정a, 공정b, 공정c …)의 파티클 또는 패턴 결함을 함유하는 "결함"을 표시한 웨이퍼 도표이다.
통상 동일 웨이퍼에 대하여 복수의 제조 공정에서 결함 검사장치에 의해 결함의 검사가 제조 공정 중에 행해져 개개의 결함에 대하여 그 위치 좌표, 사이즈 등의 데이터가 보존되어 있고 이들의 데이터에 근거하여 결함 웨이퍼 도표(26)를 표시할 수 있다.이와 같이 실시예 6의 고장 해석방법은 발광 웨이퍼 도표(24)와 결함 웨이퍼 도표(26)와의 비교해석을 하기 때문에, 전류 리이크의 원인이 제조 공정중의 결함에 기인하는 가능성이 있는 경우에는 발광 웨이퍼 도표(24)의 발광 위치 좌표와 결함 웨이퍼 도표(26)의 각 공정의 결함의 위치 좌표를 대조함으로, 어느 제조 공정의 결함이 원인으로 전류 리이크를 야기한 것인가를 용이하게 인식할 수 있다.
또, 대조할 때 발광 웨이퍼 도표(24)의 발광 위치, 결함 웨이퍼 도표(26)의 결함 위치의 위치에 오차가 생기는 것, 특히 발광 위치는 반드시 전류 리이크 위치와 대응하지 않은 것을 고려하여 검출 좌표를 중심으로 하여 대조 범위를 설정하여 대조 범위에 근거한 해석을 하는 편이 바람직하다.
[실시예 7]
제7도는 본 발명의 실시예 7인 이미션 현미경을 이용한 반도체층 해석 시스템을 나타내는 설명도이다.
또, 하드웨어 구성은 제 8도로 나타낸 종래 구성과 마찬가지이다.
실시예 7의 해석 시스템은 제 7도에 도시한 바와 같이 컴퓨터(29), 발광 개소의 자동 검출 기능을 가지는 EMS 해석장치(31), 테스터(32), 결함 검사장치(33), 물리 해석장치(34)등을 통신 케이블(30)을 사용하여 온라인 접속하여 서로 데이터의 교환을 하도록 네트워크를 구성하여 반도체 장치의 전류 리이크에 관해서 종합적인 해석을 하는 시스템이다.
제7도에 도시한 바와 같이, EMS 해석장치(31)는 발광 웨이퍼 도표(24)가 출력 가능하고, 테스터(32)는 페일 비트 도표(27)를 출력 가능하다.
페일 비트 도표(FBM)(27)는 메모리의 테스터(32)에 의해 검출되는 불량 비트의 위치를 나타내고 있다.
불량 비트는 각 칩에 있어서 1비트 불량(41), X 라인 불량(42), Y 라인 불량(43), 블록 불량(44)으로서 검출된다.
결함 검사장치(33)는 결함 웨이퍼 도표(26)가 출력가능하고, 물리 해석장치(34)는 광학현미경, SEM(주사형 전자 현미경), FIB(집속 이온빔 장치)등을 포함하고 있다.
컴퓨터(29)는 각 장치(31~34)간의 데이터(발광 웨이퍼 도표(24), 결함 웨이퍼 도표(26), 페일 비트 도표(27)를 포함함)의 관리기능, 대조 처리의 해석기능, 도표(24, 26, 27)의 표시 기능 등을 구비하고 있어 외부 기억장치(35)에 직접 접속된다.
통신 케이블(30)은 이서네트등의 네트 워크 구축이 가능한 케이블이며, 예컨데, 각 장치(29, 31~24)간을 이서네트로 접속하여 TCP-IP를 프로토콜로써 네트 워크를 구축한다.
통신 케이블(30)을 통해 교환을 하는 데이터는 각 장치의 검출 결과로 얻을 수 있는 도표상의 위치 좌표이고 데이터의 형식, 좌표계를 공통으로 하는 것에 의해 위치 좌표의 공통화를 꾀할 수 있다.
이들의 데이터는 컴퓨터(29)에 의해 외부 기억장치(35)에 받아들여 일괄 관리되는 동시에 컴퓨터(29)상에서 데이터의 대조 타의 해석이 이루어진다.
종래, 테스터(32), 결함 검사장치(33) 및 물리 해석장치(34)로 이루어지는 네트 워크의 구축 예는 있지만, 이것은 메모리 LSI의 동작 불량의 해석을 효율화하는 것이었다.
그러나, 실시예 7로서는 발광 개소의 자동 검출 기능을 가져 발광 웨이퍼 도표(24)가 출력 가능한 EMS 해석장치(31)를 네트워크에 가하는 것에 의해, 실시예 6과 같이 발광 웨이퍼 도표(24)와 결함 웨이퍼 도표(26)와의 비교 검증, 물리 해석장치(34)에 있어서의 발광 좌표에의 자동적 시야 이동(스테이지이동)이 실현하여 전류 리이크 불량의 해석이 대폭 향상한다.
또, 종래는 테스터(32)의 결함 검사로 얻을 수 있는 페일 비트 도표(27)의 불량 비트의 좌표와 결함 검사장치(33)의 결함 검사로 얻을 수 있는 결함 웨이퍼 도표(26)의 결함 좌표를 대조하여 메모리 LSI의 동작 불량의 해석을 하고 있었지만, 엄밀히 양자의 좌표를 대조할 필요가 있기 때문에 메모리 동작 불량으로서, 1비트 불량(41), X 라인 불량(42), Y 라인 불량(43)등의 영역을 가지지 않은 불량만이 검사 대상이 되어 있고 블록 불량(44), 전체 비트 불량(45)등의 소정의 영역을 가지고 위치 좌표의 한정이 불가능한 불량은 검사 대상으로부터 제외되어 있었다.
그렇지만 실시예 7의 해석 시스템에 있어서의 고장 해석방법에서는 발광 웨이퍼 도표(24)와 페일 비트 도표(27)와의 비교 해석을 할 수 있다.
따라서, 블록 불량(44), 전체 비트 불량(45)등의 불량에 대하여 서는 발광 웨이퍼 도표(24)와 페일 비트 도표(27)와 비교하는 것으로, 블록 불량(44) 및 전체 비트 불량(45)에 의한 전류 리이크 원인을 비교적 용이하게 검출할 수 있다.
이와 같이, 실시예 7의 해석 시스템에 있어서의 고장 해석방법에서는 전류 리이크 불량의 해석 효율이 향상하는 동시에, 메모리 LSI의 동작 불량의 해석에 있어서도 효력을 발휘한다.
[발명의 효과]
본 발명에 있어서의 청구항1기재의 이미션 현미경에 의한 반도체층의 고장 해석방법은 화상 이미지의 2차원 위치와 그 2차원 위치에 관련된 발광 강도를 포함하는 발광 정보를 화상 메모리에 기억시키면서 화상 메모리에 액세스하여 발광 정보에 근거하여 반도체 장치의 고장 해석을 하기 때문에, 오퍼레이터에 의한 상세한 관찰을 하는 일 없이, 발광의 위치, 강도를 고정밀도로 검출할 수 있다.
본 발명에 있어서의 청구항2 기재의 이미션 현미경에 의한 반도체층의 고장 해석방법에 의하면 발광 웨이퍼 도표와 페일 비트 도표의 비교 해석을 하는 것으로, 블록 불량 및 전체 비트 불량에 의한 전류 리이크 원인을 비교적 용이하게 검출할 수 있다.
덧붙여서 발광 웨이퍼 도표와 복수의 결함 웨이퍼 도표 각각의 비교 검증등, 반도체 장치의 전류 리이크에 관해서 종합적인 해석을 할 수 있다.
본 발명에 있어서의 청구항3 기재의 반도체장치 고장 해석 시스템에 의하면 이미션 현미경, 상기 EMS 해석장치, 상기 결함 검사장치, 상기 테스터 및 상기 컴퓨터로 네트워크를 구축하여 구할 수 있다.
따라서, 발광 웨이퍼 도표가 출력 가능한 EMS 해석장치가 네트워크상에 존재함으로, 발광 웨이퍼 도표와 복수의 결함 웨이퍼 도표 각각의 비교 검증등, 반도체 장치의 전류 리이크에 관해서 종합적인 해석을 컴퓨터의 관리하에서 용이하게 행할 수 있다.

Claims (3)

  1. 반도체 장치를 이미션 현미경으로 주사하여 얻을 수 있는 화상 이미지에 근거하여, 상기 반도체 장치의 고장 해석을 하는 방법에 있어서,
    (a) 상기 화상 이미지 2차원 위치와 그 2차원 위치에 관련시킨 발광 강도를 포함하는 발광 정보를 화상 메모리 중에 기억시키는 스텝과,
    (b) 상기 화상 메모리에 액세스하여 상기 발광 정보를 인식하고, 그 발광 정보에 근거하여 상기 반도체 장치의 고장 해석을 하는 스텝을 구비하는 이미션 현미경에 의한 반도체층의 고장 해석방법.
  2. (a) 소정의 웨이퍼 상에 형성된 복수의 반도체 장치를 이미션 현미경으로 주사하여 상기 복수의 반도체 장치 각각의 발광 상황을 웨이퍼상에 일괄 표시하는 발광 웨이퍼 도표를 생성하는 스텝과,
    (b) 각 제조 공정마다 결함을 웨이퍼 상에 일괄 표시하는 결함 웨이퍼 도표를 생성하는 스텝과,
    (c)상기 복수의 반도체 기억장치의 불량 비트를 웨이퍼 상에 일괄 표시하는 페일 비트 도표를 생성하는 스텝과,
    (d) 네트워크에 의해 상기 발광 웨이퍼 도표, 결함 웨이퍼 도표 및 상기 페일 비트 표의 데이터 관리 및 상기 3개의 도표중 2개의 도표간의 대조 처리를 행하고 상기 복수의 반도체 장치의 고장 해석을 하는 스텝을 구비하는 이미션 현미경에 의한 반도체층의 고장 해석방법.
  3. 이미션 현미경을 가지며, 소정의 웨이퍼 상에 형성된 복수의 반도체 장치를 주사하여 상기 복수의 반도체 장치 각각의 발광 상황을 웨이퍼 상에 일괄 표시하는 발광 웨이퍼 도표가 출력 가능한 EMS 해석장치와, 각 제조 공정마다의 결함을 웨이퍼 상에 일괄 표시하는 결함 웨이퍼 도표가 출력 가능한 결함 검사장치와, 상기 복수의 반도체 기억장치의 불량 비트를 웨이퍼 상에 일괄 표시하는 페일 비트 도표가 출력 가능한 테스터와, 상기 발광 웨이퍼 도표, 결함 웨이퍼 도표 및 상기 페일 비트 도표의 데이터 관리 및 상기 3개의 도표중 2개의 도표간의 대조 처리가 가능한 컴퓨터를 구비하고, 상기 이미션 현미경, 상기 EMS 해석장치, 상기 결함 검사장치, 상기 테스터 및 상기 컴퓨터로 네트웨크를 구축하여 얻을 수 있는 반도체 장치 고장 해석 시스템.
KR1019960061537A 1996-06-14 1996-12-04 이미션 현미경에 의한 반도체층의 고장 해석방법 및 반도체 장치 고장 해석 시스템 KR100249630B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-154015 1996-06-14
JP15401596A JP3436456B2 (ja) 1996-06-14 1996-06-14 エミッション顕微鏡による半導体装置の故障解析方法及び半導体装置故障解析システム

Publications (2)

Publication Number Publication Date
KR980005981A KR980005981A (ko) 1998-03-30
KR100249630B1 true KR100249630B1 (ko) 2000-03-15

Family

ID=15575052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960061537A KR100249630B1 (ko) 1996-06-14 1996-12-04 이미션 현미경에 의한 반도체층의 고장 해석방법 및 반도체 장치 고장 해석 시스템

Country Status (5)

Country Link
US (1) US5760892A (ko)
JP (1) JP3436456B2 (ko)
KR (1) KR100249630B1 (ko)
DE (1) DE19702862A1 (ko)
TW (1) TW386274B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940545A (en) * 1996-07-18 1999-08-17 International Business Machines Corporation Noninvasive optical method for measuring internal switching and other dynamic parameters of CMOS circuits
US5962862A (en) * 1997-08-12 1999-10-05 Micron Technology, Inc. Method and apparatus for verifying the presence or absence of a component
JPH11202022A (ja) * 1998-01-19 1999-07-30 Canon Inc 半導体装置の故障解析方法および半導体装置の特性測定法
TW402769B (en) * 1998-06-13 2000-08-21 Samsung Electronics Co Ltd Apparatus and method for contact failure inspection in semiconductor devices
JP3369494B2 (ja) * 1998-12-24 2003-01-20 台湾茂▲せき▼電子股▲ふん▼有限公司 ウェハーテストの不良パターン自動識別装置と方法
JP3660561B2 (ja) 1999-11-10 2005-06-15 株式会社東芝 半導体集積回路の故障解析装置
US7259688B2 (en) * 2000-01-24 2007-08-21 Shell Oil Company Wireless reservoir production control
JP2001284425A (ja) 2000-04-03 2001-10-12 Mitsubishi Electric Corp 故障解析方法及び故障解析装置
JP4174167B2 (ja) 2000-04-04 2008-10-29 株式会社アドバンテスト 半導体集積回路の故障解析方法および故障解析装置
JP2002237506A (ja) 2001-02-09 2002-08-23 Mitsubishi Electric Corp 故障解析装置及び故障解析方法、並びに半導体装置の製造方法
DE10200092A1 (de) * 2002-01-03 2003-07-17 Zf Lenksysteme Gmbh Servolenksystem für Fahrzeuge
US6894518B1 (en) * 2002-03-29 2005-05-17 Advanced Micro Devices, Inc. Circuit analysis and manufacture using electric field-induced effects
US6943572B2 (en) * 2002-09-03 2005-09-13 Credence Systems Corporation Apparatus and method for detecting photon emissions from transistors
US6891363B2 (en) * 2002-09-03 2005-05-10 Credence Systems Corporation Apparatus and method for detecting photon emissions from transistors
US7319935B2 (en) * 2003-02-12 2008-01-15 Micron Technology, Inc. System and method for analyzing electrical failure data
JP4347751B2 (ja) * 2004-06-07 2009-10-21 株式会社アドバンテスト 不良解析システム及び不良箇所表示方法
TWI247376B (en) * 2004-12-29 2006-01-11 Powerchip Semiconductor Corp Method and system for semiconductor defect detection
JP5000104B2 (ja) 2005-06-22 2012-08-15 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
JP5091430B2 (ja) * 2006-06-14 2012-12-05 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5087236B2 (ja) * 2006-06-14 2012-12-05 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP4931483B2 (ja) 2006-06-14 2012-05-16 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP2010133929A (ja) * 2008-10-28 2010-06-17 Toshiba Corp 欠陥解析装置，および欠陥解析方法
US9075106B2 (en) * 2009-07-30 2015-07-07 International Business Machines Corporation Detecting chip alterations with light emission
KR101711193B1 (ko) * 2010-06-04 2017-02-28 삼성전자 주식회사 웨이퍼 검사 방법 및 웨이퍼 검사 시스템
JP6049991B2 (ja) * 2011-09-20 2016-12-21 株式会社日立ハイテクサイエンス 複合荷電粒子ビーム装置
US9052356B2 (en) 2012-02-15 2015-06-09 International Business Machines Corporation Embedded photon emission calibration (EPEC)
US9406330B1 (en) * 2013-06-19 2016-08-02 WD Media, LLC Method for HDD disk defect source detection
CN103645197B (zh) * 2013-11-08 2015-12-02 上海华力微电子有限公司 芯片缺陷的检测方法
CN113075532A (zh) * 2021-03-25 2021-07-06 长鑫存储技术有限公司 芯片检测方法及芯片检测装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065679A (ja) * 1992-06-17 1994-01-14 Sharp Corp 半導体素子不良解析装置
JPH0714899A (ja) * 1993-06-23 1995-01-17 Seiko Instr Inc 半導体装置のスタンバイ電流不良の解析方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391885A (en) * 1991-04-26 1995-02-21 Sharp Kabushiki Kaisha Method of detecting and analyzing defective portion of semiconductor element and apparatus for detecting and analyzing the same
US5301006A (en) * 1992-01-28 1994-04-05 Advanced Micro Devices, Inc. Emission microscope
US5240866A (en) * 1992-02-03 1993-08-31 At&T Bell Laboratories Method for characterizing failed circuits on semiconductor wafers
US5377003A (en) * 1992-03-06 1994-12-27 The United States Of America As Represented By The Department Of Health And Human Services Spectroscopic imaging device employing imaging quality spectral filters

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065679A (ja) * 1992-06-17 1994-01-14 Sharp Corp 半導体素子不良解析装置
JPH0714899A (ja) * 1993-06-23 1995-01-17 Seiko Instr Inc 半導体装置のスタンバイ電流不良の解析方法

Also Published As

Publication number Publication date
US5760892A (en) 1998-06-02
JP3436456B2 (ja) 2003-08-11
JPH104128A (ja) 1998-01-06
KR980005981A (ko) 1998-03-30
TW386274B (en) 2000-04-01
DE19702862A1 (de) 1997-12-18

Similar Documents

Publication Publication Date Title
KR100249630B1 (ko) 이미션 현미경에 의한 반도체층의 고장 해석방법 및 반도체 장치 고장 해석 시스템
KR102019534B1 (ko) 결함 특유의, 다중 채널 정보를 이용한 웨이퍼 상의 결함 검출
US8040503B2 (en) Method of inspecting a semiconductor device and an apparatus thereof
KR100310106B1 (ko) 패턴검사방법 및 그 장치
US6799130B2 (en) Inspection method and its apparatus, inspection system
US5561293A (en) Method of failure analysis with CAD layout navigation and FIB/SEM inspection
JP5091430B2 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP4078280B2 (ja) 回路パターンの検査方法および検査装置
WO2013153891A1 (ja) 荷電粒子線装置
JP2001159616A (ja) パターン検査方法及びパターン検査装置
JP2006261162A (ja) レビュー装置及びレビュー装置における検査方法
JP2001085483A (ja) 試料の検査方法及びその装置
JP2004177139A (ja) 検査条件データ作成支援プログラム及び検査装置及び検査条件データ作成方法
JPWO2014104191A1 (ja) 荷電粒子線装置及びその欠陥分析方法
JP5018868B2 (ja) 試料の観察方法およびその装置
US7805691B2 (en) Semiconductor failure analysis apparatus, failure analysis method, and failure analysis program
KR100276619B1 (ko) 피측정디바이스의 고장해석방법 및 고장해석장치
JP2005181347A (ja) 回路パターンの検査装置、検査システム、および検査方法
JP3665194B2 (ja) 回路パターンの検査方法及び検査装置
JP2002026102A (ja) 検査情報処理方法及びその検査システム
JP2009004505A (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP2007281500A (ja) 回路パターンの検査装置、検査システム、および検査方法
JP2003057193A (ja) 異物検査装置
JP2008147679A (ja) 電子線応用装置
JP2006074065A (ja) 試料の検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee