JP5000104B2 - 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム - Google Patents

半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム Download PDF

Info

Publication number
JP5000104B2
JP5000104B2 JP2005182629A JP2005182629A JP5000104B2 JP 5000104 B2 JP5000104 B2 JP 5000104B2 JP 2005182629 A JP2005182629 A JP 2005182629A JP 2005182629 A JP2005182629 A JP 2005182629A JP 5000104 B2 JP5000104 B2 JP 5000104B2
Authority
JP
Japan
Prior art keywords
image
analysis
defect
layout
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005182629A
Other languages
English (en)
Other versions
JP2007003306A (ja
Inventor
雅裕 武田
和宏 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2005182629A priority Critical patent/JP5000104B2/ja
Priority to US11/409,273 priority patent/US7752594B2/en
Priority to PCT/JP2006/312355 priority patent/WO2006137415A1/ja
Priority to KR1020077024956A priority patent/KR101277407B1/ko
Priority to CNA2006800227127A priority patent/CN101208609A/zh
Priority to EP06767014.1A priority patent/EP1901080B1/en
Priority to TW095122480A priority patent/TWI421959B/zh
Publication of JP2007003306A publication Critical patent/JP2007003306A/ja
Application granted granted Critical
Publication of JP5000104B2 publication Critical patent/JP5000104B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Biochemistry (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Chemical & Material Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Quality & Reliability (AREA)
  • Analytical Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、半導体デバイスの不良について解析を行うための半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システムに関するものである。
半導体デバイスの不良を解析するための観察画像を取得する半導体検査装置としては、従来、エミッション顕微鏡、ＯＢＩＲＣＨ装置、時間分解エミッション顕微鏡などが用いられている。これらの検査装置では、不良観察画像として取得される発光画像やＯＢＩＲＣＨ画像を用いて、半導体デバイスの故障箇所などの不良を解析することができる（例えば、特許文献１、２参照）。
特開２００３−８６６８９号公報 特開２００３−３０３７４６号公報
近年、半導体不良解析において、解析対象となる半導体デバイスの微細化や高集積化が進んでおり、上記した検査装置等を用いた不良箇所の解析を迅速に行うことが困難になってきている。したがって、このような半導体デバイスについて不良箇所の解析を行うためには、観察画像から半導体デバイスの不良箇所を推定するための解析処理の効率を向上することが必要不可欠である。
本発明は、以上の問題点を解決するためになされたものであり、観察画像を用いた半導体デバイスの不良の解析を効率良く行うことが可能な半導体不良解析装置、半導体不良解析方法、半導体不良解析プログラム、及び半導体不良解析システムを提供することを目的とする。
このような目的を達成するために、本発明による半導体不良解析装置は、半導体デバイスの観察画像を用いて、その不良を解析する半導体不良解析装置であって、（１）少なくとも半導体デバイスの通常の観察画像であるパターン画像、及び不良についての検査を行って得られた、不良に起因する反応情報を含む不良観察画像を観察画像として含む検査情報を取得する検査情報取得手段と、（２）半導体デバイスのレイアウト画像を含むレイアウト情報を取得するレイアウト情報取得手段と、（３）上記観察画像を参照して半導体デバイスの不良についての解析を行う不良解析手段と、（４）半導体デバイスの不良の解析についての情報を表示手段に表示させる情報表示制御手段とを備え、（５）情報表示制御手段は、表示手段に表示させる半導体デバイスの画像としてパターン画像の上にレイアウト画像を重畳し、さらにその上に不良観察画像を重畳した重畳画像を生成する重畳画像生成手段と、重畳画像でのパターン画像に対するレイアウト画像の透過率を設定する第１の透過率設定手段と、重畳画像でのパターン画像及びレイアウト画像に対する不良観察画像の透過率を設定する第２の透過率設定手段とを有することを特徴とする。
また、本発明による半導体不良解析方法は、半導体デバイスの観察画像を用いて、その不良を解析する半導体不良解析方法であって、（ａ）少なくとも半導体デバイスの通常の観察画像であるパターン画像、及び不良についての検査を行って得られた、不良に起因する反応情報を含む不良観察画像を観察画像として含む検査情報を取得する検査情報取得ステップと、（ｂ）半導体デバイスのレイアウト画像を含むレイアウト情報を取得するレイアウト情報取得ステップと、（ｃ）上記観察画像を参照して半導体デバイスの不良についての解析を行う不良解析ステップと、（ｄ）半導体デバイスの不良の解析についての情報を表示手段に表示させる情報表示ステップと、（ｅ）表示手段に表示させる半導体デバイスの画像としてパターン画像の上にレイアウト画像を重畳し、さらにその上に不良観察画像を重畳した重畳画像を生成する重畳画像生成ステップと、（ｆ）重畳画像でのパターン画像に対するレイアウト画像の透過率を設定する第１の透過率設定ステップと、重畳画像でのパターン画像及びレイアウト画像に対する不良観察画像の透過率を設定する第２の透過率設定ステップとを備えることを特徴とする。
また、本発明による半導体不良解析プログラムは、半導体デバイスの観察画像を用い、その不良を解析する半導体不良解析をコンピュータに実行させるためのプログラムであって、（ａ）少なくとも半導体デバイスの通常の観察画像であるパターン画像、及び不良についての検査を行って得られた、不良に起因する反応情報を含む不良観察画像を観察画像として含む検査情報を取得する検査情報取得処理と、（ｂ）半導体デバイスのレイアウト画像を含むレイアウト情報を取得するレイアウト情報取得処理と、（ｃ）観察画像を参照して半導体デバイスの不良についての解析を行う不良解析処理と、（ｄ）半導体デバイスの不良の解析についての情報を表示手段に表示させる情報表示処理と、（ｅ）表示手段に表示させる半導体デバイスの画像としてパターン画像の上にレイアウト画像を重畳し、さらにその上に不良観察画像を重畳した重畳画像を生成する重畳画像生成処理と、（ｆ）重畳画像でのパターン画像に対するレイアウト画像の透過率を設定する第１の透過率設定処理と、重畳画像でのパターン画像及びレイアウト画像に対する不良観察画像の透過率を設定する第２の透過率設定処理とをコンピュータに実行させることを特徴とする。
上記した半導体不良解析装置、不良解析方法、及び不良解析プログラムにおいては、エミッション顕微鏡装置やＯＢＩＲＣＨ装置などの半導体検査装置によって観察画像として取得されるパターン画像と、半導体デバイスのレイアウト画像とを取得する。そして、パターン画像とレイアウト画像とを重畳した重畳画像を生成して表示手段に表示している。このように、パターン画像及びレイアウト画像による重畳画像を用いることにより、観察画像とレイアウト画像とを対応付けつつ不良解析を実行することが容易となり、その効率が向上する。
さらに、上記構成では、パターン画像に対して、レイアウト画像の透過率を可変とし、透過率を所望の値に設定して画像の重畳を行っている。これにより、パターン画像、レイアウト画像、及びそれらの重なり合いのそれぞれを、透過率を適当に設定することによって簡単に確認可能となる。したがって、観察画像を用いた半導体デバイスの不良の解析を確実かつ効率良く行うことが可能となる。また、観察画像としてパターン画像と合わせて不良観察画像が取得される場合には、上記のようにパターン画像とレイアウト画像とを対応付けることにより、パターン画像と同じく観察画像である不良観察画像についても、レイアウト画像との対応付けが可能となる。
また、本発明による半導体不良解析システムは、上記した半導体不良解析装置と、半導体不良解析装置に対して、検査情報を供給する検査情報供給手段と、半導体不良解析装置に対して、レイアウト情報を供給するレイアウト情報供給手段と、半導体デバイスの不良の解析についての情報を表示する表示手段とを備えることを特徴とする。このような構成の半導体不良解析システムによれば、上記したように、観察画像を用いた半導体デバイスの不良の解析を確実かつ効率良く行うことが可能となる。
ここで、不良解析装置は、検査情報取得手段が、観察画像としてさらに、不良についての検査を行って得られた、不良に起因する反応情報を含む不良観察画像を取得し、重畳画像生成手段が、パターン画像及びレイアウト画像とさらに不良観察画像とを重畳した重畳画像を生成するとともに、情報表示制御手段が、透過率設定手段に加えて、重畳画像でのパターン画像及びレイアウト画像に対する不良観察画像の透過率を設定する第２の透過率設定手段を有することが好ましい。
同様に、不良解析方法は、検査情報取得ステップにおいて、観察画像としてさらに、不良についての検査を行って得られた、不良に起因する反応情報を含む不良観察画像を取得し、重畳画像生成ステップにおいて、パターン画像及びレイアウト画像とさらに不良観察画像とを重畳した重畳画像を生成するとともに、透過率設定ステップに加えて、重畳画像でのパターン画像及びレイアウト画像に対する不良観察画像の透過率を設定する第２の透過率設定ステップを備えることが好ましい。
同様に、不良解析プログラムは、検査情報取得処理が、観察画像としてさらに、不良についての検査を行って得られた、不良に起因する反応情報を含む不良観察画像を取得し、重畳画像生成処理が、パターン画像及びレイアウト画像とさらに不良観察画像とを重畳した重畳画像を生成するとともに、透過率設定処理に加えて、重畳画像でのパターン画像及びレイアウト画像に対する不良観察画像の透過率を設定する第２の透過率設定処理をコンピュータに実行させることが好ましい。
このように、パターン画像及びレイアウト画像に加えて、さらに不良観察画像を重畳するとともに、その透過率を可変とすることにより、パターン画像、レイアウト画像、不良観察画像、及びそれらの重なり合いのそれぞれを、透過率を適当に設定することによって簡単に確認可能となる。したがって、観察画像を用いた半導体デバイスの不良の解析の効率をさらに向上することができる。
また、不良解析装置は、不良解析手段が、パターン画像とレイアウト画像とを参照し、パターン画像を少なくとも含む観察画像と、レイアウト画像との間の位置合わせを行う位置調整手段を有することが好ましい。同様に、不良解析方法は、パターン画像とレイアウト画像とを参照し、パターン画像を少なくとも含む観察画像と、レイアウト画像との間の位置合わせを行う位置調整ステップを備えることが好ましい。同様に、不良解析プログラムは、パターン画像とレイアウト画像とを参照し、パターン画像を少なくとも含む観察画像と、レイアウト画像との間の位置合わせを行う位置調整処理をコンピュータに実行させることが好ましい。また、観察画像としてパターン画像と合わせて不良観察画像が取得される場合には、上記した位置調整において、パターン画像とレイアウト画像とを参照し、パターン画像及び不良観察画像を含む観察画像と、レイアウト画像との間の位置合わせを行うことが好ましい。
このように、パターン画像を用いてレイアウト画像との位置合わせを行うことにより、半導体デバイスの不良の解析の精度を向上することができる。特に、観察画像としてパターン画像と合わせて不良観察画像が取得される場合には、パターン画像は不良観察画像に対して位置が合った状態で取得されるため、上記した位置合わせが有効である。
また、表示手段に対する重畳画像の具合的な表示構成については、不良解析装置は、情報表示制御手段が、表示手段に表示させる画面として重畳画像生成手段で生成された重畳画像を表示するための画像表示領域と、不良解析手段で行われる不良の解析についての操作に用いられる解析操作領域とを有する解析画面を生成する解析画面生成手段を有する構成を用いることができる。同様に、不良解析方法は、表示手段に表示させる画面として重畳画像生成ステップで生成された重畳画像を表示するための画像表示領域と、不良解析ステップで行われる不良の解析についての操作に用いられる解析操作領域とを有する解析画面を生成する解析画面生成ステップを備える方法を用いることができる。同様に、不良解析プログラムは、表示手段に表示させる画面として重畳画像生成処理で生成された重畳画像を表示するための画像表示領域と、不良解析処理で行われる不良の解析についての操作に用いられる解析操作領域とを有する解析画面を生成する解析画面生成処理をコンピュータに実行させる構成を用いることができる。
また、不良解析装置は、情報表示制御手段による重畳画像の表示とは別に、レイアウト画像を表示手段に表示させるレイアウト画像表示制御手段を備えることとしても良い。同様に、不良解析方法は、重畳画像の表示とは別に、レイアウト画像を表示手段に表示させるレイアウト画像表示ステップを備えることとしても良い。同様に、不良解析プログラムは、重畳画像の表示とは別に、レイアウト画像を表示手段に表示させるレイアウト画像表示処理をコンピュータに実行させることとしても良い。
本発明の半導体不良解析装置、不良解析方法、不良解析プログラム、及び半導体不良解析システムによれば、パターン画像とレイアウト画像とを重畳した重畳画像を生成するとともに、パターン画像に対して、レイアウト画像の透過率を可変とし、透過率を所望の値に設定して画像の重畳を行うことにより、パターン画像、レイアウト画像、及びそれらの重なり合いのそれぞれを、透過率を適当に設定することによって簡単に確認可能となる。したがって、観察画像を用いた半導体デバイスの不良の解析を確実かつ効率良く行うことが可能となる。
以下、図面とともに本発明による半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システムの好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
図１は、本発明による半導体不良解析装置を含む不良解析システムの一実施形態の構成を概略的に示すブロック図である。本不良解析システム１は、半導体デバイスを解析対象とし、その観察画像を用いて不良の解析を行うためのものであり、半導体不良解析装置１０と、検査情報供給装置２０と、レイアウト情報供給装置３０と、表示装置４０と、入力装置４５とを備えている。以下、半導体不良解析装置１０及び不良解析システム１の構成について、半導体不良解析方法とともに説明する。
半導体不良解析装置１０は、半導体デバイスの不良解析に必要なデータを入力して、その不良の解析処理を実行するための解析装置である。本実施形態による不良解析装置１０は、検査情報取得部１１と、レイアウト情報取得部１２と、不良解析部１３と、解析画面表示制御部１４と、レイアウト画像表示制御部１５とを有している。また、不良解析装置１０には、不良解析に関する情報を表示するための表示装置４０と、不良解析に必要な指示や情報の入力に用いられる入力装置４５とが接続されている。
不良解析装置１０において実行される不良解析に用いられるデータは、検査情報取得部１１及びレイアウト情報取得部１２によって取得される。検査情報取得部１１は、半導体デバイスの通常の観察画像であるパターン画像Ｐ１、及び不良についての検査を行って得られた、不良に起因する反応情報が含まれる不良観察画像Ｐ２を含む検査情報を取得する（検査情報取得ステップ）。また、レイアウト情報取得部１２は、半導体デバイスでのネットなどの構成を示すレイアウト画像Ｐ３を含むレイアウト情報を取得する（レイアウト情報取得ステップ）。
図１においては、検査情報取得部１１に対して、検査情報供給装置２０が接続されており、パターン画像Ｐ１及び不良観察画像Ｐ２などの検査情報は供給装置２０から取得部１１へと供給されている。この検査情報供給装置２０としては、例えば、エミッション顕微鏡装置を用いることができる。この場合、不良観察画像Ｐ２は発光画像となる。また、検査情報供給装置２０として、ＯＢＩＲＣＨ装置を用いることができる。この場合、不良観察画像Ｐ２はＯＢＩＲＣＨ画像となる。あるいは、これら以外の種類の半導体検査装置を供給装置２０として用いても良い。
また、パターン画像Ｐ１及び不良観察画像Ｐ２があらかじめ半導体検査装置によって取得されている場合には、検査情報供給装置２０としては、それらの画像データを記憶しているデータ記憶装置が用いられる。この場合のデータ記憶装置は、不良解析装置１０の内部に設けられていても良く、あるいは外部装置であっても良い。このような構成は、半導体検査装置で観察画像を先に撮りためておき、不良解析装置１０のソフトウェアを別のコンピュータ上で実行するような場合に有用である。この場合、半導体検査装置を占有することなく、不良解析の作業を分担して進めることができる。
また、エミッション顕微鏡装置やＯＢＩＲＣＨ装置などの半導体検査装置で取得されるパターン画像Ｐ１及び不良観察画像Ｐ２については、ステージ上に半導体デバイスを載置した状態で画像Ｐ１、Ｐ２が取得される。このため、両者は互いに位置合わせがされた画像として取得される。
一方、レイアウト情報取得部１２に対して、レイアウト情報供給装置３０がネットワークを介して接続されており、レイアウト画像Ｐ３などのレイアウト情報は供給装置３０から取得部１２へと供給されている。このレイアウト情報供給装置３０としては、例えば、半導体デバイスを構成する素子やネット（配線）の配置などの設計情報からレイアウト画像Ｐ３を生成するレイアウト・ビューアのＣＡＤソフトが起動されているワークステーションを用いることができる。
ここで、例えば半導体デバイスに含まれる複数のネットの個々の情報など、レイアウト画像Ｐ３以外のレイアウト情報については、不良解析装置１０において、必要に応じてレイアウト情報供給装置３０と通信を行って情報を取得する構成を用いることが好ましい。あるいは、レイアウト画像Ｐ３と合わせてレイアウト情報取得部１２から情報を読み込んでおく構成としても良い。
また、本実施形態においては、不良解析装置１０にレイアウト画像表示制御部１５が設けられている。このレイアウト画像表示制御部１５は、例えば、Ｘウィンドウ・サーバによって構成され、後述する解析画面表示制御部１４による重畳画像の表示とは別に、レイアウト情報供給装置３０において描画されたレイアウト画像Ｐ３を表示装置４０での所定の表示ウィンドウなどに表示する（レイアウト画像表示ステップ）。これにより、画像Ｐ１〜Ｐ３を用いた不良解析の効率を向上することができる。ただし、このようなレイアウト画像表示制御部１５については、不要であれば設けなくても良い。
検査情報取得部１１、及びレイアウト情報取得部１２によって取得されたパターン画像Ｐ１、不良観察画像Ｐ２、及びレイアウト画像Ｐ３は、不良解析部１３へと入力される。不良解析部１３は、不良観察画像Ｐ２を参照して半導体デバイスの不良についての解析を行う解析手段である（不良解析ステップ）。また、この不良解析部１３は必要に応じて、不良観察画像Ｐ２に加えて、検査情報供給装置２０からの他の検査情報、あるいはレイアウト情報供給装置３０からのレイアウト情報等を参照する。なお、一般には、不良解析部１３は、観察画像を参照して半導体デバイスの不良についての解析を行えば良い。
また、解析画面表示制御部１４は、半導体デバイスの不良の解析についての情報を表示装置４０に表示させる情報表示制御手段である（情報表示ステップ）。解析画面表示制御部１４によって表示装置４０に表示される情報としては、例えば、解析対象の半導体デバイスの画像、半導体デバイスに対して実行される不良解析での解析条件、不良解析部１３による半導体デバイスの不良の解析結果などがある。
図２は、図１に示した半導体不良解析装置１０の一部について、その具体的な構成を示すブロック図である。ここでは、不良解析装置１０における不良解析部１３、及び解析画面表示制御部１４の具体的な構成を示している。
まず、不良解析部１３の構成について説明する。本実施形態による不良解析部１３は、領域設定部１３１と、ネット情報解析部１３２とを有している。また、図３は、領域設定部１３１及びネット情報解析部１３２によって実行される不良解析方法について模式的に示す図である。
領域設定部１３１は、解析対象の半導体デバイスに対し、不良観察画像Ｐ２を参照し、画像Ｐ２での反応情報に対応して解析領域を設定する設定手段である。ここで、不良観察画像Ｐ２の例としてエミッション顕微鏡装置によって取得される発光画像を考える。例えば、図３（ａ）に示す例では、不良解析において参照される反応情報として、発光画像中にＡ１〜Ａ６の６つの発光領域（不良に起因する反応領域）が存在する。このような画像に対して、領域設定部１３１は、図３（ｂ）に示すように、発光領域に対応して６つの解析領域Ｂ１〜Ｂ６を設定する。
このような解析領域の設定は、キーボードやマウスなどを用いた入力装置４５からの操作者の入力に応じて手動で行うことが好ましい。あるいは、領域設定部１３１において自動で行われる構成としても良い。また、設定される解析領域の形状については、特に制限されないが、図３（ｂ）に示すように矩形状に設定することが、解析の容易さなどの点で好ましい。なお、このような解析領域の設定においては、検査時に半導体デバイスを載置するステージの位置精度等を考慮して、不良観察画像Ｐ２での反応領域に対して広めに設定することが好ましい。
ネット情報解析部１３２は、半導体デバイスのレイアウトに含まれる複数のネット（配線）について、領域設定部１３１で設定された解析領域を参照して解析を行う。具体的には、複数のネットについて、解析領域を通過するネットを抽出する。また、複数の解析領域が設定されている場合には、その抽出されたネットの解析領域の通過回数を取得する。
上記した例では、図３（ｃ）に示すように、領域設定部１３１で設定された６つの解析領域Ｂ１〜Ｂ６に対して、解析領域を通過するネットとして４本のネットＣ１〜Ｃ４が抽出されている。また、これらのネットＣ１〜Ｃ４のうち、ネットＣ１は解析領域の通過回数が３回で最も多く、ネットＣ２は通過回数が２回、ネットＣ３、Ｃ４は通過回数がそれぞれ１回となっている。
なお、このようなネット情報の解析では、必要に応じて、レイアウト情報取得部１２を介してレイアウト情報供給装置３０との間で通信を行って、解析を実行することが好ましい。このような構成としては、例えば、ネット情報解析部１３２が、レイアウト情報供給装置３０に対してネットの抽出、及び解析領域の通過回数の取得を指示し、その結果を受け取る構成がある。
本実施形態の不良解析部１３においては、検査情報取得部１１が不良観察画像Ｐ２に加えてパターン画像Ｐ１を取得していることに対応して、位置調整部１３３が設けられている。位置調整部１３３は、パターン画像Ｐ１及びレイアウト画像Ｐ３を参照して、パターン画像Ｐ１を少なくとも含む検査情報供給装置２０からの観察画像と、レイアウト情報供給装置３０からのレイアウト画像Ｐ３との間で位置合わせを行う（位置調整ステップ）。この位置合わせは、例えば、パターン画像Ｐ１において適当な３点を指定し、さらにレイアウト画像Ｐ３において対応する３点を指定して、それらの座標から位置合わせを行う方法を用いることができる。
また、不良解析部１３には、付加解析情報取得部１３４が設けられている。付加解析情報取得部１３４は、領域設定部１３１及びネット情報解析部１３２による上記した解析方法とは別の解析方法によって得られた半導体デバイスの不良についての付加的な解析情報を外部装置などから取得する。この取得された付加解析情報は、ネット情報解析部１３２で得られた解析結果と合わせて参照される。
次に、解析画面表示制御部１４の構成について説明する。本実施形態による解析画面表示制御部１４は、重畳画像生成部１４１と、第１透過率設定部１４２と、第２透過率設定部１４３と、解析画面生成部１４４とを有している。また、図４〜図６は、それぞれ重畳画像生成部１４１によって生成されて表示装置４０に表示される半導体デバイスの画像の例を示す模式図である。
不良解析装置１０での不良解析に必要な画像などの情報、あるいは解析結果として得られた情報は、必要に応じて解析画面表示制御部１４によって解析画面として表示装置４０に表示される。特に、本実施形態では、重畳画像生成部１４１において、半導体デバイスの画像として、パターン画像Ｐ１とレイアウト画像Ｐ３とを重畳した重畳画像（オーバーレイ画像）が生成される（重畳画像生成ステップ）。そして、この重畳画像が、不良解析についての情報として表示装置４０に表示される。
図４は、重畳画像生成部１４１において生成される重畳画像の一例を示す図であり、図４（ａ）は画像の重畳方法を、図４（ｂ）は生成された重畳画像を示している。この画像例では、パターン画像Ｐ１の上に、レイアウト画像Ｐ３、及び不良観察画像Ｐ２である発光画像Ｐ４をこの順で重畳させて、重畳画像Ｐ６を生成している。ここで、不良観察画像Ｐ２については、発光画像Ｐ４に限らず、例えばＯＢＩＲＣＨ画像Ｐ５など他の不良観察画像Ｐ２を用いても良い。あるいは、図４（ａ）に破線で示すように、発光画像Ｐ４と併せて、ＯＢＩＲＣＨ画像Ｐ５をさらに重畳させても良い。また、不良観察画像Ｐ２が不要な場合には、パターン画像Ｐ１の上にレイアウト画像Ｐ３のみを重畳させて重畳画像としても良い。
図２に示す構成では、重畳画像生成部１４１に対して、さらに第１透過率設定部１４２と、第２透過率設定部１４３とが設けられている。第１透過率設定部１４２は、重畳画像Ｐ６におけるパターン画像Ｐ１に対するレイアウト画像Ｐ３の透過率を設定する透過率設定手段である（透過率設定ステップ）。また、第２透過率設定部１４３は、重畳画像Ｐ６におけるパターン画像Ｐ１及びレイアウト画像Ｐ３に対する不良観察画像Ｐ２の透過率を設定する第２の透過率設定手段である（第２の透過率設定ステップ）。
図５は、重畳画像生成部１４１において生成される重畳画像の他の例を示す図であり、図５（ａ）は画像の重畳方法を、図５（ｂ）は生成された重畳画像を示している。この画像例では、図４の画像例と同様に、パターン画像Ｐ１、レイアウト画像Ｐ３、及び不良観察画像Ｐ２を重畳させて重畳画像Ｐ７を生成している。また、この重畳画像Ｐ７では、第１透過率設定部１４２において、下側のパターン画像Ｐ１に対して、その上に重畳されるレイアウト画像Ｐ３の透過率を５０％に設定している。
また、図６は、重畳画像生成部１４１において生成される重畳画像のさらに他の例を示す図であり、図６（ａ）は画像の重畳方法を、図６（ｂ）は生成された重畳画像を示している。この画像例では、パターン画像Ｐ１について図示を省略しているが、図４の画像例と同様に、パターン画像Ｐ１、レイアウト画像Ｐ３、及び不良観察画像Ｐ２を重畳させて重畳画像Ｐ８を生成している。また、この重畳画像Ｐ８では、第２透過率設定部１４３において、下側のパターン画像Ｐ１及びレイアウト画像Ｐ３に対して、その上に重畳される不良観察画像Ｐ２の透過率を５０％に設定している。
なお、このような第１透過率設定部１４２及び第２透過率設定部１４３における画像の透過率の設定については、キーボードやマウスなどを用いた入力装置４５からの操作者の入力に応じて手動で行うことが好ましい。あるいは、透過率設定部１４２、１４３において所定の条件によって自動で行われる構成としても良い。
また、解析画面表示制御部１４は、上記したように、必要に応じて、不良解析部１３による半導体デバイスの不良の解析結果を表示装置４０に表示させても良い。このような解析結果の表示としては、例えば、ネット情報解析部１３２で抽出されたネット、及びそのネットの解析領域の通過回数についての情報を表示させる構成がある。このような解析結果の表示は、例えば、図３（ｃ）に示すように解析領域及びネットを含む画像によって表示しても良く、あるいは、抽出されたネットの名称、及びそのネットの解析領域の通過回数のカウント数を一覧表示したネットリストなどによって表示しても良い。また、解析領域及びネットを含む画像を用いる場合には、図３（ｃ）に示すように、抽出されたネットをレイアウト画像上でハイライト表示しても良い。また、抽出されたネットをマウス操作等によって選択した場合に、そのネットが通過している解析領域の色を変えて表示するなど、具体的には様々な表示方法を用いて良い。
また、図２に示す解析画面表示制御部１４においては、さらに解析画面生成部１４４が設けられている。解析画面生成部１４４は、表示装置４０に表示させる画面として、半導体デバイスの不良解析についての情報を含む解析画面（例えば解析ウィンドウ画面）を生成する生成手段である（解析画面生成ステップ）。なお、このような表示装置４０に表示される解析画面については、具体的には後述する。
上記実施形態による半導体不良解析装置、不良解析方法、及び不良解析システムの効果について説明する。
図１に示した半導体不良解析装置１０、及び不良解析方法においては、解析対象の半導体デバイスに対し、半導体検査装置によって観察画像として取得されるパターン画像Ｐ１と、半導体デバイスのネットなどの構成についての情報を含むレイアウト画像Ｐ３とを取得する。そして、解析画面表示制御部１４の重畳画像生成部１４１において、パターン画像Ｐ１とレイアウト画像Ｐ３とを重畳した重畳画像を生成して表示装置４０に表示している。このように、パターン画像及びレイアウト画像による重畳画像を用いることにより、観察画像とレイアウト画像とを対応付けつつ不良解析を実行することが容易となり、その効率が向上する。
すなわち、不良解析装置１０で実行される半導体デバイスの不良解析においては、パターン画像Ｐ１などの観察画像と、レイアウト画像Ｐ３とを対応付けながら解析を行うことが必要となる場合がある。これに対して、上記のように生成される重畳画像を用いることにより、観察画像とレイアウト画像Ｐ３とを対応付けつつ不良解析を実行することが容易となり、その効率を向上することができる。
さらに、上記構成では、パターン画像Ｐ１に対して、レイアウト画像Ｐ３の透過率を可変とし、第１透過率設定部１４２によってその透過率を所望の値に設定して画像の重畳を行っている。これにより、表示装置４０に表示される重畳画像において、パターン画像Ｐ１についての情報、レイアウト画像Ｐ３についての情報、及びそれらの重なり合い（対応関係）についての情報のそれぞれを、透過率を適当に設定または変更することによって簡単に確認可能となる。したがって、上記した重畳画像を用いることにより、観察画像を用いた半導体デバイスの不良の解析を確実かつ効率良く行うことが可能となる。
また、観察画像としてパターン画像Ｐ１と合わせて不良観察画像Ｐ２が取得される場合には、上記のようにパターン画像Ｐ１とレイアウト画像Ｐ３とを対応付けることにより、パターン画像Ｐ１と同じく観察画像であって互いに位置合わせがされた状態の画像である不良観察画像Ｐ２についても、同時にレイアウト画像Ｐ３との間で対応付けを行うことが可能となる。なお、電子線やイオンビームを使用する物理解析装置を用いた不良解析（例えば、透過型電子顕微鏡を用いた不良解析）などにおいては、パターン画像Ｐ１とレイアウト画像Ｐ３との重畳のみによる不良観察が可能である。
また、上記した半導体不良解析装置１０と、検査情報供給装置２０と、レイアウト情報供給装置３０と、表示装置４０とによって構成される不良解析システム１によれば、観察画像を用いた半導体デバイスの不良の解析を確実かつ効率良く行うことが可能な半導体不良解析システムが実現される。
図４に示した例においては、パターン画像Ｐ１及びレイアウト画像Ｐ３と、さらに不良観察画像Ｐ２とを重畳させて重畳画像Ｐ６としている。このように、パターン画像Ｐ１及びレイアウト画像Ｐ３に加えて、さらに不良観察画像Ｐ２を重畳するとともに、パターン画像Ｐ１及びレイアウト画像Ｐ３に対して、不良観察画像Ｐ２の透過率を可変とし、第２透過率設定部１４３によって透過率を所望の値に設定して画像の重畳を行うことにより、各画像Ｐ１〜Ｐ３及びそれらの重なり合い（対応関係）についての情報のそれぞれを、透過率を適当に設定または変更することによって簡単に確認可能となり、不良解析の効率をさらに向上することができる。例えば、このような重畳画像を用いれば、不良観察画像Ｐ２での異常箇所（例えば発光画像での発光箇所）が半導体デバイスのレイアウト上でどこに位置するのか、などを容易に確認できる。
ここで、重畳画像における各画像Ｐ１〜Ｐ３の重畳については、パターン画像Ｐ１と、レイアウト画像Ｐ３とを重畳する場合、パターン画像Ｐ１の上にレイアウト画像Ｐ３を重畳することが好ましい。すなわち、半導体デバイスの通常の観察画像であるパターン画像Ｐ１は、通常は透明要素として扱える画素が無い画像である。一方、レイアウト画像Ｐ３は、多数のネットが存在するレイアウトの構成などのために透明要素として扱える画素が少なくなるものの、そのレイアウトの規則性などにより、ある程度の透明要素として扱える画素が存在する。したがって、上記のようにパターン画像Ｐ１を下側とし、レイアウト画像Ｐ３を上側として重畳画像を生成することにより、レイアウト画像Ｐ３での透明要素として扱える画素を通して、下にあるパターン画像Ｐ１を認識することが可能となる。
また、パターン画像Ｐ１及びレイアウト画像Ｐ３と、不良観察画像Ｐ２とを重畳する場合、パターン画像Ｐ１及びレイアウト画像Ｐ３の上に不良観察画像Ｐ２を重畳することが好ましい。すなわち、発光画像Ｐ４やＯＢＩＲＣＨ画像Ｐ５などの不良観察画像Ｐ２は、通常はデータ画素の配置が局所的となり、透明要素として扱える画素がパターン画像Ｐ１やレイアウト画像Ｐ３に比べて多い。したがって、上記のようにパターン画像Ｐ１及びレイアウト画像Ｐ３を下側とし、不良観察画像Ｐ２を上側として重畳画像を生成することにより、パターン画像Ｐ１、不良観察画像Ｐ２、及びレイアウト画像Ｐ３の相互の対応付け等が容易となる。
ただし、このような重畳画像における各画像Ｐ１〜Ｐ３の重畳の順序については、上記した順序に限定されるものではなく、それぞれの画像の具体的な特性などに応じて様々に設定してよい。
ここで、重畳画像生成部１４１において重畳画像を生成する際の具体的な生成方法（透過率の設定方法）の一例について、図６に示したレイアウト画像Ｐ３及び不良観察画像Ｐ２の重畳画像Ｐ８を用いて説明する。重畳画像Ｐ８上にある点ｐ’に対応する不良観察画像Ｐ２上の点をｐ１、レイアウト画像Ｐ３上の点をｐ２とし、各点におけるＲＧＢカラー要素をｒ、ｇ、ｂで表し、レイアウト画像Ｐ３に対する不良観察画像Ｐ２の透過率をＴとすると、重畳画像Ｐ８の点ｐ’での各ＲＧＢカラー要素は、以下のようになる。
ｐ’（ｒ）＝Ｔ・ｐ２（ｒ）＋（１−Ｔ）・ｐ１（ｒ）
ｐ’（ｇ）＝Ｔ・ｐ２（ｇ）＋（１−Ｔ）・ｐ１（ｇ）
ｐ’（ｂ）＝Ｔ・ｐ２（ｂ）＋（１−Ｔ）・ｐ１（ｂ）
このように、重畳される画像のデータ要素ｐ２、ｐ１から、重畳画像での各点のデータ要素ｐ’を求めることにより、重畳画像を好適に生成することができる。例えば、上記式からわかるように、透過率Ｔ＝０であれば、重畳画像は不良観察画像Ｐ２となる。また、透過率Ｔ＝１であれば、重畳画像はレイアウト画像Ｐ３となる。また、透過率Ｔが０〜１の間の値であれば、重畳画像は、図６（ｂ）に示したように、不良観察画像Ｐ２の下にレイアウト画像Ｐ３が透けて見える画像となる。
また、本実施形態の不良解析装置１０においては、不良観察画像Ｐ２での不良に起因する反応情報に対応して解析領域を設定し、半導体デバイスを構成する各ネットのうちで解析領域を通過するネットを抽出して不良解析を行っている。この場合、解析領域を好適に設定することで、解析領域を通過するネットによって、不良の可能性が高いネット（被疑不良ネット）が推定でき、不良解析を効率的に実行できる。ただし、不良解析部１３における具体的な解析方法については、このような方法以外にも、様々な方法を用いて良い。一般には、不良解析部１３は、観察画像を参照して半導体デバイスの不良についての解析を行えば良い。なお、不良観察画像Ｐ２での不良に起因する反応情報は、その反応箇所自体が不良箇所である場合のみでなく、他の不良箇所（例えば不良ネット）に起因して反応が発生している箇所が含まれるので、このことが考慮された解析方法を用いることが好ましい。
また、不良観察画像Ｐ２としては、図３（ａ）においては発光画像を例示したが、例えば、上記したようにＯＢＩＲＣＨ画像などの他の観察画像を用いても良い。また、不良観察画像としては、単一条件での１回の観察で得られた画像を用いることができるが、それに限らず、例えば図７に示すように、第１の条件で取得された図７（ａ）の不良観察画像と、第１の条件とは異なる第２の条件で取得された図７（ｂ）の不良観察画像とを重ね合わせた図７（ｃ）に示す不良観察画像を用いても良い。
また、上記した第２の条件での不良観察画像の取得において、図７（ｄ）及び（ｅ）に示すように、第１の条件から観察位置の変更（例えば不良観察画像の位置や範囲の変更）がある場合も考えられる。このような場合には、図７（ｆ）に示すように、観察位置の変更情報を考慮して画像の重ね合わせを行うことが好ましい。あるいは、第１の条件下において得られた解析結果を記憶手段に保管しておき、第２の条件下において得られた解析結果を加算する方法を用いても良い。これらを多数回行うことにより、例えばネットの通過頻度の分布を顕著にすることができるなど、不良解析の効率及び確実性を向上することができる。
また、上記実施形態においては、不良解析装置１０において、不良解析部１３の位置調整部１３３が、パターン画像Ｐ１及びレイアウト画像Ｐ３を参照して画像の位置合わせを行う構成としている。このように、パターン画像Ｐ１を用いてレイアウト画像Ｐ３との位置合わせを行うことにより、観察画像を用いた半導体デバイスの不良の解析の精度を向上することができる。また、上記したパターン画像Ｐ１及びレイアウト画像Ｐ３の重畳画像は、この位置合わせを行う上でも有用である。特に、観察画像としてパターン画像Ｐ１と合わせて不良観察画像Ｐ２が取得される場合には、パターン画像Ｐ１は不良観察画像Ｐ２に対して位置が合った状態で取得されるため、上記した位置合わせが有効である。
また、上記実施形態においては、不良解析装置１０において、不良解析部１３の付加解析情報取得部１３４が、別の解析方法によって得られた半導体デバイスの不良についての付加的な解析情報、例えば被疑不良ネットの情報を取得する構成としている。このような付加解析情報を参照することにより、半導体デバイスの不良の解析の精度をさらに向上することができる。
図１に示した半導体不良解析装置１０において実行される不良解析方法に対応する処理は、半導体不良解析をコンピュータに実行させるための半導体不良解析プログラムによって実現可能である。例えば、不良解析装置１０は、半導体不良解析の処理に必要な各ソフトウェアプログラムを動作させるＣＰＵと、上記ソフトウェアプログラムなどが記憶されるＲＯＭと、プログラム実行中に一時的にデータが記憶されるＲＡＭとによって構成することができる。このような構成において、ＣＰＵによって所定の不良解析プログラムを実行することにより、上記した不良解析装置１０を実現することができる。
また、半導体不良解析のための各処理をＣＰＵによって実行させるための上記プログラムは、コンピュータ読取可能な記録媒体に記録して頒布することが可能である。このような記録媒体には、例えば、ハードディスク及びフレキシブルディスクなどの磁気媒体、ＣＤ−ＲＯＭ及びＤＶＤ−ＲＯＭなどの光学媒体、フロプティカルディスクなどの磁気光学媒体、あるいはプログラム命令を実行または格納するように特別に配置された、例えばＲＡＭ、ＲＯＭ、及び半導体不揮発性メモリなどのハードウェアデバイスなどが含まれる。
図８は、図１に示した検査情報供給装置２０として適用が可能な半導体検査装置の一例を示す構成図である。また、図９は、図８に示した半導体検査装置を側面から示す構成図である。
本構成例による半導体検査装置２０Ａは、観察部２１と、制御部２２とを備えている。検査対象（不良解析装置１０による解析対象）となる半導体デバイスＳは、観察部２１に設けられたステージ２１８上に載置されている。さらに、本構成例においては、半導体デバイスＳに対して不良解析に必要な電気信号等を印加するためのテストフィクスチャ２１９が設置されている。半導体デバイスＳは、例えば、その裏面が対物レンズ２２０に対面するように配置される。
観察部２１は、暗箱内に設置された高感度カメラ２１０と、レーザスキャン光学系（ＬＳＭ：Laser Scanning Microscope）ユニット２１２と、光学系２２２、２２４と、ＸＹＺステージ２１５とを有している。これらのうち、カメラ２１０及びＬＳＭユニット２１２は、半導体デバイスＳの観察画像（パターン画像Ｐ１、不良観察画像Ｐ２）を取得するための画像取得手段である。
また、光学系２２２、２２４、及び光学系２２２、２２４の半導体デバイスＳ側に設けられた対物レンズ２２０は、半導体デバイスＳからの画像（光像）を画像取得手段へと導くための導光光学系を構成している。本構成例においては、図８及び図９に示すように、それぞれ異なる倍率を有する複数の対物レンズ２２０が切り換え可能に設置されている。また、テストフィクスチャ２１９は、半導体デバイスＳの不良解析のための検査を行う検査手段である。また、ＬＳＭユニット２１２は、上記した画像取得手段としての機能と合わせて、検査手段としての機能も有している。
光学系２２２は、対物レンズ２２０を介して入射された半導体デバイスＳからの光をカメラ２１０へと導くカメラ用光学系である。カメラ用光学系２２２は、対物レンズ２２０によって所定の倍率で拡大された画像をカメラ２１０内部の受光面に結像させるための結像レンズ２２２ａを有している。また、対物レンズ２２０と結像レンズ２２２ａとの間には、光学系２２４のビームスプリッタ２２４ａが介在している。高感度カメラ２１０としては、例えば冷却ＣＣＤカメラ等が用いられる。
このような構成において、不良の解析対象となっている半導体デバイスＳからの光は、対物レンズ２２０及びカメラ用光学系２２２を含む光学系を介してカメラ２１０へと導かれる。そして、カメラ２１０によって、半導体デバイスＳのパターン画像Ｐ１などの観察画像が取得される。また、半導体デバイスＳの不良観察画像Ｐ２である発光画像を取得することも可能である。この場合には、テストフィクスチャ２１９によって電圧を印加した状態で半導体デバイスＳから発生した光が光学系を介してカメラ２１０へと導かれ、カメラ２１０によって発光画像が取得される。
ＬＳＭユニット２１２は、赤外レーザ光を照射するためのレーザ光導入用光ファイバ２１２ａと、光ファイバ２１２ａから照射されたレーザ光を平行光とするコリメータレンズ２１２ｂと、レンズ２１２ｂによって平行光とされたレーザ光を反射するビームスプリッタ２１２ｅと、ビームスプリッタ２１２ｅで反射されたレーザ光をＸＹ方向に走査して半導体デバイスＳ側へと出射するＸＹスキャナ２１２ｆとを有している。
また、ＬＳＭユニット２１２は、半導体デバイスＳ側からＸＹスキャナ２１２ｆを介して入射され、ビームスプリッタ２１２ｅを透過した光を集光するコンデンサレンズ２１２ｄと、コンデンサレンズ２１２ｄによって集光された光を検出するための検出用光ファイバ２１２ｃとを有している。
光学系２２４は、半導体デバイスＳ及び対物レンズ２２０と、ＬＳＭユニット２１２のＸＹスキャナ２１２ｆとの間で光を導くＬＳＭユニット用光学系である。ＬＳＭユニット用光学系２２４は、半導体デバイスＳから対物レンズ２２０を介して入射された光の一部を反射するビームスプリッタ２２４ａと、ビームスプリッタ２２４ａで反射された光の光路をＬＳＭユニット２１２に向かう光路へと変換するミラー２２４ｂと、ミラー２２４ｂで反射された光を集光するレンズ２２４ｃとを有している。
このような構成において、レーザ光源からレーザ光導入用光ファイバ２１２ａを介して出射された赤外レーザ光は、レンズ２１２ｂ、ビームスプリッタ２１２ｅ、ＸＹスキャナ２１２ｆ、光学系２２４、及び対物レンズ２２０を通過して半導体デバイスＳへと照射される。
この入射光に対する半導体デバイスＳからの反射散乱光は、半導体デバイスＳに設けられている回路パターンを反映している。半導体デバイスＳからの反射光は、入射光とは逆の光路を通過してビームスプリッタ２１２ｅへと到達し、ビームスプリッタ２１２ｅを透過する。そして、ビームスプリッタ２１２ｅを透過した光は、レンズ２１２ｄを介して検出用光ファイバ２１２ｃへと入射し、検出用光ファイバ２１２ｃに接続された光検出器によって検出される。
検出用光ファイバ２１２ｃを介して光検出器によって検出される光の強度は、上記したように、半導体デバイスＳに設けられている回路パターンを反映した強度となっている。したがって、ＸＹスキャナ２１２ｆによって赤外レーザ光が半導体デバイスＳ上をＸ−Ｙ走査することにより、半導体デバイスＳのパターン画像Ｐ１などを鮮明に取得することができる。
制御部２２は、カメラ制御部２５１ａと、ＬＳＭ制御部２５１ｂと、ＯＢＩＲＣＨ制御部２５１ｃと、ステージ制御部２５２とを有している。これらのうち、カメラ制御部２５１ａ、ＬＳＭ制御部２５１ｂ、及びＯＢＩＲＣＨ制御部２５１ｃは、観察部２１における画像取得手段及び検査手段等の動作を制御することによって、観察部２１で実行される半導体デバイスＳの観察画像の取得や観察条件の設定などを制御する観察制御手段を構成している。
具体的には、カメラ制御部２５１ａ及びＬＳＭ制御部２５１ｂは、それぞれ高感度カメラ２１０及びＬＳＭユニット２１２の動作を制御することによって、半導体デバイスＳの観察画像の取得を制御する。また、ＯＢＩＲＣＨ制御部２５１ｃは、不良観察画像として用いることが可能なＯＢＩＲＣＨ（Optical Beam Induced Resistance Change）画像を取得するためのものであり、レーザ光を走査した際に発生する半導体デバイスＳでの電流変化等を抽出する。
ステージ制御部２５２は、観察部２１におけるＸＹＺステージ２１５の動作を制御することによって、本検査装置２０Ａにおける検査箇所となる半導体デバイスＳの観察箇所の設定、あるいはその位置合わせ、焦点合わせ等を制御する。
また、これらの観察部２１及び制御部２２に対して、検査情報処理部２３が設けられている。検査情報処理部２３は、観察部２１において取得された半導体デバイスＳの観察画像のデータ収集、パターン画像Ｐ１及び不良観察画像Ｐ２を含む検査情報の不良解析装置１０への供給（図１参照）などの処理を行う。また、必要があれば、この検査情報処理部２３に対して、表示装置２４を接続する構成としても良い。なお、図９においては、検査情報処理部２３及び表示装置２４について図示を省略している。
図１に示した半導体不良解析装置１０による表示装置４０への半導体デバイスの重畳画像の表示方法、及び不良解析装置１０による不良解析方法等の具体例について、解析画面表示制御部１４によって表示装置４０に表示される解析画面（解析ウィンドウ）の例とともに説明する。このような解析画面は、図２に示した構成において、解析画面生成部１４４によって生成される。
図１０は、表示装置４０に表示される解析ウィンドウ（不良解析ナビゲーションウィンドウ）の一例を示す構成図である。この解析ウィンドウ４００は、本実施例において、重畳画像生成部１４１で生成される重畳画像の表示、及び透過率設定部１４２、１４３での画像の透過率の設定に用いられる解析画面となっている。
具体的には、解析ウィンドウ４００は、画面の左側に位置して、半導体デバイスのパターン画像Ｐ１、不良観察画像Ｐ２、レイアウト画像Ｐ３などの不良解析に用いられる各画像の表示に用いられる画像表示領域４０１と、画面の中央に位置して、画像表示領域４０１での画像の表示条件の調整を指示するための表示調整領域４０２とを有している。
解析ウィンドウ４００の画面の右側には、不良解析部１３で行われる解析処理についての必要な指示及び情報の入力に用いられる解析操作領域４０３と、検査情報供給装置２０からの情報の取得を制御する検査情報取得操作領域４０４と、レイアウト情報供給装置３０からの情報の取得を制御するレイアウト情報取得操作領域４０５と、供給装置２０、３０との間での通信状態を制御する通信操作領域４０６とが設けられている。不良解析装置１０において実行される解析処理は、これらの領域４０３〜４０６を用いて操作者によって制御される。
このように、図１０に示す解析ウィンドウ４００は、重畳画像生成部１４１で生成された重畳画像を表示することが可能な画像表示領域４０１と、不良解析部１３で行われる不良の解析についての操作に用いられる解析操作領域４０３とを有する構成となっている。このような構成の解析画面を用いることにより、不良解析装置１０を用いて操作者が不良解析を実行する上での利便性が図られる。なお、画像表示領域４０１に表示される半導体デバイスの画像については、必要に応じて重畳画像以外の画像を表示しても良い。
また、この解析ウィンドウ４００では、画面の中央に設けられた表示調整領域４０２により、画像の透過率を含む重畳画像の生成条件を調整することが可能となっている。具体的には、この表示調整領域４０２には下から順に、パターン画像Ｐ１の表示のＯＮ／ＯＦＦを切り換えるパターン画像表示切換ボタン４０２ａ、レイアウト画像Ｐ３の表示のＯＮ／ＯＦＦを切り換えるレイアウト画像表示切換ボタン４０２ｂ、及び不良観察画像Ｐ２の表示のＯＮ／ＯＦＦを切り換える不良観察画像表示切換ボタン４０２ｃの３つの表示切換ボタンが設けられている。
さらに、表示調整領域４０２には、表示切換ボタン４０２ａ、４０２ｂの間に、パターン画像Ｐ１に対するレイアウト画像Ｐ３の透過率を設定するための第１透過率設定つまみ４０２ｄが設けられている。解析画面表示制御部１４の第１透過率設定部１４２における透過率の設定は、この設定つまみ４０２ｄを操作することによって行われる。また、表示調整領域４０２には、表示切換ボタン４０２ｂ、４０２ｃの間に、パターン画像Ｐ１及びレイアウト画像Ｐ３に対する不良観察画像Ｐ２の透過率を設定するための第２透過率設定つまみ４０２ｅが設けられている。解析画面表示制御部１４の第２透過率設定部１４３における透過率の設定は、この設定つまみ４０２ｅを操作することによって行われる。
このように、表示切換ボタン４０２ａ〜４０２ｃと、透過率設定つまみ４０２ｄ、４０２ｅとを有する表示調整領域４０２を解析画面に設けることにより、重畳画像生成部１４１における重畳画像の生成条件を、操作者の必要に応じて、好適かつ容易に制御することができる。なお、このような解析画面の具体的な構成については、図１０に示した構成例以外にも様々な構成を用いて良い。例えば、表示調整領域４０２において表示切換ボタン４０２ａ〜４０２ｃを設けず、透過率設定つまみ４０２ｄ、４０２ｅのみを設ける構成としても良い。
続いて、解析ウィンドウ４００の画面の右側に設けられた解析操作領域４０３の構成例について説明する。本実施例においては、解析操作領域４０３に表示される操作画面は、図１１〜図１３にそれぞれ示す位置調整操作画面４１０、領域設定操作画面４２０、及び解析操作画面４３０の３つの画面で切り換えることが可能となっている。これらの操作画面のうち、図１１の位置調整操作画面４１０は、不良解析部１３の位置調整部１３３（図２参照）で実行される処理の制御に用いられる。また、図１２の領域設定操作画面４２０は、領域設定部１３１で実行される処理の制御に用いられる。また、図１３の解析操作画面４３０は、ネット情報解析部１３２で実行される処理の制御、及び得られた解析結果の表示に用いられる。
まず、図１１に示す位置調整操作画面４１０について説明する。この構成例では、位置調整部１３３による観察画像Ｐ１、Ｐ２とレイアウト画像Ｐ３との間での位置合わせの具体的な方法として、パターン画像Ｐ１において適当な３点を指定し、さらにレイアウト画像Ｐ３において対応する３点を指定して、それらの座標から位置合わせを行う方法を用いている。なお、このような方法では、必要に応じて４点以上の点を指定して位置合わせを行うこととしても良い。
これに対応して、操作画面４１０には、パターン画像Ｐ１、及びレイアウト画像Ｐ３のそれぞれについて位置合わせに用いる３点を設定するための位置合わせデータ設定領域４１１が設けられている。この３点の設定には、例えば、解析ウィンドウ４００の画像表示領域４０１に表示された画像上においてマウス操作で点を設定する方法、あるいは設定したい点の座標を数値データとして入力する方法等を用いることができる。また、３点を用いた画像の位置合わせは、例えば、設定された３点の位置からパターン画像Ｐ１とレイアウト画像Ｐ３との傾きを計算し、パターン画像Ｐ１及び不良観察画像Ｐ２を傾けるθ補正によって行われる。なお、θ補正については、レイアウト画像Ｐ３が設計データの真値であるため、パターン画像Ｐ１をレイアウト画像Ｐ３に対して傾けることが好適である。ただし、求められた傾きにしたがってレイアウト画像Ｐ３をパターン画像Ｐ１に対して傾けるようにしても良い。
また、図１１の操作画面４１０には、さらに画像調整領域４１２が設けられている。この画像調整領域４１２では、パターン画像Ｐ１の回転（θ補正）、レイアウト画像Ｐ３の移動（位置の微調整）、レイアウト画像のズーム（拡大／縮小）等の操作を行うことで、位置合わせの微調整を手動で行うことが可能となっている。また、領域４１１、４１２の下方には、必要な操作ボタンが表示されたボタン表示領域４１３が設けられている。
次に、図１２に示す領域設定操作画面４２０について説明する。この操作画面４２０には、領域設定部１３１による複数の解析領域の設定に必要な指示を出す解析領域設定領域４２１と、設定された解析領域の情報を表示する解析領域表示領域４２２とが設けられている。図１２では、表示領域４２２において、解析領域１〜４の４つの解析領域に対応する座標データが表示されている。
また、この構成例では、解析領域１〜４のそれぞれに対して、属性１、属性２の２種類の属性が設定可能となっている。図１２では、解析領域１に対して属性「Ｓ１」が属性１として設定され、解析領域２に対して属性「Ｓ２」が属性２として設定され、解析領域３に対して属性「Ｓ３」が属性１として設定され、解析領域４に対して属性「Ｓ４」が属性２として設定されている。また、領域４２１、４２２の下方には、必要な操作ボタンが表示されたボタン表示領域４２３が設けられている。
ここで、上記した属性は、解析領域の位置情報（例えば矩形の解析領域での左上及び右下の座標）とリンクして格納される。また、これらの情報は、ファイルなどへの保存及び読込が可能となっている。例えば、違うデバイスで同じ位置を解析する場合、保存したファイルの情報を読み込むことで、再度領域を描いたり、その属性を再度設定する手間が省ける場合があり、また、その反応箇所がどのような属性（例えば良品発光など）を有しているかを知る上で有用である。
次に、図１３に示す解析操作画面４３０について説明する。この操作画面４３０には、ネット情報解析部１３２による不良解析の実行に必要な指示を出す不良解析指示領域４３１と、得られた解析結果を表示する解析結果表示領域４３２とが設けられている。図１３では、表示領域４３２において、解析結果として得られたネットの名称、及びネットの解析領域の通過回数を示すカウント数の一覧（ネットリスト）が表示されている。また、領域４３１、４３２の下方には、必要な操作ボタンが表示されたボタン表示領域４３３が設けられている。
また、不良解析指示領域４３１には、解析領域に対して設定された属性について、その解析領域を不良解析に用いるかどうかを選択するための第１指示領域４３１ａと、具体的な解析の条件（解析１〜解析３）の指定及び解析実行の指示を行うための第２指示領域４３１ｂとが設けられている。この場合の解析領域の選択方法としては、例えば、ネット情報解析部１３２による不良解析において、第１指示領域４３１ａでチェックがされた属性（図１１の例での属性Ｓ１、Ｓ２、Ｓ４）を有する解析領域、及び属性が設定されていない解析領域を不良解析に用いることとし、第１指示領域４３１ａでチェックがされていない属性（図１１の例での属性Ｓ３）を有する解析領域を不良解析に用いないこととする選択方法を用いることができる。
このような構成は、例えば、不良の有無にかかわらず常に発光する箇所（例えば良品発光の箇所）について、それを示す属性を対応する解析領域に設定しておき、その解析領域を不良解析の対象から外すような場合など、様々な場合に有用である。これにより、半導体デバイスの不良の解析の効率を向上することができる。
さらに、解析条件を指示するための第２指示領域４３１ｂについては、例えば、不良観察画像が発光画像であった場合には、解析領域内に配線端を有するネットのみを抽出し、また、ＯＢＩＲＣＨ画像であった場合には、解析領域内に配線端を有するネットに加えて解析領域内を通過するネットをも抽出するなど、ネット抽出の具体的な条件の設定を行うことが可能な構成とすることが好ましい。また、このような条件設定については、不良観察画像の種類等に応じて自動的に選択される構成としても良い。
詳述すると、半導体デバイスを構成するネットは、トランジスタなどの回路を結ぶように配線されており、トランジスタに接合されるネットの端点が存在する。発光は、主にトランジスタのスイッチングによる微弱発光であり、異常な発光は、主としてトランジスタのリーク電流により発生する。また、スイッチングに伴う発光は良品でも発生するが、これは解析領域に属性を付加することで区別が可能である。このような発光画像では、多くの場合、発光画像の反応領域内に端点が存在するネットは、発光原因の回路に関係するもので、反応領域を通過するネットは、発光原因の回路とは無関係のものである。したがって、発光画像を用いた不良解析では、上記のように解析領域内に配線端を有するネットのみを抽出することが好ましい。
一方、ＯＢＩＲＣＨ画像は、主にネット中の不良の検出が中心であり、また、トランジスタ部分等の不良の検出も可能である。したがって、ＯＢＩＲＣＨ画像を用いた不良解析では、上記のように解析領域内に配線端を有するネットに加えて解析領域内を通過するネットをも抽出することが好ましい。
また、本構成例では、ボタン表示領域４３３にある「詳細」ボタンにより、図１４に示すネットリスト表示ウィンドウ４４０を表示することが可能となっている。この表示ウィンドウ４４０は、画面の左側に位置するネットリスト表示領域４４１と、画面の右側に位置してネットリストをグラフ化（ヒストグラム化）して表示するグラフ表示領域４４２とを有している。このような表示ウィンドウ４４０を用いることにより、得られた不良解析結果の操作者による把握が容易となる。
また、図１４の表示ウィンドウ４４０では、下方のボタン表示領域４４３の「ハイライト」ボタンにより、選択されたネットをレイアウト画像上でハイライト表示することが可能となっている。また、図２に関して上記したように付加解析情報取得部１３４によって付加的な解析情報が取得された場合には、その解析情報で不良と判断されたネットについて、ネットリスト表示領域４４１またはグラフ表示領域４４２中で着色して示すなどの構成としても良い。また、レイアウト画像上のネットを、キーボードやマウスなどの入力手段で選択した場合には、そのネットが通過している解析領域の色を変えて表示し、操作者に知らせる構成としても良い。
本発明による半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システムは、上記した実施形態及び構成例に限られるものではなく、様々な変形が可能である。例えば、重畳画像生成部１４１で生成された重畳画像を表示装置４０に表示するための解析画面としては、図１０に解析ウィンドウ４００を例示したが、このような構成に限らず、様々な構成の解析画面を用いることが可能である。
本発明は、観察画像を用いた半導体デバイスの不良の解析を確実かつ効率良く行うことが可能な半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システムとして利用可能である。
半導体不良解析装置を含む不良解析システムの一実施形態の構成を示すブロック図である。 図１に示した半導体不良解析装置の具体的な構成を示すブロック図である。 半導体不良解析方法について模式的に示す図である。 表示装置に表示される半導体デバイスの画像の一例を示す模式図である。 表示装置に表示される半導体デバイスの画像の他の例を示す模式図である。 表示装置に表示される半導体デバイスの画像の他の例を示す模式図である。 不良観察画像の取得について模式的に示す図である。 半導体検査装置の一例を示す構成図である。 図８に示した半導体検査装置を側面から示す構成図である。 表示装置に表示される解析ウィンドウの一例を示す構成図である。 解析操作領域に表示される操作画面の一例を示す構成図である。 解析操作領域に表示される操作画面の他の例を示す構成図である。 解析操作領域に表示される操作画面の他の例を示す構成図である。 表示装置に表示される表示ウィンドウの一例を示す構成図である。
符号の説明
１…半導体不良解析システム、１０…半導体不良解析装置、１１…検査情報取得部、１２…レイアウト情報取得部、１３…不良解析部、１３１…領域設定部、１３２…ネット情報解析部、１３３…位置調整部、１３４…付加解析情報取得部、１４…解析画面表示制御部、１４１…重畳画像生成部、１４２…第１透過率設定部、１４３…第２透過率設定部、１４４…解析画面生成部、１５…レイアウト画像表示制御部、２０…検査情報供給装置、２０Ａ…半導体検査装置、２１…観察部、２２…制御部、２３…検査情報処理部、２４…表示装置、３０…レイアウト情報供給装置、４０…表示装置、４５…入力装置、
Ｐ１…パターン画像、Ｐ２…不良観察画像、Ｐ３…レイアウト画像、Ｐ４…発光画像、Ｐ５…ＯＢＩＲＣＨ画像、Ｐ６〜Ｐ８…重畳画像、Ａ１〜Ａ６…発光領域、Ｂ１〜Ｂ６…解析領域、Ｃ１〜Ｃ４…ネット。

Claims (16)

  1. 半導体デバイスの観察画像を用い、その不良を解析する半導体不良解析装置であって、
    少なくとも半導体デバイスの通常の観察画像であるパターン画像、及び不良についての検査を行って得られた、不良に起因する反応情報を含む不良観察画像を観察画像として含む検査情報を取得する検査情報取得手段と、
    前記半導体デバイスのレイアウト画像を含むレイアウト情報を取得するレイアウト情報取得手段と、
    前記観察画像を参照して前記半導体デバイスの不良についての解析を行う不良解析手段と、
    前記半導体デバイスの不良の解析についての情報を表示手段に表示させる情報表示制御手段とを備え、
    前記情報表示制御手段は、
    前記表示手段に表示させる前記半導体デバイスの画像として前記パターン画像の上に前記レイアウト画像を重畳し、さらにその上に前記不良観察画像を重畳した重畳画像を生成する重畳画像生成手段と、
    前記重畳画像での前記パターン画像に対する前記レイアウト画像の透過率を設定する第１の透過率設定手段と、
    前記重畳画像での前記パターン画像及び前記レイアウト画像に対する前記不良観察画像の透過率を設定する第２の透過率設定手段と
    を有することを特徴とする半導体不良解析装置。
  2. 前記情報表示制御手段は、前記表示手段に表示させる画面として前記重畳画像生成手段で生成された前記重畳画像を表示するための画像表示領域と、前記重畳画像の生成条件を調整するための表示調整領域とを有する解析画面を生成する解析画面生成手段を有するとともに、
    前記表示調整領域には、前記パターン画像に対する前記レイアウト画像の透過率を設定するための第１透過率設定調整部と、前記パターン画像及び前記レイアウト画像に対する前記不良観察画像の透過率を設定するための第２透過率設定調整部とが設けられていることを特徴とする請求項１記載の不良解析装置。
  3. 前記不良解析手段は、前記パターン画像と前記レイアウト画像とを参照し、前記パターン画像を少なくとも含む前記観察画像と、前記レイアウト画像との間の位置合わせを行う位置調整手段を有することを特徴とする請求項１または２記載の不良解析装置。
  4. 前記情報表示制御手段は、前記表示手段に表示させる画面として前記重畳画像生成手段で生成された前記重畳画像を表示するための画像表示領域と、前記不良解析手段で行われる不良の解析についての操作に用いられる解析操作領域とを有する解析画面を生成する解析画面生成手段を有することを特徴とする請求項１〜３のいずれか一項記載の不良解析装置。
  5. 前記情報表示制御手段による前記重畳画像の表示とは別に、前記レイアウト画像を前記表示手段に表示させるレイアウト画像表示制御手段を備えることを特徴とする請求項１〜４のいずれか一項記載の不良解析装置。
  6. 半導体デバイスの観察画像を用い、その不良を解析する半導体不良解析方法であって、
    少なくとも半導体デバイスの通常の観察画像であるパターン画像、及び不良についての検査を行って得られた、不良に起因する反応情報を含む不良観察画像を観察画像として含む検査情報を取得する検査情報取得ステップと、
    前記半導体デバイスのレイアウト画像を含むレイアウト情報を取得するレイアウト情報取得ステップと、
    前記観察画像を参照して前記半導体デバイスの不良についての解析を行う不良解析ステップと、
    前記半導体デバイスの不良の解析についての情報を表示手段に表示させる情報表示ステップと、
    前記表示手段に表示させる前記半導体デバイスの画像として前記パターン画像の上に前記レイアウト画像を重畳し、さらにその上に前記不良観察画像を重畳した重畳画像を生成する重畳画像生成ステップと、
    前記重畳画像での前記パターン画像に対する前記レイアウト画像の透過率を設定する第１の透過率設定ステップと、
    前記重畳画像での前記パターン画像及び前記レイアウト画像に対する前記不良観察画像の透過率を設定する第２の透過率設定ステップと
    を備えることを特徴とする半導体不良解析方法。
  7. 前記表示手段に表示させる画面として前記重畳画像生成ステップで生成された前記重畳画像を表示するための画像表示領域と、前記重畳画像の生成条件を調整するための表示調整領域とを有する解析画面を生成する解析画面生成ステップを備えるとともに、
    前記表示調整領域には、前記パターン画像に対する前記レイアウト画像の透過率を設定するための第１透過率設定調整部と、前記パターン画像及び前記レイアウト画像に対する前記不良観察画像の透過率を設定するための第２透過率設定調整部とが設けられていることを特徴とする請求項６記載の不良解析方法。
  8. 前記パターン画像と前記レイアウト画像とを参照し、前記パターン画像を少なくとも含む前記観察画像と、前記レイアウト画像との間の位置合わせを行う位置調整ステップを備えることを特徴とする請求項６または７記載の不良解析方法。
  9. 前記表示手段に表示させる画面として前記重畳画像生成ステップで生成された前記重畳画像を表示するための画像表示領域と、前記不良解析ステップで行われる不良の解析についての操作に用いられる解析操作領域とを有する解析画面を生成する解析画面生成ステップを備えることを特徴とする請求項６〜８のいずれか一項記載の不良解析方法。
  10. 前記重畳画像の表示とは別に、前記レイアウト画像を前記表示手段に表示させるレイアウト画像表示ステップを備えることを特徴とする請求項６〜９のいずれか一項記載の不良解析方法。
  11. 半導体デバイスの観察画像を用い、その不良を解析する半導体不良解析をコンピュータに実行させるためのプログラムであって、
    少なくとも半導体デバイスの通常の観察画像であるパターン画像、及び不良についての検査を行って得られた、不良に起因する反応情報を含む不良観察画像を観察画像として含む検査情報を取得する検査情報取得処理と、
    前記半導体デバイスのレイアウト画像を含むレイアウト情報を取得するレイアウト情報取得処理と、
    前記観察画像を参照して前記半導体デバイスの不良についての解析を行う不良解析処理と、
    前記半導体デバイスの不良の解析についての情報を表示手段に表示させる情報表示処理と、
    前記表示手段に表示させる前記半導体デバイスの画像として前記パターン画像の上に前記レイアウト画像を重畳し、さらにその上に前記不良観察画像を重畳した重畳画像を生成する重畳画像生成処理と、
    前記重畳画像での前記パターン画像に対する前記レイアウト画像の透過率を設定する第１の透過率設定処理と、
    前記重畳画像での前記パターン画像及び前記レイアウト画像に対する前記不良観察画像の透過率を設定する第２の透過率設定処理と
    をコンピュータに実行させる半導体不良解析プログラム。
  12. 前記表示手段に表示させる画面として前記重畳画像生成処理で生成された前記重畳画像を表示するための画像表示領域と、前記重畳画像の生成条件を調整するための表示調整領域とを有する解析画面を生成する解析画面生成処理をコンピュータに実行させ、
    前記表示調整領域には、前記パターン画像に対する前記レイアウト画像の透過率を設定するための第１透過率設定調整部と、前記パターン画像及び前記レイアウト画像に対する前記不良観察画像の透過率を設定するための第２透過率設定調整部とが設けられていることを特徴とする請求項１１記載の不良解析プログラム。
  13. 前記パターン画像と前記レイアウト画像とを参照し、前記パターン画像を少なくとも含む前記観察画像と、前記レイアウト画像との間の位置合わせを行う位置調整処理をコンピュータに実行させる請求項１１または１２記載の不良解析プログラム。
  14. 前記表示手段に表示させる画面として前記重畳画像生成処理で生成された前記重畳画像を表示するための画像表示領域と、前記不良解析処理で行われる不良の解析についての操作に用いられる解析操作領域とを有する解析画面を生成する解析画面生成処理をコンピュータに実行させる請求項１１〜１３のいずれか一項記載の不良解析プログラム。
  15. 前記重畳画像の表示とは別に、前記レイアウト画像を前記表示手段に表示させるレイアウト画像表示処理をコンピュータに実行させる請求項１１〜１４のいずれか一項記載の不良解析プログラム。
  16. 請求項１〜５のいずれか一項記載の半導体不良解析装置と、
    前記半導体不良解析装置に対して、前記検査情報を供給する検査情報供給手段と、
    前記半導体不良解析装置に対して、前記レイアウト情報を供給するレイアウト情報供給手段と、
    前記半導体デバイスの不良の解析についての情報を表示する表示手段と
    を備えることを特徴とする半導体不良解析システム。
JP2005182629A 2005-06-22 2005-06-22 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム Active JP5000104B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005182629A JP5000104B2 (ja) 2005-06-22 2005-06-22 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
US11/409,273 US7752594B2 (en) 2005-06-22 2006-04-24 Semiconductor failure analysis apparatus, failure analysis method, failure analysis program, and failure analysis system
KR1020077024956A KR101277407B1 (ko) 2005-06-22 2006-06-20 반도체 불량 해석 장치, 불량 해석 방법, 불량 해석프로그램 및 불량 해석 시스템
CNA2006800227127A CN101208609A (zh) 2005-06-22 2006-06-20 半导体不良解析装置、不良解析方法、不良解析程序及不良解析系统
PCT/JP2006/312355 WO2006137415A1 (ja) 2005-06-22 2006-06-20 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
EP06767014.1A EP1901080B1 (en) 2005-06-22 2006-06-20 Semiconductor failure analyzing apparatus, semiconductor failure analyzing method, semiconductor failure analyzing program and semiconductor failure analyzing system
TW095122480A TWI421959B (zh) 2005-06-22 2006-06-22 半導體不良解析裝置、不良解析方法、不良解析程式、及不良解析系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005182629A JP5000104B2 (ja) 2005-06-22 2005-06-22 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム

Publications (2)

Publication Number Publication Date
JP2007003306A JP2007003306A (ja) 2007-01-11
JP5000104B2 true JP5000104B2 (ja) 2012-08-15

Family

ID=37570444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005182629A Active JP5000104B2 (ja) 2005-06-22 2005-06-22 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム

Country Status (7)

Country Link
US (1) US7752594B2 (ja)
EP (1) EP1901080B1 (ja)
JP (1) JP5000104B2 (ja)
KR (1) KR101277407B1 (ja)
CN (1) CN101208609A (ja)
TW (1) TWI421959B (ja)
WO (1) WO2006137415A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5005893B2 (ja) * 2005-06-22 2012-08-22 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
WO2007114930A2 (en) * 2006-03-31 2007-10-11 Teseda Corporation Secure test-for-yield chip diagnostics management system and method
JP4931483B2 (ja) * 2006-06-14 2012-05-16 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5087236B2 (ja) * 2006-06-14 2012-12-05 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5091430B2 (ja) * 2006-06-14 2012-12-05 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
US8115170B2 (en) * 2007-01-09 2012-02-14 International Business Machines Corporation Method and apparatus for creating time-resolved emission images of integrated circuits using a single-point single-photon detector and a scanning system
US20090007033A1 (en) * 2007-06-28 2009-01-01 Hitesh Suri Method to transfer failure analysis-specific data between data between design houses and fab's/FA labs
US7873936B2 (en) * 2008-01-04 2011-01-18 International Business Machines Corporation Method for quantifying the manufactoring complexity of electrical designs
JP2009168476A (ja) 2008-01-11 2009-07-30 Hitachi High-Technologies Corp 欠陥検査方法、及び欠陥検査システム
JP5021503B2 (ja) * 2008-01-15 2012-09-12 株式会社日立ハイテクノロジーズ パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム
US8312413B2 (en) * 2010-01-22 2012-11-13 International Business Machines Corporation Navigating analytical tools using layout software
US9659136B2 (en) 2010-09-27 2017-05-23 Teseda Corporation Suspect logical region synthesis from device design and test information
US8907697B2 (en) 2011-08-31 2014-12-09 Teseda Corporation Electrical characterization for a semiconductor device pin
US9939488B2 (en) 2011-08-31 2018-04-10 Teseda Corporation Field triage of EOS failures in semiconductor devices
US8412991B2 (en) 2011-09-02 2013-04-02 Teseda Corporation Scan chain fault diagnosis
JP5841427B2 (ja) * 2011-12-28 2016-01-13 株式会社キーエンス 画像処理装置及び画像処理方法
US9443051B2 (en) 2012-08-22 2016-09-13 Mentor Graphics Corporation Generating root cause candidates for yield analysis
JP2014236124A (ja) * 2013-06-03 2014-12-15 三菱電機株式会社 半導体装置、半導体装置の検査方法
SG11201602201XA (en) * 2013-12-26 2016-04-28 Hamamatsu Photonics Kk Image processing method, image processing system, image processing program, and storage medium storing image processing program
US10650509B2 (en) 2016-09-08 2020-05-12 Synopsys, Inc. Video overlay
US10247777B1 (en) 2016-11-10 2019-04-02 Teseda Corporation Detecting and locating shoot-through timing failures in a semiconductor integrated circuit
JP6871070B2 (ja) * 2017-06-06 2021-05-12 浜松ホトニクス株式会社 半導体デバイス検査方法
CN110087828B (zh) * 2017-06-06 2020-09-08 三菱电机株式会社 信息处理装置及加工不良确定方法
CN107564446A (zh) * 2017-09-30 2018-01-09 深圳市华星光电半导体显示技术有限公司 一种面板点灯机、面板点灯测试系统及测试方法
US10671052B2 (en) * 2017-11-15 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Synchronized parallel tile computation for large area lithography simulation
US11023648B2 (en) 2017-12-12 2021-06-01 Siemens Industry Software Inc. Puzzle-based pattern analysis and classification
WO2021250984A1 (ja) * 2020-06-08 2021-12-16 浜松ホトニクス株式会社 半導体検査方法及び半導体検査装置
CN116302841B (zh) * 2023-04-13 2023-12-08 北京浩太同益科技发展有限公司 一种工业物联网安全监测方法及系统

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185324B1 (en) * 1989-07-12 2001-02-06 Hitachi, Ltd. Semiconductor failure analysis system
JP2941033B2 (ja) * 1990-09-28 1999-08-25 株式会社日立製作所 回路情報表示装置
JP2932794B2 (ja) 1991-11-05 1999-08-09 日本電気株式会社 回路接続検証装置
US5240866A (en) * 1992-02-03 1993-08-31 At&T Bell Laboratories Method for characterizing failed circuits on semiconductor wafers
JP3686124B2 (ja) * 1995-01-09 2005-08-24 株式会社ルネサステクノロジ 電子ビームテストシステムを使用する故障解析方法
JPH0933599A (ja) 1995-05-15 1997-02-07 Hitachi Ltd パターン検査方法および検査装置
US6292582B1 (en) 1996-05-31 2001-09-18 Lin Youling Method and system for identifying defects in a semiconductor
JP3436456B2 (ja) 1996-06-14 2003-08-11 三菱電機株式会社 エミッション顕微鏡による半導体装置の故障解析方法及び半導体装置故障解析システム
JP3519872B2 (ja) 1996-07-01 2004-04-19 三洋電機株式会社 半導体集積回路装置の故障解析システム
JPH1063235A (ja) * 1996-08-19 1998-03-06 Dainippon Printing Co Ltd 画像処理装置
US20020024603A1 (en) * 1996-10-02 2002-02-28 Nikon Corporation Image processing apparatus, method and recording medium for controlling same
JP2956658B2 (ja) * 1997-06-26 1999-10-04 日本電気株式会社 Ｌｓｉの異常発光箇所特定方法およびその装置
JP3660561B2 (ja) 1999-11-10 2005-06-15 株式会社東芝 半導体集積回路の故障解析装置
JP3950608B2 (ja) 2000-01-18 2007-08-01 株式会社ルネサステクノロジ エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法
US20020060650A1 (en) * 2000-10-25 2002-05-23 Asahi Kogaku Kogyo Kabushiki Kaisha Schematic illustration drawing apparatus and method
JP3678133B2 (ja) * 2000-10-30 2005-08-03 株式会社日立製作所 検査システムおよび半導体デバイスの製造方法
WO2002045092A1 (fr) * 2000-11-28 2002-06-06 Advantest Corporation Analyseur de defauts
US6598211B2 (en) 2001-03-30 2003-07-22 Intel Corporation Scaleable approach to extracting bridges from a hierarchically described VLSI layout
JP4190748B2 (ja) * 2001-06-27 2008-12-03 株式会社ルネサステクノロジ 半導体不良解析用のｃａｄツール及び半導体不良解析方法
JP4095265B2 (ja) * 2001-09-06 2008-06-04 キヤノン株式会社 画像処理装置、画像処理方法、コンピュータ読み取り可能な記憶媒体、及びコンピュータプログラム
GB2389178B (en) * 2001-12-31 2004-10-27 Orbotech Ltd Method for inspecting patterns
JP2003282665A (ja) 2002-03-22 2003-10-03 Hitachi Ltd 半導体不良解析ツール、システム、不要解析方法および半導体装置の製造方法
JP4283487B2 (ja) 2002-04-08 2009-06-24 株式会社ルネサステクノロジ 半導体の不良解析方法及びそのシステム
EP1543451A4 (en) 2002-07-12 2010-11-17 Cadence Design Systems Inc PROCESS AND SYSTEM FOR CONTEX-SPECIFIC MASK WRITING
JP4429593B2 (ja) 2002-11-22 2010-03-10 パナソニック株式会社 半導体装置のレイアウト検証方法
JP2004355717A (ja) * 2003-05-29 2004-12-16 Renesas Technology Corp 半導体装置の不良解析方法
US7220990B2 (en) * 2003-08-25 2007-05-22 Tau-Metrix, Inc. Technique for evaluating a fabrication of a die and wafer
US7155689B2 (en) * 2003-10-07 2006-12-26 Magma Design Automation, Inc. Design-manufacturing interface via a unified model
TW200517983A (en) * 2003-10-15 2005-06-01 Matsushita Electric Ind Co Ltd Method for analyzing defect of multilayer wiring structure and defect analyzing device
JP2005158780A (ja) 2003-11-20 2005-06-16 Hitachi Ltd パターン欠陥検査方法及びその装置
US20060098862A1 (en) * 2004-11-10 2006-05-11 International Business Machines Corporation Nanoscale defect image detection for semiconductors
JP5006520B2 (ja) 2005-03-22 2012-08-22 株式会社日立ハイテクノロジーズ 欠陥観察装置及び欠陥観察装置を用いた欠陥観察方法
JP5005893B2 (ja) 2005-06-22 2012-08-22 浜松ホトニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム
US8041103B2 (en) 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
JP4931483B2 (ja) 2006-06-14 2012-05-16 ルネサスエレクトロニクス株式会社 半導体不良解析装置、不良解析方法、及び不良解析プログラム

Also Published As

Publication number Publication date
WO2006137415A1 (ja) 2006-12-28
EP1901080A1 (en) 2008-03-19
TW200707616A (en) 2007-02-16
JP2007003306A (ja) 2007-01-11
KR101277407B1 (ko) 2013-06-20
EP1901080B1 (en) 2016-11-30
CN101208609A (zh) 2008-06-25
US20070011519A1 (en) 2007-01-11
KR20080027223A (ko) 2008-03-26
EP1901080A4 (en) 2015-10-14
TWI421959B (zh) 2014-01-01
US7752594B2 (en) 2010-07-06

Similar Documents

Publication Publication Date Title
JP5000104B2 (ja) 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
JP5091430B2 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5005893B2 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
US7865012B2 (en) Semiconductor failure analysis apparatus which acquires a failure observed image, failure analysis method, and failure analysis program
JP4931483B2 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP5018868B2 (ja) 試料の観察方法およびその装置
JP5155602B2 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP4216902B1 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP2006074065A (ja) 試料の検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120516

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5000104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250