JP3950608B2 - エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法 - Google Patents
エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3950608B2 JP3950608B2 JP2000013906A JP2000013906A JP3950608B2 JP 3950608 B2 JP3950608 B2 JP 3950608B2 JP 2000013906 A JP2000013906 A JP 2000013906A JP 2000013906 A JP2000013906 A JP 2000013906A JP 3950608 B2 JP3950608 B2 JP 3950608B2
- Authority
- JP
- Japan
- Prior art keywords
- light emission
- emission
- points
- lsi chip
- arrangement state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
Description
【０００１】
【発明の属する技術分野】
本発明は、システムＬＳＩなどの互いに異なる複数の種類の回路ブロックが混在するＬＳＩを配列した半導体装置に対してエミッション顕微鏡によって撮像される発光像に基いて不良解析を行うエミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造は、いわゆるシリコン基板上に半導体装置を形成していくウエハ処理工程と、半導体装置を基板から切り離し、パケージ等を行なう組み立て工程からなる。このうちウエハ処理工程は素子分離、素子形成、そして配線などの大工程からなっている。これらの大工程は成膜、露光、エッチング等の処理の繰り返しからなっている。また、それぞれの処理の前後には洗浄や品質検査などの工程が必要に応じて付加されている。このためウエハ処理工程の処理工程数は、数百にもなっている。一方これらの工程の加工寸法はしばしば１マイクロメートル以下であり、その加工精度も加工寸法の十分の１程度と、大変微細で高精度な加工を行なっている。そのため、処理装置に何か不具合が発生すると、要求されている加工精度が保てず不良となる。半導体装置の製造工程では先に述べたように数百の処理が行なわれているので、不良が発生したとき、その原因工程を探し出すのは多くの時間がかかる。不良原因を特定し、その対策が完了するまで、不良品が発生しつづけてしまうため、不良原因の解析時間を短縮することはきわめて重要な課題であり、不良解析時間を短くする手段を組み込んだ半導体製造方法の確立が求められている。
【０００３】
一方、ＤＲＡＭ等のメモリ製品では、特開昭６１―２４３３７８号公報（従来技術１）に開示されているような、いわゆるフェイルビット解析の方法が知られている。
他方、「エミッション顕微鏡を用いた故障解析技術」 ＮＥＣ技報 Ｖｏｌ．４６ Ｎｏ．１１／１９９３ Ｐ４０〜Ｐ４５（従来技術２）には、エミッション顕微鏡が示す発光個所を手がかりにしてＭＯＳトランジスタからなるＬＳＩの断線個所を特定することが記載されている。
【０００４】
また、特開平１０−４１２８号公報（従来技術３）には、エミッション顕微鏡で走査して得られる画像イメージについて、その２次元位置と該２次元位置に関連付けられた発光強度とを含む発光情報を、所定の単位走査領域毎に分割して３次元的なメモリ空間を有する画像メモリに格納し、該格納された発光情報を検索し、該検索された発光情報に基づき前期単位走査領域毎に半導体装置の故障解析を行うか、又は前記発光情報に基づき複数の半導体装置それぞれの発光状況を所定のウエハ上に一括表示して発光ウエハマップを生成し、この生成された発光ウエハマップに基づき複数の半導体装置の故障解析を行うエミッション顕微鏡による半導体装置の故障解析方法が記載されている。
【０００５】
【発明が解決しようとする課題】
しかし、上記従来技術１に記載されたフェイルビット解析の手法は、メモリ製品以外のシステムＬＳＩでは、内蔵メモリ部においてのみ適用が可能であり、それ以外のロジック部等では適用することができないものである。
また、上記従来技術２および３には、システムＬＳＩなどのようにロジック部、メモリ部、およびパッド部等の互いに異なる複数種類の回路ブロックが混在するＬＳＩを配列した半導体装置に対してＬＳＩ内部の回路ブロックに対応付けして分類された発光モードに基いて不良解析を行おうとする点については考慮されていなかった。
【０００６】
本発明の目的は、上記課題を解決すべく、システムＬＳＩなどのように互いに異なる複数種類の回路ブロックを有するＬＳＩチップが配列された半導体装置（半導体基板）に対してＬＳＩチップ内部における回路ブロックに対応付けしてエミッション顕微鏡によって検出される発光像に基いて不良解析をできるようにしたエミッション顕微鏡を用いた不良解析方法およびそのシステムを提供することにある。
また、本発明の他の目的は、システムＬＳＩなどのように互いに異なる複数種類の回路ブロックを有するＬＳＩチップが配列された半導体装置（半導体基板）に対してＬＳＩチップ内部における回路ブロックに対応付けしてエミッション顕微鏡によって検出される発光像に基いて不良解析をできるようにして高歩留まりで製造することができるようにした半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明は、ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類（孤立、密集、線状、および周期又は破線状の発光モード）に分類し、この分類された各発光種類毎の発生数を前記ＬＳＩチップ毎および／または前記ＬＳＩチップ内の異なる種類の回路ブロック毎に算出する発光算出過程と、該発光算出過程で算出されたＬＳＩチップ毎および／または回路ブロック毎の各発光種類毎の発生数に基いて不良解析を行う解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法である。
【０００８】
また、本発明は、予め、ＬＳＩチップ毎で回路ブロック毎の各発光種類毎と、その推測される不良原因との対応関係を登録したデータベースを準備する準備過程と、ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発生数を前記ＬＳＩチップ毎で、異なる種類の回路ブロック毎に算出する発光算出過程と、該発光算出過程で算出されたＬＳＩチップ毎で回路ブロック毎の各発光種類毎の発生数に応じて前記準備過程で準備されたデータベースからそれに対応する不良原因を検索して出力する解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法である。
【０００９】
また、本発明は、ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類（孤立、密集、線状、および周期又は破線状の発光モード）に分類し、この分類された各発光種類毎の発光点を示す発光マップ情報を表示する発光表示過程と、該発光表示過程で表示された各種類毎の発光マップ情報に基いて不良解析を行う解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法である。
【００１０】
また、本発明は、前記エミッション顕微鏡を用いた不良解析方法において、発光表示過程における各発光種類毎の発光マップ情報として、ＬＳＩチップ単位で表示することを特徴とする。
また、本発明は、ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に前記ＬＳＩチップ内の異なる種類の回路ブロック毎に発光点の配列状態を調べ、この調べられた回路ブロック毎の発光点の配列状態に基いて複数の発光種類に分類し、この分類された回路ブロック毎の各発光種類毎の発光点を示す発光マップ情報を表示する発光表示過程と、該発光表示過程で表示された回路ブロック毎の各発光種類毎の発光マップ情報に基いて不良解析を行う解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法である。
【００１１】
また、本発明は、ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態またはＬＳＩチップ内の異なる種類の回路ブロック毎に発光点の配列状態を調べ、この調べられた発光点の配列状態または回路ブロック毎の発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発光点の配列状態または回路ブロック毎の各発光種類毎の発光点の配列状態を示す発光マップ情報を表示する発光表示過程と、所望の製造プロセス工程まで製造されたＬＳＩチップが配列される半導体装置上の外観不良も含む異物を検査し、この検査された異物の発生状態を示す異物マップ情報を表示する異物表示過程と、前記発光表示過程で表示された発光マップ情報と前記異物表示過程で表示された異物マップ情報とを照合することにより不良解析を行う解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法である。
【００１２】
また、本発明は、ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発生数をＬＳＩチップ毎および／またはＬＳＩチップ内の異なる種類の回路ブロック毎に算出する発光算出過程と、所望の製造プロセス工程まで製造されたＬＳＩチップが配列される半導体装置上の外観不良も含む異物を検査し、この検査された異物の前記ＬＳＩチップ毎の発生数を算出する異物算出過程と、前記発光算出過程で算出されたＬＳＩチップ毎の各発光種類毎の発生数と前記異物算出過程で算出されたＬＳＩチップ毎の異物の発生数とを関連付けして出力し、この出力された関連付けに基いて不良解析を行う解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法である。
また、本発明は、前記エミッション顕微鏡を用いた不良解析方法を用いて不良解析し、この不良解析結果に基いて製造ラインにおいて推測される不良原因について対策を施して半導体装置を製造することを特徴とする半導体装置の製造方法である。
【００１３】
また、本発明は、ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発生数をＬＳＩチップ毎および／またはＬＳＩチップ内の異なる種類の回路ブロック毎に算出する発光算出装置と、該発光算出装置で算出されたＬＳＩチップ毎の各発光種類毎の発生数を出力する出力装置とを備えたことを特徴とするエミッション顕微鏡を用いた不良解析システムである。
また、本発明は、予め、ＬＳＩチップ毎で回路ブロック毎の各発光種類毎と、その推測される不良原因との対応関係を登録したデータベースと、ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発生数を前記ＬＳＩチップ毎で、異なる種類の回路ブロック毎に算出する発光算出装置と、該発光算出装置で算出されたＬＳＩチップ毎で回路ブロック毎の各発光種類毎の発生数に応じて前記データベースからそれに対応する不良原因を検索して出力する出力装置とを備えたことを特徴とするエミッション顕微鏡を用いた不良解析システムである。
【００１４】
また、本発明は、ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に、発光点の配列状態またはＬＳＩチップ毎に発光点の配列状態またはＬＳＩチップ内の異なる種類の回路ブロック毎に発光点の配列状態を調べ、この調べられた発光点の配列状態またはＬＳＩチップ毎の発光点の配列状態または回路ブロック毎の発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発光点またはＬＳＩチップ毎の各発光種類毎の発光点または回路ブロック毎の各発光種類毎の発光点を示す発光マップ情報を作成する発光マップ情報作成装置と、該発光マップ情報作成装置で作成された各種類毎の発光マップ情報を表示する表示装置とを備えたことを特徴とするエミッション顕微鏡を用いた不良解析システムである。
また、本発明は、発光像を半導体装置の基板側から検出することを特徴とする。
【００１５】
以上説明したように、前記構成によれば、発光点の配列状態を基本パターンに基いてＬＳＩチップ単位またはＬＳＩチップ内の回路ブロック単位で自動分類することによって、システムＬＳＩなどのように、様々な回路ブロックから構成されるＬＳＩを配列した半導体装置に対して不良解析を行うことができる。
【００１６】
【発明の実施の形態】
本発明に係るエミッション顕微鏡を用いた故障解析方法およびそのシステム並びに半導体装置の製造方法の実施の形態について図面を用いて説明する。
まず、本発明に係るエミッション顕微鏡を用いた発光モード分類解析システムの実施例について図１を用いて説明する。測定系は、テスタ１と被測定ウエハ（半導体装置）３を載せるステージ２とプローバ４と発光像をとるカメラ５からなるエミッション顕微鏡によって構成される。このように、エミッション顕微鏡は、（「エミッション顕微鏡を用いた故障解析技術」 ＮＥＣ技報 Ｖｏｌ．４６Ｎｏ．１１／１９９３ Ｐ４０〜Ｐ４５）に記載されているように、半導体装置３において、不良箇所あるいは不良の存在により負荷がかかっている箇所から発光する微弱な光を検出し、その発光箇所を高い精度で出力するものである。
【００１７】
データ処理系は、データ処理装置６とデータ格納装置７とデータ出力装置８からなる。測定系ではテスタ１により、プローブ５を介して、被測定ウエハ（半導体装置）３に電圧および信号が印加される。その際、測定は通常チップ単位で行われる。複数チップを同時に測定した場合は、後のデータ処理系で測定結果からチップ毎の情報を取り出す手続きが必要になる。ここでは説明を簡単にする為、１チップ２０毎に測定する場合について述べる。１チップ２０毎に電圧と信号を印加し、そのときの発光像をカメラ５により撮像する。この発光像と、ステージ２から得られるチップ位置を、データ処理装置６が収集する。なお、データ処理装置６は、カメラ５により撮像された発光像と、ステージ２から得られるチップ位置とをテスタ１およびネットワーク１０を介して収集してもよい。当然、データ処理装置６は、テスタ１からプローバ５を介して被測定ウエハ３に印加した電圧および信号も取得することが可能である。ところで、チップ位置とは図２に示すような、被測定ウエハ３内の予め設定された座標系に基づく被測定チップの座標（Ｘｎ、Ｙｎ）である。ここでＸｎ、Ｙｎは整数である。なお、Ｗｘはチップ２０におけるｘ方向の幅、Ｗｙはチップ２０におけるｙ方向の幅を示す。また、チップ２０内における発光点の座標を（Ｘｃ，Ｙｃ）で示す。
【００１８】
発光像が得られたならば、カメラ５から発光像がデータ処理装置６に送られ、テスタ１から被測定ウエハ３の品種、ロット番号、測定条件、測定日時、測定装置情報、作業者情報（これらを以下、測定情報と呼ぶ）がデータ処理装置６に送られる。データ処理装置６が収集した情報は、例えば図３に示すようなフォーマットでデータ格納装置（記憶装置）７に格納される。ここでは、発光画像の格納場所３１と測定情報３２が対になって格納されている。
【００１９】
発光画像の測定情報３２としては、半導体装置３の品種、ロット番号、測定条件、測定日時、測定装置情報、および作業者情報等から構成される。発光画像の格納場所３１としては、測定チップ数繰返され、チップ位置１〜ｎと発光画像格納場所Ｉ１〜Ｉｎとが対応して構成される。
【００２０】
次に、データ処理装置６で行う発光モード分類解析の一実施例について説明する。
ところで、データ処理装置６で行うエミッション顕微鏡から検出される発光点情報に基づく発光モード分類解析においては、発光している個所は点であるとは限らず、広がりを持った領域であることもあるが、どちらの場合も単に発光点と呼ぶことにする。
【００２１】
まず、データ処理装置６は、図４に示すように、発光画像格納場所Ｉ１〜Ｉｎにチップ毎１〜ｎに格納された発光画像から発光点の座標（Ｘｃ，Ｙｃ）を求め、この求められた発光点の座標とチップについての設計情報と比較することによって、発光点がチップ内におけるメモリ部、ロジック部、およびパッド部等のどの領域に発生したものかを判定し、その判定された領域情報を発光点の座標（Ｘｃ，Ｙｃ）と共にデータ格納装置７に格納する。即ち、データ処理装置６は、ステップＳ４１において発光画像格納場所Ｉ１〜Ｉｎにチップ毎１〜ｎに格納された発光画像を取得し、次に、ステップＳ４２ｎにおいて例えばチップ２０に関する情報（Ｗｘ，Ｗｙ）を元に輪郭処理を行って、周辺部分を切り落とす。次に、データ処理装置６は、ステップＳ４３において、発光点のない背景画像からなる参照画像と発光画像を比較して例えば差画像を抽出し、該抽出された差画像に対して所定の閾値を掛けて判定することによって相違点である発光点を抽出し、次に、ステップＳ４４において、発光画像上における相違点である発光点の座標を認識する。次に、データ処理装置６は、ステップＳ４５において、発光画像上の相違点である発光点の座標を実チップ上の座標（Ｘｃ，Ｙｃ）に変換する。このようにして発光点のチップ内の座標（Ｘｃ，Ｙｃ）が求められる。そして、データ処理装置６は、求められた発光点のチップ内の座標（Ｘｃ，Ｙｃ）とチップ２０内の設計情報（メモリ部の領域、ロジック部の領域、およびパッド部の領域に関する設計情報）とを比較することによって、どの領域において発光した発光点であるかを判定し、その領域の情報および発光点のチップ内の座標（Ｘｃ，Ｙｃ）を求めてデータ格納装置７に格納することができる。
【００２２】
次に、データ処理装置６が行う発光点の分類について説明する。
即ち、本発明における発光点の分類の基準として、発光点の配置状況に着目し、発光点の配置状況として、図５に示すように、孤立、密集、破線状、線状、および周期に分類定義する。
孤立とは、近傍に他の発光点がない単独の発光領域をさす。単なる点ではなく、広がりを持っている場合もある。孤立して発光する原因はいくつか考えられるが、システムＬＳＩなどの半導体装置において、結晶欠陥によるゲート破壊や酸化膜リークが孤立的に起こっていると考えられる。
【００２３】
密集とは、近傍にいくつかの発光点が集まっている場合をさす。ここで、近傍とは、ある程度任意性のあるパラメータによって指定されるが、たとえば、発光点の中心から半径１ｍｍ以内などと決めれば良い。発光点が密集する原因もいくつかあるが、システムＬＳＩなどの半導体装置において、酸化膜のリークが、ある範囲に広がっている等の原因が考えられる。
破線状とは、発光点が直線状に、かつ断続的に並んだものである。周期とは、一見孤立点の様に見えるが、チップ全体を見渡すと、ほぼ等間隔に、直線状に並んでいるものである。これらは、システムＬＳＩなどの半導体装置において、分岐先にいくつかの同様な回路を有する様な場合で、分岐の手前で配線に異常があったときに、分岐先のいくつかの回路が一斉に発光している場合などに見られる。ここで、分岐先の回路がほぼ等間隔に並んでいれば、周期的な発光に見え、そうでないときには、破線状の発光に見える。したがって、破線状の発光と周期的な発光とを区別しなくても良い。
【００２４】
線状とは、発光点が直線状に連続して並んだものである。これは、システムＬＳＩなどの半導体装置において、特定のトランジスタ列に対する入力電圧の異常など、それらトランジスタが誤動作している場合などに見られる。
以上説明したように、本発明に係る発光モードを、発光点の配列の仕方によって分類定義する。
【００２５】
このように、本発明に係る発光モードについて、発光点の配列の仕方によって分類定義されたものを、更に、図６に示すように、発光している場所（例えば、チップ２０内におけるメモリ部、ロジック部、およびパッド部）に注目して細かく分類定義する。即ち、システムＬＳＩなどの場合、チップ２０内には、メモリ部の領域、ロジック部の領域、およびパッド部の領域が存在し、設計情報に基いて発光点が生じた座標（Ｘｃ，Ｙｃ）がどの領域であるかを知ることができる。ところで、この場合、発光点が、たとえばロジック部とメモリ部の両方にまたがって存在していても、それらは互いに関係しないと仮定する。
このように、発光している場所（領域）について、判定するのは、メモリ部とロジック部などでは、一部製造プロセスが異なったり、配線間隔が異なるなど、製造方法、および回路構造が、回路ブロック毎、つまりそれら回路ブロックの存する領域毎に異なるからである。従って、発光している領域が特定の回路ブロックしか現れない場合には、その回路ブロック独自の製造工程（製造プロセス）や回路構造に問題があると判定することができるからである。
【００２６】
次に、以上説明した定義に基いてデータ処理装置６が行う発光点の分類について更に詳細に図７を用いて説明する。なお、この分類処理は、基本的には、チップ毎に行うものとする。
まず、データ処理装置６は、発光画像格納場所Ｉ１〜Ｉｎにチップ毎１〜ｎに格納された発光像を取り込み（ステップＳ７１）、次に、ステップＳ４３と同様に、この取り込まれた発光画像と予め準備された発光点のない背景画像からなる参照画像との差画像を差画像抽出回路（図示せず）において抽出し、この抽出された差画像に対して判定回路（図示せず）で所定の閾値で持って判定し、発光点を抽出する（ステップＳ７２）。次に、データ処理装置６内の形状パラメータ算出回路（図示せず）により、各発光点の形状パラメータ（例えば各発光点の縦横比）を算出し（ステップＳ７３）、ついで、前記算出された形状パラメータに基いて各発光点の重心座標を算出する（ステップＳ７４）。
【００２７】
次に、データ処理装置６は、チップ毎に算出された各発光点の重心座標を元に、チップ毎に処理すべき発光点があるか否かを判定する（ステップＳ７５）。もしチップ毎に処理すべき発光点がなければそのまま終了する。
もし、処理すべき発光点があるなら、データ処理装置６は、以下の処理をおこなう。まず、データ処理装置６は、処理すべき発光点から１つ選んで、その他の発光点と直線状に並んでいるか否か判定する（ステップＳ７６）。直線状に並んでいる場合、それらが概略等間隔かどうか判定する（ステップＳ７７）。等間隔ならば周期と判定し、該当する周期の発光点群に共通した周期のグループ識別子を付与してその発光点群の座標列と共にデータ格納装置７に格納する（ステップＳ７８）。そして、データ処理装置６は、等間隔でないなら破線状と判定し、該当する破線状の発光点群に共通した破線状のグループ識別子を付与してその発光点群の座標列と共にデータ格納装置７に格納する（ステップＳ７９）。
【００２８】
次に、ステップＳ７６で直線状でないと判定された場合について説明する。まず、データ処理装置６は、特定の発光点の近傍に他の発光点があるかどうか（密集性）を判定する（ステップＳ８０）。他の発光点が存在する場合、密集と判定し発光点群に共通した密集のグループ識別子を付与してその発光点群の座標列と共にデータ格納装置７に格納する（ステップＳ８１）。近傍に発光点がないと判定されたなら、線状であるか否か判定する（ステップＳ８２）。線状ならば、その発光点単独に線状のグループ識別子を付与してその発光点群の座標列と共にデータ格納装置７に格納する（ステップＳ８３）。そうでないなら孤立と認識し、その発光点単独に孤立のグループ識別子を付与してその発光点群の座標列と共にデータ格納装置７に格納する（ステップＳ８４）。
そして、データ処理装置６は、いずれかのモードに分類されたなら、グループ識別子が付与された発光点を処理すべき発光点から除外し（ステップＳ８５）、再び発光点を１つ選んで、ステップＳ７５からの処理を繰り返す。
【００２９】
以上説明したように、データ処理装置６は、発光点を、前述の図５に示す定義に従って、周期および破線状、密集、線状、孤立の４つの発光モードに分類し、この分類されたものにグループ識別子を付与してその座標と共にデータ格納装置７に格納される。なお、グループ識別子は、一連の整数値を付与するのが簡便であり、扱いやすい。
このように、システムＬＳＩなどの半導体装置３において、孤立に分類されると、結晶欠陥によるゲート破壊や酸化膜リークが孤立的に起こっていると解析することができ、密集に分類されると、酸化膜のリークがある範囲に広がっている等と解析することができ、周期および破線状に分類されると、分岐先にいくつかの同様な回路を有する様な場合で分岐の手前で配線に異常があったと解析することができ、線状に分類されると、特定のトランジスタ列に対する入力電圧の異常などそれらトランジスタが誤動作していると解析することができる。
【００３０】
次に、個別の認識アルゴリズムに関して説明する。
まず、ステップＳ７６の直線性の認識方法であるが、ステップＳ７４において算出した各発光点の重心座標を元に、ハフ（Ｈｏｕｇｈ）変換と呼ばれる方法が知られている。これに関してはすでに広く知られており、説明は省略する（参考文献 画像認識論 長尾 誠著 コロナ社刊 ｐ72〜ｐ74）。
ステップＳ７７の等間隔性の認識では、次のようなアルゴリズムが考えられる。直線状に並ぶ発光点は、ほとんどの場合、Ｘ軸か、Ｙ軸に平行である。ここでは１例としてＸ方向の発光点列について説明する。Ｙ方向に関しても同様に行なえばよい。
【００３１】
ステップＳ７４において算出された対象となるｎ個の発光点列のＸの重心座標、ｘ（１）、ｘ（２）、ｘ（３）…ｘ（ｎ）に関して差分ｄ（ｉ）＝ｘ（ｉ＋１）−ｘ（ｉ）を定義する。ここでｘ（１）＜ｘ（２）＜ｘ（３）＜…＜ｘ（ｎ）とする。次に、ｄ（ｉ）に関して標準偏差ＳＧを計算する。そして、ＳＧ／｜ｘ（ｎ）−ｘ（１）｜を計算し、この値がほぼ一定値以下ならば等間隔と判定する。この一定値はたとえば０．００１などと決めておけば良い。
次に、ステップＳ８０の密集性の判定について述べる。ここでは、ステップＳ７４において算出された注目した発光点の重心座標から一定の半径内に他の発光点の重心座標がある場合、それらは密集していると判定する。この半径はたとえば１ｍｍと設定すればよい。
【００３２】
次に、データ処理装置６は、発光点を周期および破線状、密集、線状、孤立の４つに分類したものを、更に、前述の図６に示す定義に従って、メモリ部、ロジック部、パッド部などの領域について細分類してデータ格納装置７に格納することについて説明する。即ち、半導体装置３のチップ２０内のメモリ部、ロジック部、およびパッド部の領域データについては、予め、設計情報としてＣＡＤシステム（図示せず）から例えばネットワーク１０を介してテスタ１に入力されて例えばデータ格納装置７に格納されている。従って、前述したように、図４に示すステップＳ４６において、変換された実チップ上の発光点の座標と例えばデータ格納装置７に格納された領域データとを比較することによって発光点がどの領域において発生したものかを知ることができ、その結果をデータ格納装置７に登録することができる。
【００３３】
また、図７に示すステップＳ７５において、ステップＳ７４において算出された各発光点の重心座標と例えばデータ格納装置７に格納された各チップにおける上記領域データと比較することによって、各発光点がどの領域に存在しているかを検知することができる。そして、ステップＳ７６〜Ｓ８４までの判定を上記各領域毎に実行すればよい。ここで、直線性、等間隔性、密集性の認識は異なる定義領域間にまたがって行わない。
以上により、発光している回路ブロックの領域を特定することができるので、その回路ブロック独自の製造工程（製造プロセス）や回路構造に問題があると判定することが可能となる。
【００３４】
次に、データ格納装置７に格納された測定情報、発光画像、および発光モード分類結果の出力について説明する。即ち、図３に示す如く、被測定ウエハの品種名、ロット番号、ウエハ番号等の測定情報３２、チップ位置に対応させた発光画像３１、および発光モード分類結果は、データ処理装置６に対して入力されてデータ格納装置７に格納されている。
従って、測定したウエハあるいはチップのデータ処理結果が知りたい場合は、データ処理装置６に対して、被測定ウエハの品種名、ロット番号、ウエハ番号等をキーボードやマウスや記録媒体等からなる入力装置９を用いて入力することによって、出力装置８に図８、図１０、図１１、図１２に示すようなフォーマットで出力することができる。
【００３５】
まず、発光モード分類結果の出力の第１の実施例を図８を用いて説明する。この第１の実施例におけるフォーマットは、品種名、ロット番号、ウエハ番号を示す欄５１、測定日、測定者、測定装置等を示す欄５２、測定条件を示す欄５３、分類名称を示す欄５４、各分類毎のウエハ上の発光モード数を示す欄５５、ウエハ内の各チップの位置を示す欄５６、各チップの発光モード毎の発生数を示す欄５７からなる。即ち、分類名称（領域毎に分類された周期および破線状、密集、線状、孤立の４つの発光モード）５４についての被測定ウエハに亘る発生個数５５、およびチップ毎の発生個数５７を表示などして出力することが可能となる。従って、操作者は、被測定ウエハ全体に亘って、およびチップ毎に、領域毎に発光モードの発生個数を把握することが可能となる。
【００３６】
具体的な出力装置８としては、プリンタやＣＲＴなどがあるが、ＣＲＴに表示する場合は、欄５６、５７が横に長くなるのでいわゆるスクロール機能を持たせると操作がしやすくなる。図８に示すフォーマットはあくまで一例であって、いくつかの情報を付加して表示したり、削除して簡便に表示することもある。また、データ処理装置６に被測定ウエハの品種名、ロット番号、ウエハ番号等を入力することによって、データ処理結果を得るとしているが、測定終了後、自動的にデータ処理結果を出力してもよい。
さらに、予め、前述したように、領域毎の発光モードで示される分類名称６１と不良原因６２との対応付けをデータ格納装置７に格納しておくことが可能であるので、図８に示す出力フォーマットから得られる特に発生個数の多い分類名称６１に対応する不良原因６１を、図９に示すような形で出力装置８で出力することによって、容易に不良原因６１を把握することができ、不良原因解析に役立てることが可能となる。
【００３７】
次に、発光モード分類結果の出力の第２の実施例について図１０を用いて説明する。この第２の実施例は、いわゆるマップ表示７１と測定情報７３を含む発光モード分類７２を組み合わせた表示である。既に述べたように各発光点に関して、該当するチップの位置（Ｘｎ，Ｙｎ）とチップ内の座標（Ｘｃ，Ｙｃ）が分かっている。従って、データ処理装置６は、データ格納装置７に格納されているチップのサイズ（Ｗｘ，Ｗｙ）を用いれば、ウエハ内の座標（Ｘｗ，Ｙｗ）は次に示す（数１）式に基いて容易に算出することができる。チップサイズ（Ｗｘ，Ｗｙ）は品種毎にデータ格納装置７に格納されて管理されている。
【００３８】
Ｘｗ＝Ｘｎ・Ｗｘ＋Ｘｃ
Ｙｗ＝Ｙｎ・Ｗｙ＋Ｙｃ （数１）
そして、データ処理装置６は、各発光点について算出された座標（Ｘｗ、Ｙｗ）を打点することによって、ウエハ上の発光点の分布を示す発光マップ７１を作成し、ＣＲＴ８に図１０に示すように表示することができる。図１０にその表示例を示す。ウエハ上の発光点の分布を示す発光マップ７１と、当該ウエハに関する発光モード分類結果７２と当該ウエハに関する測定条件７３とを互いに参照できるように出力画面等に配置する。ＣＲＴ８に出力するときは、発光マップ７１、発光モード分類結果７２、測定条件７３をそれそれ別ウインドウを用いて表示すると、必要に応じて当該情報の表示・非表示、表示個所の移動等ができるので操作性がよい。
【００３９】
また、データ格納装置７に格納された図３に示すデータベースから容易にチップと発光画像の対応をとることができるので、所望のチップを指定することで、データ処理装置６は、図１１に示すように、そのチップ８１における発光画像８３をＣＲＴ８に表示することができる。また、その際、当該チップのみの発光モード分類結果８２を表示すると、注目しているチップの情報のみ絞り込めるので、操作性がよい。
また、操作者は、図１０に示す画面上において特定の発光モードを指定することによってデータ処理装置６は、モード抽出機能を有し、発光マップ７１上に当該モードの発光点のみデータ格納装置７から抽出してＣＲＴ８に表示する。その結果、例えばロジック部の孤立点不良のウエハ上の分布が図１２（ａ）に示す如く、ウエハ上にほぼ一様に分布しているのに対し、メモリ部の孤立点不良のウエハ上の分布が図１２（ｂ）に示す如く、ウエハ周辺部に集中して発生しているのならば、これらの不良をもたらした製造工程中の原因は異なると判断でき、製造ライン管理者は、別々に対策を立案することが可能となる。また、発光点がウエハの特定の領域に集中した場合、ウエハ加工が面内で不均一であったと判断することができる。例えば、図１２（ｂ）の如く、ウエハ周辺に発光点が多いならば、データ処理装置６は、ウエハ周辺部の膜厚や異物密度といった品質管理項目に着目し、これらの項目の内ウエハ中心部と差がある項目を調べ、この調べられた項目が不良原因の候補として出力することが可能となる。なお、ウエハ中心部と差がある項目を調べるのは、上記品質管理項目をＣＲＴ８に表示することによって行ってもよい。また、ウエハ周辺部の膜厚は、膜厚測定装置（図示せず）で測定し、例えばネットワーク１０を介してデータ処理装置６に入力してデータ格納装置７に格納すればよい。また、ウエハ周辺部の異物密度は、異物検査装置（図示せず）で検査し、例えばネットワーク１０を介してデータ処理装置６に入力してデータ格納装置７に格納すればよい。このように、発光点がウエハのどこに集中しているか、といった不良の領域性に関する情報を取得することは、不良対策を打つ上で有効となる。
【００４０】
また、データ処理装置６は、分類された発光モード毎にそれぞれの発光点を有するチップ数を調べ、その結果を出力装置８を用いて出力することによって、それぞれの発光モードが歩留まりに与える影響を知ることができる。なお、この際、データ処理装置６は、発光モード毎の歩留まりを算出し、この算出結果を出力装置８を用いて出力させても良い。このように、それぞれの発光モード毎の発光点を有するチップ数やその歩留まりを出力することは、対策の優先順位付けを行う上での指針を得ることが可能となる。通常、当該発光モードにおいて発光点を有するチップ数の多い方（歩留まりが悪い方）を、優先して対策を実施することになる。
また、発光モード抽出機能により、データ処理装置６は、対策の前後の被測定ウエハ３に対してカメラ５で撮像して得られる特定の発光モードに関しての発生分布を比較して例えば差画像を抽出し、その比較結果を例えばＣＲＴ８に出力表示することにより、対策の有効性を確認することができる。なお、対策の前後の被測定ウエハ３から得られる特定の発光モードに関する発生分布をそのまま、ＣＲＴ８に出力して表示してもよい。
【００４１】
次に、以上述べた発光モード分類解析方法およびそのシステムを用いた半導体の製造方法について更に詳細に説明する。
半導体ウエハのいわゆるウエハ処理工程が済んだ時点で、通常プローブテストと呼ばれる電気特性試験が行われる。ここで、ウエハ処理工程における歩留まりを評価することにより、歩留まりの悪いウエハが抽出される。
次に、この抽出された歩留まりの悪いウエハを、前述した発光モード分類解析システムにかける。先に述べたように、少なくとも図８に示す分類名称（領域毎に分類された発光モード）における発生個数（発光モード毎の発生頻度マップデータでもよい。）を出力することによって、おおよその不良原因を究明することができる。この際、図９に示すように、分類名称６１に対応する不良原因６２を表示すれば、容易におおよその不良原因を究明することが可能となる。
【００４２】
更に、データ処理装置６は、製造ライン全体を管理している製造ライン管理装置（図示せず）や異物検査装置を含む外観検査装置（図示せず）から例えばネットワーク１０を介して、上記測定情報に基づくウエハ番号、品種名、ロット番号をキーにして製造プロセス条件や回路構造条件を検索し、発光点の存する回路ブロックについての製造プロセス条件や回路構造条件と、発光点が存しない回路ブロックについての製造プロセス条件や回路構造条件とを比較して、それらの回路ブロック間の製造プロセス条件の差、および回路構造条件の差を例えばＣＲＴ８に出力表示することによって不良原因を絞り込むことができる。なお、このとき、必ずしも、差を表示する必要はなく、両者を表示して製造ライン管理者がその差を認識させてもよい。また、回路構造条件としては、実際に測定された配線幅とか配線間隔とか、絶縁膜の厚さなどでも良い。また、ほぼ完成した後、加工して断面を観察することによって、測定されるものでも良い。
【００４３】
具体的には、例えば、パッド部に波線状の発光モードが多発していたとする。これは、直流電流の異常が疑われるので、データ処理装置６は、それに関連する回路構造条件とその製造プロセス条件を製造ライン管理装置や異物検査装置を含む外観検査装置から例えばネットワーク１０を介して取得し、それらのデータをＣＲＴ８に表示するなどして製造ライン管理者がチェックして不良原因を究明する。例えば、回路パターンの間隔に余裕がないところはないか、とか、配線上に異物がないかといったことである。
そして、製造ライン管理者は、そのチェック結果である究明された不良原因に基づき対策を打つ。回路パターンに起因するのであれば、マスクを修正する。異物に起因するので有れば、その配線層を加工した処理装置に対して、全掃等の対策をおこなう。このような対策を施されたロットに対し、再び発光モード分類解析システムを適用する。ここで、パッド周辺部破線状の発光モードの出現頻度が減っていれば、対策が有効であったことが確認できる。もし、当該発光モードの出現頻度が減っていなければ、対策が有効でなかったことになり、再度不良原因を調査する必要がある。
【００４４】
この様に発光点を発光モードに分類することによって、不良原因の解析を発光モード毎に行える様になる。これにより原因解析が効率化する。さらに発光モード分類ごとの探索の前後での出現頻度を比較することによって、対策の有効性の確認が容易に出来るようになる。
ここでは、歩留まりの悪いウエハを、発光モード分類解析システムにかける実施例を説明したが、ウエハのサンプリングの方法は他にもある。例えばロット内の常に同じ位置にあるウエハを測定する、全数を測定する、ランダムに一定数を測定するといった方法がある。
【００４５】
次に、前述した発光モード分類結果を用いた解析方法の他の実施例について図１３を用いて説明する。即ち、この実施例は、半導体製造工程（半導体製造ライン）中での異物検査装置によって検査された異物検査結果や、外観検査装置（光学的な外観検査装置やＳＥＭ外観検査装置を含む）によって検査された外観検査結果と、発光モード分類結果との照合方法である。特に、不良個所が発光しているとは限らないので、異物や外観不良（以下単に異物と記する。）と発光個所との照合には、特段の工夫が必要となる。その一つとして、データ処理装置６は、チップ内部を例えばメモリ部、ロジック部、パット部に分け、それぞれの領域に付着した異物の数と、対応する領域の発光モードとの相関を解析する相関図（グラフ）をＣＲＴ８に出力して表示することにある。ところで、ある製造工程におけるそれぞれの領域に付着した異物の数は、データ処理装置６が、異物検査装置（図示せず）や外観検査装置（図示せず）から例えばネットワーク１０を介して取得してもよいし、またはデータ処理装置６が、異物検査装置や外観検査装置から例えばネットワーク１０を介して取得される異物が生じた座標データで示される異物検査結果を元に、設計情報である領域データと比較することにより算出することが可能である。そして、一つ一つの相関図は、横軸を異物数、縦軸を注目するモードの発生頻度である。データ処理装置６は、その相関図を、横方向に先のチップ内で定義した領域に関し、縦方向に発光モード毎に並べ、マトリックス状に俯瞰できるようにＣＲＴ８に出力する。このような出力を用いれば、マクロな回路ブロック毎に両者の因果関係を把握することができる。そこで、当該工程で発生した異物が不良を引き起こしているか、またそれがどのような不良なのかを把握することができる。
【００４６】
さらに、データ処理装置６は、製造プロセス毎に異物検査結果を、異物検査装置や外観検査装置から例えばネットワーク１０を介して取得すれば、上記解析を製造プロセス工程毎に繰り返すことが可能となる。その結果、データ処理装置６は、製造プロセス工程毎に繰り返された解析結果を、ＣＲＴ８などに出力して表示することによって、注目する発光モードを引き起こしているのは、どの製造プロセス工程のどの部分に発生した異物かを把握することができる。これにより、当該工程における異物対策を優先させるといった具体的な不良対策を実現することができる。
【００４７】
次に、本発明に係る発光モード分類解析システムの他の実施例について説明する。即ち、この実施例は、カメラ５によって発光像を取得する際、被測定ウエハ３の下層において発生した発光を検出しやすくするために、裏面の基板側から観察する方法である。このように、裏面の基板側から発光像を観察するようにしたのは、被測定ウエハ３の下層において発光された光が、その上に形成されている多層の配線層で遮光されてしまい、表面側から発光像を観察することが難しくなるからである。さらに、裏面の基板を加工して薄肉化すれば、下層において発光した発光像を裏面側から観察しやすくなる。しかし、被測定ウエハ３に対して裏面側から発光像を観察すると鏡像反転された状態で観察されることになる。そのため、データ処理装置６は、発光マップを作成する際、図１４に示すように、発光点の座標データを鏡像反転（ｘ方向またはｙ方向のうちどちらか一方の正負を逆転）させる必要がある。このようにすることによって、製造プロセス中に被測定ウエハ上面に付着した異物の分布と、裏面側から測定した発光点の分布とを照合することが可能となる。
逆に、異物の分布における座標データを鏡像反転しても、発光点の分布に突き合わせることも可能である。しかし、製造装置のジグやアーム等がこすれてウエハ上に異物が発生する場合には、異物の付着位置は製造装置のジグ等の配置に関連することになる。このような場合、異物の座標データを鏡像反転してしまうと、異物の付着位置と製造装置内のジグやアーム等のレイアウトとの対応関係が把握しずらくなる。
【００４８】
次に、発光モード分類をさらに詳細に行う方法について説明する。以上述べてきた方法は、発光点の形状とその位置情報に基づいたものである。ここでさらに発光点の光学的情報による分類尺度を加える。光学的情報とは、カメラ５等の検出光学系により検出する発光強度や発光スペクトルなどである。発光強度は各発光点における画素が検出するピーク発光強度、各画素の発光強度の総和である総発光強度などがある。また各発光点の発光スペクトルをピーク位置やその半値幅等によって特徴付け、これらの特徴に基づき分類を詳細化することも可能である。例えばＬＳＩチップにおけるトランジスタのゲートに電流リークが見られる場合、その発光スペクトルは幅の広い連続スペクトルになり、また、配線等に異常があり、ゲートがオン・オフどちらにも明確に落ちないいわゆる中間電位状態であるならば、比較的半値幅の小さいスペクトルになり、上記分類を詳細化、即ち細分類することが可能となる。
【００４９】
【発明の効果】
本発明によれば、システムＬＳＩなどのように、様々な回路ブロックによって構成されるＬＳＩチップを配列した半導体装置に対して、発光点の配列状態に基いて発光モードをＬＳＩチップ毎および／または回路ブロック毎に自動的に分類することで、様々な回路ブロックに対して不良解析を定形的に行うことが可能となり、その結果不良原因を推測することを可能にして対策の効果確認も容易になる。
また、本発明によれば、システムＬＳＩなどのように、様々な回路ブロックによって構成されるＬＳＩチップを配列した半導体装置に対して、不良の原因解析と不良対策を発光モード毎並びにＬＳＩチップ毎および／または回路ブロック毎に行うことで、迅速な歩留まり向上をはかることができる。また、出力にグラフィカルなユーザインターフェイスを用いることで、作業効率を向上させることができる。
【図面の簡単な説明】
【図１】本発明に係るエミッション顕微鏡を用いた発光モード分類解析システムの一実施例を示した概略構成図である。
【図２】被測定ウエハに対して設定された座標系を示す図である。
【図３】データ処理装置において管理するデータ管理フォーマットを示す図である。
【図４】データ処理装置において実行する発光点の座標算出フローを示す図である。
【図５】本発明に係る発光点の配列状態に基いて分類する発光モードの定義を示す図である。
【図６】本発明に係る発光点の配列状態に基いて分類する発光モードについての更に回路ブロック毎の定義を示す図である。
【図７】本発明に係る発光モード分類解析システムを用いて発光モードを分類する処理フローを示す図である。
【図８】本発明に係る発光モード分類結果の出力例を示す図である。
【図９】データ格納装置に格納された回路ブロック毎の発光モード分類と不良原因の対応付けをしたデータベースを示す図である。
【図１０】本発明に係る発光ウエハマップと発光モード分類結果とを同時表示した画面を示す図である。
【図１１】本発明に係る発光チップマップと発光モード分類結果とを同時表示した画面を示す図である。
【図１２】本発明に係る抽出モードマップの実施例を示す図である。
【図１３】本発明に係る異物数と発光頻度との相関関係を表示した相関図である。
【図１４】本発明に係る被測定ウエハの基板側から裏面観察時における鏡像反転について説明するための図である。
【記号の説明】
１…テスタ、２…ステージ、３…被測定ウエハ、４…プローバ、５…カメラ、６…データ処理装置、７…データ格納装置（記憶装置）、８…出力装置（表示装置）、９…入力装置、１０…ネットワーク、２０…ＬＳＩチップ、３１…発光画像の格納場所、３２…測定情報、６１…分類名称欄、６２…不良原因覧、７１…発光ウエハマップ、７２…発光モード分類結果、７３…測定情報、８１…発光チップマップ、８２…発光モード分類結果。
【発明の属する技術分野】
本発明は、システムＬＳＩなどの互いに異なる複数の種類の回路ブロックが混在するＬＳＩを配列した半導体装置に対してエミッション顕微鏡によって撮像される発光像に基いて不良解析を行うエミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の製造は、いわゆるシリコン基板上に半導体装置を形成していくウエハ処理工程と、半導体装置を基板から切り離し、パケージ等を行なう組み立て工程からなる。このうちウエハ処理工程は素子分離、素子形成、そして配線などの大工程からなっている。これらの大工程は成膜、露光、エッチング等の処理の繰り返しからなっている。また、それぞれの処理の前後には洗浄や品質検査などの工程が必要に応じて付加されている。このためウエハ処理工程の処理工程数は、数百にもなっている。一方これらの工程の加工寸法はしばしば１マイクロメートル以下であり、その加工精度も加工寸法の十分の１程度と、大変微細で高精度な加工を行なっている。そのため、処理装置に何か不具合が発生すると、要求されている加工精度が保てず不良となる。半導体装置の製造工程では先に述べたように数百の処理が行なわれているので、不良が発生したとき、その原因工程を探し出すのは多くの時間がかかる。不良原因を特定し、その対策が完了するまで、不良品が発生しつづけてしまうため、不良原因の解析時間を短縮することはきわめて重要な課題であり、不良解析時間を短くする手段を組み込んだ半導体製造方法の確立が求められている。
【０００３】
一方、ＤＲＡＭ等のメモリ製品では、特開昭６１―２４３３７８号公報（従来技術１）に開示されているような、いわゆるフェイルビット解析の方法が知られている。
他方、「エミッション顕微鏡を用いた故障解析技術」 ＮＥＣ技報 Ｖｏｌ．４６ Ｎｏ．１１／１９９３ Ｐ４０〜Ｐ４５（従来技術２）には、エミッション顕微鏡が示す発光個所を手がかりにしてＭＯＳトランジスタからなるＬＳＩの断線個所を特定することが記載されている。
【０００４】
また、特開平１０−４１２８号公報（従来技術３）には、エミッション顕微鏡で走査して得られる画像イメージについて、その２次元位置と該２次元位置に関連付けられた発光強度とを含む発光情報を、所定の単位走査領域毎に分割して３次元的なメモリ空間を有する画像メモリに格納し、該格納された発光情報を検索し、該検索された発光情報に基づき前期単位走査領域毎に半導体装置の故障解析を行うか、又は前記発光情報に基づき複数の半導体装置それぞれの発光状況を所定のウエハ上に一括表示して発光ウエハマップを生成し、この生成された発光ウエハマップに基づき複数の半導体装置の故障解析を行うエミッション顕微鏡による半導体装置の故障解析方法が記載されている。
【０００５】
【発明が解決しようとする課題】
しかし、上記従来技術１に記載されたフェイルビット解析の手法は、メモリ製品以外のシステムＬＳＩでは、内蔵メモリ部においてのみ適用が可能であり、それ以外のロジック部等では適用することができないものである。
また、上記従来技術２および３には、システムＬＳＩなどのようにロジック部、メモリ部、およびパッド部等の互いに異なる複数種類の回路ブロックが混在するＬＳＩを配列した半導体装置に対してＬＳＩ内部の回路ブロックに対応付けして分類された発光モードに基いて不良解析を行おうとする点については考慮されていなかった。
【０００６】
本発明の目的は、上記課題を解決すべく、システムＬＳＩなどのように互いに異なる複数種類の回路ブロックを有するＬＳＩチップが配列された半導体装置（半導体基板）に対してＬＳＩチップ内部における回路ブロックに対応付けしてエミッション顕微鏡によって検出される発光像に基いて不良解析をできるようにしたエミッション顕微鏡を用いた不良解析方法およびそのシステムを提供することにある。
また、本発明の他の目的は、システムＬＳＩなどのように互いに異なる複数種類の回路ブロックを有するＬＳＩチップが配列された半導体装置（半導体基板）に対してＬＳＩチップ内部における回路ブロックに対応付けしてエミッション顕微鏡によって検出される発光像に基いて不良解析をできるようにして高歩留まりで製造することができるようにした半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明は、ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類（孤立、密集、線状、および周期又は破線状の発光モード）に分類し、この分類された各発光種類毎の発生数を前記ＬＳＩチップ毎および／または前記ＬＳＩチップ内の異なる種類の回路ブロック毎に算出する発光算出過程と、該発光算出過程で算出されたＬＳＩチップ毎および／または回路ブロック毎の各発光種類毎の発生数に基いて不良解析を行う解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法である。
【０００８】
また、本発明は、予め、ＬＳＩチップ毎で回路ブロック毎の各発光種類毎と、その推測される不良原因との対応関係を登録したデータベースを準備する準備過程と、ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発生数を前記ＬＳＩチップ毎で、異なる種類の回路ブロック毎に算出する発光算出過程と、該発光算出過程で算出されたＬＳＩチップ毎で回路ブロック毎の各発光種類毎の発生数に応じて前記準備過程で準備されたデータベースからそれに対応する不良原因を検索して出力する解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法である。
【０００９】
また、本発明は、ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類（孤立、密集、線状、および周期又は破線状の発光モード）に分類し、この分類された各発光種類毎の発光点を示す発光マップ情報を表示する発光表示過程と、該発光表示過程で表示された各種類毎の発光マップ情報に基いて不良解析を行う解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法である。
【００１０】
また、本発明は、前記エミッション顕微鏡を用いた不良解析方法において、発光表示過程における各発光種類毎の発光マップ情報として、ＬＳＩチップ単位で表示することを特徴とする。
また、本発明は、ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に前記ＬＳＩチップ内の異なる種類の回路ブロック毎に発光点の配列状態を調べ、この調べられた回路ブロック毎の発光点の配列状態に基いて複数の発光種類に分類し、この分類された回路ブロック毎の各発光種類毎の発光点を示す発光マップ情報を表示する発光表示過程と、該発光表示過程で表示された回路ブロック毎の各発光種類毎の発光マップ情報に基いて不良解析を行う解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法である。
【００１１】
また、本発明は、ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態またはＬＳＩチップ内の異なる種類の回路ブロック毎に発光点の配列状態を調べ、この調べられた発光点の配列状態または回路ブロック毎の発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発光点の配列状態または回路ブロック毎の各発光種類毎の発光点の配列状態を示す発光マップ情報を表示する発光表示過程と、所望の製造プロセス工程まで製造されたＬＳＩチップが配列される半導体装置上の外観不良も含む異物を検査し、この検査された異物の発生状態を示す異物マップ情報を表示する異物表示過程と、前記発光表示過程で表示された発光マップ情報と前記異物表示過程で表示された異物マップ情報とを照合することにより不良解析を行う解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法である。
【００１２】
また、本発明は、ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発生数をＬＳＩチップ毎および／またはＬＳＩチップ内の異なる種類の回路ブロック毎に算出する発光算出過程と、所望の製造プロセス工程まで製造されたＬＳＩチップが配列される半導体装置上の外観不良も含む異物を検査し、この検査された異物の前記ＬＳＩチップ毎の発生数を算出する異物算出過程と、前記発光算出過程で算出されたＬＳＩチップ毎の各発光種類毎の発生数と前記異物算出過程で算出されたＬＳＩチップ毎の異物の発生数とを関連付けして出力し、この出力された関連付けに基いて不良解析を行う解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法である。
また、本発明は、前記エミッション顕微鏡を用いた不良解析方法を用いて不良解析し、この不良解析結果に基いて製造ラインにおいて推測される不良原因について対策を施して半導体装置を製造することを特徴とする半導体装置の製造方法である。
【００１３】
また、本発明は、ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発生数をＬＳＩチップ毎および／またはＬＳＩチップ内の異なる種類の回路ブロック毎に算出する発光算出装置と、該発光算出装置で算出されたＬＳＩチップ毎の各発光種類毎の発生数を出力する出力装置とを備えたことを特徴とするエミッション顕微鏡を用いた不良解析システムである。
また、本発明は、予め、ＬＳＩチップ毎で回路ブロック毎の各発光種類毎と、その推測される不良原因との対応関係を登録したデータベースと、ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発生数を前記ＬＳＩチップ毎で、異なる種類の回路ブロック毎に算出する発光算出装置と、該発光算出装置で算出されたＬＳＩチップ毎で回路ブロック毎の各発光種類毎の発生数に応じて前記データベースからそれに対応する不良原因を検索して出力する出力装置とを備えたことを特徴とするエミッション顕微鏡を用いた不良解析システムである。
【００１４】
また、本発明は、ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に、発光点の配列状態またはＬＳＩチップ毎に発光点の配列状態またはＬＳＩチップ内の異なる種類の回路ブロック毎に発光点の配列状態を調べ、この調べられた発光点の配列状態またはＬＳＩチップ毎の発光点の配列状態または回路ブロック毎の発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発光点またはＬＳＩチップ毎の各発光種類毎の発光点または回路ブロック毎の各発光種類毎の発光点を示す発光マップ情報を作成する発光マップ情報作成装置と、該発光マップ情報作成装置で作成された各種類毎の発光マップ情報を表示する表示装置とを備えたことを特徴とするエミッション顕微鏡を用いた不良解析システムである。
また、本発明は、発光像を半導体装置の基板側から検出することを特徴とする。
【００１５】
以上説明したように、前記構成によれば、発光点の配列状態を基本パターンに基いてＬＳＩチップ単位またはＬＳＩチップ内の回路ブロック単位で自動分類することによって、システムＬＳＩなどのように、様々な回路ブロックから構成されるＬＳＩを配列した半導体装置に対して不良解析を行うことができる。
【００１６】
【発明の実施の形態】
本発明に係るエミッション顕微鏡を用いた故障解析方法およびそのシステム並びに半導体装置の製造方法の実施の形態について図面を用いて説明する。
まず、本発明に係るエミッション顕微鏡を用いた発光モード分類解析システムの実施例について図１を用いて説明する。測定系は、テスタ１と被測定ウエハ（半導体装置）３を載せるステージ２とプローバ４と発光像をとるカメラ５からなるエミッション顕微鏡によって構成される。このように、エミッション顕微鏡は、（「エミッション顕微鏡を用いた故障解析技術」 ＮＥＣ技報 Ｖｏｌ．４６Ｎｏ．１１／１９９３ Ｐ４０〜Ｐ４５）に記載されているように、半導体装置３において、不良箇所あるいは不良の存在により負荷がかかっている箇所から発光する微弱な光を検出し、その発光箇所を高い精度で出力するものである。
【００１７】
データ処理系は、データ処理装置６とデータ格納装置７とデータ出力装置８からなる。測定系ではテスタ１により、プローブ５を介して、被測定ウエハ（半導体装置）３に電圧および信号が印加される。その際、測定は通常チップ単位で行われる。複数チップを同時に測定した場合は、後のデータ処理系で測定結果からチップ毎の情報を取り出す手続きが必要になる。ここでは説明を簡単にする為、１チップ２０毎に測定する場合について述べる。１チップ２０毎に電圧と信号を印加し、そのときの発光像をカメラ５により撮像する。この発光像と、ステージ２から得られるチップ位置を、データ処理装置６が収集する。なお、データ処理装置６は、カメラ５により撮像された発光像と、ステージ２から得られるチップ位置とをテスタ１およびネットワーク１０を介して収集してもよい。当然、データ処理装置６は、テスタ１からプローバ５を介して被測定ウエハ３に印加した電圧および信号も取得することが可能である。ところで、チップ位置とは図２に示すような、被測定ウエハ３内の予め設定された座標系に基づく被測定チップの座標（Ｘｎ、Ｙｎ）である。ここでＸｎ、Ｙｎは整数である。なお、Ｗｘはチップ２０におけるｘ方向の幅、Ｗｙはチップ２０におけるｙ方向の幅を示す。また、チップ２０内における発光点の座標を（Ｘｃ，Ｙｃ）で示す。
【００１８】
発光像が得られたならば、カメラ５から発光像がデータ処理装置６に送られ、テスタ１から被測定ウエハ３の品種、ロット番号、測定条件、測定日時、測定装置情報、作業者情報（これらを以下、測定情報と呼ぶ）がデータ処理装置６に送られる。データ処理装置６が収集した情報は、例えば図３に示すようなフォーマットでデータ格納装置（記憶装置）７に格納される。ここでは、発光画像の格納場所３１と測定情報３２が対になって格納されている。
【００１９】
発光画像の測定情報３２としては、半導体装置３の品種、ロット番号、測定条件、測定日時、測定装置情報、および作業者情報等から構成される。発光画像の格納場所３１としては、測定チップ数繰返され、チップ位置１〜ｎと発光画像格納場所Ｉ１〜Ｉｎとが対応して構成される。
【００２０】
次に、データ処理装置６で行う発光モード分類解析の一実施例について説明する。
ところで、データ処理装置６で行うエミッション顕微鏡から検出される発光点情報に基づく発光モード分類解析においては、発光している個所は点であるとは限らず、広がりを持った領域であることもあるが、どちらの場合も単に発光点と呼ぶことにする。
【００２１】
まず、データ処理装置６は、図４に示すように、発光画像格納場所Ｉ１〜Ｉｎにチップ毎１〜ｎに格納された発光画像から発光点の座標（Ｘｃ，Ｙｃ）を求め、この求められた発光点の座標とチップについての設計情報と比較することによって、発光点がチップ内におけるメモリ部、ロジック部、およびパッド部等のどの領域に発生したものかを判定し、その判定された領域情報を発光点の座標（Ｘｃ，Ｙｃ）と共にデータ格納装置７に格納する。即ち、データ処理装置６は、ステップＳ４１において発光画像格納場所Ｉ１〜Ｉｎにチップ毎１〜ｎに格納された発光画像を取得し、次に、ステップＳ４２ｎにおいて例えばチップ２０に関する情報（Ｗｘ，Ｗｙ）を元に輪郭処理を行って、周辺部分を切り落とす。次に、データ処理装置６は、ステップＳ４３において、発光点のない背景画像からなる参照画像と発光画像を比較して例えば差画像を抽出し、該抽出された差画像に対して所定の閾値を掛けて判定することによって相違点である発光点を抽出し、次に、ステップＳ４４において、発光画像上における相違点である発光点の座標を認識する。次に、データ処理装置６は、ステップＳ４５において、発光画像上の相違点である発光点の座標を実チップ上の座標（Ｘｃ，Ｙｃ）に変換する。このようにして発光点のチップ内の座標（Ｘｃ，Ｙｃ）が求められる。そして、データ処理装置６は、求められた発光点のチップ内の座標（Ｘｃ，Ｙｃ）とチップ２０内の設計情報（メモリ部の領域、ロジック部の領域、およびパッド部の領域に関する設計情報）とを比較することによって、どの領域において発光した発光点であるかを判定し、その領域の情報および発光点のチップ内の座標（Ｘｃ，Ｙｃ）を求めてデータ格納装置７に格納することができる。
【００２２】
次に、データ処理装置６が行う発光点の分類について説明する。
即ち、本発明における発光点の分類の基準として、発光点の配置状況に着目し、発光点の配置状況として、図５に示すように、孤立、密集、破線状、線状、および周期に分類定義する。
孤立とは、近傍に他の発光点がない単独の発光領域をさす。単なる点ではなく、広がりを持っている場合もある。孤立して発光する原因はいくつか考えられるが、システムＬＳＩなどの半導体装置において、結晶欠陥によるゲート破壊や酸化膜リークが孤立的に起こっていると考えられる。
【００２３】
密集とは、近傍にいくつかの発光点が集まっている場合をさす。ここで、近傍とは、ある程度任意性のあるパラメータによって指定されるが、たとえば、発光点の中心から半径１ｍｍ以内などと決めれば良い。発光点が密集する原因もいくつかあるが、システムＬＳＩなどの半導体装置において、酸化膜のリークが、ある範囲に広がっている等の原因が考えられる。
破線状とは、発光点が直線状に、かつ断続的に並んだものである。周期とは、一見孤立点の様に見えるが、チップ全体を見渡すと、ほぼ等間隔に、直線状に並んでいるものである。これらは、システムＬＳＩなどの半導体装置において、分岐先にいくつかの同様な回路を有する様な場合で、分岐の手前で配線に異常があったときに、分岐先のいくつかの回路が一斉に発光している場合などに見られる。ここで、分岐先の回路がほぼ等間隔に並んでいれば、周期的な発光に見え、そうでないときには、破線状の発光に見える。したがって、破線状の発光と周期的な発光とを区別しなくても良い。
【００２４】
線状とは、発光点が直線状に連続して並んだものである。これは、システムＬＳＩなどの半導体装置において、特定のトランジスタ列に対する入力電圧の異常など、それらトランジスタが誤動作している場合などに見られる。
以上説明したように、本発明に係る発光モードを、発光点の配列の仕方によって分類定義する。
【００２５】
このように、本発明に係る発光モードについて、発光点の配列の仕方によって分類定義されたものを、更に、図６に示すように、発光している場所（例えば、チップ２０内におけるメモリ部、ロジック部、およびパッド部）に注目して細かく分類定義する。即ち、システムＬＳＩなどの場合、チップ２０内には、メモリ部の領域、ロジック部の領域、およびパッド部の領域が存在し、設計情報に基いて発光点が生じた座標（Ｘｃ，Ｙｃ）がどの領域であるかを知ることができる。ところで、この場合、発光点が、たとえばロジック部とメモリ部の両方にまたがって存在していても、それらは互いに関係しないと仮定する。
このように、発光している場所（領域）について、判定するのは、メモリ部とロジック部などでは、一部製造プロセスが異なったり、配線間隔が異なるなど、製造方法、および回路構造が、回路ブロック毎、つまりそれら回路ブロックの存する領域毎に異なるからである。従って、発光している領域が特定の回路ブロックしか現れない場合には、その回路ブロック独自の製造工程（製造プロセス）や回路構造に問題があると判定することができるからである。
【００２６】
次に、以上説明した定義に基いてデータ処理装置６が行う発光点の分類について更に詳細に図７を用いて説明する。なお、この分類処理は、基本的には、チップ毎に行うものとする。
まず、データ処理装置６は、発光画像格納場所Ｉ１〜Ｉｎにチップ毎１〜ｎに格納された発光像を取り込み（ステップＳ７１）、次に、ステップＳ４３と同様に、この取り込まれた発光画像と予め準備された発光点のない背景画像からなる参照画像との差画像を差画像抽出回路（図示せず）において抽出し、この抽出された差画像に対して判定回路（図示せず）で所定の閾値で持って判定し、発光点を抽出する（ステップＳ７２）。次に、データ処理装置６内の形状パラメータ算出回路（図示せず）により、各発光点の形状パラメータ（例えば各発光点の縦横比）を算出し（ステップＳ７３）、ついで、前記算出された形状パラメータに基いて各発光点の重心座標を算出する（ステップＳ７４）。
【００２７】
次に、データ処理装置６は、チップ毎に算出された各発光点の重心座標を元に、チップ毎に処理すべき発光点があるか否かを判定する（ステップＳ７５）。もしチップ毎に処理すべき発光点がなければそのまま終了する。
もし、処理すべき発光点があるなら、データ処理装置６は、以下の処理をおこなう。まず、データ処理装置６は、処理すべき発光点から１つ選んで、その他の発光点と直線状に並んでいるか否か判定する（ステップＳ７６）。直線状に並んでいる場合、それらが概略等間隔かどうか判定する（ステップＳ７７）。等間隔ならば周期と判定し、該当する周期の発光点群に共通した周期のグループ識別子を付与してその発光点群の座標列と共にデータ格納装置７に格納する（ステップＳ７８）。そして、データ処理装置６は、等間隔でないなら破線状と判定し、該当する破線状の発光点群に共通した破線状のグループ識別子を付与してその発光点群の座標列と共にデータ格納装置７に格納する（ステップＳ７９）。
【００２８】
次に、ステップＳ７６で直線状でないと判定された場合について説明する。まず、データ処理装置６は、特定の発光点の近傍に他の発光点があるかどうか（密集性）を判定する（ステップＳ８０）。他の発光点が存在する場合、密集と判定し発光点群に共通した密集のグループ識別子を付与してその発光点群の座標列と共にデータ格納装置７に格納する（ステップＳ８１）。近傍に発光点がないと判定されたなら、線状であるか否か判定する（ステップＳ８２）。線状ならば、その発光点単独に線状のグループ識別子を付与してその発光点群の座標列と共にデータ格納装置７に格納する（ステップＳ８３）。そうでないなら孤立と認識し、その発光点単独に孤立のグループ識別子を付与してその発光点群の座標列と共にデータ格納装置７に格納する（ステップＳ８４）。
そして、データ処理装置６は、いずれかのモードに分類されたなら、グループ識別子が付与された発光点を処理すべき発光点から除外し（ステップＳ８５）、再び発光点を１つ選んで、ステップＳ７５からの処理を繰り返す。
【００２９】
以上説明したように、データ処理装置６は、発光点を、前述の図５に示す定義に従って、周期および破線状、密集、線状、孤立の４つの発光モードに分類し、この分類されたものにグループ識別子を付与してその座標と共にデータ格納装置７に格納される。なお、グループ識別子は、一連の整数値を付与するのが簡便であり、扱いやすい。
このように、システムＬＳＩなどの半導体装置３において、孤立に分類されると、結晶欠陥によるゲート破壊や酸化膜リークが孤立的に起こっていると解析することができ、密集に分類されると、酸化膜のリークがある範囲に広がっている等と解析することができ、周期および破線状に分類されると、分岐先にいくつかの同様な回路を有する様な場合で分岐の手前で配線に異常があったと解析することができ、線状に分類されると、特定のトランジスタ列に対する入力電圧の異常などそれらトランジスタが誤動作していると解析することができる。
【００３０】
次に、個別の認識アルゴリズムに関して説明する。
まず、ステップＳ７６の直線性の認識方法であるが、ステップＳ７４において算出した各発光点の重心座標を元に、ハフ（Ｈｏｕｇｈ）変換と呼ばれる方法が知られている。これに関してはすでに広く知られており、説明は省略する（参考文献 画像認識論 長尾 誠著 コロナ社刊 ｐ72〜ｐ74）。
ステップＳ７７の等間隔性の認識では、次のようなアルゴリズムが考えられる。直線状に並ぶ発光点は、ほとんどの場合、Ｘ軸か、Ｙ軸に平行である。ここでは１例としてＸ方向の発光点列について説明する。Ｙ方向に関しても同様に行なえばよい。
【００３１】
ステップＳ７４において算出された対象となるｎ個の発光点列のＸの重心座標、ｘ（１）、ｘ（２）、ｘ（３）…ｘ（ｎ）に関して差分ｄ（ｉ）＝ｘ（ｉ＋１）−ｘ（ｉ）を定義する。ここでｘ（１）＜ｘ（２）＜ｘ（３）＜…＜ｘ（ｎ）とする。次に、ｄ（ｉ）に関して標準偏差ＳＧを計算する。そして、ＳＧ／｜ｘ（ｎ）−ｘ（１）｜を計算し、この値がほぼ一定値以下ならば等間隔と判定する。この一定値はたとえば０．００１などと決めておけば良い。
次に、ステップＳ８０の密集性の判定について述べる。ここでは、ステップＳ７４において算出された注目した発光点の重心座標から一定の半径内に他の発光点の重心座標がある場合、それらは密集していると判定する。この半径はたとえば１ｍｍと設定すればよい。
【００３２】
次に、データ処理装置６は、発光点を周期および破線状、密集、線状、孤立の４つに分類したものを、更に、前述の図６に示す定義に従って、メモリ部、ロジック部、パッド部などの領域について細分類してデータ格納装置７に格納することについて説明する。即ち、半導体装置３のチップ２０内のメモリ部、ロジック部、およびパッド部の領域データについては、予め、設計情報としてＣＡＤシステム（図示せず）から例えばネットワーク１０を介してテスタ１に入力されて例えばデータ格納装置７に格納されている。従って、前述したように、図４に示すステップＳ４６において、変換された実チップ上の発光点の座標と例えばデータ格納装置７に格納された領域データとを比較することによって発光点がどの領域において発生したものかを知ることができ、その結果をデータ格納装置７に登録することができる。
【００３３】
また、図７に示すステップＳ７５において、ステップＳ７４において算出された各発光点の重心座標と例えばデータ格納装置７に格納された各チップにおける上記領域データと比較することによって、各発光点がどの領域に存在しているかを検知することができる。そして、ステップＳ７６〜Ｓ８４までの判定を上記各領域毎に実行すればよい。ここで、直線性、等間隔性、密集性の認識は異なる定義領域間にまたがって行わない。
以上により、発光している回路ブロックの領域を特定することができるので、その回路ブロック独自の製造工程（製造プロセス）や回路構造に問題があると判定することが可能となる。
【００３４】
次に、データ格納装置７に格納された測定情報、発光画像、および発光モード分類結果の出力について説明する。即ち、図３に示す如く、被測定ウエハの品種名、ロット番号、ウエハ番号等の測定情報３２、チップ位置に対応させた発光画像３１、および発光モード分類結果は、データ処理装置６に対して入力されてデータ格納装置７に格納されている。
従って、測定したウエハあるいはチップのデータ処理結果が知りたい場合は、データ処理装置６に対して、被測定ウエハの品種名、ロット番号、ウエハ番号等をキーボードやマウスや記録媒体等からなる入力装置９を用いて入力することによって、出力装置８に図８、図１０、図１１、図１２に示すようなフォーマットで出力することができる。
【００３５】
まず、発光モード分類結果の出力の第１の実施例を図８を用いて説明する。この第１の実施例におけるフォーマットは、品種名、ロット番号、ウエハ番号を示す欄５１、測定日、測定者、測定装置等を示す欄５２、測定条件を示す欄５３、分類名称を示す欄５４、各分類毎のウエハ上の発光モード数を示す欄５５、ウエハ内の各チップの位置を示す欄５６、各チップの発光モード毎の発生数を示す欄５７からなる。即ち、分類名称（領域毎に分類された周期および破線状、密集、線状、孤立の４つの発光モード）５４についての被測定ウエハに亘る発生個数５５、およびチップ毎の発生個数５７を表示などして出力することが可能となる。従って、操作者は、被測定ウエハ全体に亘って、およびチップ毎に、領域毎に発光モードの発生個数を把握することが可能となる。
【００３６】
具体的な出力装置８としては、プリンタやＣＲＴなどがあるが、ＣＲＴに表示する場合は、欄５６、５７が横に長くなるのでいわゆるスクロール機能を持たせると操作がしやすくなる。図８に示すフォーマットはあくまで一例であって、いくつかの情報を付加して表示したり、削除して簡便に表示することもある。また、データ処理装置６に被測定ウエハの品種名、ロット番号、ウエハ番号等を入力することによって、データ処理結果を得るとしているが、測定終了後、自動的にデータ処理結果を出力してもよい。
さらに、予め、前述したように、領域毎の発光モードで示される分類名称６１と不良原因６２との対応付けをデータ格納装置７に格納しておくことが可能であるので、図８に示す出力フォーマットから得られる特に発生個数の多い分類名称６１に対応する不良原因６１を、図９に示すような形で出力装置８で出力することによって、容易に不良原因６１を把握することができ、不良原因解析に役立てることが可能となる。
【００３７】
次に、発光モード分類結果の出力の第２の実施例について図１０を用いて説明する。この第２の実施例は、いわゆるマップ表示７１と測定情報７３を含む発光モード分類７２を組み合わせた表示である。既に述べたように各発光点に関して、該当するチップの位置（Ｘｎ，Ｙｎ）とチップ内の座標（Ｘｃ，Ｙｃ）が分かっている。従って、データ処理装置６は、データ格納装置７に格納されているチップのサイズ（Ｗｘ，Ｗｙ）を用いれば、ウエハ内の座標（Ｘｗ，Ｙｗ）は次に示す（数１）式に基いて容易に算出することができる。チップサイズ（Ｗｘ，Ｗｙ）は品種毎にデータ格納装置７に格納されて管理されている。
【００３８】
Ｘｗ＝Ｘｎ・Ｗｘ＋Ｘｃ
Ｙｗ＝Ｙｎ・Ｗｙ＋Ｙｃ （数１）
そして、データ処理装置６は、各発光点について算出された座標（Ｘｗ、Ｙｗ）を打点することによって、ウエハ上の発光点の分布を示す発光マップ７１を作成し、ＣＲＴ８に図１０に示すように表示することができる。図１０にその表示例を示す。ウエハ上の発光点の分布を示す発光マップ７１と、当該ウエハに関する発光モード分類結果７２と当該ウエハに関する測定条件７３とを互いに参照できるように出力画面等に配置する。ＣＲＴ８に出力するときは、発光マップ７１、発光モード分類結果７２、測定条件７３をそれそれ別ウインドウを用いて表示すると、必要に応じて当該情報の表示・非表示、表示個所の移動等ができるので操作性がよい。
【００３９】
また、データ格納装置７に格納された図３に示すデータベースから容易にチップと発光画像の対応をとることができるので、所望のチップを指定することで、データ処理装置６は、図１１に示すように、そのチップ８１における発光画像８３をＣＲＴ８に表示することができる。また、その際、当該チップのみの発光モード分類結果８２を表示すると、注目しているチップの情報のみ絞り込めるので、操作性がよい。
また、操作者は、図１０に示す画面上において特定の発光モードを指定することによってデータ処理装置６は、モード抽出機能を有し、発光マップ７１上に当該モードの発光点のみデータ格納装置７から抽出してＣＲＴ８に表示する。その結果、例えばロジック部の孤立点不良のウエハ上の分布が図１２（ａ）に示す如く、ウエハ上にほぼ一様に分布しているのに対し、メモリ部の孤立点不良のウエハ上の分布が図１２（ｂ）に示す如く、ウエハ周辺部に集中して発生しているのならば、これらの不良をもたらした製造工程中の原因は異なると判断でき、製造ライン管理者は、別々に対策を立案することが可能となる。また、発光点がウエハの特定の領域に集中した場合、ウエハ加工が面内で不均一であったと判断することができる。例えば、図１２（ｂ）の如く、ウエハ周辺に発光点が多いならば、データ処理装置６は、ウエハ周辺部の膜厚や異物密度といった品質管理項目に着目し、これらの項目の内ウエハ中心部と差がある項目を調べ、この調べられた項目が不良原因の候補として出力することが可能となる。なお、ウエハ中心部と差がある項目を調べるのは、上記品質管理項目をＣＲＴ８に表示することによって行ってもよい。また、ウエハ周辺部の膜厚は、膜厚測定装置（図示せず）で測定し、例えばネットワーク１０を介してデータ処理装置６に入力してデータ格納装置７に格納すればよい。また、ウエハ周辺部の異物密度は、異物検査装置（図示せず）で検査し、例えばネットワーク１０を介してデータ処理装置６に入力してデータ格納装置７に格納すればよい。このように、発光点がウエハのどこに集中しているか、といった不良の領域性に関する情報を取得することは、不良対策を打つ上で有効となる。
【００４０】
また、データ処理装置６は、分類された発光モード毎にそれぞれの発光点を有するチップ数を調べ、その結果を出力装置８を用いて出力することによって、それぞれの発光モードが歩留まりに与える影響を知ることができる。なお、この際、データ処理装置６は、発光モード毎の歩留まりを算出し、この算出結果を出力装置８を用いて出力させても良い。このように、それぞれの発光モード毎の発光点を有するチップ数やその歩留まりを出力することは、対策の優先順位付けを行う上での指針を得ることが可能となる。通常、当該発光モードにおいて発光点を有するチップ数の多い方（歩留まりが悪い方）を、優先して対策を実施することになる。
また、発光モード抽出機能により、データ処理装置６は、対策の前後の被測定ウエハ３に対してカメラ５で撮像して得られる特定の発光モードに関しての発生分布を比較して例えば差画像を抽出し、その比較結果を例えばＣＲＴ８に出力表示することにより、対策の有効性を確認することができる。なお、対策の前後の被測定ウエハ３から得られる特定の発光モードに関する発生分布をそのまま、ＣＲＴ８に出力して表示してもよい。
【００４１】
次に、以上述べた発光モード分類解析方法およびそのシステムを用いた半導体の製造方法について更に詳細に説明する。
半導体ウエハのいわゆるウエハ処理工程が済んだ時点で、通常プローブテストと呼ばれる電気特性試験が行われる。ここで、ウエハ処理工程における歩留まりを評価することにより、歩留まりの悪いウエハが抽出される。
次に、この抽出された歩留まりの悪いウエハを、前述した発光モード分類解析システムにかける。先に述べたように、少なくとも図８に示す分類名称（領域毎に分類された発光モード）における発生個数（発光モード毎の発生頻度マップデータでもよい。）を出力することによって、おおよその不良原因を究明することができる。この際、図９に示すように、分類名称６１に対応する不良原因６２を表示すれば、容易におおよその不良原因を究明することが可能となる。
【００４２】
更に、データ処理装置６は、製造ライン全体を管理している製造ライン管理装置（図示せず）や異物検査装置を含む外観検査装置（図示せず）から例えばネットワーク１０を介して、上記測定情報に基づくウエハ番号、品種名、ロット番号をキーにして製造プロセス条件や回路構造条件を検索し、発光点の存する回路ブロックについての製造プロセス条件や回路構造条件と、発光点が存しない回路ブロックについての製造プロセス条件や回路構造条件とを比較して、それらの回路ブロック間の製造プロセス条件の差、および回路構造条件の差を例えばＣＲＴ８に出力表示することによって不良原因を絞り込むことができる。なお、このとき、必ずしも、差を表示する必要はなく、両者を表示して製造ライン管理者がその差を認識させてもよい。また、回路構造条件としては、実際に測定された配線幅とか配線間隔とか、絶縁膜の厚さなどでも良い。また、ほぼ完成した後、加工して断面を観察することによって、測定されるものでも良い。
【００４３】
具体的には、例えば、パッド部に波線状の発光モードが多発していたとする。これは、直流電流の異常が疑われるので、データ処理装置６は、それに関連する回路構造条件とその製造プロセス条件を製造ライン管理装置や異物検査装置を含む外観検査装置から例えばネットワーク１０を介して取得し、それらのデータをＣＲＴ８に表示するなどして製造ライン管理者がチェックして不良原因を究明する。例えば、回路パターンの間隔に余裕がないところはないか、とか、配線上に異物がないかといったことである。
そして、製造ライン管理者は、そのチェック結果である究明された不良原因に基づき対策を打つ。回路パターンに起因するのであれば、マスクを修正する。異物に起因するので有れば、その配線層を加工した処理装置に対して、全掃等の対策をおこなう。このような対策を施されたロットに対し、再び発光モード分類解析システムを適用する。ここで、パッド周辺部破線状の発光モードの出現頻度が減っていれば、対策が有効であったことが確認できる。もし、当該発光モードの出現頻度が減っていなければ、対策が有効でなかったことになり、再度不良原因を調査する必要がある。
【００４４】
この様に発光点を発光モードに分類することによって、不良原因の解析を発光モード毎に行える様になる。これにより原因解析が効率化する。さらに発光モード分類ごとの探索の前後での出現頻度を比較することによって、対策の有効性の確認が容易に出来るようになる。
ここでは、歩留まりの悪いウエハを、発光モード分類解析システムにかける実施例を説明したが、ウエハのサンプリングの方法は他にもある。例えばロット内の常に同じ位置にあるウエハを測定する、全数を測定する、ランダムに一定数を測定するといった方法がある。
【００４５】
次に、前述した発光モード分類結果を用いた解析方法の他の実施例について図１３を用いて説明する。即ち、この実施例は、半導体製造工程（半導体製造ライン）中での異物検査装置によって検査された異物検査結果や、外観検査装置（光学的な外観検査装置やＳＥＭ外観検査装置を含む）によって検査された外観検査結果と、発光モード分類結果との照合方法である。特に、不良個所が発光しているとは限らないので、異物や外観不良（以下単に異物と記する。）と発光個所との照合には、特段の工夫が必要となる。その一つとして、データ処理装置６は、チップ内部を例えばメモリ部、ロジック部、パット部に分け、それぞれの領域に付着した異物の数と、対応する領域の発光モードとの相関を解析する相関図（グラフ）をＣＲＴ８に出力して表示することにある。ところで、ある製造工程におけるそれぞれの領域に付着した異物の数は、データ処理装置６が、異物検査装置（図示せず）や外観検査装置（図示せず）から例えばネットワーク１０を介して取得してもよいし、またはデータ処理装置６が、異物検査装置や外観検査装置から例えばネットワーク１０を介して取得される異物が生じた座標データで示される異物検査結果を元に、設計情報である領域データと比較することにより算出することが可能である。そして、一つ一つの相関図は、横軸を異物数、縦軸を注目するモードの発生頻度である。データ処理装置６は、その相関図を、横方向に先のチップ内で定義した領域に関し、縦方向に発光モード毎に並べ、マトリックス状に俯瞰できるようにＣＲＴ８に出力する。このような出力を用いれば、マクロな回路ブロック毎に両者の因果関係を把握することができる。そこで、当該工程で発生した異物が不良を引き起こしているか、またそれがどのような不良なのかを把握することができる。
【００４６】
さらに、データ処理装置６は、製造プロセス毎に異物検査結果を、異物検査装置や外観検査装置から例えばネットワーク１０を介して取得すれば、上記解析を製造プロセス工程毎に繰り返すことが可能となる。その結果、データ処理装置６は、製造プロセス工程毎に繰り返された解析結果を、ＣＲＴ８などに出力して表示することによって、注目する発光モードを引き起こしているのは、どの製造プロセス工程のどの部分に発生した異物かを把握することができる。これにより、当該工程における異物対策を優先させるといった具体的な不良対策を実現することができる。
【００４７】
次に、本発明に係る発光モード分類解析システムの他の実施例について説明する。即ち、この実施例は、カメラ５によって発光像を取得する際、被測定ウエハ３の下層において発生した発光を検出しやすくするために、裏面の基板側から観察する方法である。このように、裏面の基板側から発光像を観察するようにしたのは、被測定ウエハ３の下層において発光された光が、その上に形成されている多層の配線層で遮光されてしまい、表面側から発光像を観察することが難しくなるからである。さらに、裏面の基板を加工して薄肉化すれば、下層において発光した発光像を裏面側から観察しやすくなる。しかし、被測定ウエハ３に対して裏面側から発光像を観察すると鏡像反転された状態で観察されることになる。そのため、データ処理装置６は、発光マップを作成する際、図１４に示すように、発光点の座標データを鏡像反転（ｘ方向またはｙ方向のうちどちらか一方の正負を逆転）させる必要がある。このようにすることによって、製造プロセス中に被測定ウエハ上面に付着した異物の分布と、裏面側から測定した発光点の分布とを照合することが可能となる。
逆に、異物の分布における座標データを鏡像反転しても、発光点の分布に突き合わせることも可能である。しかし、製造装置のジグやアーム等がこすれてウエハ上に異物が発生する場合には、異物の付着位置は製造装置のジグ等の配置に関連することになる。このような場合、異物の座標データを鏡像反転してしまうと、異物の付着位置と製造装置内のジグやアーム等のレイアウトとの対応関係が把握しずらくなる。
【００４８】
次に、発光モード分類をさらに詳細に行う方法について説明する。以上述べてきた方法は、発光点の形状とその位置情報に基づいたものである。ここでさらに発光点の光学的情報による分類尺度を加える。光学的情報とは、カメラ５等の検出光学系により検出する発光強度や発光スペクトルなどである。発光強度は各発光点における画素が検出するピーク発光強度、各画素の発光強度の総和である総発光強度などがある。また各発光点の発光スペクトルをピーク位置やその半値幅等によって特徴付け、これらの特徴に基づき分類を詳細化することも可能である。例えばＬＳＩチップにおけるトランジスタのゲートに電流リークが見られる場合、その発光スペクトルは幅の広い連続スペクトルになり、また、配線等に異常があり、ゲートがオン・オフどちらにも明確に落ちないいわゆる中間電位状態であるならば、比較的半値幅の小さいスペクトルになり、上記分類を詳細化、即ち細分類することが可能となる。
【００４９】
【発明の効果】
本発明によれば、システムＬＳＩなどのように、様々な回路ブロックによって構成されるＬＳＩチップを配列した半導体装置に対して、発光点の配列状態に基いて発光モードをＬＳＩチップ毎および／または回路ブロック毎に自動的に分類することで、様々な回路ブロックに対して不良解析を定形的に行うことが可能となり、その結果不良原因を推測することを可能にして対策の効果確認も容易になる。
また、本発明によれば、システムＬＳＩなどのように、様々な回路ブロックによって構成されるＬＳＩチップを配列した半導体装置に対して、不良の原因解析と不良対策を発光モード毎並びにＬＳＩチップ毎および／または回路ブロック毎に行うことで、迅速な歩留まり向上をはかることができる。また、出力にグラフィカルなユーザインターフェイスを用いることで、作業効率を向上させることができる。
【図面の簡単な説明】
【図１】本発明に係るエミッション顕微鏡を用いた発光モード分類解析システムの一実施例を示した概略構成図である。
【図２】被測定ウエハに対して設定された座標系を示す図である。
【図３】データ処理装置において管理するデータ管理フォーマットを示す図である。
【図４】データ処理装置において実行する発光点の座標算出フローを示す図である。
【図５】本発明に係る発光点の配列状態に基いて分類する発光モードの定義を示す図である。
【図６】本発明に係る発光点の配列状態に基いて分類する発光モードについての更に回路ブロック毎の定義を示す図である。
【図７】本発明に係る発光モード分類解析システムを用いて発光モードを分類する処理フローを示す図である。
【図８】本発明に係る発光モード分類結果の出力例を示す図である。
【図９】データ格納装置に格納された回路ブロック毎の発光モード分類と不良原因の対応付けをしたデータベースを示す図である。
【図１０】本発明に係る発光ウエハマップと発光モード分類結果とを同時表示した画面を示す図である。
【図１１】本発明に係る発光チップマップと発光モード分類結果とを同時表示した画面を示す図である。
【図１２】本発明に係る抽出モードマップの実施例を示す図である。
【図１３】本発明に係る異物数と発光頻度との相関関係を表示した相関図である。
【図１４】本発明に係る被測定ウエハの基板側から裏面観察時における鏡像反転について説明するための図である。
【記号の説明】
１…テスタ、２…ステージ、３…被測定ウエハ、４…プローバ、５…カメラ、６…データ処理装置、７…データ格納装置（記憶装置）、８…出力装置（表示装置）、９…入力装置、１０…ネットワーク、２０…ＬＳＩチップ、３１…発光画像の格納場所、３２…測定情報、６１…分類名称欄、６２…不良原因覧、７１…発光ウエハマップ、７２…発光モード分類結果、７３…測定情報、８１…発光チップマップ、８２…発光モード分類結果。
Claims (19)
- ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発生数を前記ＬＳＩチップ毎に算出する発光算出過程と、
該発光算出過程で算出されたＬＳＩチップ毎の各発光種類毎の発生数に基いて不良解析を行う解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法。 - ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発生数を前記ＬＳＩチップ内の異なる種類の回路ブロック毎に算出する発光算出過程と、
該発光算出過程で算出されたＬＳＩチップ内の回路ブロック毎の各発光種類毎の発生数に基いて不良解析を行う解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法。 - ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発生数を前記ＬＳＩチップ毎で、更に該ＬＳＩチップ内の異なる種類の回路ブロック毎に算出する発光算出過程と、
該発光算出過程で算出されたＬＳＩチップ毎で回路ブロック毎の各発光種類毎の発生数に基いて不良解析を行う解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法。 - 予め、ＬＳＩチップ毎で回路ブロック毎の各発光種類毎と、その推測される不良原因との対応関係を登録したデータベースを準備する準備過程と、
ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発生数を前記ＬＳＩチップ毎で、異なる種類の回路ブロック毎に算出する発光算出過程と、該発光算出過程で算出されたＬＳＩチップ毎で回路ブロック毎の各発光種類毎の発生数に応じて前記準備過程で準備されたデータベースからそれに対応する不良原因を検索して出力する解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法。 - ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発光点を示す発光マップ情報を表示する発光表示過程と、
該発光表示過程で表示された各種類毎の発光マップ情報に基いて不良解析を行う解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法。 - 前記発光表示過程における各発光種類毎の発光マップ情報として、ＬＳＩチップ単位で表示することを特徴とする請求項５記載のエミッション顕微鏡を用いた不良解析方法。
- ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に前記ＬＳＩチップ内の異なる種類の回路ブロック毎に発光点の配列状態を調べ、この調べられた回路ブロック毎の発光点の配列状態に基いて複数の発光種類に分類し、この分類された回路ブロック毎の各発光種類毎の発光点を示す発光マップ情報を表示する発光表示過程と、
該発光表示過程で表示された回路ブロック毎の各発光種類毎の発光マップ情報に基いて不良解析を行う解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法。 - ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発光点の配列状態を示す発光マップ情報を表示する発光表示過程と、
所望の製造プロセス工程まで製造されたＬＳＩチップが配列される半導体装置上の外観不良も含む異物を検査し、この検査された異物の発生状態を示す異物マップ情報を表示する異物表示過程と、
前記発光表示過程で表示された発光マップ情報と前記異物表示過程で表示された異物マップ情報とを照合することにより不良解析を行う解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法。 - ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に前記ＬＳＩチップ内の異なる種類の回路ブロック毎に発光点の配列状態を調べ、この調べられた回路ブロック毎の発光点の配列状態に基いて複数の発光種類に分類し、この分類された回路ブロック毎の各発光種類毎の発光点の配列状態を示す発光マップ情報を表示する発光表示過程と、
所望の製造プロセス工程まで製造されたＬＳＩチップが配列される半導体装置上の外観不良も含む異物を検査し、この検査された異物の発生状態を示す異物マップ情報を表示する異物表示過程と、
前記発光表示過程で表示された発光マップ情報と前記異物表示過程で表示された異物マップ情報とを照合することにより不良解析を行う解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法。 - ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発生数を前記ＬＳＩチップ毎に算出する発光算出過程と、
所望の製造プロセス工程まで製造されたＬＳＩチップが配列される半導体装置上の外観不良も含む異物を検査し、この検査された異物の前記ＬＳＩチップ毎の発生数を算出する異物算出過程と、
前記発光算出過程で算出されたＬＳＩチップ毎の各発光種類毎の発生数と前記異物算出過程で算出されたＬＳＩチップ毎の異物の発生数とを関連付けして出力し、この出力された関連付けに基いて不良解析を行う解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法。 - ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発生数を前記ＬＳＩチップ内の異なる種類の回路ブロック毎に算出する発光算出過程と、
所望の製造プロセス工程まで製造されたＬＳＩチップが配列される半導体装置上の外観不良も含む異物を検査し、この検査された異物の前記ＬＳＩチップ内の異なる種類の回路ブロック毎の発生数を算出する異物算出過程と、
前記発光算出過程で算出された回路ブロック毎の各発光種類毎の発生数と前記異物算出過程で算出された回路ブロック毎の異物の発生数とを関連付けして出力し、この出力された関連付けに基いて不良解析を行う解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法。 - ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発生数を前記ＬＳＩチップ毎で、更に該ＬＳＩチップ内の異なる種類の回路ブロック毎に算出する発光算出過程と、
所望の製造プロセス工程まで製造されたＬＳＩチップが配列される半導体装置上の外観不良も含む異物を検査し、この検査された異物の前記ＬＳＩチップ毎で、異なる種類の回路ブロック毎の発生数を算出する異物算出過程と、
前記発光算出過程で算出されたＬＳＩチップ毎で回路ブロック毎の各発光種類毎の発生数と前記異物算出過程で算出された回路ブロック毎の異物の発生数とを関連付けして出力し、この出力された関連付けに基いて不良解析を行う解析過程とを有することを特徴とするエミッション顕微鏡を用いた不良解析方法。 - 請求項１〜１２の何れかに記載されたエミッション顕微鏡を用いた不良解析方法を用いて不良解析し、この不良解析結果に基いて製造ラインにおいて推測される不良原因について対策を施して半導体装置を製造することを特徴とする半導体装置の製造方法。
- ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発生数を前記ＬＳＩチップ毎に算出する発光算出装置と、
該発光算出装置で算出されたＬＳＩチップ毎の各発光種類毎の発生数を出力する出力装置とを備えたことを特徴とするエミッション顕微鏡を用いた不良解析システム。 - ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発生数を前記ＬＳＩチップ内の異なる種類の回路ブロック毎に算出する発光算出装置と、
該発光算出装置で算出されたＬＳＩチップ内の回路ブロック毎の各発光種類毎の発生数を出力する出力装置とを備えたことを特徴とするエミッション顕微鏡を用いた不良解析システム。 - ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発生数を前記ＬＳＩチップ毎で、更に該ＬＳＩチップ内の異なる種類の回路ブロック毎に算出する発光算出装置と、
該発光算出装置で算出されたＬＳＩチップ毎で回路ブロック毎の各発光種類毎の発生数を出力する出力装置とを備えたことを特徴とするエミッション顕微鏡を用いた不良解析システム。 - 予め、ＬＳＩチップ毎で回路ブロック毎の各発光種類毎と、その推測される不良原因との対応関係を登録したデータベースと、
ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発生数を前記ＬＳＩチップ毎で、異なる種類の回路ブロック毎に算出する発光算出装置と、該発光算出装置で算出されたＬＳＩチップ毎で回路ブロック毎の各発光種類毎の発生数に応じて前記データベースからそれに対応する不良原因を検索して出力する出力装置とを備えたことを特徴とするエミッション顕微鏡を用いた不良解析システム。 - ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に発光点の配列状態を調べ、この調べられた発光点の配列状態に基いて複数の発光種類に分類し、この分類された各発光種類毎の発光点を示す発光マップ情報を作成する発光マップ情報作成装置と、
該発光マップ情報作成装置で作成された各種類毎の発光マップ情報を表示する表示装置とを備えたことを特徴とするエミッション顕微鏡を用いた不良解析システム。 - ＬＳＩチップが配列された半導体装置に対してエミッション顕微鏡によって検出される発光像を元に前記ＬＳＩチップ内の異なる種類の回路ブロック毎に発光点の配列状態を調べ、この調べられた回路ブロック毎の発光点の配列状態に基いて複数の発光種類に分類し、この分類された回路ブロック毎の各発光種類毎の発光点を示す発光マップ情報を作成する発光マップ情報作成装置と、
該発光マップ情報作成装置で作成された回路ブロック毎の各発光種類毎の発光マップ情報を表示する表示装置とを備えたことを有することを特徴とするエミッション顕微鏡を用いた不良解析システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013906A JP3950608B2 (ja) | 2000-01-18 | 2000-01-18 | エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法 |
| PCT/JP2001/000018 WO2001054186A1 (fr) | 2000-01-18 | 2001-01-05 | Procede d'analyse de defaillances utilisant un microscope a emission, systeme correspondant et procede de production de dispositifs a semiconducteur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013906A JP3950608B2 (ja) | 2000-01-18 | 2000-01-18 | エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001203248A JP2001203248A (ja) | 2001-07-27 |
| JP3950608B2 true JP3950608B2 (ja) | 2007-08-01 |
Family
ID=18541438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000013906A Expired - Fee Related JP3950608B2 (ja) | 2000-01-18 | 2000-01-18 | エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3950608B2 (ja) |
| WO (1) | WO2001054186A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5000104B2 (ja) | 2005-06-22 | 2012-08-15 | 浜松ホトニクス株式会社 | 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム |
| JP5005893B2 (ja) * | 2005-06-22 | 2012-08-22 | 浜松ホトニクス株式会社 | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| JP5087236B2 (ja) | 2006-06-14 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| JP4931483B2 (ja) | 2006-06-14 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| KR101327857B1 (ko) * | 2007-02-26 | 2013-11-12 | 엘지디스플레이 주식회사 | 표시장치의 불량 측정 장치 및 방법 |
| US9075106B2 (en) | 2009-07-30 | 2015-07-07 | International Business Machines Corporation | Detecting chip alterations with light emission |
| US8312413B2 (en) | 2010-01-22 | 2012-11-13 | International Business Machines Corporation | Navigating analytical tools using layout software |
| JP2013120075A (ja) * | 2011-12-06 | 2013-06-17 | Mitsubishi Electric Corp | 故障解析装置および故障解析方法ならびにスクリーニングテスト装置およびスクリーニングテスト方法 |
| SG10201501966TA (en) * | 2014-03-13 | 2015-10-29 | Dcg Systems Inc | System and method for fault isolation by emission spectra analysis |
| JP6502538B1 (ja) * | 2018-01-24 | 2019-04-17 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置および解析システム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2956658B2 (ja) * | 1997-06-26 | 1999-10-04 | 日本電気株式会社 | Ｌｓｉの異常発光箇所特定方法およびその装置 |
| JP4052733B2 (ja) * | 1998-06-11 | 2008-02-27 | 株式会社日立ハイテクノロジーズ | パターン付きウエハの異物検査方法 |
-
2000
- 2000-01-18 JP JP2000013906A patent/JP3950608B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-05 WO PCT/JP2001/000018 patent/WO2001054186A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001203248A (ja) | 2001-07-27 |
| WO2001054186A1 (fr) | 2001-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101600209B1 (ko) | 영역 결정 장치, 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 검사 방법 | |
| JP5662146B2 (ja) | 半導体デバイス特徴の抽出、生成、視覚化、ならびに監視方法 | |
| JP3698075B2 (ja) | 半導体基板の検査方法およびその装置 | |
| KR102432428B1 (ko) | 웨이퍼 이미지 데이터와 함께 설계 데이터를 사용하는 반도체 웨이퍼 검사기들의 결함 감도 개선 | |
| KR101448971B1 (ko) | 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들 | |
| JP5599387B2 (ja) | ウェハー上の欠陥を検出して検査結果を生成するシステム及び方法 | |
| JP5357725B2 (ja) | 欠陥検査方法及び欠陥検査装置 | |
| US7346470B2 (en) | System for identification of defects on circuits or other arrayed products | |
| US6799130B2 (en) | Inspection method and its apparatus, inspection system | |
| TWI684000B (zh) | 產生檢查配方的方法及其系統 | |
| JP2002100660A (ja) | 欠陥検出方法と欠陥観察方法及び欠陥検出装置 | |
| JP2010535430A5 (ja) | ||
| JP2016058465A (ja) | 欠陥定量化方法、欠陥定量化装置、および欠陥評価値表示装置 | |
| KR20110052672A (ko) | 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법들, 컴퓨터-판독 가능 매체, 및 시스템들 | |
| CN104916559A (zh) | 结合实体坐标的位失效侦测方法 | |
| JP3950608B2 (ja) | エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法 | |
| JPH10209230A (ja) | 不良解析装置およびその方法 | |
| KR20030051064A (ko) | 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템 | |
| WO2007144970A1 (ja) | 半導体不良解析装置、不良解析方法、及び不良解析プログラム | |
| JPH10214866A (ja) | 不良解析方法および装置 | |
| JP2012173017A (ja) | 欠陥分類装置 | |
| JP2004063708A (ja) | 欠陥発生状態の監視方法およびその装置 | |
| JP2004153228A (ja) | 欠陥情報解析方法およびその装置 | |
| JP2005236094A (ja) | 半導体装置の製造方法、不良解析方法および不良解析システム | |
| JP2003282665A (ja) | 半導体不良解析ツール、システム、不要解析方法および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |