JP2003282665A

JP2003282665A - 半導体不良解析ツール、システム、不要解析方法および半導体装置の製造方法

Info

Publication number: JP2003282665A
Application number: JP2002079931A
Authority: JP
Inventors: Yasumaro Komiya; 泰麿小宮; Shuji Kikuchi; 修司菊地; Satoshi Muraoka; 諭村岡
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2002-03-22
Filing date: 2002-03-22
Publication date: 2003-10-03

Abstract

(57)【要約】【課題】本発明は、半導体装置の不良解析の箇所および
原因を短時間で正確に把握することを目的とする。【解決手段】少なくとも１つ以上の配線設計レイヤと、
半導体不良検査装置または不良解析装置の出力をデータ
形式情報として取り込み、表示するユーザレイヤとを有
する不良解析ツールまたはそれらを用いた手法である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体の不良解析を
支援する半導体不良解析ツール、システムおよび半導体
不良解析方法に関するものである。また、半導体装置の
製造方法に関するものである。

【０００２】

【従来の技術】半導体製造工程において、不良解析時間
を短縮することは、プロセス構築期間の短縮を図りプロ
セスラインの早期立ち上げを実現する上で非常に重要な
事柄である。プロセス構築のフローチャートについて図
6を用いて説明する。プロセス条件を選定後（STEP1）、
TEGの製造工程を設定して製造ラインにSiウェハをイン
プットし製造を行う（STEP2）。この製造プロセスにお
ける所望の工程間、工程後にウェハの外観検査（成膜後
の異物検査、エッチ及びCMP後の外観検査、及び検査後
のSEMレビュー等）を行った後（STEP3）テスタやプロー
バ等により電気テストを行い、TEGの良否判定を行う（S
TEP4）。さらに外観検査や電気テスト結果に基づき、不
良解析を実施し、不良位置を特定する（STEP5）。この
特定した座標に基づきSEMやTEMによる表面、断面の観察
や材料分析を行い（STEP6）、不良メカニズムを推定
し、対策案を策定する（STEP７）。当初の歩留目標に対
し達成、未達成を判断し、所望の対策（プロセス改善、
装置改善、装置清掃等）を行い（STEP8）、以降のロッ
トに結果を反映させ効果確認を行う。この一連のフロー
チャートを繰り返し行い、欠陥低減を推進させプロセス
構築を行うため、不良解析の遅れはプロセス構築の遅れ
へとつながる。

【０００３】また量産工場においては、突発的な歩留り
低下に対する早期回復や製品立ち上げ時の歩留まり向上
に対し非常に有効となる。これにはLSIチップ内での不
良箇所を特定し、多岐にわたる製造工程のうち、どの配
線層の製造工程において発生し、どの着工装置で行われ
たかを判明させることが不可欠である。これにより該当
装置での着工を禁止し、着工装置の清掃や製造条件の変
更など、不良要因に応じた各種対策を行うことが出来る
ので不良解析時間の短縮は重要な課題となる。

【０００４】しかし近年、微細化や高集積化の進むLSI
では配線パターンが膨大となり、発光顕微鏡やOBIRCH(O
ptical Beam Induced Resistance Change )等の半導体
不良解析装置にて観測された反応画像から対応する不良
箇所を特定するのが困難となっている。

【０００５】この不良箇所の特定を支援する技術とし
て、被試験LSI（以下[DUT]という）CAD設計データを用
い反応画像の座標及びスケールをレイアウトパターンと
一致させ、画面上に重ね合わせ表示することにより不良
箇所特定をナビゲートする半導体不良解析ツール、手法
及びシステムとしてCADナビゲーションシステムが用い
られるようになった。半導体不良解析ツール、手法及び
システムの従来技術として、特開平9-266235が開示され
ており実施形態により達成されている。

【０００６】

【発明が解決しようとする課題】不良解析のフローチャ
ートを図7に示す。ウェハ検査等から得られた不良デー
タより、被試験LSIの故障モード（論理故障、電流リー
ク、マージン不良）を判別し不良解析手法・装置を選定
し解析を行う（STEP1）。例えばリーク故障の場合は発
光顕微鏡やOBIRCH解析により、発光・反応画像などの物
理的な不良箇所情報を出力する。また機能不良・動作マ
ージン不良等の論理故障の場合は、電子ビームテスタに
より動作不良の被疑論理セル情報を出力する。この解析
出力をDUTのCAD設計データと参照し、被疑故障セル、ネ
ット（配線）を抽出しリスト出力する（STEP2）。

【０００７】しかし従来のCADナビゲーションシステム
では、レイアウト情報とネットリスト情報が未対応であ
る例や、発光・反応画像を座標情報及び色彩情報として
レイアウト画面上に単に重ね合わせて表示しているに過
ぎないため、反応領域に対して面積情報や、輝度情報に
よる重み付け情報など定量的なデータとして認識してい
ない。このため反応領域に包含、交差するネット及びセ
ルの抽出は、公知例−特開平9-266235記載の実施形態で
は達成されず、解析者自身がモニタ画面上にて手動にて
行っており、反応箇所が広範囲にわたる際には被疑故障
リストの作成に多くの時間を有することとなっている。
ここで被疑故障リストとは、その時点において何らかの
故障を有している可能性のある配線またはセル等を抽出
したもの、またはそれらの集合である。

【０００８】また実際の不良解析においては、解析装置
による反応箇所が必ずしも欠陥発生箇所でない場合が多
い。例えば、信号配線が他の配線と短絡した場合、異常
電位が正常なトランジスタに入力されることで発光する
が、この異常な電位が電子回路内部で伝搬することによ
って、発光現象を引き起こすことがある。このような場
合、反応箇所とそれに関連する配線等を電子ビームテス
タなどで逐次追跡して不良箇所を絞り込み、特定する作
業を必要とする。しかし公知例−特開平9-266235記載の
実施形態では達成されず、関連箇所のネット・セルの抽
出は行えず、同様に解析者自身が手動にて行いリストを
作成することとなる。

【０００９】被疑故障リストの作成後、解析優先度の高
い被疑故障候補の絞り込みを行う（STEP3）。被疑故障
候補の絞り込みは、発光解析やOBIRCH解析などの複数の
不良解析を順次行い、適宜組み合わせ総合的に判断する
ことが要求される。しかし各解析で得られる反応箇所が
異なる解析例も多く、各解析ごとに被疑故障リストを生
成し重複関係を解析することが重要となる。しかし公知
例−特開平9-266235記載の実施形態では、故障リスト間
で重複関係を解析し、被疑リスト内のネット・セルに重
み付け情報を持たすなどして故障候補を絞り込むことは
行えず、解析者の解析経験・知識により判断の多くが委
ねられている。

【００１０】不良箇所の特定（STEP4）は、被疑故障候
補の絞り込みを行う解析フローを繰り返し行い達成す
る。特定が困難な解析例については、場合に応じて追加
で不良解析を実施する。その後、特定した不良箇所に対
しSEMやTEMによる表面、断面の観察や材料分析を行い
（STEP5）、不良要因を特定する。

【００１１】上記の不良解析フローチャートにて、公知
例−特開平9-266235を始めとしたCADナビゲーションシ
ステムについて考察を行うと現状のシステムでは支援機
能の不十分さなど、多くの問題点を有している。以上の
問題を解決するためには、各種の不良解析装置による解
析出力をCADナビゲーションシステム上において座標、
面積領域情報として定量的に認識し、CADナビゲーショ
ンシステム上においてDUTのレイアウトデータと認識
し、取り扱うことが必要となる。

【００１２】本発明は、半導体装置の不良解析の箇所お
よび原因を短時間で正確に把握することを目的とする。

【００１３】また、半導体装置の製造効率の向上および
歩留まりを向上させることを目的とする。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、本願において開示される代表的な解決手段は次の通
りである。

【００１５】少なくとも１つ以上の配線設計レイヤと、
半導体不良検査装置または不良解析装置の出力をデータ
形式情報として取り込み、表示するユーザレイヤを有す
る不良解析ツールまたはそれらを用いた手法である。こ
こで、ユーザレイヤとは半導体不良解析ツール、手法及
びシステムがDUTの配線設計レイヤと同一指標にて認識
することの出来るユーザー領域を示す。

【００１６】また、半導体装置の不良解析を行うための
不良解析システムであって、半導体装置の不良検査また
は検査を行う半導体不良検査装置または不良解析装置
と、配線設計レイヤと該半導体不良検査装置または不良
解析装置の出力をデータ形式情報として取り込み、表示
するユーザレイヤを有する不良解析ツールを有する不良
解析システムである。

【００１７】また、半導体装置の配線パターンの設計工
程と、該設計情報に基づき半導体装置を製造する製造工
程と、該製造されたまたは製造工程の途中にある半導体
装置を試験する試験工程と、該試験結果を解析または評
価する解析・評価工程を有する半導体装置の製造方法で
あって、該解析・評価工程では、配線設計レイヤと、半
導体不良解析装置の出力をデータ形式情報として取り込
み表示するユーザレイヤを有する不良解析ツールを用い
て不良解析を行い、該解析結果が所定の条件をクリアし
た場合は半導体装置の生産を行い、所定の条件をクリア
できなかった場合は該設計工程において該解析結果に基
づき該配線パターンを再設計する半導体装置の製造方法
である。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する図１は、本実施例の不良解析
システムの一例であるCADナビゲーションシステム101の
概略図である。本実施例では半導体不良解析装置114に
よる解析出力を、DUTのレイアウトデータと同一指標と
して取り扱うため、図9に示す従来のCADナビゲーション
システムに対して座標、領域情報生成部113、データ変
換部112、ユーザーレイヤデータベース111を新たに設け
る。入力された半導体不良解析装置114の解析出力は座
標、領域情報生成部113において座標、面積領域情報、
輝度情報が生成される。データ変換部112では生成情報
を元に画像データ等をポリゴンデータ化し、ユーザーレ
イヤの不良レイアウトデータに変換された後、ユーザー
レイヤデータベース111に蓄積される。またユーザーレ
イヤデータベース111は、外部より任意のファイル形式1
15にて各種のデータを入力することが出来る。入力例と
して電子ビームテスタ、IDDQ解析装置等、各種の解析装
置より得られたDUTのネット（配線）・セル情報やプロ
セスマージンの厳しいレイアウトパターン情報、過去の
不良解析より得られた解析の重み付け条件など、入力デ
ータは多岐にわたる。

【００１９】DUTの設計データは、レイアウトデータ10
2、レイアウト対ネットリスト対応情報データ103、ネッ
トリストデータ104がシステムに入力される。各データ
はデータ変換部105を通してレイアウトデータベース10
6、レイアウト対ネットリスト対応情報データベース10
7、ネットリストデータベース108に蓄積される。各デー
タベースは相互にリンクされており、レイアウト表示部
109及びネットリスト表示部110にて相互に対応を取りな
がら出力、表示される。

【００２０】図２は本実施例のCADナビゲーションシス
テム101における解析画面201の概略図である。画面上に
はDUTの配線層ごとの設計レイアウト情報と共に、不良
解析装置の出力が不良レイアウト204としてユーザーレ
イヤ205に出力、表示される。不良レイアウト204は任意
に表示色を指定することが出来、解析装置・手法ごとに
表示色を変更し画面上にて解析者が視覚的に区別化を図
ることが可能である。例えば、不良原因または不良原因
の解析結果に応じて表示方法、例えば表示色や表示形状
等を変えたり、発光解析やOBIRCH解析などの不良解析手
法の結果ごとに表示方法を変えたり、設計レイヤごとの
不良解析結果ごとに表示方法を変化させて表示するよう
にしても良い。

【００２１】また各不良レイアウト204は領域面積情報
や輝度情報を有しており、領域面積情報より重心座標20
7を算出、表示することが出来る。この重心座標は解析
画面201上にて解析者が任意に再設定が可能である。重
心座標の算出はDUTのレイアウトセル203、ネット202に
対しても行われ、ネット202は起点、終点、変曲点座標
情報に基づき面積分割を行い分割要素ごとに重心算出を
行う。また各不良レイアウト204は重心座標207を基準に
し、解析者が任意の面積比率を指定してレイアウトを拡
大、縮小することが出来る。また輝度情報を閾値（輝度
値=a,b,c）として、不良レイアウト204を再設定、再表
示することができ、強い発光反応を示したレイアウト領
域を抽出することが出来る。

【００２２】不良レイアウト204とDUTのレイアウトを参
照し、反応領域に包含、交差、隣接するネット及びセル
の抽出を行う。

【００２３】図３は本実施例のCADナビゲーションシス
テム101における包含、交差、隣接ネット・セル抽出及
びリスト生成画面の概略図である。解析条件入力部301
にて、重心座標及び領域情報等を参照することによりセ
ル面積の何％以上が不良レイアウト内に含まれていると
き包含関係にあることを定義する機能とネット配線の何
％以上が不良レイアウト内に含まれているとき交差関係
にあることを定義する機能を有し、この定義に基づき対
象ネット・セルの抽出、被疑故障リスト303出力を行
う。この抽出及びリスト出力はCADナビゲーションシス
テム101の認識するレイヤ単位にて行うことが出来、３
層、５層配線などの複数レイヤを有するDUTに対して特
定のレイヤ、また全レイヤに対してリスト出力すること
が出来る。隣接ネット・セルの抽出において、ネット・
セル重心と不良レイアウトの重心との距離が一定以下の
とき隣接関係にあることを定義する機能を有する。この
定義に基づき隣接ネット・セルの抽出及びリスト出力
を、認識するレイヤ単位にて行うことが出来る。このリ
スト303出力はファイル入出力部302にて任意のファイル
形式にて保存、または入力することが出来る。

【００２４】被疑不良候補の絞り込みは、発光解析やOB
IRCH解析などの複数の不良解析を順次行い、適宜組み合
わせ総合的に判断することが要求される。図４に複数の
不良レイアウトを用いた不良解析の概略図を示す。各不
良解析出力に対し不良レイアウトを作成し、不良解析装
置・解析手法ごとに分別されたユーザーレイヤ205に各
々入力・表示する。個々の不良レイアウト204に対し
て、DUTの各レイヤの設計レイアウト情報を参照し被疑
故障ネット・セルの抽出及びリスト出力を行う。上記の
被疑故障リスト303に対して、統合演算処理部502により
論理積・論理和等の重複関係を解析し、共通被疑故障リ
スト503、全被疑故障リスト504を生成する。前記リスト
は重複数や不良解析優先度等の重み付け情報を有してお
り、重複度の高い共通ネット・セル401は重み付け情報
に応じて解析画面上にグレイスケール表示される。重複
解析のリスト出力は特定のレイヤ、また全レイヤに対し
て出力出来、任意のファイル形式にて保存、入力するこ
とが出来る。

【００２５】図８に特定ネット・セルに対する関連配
線、経路遡上解析の概略図を示す。被疑故障リスト及び
解析画面上の表示ネット・セル内から遡上起点隣接ネッ
ト・セル801を指定する。ネット・セルの指定は複数指
定を可能とし、外部より任意のファイル形式115にて入
力することが出来る。遡上条件入力部805において起点
隣接ネット・セルからの遡上段数を指定する。遡上条件
に基づき遡上ネット802・遡上セル803情報を抽出、リス
ト出力する。遡上解析のリスト出力はレイヤ情報を有し
ており特定のレイヤ、また全レイヤに対して出力出来、
任意のファイル形式にて保存、または入力することが出
来る。

【００２６】これにより半導体の不良解析において、被
疑故障候補の絞り込み、特定作業を効率化し、解析時間
の短縮化を図ることが出来る。また不良解析事例を通し
て、不良レイアウトを絞り込む際の輝度の閾値情報など
蓄積し、データベース化することで解析時間の短縮化を
図るための解析条件、手法を確立することが出来る。

【００２７】図１０に半導体製品の製造工程フローの概
略図を示す。不良解析は、設計段階においてはプロセス
構築や設計条件の変更、量産段階においては歩留向上及
び不良対策の実現に必要不可欠なフローとなる。本実施
例の実施形態により生ずる効果は、単に不良解析の効率
化や時間の短縮化に留まるものではなく、半導体製造プ
ロセスや半導体の製造方法、及び製造工程など非常に広
範囲にわたるものである。具体的に半導体装置の製造方
法について説明する。

【００２８】半導体装置の製造工程は、市場調査や顧客
の要求に応じて、設計（機能・理論・回路）工程、試作
工程、評価、不良解析、対策等の工程を経て、デバイス
の量産が開始される。量産工程では、ウエハに回路素子
を形成する工程、ウエハ状の半導体素子を検査する工
程、ウエハをダイシングする工程、半導体チップにリー
ドやバンプを形成する工程を有する。

【００２９】図１１は半導体装置の製造フローチャート
を示す。図１１において、ステップＳ１の工程において
製造された製品ウエハは、ステップＳ２において、Ｐ検
（Ｐｅｌｌｅｔ検査）により初期の不良選別が行われ
る。そして、選別された良品のウエハは、ステップＳ３
又はＳ５に進む。ステップＳ３に進むかＳ５に進むかの
選択は、製造設備等の関係から選択される。

【００３０】ステップＳ３においては、製品ウエハのダ
イシングを行い、良品チップのみがステップＳ４におい
て、ＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）や
ＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）等に個々に
パッケージングされる。そして、ステップＳ７に進む。

【００３１】また、ステップＳ５においては、ウエハ上
でさらに一括で配線パターンや保護膜の形成、さらに、
半田ボール付けまでを行う。続いて、ステップＳ６にお
いて、配線パターン等が形成されたウエハが、ダイシン
グにより個々に分割される。そして、ステップＳ７に進
む。

【００３２】ステップＳ７においては、半導体素子検査
用ソケットを用いた半導体装置の検査方法が実施され
る。つまり、個々に分割された最終形状の製品は、ＩＣ
検査用ソケットによりバーンイン試験にかけられ最終選
別がなされる。そして、最終的に良品となったものがス
テップＳ８において出荷される。近年は、ウエハレベル
で半導体素子の検査、再配線、外部接続端子の形成を行
なったのち、ウエハをダイシングして半導体装置を形成
するウエハレベルチップサイズパッケージが登場してい
る。上記で説明した半導体装置の製造は、半導体製造工
程の最初の工程である設計に基づいて行われる。よっ
て、評価や検査工程で得られた情報に基づき不要解析を
行い、不良の原因を把握し、設計の工程で配線パターン
の変更等の適切な対応を取ることは、その後の量産プロ
セスにおいて非常に重要となる。すなわち、不良解析及
び回路設計は、量産段階における歩留まりの向上等、全
てのデバイスにその効果を及ぼしている。以上本発明者
によってなされた発明を実施形態に基づき具体的に説明
したが、本発明は上記実施形態に限定されるものではな
く、その要旨を逸脱しない範囲で種々変更可能であるこ
とはいうまでもない。

【００３３】また、上記実施例において開示した観点の
代表的なものは次の通りである。

【００３４】(１)少なくとも１つ以上の配線設計レイヤ
と、半導体不良検査装置の出力をデータ形式情報として
取り込み、表示するユーザレイヤを有することを特徴と
する不良解析ツールである。

【００３５】(２)また、少なくとも１つ以上の配線設計
レイヤと、半導体不良解析装置の出力をデータ形式情報
として取り込み、表示するユーザレイヤを有することを
特徴とする不良解析ツールである。

【００３６】(３)上記(１)または(２)に記載の不良解析
ツールであって、前記ユーザレイヤを複数層有すること
を特徴とする不良解析ツールである。

【００３７】(４)上記(３)に記載の不良解析ツールであ
って、前記ユーザレイヤは前記配線設計レイヤごとに対
応させて表示できることを特徴とする不良解析ツールあ
る。

【００３８】(５)上記(１)または(２)に記載の不良解析
ツールであって、前記ユーザレイヤは前記半導体不良検
査装置の種類ごと、または前記半導体不良解析装置の種
類ごとに表示できることを特徴とする不良解析ツールで
ある。

【００３９】(６)上記(２)に記載の不良解析ツールであ
って、前期半導体不良解析装置の出力データは少なくと
も前記配線の発光解析データまたはOBIRCH解析データの
どちらかを有することを特徴とする不良解析ツールであ
る。

【００４０】(７)上記(１)または(２)に記載の不良解析
ツールであって、前記ユーザレイヤは、前記出力が座
標、領域情報データ形式に変換された情報をレイアウト
データとして取り込み、表示することを特徴とする不良
解析ツールである。

【００４１】(８)上記(２)に記載の不良解析ツールであ
って、前記ユーザレイヤと前記配線設計レイヤを用いて
被試験LSIの被疑故障配線またはセル情報を抽出し、該
抽出した被故障配線またはセル情報と、予め決められか
つ配線またはセルを特定する情報を対応させて表示する
ことを特徴とする半導体不良解析ツールである。

【００４２】(９)上記(２)に記載の不良解析ツールであ
って、前記ユーザレイヤと前記配線設計レイヤを用いて
被試験LSIの被疑故障配線またはセル情報を抽出し、該
抽出した被故障配線またはセル情報を該ユーザレイヤま
たは該不良解析ツールの配線設計レイヤ以外のレイヤに
表示することを特徴とする不良解析ツールである。

【００４３】(１０)上記(３)に記載の不良解析ツールで
あって、異なる半導体不良検査装置または半導体不良解
析装置を用いて形成された複数のユーザレイヤの間で抽
出された被疑故障配線またはセルを重複解析し、被疑故
障頻度または解析優先度を表示することを特徴とする不
良解析ツールである。

【００４４】(１１)半導体装置の不良解析を行うための
不良解析システムであって、半導体装置の不良検査を行
う半導体不良検査装置と、配線設計レイヤと該半導体不
良検査装置の出力をデータ形式情報として取り込み、表
示するユーザレイヤを有する不良解析ツールを有するこ
とを特徴とする不良解析システムである。

【００４５】(１２)半導体装置の不良解析を行うための
不良解析システムであって、半導体装置の不良検査を行
う半導体不良解析装置と、配線設計レイヤと該半導体不
良解析装置の出力をデータ形式情報として取り込み、表
示するユーザレイヤを有することを特徴とする配線設計
ツールである。

【００４６】(１３)半導体装置の配線パターンの設計工
程と、該設計情報に基づき半導体装置を製造する製造工
程と、該製造されたまたは製造工程の途中にある半導体
装置を試験する試験工程と、該試験結果を解析または評
価する解析・評価工程を有する半導体装置の製造方法で
あって、該解析・評価工程では、配線設計レイヤと、半
導体不良解析装置の出力をデータ形式情報として取り込
み表示するユーザレイヤを有する不良解析ツールを用い
て不良解析を行い、該解析結果が所定の条件をクリアし
た場合は半導体装置の生産を行い、所定の条件をクリア
できなかった場合は、該設計工程において該解析結果に
基づき該配線パターンを再設計することを特徴とする半
導体装置の製造方法である。

【００４７】また、CADナビゲーションシステムにおい
て、半導体不良解析装置による解析出力を入力するユー
ザーレイヤを有することを特徴とする半導体不良解析シ
ステム及び手法である。

【００４８】また、CADナビゲーションシステムにおい
て、ユーザーレイヤへ複数の半導体不良解析装置からの
解析出力を複数入力出来ることを特徴とする半導体不良
解析システム及び手法である。

【００４９】また、CADナビゲーションシステムにおい
て半導体不良解析装置による解析出力を座標、領域情報
データ形式に変換してレイアウトデータとして入力、認
識することを特徴とする半導体不良解析システム及び手
法である。

【００５０】また、CADナビゲーションシステムにおい
て、半導体不良解析装置による解析出力より被試験LSI
の被疑故障ネット・セル情報を抽出、リスト出力するこ
とを特徴とする半導体不良解析システム及び手法であ
る。

【００５１】また、前記被疑故障ネット・セルリスト出
力間にて重複解析を行い、被疑故障頻度及び解析優先度
を抽出、リスト出力することを特徴とする半導体不良解
析システム及び手法である。

【００５２】また、CADナビゲーションシステムにおい
て、半導体不良解析装置による解析出力を入力するユー
ザーレイヤを複数層有することを特徴とする半導体不良
解析システム及び手法であるまた、CADナビゲーション
システムにおいて被試験LSIの任意指定ネット・セルに
対し、経路遡上を行うことを特徴とする半導体不良解析
システム及び手法である。

【００５３】以上説明した実施例によれば、各解析装置
による解析出力を座標、面積、輝度情報等として定量的
データに変換し、ユーザーレイヤのレイアウト情報と認
識、表示することでCADナビゲーションシステム上にお
いてDUTのレイアウトデータと同一に取り扱うことが出
来る。これにより故障候補の絞り込み作業を効率化し、
半導体製品の故障箇所の特定、及び解析時間の短縮化を
図ることが出来、速やかに不良防止改善策を取ることが
出来る。

【００５４】また、プロセス構築の際に不可欠となるTE
Gの不良解析時間を短縮することができる。この効果に
よりプロセス構築期間の短縮を図り、プロセスラインの
早期立ち上げに非常に大きな効果をもたらす事が出来
る。

【００５５】また量産工場においては、不良解析時間の
短縮により着工装置の不良対策や製造条件の変更など不
良要因に応じた各種対策を早期に行うことが出来る。こ
れは突発的な歩留り低下に対する早期回復や製品立ち上
げ時の歩留まり向上に対し非常に大きな効果をもたらす
事が出来る。

【００５６】

【発明の効果】本発明によれば、不良解析の箇所および
原因を短時間で正確に把握することができる。

【００５７】また、半導体装置の製造効率の向上および
歩留まりを向上させることができる。

【図面の簡単な説明】

【図１】CADナビゲーションシステムの概略図

【図２】解析画面の概略図

【図３】CADナビゲーションシステム101における包含、
交差、隣接ネット・セル抽出及びリスト生成画面の概略
図

【図４】不良レイアウトを用いた不良解析の概略図

【図５】複数の被疑故障リストを用いた不良解析フロー

【図６】プロセス構築フローチャート

【図７】不良解析フローチャート

【図８】経路遡上解析の概略図

【図９】従来のCADナビゲーションシステム概略図

【図１０】半導体製造工程フロー１概略図

【図１１】半導体製造工程フロー２概略図

【符号の説明】

１０１ CADナビゲーションシステム２０１解析画面２０２ネット２０３セル２０４不良レイアウト２０５ユーザーレイヤ２０６設計レイヤ２０７重心座標３０１解析条件入力部３０２ファイル入出力部３０３被疑故障リスト８０１遡上起点セル８０２結合（１段）ネット８０３遡上（１段）セル８０４結合（２段）ネット

───────────────────────────────────────────────────── フロントページの続き (72)発明者村岡諭神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内Ｆターム(参考） 2G132 AA00 AB02 AC10 AE11 AE14 AE16 AE18 AH07 AL09 4M106 AA01 DA20 5F064 AA04 EE23 FF12 FF48 HH06 HH10 HH11 HH13 HH14

Claims

【特許請求の範囲】

【請求項１】少なくとも１つ以上の配線設計レイヤと、
半導体不良検査装置の出力をデータ形式情報として取り
込み、表示するユーザレイヤを有することを特徴とする
不良解析ツール。
【請求項２】少なくとも１つ以上の配線設計レイヤと、
半導体不良解析装置の出力をデータ形式情報として取り
込み、表示するユーザレイヤを有することを特徴とする
不良解析ツール。
【請求項３】請求項１または２に記載の不良解析ツール
であって、前記ユーザレイヤを複数層有することを特徴
とする不良解析ツール。
【請求項４】請求項３に記載の不良解析ツールであっ
て、前記ユーザレイヤは前記配線設計レイヤごとに対応
させて表示できることを特徴とする不良解析ツール。
【請求項５】請求項１または２に記載の不良解析ツール
であって、前記ユーザレイヤは前記半導体不良検査装置
の種類ごと、または前記半導体不良解析装置の種類ごと
に表示できることを特徴とする不良解析ツール。
【請求項６】請求項２に記載の不良解析ツールであっ
て、前期半導体不良解析装置の出力データは少なくとも
前記配線の発光解析データまたはOBIRCH解析データのど
ちらかを有することを特徴とする不良解析ツール。
【請求項７】請求項１または２記載の不良解析ツールで
あって、前記ユーザレイヤは、前記出力が座標、領域情
報データ形式に変換された情報をレイアウトデータとし
て取り込み、表示することを特徴とする不良解析ツー
ル。
【請求項８】請求項２に記載の不良解析ツールであっ
て、前記ユーザレイヤと前記配線設計レイヤを用いて被
試験LSIの被疑故障配線またはセル情報を抽出し、該抽
出した被故障配線またはセル情報と、予め決められかつ
配線またはセルを特定する情報を対応させて表示するこ
とを特徴とする不良解析ツール。
【請求項９】請求項２に記載の不良解析ツールであっ
て、前記ユーザレイヤと前記配線設計レイヤを用いて被
試験LSIの被疑故障配線またはセル情報を抽出し、該抽
出した被故障配線またはセル情報を該ユーザレイヤまた
は該不良解析ツールの配線設計レイヤ以外のレイヤに表
示することを特徴とする不良解析ツール。
【請求項１０】請求項３に記載の不良解析ツールであっ
て、異なる半導体不良検査装置または半導体不良解析装
置を用いて形成された複数のユーザレイヤの間で抽出さ
れた被疑故障配線またはセルを重複解析し、被疑故障頻
度または解析優先度を抽出し表示することを特徴とする
不良解析ツール。
【請求項１１】半導体装置の不良解析を行うための不良
解析システムであって、半導体装置の不良検査を行う半
導体不良検査装置と、配線設計レイヤと該半導体不良検
査装置の出力をデータ形式情報として取り込み、表示す
るユーザレイヤを有する不良解析ツールを有することを
特徴とする不良解析システム。
【請求項１２】半導体装置の不良解析を行うための不良
解析システムであって、半導体装置の不良検査を行う半
導体不良解析装置と、配線設計レイヤと該半導体不良解
析装置の出力をデータ形式情報として取り込み、表示す
るユーザレイヤを有することを特徴とする不良解析シス
テム。
【請求項１３】半導体装置の配線パターンの設計工程
と、該設計情報に基づき半導体装置を製造する製造工程
と、該製造されたまたは製造工程の途中にある半導体装
置を試験する試験工程と、該試験結果を解析または評価
する解析・評価工程を有する半導体装置の製造方法であ
って、該解析・評価工程では、配線設計レイヤと、半導体不良
解析装置の出力をデータ形式情報として取り込み表示す
るユーザレイヤを有する不良解析ツールを用いて不良解
析を行い、該解析結果が所定の条件をクリアした場合は半導体装置
の生産を行い、所定の条件をクリアできなかった場合
は、該設計工程において該解析結果に基づき該配線パタ
ーンを再設計することを特徴とする半導体装置の製造方
法。