JP2012149933A - 指標算出プログラム及び方法並びに設計支援装置 - Google Patents
指標算出プログラム及び方法並びに設計支援装置 Download PDFInfo
- Publication number
- JP2012149933A JP2012149933A JP2011007526A JP2011007526A JP2012149933A JP 2012149933 A JP2012149933 A JP 2012149933A JP 2011007526 A JP2011007526 A JP 2011007526A JP 2011007526 A JP2011007526 A JP 2011007526A JP 2012149933 A JP2012149933 A JP 2012149933A
- Authority
- JP
- Japan
- Prior art keywords
- feature
- data storage
- failure
- occurrence probability
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/08—Probabilistic or stochastic CAD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】本方法は、半導体装置上に実装された回路のグループ毎に当該グループにおいて発生した実故障数と故障要因となる各特徴についての特徴量とを格納する第1データ格納部に格納されているデータを用いて、互いに独立な特徴を抽出するステップと、実故障数の総和を半導体装置の数で除することによって得られる故障発生確率を、抽出された特徴の各々の特徴量と対応する係数との積の和を含む関係で表す故障発生確率モデル式を、第1データ格納部に格納されているデータを用いて回帰計算を実施することで生成するステップと、生成された故障発生確率モデル式から、半導体装置の設計変更のための指標値を算出し、第2データ格納部に格納する指標算出ステップとを含む。
【選択図】図1
Description
si=p(fi+Δi)−p(fi)
=αi×Δi
よって、ここではαi×Δiを算出する。
半導体装置上に実装された回路のグループ毎に当該グループにおいて発生した実故障数と故障要因となる各特徴についての特徴量とを格納する第1データ格納部に格納されているデータを用いて、互いに独立な特徴を抽出するステップと、
前記実故障数の総和を前記半導体装置の数で除することによって得られる故障発生確率を、抽出された特徴の各々の特徴量と対応する係数との積の和を含む関係で表す故障発生確率モデル式を、前記第1データ格納部に格納されているデータを用いて回帰計算を実施することで生成するステップと、
生成された前記故障発生確率モデル式から、前記半導体装置の設計変更のための指標値を算出し、第2データ格納部に格納する指標算出ステップと、
を、コンピュータに実行させるためのプログラム。
前記指標算出ステップが、
前記故障発生確率モデル式と抽出された前記特徴の少なくとも一部の特徴についての修正コストを表す修正コスト関数とから目的関数を生成する目的関数生成ステップと、
前記目的関数を目標値以下にする各前記特徴の特徴量を算出する特徴量算出ステップと、
を含む付記1記載のプログラム。
前記指標算出ステップが、
抽出された前記特徴の各々について、前記故障発生確率モデル式における係数と単位変動幅との積を算出するステップ
を含む付記1記載のプログラム。
前記指標算出ステップが、
抽出された前記特徴のうち指定された特徴について入力された目標変動量と、前記故障発生確率モデル式における、指定された前記特徴についての係数との積を算出するステップと、
を含む付記1記載のプログラム。
前記目的関数生成ステップが、
抽出された前記特徴の少なくとも一部である第2の特徴の各々の内訳を表す変数と当該変数の特定の特徴量との差の二乗の総和を、前記第2の特徴について重み付け加算した修正コスト関数を生成するステップと、
前記故障発生確率モデル式における前記第2の特徴についての項の総和と前記修正コスト関数との重み付け加算によって前記目的関数を生成するステップと、
を含む付記2記載のプログラム。
前記特徴量算出ステップにおいて、
抽出された前記特徴の少なくとも一部である第2の特徴の値の範囲を、所定のデザインルール又は前記半導体装置のレイアウトデータから抽出して制約条件として用いる
付記2記載のプログラム。
前記特定の特徴量を、前記半導体装置のレイアウトデータから抽出する
付記5記載のプログラム。
半導体装置上に実装された回路のグループ毎に当該グループにおいて発生した実故障数と故障要因となる各特徴についての特徴量とを格納する第1データ格納部に格納されているデータを用いて、互いに独立な特徴を抽出するステップと、
前記実故障数の総和を前記半導体装置の数で除することによって得られる故障発生確率を、抽出された特徴の各々の特徴量と対応する係数との積の和を含む関係で表す故障発生確率モデル式を、前記第1データ格納部に格納されているデータを用いて回帰計算を実施することで生成するステップと、
生成された前記故障発生確率モデル式から、前記半導体装置の設計変更のための指標値を算出し、第2データ格納部に格納する指標算出ステップと、
を含み、コンピュータにより実行される指標算出方法。
半導体装置上に実装された回路のグループ毎に当該グループにおいて発生した実故障数と故障要因となる各特徴についての特徴量とを格納する第1データ格納部に格納されているデータを用いて、互いに独立な特徴を抽出する特徴抽出部と、
前記実故障数の総和を前記半導体装置の数で除することによって得られる故障発生確率を、抽出された特徴の各々の特徴量と対応する係数との積の和を含む関係で表す故障発生確率モデル式を、前記第1データ格納部に格納されているデータを用いて回帰計算を実施することで生成するモデル生成部と、
生成された前記故障発生確率モデル式から、前記半導体装置の設計変更のための指標値を算出し、第2データ格納部に格納する指標算出部と、
を有する設計支援装置。
102 学習データ生成部
103 特徴抽出部
104 第2データ格納部
105 モデル生成部
106 指標算出部
107 入力部
108 第3データ格納部
109 出力部
1061 感度算出部
1062 what-if解析部
1063 ルール生成部
Claims (6)
- 半導体装置上に実装された回路のグループ毎に当該グループにおいて発生した実故障数と故障要因となる各特徴についての特徴量とを格納する第1データ格納部に格納されているデータを用いて、互いに独立な特徴を抽出するステップと、
前記実故障数の総和を前記半導体装置の数で除することによって得られる故障発生確率を、抽出された特徴の各々の特徴量と対応する係数との積の和を含む関係で表す故障発生確率モデル式を、前記第1データ格納部に格納されているデータを用いて回帰計算を実施することで生成するステップと、
生成された前記故障発生確率モデル式から、前記半導体装置の設計変更のための指標値を算出し、第2データ格納部に格納する指標算出ステップと、
を、コンピュータに実行させるためのプログラム。 - 前記指標算出ステップが、
前記故障発生確率モデル式と抽出された前記特徴の少なくとも一部の特徴についての修正コストを表す修正コスト関数とから目的関数を生成する目的関数生成ステップと、
前記目的関数を目標値以下にする各前記特徴の特徴量を算出する特徴量算出ステップと、
を含む請求項1記載のプログラム。 - 前記指標算出ステップが、
抽出された前記特徴の各々について、前記故障発生確率モデル式における係数と単位変動幅との積を算出するステップ
を含む請求項1記載のプログラム。 - 前記指標算出ステップが、
抽出された前記特徴のうち指定された特徴について入力された目標変動量と、前記故障発生確率モデル式における、指定された前記特徴についての係数との積を算出するステップと、
を含む請求項1記載のプログラム。 - 半導体装置上に実装された回路のグループ毎に当該グループにおいて発生した実故障数と故障要因となる各特徴についての特徴量とを格納する第1データ格納部に格納されているデータを用いて、互いに独立な特徴を抽出するステップと、
前記実故障数の総和を前記半導体装置の数で除することによって得られる故障発生確率を、抽出された特徴の各々の特徴量と対応する係数との積の和を含む関係で表す故障発生確率モデル式を、前記第1データ格納部に格納されているデータを用いて回帰計算を実施することで生成するステップと、
生成された前記故障発生確率モデル式から、前記半導体装置の設計変更のための指標値を算出し、第2データ格納部に格納する指標算出ステップと、
を含み、コンピュータにより実行される指標算出方法。 - 半導体装置上に実装された回路のグループ毎に当該グループにおいて発生した実故障数と故障要因となる各特徴についての特徴量とを格納する第1データ格納部に格納されているデータを用いて、互いに独立な特徴を抽出する特徴抽出部と、
前記実故障数の総和を前記半導体装置の数で除することによって得られる故障発生確率を、抽出された特徴の各々の特徴量と対応する係数との積の和を含む関係で表す故障発生確率モデル式を、前記第1データ格納部に格納されているデータを用いて回帰計算を実施することで生成するモデル生成部と、
生成された前記故障発生確率モデル式から、前記半導体装置の設計変更のための指標値を算出し、第2データ格納部に格納する指標算出部と、
を有する設計支援装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011007526A JP5614297B2 (ja) | 2011-01-18 | 2011-01-18 | 指標算出プログラム及び方法並びに設計支援装置 |
US13/280,623 US8527926B2 (en) | 2011-01-18 | 2011-10-25 | Indicator calculation method and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011007526A JP5614297B2 (ja) | 2011-01-18 | 2011-01-18 | 指標算出プログラム及び方法並びに設計支援装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012149933A true JP2012149933A (ja) | 2012-08-09 |
JP5614297B2 JP5614297B2 (ja) | 2014-10-29 |
Family
ID=46491716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011007526A Expired - Fee Related JP5614297B2 (ja) | 2011-01-18 | 2011-01-18 | 指標算出プログラム及び方法並びに設計支援装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8527926B2 (ja) |
JP (1) | JP5614297B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020095362A1 (ja) * | 2018-11-06 | 2020-05-14 | 三菱電機株式会社 | 設計支援装置、設計支援方法および機械学習装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9053264B2 (en) * | 2011-03-16 | 2015-06-09 | Synopsys, Inc. | What-if simulation methods and systems |
KR20130127711A (ko) * | 2012-05-15 | 2013-11-25 | 삼성전자주식회사 | 가상 결함 주소 생성 시스템, 리던던시 분석 시뮬레이션 시스템, 및 그 방법 |
US10504038B2 (en) * | 2016-05-02 | 2019-12-10 | Cisco Technology, Inc. | Refined learning data representation for classifiers |
US10223483B1 (en) * | 2016-12-23 | 2019-03-05 | Intel Corporation | Methods for determining resistive-capacitive component design targets for radio-frequency circuitry |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1144735A (ja) * | 1997-07-29 | 1999-02-16 | Nec Corp | Lsi組み合わせ回路故障推論装置 |
JP2001272438A (ja) * | 2000-03-24 | 2001-10-05 | Toshiba Corp | 故障箇所特定方法及び故障箇所特定装置 |
JP2001274209A (ja) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | 半導体検査装置、半導体欠陥解析装置、半導体設計データ修正装置、半導体検査方法、半導体欠陥解析方法、半導体設計データ修正方法およびコンピュータ読み取り可能な記録媒体 |
JP2003282665A (ja) * | 2002-03-22 | 2003-10-03 | Hitachi Ltd | 半導体不良解析ツール、システム、不要解析方法および半導体装置の製造方法 |
JP2004186562A (ja) * | 2002-12-05 | 2004-07-02 | Fujitsu Ltd | データ解析方法 |
JP2008101925A (ja) * | 2006-10-17 | 2008-05-01 | Nec Electronics Corp | 回路設計プログラム及び回路設計システム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1021284A (ja) | 1996-07-04 | 1998-01-23 | Mitsubishi Electric Corp | 集積回路における故障箇所表示方法およびその方法を実施する故障箇所表示装置 |
TW200622275A (en) * | 2004-09-06 | 2006-07-01 | Mentor Graphics Corp | Integrated circuit yield and quality analysis methods and systems |
US7401307B2 (en) * | 2004-11-03 | 2008-07-15 | International Business Machines Corporation | Slack sensitivity to parameter variation based timing analysis |
US20100005041A1 (en) | 2008-07-07 | 2010-01-07 | Nec Laboratories America, Inc. | Machine learning based volume diagnosis of semiconductor chips |
-
2011
- 2011-01-18 JP JP2011007526A patent/JP5614297B2/ja not_active Expired - Fee Related
- 2011-10-25 US US13/280,623 patent/US8527926B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1144735A (ja) * | 1997-07-29 | 1999-02-16 | Nec Corp | Lsi組み合わせ回路故障推論装置 |
JP2001272438A (ja) * | 2000-03-24 | 2001-10-05 | Toshiba Corp | 故障箇所特定方法及び故障箇所特定装置 |
JP2001274209A (ja) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | 半導体検査装置、半導体欠陥解析装置、半導体設計データ修正装置、半導体検査方法、半導体欠陥解析方法、半導体設計データ修正方法およびコンピュータ読み取り可能な記録媒体 |
JP2003282665A (ja) * | 2002-03-22 | 2003-10-03 | Hitachi Ltd | 半導体不良解析ツール、システム、不要解析方法および半導体装置の製造方法 |
JP2004186562A (ja) * | 2002-12-05 | 2004-07-02 | Fujitsu Ltd | データ解析方法 |
JP2008101925A (ja) * | 2006-10-17 | 2008-05-01 | Nec Electronics Corp | 回路設計プログラム及び回路設計システム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020095362A1 (ja) * | 2018-11-06 | 2020-05-14 | 三菱電機株式会社 | 設計支援装置、設計支援方法および機械学習装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5614297B2 (ja) | 2014-10-29 |
US20120185814A1 (en) | 2012-07-19 |
US8527926B2 (en) | 2013-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Alinezhad et al. | Sensitivity analysis of TOPSIS technique: the results of change in the weight of one attribute on the final ranking of alternatives | |
TWI630400B (zh) | 用於判定電路故障率之方法及系統 | |
US11475187B2 (en) | Augmented reliability models for design and manufacturing | |
JP5614297B2 (ja) | 指標算出プログラム及び方法並びに設計支援装置 | |
US20050276135A1 (en) | Timing analysis method and apparatus | |
US11755807B2 (en) | Method for predicting delay at multiple corners for digital integrated circuit | |
JP5728839B2 (ja) | 故障診断方法、装置及びプログラム | |
JP2010160787A (ja) | パラメータ情報作成システム、歩留まり算出システム、プログラム及び記録媒体 | |
US8954910B1 (en) | Device mismatch contribution computation with nonlinear effects | |
CN104504583B (zh) | 分类器的评价方法 | |
CN109426655A (zh) | 数据分析方法、装置、电子设备及计算机可读存储介质 | |
JP2010218252A (ja) | 統計的タイミング解析用セルライブラリ作成装置、統計的タイミング解析装置、統計的タイミング解析用セルライブラリ作成方法および統計的タイミング解析方法 | |
JP2008128817A (ja) | 遅延故障テスト品質算出装置、遅延故障テスト品質算出方法、及び遅延故障テストパターン発生装置 | |
US8813009B1 (en) | Computing device mismatch variation contributions | |
JP2012199338A (ja) | 故障診断支援方法、プログラム及び装置 | |
JP4908281B2 (ja) | 消費電力解析プログラム、消費電力解析方法及び消費電力解析装置 | |
JP6658507B2 (ja) | 負荷推定システム、情報処理装置、負荷推定方法、及び、コンピュータ・プログラム | |
US7844932B2 (en) | Method to identify timing violations outside of manufacturing specification limits | |
CN104111887A (zh) | 基于Logistic模型的软件故障预测系统及方法 | |
JP6070337B2 (ja) | 物理故障解析プログラム、物理故障解析方法および物理故障解析装置 | |
JPWO2016030938A1 (ja) | シミュレーションシステム、及びシミュレーション方法 | |
US8745567B1 (en) | Efficient apparatus and method for analysis of RTL structures that cause physical congestion | |
JP7091726B2 (ja) | 情報処理装置,プログラム及び情報処理方法 | |
JP5181484B2 (ja) | 歩留まり監視システム及び歩留まり監視方法 | |
CN116012143B (zh) | 一种分箱回归下的变量选择及参数估计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140812 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140825 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5614297 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |