TWI630400B - 用於判定電路故障率之方法及系統 - Google Patents

用於判定電路故障率之方法及系統 Download PDF

Info

Publication number
TWI630400B
TWI630400B TW105138634A TW105138634A TWI630400B TW I630400 B TWI630400 B TW I630400B TW 105138634 A TW105138634 A TW 105138634A TW 105138634 A TW105138634 A TW 105138634A TW I630400 B TWI630400 B TW I630400B
Authority
TW
Taiwan
Prior art keywords
circuit
failure rate
segment
failure
processor
Prior art date
Application number
TW105138634A
Other languages
English (en)
Other versions
TW201725397A (zh
Inventor
高文得 莎拉斯瓦特
維中 歐
道格拉斯 史坦利
安努杰 特萊維迪
Original Assignee
甲骨文國際公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 甲骨文國際公司 filed Critical 甲骨文國際公司
Publication of TW201725397A publication Critical patent/TW201725397A/zh
Application granted granted Critical
Publication of TWI630400B publication Critical patent/TWI630400B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/08—Probabilistic or stochastic CAD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/04—Ageing analysis or optimisation against ageing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種涉及判定一電路中之單位時間故障率之方法。該方法可包含獲得關於一電路之電路資料。該電路可包含一第一導線段及一第二導線段。該方法可進一步包含獲得可靠性資料。該可靠性資料可描述在一預定時間段內之該電路之一故障。該方法可進一步包含獲得一熱圖。該方法可進一步包含判定該電路之該第一導線段之一第一故障率。該第一故障率可係該第一導線段在一預定量時間中發生故障之一概率。該方法可進一步包含判定該電路之該第二導線段之一第二故障率。該方法可進一步包含產生該電路之一模型。該電路之該模型可描述該電路之該第一故障率及該第二故障率。

Description

用於判定電路故障率之方法及系統
電遷移(EM)係一物理現象，其中電路互連件之金屬原子歸因於導電電子之隨機轟擊而經受所施加之電場之方向上之遷移。此遷移導致金屬密度之耗損或累積。晶片互連件用於信號傳播以及電壓輸送。EM藉由減小互連件之導電率而影響此等兩個功能。在減小導線寬度同時，總導線長度及電流密度之增大可影響EM可靠性之保證。因此，電路在製造之前的可靠性測試期間可需要通過之EM簽核或驗證步驟可報告歸因於當前EM分析方法無法充分保證EM可靠性而使該等驗證步驟失敗之IC原型。此可導致IC設計程序期間反覆次數增大。因此，需要一準確EM分析，其拒絕限制當前EM分析之悲觀主義，其中悲觀主義可來源於故障率之高估，導致增加的IC設計反覆次數。
一般言之，在一個態樣中，實施例係關於一種用於判定一電路之單位時間故障(FIT)率之方法。該方法包含獲得關於一電路之電路資料。該電路包含一第一導線段及一第二導線段。該方法進一步包含獲得可靠性資料。該可靠性資料描述在一預定時間段內之該電路之一故障。該方法進一步包含獲得一熱圖。該熱圖描述該電路之複數個溫度。該方法進一步包含使用該電路資料、該可靠性資料及該熱圖來判定該電路之該第一導線段之一第一故障率。該第一故障率係該電路之該第一導線段在一預定量時間中發生故障之一概率。該方法進一步包含使用該電路資料、該可靠性資料及該熱圖來判定該電路之該第二導線段之一第二故障率。該方法進一步包含產生該電路之一模型。該電路之該模型描述該電路之該第一導線段之該第一故障率及該電路之該第二導線段之該第二故障率。 一般言之，在一個態樣中，實施例係關於一種用於判定一電路之單位時間故障(FIT)率之系統。該系統包含一處理器及可藉由該處理器執行之一記憶體。該記憶體包含用於獲得關於一電路之電路資料之功能性。該電路包含一第一導線段及一第二導線段。該記憶體進一步包含用於獲得可靠性資料之功能性。該可靠性資料描述在一預定時間段內之該電路之一故障。該記憶體進一步包含用於獲得一熱圖之功能性。該熱圖描述該電路之複數個溫度。該記憶體進一步包含用於使用該電路資料、該可靠性資料及該熱圖來判定該電路之該第一導線段之一第一故障率之功能性。該第一故障率係該電路之該第一導線段在一預定量時間中發生故障之一概率。該記憶體進一步包含用於使用該電路資料、該可靠性資料及該熱圖來判定該電路之該第二導線段之一第二故障率之功能性。該記憶體進一步包含用於產生該電路之一模型之功能性。該電路之該模型描述該電路之該第一導線段之該第一故障率及該電路之該第二導線段之該第二故障率。 一般言之，在一個態樣中，實施例係關於一種儲存用於判定一電路之單位時間故障(FIT)率之各種指令之非暫時性電腦可讀媒體(CRM)。該等指令包含用於獲得關於一電路之電路資料之功能性。該電路包含一第一導線段及一第二導線段。該等指令進一步包含用於獲得可靠性資料之功能性。該可靠性資料描述在一預定時間段內之該電路之一故障。該等指令進一步包含用於獲得一熱圖之功能性。該熱圖描述該電路之複數個溫度。該等指令進一步包含用於使用該電路資料、該可靠性資料及該熱圖來判定該電路之該第一導線段之一第一故障率之功能性。該第一故障率係該電路之該第一導線段在一預定量時間中發生故障之一概率。該等指令進一步包含用於使用該電路資料、該可靠性資料及該熱圖來判定該電路之該第二導線段之一第二故障率之功能性。該等指令進一步包含用於產生該電路之一模型之功能性。該電路之該模型描述該電路之該第一導線段之該第一故障率及該電路之該第二導線段之該第二故障率。 自下列描述及隨附申請專利範圍將瞭解本發明之其他態樣。
現將參考附圖詳細描述本發明之特定實施例。為一致性，各種圖中之相似元件藉由相似元件符號表示。 在本發明之實施例之以下實施方式中，闡述數種具體細節以便提供對本發明之更透徹理解。然而，一般技術者將瞭解可在無此等具體細節之情況下實踐本發明。在其他例項中，未詳細描述眾所周知之特徵以避免使描述不必要地複雜化。 貫穿本申請案，序數(例如，第一、第二、第三等)可用作一元件(即，在本申請案中之任何名詞)之一形容詞。使用序數並非暗指或產生該等元件之任何特定排序或將任何元件限制為僅一單一元件，除非有明確揭示，諸如藉由使用術語「之前」、「之後」、「單一」及其他此等術語。實情係，使用序數係為區分元件。藉由一實例，一第一元件不同於一第二元件，且第一元件可涵蓋超過一個元件且在一元件排序中在第二元件之後(或之前)。 本發明之一或多項實施例包含用於判定一電路之一單位時間故障(FIT)率之一方法、一系統及一非暫時性電腦可讀媒體。電路可呈容許電子組件之互連之任何形式之硬體、電路、(諸)積體電路及/或電網路。特定言之，一或多項實施例係關於獲得關於電路之電路資料及可靠性資料。此外，一或多項實施例係關於獲得包含電路之各種溫度之一熱圖。另外，一或多項實施例係關於判定電路之一或多個導線段之故障率。故障率可藉由使用可靠性資料、電路資料及自熱圖獲取之溫度判定。此外，一或多項實施例係關於產生描述電路之各種組件之故障率之電路之一模型。 一般言之，電遷移(EM)係電路導線段之金屬原子歸因於導電電子之隨機轟擊在所施加之電場之方向上之移動。此遷移導致金屬密度之耗損或累積，造成導線段發生故障。例如，EM可導致歸因於導線段內之一空隙而由一開路造成之導線段之電阻增大。同樣地，歸因於相鄰導線段之橋接，EM可導致一短路。在一或多項實施例中，在數學上，1個單位時間故障(FIT)等於十億裝置小時中之1個故障。導線段之可靠性測試可包含在變化之電壓、電流、電流密度及/或溫度之條件下之故障時間(TTF)測試。因此，描述歸因於EM之導線段之TTF之實驗資料可透過可靠性測試獲取，且可使用統計分析進一步應用(如下文在方程式1至19中描述)以預測在正常條件中操作之組件之故障率。 圖1展示根據本發明之一或多項實施例之一系統之一示意圖。雖然圖1展示組件之一組態，但可在不脫離本發明之範疇的情況下使用其他組態。例如，可組合各種組件以產生一單一組件。如另一實例，藉由一單一組件執行之功能性可藉由兩個或兩個以上組件執行。 參考圖1，根據本發明之一或多項實施例，系統(100)可包含一或多個運算裝置(110)。在一或多項實施例中，運算裝置(110)包含各種模組，諸如一故障率產生器(111)、一電路模型產生器(112)、一報告產生器(113)及一電路模擬器(114)。模組可係運算裝置內之硬體及/或軟體之一組合。此外，模組可非不同之硬體及/或軟體，且藉由運算裝置(110)執行之各種功能性可涵蓋一或多個模組。 運算裝置(110)可採取一專用電腦系統之形式。運算裝置(110)可在相對於圖7找到且描述之類型之相同或不同專用電腦系統上實施。在一或多項實施例中，運算裝置(110)可係經組態以使用一顯示器裝置(未展示)顯示資料之硬體及軟體之一組合。例如，運算裝置(110)可係一行動電話、一桌上型電腦、一膝上型電腦、一平板電腦或經組態以如本文描述般操作之任何其他裝置。 運算裝置(110)可將各種資料(例如，熱圖(121)、電路資料(123)、目標故障率資料(124)、電路模型(125)、可靠性資料(126)、電路故障率資料(130))儲存於一資料儲存庫(例如，資料儲存庫(120))內之各種資料結構中。在本發明之一或多項實施例中，資料儲存庫(120)係用於儲存資料之任何類型之儲存單元及/或裝置(例如，一檔案系統、資料庫、表集合、或任何其他儲存機制)。此外，資料儲存庫(120)可包含多個不同儲存單元及/或裝置。多個不同儲存單元及/或裝置可為相同類型或定位於相同實體位置處。 在一或多項實施例中，電路資料(123)包含描述電路之各種資料，該等資料在判定電路組件之故障率時使用。例如，電路資料可包含電路之導線段之電路密度、電路之導線段之長度、電路內之組件之位置及/或座標、電路之尺寸及/或電路之組件之尺寸。 在一或多項實施例中，可靠性資料(126)可包含在下文之方程式1至19中使用以便判定電路組件之故障率之各種參數。例如，可靠性資料(126)可包含在電路組件之可靠性測試期間取得之實驗資料及/或作為電路可靠性設計之統計分析的補充之變量。在一或多項實施例中，可靠性資料描述在一預定時間段內之一或多個電路之故障，諸如一電路之TTF及/或自電路組件之一群集取樣之組件之故障率。預定時間段可係電路之計劃使用壽命。在一或多項實施例中，預定時間段係一或多個電路之經加速壽命測試期間之測試週期。在一或多項實施例中，預定時間段係在自經加速壽命測試外推之正常使用條件下之電路操作小時數。在一或多項實施例中，藉由方程式1至19描述之概率函數導出平均故障率對一導線段之電流密度、溫度及其他各種物理態樣之相依性。 一般言之，可靠性設計涉及管理一系統或組件在其計劃使用壽命內在目標條件內正確運作之能力。可靠性設計可包含在電路之可靠性測試期間獲得之可靠性資料(126)之分析，以便預測在正常使用條件下之電路組件故障率。在一或多項實施例中，所獲得之可靠性資料並不特定於一個特定積體電路，而對任何電路係一般的。因此，可靠性資料可用於外推至任何電路之特定需求。用於可靠性分析中之實驗資料可自各種類型可靠性測試獲得，諸如經加速壽命測試。一般言之，經加速壽命測試可用於藉由在測試產品之操作期間之更苛刻條件(諸如但不限於，關於測試產品之高及低應力、應變、溫度、電壓、電路、振動率及/或壓力之組合)及/或環境條件中測試引發按一更高比率之測試產品之故障。另外，特定測試變量可保持恆定，而其他測試變量變化，諸如具有恆定溫度及變化電流密度之可靠性測試。此外，經加速壽命測試可包含高溫操作壽命(HTOL)測試，其可涉及在高溫及高應力位準下之電路之測試。作為經加速壽命測試之結果，預期測試產品在測試期間如其在正規使用期間般發生故障，但在較短時間內發生故障。例如，在經加速測試條件下之100個小時可等效於正常使用條件下之10000個小時。經受加速測試之測試產品以及在正常條件中使用之產品可在可變時間發生故障。因此，可自經加速壽命測試獲得包含自電路組件之一群集取樣之組件之故障率之資料。 可靠性資料(126)可包含一或多個測試電路之一隨機變量(諸如故障時間)之一累積分佈函數(CDF)。根據一或多項實施例，CDF描述具有一特定概率分佈之一實數值隨機變量將具有小於或等於任何指定實數值之一值之概率。在一或多項實施例中，單元將在時間t內發生故障之概率稱為累積分佈函數(CDF)，或故障函數，且藉由下文之方程式1中之F(t)表示：方程式1 其中F(t)表示故障函數，TTF表示隨機變量故障時間(TTF)，t表示一時間值，且P(TTF＜t)表示隨機變量TTF採取小於時間t之一值之概率。如上文描述，TTF可透過經驗分析、可靠性測試期間取得之量測及/或電路組件之故障時間之預測獲取。 此外，自可靠性測試收集之可靠性資料(126)(諸如歸因於EM之電路組件之故障時間(TTF))可藉由故障率產生器(111)獲得且提取且使用統計分析應用，以便外推且預測電路組件之故障率，如本文中藉由方程式1至19描述。因此，故障時間(TTF)係一隨機變量，且因此，TTF可採取若干可能之值。如此，TTF之一資料集內之各特定值可與採取一特定值之隨機變量TTF之一概率關聯。在一或多項實施例中，TTF係隨機變量，其之概率分佈提供可靠性分析，且因此用於判定歸因於EM之電路組件之故障率，諸如導線段之故障率(例如，單元A之導線段A之故障率(132A)、單元A之導線段N之故障率(132N)、單元N之導線段A之故障率(134A)、單元N之導線段N之故障率(134N))。可靠性資料(126)可包含按累積故障之一概率分佈及/或按故障時間(TTF)之可靠性量測。 根據一或多項實施例，可靠性資料(126)包含可靠性函數，該可靠性函數描述一單元操作達一指定時間量而無故障之概率。因而，可靠性函數可係一時間函數，其中每一可靠性值可具有一相關聯時間值。可靠性函數(亦稱為存活函數)可描述單元可操作超越時間t之概率，且可藉由下列方程式2中之R(t)表示：方程式2 其中R(t)表示可靠性函數，TTF表示隨機變量故障時間(TTF)，t表示一時間值，且P(TTF＞t)表示隨機變量TTF採用大於時間t之一值之概率。 在一或多項實施例中，一概率密度函數(PDF)係描述一隨機變量採用一給定值之可能性之一函數。一隨機變量(諸如TTF)落入一特定值範圍內之概率可藉由隨機變量之概率密度在特定範圍內之積分給定。換言之，一隨機變量落入一特定值範圍內之概率可藉由概率密度函數下方之面積給定。在一或多項實施例中，概率密度函數在每一處皆為非負的，且整個空間上之PDF之積分等於1。同樣地，PDF可經定義為相對於時間t之CDF之導數。因此，根據一或多項實施例，可靠性資料(126)包含PDF或f(t)，且表達為下列方程式3：方程式3 其中f(t)表示概率密度函數(PDF)，且dF(t)/dt表示相對於時間t之故障函數F(t)之導數。 此外，在一或多項實施例中，自零至時間t之PDF或f(x)之積分給定故障函數或F(t)，其表達為下列方程式4：方程式4 其中f(x)表示PDF，且F(t)表示故障函數。 在一或多項實施例中，故障率產生器(111)判定電路之故障率(例如，電路故障率資料(130)、單元A之故障率(131A)、單元N之故障率(131N)、單元A之導線段A之故障率(132A)、單元A之導線段N之故障率(132N)、單元N之導線段A之故障率(134A)、單元N之導線段N之故障率(134N))。例如，運算裝置(110)之故障率產生器(111)可獲得判定電路故障率資料(130)所需之各種資料(諸如電路資料(123)、可靠性資料(126)及/或熱圖(121))。另外，故障率產生器(111)可分析電路故障率資料(130)及目標故障率資料(124)，以便判定關於電路之通過/故障準則之資訊。 此外，故障率可經定義為在時間t處故障概率對存活概率之改變率。同樣地，故障率可經定義為概率密度函數(PDF)對單元可存活超越時間t之概率，或可靠性函數R(t)。在一或多項實施例中，表示為λ(t)之故障率用於判定電路之組件之故障率。因此，根據一或多項實施例，故障率產生器(111)判定故障率或λ(t)，如藉由下列方程式5表達：方程式5 其中λ(t)表示導線段之故障率，dF(t)/dt表示相對於時間t之故障函數F(t)之導數，且R(t)表示可靠性函數。同樣地，f(t)表示PDF。在一或多項實施例中，假定故障未在時間t處發生，則λ(t)係PDF之一條件概率或f(t)。在一或多項實施例中，給定一導線段已持續至時間t，故障率λ(t)描述觀察到導線段故障之概率。 在一或多項實施例中，目標故障率資料(124)包含根據一電路及/或電路之一組件之一所欲使用壽命之電路之一故障率。例如，目標故障率可係用於比較一電路設計之故障率之一基準，且因此可用於驗證一特定電路設計準備好製造。在一或多項實施例中，在目標故障率資料(124)內指定之目標故障率係由一使用者設定或藉由運算裝置(110)自動設定之任何值。在一或多項實施例中，故障率產生器(111)判定電路故障率是否小於或等於目標故障率，此得導致電路之一通過結果。相反地，根據一或多項實施例，故障率產生器(111)判定電路故障率是否大於或等於目標故障率，此導致電路之一故障結果。 在一或多項實施例中，電路故障率資料(130)包含描述藉由故障率產生器(111)判定之一電路之故障率之資料。具體而言，電路故障率資料(130)可包含電路之組件之故障率(例如，單元A之故障率(131A)、單元N之故障率(131N)、單元A之導線段A之故障率(132A)、單元A之導線段N之故障率(132N)、單元N之導線段A之故障率(134A)、單元N之導線段N之故障率(134N))。因而，電路之組件之故障率(例如，單元A之故障率(131A)、單元N之故障率(131N)、單元A之導線段A之故障率(132A)、單元A之導線段N之故障率(132N)、單元N之導線段A之故障率(134A)、單元N之導線段N之故障率(134N))可用於判定總體電路故障率資料(130)。 在一或多項實施例中，電路故障率資料(130)包含一或多個電路組件之平均故障率，其係一單元發生故障之平均頻率，且以每單位時間之故障表達。此外，故障率產生器(111)可判定平均故障率(AFR)，其可經定義為在一時間間隔內之故障率λ(t)之積分且除以時間t，其中時間間隔自時間零至時間t。在一或多項實施例中，平均故障率(AFR)或AFR(t)表達為以下方程式6：方程式6 其中AFR(t)表示平均故障率(AFR)，λ(t)表示故障率，且t表示一時間值。 在一或多項實施例中，透過操縱記號，藉由方程式6描述之AFR僅使用λ表示。在一或多項實施例中，假定故障未在等於零之時間t處發生，則λ可藉由故障率產生器(111)針對任何時間t依據故障概率判定。在一或多項實施例中，在時間t處之一導線段之故障率或λ藉由使用方程式5及6找到，且表達為以下方程式7：方程式7 其中λ表示在時間t處之導線段之故障率，F(t)表示故障函數，且t表示一時間值。 另外，根據一或多項實施例，故障函數或F(t)亦表達為以下方程式8：方程式8 其中F(t)表示故障函數，λ表示導線段之故障率，且t表示一時間值。 根據一或多項實施例，電路故障率資料(130)包含電路故障率，在給定導線可獨立地發生故障的情況下，電路故障率係導線段之故障率之總和且在下文表達為方程式9。此外，方程式9依靠若一個導線段發生故障，則整個電路可發生故障之條件。因而，在一或多項實施例中，藉由使用透過可靠性分析獲得之可靠性資料(126)及電路資料(123)，故障率產生器(111)針對各導線段判定歸因於EM之故障率，且隨後將故障率加在一起(如下文藉由方程式9描述)以判定電路故障率。如此，可針對電路判定儲存為電路故障率資料(130)之電路故障率。方程式9 其中λchip 表示電路之故障率，且λwire 表示導線段故障率。 在一或多項實施例中，電路模型(125)描述一電路之二維、三維及/或剖面透視圖。電路模型(125)可繪示資料，該資料描述電路故障率資料(130)及/或電路之組件之故障率(例如，單元A之故障率(131A)、單元N之故障率(131N)、單元A之導線段A之故障率(132A)、單元A之導線段N之故障率(132N)、單元N之導線段A之故障率(134A)、單元N之導線段N之故障率(134N))。在一或多項實施例中，電路模型(125)包含相對於可靠性資料(126)之溫度資料對平均故障率之效應，且因此，不包含一熱圖。 在一或多項實施例中，電路模型產生器(112)使用電路模擬器(114)模擬電路且產生一輸出，該輸出使用資料(諸如電路資料(123)中之電流密度、自熱圖(121)獲得之電路組件之溫度及自電路故障率資料(130)獲得之電路組件之故障率)來表示電路操作。因而，為產生電路模型，電路模型產生器(112)可獲得且提取資料(諸如電路故障率資料(130)、熱圖(121)、可靠性資料(126)及/或電路資料(123))以用於產生電路模型。 在一或多項實施例中，熱圖(121)包含關於電路之各種組件之溫度資料。一電路之熱圖(121)可係電路之二維、三維及/或剖面模型，該模型描述電路之各種區段及/或組件之平均溫度及/或溫度範圍。因此，熱圖可包含一電路之導線段之各種溫度值(例如，導線段溫度(122))。 此外，自熱圖(121)獲得之電路溫度可用於判定歸因於EM之中數故障時間(T50 )。歸因於EM之中數故障時間(T50 )可使用一加速模型計算，其中一加速模型可依據經加速壽命測試預測故障時間。例如，布拉克方程式(其係一加速模型)可在經加速壽命測試期間使用來判定歸因於EM之中數故障時間(T50 )。在一或多項實施例中，布拉克方程式外推在可靠性測試期間取得之組件之實驗資料以預測在正常操作條件下之組件故障率。此實驗資料可藉由運行高溫操作壽命(HTOL)測試在各種時間段內在(例如)高溫及高應力位準下取得，且儲存為可靠性資料(126)。同樣地，歸因於EM之一平均故障時間(T50 )可用於判定電路組件之一所欲操作溫度(Tm )。在一或多項實施例中，布拉克(Black)方程式表達為以下方程式10：方程式10 其中A表示布拉克係數，Ea 表示激發能量，kB 表示波玆曼(Boltzmann)係數，Tm 表示以K為單位之絕對溫度，j表示電流密度，且n表示一程序參數。如上文在方程式10中展示，導線段之溫度(Tm )出現於指數中，且因此可暗示溫度對隨機變量TTF之中數(T50 )有顯著影響。 在一或多項實施例中，報告產生器(113)產生一或多個報告，該一或多個報告描述關於電路之資訊。例如，報告產生器(113)可獲得且提取包含於一報告內之關於電路之資料，諸如藉由電路模型產生器(112)產生之電路模型(125)。此外，報告產生器(113)可獲得藉由故障率產生器(111)分析之資料(諸如電路故障率資料(130)及目標故障率資料(124))，以便判定關於電路之通過/故障準則之資訊。 一般言之，EM可靠性或歸因於EM之導線段故障可使用概率密度函數(PDF)之一對數常態分佈或f(t)描述。因此，根據一或多項實施例，PDF之對數常態分佈或f(t)log-normal 藉由下列方程式11表達：方程式11 其中f(t)log-normal 表示PDF之對數常態分佈，t表示隨機變量TTF，T50 表示隨機變量TTF之中數，且σ表示隨機變量TTF自T50 之標準差。在一或多項實施例中，標準差(σ)藉由一代工廠提供。在一或多項實施例中，針對上文提及之EM模型，對於標準差(σ)值之一特定範圍，故障率對於故障時間值之一特定範圍恆定。 一對數常態分佈可係一隨機變量之一概率分佈，其之對數係常態分佈的。例如，若一隨機變量X係對數常態分佈的，則Y=ln(X)可對應於一常態分佈。除前述實例外，若Y具有一常態分佈，則X=eY 可具有一對數常態分佈。為簡單起見，PDF之對數常態分佈或f(t)log-normal 可藉由取得f(t)log-normal 之自然對數而變換為一標準常態(或Z)分佈。因此，根據一或多項實施例，PDF之對數常態分佈表達為藉由下列方程式12描述之一標準常態(或Z)分佈。方程式12 其中Z(x)將PDF表示為一標準常態(或Z)分佈，x表示隨機變量TTF，T50 表示隨機變量TTF之中數，且σ表示隨機變量TTF自T50 之標準差。 此外，根據一或多項實施例，故障函數或F(t)如藉由以下方程式13描述般依照z表達：方程式13 其中F(t)表示故障函數，Φ(Z(t))表示表達為一標準常態(或Z)分佈之故障函數，且z表示隨機變量TTF。 在一或多項實施例中，藉由組合方程式8、10、12及13，可在故障函數或F(t)與電流密度或j之間獲得一關係，且其表達為以下方程式14：方程式14方程式15方程式16方程式17方程式18方程式19 其中F(t)表示時間t之故障函數，A表示布拉克係數，Ea 表示激發能量，kB 表示波玆曼係數，Tm 表示以K為單位之絕對溫度，j表示電流密度，n表示一程序參數，z表示隨機變量TTF，τ表示一導線段之一所欲使用壽命，λ表示導線段之故障率，σ表示標準差，且t表示一時間值。 在一或多項實施例中，如上文關於方程式7所提及，一導線之故障率λ展示為與故障函數F(t)相關。因此，根據一或多項實施例，在時間t處歸因於EM之故障率或λ與一導線段之EM電流密度或j之間的關係表達為上文之方程式15。根據一或多項實施例，上文之方程式16係使用變量α替換之方程式15之另一形式，其中α藉由方程式19描述。 在一或多項實施例中，建立EM設計目的以便在晶片之經計劃使用壽命內將一平均產品故障率維持低於一目標故障率。因此，所欲使用壽命或τ(如上文在方程式15及方程式16中描述)可用於判定儲存為目標故障率資料(124)之一目標故障率。 在一或多項實施例中，方程式16藉由使用一標準常態分佈之故障函數Φ進一步簡化以表達EM可靠性方程式。同樣地，Φ值可使用各種查找表來判定。特定言之，查找表可展示對於其等參數之不同值之特定共同分佈之累積分佈函數、概率函數、或概率密度函數之值，且可用於判定一特定統計結果是否超過一指定臨限位準。例如，一查找表可經配置成一多維格式，其中輸入參數(即，相對於方程式14至19)識別查找表內之一對應Φ值。 另外，EM可靠性方程式係一導線之EM電流密度與其故障率之間的關係。因此，故障率產生器(111)可從上文藉由方程式17描述之EM可靠性方程式判定一導線段之λ或故障率。儲存於可靠性資料(123)中之各種參數(其等在方程式1至19中用以計算各導線段之故障率)可透過在一有形電路之可靠性測試期間取得之理論分析及/或量測或自藉由運算裝置之電路模擬器產生之一虛擬電路獲得。針對實際應用，一代工廠可提供用於計算各導線段之故障率之各種參數。 圖2展示根據本發明之一或多項實施例之關於一電路之一報告。如在圖2中展示，一報告(210)描述可藉由運算裝置(110)之電路模型產生器(112)產生之一電路模型(211)。此外，報告(210)描述關於一電路(220)之一電路模型(211)。電路(220)包含導線段(例如，導線段A (230A)、導線段B (230B)、導線段C (230C)、導線段D (230D)、導線段E (230E)、導線段F (230F)、導線段G (230G)、導線段H (230H))及單元(例如，單元A (225A)、單元B (225B))。 根據一或多項實施例，圖2之報告(210)描述藉由運算裝置(110)之故障率產生器(111)產生之電路(220)之故障率。報告(210)可繪示電路(220)之各導線段之故障率(例如，導線段A之故障率(240A)、導線段B之故障率(240B)、導線段C之故障率(240C)、導線段D之故障率(240D)、導線段E之故障率(240E)、導線段F之故障率(240F)、導線段G之故障率(240G)、導線段H之故障率(240H))。報告進一步繪示各單元之故障率(例如，單元A之故障率(250A)、單元B之故障率(250B))、電路(220)之目標故障率(213)及電路(220)之電路測試結果(214)。 根據一或多項實施例，單元A之故障率(250A)係單元A (225A)內之導線段之故障率(例如，導線段A之故障率(240A)、導線段B之故障率(240B)、導線段C之故障率(240C)、導線段D之故障率(240D))之總和。類似地，單元B之故障率(250B)係單元B (225B)內之導線段之故障率(例如，導線段E之故障率(240E)、導線段F之故障率(240F)、導線段G之故障率(240G)、導線段H之故障率(240H))之總和。最後，如上文之方程式17描述，電路之故障率(212)係單元之故障率(例如，單元A之故障率(250A)、單元B之故障率(250B))之總和。 繼續參考圖2，報告(210)進一步描述電路(220)之電路測試結果(214)。故障率產生器(111)使用運算裝置(110)之一處理器來比較電路之故障率(212)與電路之目標故障率(213)，以便判定報告(210)之電路測試結果(214)。例如，如在圖2中展示，電路之故障率(212)低於目標故障率(213)，且因此，報告(210)之電路測試結果(214)描述電路(220)之一通過結果。 參考圖3，描述可藉由運算裝置之一處理器產生及/或獲得之一熱圖之一繪示。根據一或多項實施例，圖3展示圖2中介紹之電路(220)之一熱圖(310)。熱圖(310)繪示電路(220)之導線段之各種電路溫度(例如，導線段A之溫度(320A)、導線段B之溫度(320B)、導線段C之溫度(320C)、導線段D之溫度(320D)、導線段E之溫度(320E)、導線段F之溫度(320F)、導線段G之溫度(320G)、導線段H之溫度(320H))。在一或多項實施例中，藉由上文之方程式16描述之EM可靠性方程式用於判定在一電路之一熱圖(例如，熱圖(310))內使用之電路溫度(例如，導線段A至H之溫度(320A至320H))。 在一或多項實施例中，熱圖(310)可包含電路之各種導線段之電路溫度。一般言之，熱圖及自熱圖獲得之電路之各種組件之溫度為積體電路(IC)設計者提供關於電路之各組件如何操作之資料。例如，特定組件可比其他組件更頻繁地在操作狀態與非操作狀態之間波動，且因此，設計者能夠判定哪些組件在IC之操作期間展現更高及/或更低溫度。因此，熱圖為IC設計者提供可容許關於IC之哪些組件具有一更高故障概率之預測之電路溫度資料。因而，自熱圖獲得之導線段溫度可在量化導線段之故障率以及總體電路故障率時使用。 圖4至圖6展示根據本發明之一或多項實施例之流程圖。雖然循序呈現且描述此等流程圖中之各種步驟，但一般技術者將瞭解，一些或全部步驟可以不同順序執行，可組合或省略，且一些或全部步驟可並行執行。此外，可主動或被動執行該等步驟。藉由一實例，根據本發明之一或多項實施例，判定步驟可不需要一電腦處理器處理一指令，除非接收一中斷表明該條件存在。 圖4展示根據本發明之一或多項實施例之用於判定一電路之一單位時間故障(FIT)率之一方法之一流程圖。在步驟400中，一或多項實施例係關於獲得關於電路之電路資料。在一或多項實施例中，藉由運算裝置之一處理器自資料儲存庫及/或各種伺服器提取且收集電路資料。 在步驟405中，一或多項實施例係關於獲得關於電路之可靠性資料。在一或多項實施例中，藉由運算裝置之一處理器自資料儲存庫及/或各種伺服器提取且收集可靠性資料。在一或多項實施例中，可靠性資料描述在一預定時間段期間之電路之故障。在一或多項實施例中，可靠性資料包含方程式1至19中使用之各種參數，其等藉由代工廠提供以便判定各導線段之故障率。 在一或多項實施例中，藉由電路組件之電路之可靠性測試獲得可靠性資料，包含在變化之電壓、電流、電流密度、濕度、壓力、振動及/或溫度之條件下測試電路。 此外，可在此等條件下自電路獲得電路資料，諸如電路組件之電流密度、電阻、電壓及/或溫度。例如，若一導線段之電阻增大超越一預定臨限值，則一測試產品可視為發生故障，其中預定臨限值可對應於歸因於導線段內之一空隙之一開路。因此，可自可靠性測試獲得自電路組件之一群集取樣之組件之故障率。 此外，運算裝置之處理器可將自可靠性測試獲得之故障率彙總為一隨機變量故障時間(TTF)。在此處，處理器可產生隨機變量TTF之CDF或故障函數F(t)，如藉由方程式1描述。使用CDF，處理器可判定可靠性函數R(t)，如藉由方程式2描述。此外，處理器可判定相對於時間t之CDF之導數以產生隨機變量TTF之PDF，如藉由方程式3描述。 在步驟410中，一或多項實施例係關於獲得電路之一熱圖。在一或多項實施例中，藉由運算裝置之一處理器自資料儲存庫及/或各種伺服器提取且收集熱圖。特定言之，一電路之組件之故障率展現與對應組件之溫度之一指數相關，如上文關於方程式10描述。例如，攝氏7度之一改變可導致故障率之約兩個數量級之改變。 在步驟420中，一或多項實施例係關於判定電路之一或多個導線段之故障率。可藉由使用步驟400中獲得之電路資料及可靠性資料及步驟410中獲得之熱圖來判定故障率。例如，使用F(t)及R(t)，處理器可藉由將PDF除以R(t)而判定導線段之故障率λ(t)，藉由方程式5描述。 在一或多項實施例中，處理器藉由在一時間間隔t內對故障率λ(t)進行積分判定平均故障率(AFR)，其中時間間隔從時間零至時間t，且將所得值除以時間t，如藉由方程式6描述。在一或多項實施例中，運算裝置之處理器判定隨機變量TTF之平均值(T50 )作為導線段之故障率。在此處，除布拉克係數(A)、激發能量(Ea )、波玆曼係數(kB )及自電路資料獲得之一程序參數(n)外，處理器亦可使用自熱圖獲得之一經選擇導線段之溫度、經選擇導線段之電流密度來判定隨機變量TTF之平均值(T50 )，如藉由方程式10描述。 在一或多項實施例中，電路故障率分析包含將電路分類為離散階層。例如，可為一電路之導線段指定電路之基本或基礎層級。接著，可為電路之一單元(其可包含電路之一特定區段內之導線段)指定電路之階層中之下一有序層級。此外，可為電路之一叢集(其可包含電路之一特定區段內之各種單元)指定電路之階層中之下一有序位置。最後，可為總電路自身指定電路之階層之頂點，且總電路可包含電路之所有各種叢集。熟習此項技術者將瞭解可設計將電路劃分為更多或更少離散階層之其他實施例。 在一或多項實施例中，針對電路之階層中之各層級判定故障率。最初，可判定可被指定電路之基礎層級之電路之各導線段之故障率。接著，接著沿著階層向上傳播基礎層級之故障率，以便判定電路之各單元之故障率。例如，如藉由方程式9描述，將一特定單元內之各種導線段之故障率加在一起，以便判定該特定單元之故障率。此外，沿著階層向上傳播單元層級之故障率，以便判定電路之各叢集之故障率。例如，如藉由方程式9描述，將一特定叢集內之各種單元之故障率加在一起，以便判定該特定叢集之故障率。最後，接著沿著階層向上傳播叢集層級之故障率，以便判定電路之故障率。例如，如藉由方程式9描述，將電路內之叢集之故障率加在一起，以便判定電路故障率。另外，在一或多項實施例中，可針對電路之各個別層級指定目標故障率。因此，故障率分析之此階層方法容許判定電路之各層級如何促成總體電路故障率。例如，具有不成比例高之故障率之任何特定單元及/或叢集可經標定，以便減輕超過目標故障率之電路故障率。 本文描述之EM分析可容許電路之各種組件之故障率的動態預算。此EM分析可用於任何電路及/或IC，且可併入任何EM可靠性及/或加速模型。在一或多項實施例中，EM分析在可靠性測試期間使用布拉克方程式(方程式10)作為一加速模型。在一或多項實施例中，EM分析在容許判定電路組件之故障率之可靠性測試期間使用任何加速模型。此外，動態故障率預算辨識並非所有導線段皆需要相同目標故障率。若IC之總電路故障率大於目標故障率，則取決於針對電路之各部分之經計算故障率，可動態更改各導線段、單元及/或叢集之目標故障率。 在一或多項實施例中，使用具有電路故障率之熱圖容許識別不成比例地促成總體電路故障率之電路組件。例如，一電路內之一特定叢集可在操作期間展現高於其他叢集之溫度達長的時間段。一組件之故障率高度依賴於該特定組件之溫度，如上文關於方程式10描述。因此，電路之此等特定區域可需要修改以便降低其等溫度，該等修改將同時減小其等各自故障率。例如，展現高溫之一叢集可藉由擴寬叢集之導線段而修改，以便滿足電路之目標故障率。另外，叢集在電路操作期間之運作時間可縮短，以便降低叢集之溫度。如此，熱圖可用於電路故障率分析。 在步驟430中，一或多項實施例係關於產生描述電路之組件之故障率之電路之一模型。在一或多項實施例中，電路模型產生器使用運算裝置之一處理器來產生繪示電路組件之故障率之電路之一模型。 在一或多項實施例中，電路模型產生器運行電路之一電腦模擬以產生複製電路之操作之一電路模型。此外，電路模型產生器可使用電路資料(諸如電流密度、電壓、電阻、電感及/或電容之值、電路組件溫度值以及電路組件故障率值)作為一電腦模擬軟體內之輸入來合成模型化一電路之操作之一輸出。例如，電路模型可係可藉由電路模型產生器產生之電路之一影像，其繪示電路、電路之導線段及電路之各導線段之故障率以及總電路故障率。因此，電路模型可用作電路及電路之組件之隨附故障率之一視覺表示。在一或多項實施例中，電路模型可包含關於電路之進一步資訊及/或資料。在一或多項實施例中，電路模型產生器產生電路之一熱圖。例如，電路模型可包含電路及/或電路組件之溫度之一熱圖。在一或多項實施例中，電路模型及熱圖在一使用者裝置上呈現。例如，電路模型及熱圖可藉由使用者裝置之一圖形使用者介面呈現。 圖5展示根據本發明之一或多項實施例之用於判定一電路之一單位時間故障(FIT)率之一方法之一流程圖。在步驟500中，一或多項實施例係關於獲得關於電路之電路資料。在一或多項實施例中，藉由運算裝置自資料儲存庫及/或各種伺服器提取且收集電路資料。具體而言，電路資料可包含關於電路之各種資料，該等資料可當判定電路之故障率時使用。另外，可靠性資料可包含在上文之方程式1至19中使用，以便判定各導線段之故障率之各種參數。 在步驟503中，一或多項實施例係關於獲得關於電路之可靠性資料。在一或多項實施例中，可靠性資料描述在一預定時間段期間之電路之故障。在一或多項實施例中，如在步驟S405中描述般獲得及/或判定可靠性資料。在一或多項實施例中，藉由運算裝置之一處理器自資料儲存庫及/或各種伺服器提取且收集可靠性資料。 在步驟505中，一或多項實施例係關於獲得電路之一熱圖。在一或多項實施例中，藉由運算裝置之一處理器自資料儲存庫及/或各種伺服器提取且收集熱圖。具體言之，熱圖可包含關於電路之各種組件之溫度資料。 在步驟510中，一或多項實施例係關於選擇電路之一特定導線段。例如，藉由運算裝置之一處理器反覆選擇電路導線段，且隨後，在稍後之步驟中針對經選擇之導線段判定故障率。 在步驟515中，一或多項實施例係關於自電路之熱圖獲得經選擇之導線段之對應溫度。例如，運算裝置之一處理器可將一標記指派至電路之各導線段。接著，處理器可反覆選擇各經標記導線段且自儲存於資料儲存庫及/或各種伺服器中之熱圖獲得經選擇之導線段之對應溫度。此外，各導線段溫度可與導線段之對應標記一起儲存於一矩陣內，且矩陣可儲存於一資料儲存庫中。 在步驟520中，一或多項實施例係關於判定電路之經選擇導線段之故障率。由運算裝置之一處理器藉由使用步驟500中獲得之電路資料及可靠性資料及步驟505中獲得之熱圖來判定故障率。例如，可如在步驟420中描述般判定經選擇導線段之故障率。 在步驟525中，根據一或多項實施例藉由運算裝置之一處理器對額外導線段是否保留於電路中進行判定。例如，針對由故障率產生器進行之故障率分析，處理器判定額外導線段是否保留於電路中。若未針對故障率分析偵測到額外導線段，則程序繼續進行至步驟530。若針對故障率分析偵測到一額外導線段，則程序繼續進行至步驟510以反覆選擇電路中之下一導線段。 在步驟530中，一或多項實施例係關於獲得電路之一單元內之導線段之故障率。具體言之，運算裝置之一處理器藉由自資料儲存庫及/或各種伺服器提取導線段之故障率而獲得在步驟520中判定之導線段之故障率。例如，藉由運算裝置提取且獲得電路之一特定單元內之特定導線段之故障率。 在步驟535中，一或多項實施例係關於判定電路之一單元之故障率。具體而言，由運算裝置之一處理器藉由使用在步驟520中判定之導線段之故障率判定單元之故障率。例如，運算裝置之故障率產生器可自一資料儲存庫反覆提取一特定單元內之特定導線段之故障率。隨後，處理器可將導線段之故障率加在一起以獲得特定單元內之導線段之一總故障率，如藉由方程式9描述。在此處，單元內之導線段之總故障率可係單元之故障率。 在步驟540中，根據一或多項實施例藉由運算裝置之一處理器對額外單元是否保留於電路中進行判定。例如，處理器針對藉由故障率產生器進行之故障率分析判定額外單元是否保留於電路中。若未針對故障率分析偵測到額外單元，則程序進行至步驟545。若針對故障率分析偵測到一額外單元，則程序繼續進行至步驟530以反覆選擇電路中之下一單元。 在步驟545中，一或多項實施例係關於獲得電路之單元之故障率。具體言之，運算裝置之一處理器獲得在步驟535中判定之單元之故障率。例如，藉由運算裝置判定藉由故障率產生器判定之電路之所有單元之故障率。 在步驟550中，一或多項實施例係關於判定電路故障率。具體而言，由運算裝置之一處理器藉由使用在步驟535中判定之單元之故障率判定電路故障率。例如，運算裝置之故障率產生器可自一資料儲存庫反覆提取電路內之特定單元之故障率。隨後，處理器可將單元之故障率加在一起以獲得電路內之單元之一總故障率，如藉由方程式9描述。在此處，電路內之單元之總故障率可係電路故障率。 在步驟555中，一或多項實施例係關於藉由運算裝置之一處理器產生電路之一模型，該模型描述電路之各種組件之故障率。例如，電路模型可係可藉由運算裝置之電路模型產生器產生之電路之一影像，該影像描述電路之各導線段、電路之各單元以及總體電路之故障率及溫度。在一或多項實施例中，如在步驟430中描述般產生電路模型。 圖6展示根據本發明之一或多項實施例之描述用於產生描述一電路之單位時間故障(FIT)率之一報告之一方法之一流程圖。在步驟600中，一或多項實施例係關於獲得一電路故障率。例如，運算裝置之一處理器可獲得圖5之步驟550中藉由故障率產生器產生之電路故障率。 在步驟610中，一或多項實施例係關於識別電路之一目標故障率。具體言之，運算裝置之一處理器可識別儲存於資料儲存庫之目標故障率資料內之目標故障率。另外，目標故障率可係由一使用者設定或藉由運算裝置之處理器自動設定之任何值。 在步驟620中，藉由運算裝置之一處理器針對電路之電路故障率與目標故障率進行比較。例如，處理器判定在步驟600中獲得之電路故障率是否小於或等於在步驟610中獲得之目標故障率。若電路故障率小於或等於目標故障率，則程序繼續進行至步驟640。若電路故障率大於目標故障率，則程序繼續進行至步驟630。 在步驟630中，一或多項實施例係關於產生關於電路之一報告。具體言之，報告產生器使用運算裝置之一處理器來產生關於電路之一報告，該報告可包含描述電路之各種組件之故障率之電路之一模型，以及在步驟620中判定之電路測試結果。例如，報告可包含描述電路之各導線段、電路之各單元以及總體電路之溫度及故障率之電路之一模型。另外，若運算裝置之處理器判定電路故障率大於目標故障率，則報告可包含電路之一故障結果。 在步驟640中，一或多項實施例係關於藉由運算裝置之一處理器產生關於電路之一報告。具體言之，報告產生器使用運算裝置之一處理器來產生關於電路之一報告，該報告可包含描述電路之各種組件之故障率之電路之一模型，以及在步驟620中判定之電路測試結果。若運算裝置之處理器判定電路故障率小於或等於目標故障率，則報告可包含電路之一通過結果。 本發明之實施例實際上可實施在任何類型之運算系統上而不管所使用之平台。例如，運算系統可係一或多個行動裝置(例如，膝上型電腦、智慧型電話、個人數位助手、平板電腦或其他行動裝置)、桌上型電腦、伺服器、一伺服器機殼中之刀鋒或至少包含最小處理能力之任何其他類型的運算裝置(或諸裝置)、記憶體及(諸)輸入及輸出裝置來執行本發明之一或多項實施例。例如，如在圖7中展示，運算系統(700)可包含一或多個電腦處理器(702)、相關聯記憶體(704)(例如，隨機存取記憶體(RAM)、快取記憶體、快閃記憶體等)、一或多個儲存裝置(706)(例如，一硬碟、一光碟機(諸如一光碟(CD)機或數位光碟(DVD)機)、一快閃記憶體棒等)及數個其他元件及功能性。(諸)電腦處理器(702)可係用於處理指令之一積體電路。例如，(諸)電腦處理器可係一處理器之一或多個核心或微核心。運算系統(700)亦可包含一或多個輸入裝置(710)，諸如一觸摸螢幕、鍵盤、滑鼠、麥克風、觸摸板、電子筆或任何其他類型之輸入裝置。此外，運算系統(700)可包含一或多個輸出裝置(708)，諸如一螢幕(例如，一液晶顯示器(LCD)、一電漿顯示器、觸摸螢幕、陰極射線管(CRT)監視器、投影儀或其他顯示器裝置)、一印表機、外部儲存器或任何其他輸入裝置。一或多個輸出裝置可與(諸)輸入裝置相同或不同。運算系統(700)可經由一網路介面連接(未展示)連接至一網路(712)(例如，一區域網路(LAN)、一廣域網絡(WAN)(諸如網路網路)、行動網路或任何其他類型網路)。(諸)輸入及輸出裝置可在本端或遠端(例如，經由網路(712))連接至(諸)電腦處理器(702)、記憶體(704)及(諸)儲存裝置(706)。存在許多不同類型之運算系統，且前述(諸)輸入及輸出裝置可採用其他形式。 呈用以執行本發明之實施例之電腦可讀程式碼之形式之軟體指令可全部或部分臨時或永久儲存於一非暫時性電腦可讀媒體上，諸如一CD、DVD、儲存裝置、一磁片、一磁帶、快閃記憶體、實體記憶體或任何其他電腦可讀儲存媒體。具體言之，軟體指令可對應於當藉由一處理器執行時經組態以執行本發明之實施例之電腦可讀程式碼。 此外，前述運算系統(700)之一或多個元件可經定位於一遠端位置處且在一網路(712)上連接至其他元件。另外，本發明之實施例可實施在具有複數個節點之一分佈式系統上，其中本發明之各部分可定位於分佈式系統內之一不同節點上。在本發明之一項實施例中，節點對應於一不同運算裝置。替代地，節點可對應於具有相關聯實體記憶體之一電腦處理器。節點可替代地對應於具有共用記憶體及/或資源之一電腦處理器或一電腦處理器之微核心。 雖然已相對於一有限數量之實施例描述本發明，但獲益於此揭示內容之熟習此項技術者將瞭解可設想不脫離如本文揭示之本發明之範疇之其他實施例。因此，本發明之範疇應僅藉由隨附申請專利範圍限定。
100‧‧‧系統
110‧‧‧運算裝置
111‧‧‧故障率產生器
112‧‧‧電路模型產生器
113‧‧‧報告產生器
114‧‧‧電路模擬器
120‧‧‧資料儲存庫
121‧‧‧熱圖
122‧‧‧導線段溫度
123‧‧‧電路資料
124‧‧‧目標故障率資料
125‧‧‧電路模型
126‧‧‧可靠性資料
130‧‧‧電路故障率資料
131A‧‧‧單元A之故障率
131N‧‧‧單元N之故障率
132A‧‧‧單元A之導線段A之故障率
132N‧‧‧單元A之導線段N之故障率
134A‧‧‧單元N之導線段A之故障率
134N‧‧‧單元N之導線段N之故障率
210‧‧‧報告
211‧‧‧電路模型
212‧‧‧電路之故障率
213‧‧‧目標故障率
214‧‧‧電路測試結果
220‧‧‧電路
225A‧‧‧單元A
225B‧‧‧單元B
230A‧‧‧導線段A
230B‧‧‧導線段B
230C‧‧‧導線段C
230D‧‧‧導線段D
230E‧‧‧導線段E
230F‧‧‧導線段F
230G‧‧‧導線段G
230H‧‧‧導線段H
240A‧‧‧導線段A之故障率
240B‧‧‧導線段B之故障率
240C‧‧‧導線段C之故障率
240D‧‧‧導線段D之故障率
240E‧‧‧導線段E之故障率
240F‧‧‧導線段F之故障率
240G‧‧‧導線段G之故障率
240H‧‧‧導線段H之故障率
250A‧‧‧單元A之故障率
250B‧‧‧單元B之故障率
310‧‧‧熱圖
320A‧‧‧導線段A之溫度
320B‧‧‧導線段B之溫度
320C‧‧‧導線段C之溫度
320D‧‧‧導線段D之溫度
320E‧‧‧導線段E之溫度
320F‧‧‧導線段F之溫度
320G‧‧‧導線段G之溫度
320H‧‧‧導線段H之溫度
400‧‧‧步驟
405‧‧‧步驟
410‧‧‧步驟
420‧‧‧步驟
430‧‧‧步驟
500‧‧‧步驟
503‧‧‧步驟
505‧‧‧步驟
510‧‧‧步驟
515‧‧‧步驟
520‧‧‧步驟
525‧‧‧步驟
530‧‧‧步驟
535‧‧‧步驟
540‧‧‧步驟
545‧‧‧步驟
550‧‧‧步驟
555‧‧‧步驟
600‧‧‧步驟
610‧‧‧步驟
620‧‧‧步驟
630‧‧‧步驟
640‧‧‧步驟
700‧‧‧運算系統
702‧‧‧電腦處理器
704‧‧‧相關聯記憶體
706‧‧‧儲存裝置
708‧‧‧輸出裝置
710‧‧‧輸入裝置
712‧‧‧網路
圖1至圖3展示根據一或多項實施例之系統。 圖4至圖6展示根據一或多項實施例之流程圖。 圖7展示根據一或多項實施例之一運算系統。

Claims (20)

  1. 一種用於判定單位時間故障(FIT)率之方法，其包括： 獲得關於包括一第一導線段及一第二導線段之一電路之電路資料； 獲得描述在一預定時間段內之該電路之一故障之可靠性資料； 獲得描述該電路之複數個溫度之一熱圖； 使用該電路資料、該可靠性資料及該熱圖來判定該電路之該第一導線段之一第一故障率，其中該第一故障率係該電路之該第一導線段在一預定量時間中發生故障之一概率； 使用該電路資料、該可靠性資料及該熱圖來判定該電路之該第二導線段之一第二故障率；及 產生該電路之一模型，該模型描述該電路之該第一導線段之該第一故障率及該電路之該第二導線段之該第二故障率。
  2. 如請求項1之方法，其進一步包括： 藉由將該電路之該第一導線段之該第一故障率及該電路之該第二導線段之該第二故障率相加而判定一電路故障率。
  3. 如請求項2之方法，其進一步包括： 識別該電路之一目標故障率，其中該目標故障率描述由一使用者設定之一所欲故障率。
  4. 如請求項3之方法，其進一步包括： 判定該電路故障率小於該目標故障率； 產生包括該電路之該模型及該電路之一通過結果之一報告，其中該通過結果描述該電路故障率小於該目標故障率。
  5. 如請求項3之方法，其進一步包括： 判定該電路故障率大於該目標故障率；及 產生包括該電路之該模型及該電路之一故障結果之一報告，其中該故障結果描述該電路故障率大於該目標故障率。
  6. 如請求項1之方法，其中該電路資料包括該電路之該第一導線段之一第一電流密度及該電路之該第二導線段之一第二電流密度。
  7. 如請求項1之方法，其中該複數個溫度包括該電路之該第一導線段之一第一溫度及該電路之該第二導線段之一第二溫度。
  8. 如請求項1之方法，其中該電路在該電路之一單一導線段之故障之後發生故障。
  9. 一種用於判定單位時間故障(FIT)率之系統，其包括： 一處理器， 一記憶體，其包括指令，該等指令當藉由該處理器執行時使該處理器： 獲得關於包括一第一導線段及一第二導線段之一電路之電路資料； 獲得描述在一預定時間段期間之該電路之一故障之可靠性資料； 獲得描述該電路之複數個溫度之一熱圖； 使用該電路資料、該可靠性資料及該熱圖來判定該電路之該第一導線段之一第一故障率，其中該第一故障率係該電路之該第一導線段在一預定量時間中發生故障之一概率； 使用該電路資料、該可靠性資料及該熱圖來判定該電路之該第二導線段之一第二故障率；及 產生該電路之一模型，該模型描述該電路之該第一導線段之該第一故障率及該電路之該第二導線段之該第二故障率。
  10. 如請求項9之系統，其中該記憶體進一步包括指令，該等指令當藉由該處理器執行時使該處理器： 藉由將該電路之該第一導線段之該第一故障率及該電路之該第二導線段之該第二故障率相加而判定一電路故障率。
  11. 如請求項10之系統，其中該記憶體進一步包括指令，該等指令當藉由該處理器執行時使該處理器： 識別該電路之一目標故障率，其中該目標故障率描述由一使用者設定之一所欲故障率。
  12. 如請求項11之系統，其中該記憶體進一步包括指令，該等指令當藉由該處理器執行時使該處理器： 判定該電路故障率小於該目標故障率；及 產生包括該電路之該模型及該電路之一通過結果之一報告，其中該通過結果描述該電路故障率小於該目標故障率。
  13. 如請求項11之系統，其中該記憶體進一步包括指令，該等指令當藉由該處理器執行時使該處理器： 判定該電路故障率大於該目標故障率；及 產生包括該電路之該模型及該電路之一故障結果之一報告，其中該故障結果描述該電路故障率大於該目標故障率。
  14. 如請求項9之系統，其中該電路資料包括該電路之該第一導線段之一第一電流密度及該電路之該第二導線段之一第二電流密度。
  15. 如請求項9之系統，其中該複數個溫度包括該電路之該第一導線段之一第一溫度及該電路之該第二導線段之一第二溫度。
  16. 如請求項9之系統，其中該電路在該電路之一單一導線段之故障之後發生故障。
  17. 一種非暫時性電腦可讀媒體，其包括指令，該等指令當藉由一電腦處理器執行時使該處理器： 獲得關於包括一第一導線段及一第二導線段之一電路之電路資料； 獲得描述在一預定時間段期間之該電路之一故障之可靠性資料； 獲得描述該電路之複數個溫度之一熱圖； 使用該電路資料、該可靠性資料及該熱圖來判定該電路之該第一導線段之一第一故障率，其中該第一故障率係該電路之該第一導線段在一預定量時間中發生故障之一概率； 使用該電路資料、該可靠性資料及該熱圖來判定該電路之該第二導線段之一第二故障率； 產生該電路之一模型，該模型描述該電路之該第一導線段之該第一故障率及該電路之該第二導線段之該第二故障率。
  18. 如請求項17之非暫時性電腦可讀媒體，其中該等指令當藉由一電腦處理器執行時進一步使該處理器： 藉由將該電路之該第一導線段之該第一故障率及該電路之該第二導線段之該第二故障率相加而判定一電路故障率。
  19. 如請求項18之非暫時性電腦可讀媒體，其中該等指令當藉由一電腦處理器執行時進一步使該處理器： 識別該電路之一目標故障率，其中該目標故障率描述由一使用者設定之一所欲故障率。
  20. 如請求項19之非暫時性電腦可讀媒體，其中該等指令當藉由一電腦處理器執行時進一步使該處理器： 判定該電路故障率小於該目標故障率； 產生包括該電路之該模型及該電路之一通過結果之一報告，其中該通過結果描述該電路故障率小於該目標故障率。
TW105138634A 2015-11-24 2016-11-24 用於判定電路故障率之方法及系統 TWI630400B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/951,181 2015-11-24
US14/951,181 US10282507B2 (en) 2015-11-24 2015-11-24 Method and system for determining circuit failure rate

Publications (2)

Publication Number Publication Date
TW201725397A TW201725397A (zh) 2017-07-16
TWI630400B true TWI630400B (zh) 2018-07-21

Family

ID=57286831

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105138634A TWI630400B (zh) 2015-11-24 2016-11-24 用於判定電路故障率之方法及系統

Country Status (5)

Country Link
US (2) US10282507B2 (zh)
EP (1) EP3380961B1 (zh)
CN (1) CN108475293B (zh)
TW (1) TWI630400B (zh)
WO (1) WO2017091317A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11599697B2 (en) * 2016-02-22 2023-03-07 Analog Devices, Inc. Virtual evaluation for circuits and systems
US10157258B2 (en) 2016-11-18 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for evaluating failure-in-time
US10572610B2 (en) * 2016-11-23 2020-02-25 Siemens Aktiengesellschaft Method for determining a reliability parameter of a new technical system
US10769330B1 (en) * 2017-03-27 2020-09-08 Cadence Design Systems, Inc. Partitioning a large circuit model for signal electromigration analysis
US10726174B2 (en) * 2017-07-14 2020-07-28 Taiwan Semiconductor Manufacturing Company Ltd. System and method for simulating reliability of circuit design
EP3502720B1 (en) * 2017-12-19 2022-11-09 Nxp B.V. An apparatus for prediction of failure of a functional circuit
EP3738038A1 (en) 2018-01-08 2020-11-18 Renesas Electronics Corporation Design support system and method
CN108229049B (zh) * 2018-01-17 2021-04-09 中国航空综合技术研究所 基于性能模型进行多状态系统任务可靠性建模的方法
US10867109B2 (en) * 2018-08-21 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Electromigration evaluation methodology with consideration of both self-heating and heat sink thermal effects
CN109255173B (zh) * 2018-08-30 2020-12-08 电子科技大学 考虑区间不确定性的结构失效概率区间计算方法
TWI730330B (zh) * 2019-05-24 2021-06-11 瑞昱半導體股份有限公司 具資料傳收機制的電子裝置以及資料傳收方法
US20240346226A1 (en) * 2021-08-24 2024-10-17 Siemens Industry Software Inc. Defectivity quantifer determinations for lithographical circuit fabrication processes through off-target process parameters

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM275360U (en) * 2004-12-09 2005-09-11 Jing-Fen Lin Grease collection structure for blower of kitchen hood
US20060187074A1 (en) * 2003-01-31 2006-08-24 Fmc Tech Limited Monitoring device for a medium voltage overhead line
US20090115426A1 (en) * 2007-11-02 2009-05-07 Cooper Technologies Company Faulted circuit indicator apparatus with transmission line state display and method of use thereof
US20100013632A1 (en) * 2008-07-18 2010-01-21 Salewske Tyson J Transceiver Interface for Power System Monitoring
CN103091593A (zh) * 2013-02-04 2013-05-08 广东电网公司电力调度控制中心 电力通信设备的故障监测方法及装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407653A (en) 1991-06-26 1995-04-18 Brigham And Women's Hospital Evaluation of the multidrug resistance phenotype
US6249898B1 (en) * 1998-06-30 2001-06-19 Synopsys, Inc. Method and system for reliability analysis of CMOS VLSI circuits based on stage partitioning and node activities
US7016794B2 (en) * 1999-03-16 2006-03-21 Lsi Logic Corporation Floor plan development electromigration and voltage drop analysis tool
US6675139B1 (en) * 1999-03-16 2004-01-06 Lsi Logic Corporation Floor plan-based power bus analysis and design tool for integrated circuits
US6578178B2 (en) 2001-09-07 2003-06-10 Sun Microsystems, Inc. Designing integrated circuits to reduce electromigration effects
US6857113B2 (en) * 2002-09-11 2005-02-15 Agilent Technologies, Inc. Process and system for identifying wires at risk of electromigration
US7472363B1 (en) * 2004-01-28 2008-12-30 Gradient Design Automation Inc. Semiconductor chip design having thermal awareness across multiple sub-system domains
US8060851B2 (en) * 2006-10-13 2011-11-15 Verigy (Singapore) Pte. Ltd. Method for operating a secure semiconductor IP server to support failure analysis
US7886238B1 (en) * 2006-11-28 2011-02-08 Cadence Design Systems, Inc. Visual yield analysis of intergrated circuit layouts
US7472038B2 (en) * 2007-04-16 2008-12-30 International Business Machines Corporation Method of predicting microprocessor lifetime reliability using architecture-level structure-aware techniques
US7521952B2 (en) * 2007-07-30 2009-04-21 International Business Machines Corporation Test structure for electromigration analysis and related method
US7797652B2 (en) * 2008-07-17 2010-09-14 International Business Machines Corporation Implementing integrated circuit yield estimation using voronoi diagrams
US8726201B2 (en) * 2010-05-14 2014-05-13 International Business Machines Corporation Method and system to predict a number of electromigration critical elements
US8782577B2 (en) * 2010-07-24 2014-07-15 Cadence Design Systems, Inc. Method, apparatus, and article of manufacture for providing in situ, customizable information in designing electronic circuits with electrical awareness
US8694950B2 (en) * 2010-07-24 2014-04-08 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing electronic circuit designs with electrical awareness
US8356270B2 (en) 2010-10-19 2013-01-15 Advanced Micro Devices, Inc. Interconnect and transistor reliability analysis for deep sub-micron designs
US8407653B1 (en) * 2011-08-25 2013-03-26 Xilinx, Inc. Method and system of estimating a derating factor for soft errors in a circuit
US8631372B2 (en) * 2012-02-10 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. System and method of electromigration mitigation in stacked IC designs
US9323870B2 (en) * 2012-05-01 2016-04-26 Advanced Micro Devices, Inc. Method and apparatus for improved integrated circuit temperature evaluation and IC design
CN102768332A (zh) * 2012-06-28 2012-11-07 工业和信息化部电子第五研究所 电迁移预警电路实时在线监测系统
CN102955881B (zh) * 2012-10-30 2015-06-24 温州大学 一种计算集成电路芯片焊点热疲劳失效概率的方法
CN102955121B (zh) * 2012-10-30 2014-11-19 工业和信息化部电子第五研究所 一种电迁移失效的剩余寿命预测方法和装置
CN103033740B (zh) * 2012-12-20 2015-08-26 工业和信息化部电子第五研究所 集成电路的电迁移预警电路
US20140181780A1 (en) * 2012-12-21 2014-06-26 Advanced Micro Devices, Inc. Electromigration analysis for standard cell based designs
US8943444B2 (en) * 2013-06-20 2015-01-27 International Business Machines Corporation Semiconductor device reliability model and methodologies for use thereof
CN103955568A (zh) * 2014-04-17 2014-07-30 北京航空航天大学 一种基于失效物理的mos器件可靠性仿真评价方法
US20160116527A1 (en) * 2014-10-27 2016-04-28 Qualcomm Incorporated Stochastic and topologically aware electromigration analysis methodology
CN105243245B (zh) * 2015-11-16 2018-05-11 北京航空航天大学 一种基于Petri网的电路模块故障机理相关关系的可靠性建模方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060187074A1 (en) * 2003-01-31 2006-08-24 Fmc Tech Limited Monitoring device for a medium voltage overhead line
TWM275360U (en) * 2004-12-09 2005-09-11 Jing-Fen Lin Grease collection structure for blower of kitchen hood
US20090115426A1 (en) * 2007-11-02 2009-05-07 Cooper Technologies Company Faulted circuit indicator apparatus with transmission line state display and method of use thereof
US20100013632A1 (en) * 2008-07-18 2010-01-21 Salewske Tyson J Transceiver Interface for Power System Monitoring
CN103091593A (zh) * 2013-02-04 2013-05-08 广东电网公司电力调度控制中心 电力通信设备的故障监测方法及装置

Also Published As

Publication number Publication date
US10282507B2 (en) 2019-05-07
US20190258773A1 (en) 2019-08-22
CN108475293B (zh) 2022-04-26
TW201725397A (zh) 2017-07-16
EP3380961B1 (en) 2023-08-30
US10599808B2 (en) 2020-03-24
CN108475293A (zh) 2018-08-31
US20170147738A1 (en) 2017-05-25
EP3380961A1 (en) 2018-10-03
WO2017091317A1 (en) 2017-06-01

Similar Documents

Publication Publication Date Title
TWI630400B (zh) 用於判定電路故障率之方法及系統
US8214190B2 (en) Methodology for correlated memory fail estimations
US7653510B2 (en) Load calculating device and load calculating method
US9805158B1 (en) Efficient extraction of K-sigma corners from Monte Carlo simulation
US8954910B1 (en) Device mismatch contribution computation with nonlinear effects
US20130030730A1 (en) Non-invasive leakage power device characterization of integrated circuits using device grouping and compressive sensing
JP2019105927A (ja) 故障確率算出装置、故障確率算出方法及びプログラム
US10248462B2 (en) Management server which constructs a request load model for an object system, load estimation method thereof and storage medium for storing program
US8813009B1 (en) Computing device mismatch variation contributions
Guan et al. Objective Bayesian analysis for competing risks model with Wiener degradation phenomena and catastrophic failures
US8799732B2 (en) Methodology for correlated memory fail estimations
Fan et al. Bayesian inference of a series system on Weibull step-stress accelerated life tests with dependent masking
CN113946983A (zh) 产品可靠性薄弱环节评估方法、装置和计算机设备
JP5614297B2 (ja) 指標算出プログラム及び方法並びに設計支援装置
Xu et al. A Bayesian method for planning accelerated life testing
Barui et al. Flexible modelling of a bivariate degradation process with a shared frailty and an application to fatigue crack data
Stratigopoulos et al. Multidimensional analog test metrics estimation using extreme value theory and statistical blockade
Mahmoud et al. Testing exponentiality against new better than renewal used in Laplace transform order
JP6070337B2 (ja) 物理故障解析プログラム、物理故障解析方法および物理故障解析装置
US10386395B1 (en) Subcircuit physical level power monitoring technology for real-time hardware systems and simulators
US8301431B2 (en) Apparatus and method for accelerating simulations and designing integrated circuits and other systems
US20160239589A1 (en) Automatic calibration of thermal models
Plankensteiner et al. Bayesian network model with application to smart power semiconductor lifetime data
JP2019053569A (ja) 情報処理装置、情報処理方法、および、プログラム
Dababneh et al. A Virtual Prognostic Tool for Nuclear Power Electronics Reliability