CN104952750A - 一种硅片电学测试的早期侦测系统及方法 - Google Patents

一种硅片电学测试的早期侦测系统及方法 Download PDF

Info

Publication number
CN104952750A
CN104952750A CN201410115031.1A CN201410115031A CN104952750A CN 104952750 A CN104952750 A CN 104952750A CN 201410115031 A CN201410115031 A CN 201410115031A CN 104952750 A CN104952750 A CN 104952750A
Authority
CN
China
Prior art keywords
silicon chip
percent
pass
abnormal
normal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410115031.1A
Other languages
English (en)
Other versions
CN104952750B (zh
Inventor
包巧霞
余志贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410115031.1A priority Critical patent/CN104952750B/zh
Publication of CN104952750A publication Critical patent/CN104952750A/zh
Application granted granted Critical
Publication of CN104952750B publication Critical patent/CN104952750B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Abstract

本发明提供一种硅片电学测试的早期侦测系统及方法，所述早期侦测系统包括：数据采集模块，用于采集硅片电学测试数据，并基于所述测试数据确定出正常硅片及异常硅片；制造路径获取模块，用于获取各该正常硅片及各该异常硅片在工艺机台矩阵中的制造路径；计算模块，用于依据所述制造路径计算出工艺机台矩阵中各个工艺机台的正常硅片通过率及异常硅片通过率；制造路径生成模块，用于依据所述正常硅片通过率及异常硅片通过率生成硅片合适的制造路径。采用本发明的硅片电学测试的早期侦测系统及方法能够自动选择没有异常的制造路径，同时禁用掉表现不好的工艺机台，解决了工艺整合工程师的人工检查的不及时性，并节约了分析数据的时间。

Description

一种硅片电学测试的早期侦测系统及方法
技术领域
本发明属于半导体电学合格测试测试领域，特别是涉及一种硅片电学测试的早期侦测系统及方法。
背景技术
硅片可接受测试(WAT,Wafer Acceptance Test)视为硅片出厂前的最后一道防线，而在WAT的测试下可确保硅片某个程度上的质量与稳定性并确保有缺陷的硅片不会被送到客户手里。而WAT的主要目的是模拟客户所设计的电路，并监控Fab制程的稳定性及增进产品良率，所以WAT对IC设计而言扮演着很重要的角色。而对IC而言，基本的电性参数，例如MOS特性的量测、阻值等，是保证IC是否能正常运作的基本指标。因此在量测基本电性参数应与原本设计之大小相符合的条件下，使得IC在正常情况下可正常运作。由于对Wafer上的IC做C/P(Chip Probe)测试相当的耗时且具有破坏性，因此藉由测试芯片的电性参数來检验Wafer在生产时是否有异常的情况下，可以确保芯片正常而避免低良率，即为WAT最重要的工作。而WAT的另一个重要目的，是希望能通过测试基本电性参数來反映产线上的问题；并藉由在量测当中來判断Metal是否有断线、桥接等问题。否则等测完C/P或做完F/A才知道在线的异常后，已是缓不济急。此外，对C/P值测试而言，其所测试的内容为电路之性能，既使知道故障原因，也很难得知为在线哪一个步骤所造成，而在WAT测试中，我们可以借着测试不同图案(Test Pattern)來立即反应在线哪些或某一步骤可能有问题。因此WAT测试所得的关于在线异常状况的信息能比做C/P测试來得多。而在现阶段中，硅片制造良率的高低为影响产品成本结构及该产业世界竞争优势的主要因素，因此，良率的提升与改善成为半导体产业在制程技术及制程管理上努力研究及改善的目标。
虽然，WAT测试具有上述的多种有点，但是，在实际工作中经常会碰到WAT测试结果已经偏离正常水平但是却没有及时停机台而使异常影响扩大化的情况。另外一方面，由于线上产品的表面形貌或者电路密度和机台定期测试用的硅片（blanket wafer，无复杂的表面形貌或者电路）不同，我们线上用测试硅片来做的定期侦测数据也很难侦测到实际产品的电性能品质。
目前行业内对WAT测试数据分析，是由工艺整合工程师通过每周或者每个月定期检查WAT长期曲线图来实现的，这种方法显然不能实时侦测到电性能的异常。另外，即使工艺整合工程师在定期检查中发现了WAT的异常，也需要时间去分析数据确定出造成异常的机台。这个时间的延误，也会使异常影响扩大化。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种硅片电学测试的早期侦测系统及方法，用于解决现有技术中WAT测试数据分析不能及时侦测电性能的问题。
为实现上述目的及其他相关目的，本发明提供一种硅片电学测试的早期侦测系统，包括：
数据采集模块，用于采集硅片电学测试数据，并基于所述测试数据确定出正常硅片及异常硅片；
制造路径获取模块，用于获取各该正常硅片及各该异常硅片在工艺机台矩阵中的制造路径；
计算模块，用于依据所述制造路径计算出工艺机台矩阵中各个工艺机台的正常硅片通过率及异常硅片通过率；
制造路径生成模块，用于依据所述正常硅片通过率及异常硅片通过率生成硅片合适的制造路径。
作为本发明的硅片电学测试的早期侦测系统的一种优选方案，所述硅片电学测试数据采用一些特殊的参数测试结构替代产品进行电流、电压和电容的测试，以确定硅片电学性能，所述特殊的参数测试结构包括晶体管、各种线宽、电阻率结构、电容结构、接触孔、通孔链、蜿蜒结构、框套框结构，可以用来测试电阻、电压、电容、电流以及开路或短路测试。
作为本发明的硅片电学测试的早期侦测系统的一种优选方案，所述数据采集模块通过基于所述测试数据的比较方法以确定出正常硅片及异常硅片，所述比较方法包括MR1匹配准则，其中，所述MR1匹配准则为某一测试数据的平均值与目标值的差值除以标准差，用于显示实际测试结果偏离目标值的程度。
作为本发明的硅片电学测试的早期侦测系统的一种优选方案，所述制造路径生成模块将各道工艺中正常硅片通过率高且异常硅片通过率低的工艺机台组合生成优先采用的制造路径，以及将各道工艺中异常硅片通过率高且正常硅片通过率低的工艺机台组合生成优先禁用的制造路径。
进一步地，还包括反馈模块，用于将所述优先采用的制造路径及优先禁用的制造路径反馈给制造系统，以优先采用正常硅片通过率高且异常硅片通过率低的工艺机台组合，并优先禁用异常硅片通过率高且正常硅片通过率低的工艺机台组合。
本发明还提供一种硅片电学测试的早期侦测方法，包括步骤：
1）采集硅片电学测试数据，并基于所述测试数据确定出正常硅片及异常硅片；
2）获取各该正常硅片及各该异常硅片在工艺机台矩阵中的制造路径；
3）依据所述制造路径计算出工艺机台矩阵中各个工艺机台的正常硅片通过率及异常硅片通过率；
4）依据所述正常硅片通过率及异常硅片通过率生成硅片合适的制造路径。
作为本发明的硅片电学测试的早期侦测方法的一种优选方案，所述硅片电学测试数据采用一些特殊的参数测试结构替代产品进行电流、电压和电容的测试，以确定硅片电学性能，所述特殊的参数测试结构包括晶体管、各种线宽、电阻率结构、电容结构、接触孔、通孔链、蜿蜒结构、框套框结构，可以用来测试电阻、电压、电容、电流以及开路或短路测试。
作为本发明的硅片电学测试的早期侦测方法的一种优选方案，步骤1）通过基于所述测试数据的比较方法以确定出正常硅片及异常硅片，所述比较方法包括MR1匹配准则，其中，所述MR1匹配准则为某一测试数据的平均值与目标值的差值除以标准差，用于显示实际测试结果偏离目标值的程度。
作为本发明的硅片电学测试的早期侦测方法的一种优选方案，步骤4）将各道工艺中正常硅片通过率高且异常硅片通过率低的工艺机台组合生成优先采用的制造路径，以及将各道工艺中异常硅片通过率高且正常硅片通过率低的工艺机台组合生成优先禁用的制造路径。
进一步地，还包括步骤5）将所述优先采用的制造路径及优先禁用的制造路径反馈给制造系统，以优先采用正常硅片通过率高且异常硅片通过率低的工艺机台组合，并优先禁用异常硅片通过率高且正常硅片通过率低的工艺机台组合。
如上所述，本发明提供一种硅片电学测试的早期侦测系统及方法，所述早期侦测系统包括：数据采集模块，用于采集硅片电学测试数据，并基于所述测试数据确定出正常硅片及异常硅片；制造路径获取模块，用于获取各该正常硅片及各该异常硅片在工艺机台矩阵中的制造路径；计算模块，用于依据所述制造路径计算出工艺机台矩阵中各个工艺机台的正常硅片通过率及异常硅片通过率；制造路径生成模块，用于依据所述正常硅片通过率及异常硅片通过率生成硅片合适的制造路径。采用本发明的硅片电学测试的早期侦测系统及方法能够自动选择没有异常的制造路径，同时禁用掉表现不好的工艺机台，解决了工艺整合工程师的人工检查的不及时性，并节约了分析数据的时间。本发明结构及步骤简单，适用于工业检测。
附图说明
图1显示为本发明的硅片电学测试的早期侦测系统的结构示意图。
图2显示为本发明的硅片电学测试的早期侦测方法的步骤流程示意图。
图3显示为本发明的硅片电学测试的早期侦测系统及方法的一个具体实施方案的所采用的工艺机台矩阵的结构示意图。
元件标号说明
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图1及图3所示，本实施例提供一种硅片电学测试的早期侦测系统，包括：
数据采集模块10，用于采集硅片电学测试数据，并基于所述测试数据确定出正常硅片及异常硅片；
制造路径获取模块20，用于获取各该正常硅片及各该异常硅片在工艺机台矩阵中的制造路径；
计算模块30，用于依据所述制造路径计算出工艺机台矩阵中各个工艺机台的正常硅片通过率及异常硅片通过率；
制造路径生成模块40，用于依据所述正常硅片通过率及异常硅片通过率生成硅片合适的制造路径。
作为示例，所述硅片电学测试数据采用一些特殊的参数测试结构替代产品进行电流、电压和电容的测试，以确定硅片电学性能，所述特殊的参数测试结构包括晶体管、各种线宽、电阻率结构、电容结构、接触孔、通孔链、蜿蜒结构、框套框结构，可以用来测试电阻、电压、电容、电流以及开路或短路测试。
作为示例，所述数据采集模块10通过基于所述测试数据的比较方法以确定出正常硅片及异常硅片，所述比较方法包括MR1匹配准则，其中，所述MR1匹配准则为某一测试数据的平均值与目标值的差值除以标准差，用于显示实际测试结果偏离目标值的程度。
需要说明的是，所述制造路径指的是制造有如MOS器件等的硅片在生产线上所经过的各个工艺机台。所述正常硅片是指所有电学合格测试数据均达到目标值的硅片，所述异常硅片是指有任意一项或以上的电学合格测试数据没有达到目标值的硅片，当异常硅片存在时，可以说明该异常硅片的制造路径中有至少一个工艺机台性能出问题或出现不稳定的情况。
所述正常硅片通过率是指，将每产出一个正常硅片的制造路径的全部机台均记为获得一次正常次数，所述正常硅片通过率的含义就是某一机台所获得的正常次数与通过该机台的硅片总数的比值。所述异常硅片通过率是指，将每产出一个异常硅片的制造路径的全部机台均记获得一次异常次数，所述异常硅片通过率的含义就是某一机台所获得的异常次数与通过该机台的硅片总数的比值。
作为示例，所述制造路径生成模块40将各道工艺中正常硅片通过率高且异常硅片通过率低的工艺机台组合生成优先采用的制造路径，以及将各道工艺中异常硅片通过率高且正常硅片通过率低的工艺机台组合生成优先禁用的制造路径。
进一步地，所述硅片电学测试的早期侦测系统还包括反馈模块50，用于将所述优先采用的制造路径及优先禁用的制造路径反馈给制造系统，以优先采用正常硅片通过率高且异常硅片通过率低的工艺机台组合，并优先禁用异常硅片通过率高且正常硅片通过率低的工艺机台组合。
如图3所示，以硅通孔的阻值参数为例，当该参数出现异常时，与硅通孔光刻工序、硅通孔刻蚀工序、硅通孔粘合工序及硅通孔沉积工序有关，各个工序具有多个工艺机台，在本实施例中，以每个工序具有4个工艺机台为例进行说明，如图3所示，本实施例以图中的多个工艺机台组成的机台矩阵为例进行说明。
首先，采用所述计算模块30，依据所述制造路径计算出工艺机台矩阵中各个工艺机台的正常硅片通过率及异常硅片通过率，工艺机台矩阵中各个工艺机台的正常硅片通过率如图中括号内的数值所示。然后，鉴于每道工序中的各个机台的正常硅片通过率并不一样，因此，可以挑选各道工序中正常硅片通过率高且异常硅片通过率低的机台组成优先采用的制造路径（如图中实线箭头所示），而将各道工序中正常硅片通过率低且异常硅片通过率高的机台组成优先禁用的制造路径（如图中虚线箭头所示），可以非常简便的挑选出黄金通道（正常硅片通过率高且异常硅片通过率低的制造路径），用于制造硅片时的优先选用对象。采用本发明的系统可以大大降低硅片的异常率，提高生产的良率，降低生产成本。
实施例2
如图2及图3所示，本实施例提供一种硅片电学测试的早期侦测方法，包括步骤：
如图2所示，首先进行步骤1）S11，采集硅片电学测试数据，并基于所述测试数据确定出正常硅片及异常硅片。
作为示例，所述硅片电学测试数据采用一些特殊的参数测试结构替代产品进行电流、电压和电容的测试，以确定硅片电学性能，所述特殊的参数测试结构包括晶体管、各种线宽、电阻率结构、电容结构、接触孔、通孔链、蜿蜒结构、框套框结构，可以用来测试电阻、电压、电容、电流以及开路或短路测试。。
作为示例，本步骤采用基于所述测试数据的比较方法以确定出正常硅片及异常硅片，所述比较方法包括MR1匹配准则，其中，所述MR1匹配准则为某一测试数据的平均值与目标值的差值除以标准差，用于显示实际测试结果偏离目标值的程度。
需要说明的是，所述正常硅片是指所有电学合格测试数据均达到目标值的硅片，所述异常硅片是指有任意一项或以上的电学合格测试数据没有达到目标值的硅片。
如图2所示，然后进行步骤2）S12，获取各该正常硅片及各该异常硅片在工艺机台矩阵中的制造路径。
在本实施例中，所述制造路径指的是制造有如MOS器件等的硅片在生产线上所经过的各个工艺机台。另外，当异常硅片存在时，可以说明该异常硅片的制造路径中有至少一个工艺机台性能出问题或出现不稳定的情况。
如图2所示，接着进行步骤3）S13，依据所述制造路径计算出工艺机台矩阵中各个工艺机台的正常硅片通过率及异常硅片通过率。
在本实施例中，所述正常硅片通过率是指，将每产出一个正常硅片的制造路径的全部机台均记为获得一次正常次数，所述正常硅片通过率的含义就是某一机台所获得的正常次数与通过该机台的硅片总数的比值。所述异常硅片通过率是指，将每产出一个异常硅片的制造路径的全部机台均记获得一次异常次数，所述异常硅片通过率的含义就是某一机台所获得的异常次数与通过该机台的硅片总数的比值。
如图2所示，最后进行步骤4）S14，依据所述正常硅片通过率及异常硅片通过率生成硅片合适的制造路径。
作为示例，本步骤将各道工艺中正常硅片通过率高且异常硅片通过率低的工艺机台组合生成优先采用的制造路径，以及将各道工艺中异常硅片通过率高且正常硅片通过率低的工艺机台组合生成优先禁用的制造路径。
作为示例，所述硅片电学测试的早期侦测方法还包括步骤5）S15将所述优先采用的制造路径及优先禁用的制造路径反馈给制造系统，以优先采用正常硅片通过率高且异常硅片通过率低的工艺机台组合，并优先禁用异常硅片通过率高且正常硅片通过率低的工艺机台组合。
如图3所示，以硅通孔的阻值参数为例，当该参数出现异常时，与硅通孔光刻工序、硅通孔刻蚀工序、硅通孔粘合工序及硅通孔沉积工序有关，各个工序具有多个工艺机台，在本实施例中，以每个工序具有4个工艺机台为例进行说明，如图3所示，本实施例以图中的多个工艺机台组成的机台矩阵为例进行说明。
首先，依据所述制造路径计算出工艺机台矩阵中各个工艺机台的正常硅片通过率及异常硅片通过率，工艺机台矩阵中各个工艺机台的正常硅片通过率如图中括号内的数值所示。然后，鉴于每道工序中的各个机台的正常硅片通过率并不一样，因此，可以挑选各道工序中正常硅片通过率高且异常硅片通过率低的机台组成优先采用的制造路径（如图中实线箭头所示），而将各道工序中正常硅片通过率低且异常硅片通过率高的机台组成优先禁用的制造路径（如图中虚线箭头所示），可以非常简便的挑选出黄金通道（正常硅片通过率最高的制造路径），用于制造硅片时的优先选用对象。采用本发明的方法可以大大降低硅片的异常率，提高生产的良率，降低生产成本。
如上所述，本发明提供一种硅片电学测试的早期侦测系统及方法，所述早期侦测系统包括：数据采集模块10，用于采集硅片电学测试数据，并基于所述测试数据确定出正常硅片及异常硅片；制造路径获取模块20，用于获取各该正常硅片及各该异常硅片在工艺机台矩阵中的制造路径；计算模块30，用于依据所述制造路径计算出工艺机台矩阵中各个工艺机台的正常硅片通过率及异常硅片通过率；制造路径生成模块40，用于依据所述正常硅片通过率及异常硅片通过率生成硅片合适的制造路径。采用本发明的硅片电学测试的早期侦测系统及方法能够自动选择没有异常的制造路径，同时禁用掉表现不好的工艺机台，解决了工艺整合工程师的人工检查的不及时性，并节约了分析数据的时间，且可以大大降低硅片的异常情况。本发明结构及步骤简单，适用于工业检测。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种硅片电学测试的早期侦测系统，其特征在于，包括： 
数据采集模块，用于采集硅片电学测试数据，并基于所述测试数据确定出正常硅片及异常硅片； 
制造路径获取模块，用于获取各该正常硅片及各该异常硅片在工艺机台矩阵中的制造路径； 
计算模块，用于依据所述制造路径计算出工艺机台矩阵中各个工艺机台的正常硅片通过率及异常硅片通过率； 
制造路径生成模块，用于依据所述正常硅片通过率及异常硅片通过率生成硅片合适的制造路径。 
2.根据权利要求1所述的硅片电学测试的早期侦测系统，其特征在于：所述硅片电学测试数据采用一些特殊的参数测试结构替代产品进行电流、电压和电容的测试，以确定硅片电学性能，所述特殊的参数测试结构包括晶体管、各种线宽、电阻率结构、电容结构、接触孔、通孔链、蜿蜒结构、框套框结构，可以用来测试电阻、电压、电容、电流以及开路或短路测试。 
3.根据权利要求1所述的硅片电学测试的早期侦测系统，其特征在于：所述数据采集模块通过基于所述测试数据的比较方法以确定出正常硅片及异常硅片，所述比较方法包括MR1匹配准则，其中，所述MR1匹配准则为某一测试数据的平均值与目标值的差值除以标准差，用于显示实际测试结果偏离目标值的程度。 
4.根据权利要求1所述的沟硅片电学测试的早期侦测系统，其特征在于：所述制造路径生成模块将各道工艺中正常硅片通过率高且异常硅片通过率低的工艺机台组合生成优先采用的制造路径，以及将各道工艺中异常硅片通过率高且正常硅片通过率低的工艺机台组合生成优先禁用的制造路径。 
5.根据权利要求4所述的硅片电学测试的早期侦测系统，其特征在于：还包括反馈模块，用于将所述优先采用的制造路径及优先禁用的制造路径反馈给制造系统，以优先采用正常硅片通过率高且异常硅片通过率低的工艺机台组合，并优先禁用异常硅片通过率高且正常硅片通过率低的工艺机台组合。 
6.一种硅片电学测试的早期侦测方法，其特征在于，包括步骤： 
1）采集硅片电学测试数据，并基于所述测试数据确定出正常硅片及异常硅片； 
2）获取各该正常硅片及各该异常硅片在工艺机台矩阵中的制造路径； 
3）依据所述制造路径计算出工艺机台矩阵中各个工艺机台的正常硅片通过率及异常硅片通过率； 
4）依据所述正常硅片通过率及异常硅片通过率生成硅片合适的制造路径。 
7.根据权利要求6所述的硅片电学测试的早期侦测方法，其特征在于：所述硅片电学测试数据采用一些特殊的参数测试结构替代产品进行电流、电压和电容的测试，以确定硅片电学性能，所述特殊的参数测试结构包括晶体管、各种线宽、电阻率结构、电容结构、接触孔、通孔链、蜿蜒结构、框套框结构，可以用来测试电阻、电压、电容、电流以及开路或短路测试。 
8.根据权利要求6所述的硅片电学测试的早期侦测方法，其特征在于：步骤1）通过基于所述测试数据的比较方法以确定出正常硅片及异常硅片，所述比较方法包括MR1匹配准则，其中，所述MR1匹配准则为某一测试数据的平均值与目标值的差值除以标准差，用于显示实际测试结果偏离目标值的程度。 
9.根据权利要求6所述的硅片电学测试的早期侦测方法，其特征在于：步骤4）将各道工艺中正常硅片通过率高且异常硅片通过率低的工艺机台组合生成优先采用的制造路径，以及将各道工艺中异常硅片通过率高且正常硅片通过率低的工艺机台组合生成优先禁用的制造路径。 
10.根据权利要求9所述的硅片电学测试的早期侦测方法，其特征在于：还包括步骤5）将所述优先采用的制造路径及优先禁用的制造路径反馈给制造系统，以优先采用正常硅片通过率高且异常硅片通过率低的工艺机台组合，并优先禁用异常硅片通过率高且正常硅片通过率低的工艺机台组合。 
CN201410115031.1A 2014-03-26 2014-03-26 一种硅片电学测试的早期侦测系统及方法 Active CN104952750B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410115031.1A CN104952750B (zh) 2014-03-26 2014-03-26 一种硅片电学测试的早期侦测系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410115031.1A CN104952750B (zh) 2014-03-26 2014-03-26 一种硅片电学测试的早期侦测系统及方法

Publications (2)

Publication Number Publication Date
CN104952750A true CN104952750A (zh) 2015-09-30
CN104952750B CN104952750B (zh) 2017-11-24

Family

ID=54167317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410115031.1A Active CN104952750B (zh) 2014-03-26 2014-03-26 一种硅片电学测试的早期侦测系统及方法

Country Status (1)

Country Link
CN (1) CN104952750B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112163799A (zh) * 2020-12-02 2021-01-01 晶芯成(北京)科技有限公司 半导体产品的良率分析方法及良率分析系统
CN113505344A (zh) * 2021-07-16 2021-10-15 长鑫存储技术有限公司 机台插槽的异常侦测方法、修复方法和异常侦测系统
CN116453982A (zh) * 2023-06-16 2023-07-18 合肥中恒微半导体有限公司 一种绝缘栅双极晶体管生产控制系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118422A (zh) * 2006-08-02 2008-02-06 力晶半导体股份有限公司 半导体制造的虚拟量测预估与建立预估模型的方法与系统
CN101345183A (zh) * 2007-07-10 2009-01-14 力晶半导体股份有限公司 反应室性能分析方法以及相关的性能分析系统
CN101581930A (zh) * 2008-02-05 2009-11-18 台湾积体电路制造股份有限公司 实现自动虚拟量测的创新方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118422A (zh) * 2006-08-02 2008-02-06 力晶半导体股份有限公司 半导体制造的虚拟量测预估与建立预估模型的方法与系统
CN101345183A (zh) * 2007-07-10 2009-01-14 力晶半导体股份有限公司 反应室性能分析方法以及相关的性能分析系统
CN101581930A (zh) * 2008-02-05 2009-11-18 台湾积体电路制造股份有限公司 实现自动虚拟量测的创新方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112163799A (zh) * 2020-12-02 2021-01-01 晶芯成(北京)科技有限公司 半导体产品的良率分析方法及良率分析系统
CN113505344A (zh) * 2021-07-16 2021-10-15 长鑫存储技术有限公司 机台插槽的异常侦测方法、修复方法和异常侦测系统
CN113505344B (zh) * 2021-07-16 2023-08-29 长鑫存储技术有限公司 机台插槽的异常侦测方法、修复方法和异常侦测系统
CN116453982A (zh) * 2023-06-16 2023-07-18 合肥中恒微半导体有限公司 一种绝缘栅双极晶体管生产控制系统及方法
CN116453982B (zh) * 2023-06-16 2023-09-05 合肥中恒微半导体有限公司 一种绝缘栅双极晶体管生产控制系统及方法

Also Published As

Publication number Publication date
CN104952750B (zh) 2017-11-24

Similar Documents

Publication Publication Date Title
US20210231584A1 (en) Smart defect calibration system in semiconductor wafer manufacturing
US7975245B2 (en) Computer-implemented methods for determining if actual defects are potentially systematic defects or potentially random defects
US8417477B2 (en) Methods and apparatus for local outlier detection
JP5907649B2 (ja) データ解析のための方法および装置
TWI639203B (zh) 診斷半導體晶圓之方法以及系統
US7386420B2 (en) Data analysis method for integrated circuit process and semiconductor process
CN103336239B (zh) 晶圆测试的方法
US6392434B1 (en) Method for testing semiconductor wafers
US11688052B2 (en) Computer assisted weak pattern detection and quantification system
CN104952750A (zh) 一种硅片电学测试的早期侦测系统及方法
US7991497B2 (en) Method and system for defect detection in manufacturing integrated circuits
Hessinger et al. Data mining for significance in yield-defect correlation analysis
CN108344936B (zh) 一种功率半导体器件的测试方法
US6539272B1 (en) Electric device inspection method and electric device inspection system
US6885955B1 (en) Semiconductor process yield analysis based on evaluation of parametric relationship
JP2007188968A (ja) ウエーハマップデータの解析方法および解析プログラム
CN108231619B (zh) 用于功率半导体芯片的检测方法
CN104124235A (zh) 测试结构及其测试方法
CN109308395A (zh) 基于lof-knn算法的晶圆级空间测量参数异常识别方法
JP2003282665A (ja) 半導体不良解析ツール、システム、不要解析方法および半導体装置の製造方法
TWI618937B (zh) 積體電路測試方法
US20050197728A1 (en) Feature targeted inspection
JP2004096121A (ja) 半導体不良解析方法及び半導体不良原因絞込み方法
de Vries Methods to quantify the detection probability of killing defects
TW200901348A (en) Failure test method for semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant