TWI618937B - 積體電路測試方法 - Google Patents

Abstract

本發明揭露了一種積體電路測試方法，其一實施例包含下列步驟：產生N種測試圖樣，該N為大於1的整數；依據該N種測試圖樣測試M個晶片的每一個，產生N×M筆靜態直流電流值，其中該M個晶片的每一個關聯於依據該N種測試圖樣所產生的N筆靜態直流電流值，該N種測試圖樣的每一種關聯於依據該M個晶片所產生的M筆靜態直流電流值，該M為正整數；依據該N種測試圖樣的每一種的M筆靜態直流電流值產生一參考值，再依所產生的N筆參考值以及一預設排序規則來得到該N種測試圖樣的參考順序；依據該N種測試圖樣的參考順序來排序該N×M筆靜態直流電流值，進而依據排序後的該N×M筆靜態直流電流值來產生一靜態直流電流範圍；以及基於該靜態直流電流範圍與該N×M筆靜態直流電流值來進行分析以判斷是否有任何不良晶片存在於該M個晶片中。

Description

積體電路測試方法

本發明是關於測試方法，尤其是關於積體電路之測試方法。

積體電路於出廠前須歷經許多測試以確保品質。靜態直流電流測試（IDDQ testing）是一種用於測試積體電路（例如互補式金氧半導體（CMOS）積體電路）之缺陷（defect）是否存在的方法。對一個正常的積體電路而言，在靜態（Quiescent）狀態下，僅會有微小漏電流的產生；但對一個具有缺陷的積體電路而言，其缺陷會使元件（例如CMOS元件）跟電源端（VDD）或是接地端（GND）形成短路（short circuit），因此在靜態狀態下，電源端到接地端的大直流電流會被測量到，測到大直流電流意味著受測的積體電路具有缺陷。上述靜態狀態是指電路未處於切換（switching）狀態，且電路的輸入被保持固定。

然而，由於積體電路製程的發展導致積體電路的尺寸縮小，靜態直流電流從而縮小到接近一般漏電流的大小，因此傳統的靜態直流電流測試可能無法準確地分辨正常與異常的積體電路，有鑑於此，部分目前技術會進一步利用靜態直流電流的差異值（delta IDDQ）來觀察在不同的測試圖樣下靜態直流電流的變化趨勢，從而分析缺陷是否存在。上述靜態直流電流的差異值通常是當前測試圖樣下一積體電路的靜態直流電流值減去前一測試圖樣下該積體電路的靜態直流電流值。

承上所述，即便利用靜態直流電流的差異值來進行分析，由於靜態直流電流的差異值是依據前後二個測試圖樣而產生，若前後二個測試圖樣對所量測到的靜態直流電流之大小的影響是隨機的或未經排序的，則由此產生的靜態直流電流的差異值的分佈也會是隨機的或未經排序的，利用這樣的靜態直流電流的差異值所得到的分析結果往往不甚準確，其可能導致正常/異常的積體電路被誤認為異常/正常。

鑑於先前技術之不足，本發明之一目的在於提供一種積體電路測試方法，以提高測試的準確度。

本發明揭露了一種積體電路測試方法，其一實施例包含下列步驟：產生N種測試圖樣，其中該N為大於1的整數；依據該N種測試圖樣測試M個晶片的每一個，從而產生N×M筆靜態直流電流值，其中該M個晶片的每一個關聯於依據該N種測試圖樣所產生的N筆靜態直流電流值，該N種測試圖樣的每一種關聯於依據該M個晶片所產生的M筆靜態直流電流值，該M為正整數；依據該N種測試圖樣的每一種的M筆靜態直流電流值產生一參考值，再依所產生的N筆參考值以及一預設排序規則來得到該N種測試圖樣的參考順序；依據該N種測試圖樣的參考順序來排序該N×M筆靜態直流電流值，進而依據排序後的該N×M筆靜態直流電流值來產生一靜態直流電流範圍；以及基於該靜態直流電流範圍與該N×M筆靜態直流電流值來進行分析，以判斷是否有任何不良晶片存在於該M個晶片中。

上述積體電路測試方法之另一實施例包含下列步驟：產生N種測試圖樣，其中該N為大於1的整數；依據該N種測試圖樣測試複數個晶片，從而產生該複數個晶片之一靜態直流電流差異值分佈，其中測試該複數個晶片之步驟包含依據該N種測試圖樣測試一第一晶片以產生N筆靜態直流電流值，以及包含依據該N筆靜態直流電流值產生N'筆靜態直流電流差異值，其中該N'等於該N或(N-1)；判斷該靜態直流電流差異值分佈是否有明顯的分群現象；以及若判斷該靜態直流電流差異值分佈有明顯的分群現象，依據該N'筆靜態直流電流差異值產生一靜態直流電流範圍，並依據該靜態直流電流範圍來檢視該N'筆靜態直流電流差異值，以判斷該第一晶片是否為不良晶片。

有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

本發明揭露了一種積體電路測試方法，能夠相對準確地判斷一積體電路是否有缺陷。

請參閱圖1，其是本發明之積體電路測試方法之一實施例的示意圖。如圖1所示，該實施例包含下列步驟： 步驟S110：產生N種測試圖樣（pattern）（或說N組測試訊號，每組測試訊號對應一種電路運作設定），其中該N為大於1的整數。本步驟可利用一自動測試圖樣產生軟體（automatic test pattern generator, ATPG）產生該N種測試圖樣，並輸出該些圖樣至一自動測試機台（automatic test equipment, ATE）。上述自動測試圖樣產生軟體與自動測試機台為本領域人士所熟知，其細節在此予以省略。 步驟S120：依據該N種測試圖樣測試M個晶片的每一個，從而產生N×M筆靜態直流電流值（IDDQ），其中該M個晶片的每一個關聯於依據該N種測試圖樣所產生的N筆靜態直流電流值，該N種測試圖樣的每一種關聯於依據該M個晶片所產生的M筆靜態直流電流值，該M為正整數（例如大於1的整數）。本步驟可藉由前述自動測試機台來執行。依步驟S120所產生的N×M筆靜態直流電流值之分佈的一範例如圖2所示，其中橫軸的不同數值代表不同測試圖樣，縱軸的數值代表靜態直流電流值（毫安培），不同樣式的線條（佐以不同符號例如三角形符號、方形符號等等）代表不同的受測晶片。 步驟S130：依據該N種測試圖樣的每一種的M筆靜態直流電流值產生一參考值，再依所產生的N筆參考值以及一預設排序規則來得到該N種測試圖樣的參考順序。產生上述參考值之步驟的一範例包含：依據該M筆靜態直流電流值的平均值以及依據該M筆靜態直流電流值之標準差的K倍來產生該參考值，其中該K為整數或分數，例如是不小於0之整數或分數。在實施為可能的情形下，該K可以是負數。前述預設排序規則之一範例為一遞增排序規則，然而，其它規則像是一遞減排序規則亦得為步驟S130採用。步驟S130可藉由一運算裝置（例如一電腦）來執行。 步驟S140：依據該N種測試圖樣的參考順序來排序該N×M筆靜態直流電流值，進而依據排序後的該N×M筆靜態直流電流值來產生一靜態直流電流範圍。步驟S140可藉由一運算裝置（例如一電腦）來執行。依步驟S140排序圖2之N×M筆靜態直流電流值後所得到的分佈圖如圖3所示，相較於圖2，圖3能夠較清楚地顯示不同晶片的靜態直流電流值的差異。 步驟S150：基於該靜態直流電流範圍與該N×M筆靜態直流電流值來進行分析以判斷是否有任何不良晶片存在於該M個晶片中。舉例而言，本步驟可依據該靜態直流電流範圍來檢視該N×M筆靜態直流電流值之衍生值（例如後述之N'×M筆靜態直流電流差異值（delta IDDQ）），以將超出該靜態直流電流範圍之該衍生值所對應的晶片判斷為不良晶片。步驟S150可藉由前述自動測試機台來執行。

請參閱圖4，於步驟S140中，產生該靜態直流電流範圍之步驟的一範例包含： 步驟S410：依據排序後的該N×M筆靜態直流電流值產生N'×M筆靜態直流電流差異值，其中該N'等於該N或(N-1)。在給予相同的N×M筆靜態直流電流值的情形下，依據排序前的該N×M筆靜態直流電流值所產生的靜態直流電流差異值之分佈圖的一範例如圖5所示，依據排序後的該N×M筆靜態直流電流值所產生的靜態直流電流差異值之分佈圖的一範例如圖6所示，相較於圖5，圖6能夠較清楚地顯示不同晶片的靜態直流電流差異值的差別。 步驟S420：依據該N'×M筆靜態直流電流差異值來產生該靜態直流電流範圍。本步驟可依據該N'×M筆靜態直流電流差異值之平均值以及依據該N'×M筆靜態直流電流差異值之標準差的K倍來產生該靜態直流電流範圍，其中該K為整數或分數，例如該K為3至9之間的整數。舉例而言，該靜態直流電流範圍之上限為該N'×M筆靜態直流電流差異值之平均值加上該N'×M筆靜態直流電流差異值之標準差的6倍（平均值+6×標準差），下限為該平均值減去該標準差的6倍（平均值-6×標準差）。

請參閱圖7，圖4之步驟S410的一範例包含： 步驟S710：在該N種測試圖樣的參考順序下，將該N種測試圖樣的第X組所關聯的M筆靜態直流電流值分別減去該N種測試圖樣的第(X-1)組所關聯的M筆靜態直流電流值，以得到該N'×M筆靜態直流電流差異值中的一組差異值包含M筆資料，從而依據該X的所有可能值來得到該N'×M筆靜態直流電流差異值中的(N-1)組差異值包含(N-1)×M筆靜態直流電流差異值，其中該X為大於1且不大於該N的正整數。舉例而言，若該N種測試圖樣的第X組所關聯的M筆靜態直流電流值為0.5、0.4、0.6、0.3以及該N種測試圖樣的第(X-1)組所關聯的M筆靜態直流電流值為0.3、0.4、0.3、0.5，則相減後所得到的一組差異值為0.2、0、0.3、-0.2。 步驟S720：若該N'等於該N，依據一預設規則補上M筆靜態直流電流差異值（例如補上數值為0的M筆靜態直流電流差異值），以得到N×M筆靜態直流電流差異值。

如圖8之示範性的靜態直流電流值分佈圖與圖9之示範性的靜態直流電流差異值分佈圖所示，由於某一（或某些）測試圖樣的影響，圖8之靜態直流電流值之分佈於該某一（或某些）測試圖樣後出現發散現象，圖9之不同晶片的靜態直流電流差異值於該某一（或某些）測試圖樣下的差別相當大，上述特徵會使前述靜態直流電流範圍之決定嚴重地受到該某一（或某些）測試圖樣的影響，從而產生偏差。為解決上述問題，如圖10所示，圖4之步驟S420的一範例可包含： 步驟S1010：判斷圖7之(N-1)組差異值之每一組的標準差是否達到一門檻（例如大於或等於該門檻），若該(N-1)組差異值中有某一組的標準差達到該門檻，移除該某一組差異值以依據其它組差異值來產生該靜態直流電流範圍。移除該某一組差異值後的靜態直流電流差異值分佈圖如圖11所示，相較於圖9，圖11排除了特定測試圖樣所帶來的劇烈影響，進而反映了較準確的分析結果。前述門檻可經由下列步驟計算而得：計算該(N-1)組差異值之每一組的標準差，以得到(N-1)個標準差；依據該(N-1)個標準差之平均值以及依據該(N-1)個標準差之標準差的K倍來產生該門檻，其中該K為整數或分數，例如為不小於0之整數或分數。在實施為可能的前提下，該K也可以是負數。舉例而言，該門檻等於該(N-1)個標準差之平均值加上該(N-1)個標準差之標準差的K倍，該K為介於1至3之間的數值。

值得注意的是，前揭分佈圖之呈現及/或數值分析之操作可應用或不應用正規化（normalization）處理，由於正規化處理為本領域所習知，故其細節在此予以省略。

請參閱圖12，其是本發明之積體電路測試方法之另一實施例的示意圖，本實施例與圖1之實施例的差異在於本實施例無需對測試圖樣進行排序（然此並非限制），而是依個別測試圖樣來決定該個別測試圖樣專用的靜態直流電流範圍。如圖12所示，本實施例包含下列步驟： 步驟S1210：產生N種測試圖樣，其中該N為大於1的整數。本步驟可利用一自動測試圖樣產生裝置產生該N種測試圖樣，並輸出該些圖樣至一自動測試機台。 步驟S1220：依據該N種測試圖樣測試複數個晶片，從而產生該複數個晶片之一靜態直流電流差異值分佈，其中測試該複數個晶片之步驟包含：依據該N種測試圖樣測試一第一晶片以產生N筆靜態直流電流值；以及依據該N筆靜態直流電流值產生N'筆靜態直流電流差異值，其中該N'等於該N或(N-1)。本步驟可藉由前述自動測試機台來執行。上述測試該第一晶片以產生靜態直流電流差異值的方式同樣可用來測試該複數個晶片中的其它晶片以產生每一晶片的靜態直流電流差異值。 步驟S1230：判斷該靜態直流電流差異值分佈是否有明顯的分群現象（例如判斷該靜態直流電流差異值分佈是否區分為至少二個群組）。本步驟中，在同一測試圖樣下，屬於同一群組的任意二晶片的靜電直流電流差異值的差會小於屬於不同群組的任意二晶片的靜電直流電流差異值的差。舉例而言，如圖13所示，在某些測試圖樣下，靜態直流電流差異值出現明顯分群的現象，其中該至少二個群組包含一第一群組與一第二群組，該複數個晶片中的P個屬於該第一群組，該複數個晶片中的Q個屬於該第二群組，該P與該Q的每一個不小於該複數個晶片之總數的30%~40%，且該P與該Q均為正整數。 步驟S1240：若判斷該靜態直流電流差異值分佈區分為至少二個群組，依據該N'筆靜態直流電流差異值產生一靜態直流電流範圍，並依據該靜態直流電流範圍來檢視該N'筆靜態直流電流差異值，以判斷步驟S1220所述之第一晶片是否為不良晶片。上述判斷該第一晶片是否為不良晶片的方式同樣可用來判斷該複數個晶片中的其它晶片是否為不良晶片。

由於本領域具有通常知識者能夠參酌圖1、圖4、圖7等等之實施例的說明來瞭解圖12之實施例的實施細節與變化，亦即前述實施例之技術特徵均可合理應用於本實施例中，因此，在不影響本實施例之揭露要求與可實施性的前提下，重複及冗餘之說明在此予以節略。

綜上所述，本發明之積體電路測試方法能夠依據測試圖樣的參考順序來進行分析，從而相對準確地判斷一積體電路是否有缺陷；本發明之積體電路測試方法亦能夠在靜態直流電流差異值分佈出現分群情形時，依個別測試圖樣來決定該個別測試圖樣專用的靜態直流電流範圍以進行準確的分析。

雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

S110~S150‧‧‧步驟

S410~S420‧‧‧步驟

S710~S720‧‧‧步驟

S1010‧‧‧步驟

S1210~S1240‧‧‧步驟

［圖1］顯示本發明之積體電路測試方法之一實施例的流程圖； ［圖2］顯示依圖1之步驟S120所得到的靜態直流電流值之分佈圖； ［圖3］顯示依圖1之步驟S140所得到的靜態直流電流值之分佈圖； ［圖4］顯示圖1之步驟S140中產生靜態直流電流範圍之一範例； ［圖5］顯示依據排序前的N×M筆靜態直流電流值所產生的靜態直流電流差異值之分佈圖； ［圖6］顯示依據排序後的N×M筆靜態直流電流值所產生的靜態直流電流差異值之分佈圖； ［圖7］顯示圖4之步驟S410的一範例； ［圖8］顯示受特定測試圖樣之劇烈影響的靜態直流電流值分佈圖； ［圖9］顯示受特定測試圖樣之劇烈影響的靜態直流電流差異值分佈圖； ［圖10］顯示圖4之步驟S420的一範例用於解決受特定測試圖樣之劇烈影響的問題； ［圖11］顯示採用圖10之方法的靜態直流電流差異值分佈圖； ［圖12］顯示本發明之積體電路測試方法之另一實施例的流程圖；以及 ［圖13］顯示靜態直流電流差異值之分佈區分為至少二個群組。

Claims (10)

1. 一種積體電路測試方法，包含下列步驟：產生N種測試圖樣(pattern)，其中該N為大於1的整數；依據該N種測試圖樣測試M個晶片的每一個，從而產生N×M筆靜態直流電流值，其中該M個晶片的每一個關聯於依據該N種測試圖樣所產生的N筆靜態直流電流值，該N種測試圖樣的每一種關聯於依據該M個晶片所產生的M筆靜態直流電流值，該M為正整數；依據該N種測試圖樣的每一種的M筆靜態直流電流值產生一參考值，再依所產生的N筆參考值以及一預設排序規則來得到該N種測試圖樣的參考順序；依據該N種測試圖樣的參考順序來排序該N×M筆靜態直流電流值，進而依據排序後的該N×M筆靜態直流電流值來產生一靜態直流電流範圍，其中產生該靜態直流電流範圍之步驟包含：依據排序後的該N×M筆靜態直流電流值產生N'×M筆靜態直流電流差異值，其中該N'等於該N或(N-1)；以及依據該N'×M筆靜態直流電流差異值來產生該靜態直流電流範圍；以及基於該靜態直流電流範圍與該N×M筆靜態直流電流值來進行分析以判斷是否有任何不良晶片存在於該M個晶片中。
2. 如申請專利範圍第1項所述之方法，其中若該N'等於該N，依據一預設規則補上M筆靜態直流電流差異值，以得到N×M筆靜態直流電流差異值。
3. 如申請專利範圍第1項所述之方法，其中產生該靜態直流電流範圍之步驟進一步包含： 依據該N'×M筆靜態直流電流差異值之平均值以及依據該N'×M筆靜態直流電流差異值之標準差的K倍來產生該靜態直流電流範圍，其中該K為整數或分數。
4. 如申請專利範圍第1項所述之方法，其中產生該N'×M筆靜態直流電流差異值的步驟包含：在該N種測試圖樣的參考順序下，將該N種測試圖樣的第X組所關聯的M筆靜態直流電流值分別減去該N種測試圖樣的第(X-1)組所關聯的M筆靜態直流電流值，以得到該N'×M筆靜態直流電流差異值中的一組差異值包含M筆資料，從而依據該X的所有可能值來得到該N'×M筆靜態直流電流差異值中的(N-1)組差異值包含(N-1)×M筆靜態直流電流差異值，其中該X為大於1且不大於該N的正整數；以及若該N'等於該N，依據一預設規則補上M筆靜態直流電流差異值，以得到N×M筆靜態直流電流差異值。
5. 如申請專利範圍第4項所述之方法，進一步包含：判斷該(N-1)組差異值之每一組的標準差是否達到一門檻，若該(N-1)組差異值中有某一組的標準差達到該門檻，移除該某一組差異值以依據其它組差異值來產生該靜態直流電流範圍。
6. 如申請專利範圍第5項所述之方法，其中判斷該某一組的標準差是否達到該門檻之步驟包含：計算該(N-1)組差異值之每一組的標準差，以得到(N-1)個標準差；依據該(N-1)個標準差之平均值以及依據該(N-1)個標準差之標準差的K倍來產生該門檻，其中該K為整數或分數。
7. 如申請專利範圍第1項所述之方法，其中依據該N種測試圖樣的每一種的M筆靜態直流電流值產生該參考值之步驟包含：依據該M筆靜態直流電流值的平均值以及依據該M筆靜態直流電流值之標準差的K倍來產生該參考值，其中該K為整數或分數。
8. 如申請專利範圍第1項所述之方法，其中該預設排序規則為一遞增排序規則。
9. 一種積體電路測試方法，包含下列步驟：產生N種測試圖樣(pattern)，其中該N為大於1的整數；依據該N種測試圖樣測試複數個晶片，從而產生該複數個晶片之一靜態直流電流差異值分佈，其中測試該複數個晶片之步驟包含：依據該N種測試圖樣測試一第一晶片以產生N筆靜態直流電流值；以及依據該N筆靜態直流電流值產生N'筆靜態直流電流差異值，其中該N'等於該N或(N-1)；判斷該靜態直流電流差異值分佈是否區分為至少二個群組；以及若判斷該靜態直流電流差異值分佈區分為至少二個群組，依據該N'筆靜態直流電流差異值產生一靜態直流電流範圍，並依據該靜態直流電流範圍來檢視該N'筆靜態直流電流差異值，以判斷該第一晶片是否為不良晶片。
10. 如申請專利範圍第9項所述之方法，其中該至少二個群組包含一第一群組與一第二群組，該複數個晶片中的P個屬於該第一群組，該複數個晶片中的Q個屬於該第二群組，該P與該Q的每一個不小於該複數個晶片之總數的30%，且該P與該Q均為正整數。