JPH1125147A - 集積回路の故障検証方法 - Google Patents
集積回路の故障検証方法Info
- Publication number
- JPH1125147A JPH1125147A JP9181438A JP18143897A JPH1125147A JP H1125147 A JPH1125147 A JP H1125147A JP 9181438 A JP9181438 A JP 9181438A JP 18143897 A JP18143897 A JP 18143897A JP H1125147 A JPH1125147 A JP H1125147A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- failure
- block
- rate
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 チップ内におけるマスクパターン密度の分布
に着目し、物理的な故障発生率に応じた新たな故障検出
率を算出することにより、高精度かつ高効率の検査を可
能ならしめ、初期不良の低減に寄与する。 【解決手段】 検査対象の集積回路のマスクパターンを
作成した際のフロアプラン又はレイアウト情報から物理
的なパラメーターを抽出し、得られたパラメータと故障
シミュレータ又は自動テストパターン生成装置から得ら
れる故障検出率とに基づいて、物理的な故障発生率に応
じた新たな故障検出率を算出する。
に着目し、物理的な故障発生率に応じた新たな故障検出
率を算出することにより、高精度かつ高効率の検査を可
能ならしめ、初期不良の低減に寄与する。 【解決手段】 検査対象の集積回路のマスクパターンを
作成した際のフロアプラン又はレイアウト情報から物理
的なパラメーターを抽出し、得られたパラメータと故障
シミュレータ又は自動テストパターン生成装置から得ら
れる故障検出率とに基づいて、物理的な故障発生率に応
じた新たな故障検出率を算出する。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路の効率的
かつ高精度な故障検証方法に関する。
かつ高精度な故障検証方法に関する。
【０００２】
【従来の技術】集積回路の製造プロセスにおいて、例え
ばマスクに微細な異物が付着すると、その付着部分でパ
ターンブリッジ等の不良が生じ得る。このような不良は
一般に、集積回路の検査工程で、所定のテストパターン
を用いて入出力信号を調べることにより検出される。こ
のようなテストパターンを回路図等の情報に基づいて自
動的に生成する自動テストパターン生成装置（ＡＴＰ
Ｇ）も良く知られている。
ばマスクに微細な異物が付着すると、その付着部分でパ
ターンブリッジ等の不良が生じ得る。このような不良は
一般に、集積回路の検査工程で、所定のテストパターン
を用いて入出力信号を調べることにより検出される。こ
のようなテストパターンを回路図等の情報に基づいて自
動的に生成する自動テストパターン生成装置（ＡＴＰ
Ｇ）も良く知られている。
【０００３】しかし、高度の集積回路にあっては、コス
トに見合う検査時間の制限から、実行するテストパター
ンの数も限られる。そこで、いかに短時間で効率的に集
積回路の不良（以下、故障という）を検出するかが重要
である。そこで、あるテストパターンで集積回路の故障
をどの程度の確率で検出できるか、すなわち故障検出率
の評価を行うことが必要になる。このような故障検出率
の評価を本明細書では故障検証ということにする。
トに見合う検査時間の制限から、実行するテストパター
ンの数も限られる。そこで、いかに短時間で効率的に集
積回路の不良（以下、故障という）を検出するかが重要
である。そこで、あるテストパターンで集積回路の故障
をどの程度の確率で検出できるか、すなわち故障検出率
の評価を行うことが必要になる。このような故障検出率
の評価を本明細書では故障検証ということにする。
【０００４】従来から、故障検証を高速に行う方法とし
てサンプリング手法が理論的に証明され、運用されてい
る。この手法では、例えば集積回路に予（あらかじ）め
人為的に故障状態を作っておき、これを検査機（又は故
障検出器）にかけてその故障が正常に検出されるか否か
を調べる（故障シミュレーション）。そして、あり得る
全ての故障からランダムに複数の故障をサンプリング
し、これらの複数の故障について上記の故障シミュレー
ションを行い、その故障検出結果から故障検出率を推定
する。あるいは、自動テストパターン生成装置が、生成
したテストパターンの組合せによる故障検出率を上記の
ようにして推定する機能を有することもある。
てサンプリング手法が理論的に証明され、運用されてい
る。この手法では、例えば集積回路に予（あらかじ）め
人為的に故障状態を作っておき、これを検査機（又は故
障検出器）にかけてその故障が正常に検出されるか否か
を調べる（故障シミュレーション）。そして、あり得る
全ての故障からランダムに複数の故障をサンプリング
し、これらの複数の故障について上記の故障シミュレー
ションを行い、その故障検出結果から故障検出率を推定
する。あるいは、自動テストパターン生成装置が、生成
したテストパターンの組合せによる故障検出率を上記の
ようにして推定する機能を有することもある。
【０００５】上記のサンプリング手法により推定された
故障検出率と実際の故障検出率、すなわち全ての故障を
シミュレートしたときの故障検出率との誤差を小さくす
るにはサンプリング数を大きくすればよいが、前述のよ
うに、コストに見合う検査時間の制限がある。そこで、
上記の誤差が所定の許容範囲内に収まるようにサンプリ
ング数を決めることになる。通常、集積回路の規模が大
きいほど、あり得る故障の数が多くなることから、従来
は、回路規模と故障検出率とに基づいてサンプリング率
を決定していた。
故障検出率と実際の故障検出率、すなわち全ての故障を
シミュレートしたときの故障検出率との誤差を小さくす
るにはサンプリング数を大きくすればよいが、前述のよ
うに、コストに見合う検査時間の制限がある。そこで、
上記の誤差が所定の許容範囲内に収まるようにサンプリ
ング数を決めることになる。通常、集積回路の規模が大
きいほど、あり得る故障の数が多くなることから、従来
は、回路規模と故障検出率とに基づいてサンプリング率
を決定していた。
【０００６】
【発明が解決しようとする課題】しかしながら、チップ
上の物理的な領域において、故障の発生原因となる現
象、例えばマスクへの異物の付着が生じたとき、これが
故障に結び付くのは、マスクパターンが存在する部分に
異物が付着したときである。チップ上にはマスクパター
ンが存在しない部分があり、この部分に異物が付着して
も故障にはつながらない。
上の物理的な領域において、故障の発生原因となる現
象、例えばマスクへの異物の付着が生じたとき、これが
故障に結び付くのは、マスクパターンが存在する部分に
異物が付着したときである。チップ上にはマスクパター
ンが存在しない部分があり、この部分に異物が付着して
も故障にはつながらない。
【０００７】通常、マスクパターンはチップ上に均一に
存在しないで、マスクパターンが密である部分と疎であ
る部分とがチップ上に生じている。したがって、故障の
発生原因となる現象がチップ上でほぼ均一に発生すると
しても、実際の故障が発生する確率はチップ上で均一で
はなく、マスクパターンが密である部分は疎である部分
に比べて故障発生率が高くなる。
存在しないで、マスクパターンが密である部分と疎であ
る部分とがチップ上に生じている。したがって、故障の
発生原因となる現象がチップ上でほぼ均一に発生すると
しても、実際の故障が発生する確率はチップ上で均一で
はなく、マスクパターンが密である部分は疎である部分
に比べて故障発生率が高くなる。
【０００８】従来の故障検出率は回路のネットリストと
テストパターンのみを用いて算出していたので、算出さ
れた故障検出率が、実際の故障発生率の指標としての精
度を保証できないおそれがあった。
テストパターンのみを用いて算出していたので、算出さ
れた故障検出率が、実際の故障発生率の指標としての精
度を保証できないおそれがあった。
【０００９】そこで、本発明は、チップ内におけるマス
クパターン密度の分布に着目し、物理的な故障発生率に
応じた新たな故障検出率を算出することにより、高精度
かつ高効率の検査を可能ならしめ、故障（初期不良）の
低減に寄与することを目的とする。
クパターン密度の分布に着目し、物理的な故障発生率に
応じた新たな故障検出率を算出することにより、高精度
かつ高効率の検査を可能ならしめ、故障（初期不良）の
低減に寄与することを目的とする。
【００１０】
【課題を解決するための手段】本発明による故障検証方
法は、検査対象の集積回路のマスクパターンを作成した
際のフロアプラン又はレイアウト情報から物理的なパラ
メーターを抽出し、得られたパラメーターと故障シミュ
レータ又は自動テストパターン生成装置から得られる故
障検出率とに基づいて、物理的な故障発生率に応じた新
たな故障検出率を算出することを特徴としている。
法は、検査対象の集積回路のマスクパターンを作成した
際のフロアプラン又はレイアウト情報から物理的なパラ
メーターを抽出し、得られたパラメーターと故障シミュ
レータ又は自動テストパターン生成装置から得られる故
障検出率とに基づいて、物理的な故障発生率に応じた新
たな故障検出率を算出することを特徴としている。
【００１１】より具体的な構成として本発明による故障
検証方法は、集積回路の１チップに含まれる回路を機能
単位で複数のブロックに分割し、それぞれのブロックに
ついて、マスクパターンを作成した際のフロアプラン又
はレイアウト情報から物理的なパラメーターを抽出し、
得られたパラメーターと各ブロックの故障数とから各ブ
ロックの故障の重みを算出し、各ブロックの故障の重み
に応じて各ブロックのサンプリング率を算出し、このサ
ンプリング率で各ブロックのサンプリング故障検証を行
い、最後に各ブロックの検証結果を集計して１チップの
結果を算出する工程を備えている。
検証方法は、集積回路の１チップに含まれる回路を機能
単位で複数のブロックに分割し、それぞれのブロックに
ついて、マスクパターンを作成した際のフロアプラン又
はレイアウト情報から物理的なパラメーターを抽出し、
得られたパラメーターと各ブロックの故障数とから各ブ
ロックの故障の重みを算出し、各ブロックの故障の重み
に応じて各ブロックのサンプリング率を算出し、このサ
ンプリング率で各ブロックのサンプリング故障検証を行
い、最後に各ブロックの検証結果を集計して１チップの
結果を算出する工程を備えている。
【００１２】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１に示すように、矩形のチップ上
にマスクパターンが存在する部分と存在しない部分とが
分布している場合を仮定する。図１中、網かけされた
「マスク有り部分」がマスクパターンの存在する部分で
あり、白地の「マスク無し部分」がマスクパターンの存
在しない部分である。
基づいて説明する。図１に示すように、矩形のチップ上
にマスクパターンが存在する部分と存在しない部分とが
分布している場合を仮定する。図１中、網かけされた
「マスク有り部分」がマスクパターンの存在する部分で
あり、白地の「マスク無し部分」がマスクパターンの存
在しない部分である。
【００１３】また、矩形のチップ全体を上下左右に分割
して４つのブロックＡ，Ｂ，Ｃ，Ｄとすると、各ブロッ
クにおけるマスクパターン密度、すなわち、全面積にマ
スクパターンが占める割合が異なっている。図１の場
合、マスクパターン密度はブロックＢが最も高く、Ｄ、
Ｃ、Ａの順に低くなっている。マスクパターン密度の低
い部分は、故障の発生原因となる現象が起こっても故障
発生率が低い。これに対して、マスクパターン密度の高
い部分は、同じ故障の発生原因となる現象による故障発
生率が高くなる。例えば、図１の場合、ブロックＢはブ
ロックＡよりマスクパターン密度が高いので、故障の発
生原因となる現象による故障発生率はブロックＢのほう
がブロックＡより高くなる。
して４つのブロックＡ，Ｂ，Ｃ，Ｄとすると、各ブロッ
クにおけるマスクパターン密度、すなわち、全面積にマ
スクパターンが占める割合が異なっている。図１の場
合、マスクパターン密度はブロックＢが最も高く、Ｄ、
Ｃ、Ａの順に低くなっている。マスクパターン密度の低
い部分は、故障の発生原因となる現象が起こっても故障
発生率が低い。これに対して、マスクパターン密度の高
い部分は、同じ故障の発生原因となる現象による故障発
生率が高くなる。例えば、図１の場合、ブロックＢはブ
ロックＡよりマスクパターン密度が高いので、故障の発
生原因となる現象による故障発生率はブロックＢのほう
がブロックＡより高くなる。
【００１４】一般に、チップの物理的な領域を基準とし
た故障発生率とマスクパターン密度との関係は、図２に
示すように比例関係となる。このように、故障発生率は
マスクパターンのレイアウト状態に応じて異なり、正確
な故障発生率を求めるためにはマスクパターンの密度を
考慮する必要がある。
た故障発生率とマスクパターン密度との関係は、図２に
示すように比例関係となる。このように、故障発生率は
マスクパターンのレイアウト状態に応じて異なり、正確
な故障発生率を求めるためにはマスクパターンの密度を
考慮する必要がある。
【００１５】本発明の故障検証方法によれば、マスクパ
ターンを作成する際のフロアプラン又はレイアウト情報
から得られる物理的なパラメータを考慮することによ
り、従来の故障検出率よりも高精度の故障検出率を算出
することができる。本発明の故障検証方法の具体的な処
理手順を図３に沿って説明する。
ターンを作成する際のフロアプラン又はレイアウト情報
から得られる物理的なパラメータを考慮することによ
り、従来の故障検出率よりも高精度の故障検出率を算出
することができる。本発明の故障検証方法の具体的な処
理手順を図３に沿って説明する。
【００１６】まず、処理３０３で集積回路のマスクパタ
ーンを作成した際のフロアプラン又はレイアウト情報か
らレイアウトパラメーターを抽出する。得られたレイア
ウトパラメーター３０４と、従来の故障検出装置３０１
から得られる故障検出率３０２との両方に基づいて、マ
スク密度を考慮する算出手段３０５が、物理的な故障発
生率に応じた高精度の故障検出率３０６を新たに算出す
る。
ーンを作成した際のフロアプラン又はレイアウト情報か
らレイアウトパラメーターを抽出する。得られたレイア
ウトパラメーター３０４と、従来の故障検出装置３０１
から得られる故障検出率３０２との両方に基づいて、マ
スク密度を考慮する算出手段３０５が、物理的な故障発
生率に応じた高精度の故障検出率３０６を新たに算出す
る。
【００１７】次に、本発明の別の実施形態について説明
する。この実施形態は、サンプリング手法に本発明を適
用したものである。サンプリング手法とは、従来技術の
説明でも述べたように、集積回路の１チップに含まれる
全ての故障からランダムに複数の故障をサンプリング
し、それらの故障についてのみ故障検出装置による故障
検出率を求める処理を行い、その結果から全故障での故
障検出率を推測する手法である。
する。この実施形態は、サンプリング手法に本発明を適
用したものである。サンプリング手法とは、従来技術の
説明でも述べたように、集積回路の１チップに含まれる
全ての故障からランダムに複数の故障をサンプリング
し、それらの故障についてのみ故障検出装置による故障
検出率を求める処理を行い、その結果から全故障での故
障検出率を推測する手法である。
【００１８】図４に示すように、１チップにマスクパタ
ーン密度の異なる３つのブロックＡ，Ｂ，Ｃが存在する
場合を仮定する。この図では、ブロックＡのマスクパタ
ーン密度が最も高く、Ｂ，Ｃの順にマスクパターン密度
が低くなっている。前述のように、マスクパターン密度
が高いほど故障発生率が高い。本実施形態では、故障発
生率、すなわち、マスクパターン密度に応じて各ブロッ
クのサンプリング率を変化させる。図４に示すように、
マスクパターン密度が高いブロックほどサンプリング率
を大きくしているこのように、集積回路のマスクパター
ンを作成した際のフロアプラン又はレイアウト情報から
得られる物理的なパラメータに基づいて、各ブロックの
故障発生率を考慮に入れた適切なサンプリング率で故障
検証を実施することにより、高精度の故障検出率を算出
することができる。具体的な処理手順を図５のフローチ
ャートに沿って説明する。
ーン密度の異なる３つのブロックＡ，Ｂ，Ｃが存在する
場合を仮定する。この図では、ブロックＡのマスクパタ
ーン密度が最も高く、Ｂ，Ｃの順にマスクパターン密度
が低くなっている。前述のように、マスクパターン密度
が高いほど故障発生率が高い。本実施形態では、故障発
生率、すなわち、マスクパターン密度に応じて各ブロッ
クのサンプリング率を変化させる。図４に示すように、
マスクパターン密度が高いブロックほどサンプリング率
を大きくしているこのように、集積回路のマスクパター
ンを作成した際のフロアプラン又はレイアウト情報から
得られる物理的なパラメータに基づいて、各ブロックの
故障発生率を考慮に入れた適切なサンプリング率で故障
検証を実施することにより、高精度の故障検出率を算出
することができる。具体的な処理手順を図５のフローチ
ャートに沿って説明する。
【００１９】まず、故障検出装置５０５により１チップ
全体の故障数５０６を算出し、１チップ全体の故障数に
応じた１チップ全体のサンプリング率を５０７にて算出
する。サンプリングによる故障検出率が、全ての故障で
の故障検出率に対して誤差ΔＰの範囲内に収まるための
サンプリング率Ｓは、下記の式から求めることができ
る。
全体の故障数５０６を算出し、１チップ全体の故障数に
応じた１チップ全体のサンプリング率を５０７にて算出
する。サンプリングによる故障検出率が、全ての故障で
の故障検出率に対して誤差ΔＰの範囲内に収まるための
サンプリング率Ｓは、下記の式から求めることができ
る。
【００２０】 ΔＰ＝３×ＳＱＲＴ（（１−Ｓ）ｋ（１−ｋ）／ＳＮ） この式において、ＳＱＲＴ（ ）は平方根演算を表す。
ｋは１チップの故障検出率、Ｎは全対象故障数である。
ランダムにサンプリングした故障数をｎとすると、サン
プリング率Ｓ＝ｎ／Ｎである。
ｋは１チップの故障検出率、Ｎは全対象故障数である。
ランダムにサンプリングした故障数をｎとすると、サン
プリング率Ｓ＝ｎ／Ｎである。
【００２１】一方、集積回路のマスクパターンを作成し
た際のフロアプラン又はレイアウトからブロック分割の
ための情報５０２を処理５０１にて入手し、この情報に
基づいて各ブロックごとの故障数を５０８にて算出す
る。また、マスクパターンを作成した際のフロアプラン
又はレイアウト情報から物理的なパラメーター（レイア
ウトパラメータ）を処理５０３で抽出し、得られたレイ
アウトパラメーター５０４と、５０８にて算出した各ブ
ロックごとの故障数とを用いて、処理５０９にて各ブロ
ックの故障の重みを算出する。次に処理５１０では、５
０７にて算出した１チップでのサンプリング率を、５０
９で算出した各ブロックの故障の重みに応じて補正し、
各ブロックの故障の平均的な重みに応じたサンプリング
率を決定する。次に故障検出装置５１１で各ブロックで
のサンプリング率にて検証を行い、最後に処理５１２に
て各ブロックで求めた検出率を集計して１チップでの故
障検出率を導き出す。
た際のフロアプラン又はレイアウトからブロック分割の
ための情報５０２を処理５０１にて入手し、この情報に
基づいて各ブロックごとの故障数を５０８にて算出す
る。また、マスクパターンを作成した際のフロアプラン
又はレイアウト情報から物理的なパラメーター（レイア
ウトパラメータ）を処理５０３で抽出し、得られたレイ
アウトパラメーター５０４と、５０８にて算出した各ブ
ロックごとの故障数とを用いて、処理５０９にて各ブロ
ックの故障の重みを算出する。次に処理５１０では、５
０７にて算出した１チップでのサンプリング率を、５０
９で算出した各ブロックの故障の重みに応じて補正し、
各ブロックの故障の平均的な重みに応じたサンプリング
率を決定する。次に故障検出装置５１１で各ブロックで
のサンプリング率にて検証を行い、最後に処理５１２に
て各ブロックで求めた検出率を集計して１チップでの故
障検出率を導き出す。
【００２２】以上のように本実施形態によれば、全故障
からランダムに故障を抜き出して処理をすることにより
効率的に、かつ物理的な故障発生率に応じた新たな故障
検出率を算出することができる。本実施形態の方法は、
マスクパターンのレイアウト密度が異なる複数の機能コ
アを１チップにする場合、又はプロセス密度の異なる機
能コアを１チップにする場合に特に有効である。例え
ば、マスクパターン密度の高い乗算器及びメモリとマス
クパターン密度の低いロジック回路とが１チップに含ま
れている場合、前者は後者に比べて故障発生率が高いの
で、前者のサンプリング率を後者のものより高くする。
また、プロセスの異なるＤＲＡＭとロジック回路とを混
載する場合、あるいはパターン微細化率の異なるブロッ
クを混載する場合にも本実施形態を適用できる。
からランダムに故障を抜き出して処理をすることにより
効率的に、かつ物理的な故障発生率に応じた新たな故障
検出率を算出することができる。本実施形態の方法は、
マスクパターンのレイアウト密度が異なる複数の機能コ
アを１チップにする場合、又はプロセス密度の異なる機
能コアを１チップにする場合に特に有効である。例え
ば、マスクパターン密度の高い乗算器及びメモリとマス
クパターン密度の低いロジック回路とが１チップに含ま
れている場合、前者は後者に比べて故障発生率が高いの
で、前者のサンプリング率を後者のものより高くする。
また、プロセスの異なるＤＲＡＭとロジック回路とを混
載する場合、あるいはパターン微細化率の異なるブロッ
クを混載する場合にも本実施形態を適用できる。
【００２３】また、集積回路の１チップに故障検出率が
既知のブロックを含む場合、あるいは故障検出率が既知
のブロックを新たに追加して１チップとする場合は、図
５の故障検出装置５１１による再検証を省略し、処理５
１２にて各ブロックで求めた検出率を集計して最終１チ
ップでの故障検出率を導き出すことができる。これによ
り、無駄な処理を省き、効率的に故障検出率を算出する
ことができる。
既知のブロックを含む場合、あるいは故障検出率が既知
のブロックを新たに追加して１チップとする場合は、図
５の故障検出装置５１１による再検証を省略し、処理５
１２にて各ブロックで求めた検出率を集計して最終１チ
ップでの故障検出率を導き出すことができる。これによ
り、無駄な処理を省き、効率的に故障検出率を算出する
ことができる。
【００２４】
【発明の効果】以上のように本発明によれば、物理的な
故障発生率に応じた新たな故障検出率を算出することに
より、高精度かつ高効率の検査を可能ならしめ、故障の
低減に寄与することができる。特に、マスクパターンの
レイアウト密度が異なる複数の機能コアを１チップにす
る場合、又はプロセス密度が異なる複数の機能コアを１
チップにする場合に有効である。
故障発生率に応じた新たな故障検出率を算出することに
より、高精度かつ高効率の検査を可能ならしめ、故障の
低減に寄与することができる。特に、マスクパターンの
レイアウト密度が異なる複数の機能コアを１チップにす
る場合、又はプロセス密度が異なる複数の機能コアを１
チップにする場合に有効である。
【図１】本発明による故障検証方法が適用される集積回
路のマスクパターンの分布を模式的に例示する図
路のマスクパターンの分布を模式的に例示する図
【図２】マスクパターン密度と故障発生率との関係を示
すグラフ
すグラフ
【図３】本発明の第１の実施形態による故障検証方法の
フローチャート
フローチャート
【図４】本発明の第２の実施形態による故障検証方法が
適用される集積回路のブロック毎（ごと）のマスクパタ
ーン密度を模式的に提示する図
適用される集積回路のブロック毎（ごと）のマスクパタ
ーン密度を模式的に提示する図
【図５】本発明の第２の実施形態による故障検証方法の
フローチャート
フローチャート
３０１，５０５ 故障検出装置 ３０３，５０３ パラメータ抽出手段 ３０５，５０５，５１１ 故障検出率算出手段
Claims (2)
- 【請求項１】 検査対象の集積回路のマスクパターンを
作成した際のフロアプラン又はレイアウト情報から物理
的なパラメーターを抽出し、得られたパラメータと故障
シミュレータ又は自動テストパターン生成装置から得ら
れる故障検出率とに基づいて、物理的な故障発生率に応
じた新たな故障検出率を算出する集積回路の故障検証方
法。 - 【請求項２】 集積回路の１チップに含まれる回路を機
能単位で複数のブロックに分割し、それぞれのブロック
について、マスクパターンを作成した際のフロアプラン
又はレイアウト情報から物理的なパラメーターを抽出
し、得られたパラメーターと各ブロックの故障数とから
各ブロックの故障の重みを算出し、各ブロックの故障の
重みに応じて各ブロックでのサンプリング率を算出し、
物理的な故障発生率に応じた故障のサンプリング値を決
定し、それぞれのブロックに対して決定したサンプリン
グ値を用いててランダムサンプリングでの故障検証を行
い、最後に各ブロックの故障検証結果を集計して１チッ
プの結果を算出する請求項１記載の集積回路の故障検証
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18143897A JP3891456B2 (ja) | 1997-07-07 | 1997-07-07 | 集積回路の故障検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18143897A JP3891456B2 (ja) | 1997-07-07 | 1997-07-07 | 集積回路の故障検証方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1125147A true JPH1125147A (ja) | 1999-01-29 |
| JP3891456B2 JP3891456B2 (ja) | 2007-03-14 |
Family
ID=16100783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18143897A Expired - Fee Related JP3891456B2 (ja) | 1997-07-07 | 1997-07-07 | 集積回路の故障検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3891456B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006010351A (ja) * | 2004-06-22 | 2006-01-12 | Toshiba Corp | テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム |
| KR100740178B1 (ko) * | 1999-10-29 | 2007-07-16 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체 집적회로의 고장검사방법 및 레이아웃방법 |
| US7308660B2 (en) | 2003-01-16 | 2007-12-11 | Kabushiki Kaisha Toshiba | Calculation system of fault coverage and calculation method of the same |
-
1997
- 1997-07-07 JP JP18143897A patent/JP3891456B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100740178B1 (ko) * | 1999-10-29 | 2007-07-16 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체 집적회로의 고장검사방법 및 레이아웃방법 |
| US7441168B2 (en) | 1999-10-29 | 2008-10-21 | Matsushita Electric Industrial Co., Ltd. | Fault detecting method and layout method for semiconductor integrated circuit |
| US7594206B2 (en) | 1999-10-29 | 2009-09-22 | Panasonic Corporation | Fault detecting method and layout method for semiconductor integrated circuit |
| US7308660B2 (en) | 2003-01-16 | 2007-12-11 | Kabushiki Kaisha Toshiba | Calculation system of fault coverage and calculation method of the same |
| JP2006010351A (ja) * | 2004-06-22 | 2006-01-12 | Toshiba Corp | テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム |
| US7406645B2 (en) | 2004-06-22 | 2008-07-29 | Kabushiki Kaisha Toshiba | Test pattern generating apparatus, method for automatically generating test patterns and computer program product for executing an application for a test pattern generating apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3891456B2 (ja) | 2007-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7174521B2 (en) | System and method for product yield prediction | |
| US7945410B2 (en) | Semiconductor device yield prediction system and method | |
| US7594206B2 (en) | Fault detecting method and layout method for semiconductor integrated circuit | |
| US8275584B2 (en) | Unified model for process variations in integrated circuits | |
| US8504971B2 (en) | Method and device for selectively adding timing margin in an integrated circuit | |
| JPH0876348A (ja) | マスクデータ検証装置、マスクデータ作成装置、マスクデータ検証方法、マスクデータ作成方法及び補助パターンマスク作成方法 | |
| US6539272B1 (en) | Electric device inspection method and electric device inspection system | |
| Schuermyer et al. | Identifying systematic critical features using silicon diagnosis data | |
| JP3891456B2 (ja) | 集積回路の故障検証方法 | |
| JPH07261372A (ja) | パターン検証方法および検証装置 | |
| US7035770B2 (en) | Fuzzy reasoning model for semiconductor process fault detection using wafer acceptance test data | |
| US8515695B2 (en) | Method and an apparatus for evaluating small delay defect coverage of a test pattern set on an IC | |
| CN116263559A (zh) | 基于机器学习预测待测图形上的光学临近效应缺陷的方法 | |
| US6374397B1 (en) | Lot determination apparatus, lot determination method, and recording medium for storing the method | |
| CN107479334B (zh) | 一种线宽量测和问题评估的方法 | |
| TWI618937B (zh) | 積體電路測試方法 | |
| US9904757B2 (en) | Test patterns for determining sizing and spacing of sub-resolution assist features (SRAFs) | |
| JP3169930B2 (ja) | テストパタン自動生成装置及びテストパタン自動生成方法 | |
| TW201925804A (zh) | 診斷半導體晶圓的方法 | |
| JPH11176899A (ja) | 欠陥警告方法及び欠陥警告システム | |
| JP2004213030A (ja) | マスク欠陥検査方法 | |
| JP3282235B2 (ja) | 集積回路のテスト方法 | |
| JPH11265980A (ja) | 集積回路の故障検証方法 | |
| JPH11274037A (ja) | 半導体装置の製造方法および装置 | |
| JP4055554B2 (ja) | 半導体装置の欠陥レベル推定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040702 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |