JPH07261372A - パターン検証方法および検証装置 - Google Patents
パターン検証方法および検証装置Info
- Publication number
- JPH07261372A JPH07261372A JP4893994A JP4893994A JPH07261372A JP H07261372 A JPH07261372 A JP H07261372A JP 4893994 A JP4893994 A JP 4893994A JP 4893994 A JP4893994 A JP 4893994A JP H07261372 A JPH07261372 A JP H07261372A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- processing
- defect
- sizing
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/0006—Industrial image inspection using a design-rule based approach
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
(57)【要約】
【目的】 本発明は、各種のデバイスを製造するための
レチクルデータからなるパターンの欠陥を検出してこの
パターンの検証を行うためのパターン検証方法および装
置に関し、パターン中の欠陥と、スリット埋め処理によ
り生じた疑似欠陥とを区別し、高速かつ正確に本来の欠
陥を検出することを目的とする。 【構成】 ソースデータよりレチクルデータパターンを
作成するためにソースデータに対しサイジング処理を行
い、サイジング処理後パターン中にスリットが生ずるの
を防止するために、サイジング処理後パターンに対しス
リット埋め処理を行い、スリット埋め処理後およびサイ
ジング処理後パターンを別々の記憶装置に登録し、登録
後のパターンに対し論理処理を行ってパターン図形とし
て登録し、パターン図形の座標に基づきその寸法が所定
の値以下であるパターンを検出し、検出されたパターン
を疑似欠陥パターンとして欠陥パターンから区別する。
レチクルデータからなるパターンの欠陥を検出してこの
パターンの検証を行うためのパターン検証方法および装
置に関し、パターン中の欠陥と、スリット埋め処理によ
り生じた疑似欠陥とを区別し、高速かつ正確に本来の欠
陥を検出することを目的とする。 【構成】 ソースデータよりレチクルデータパターンを
作成するためにソースデータに対しサイジング処理を行
い、サイジング処理後パターン中にスリットが生ずるの
を防止するために、サイジング処理後パターンに対しス
リット埋め処理を行い、スリット埋め処理後およびサイ
ジング処理後パターンを別々の記憶装置に登録し、登録
後のパターンに対し論理処理を行ってパターン図形とし
て登録し、パターン図形の座標に基づきその寸法が所定
の値以下であるパターンを検出し、検出されたパターン
を疑似欠陥パターンとして欠陥パターンから区別する。
Description
【０００１】
【産業上の利用分野】本発明は、各種のデバイスを製造
するためのレチクルデータからなるパターンの欠陥を検
出してこのパターンの検証を行うためのパターン検証方
法および検証装置に関する。特に、本発明は、半導体デ
バイス内の集積回路を露光技術により作製する際に利用
されるマスクに用いられるレチクルデータのパターンに
含まれる欠陥を漏れなくピックアップして、良好なマス
クを得るためのパターン検証方法および検証装置に関す
るものである。
するためのレチクルデータからなるパターンの欠陥を検
出してこのパターンの検証を行うためのパターン検証方
法および検証装置に関する。特に、本発明は、半導体デ
バイス内の集積回路を露光技術により作製する際に利用
されるマスクに用いられるレチクルデータのパターンに
含まれる欠陥を漏れなくピックアップして、良好なマス
クを得るためのパターン検証方法および検証装置に関す
るものである。
【０００２】近年、半導体装置内の集積回路が高密度化
されると共に多様化される傾向にああり、これに伴い、
種々のレチクルデータのパターンを高速かつ正確に検証
することが要求されるようになってきた。
されると共に多様化される傾向にああり、これに伴い、
種々のレチクルデータのパターンを高速かつ正確に検証
することが要求されるようになってきた。
【０００３】
【従来の技術】図１０は、従来のレチクルデータのパタ
ーン検証の手法を説明するためのフローチャートであ
る。一般に、図１０のステップＳ１００およびＳ１０１
に示すように、半導体デバイス等の任意のデバイスを設
計する上での基本となるソースデータが、ディスク装置
等のファイルメモリ内に予め記憶されている。これらの
ソースデータを適当に組み合わせることにより、要求ど
おりの集積回路（例えば、ＬＳＩ）を製造するための設
計データが得られる。
ーン検証の手法を説明するためのフローチャートであ
る。一般に、図１０のステップＳ１００およびＳ１０１
に示すように、半導体デバイス等の任意のデバイスを設
計する上での基本となるソースデータが、ディスク装置
等のファイルメモリ内に予め記憶されている。これらの
ソースデータを適当に組み合わせることにより、要求ど
おりの集積回路（例えば、ＬＳＩ）を製造するための設
計データが得られる。
【０００４】次に、ステップＳ１０２において、この設
計データは、集積回路等を実際に製造するための露光
（ネガレジスト露光、または、ポジレジスト露光）およ
びエッチング等のプロセス処理の種類に応じてデータ拡
大または縮小によるサイジング処理を行うことにより、
適切な寸法のレチクルデータからなるパターンに変換さ
れる。上記のサイジング処理は、＋シフト処理（拡
大）、または、−シフト処理（縮小）ともよばれること
もある。このようなサイジング処理を行った場合、特
に、−シフト処理を行った場合は、幅のごく狭いスリッ
トがパターン中に発生する。このようなスリットは、通
常、露光時に解像不可能となり、予め定められたデザイ
ンルールに違反した欠陥と判断される。
計データは、集積回路等を実際に製造するための露光
（ネガレジスト露光、または、ポジレジスト露光）およ
びエッチング等のプロセス処理の種類に応じてデータ拡
大または縮小によるサイジング処理を行うことにより、
適切な寸法のレチクルデータからなるパターンに変換さ
れる。上記のサイジング処理は、＋シフト処理（拡
大）、または、−シフト処理（縮小）ともよばれること
もある。このようなサイジング処理を行った場合、特
に、−シフト処理を行った場合は、幅のごく狭いスリッ
トがパターン中に発生する。このようなスリットは、通
常、露光時に解像不可能となり、予め定められたデザイ
ンルールに違反した欠陥と判断される。
【０００５】この種の欠陥の発生を最小限に抑えるため
に、ステップＳ１０３において、スリット埋め処理が行
われる。このスリット埋め処理の具体的な手順を図１１
に示す。この図１１を参照しながら、スリット埋め処理
の手順を詳しく説明することとする。複数種のソースデ
ータを組み合わせてサイジング処理を行った後のオリジ
ナルのパターン２０１中に、デザインルールに違反する
幅のスリット（例えば、１μｍ以下）が発生したとす
る。このようなスリットを除去するために、一旦オリジ
ナルのパターン２０１を拡大（ステップＳ１０２のサイ
ジング処理と区別するために、図１１中に、＋シフト処
理と標記する）して（パターン２０２）マージ処理を行
うことにより、スリットのないパターン２０３が生成さ
れる。さらに、このパターン２０３をオリジナルのパタ
ーン２０１と同じ大きさにまで縮小（前述の場合と同じ
理由により、図１１中に、−シフト処理と標記する）す
ることにより、オリジナルのパターン２０１と同じ形状
のスリットのないパターン２０４が得られる。このよう
にして、オリジナルのパターン２０１のスリット埋め処
理が完了し、パターン検証用のレチクルデータのパター
ンが作製される。
に、ステップＳ１０３において、スリット埋め処理が行
われる。このスリット埋め処理の具体的な手順を図１１
に示す。この図１１を参照しながら、スリット埋め処理
の手順を詳しく説明することとする。複数種のソースデ
ータを組み合わせてサイジング処理を行った後のオリジ
ナルのパターン２０１中に、デザインルールに違反する
幅のスリット（例えば、１μｍ以下）が発生したとす
る。このようなスリットを除去するために、一旦オリジ
ナルのパターン２０１を拡大（ステップＳ１０２のサイ
ジング処理と区別するために、図１１中に、＋シフト処
理と標記する）して（パターン２０２）マージ処理を行
うことにより、スリットのないパターン２０３が生成さ
れる。さらに、このパターン２０３をオリジナルのパタ
ーン２０１と同じ大きさにまで縮小（前述の場合と同じ
理由により、図１１中に、−シフト処理と標記する）す
ることにより、オリジナルのパターン２０１と同じ形状
のスリットのないパターン２０４が得られる。このよう
にして、オリジナルのパターン２０１のスリット埋め処
理が完了し、パターン検証用のレチクルデータのパター
ンが作製される。
【０００６】ここで、スリット埋め処理後のパターン２
０４には、糸を引いたような糸引き状の細いパターンが
発生することに注意すべきである。このような糸引き状
のパターンは、通常、デザインルールに違反する寸法
（例えば、１μｍ以下）を有しているが、オリジナルの
パターン２０１中に本来のオリジナルのパターン２０１
中に元々欠陥が存在するために発生したものではなく、
スリット埋め処理を遂行することにより発生したもので
ある。それゆえに、このようなデザインルールに違反す
る糸引き状のパターンに関連した欠陥を疑似欠陥と称し
ている。
０４には、糸を引いたような糸引き状の細いパターンが
発生することに注意すべきである。このような糸引き状
のパターンは、通常、デザインルールに違反する寸法
（例えば、１μｍ以下）を有しているが、オリジナルの
パターン２０１中に本来のオリジナルのパターン２０１
中に元々欠陥が存在するために発生したものではなく、
スリット埋め処理を遂行することにより発生したもので
ある。それゆえに、このようなデザインルールに違反す
る糸引き状のパターンに関連した欠陥を疑似欠陥と称し
ている。
【０００７】ここで、再び図１０に戻ってフローチャー
トの続きを説明する。同図のステップＳ１０４に示すよ
うに、上記のスリット埋め処理後のパターンは、サイジ
ング処理後のパターンと共にディスク装置等の記憶装置
に保持される。さらに、ステップ１０５において、この
記憶装置に保持されたデータは、レチクルデータのパタ
ーンとしてパターン検証用に使用される。このパターン
検証の工程では、スリット埋め処理によって生じた疑似
欠陥と、オリジナルのパターン中に存在する本来の欠陥
が一緒にピックアップされる。
トの続きを説明する。同図のステップＳ１０４に示すよ
うに、上記のスリット埋め処理後のパターンは、サイジ
ング処理後のパターンと共にディスク装置等の記憶装置
に保持される。さらに、ステップ１０５において、この
記憶装置に保持されたデータは、レチクルデータのパタ
ーンとしてパターン検証用に使用される。このパターン
検証の工程では、スリット埋め処理によって生じた疑似
欠陥と、オリジナルのパターン中に存在する本来の欠陥
が一緒にピックアップされる。
【０００８】最終的に、ステップ１０６において、疑似
欠陥および本来の欠陥の両方が、ディプレイ装置の画面
上で目視検査により確認される。
欠陥および本来の欠陥の両方が、ディプレイ装置の画面
上で目視検査により確認される。
【０００９】
【発明が解決しようとする課題】上記のように、従来の
パターン検証の手法においては、レチクルデータのパタ
ーン検証の工程中で、疑似欠陥および本来の欠陥を区別
することなく一緒にピックアップしていた。したがっ
て、従来は、オリジナルのパターン中に元々存在しない
疑似欠陥を１００個、２００個とピックアップした後
に、これらが疑似欠陥であることの確認を一つずつ目視
で判断することにより行っていた。この結果、目視によ
る確認のための膨大な時間が費やされることになり、本
来の欠陥を疑似欠陥から分離してレチクルデータのパタ
ーン検証を迅速に完了させることが難しくなるという問
題が発生する。
パターン検証の手法においては、レチクルデータのパタ
ーン検証の工程中で、疑似欠陥および本来の欠陥を区別
することなく一緒にピックアップしていた。したがっ
て、従来は、オリジナルのパターン中に元々存在しない
疑似欠陥を１００個、２００個とピックアップした後
に、これらが疑似欠陥であることの確認を一つずつ目視
で判断することにより行っていた。この結果、目視によ
る確認のための膨大な時間が費やされることになり、本
来の欠陥を疑似欠陥から分離してレチクルデータのパタ
ーン検証を迅速に完了させることが難しくなるという問
題が発生する。
【００１０】本発明は、上記問題点に鑑みてなされたも
のであり、レチクルデータのパターン中の本来の欠陥
と、スリット埋め処理によって生じた疑似欠陥とを簡単
に区別することにより、高速かつ正確に本来の欠陥をピ
ックアップしてパターン検証を行うことが可能なパター
ン検証方法および検証装置を提供することを目的とする
ものである。
のであり、レチクルデータのパターン中の本来の欠陥
と、スリット埋め処理によって生じた疑似欠陥とを簡単
に区別することにより、高速かつ正確に本来の欠陥をピ
ックアップしてパターン検証を行うことが可能なパター
ン検証方法および検証装置を提供することを目的とする
ものである。
【００１１】
【課題を解決するための手段】図１は、本発明の原理に
基づくパターン検証方法を説明するためのフローチャー
トである。図１に示すように、本発明の原理に基づき、
任意のデバイスを製造するためのレチクルデータからな
るパターンの欠陥を検出してこのパターンの検証を行う
パターン検証方法は、予め記憶され、かつ、デバイス設
計上の基本となる複数種のソースデータを組み合わせて
上記デバイスの製造に適したレチクルデータのパターン
を作成するために、このソースデータに対しサイジング
処理を行う工程（ステップＳ１〜ステップＳ３）と、こ
のサイジング処理がなされたサイジング処理後パターン
中にスリットが発生するのを防止するために、このサイ
ジング処理後パターンに対しスリット埋め処理を行う工
程（ステップＳ４）と、このスリット埋め処理がなされ
たスリット埋め処理後パターンと、上記サイジング処理
後パターンとをそれぞれ別々の記憶装置に登録する工程
（ステップＳ５およびステップＳ６）とを含む。
基づくパターン検証方法を説明するためのフローチャー
トである。図１に示すように、本発明の原理に基づき、
任意のデバイスを製造するためのレチクルデータからな
るパターンの欠陥を検出してこのパターンの検証を行う
パターン検証方法は、予め記憶され、かつ、デバイス設
計上の基本となる複数種のソースデータを組み合わせて
上記デバイスの製造に適したレチクルデータのパターン
を作成するために、このソースデータに対しサイジング
処理を行う工程（ステップＳ１〜ステップＳ３）と、こ
のサイジング処理がなされたサイジング処理後パターン
中にスリットが発生するのを防止するために、このサイ
ジング処理後パターンに対しスリット埋め処理を行う工
程（ステップＳ４）と、このスリット埋め処理がなされ
たスリット埋め処理後パターンと、上記サイジング処理
後パターンとをそれぞれ別々の記憶装置に登録する工程
（ステップＳ５およびステップＳ６）とを含む。
【００１２】さらに、本発明の原理に基づくパターン検
証方法は、別々の記憶装置にそれぞれ登録されたスリッ
ト埋め処理後パターンおよびサイジング処理後パターン
に対し所定の論理処理を行ってこの論理処理後のパター
ンをパターン図形として登録する工程（ステップＳ７お
よびステップＳ８）と、この登録されたパターン図形の
座標に基づき、このパターン図形の寸法が予め定められ
た値以下になっているパターンを検出する工程（ステッ
プＳ９）と、この検出されたパターンを疑似欠陥による
パターンとしてこの疑似欠陥パターンを非欠陥パターン
と判断し、上記サイジング処理後パターンから検出すべ
き欠陥のパターンと区別した上でパターン検証を実施す
る工程する（ステップＳ１０）とを含む。
証方法は、別々の記憶装置にそれぞれ登録されたスリッ
ト埋め処理後パターンおよびサイジング処理後パターン
に対し所定の論理処理を行ってこの論理処理後のパター
ンをパターン図形として登録する工程（ステップＳ７お
よびステップＳ８）と、この登録されたパターン図形の
座標に基づき、このパターン図形の寸法が予め定められ
た値以下になっているパターンを検出する工程（ステッ
プＳ９）と、この検出されたパターンを疑似欠陥による
パターンとしてこの疑似欠陥パターンを非欠陥パターン
と判断し、上記サイジング処理後パターンから検出すべ
き欠陥のパターンと区別した上でパターン検証を実施す
る工程する（ステップＳ１０）とを含む。
【００１３】ここで、サイジング処理後パターン中の本
来の欠陥の検出は、図１のステップＳ１１〜ステップＳ
１３に示すように、一つの記憶装置に登録されたスリッ
ト埋め処理後パターンを欠陥パターン図形として登録す
る工程（ステップＳ１１）と、この登録されたパターン
図形の座標に基づき、このパターン図形の寸法が予め定
められたスリット幅以下になっているパターンを検出す
る工程（ステップＳ１２）と、この検出されたパターン
を本来の欠陥と判断する工程（ステップＳ１３）とによ
り実施される。
来の欠陥の検出は、図１のステップＳ１１〜ステップＳ
１３に示すように、一つの記憶装置に登録されたスリッ
ト埋め処理後パターンを欠陥パターン図形として登録す
る工程（ステップＳ１１）と、この登録されたパターン
図形の座標に基づき、このパターン図形の寸法が予め定
められたスリット幅以下になっているパターンを検出す
る工程（ステップＳ１２）と、この検出されたパターン
を本来の欠陥と判断する工程（ステップＳ１３）とによ
り実施される。
【００１４】なお、上記のスリット埋め処理およびサイ
ジング処理の各々も、ある意味では、一種の論理処理と
いえる。図２は、本発明の原理に基づくパターン検証装
置の構成を示すブロック図である。図２に示すように、
本発明の原理に基づくパターン検証装置は、スリット埋
め処理後パターンをもとに疑似欠陥を検出する機能と、
サイジング処理後パターンをもとに本来の欠陥を検出す
る機能とを別個に有するデータ処理部１を備えている。
ジング処理の各々も、ある意味では、一種の論理処理と
いえる。図２は、本発明の原理に基づくパターン検証装
置の構成を示すブロック図である。図２に示すように、
本発明の原理に基づくパターン検証装置は、スリット埋
め処理後パターンをもとに疑似欠陥を検出する機能と、
サイジング処理後パターンをもとに本来の欠陥を検出す
る機能とを別個に有するデータ処理部１を備えている。
【００１５】さらに詳しく説明すると、本発明のパター
ン検証装置のデータ処理部１は、デバイス設計上の基本
となる複数種のソースデータ１′を組み合わせて上記デ
バイスの製造に適したレチクルデータのパターンを作成
するために、上記ソースデータに対しサイジング処理を
行うサイジング処理手段３と、このサイジング処理がな
されたサイジング処理後パターン中にスリットが発生す
るのを防止するために、このサイジング処理後パターン
に対しスリット埋め処理を行うスリット埋め処理手段４
とを含む。
ン検証装置のデータ処理部１は、デバイス設計上の基本
となる複数種のソースデータ１′を組み合わせて上記デ
バイスの製造に適したレチクルデータのパターンを作成
するために、上記ソースデータに対しサイジング処理を
行うサイジング処理手段３と、このサイジング処理がな
されたサイジング処理後パターン中にスリットが発生す
るのを防止するために、このサイジング処理後パターン
に対しスリット埋め処理を行うスリット埋め処理手段４
とを含む。
【００１６】さらに、本発明のパターン検証装置は、ス
リット埋め処理がなされたスリット埋め処理後パターン
と、上記のサイジング処理後パターンとをそれぞれ登録
するための第１処理データ記憶部５および第２処理デー
タ記憶部６とを備えると共に、この第１処理データ記憶
部５および第２処理データ記憶部６に登録されたパター
ンに対し、所定の論理処理を行う論理処理手段７をデー
タ処理部１内に含む。
リット埋め処理がなされたスリット埋め処理後パターン
と、上記のサイジング処理後パターンとをそれぞれ登録
するための第１処理データ記憶部５および第２処理デー
タ記憶部６とを備えると共に、この第１処理データ記憶
部５および第２処理データ記憶部６に登録されたパター
ンに対し、所定の論理処理を行う論理処理手段７をデー
タ処理部１内に含む。
【００１７】さらに、本発明のパターン検証装置１は、
この論理処理手段７による論理処理後のパターンを、パ
ターン図形として登録するための第１図形処理データ記
憶部（「特許請求の範囲」中の請求項５では、単に図形
処理データ記憶部と記す）８を備えるとともに、この第
１図形処理データ記憶部８に登録されたパターン図形の
座標に基づき、このパターン図形の寸法が予め定められ
た値以下になっているパターンを検出する疑似欠陥パタ
ーン検出手段１０をデータ処理部１内に含む。
この論理処理手段７による論理処理後のパターンを、パ
ターン図形として登録するための第１図形処理データ記
憶部（「特許請求の範囲」中の請求項５では、単に図形
処理データ記憶部と記す）８を備えるとともに、この第
１図形処理データ記憶部８に登録されたパターン図形の
座標に基づき、このパターン図形の寸法が予め定められ
た値以下になっているパターンを検出する疑似欠陥パタ
ーン検出手段１０をデータ処理部１内に含む。
【００１８】この疑似欠陥パターン検出手段１０により
検出されたパターンは、疑似欠陥パターン、すなわち、
非欠陥パターンと判断され、本来の検出すべき欠陥のパ
ターンと区別することにより上記のパターン検証が実施
される。ここで、サイジング処理後パターン中の本来の
欠陥の検出は、図２に示すように、第２処理データ記憶
部６に登録されたスリット埋め処理後パターンを欠陥パ
ターン図形として第２図形処理データ記憶部９に登録
し、この登録パターン図形の座標に基づき、このパター
ン図形の寸法が予め定められた値以下になっているパタ
ーンを欠陥パターン検出手段１１により検出することに
より遂行される。
検出されたパターンは、疑似欠陥パターン、すなわち、
非欠陥パターンと判断され、本来の検出すべき欠陥のパ
ターンと区別することにより上記のパターン検証が実施
される。ここで、サイジング処理後パターン中の本来の
欠陥の検出は、図２に示すように、第２処理データ記憶
部６に登録されたスリット埋め処理後パターンを欠陥パ
ターン図形として第２図形処理データ記憶部９に登録
し、この登録パターン図形の座標に基づき、このパター
ン図形の寸法が予め定められた値以下になっているパタ
ーンを欠陥パターン検出手段１１により検出することに
より遂行される。
【００１９】好ましくは、上記の論理処理は、スリット
埋め処理後パターンからサイジング処理後パターンを引
いた後の残りのパターンを導き出すための処理である。
さらに、好ましくは、本発明のパターン検証方法および
検証装置は、半導体デバイスを製造するためのレチクル
データからなるパターンに適用される。さらに、好まし
くは、上記レチクルデータからなるパターンが、任意の
デバイスを露光技術により製造するためのマスクとして
利用される。
埋め処理後パターンからサイジング処理後パターンを引
いた後の残りのパターンを導き出すための処理である。
さらに、好ましくは、本発明のパターン検証方法および
検証装置は、半導体デバイスを製造するためのレチクル
データからなるパターンに適用される。さらに、好まし
くは、上記レチクルデータからなるパターンが、任意の
デバイスを露光技術により製造するためのマスクとして
利用される。
【００２０】
【作用】図３および図４は、本発明のパターン検証の手
法に関する基本原理を説明するための図であり、図３は
本発明の原理に基づいて分離される疑似欠陥パターンと
本来の欠陥パターンとを示す図、図４は本発明の原理に
基づいて疑似欠陥パターンを検出する手法を説明するた
めのパターン図である。
法に関する基本原理を説明するための図であり、図３は
本発明の原理に基づいて分離される疑似欠陥パターンと
本来の欠陥パターンとを示す図、図４は本発明の原理に
基づいて疑似欠陥パターンを検出する手法を説明するた
めのパターン図である。
【００２１】図３においては、本発明の原理に基づいて
区別される疑似欠陥パターン（パターンＰＡ）と、本来
の欠陥パターン（パターンＰＢ）のパターン形状例が図
示されている。ここで、疑似欠陥パターンとしてのパタ
ーンＰＡには、所定の幅以下（例えば、１μｍ以下）の
糸引き状の細いパターンが含まれている。また一方で、
レチクルデータのパターン中の本来の欠陥パターンとし
てのパターンＰＢは、所定の幅以下（例えば、１μｍ以
下）の細長いパターンの形状を有する。
区別される疑似欠陥パターン（パターンＰＡ）と、本来
の欠陥パターン（パターンＰＢ）のパターン形状例が図
示されている。ここで、疑似欠陥パターンとしてのパタ
ーンＰＡには、所定の幅以下（例えば、１μｍ以下）の
糸引き状の細いパターンが含まれている。また一方で、
レチクルデータのパターン中の本来の欠陥パターンとし
てのパターンＰＢは、所定の幅以下（例えば、１μｍ以
下）の細長いパターンの形状を有する。
【００２２】さらに、図４において、所定の論理処理に
より、スリット埋め処理がなされたスリット埋め処理後
のパターンＰＡから、サイジング処理のみがなされたサ
イジング処理後のオリジナルのパターンＰＳを引くこと
によって、最終的に糸引き状のパターンＰＣが抽出され
る。この糸引き状のパターンＰＣの寸法を評価し、その
値が所定の値（例えば、１μｍ以下）になっていれば、
スリット埋め処理の工程で生じた疑似欠陥であると判断
され、サイジング処理後のオリジナルのパターンＰＳ中
に存在する欠陥と区別される。
より、スリット埋め処理がなされたスリット埋め処理後
のパターンＰＡから、サイジング処理のみがなされたサ
イジング処理後のオリジナルのパターンＰＳを引くこと
によって、最終的に糸引き状のパターンＰＣが抽出され
る。この糸引き状のパターンＰＣの寸法を評価し、その
値が所定の値（例えば、１μｍ以下）になっていれば、
スリット埋め処理の工程で生じた疑似欠陥であると判断
され、サイジング処理後のオリジナルのパターンＰＳ中
に存在する欠陥と区別される。
【００２３】このような論理処理および糸引き状のパタ
ーンＰＣの寸法評価により、オリジナルのパターンＰＳ
から疑似欠陥を分離した状態でこの疑似欠陥を検出する
ことができるので、この疑似欠陥を目視により確認する
ための手間が省略され、パターン検証に要する時間を大
幅に節減することが可能になる。かくして、本発明で
は、レチクルデータのパターン中の欠陥と、スリット埋
め処理によって生じた疑似欠陥とを区別するため、スリ
ット埋め処理後のパターンを論理処理して得られるパタ
ーンを別個に検査して疑似欠陥によるパターンを検出
し、この検出された疑似欠陥によるパターンを本来の欠
陥パターンとしてピックアップしないことにしているの
で、パターン検証に要する時間が短縮されてパターン検
証の高速化が図れる。
ーンＰＣの寸法評価により、オリジナルのパターンＰＳ
から疑似欠陥を分離した状態でこの疑似欠陥を検出する
ことができるので、この疑似欠陥を目視により確認する
ための手間が省略され、パターン検証に要する時間を大
幅に節減することが可能になる。かくして、本発明で
は、レチクルデータのパターン中の欠陥と、スリット埋
め処理によって生じた疑似欠陥とを区別するため、スリ
ット埋め処理後のパターンを論理処理して得られるパタ
ーンを別個に検査して疑似欠陥によるパターンを検出
し、この検出された疑似欠陥によるパターンを本来の欠
陥パターンとしてピックアップしないことにしているの
で、パターン検証に要する時間が短縮されてパターン検
証の高速化が図れる。
【００２４】
【実施例】以下添付図面（図５〜図９）を用いて本発明
のパターン検証方法および検証装置の実施例を詳細に説
明する。図５は、本発明の一実施例のパターン検証方法
における論理処理を説明するためのパターン図である。
なお、これ以降、前述した構成要素と同様のものについ
ては、同一の参照番号を付して表すこととする。
のパターン検証方法および検証装置の実施例を詳細に説
明する。図５は、本発明の一実施例のパターン検証方法
における論理処理を説明するためのパターン図である。
なお、これ以降、前述した構成要素と同様のものについ
ては、同一の参照番号を付して表すこととする。
【００２５】図５の実施例においては、パターン検証用
のレチクルデータからなるパターンとして、半導体デバ
イスを製造するためのレチクルデータからなるパターン
を想定する。さらに、上記のレチクルデータからなるパ
ターンが、半導体デバイス内の集積回路を露光技術によ
り製造するためのマスクとして利用される場合を想定す
る。
のレチクルデータからなるパターンとして、半導体デバ
イスを製造するためのレチクルデータからなるパターン
を想定する。さらに、上記のレチクルデータからなるパ
ターンが、半導体デバイス内の集積回路を露光技術によ
り製造するためのマスクとして利用される場合を想定す
る。
【００２６】図５の（ａ）では、集積回路作製の際の露
光方法に応じて適切なサイジング処理（図１中のステッ
プＳ３）を施したパターンＰＳに対し、スリット埋め処
理（図１中のステップＳ４）を遂行することにより得ら
れるスリット埋め処理後のパターンＰＡの形状が例示さ
れている。このスリット埋め処理後のレチクルデータの
パターンＰＡには、糸引き状の細いパターンが生じてい
る。
光方法に応じて適切なサイジング処理（図１中のステッ
プＳ３）を施したパターンＰＳに対し、スリット埋め処
理（図１中のステップＳ４）を遂行することにより得ら
れるスリット埋め処理後のパターンＰＡの形状が例示さ
れている。このスリット埋め処理後のレチクルデータの
パターンＰＡには、糸引き状の細いパターンが生じてい
る。
【００２７】そこで、図５の（ｂ）においては、このス
リット埋め処理後のパターンＰＡに対し、例えば、否定
論理和処理（以後、ＮＯＲ処理と称する）のような論理
処理を遂行することにより、スリット埋め処理後のパタ
ーンＰＡから、サイジング処理後（図１中のステップＳ
３）のオリジナルのパターンＰＳを引いた後の残りのパ
ターンを導き出している。このＮＯＲ処理後の残りの最
終的なパターンＰＣは、図５の（ｂ）から明らかなよう
に、オリジナルのパターンＰＳ中に存在するものではな
く、スリット埋め処理によって発生した疑似欠陥に相当
するものである。
リット埋め処理後のパターンＰＡに対し、例えば、否定
論理和処理（以後、ＮＯＲ処理と称する）のような論理
処理を遂行することにより、スリット埋め処理後のパタ
ーンＰＡから、サイジング処理後（図１中のステップＳ
３）のオリジナルのパターンＰＳを引いた後の残りのパ
ターンを導き出している。このＮＯＲ処理後の残りの最
終的なパターンＰＣは、図５の（ｂ）から明らかなよう
に、オリジナルのパターンＰＳ中に存在するものではな
く、スリット埋め処理によって発生した疑似欠陥に相当
するものである。
【００２８】このように、本発明の一実施例のパターン
検証方法では、ＮＯＲ処理のような簡単な論理処理によ
り、スリット埋め処理によって発生した疑似欠陥に相当
するパターンＰＣを、本来の欠陥から容易に分離するこ
とができる。さらに、この分離したパターンＰＣは、後
述のように、パターン図形の座標を使用してその寸法を
高速かつ正確に評価することができる。
検証方法では、ＮＯＲ処理のような簡単な論理処理によ
り、スリット埋め処理によって発生した疑似欠陥に相当
するパターンＰＣを、本来の欠陥から容易に分離するこ
とができる。さらに、この分離したパターンＰＣは、後
述のように、パターン図形の座標を使用してその寸法を
高速かつ正確に評価することができる。
【００２９】図６〜図８は、本発明の一実施例の疑似欠
陥パターン検出工程を説明するための図であり、図６は
疑似欠陥パターン検出工程の概略的な流れを示すフロー
チャート、図７は疑似パターン検出工程の具体例を示す
拡大パターン図、図８は本来の欠陥パターン検出工程の
具体例を示す拡大パターン図である。図６のフローチャ
ート（ステップＳ８０〜ステップＳ９０）では、前述の
図１のステップＳ８〜ステップＳ１０の工程がさらに詳
細に示されている。
陥パターン検出工程を説明するための図であり、図６は
疑似欠陥パターン検出工程の概略的な流れを示すフロー
チャート、図７は疑似パターン検出工程の具体例を示す
拡大パターン図、図８は本来の欠陥パターン検出工程の
具体例を示す拡大パターン図である。図６のフローチャ
ート（ステップＳ８０〜ステップＳ９０）では、前述の
図１のステップＳ８〜ステップＳ１０の工程がさらに詳
細に示されている。
【００３０】レチクルデータのパターン中の疑似欠陥パ
ターン検出工程においては、まず初めに、ステップＳ８
０に示すように、ＮＯＲ処理（図５参照）により導き出
された残りのパターンＰＣをパターン図形として図形記
憶装置等に登録する。次に、ステップＳ８１において、
この登録されたパターン図形、すなわち、疑似欠陥パタ
ーン図形の各点の座標をディスプレイ装置等に表示す
る。
ターン検出工程においては、まず初めに、ステップＳ８
０に示すように、ＮＯＲ処理（図５参照）により導き出
された残りのパターンＰＣをパターン図形として図形記
憶装置等に登録する。次に、ステップＳ８１において、
この登録されたパターン図形、すなわち、疑似欠陥パタ
ーン図形の各点の座標をディスプレイ装置等に表示す
る。
【００３１】上記の疑似欠陥パターン図形の各点の座標
（ｘｙ座標）は、図７の拡大パターン図に示すように、
Ａ（ｘ1,ｙ1 ）、Ｂ（ｘ2,ｙ2 ）、Ｃ（ｘ3,ｙ3 ）、Ｄ
（ｘ 4,ｙ4 ）およびＥ（ｘ5,ｙ5 ）と表すこととする。
また、疑似欠陥パターン図形中のＣ（ｘ3,ｙ3 ）、Ｄ
（ｘ4,ｙ4 ）を含む三角形の部分をパターンＰＤとして
取り出し、この三角形の３辺（Ｘ、ＹおよびＺ）中の斜
辺の寸法をＸとする。この寸法Ｘは、ＣＤ間の幅の寸法
として定義する。
（ｘｙ座標）は、図７の拡大パターン図に示すように、
Ａ（ｘ1,ｙ1 ）、Ｂ（ｘ2,ｙ2 ）、Ｃ（ｘ3,ｙ3 ）、Ｄ
（ｘ 4,ｙ4 ）およびＥ（ｘ5,ｙ5 ）と表すこととする。
また、疑似欠陥パターン図形中のＣ（ｘ3,ｙ3 ）、Ｄ
（ｘ4,ｙ4 ）を含む三角形の部分をパターンＰＤとして
取り出し、この三角形の３辺（Ｘ、ＹおよびＺ）中の斜
辺の寸法をＸとする。この寸法Ｘは、ＣＤ間の幅の寸法
として定義する。
【００３２】上記の各点の座標に基づき、疑似欠陥パタ
ーン図形の各部の幅（または長さ）の寸法が下記の〜
に示すような計算式により表される。 Ａ−Ｂ＝（ｘ1,ｙ1 ）−（ｘ2,ｙ2 ）＝（0,ｙ1 −ｙ2 ） Ｂ−Ｃ＝（ｘ2,ｙ2 ）−（ｘ3,ｙ3 ）＝（ｘ2 −ｘ3, 0） Ｄ−Ｃ＝｛（ｙ4 −ｙ3 ）2 ＋（ｘ3 −ｘ4 ）2 ｝1/2 ＝Ｘ Ｄ−Ｅ＝（ｘ4,ｙ4 ）−（ｘ5,ｙ5 ）＝（0,ｙ4 −ｙ5 ） Ｅ−Ａ＝（ｘ5,ｙ5 ）−（ｘ1,ｙ1 ）＝（ｘ5 −ｘ1, 0） ここで、再び図６に戻ってフローチャートを説明する
と、ステップＳ８２〜ステップＳ８７において、これら
の各部の幅（または長さ）の寸法（Ａ−Ｂ、Ｂ−
Ｃ、Ｄ−Ｃ、Ｄ−Ｅ、およびＥ−Ａ）が、コンピ
ュータ等のＣＰＵにより自動的に算出される。
ーン図形の各部の幅（または長さ）の寸法が下記の〜
に示すような計算式により表される。 Ａ−Ｂ＝（ｘ1,ｙ1 ）−（ｘ2,ｙ2 ）＝（0,ｙ1 −ｙ2 ） Ｂ−Ｃ＝（ｘ2,ｙ2 ）−（ｘ3,ｙ3 ）＝（ｘ2 −ｘ3, 0） Ｄ−Ｃ＝｛（ｙ4 −ｙ3 ）2 ＋（ｘ3 −ｘ4 ）2 ｝1/2 ＝Ｘ Ｄ−Ｅ＝（ｘ4,ｙ4 ）−（ｘ5,ｙ5 ）＝（0,ｙ4 −ｙ5 ） Ｅ−Ａ＝（ｘ5,ｙ5 ）−（ｘ1,ｙ1 ）＝（ｘ5 −ｘ1, 0） ここで、再び図６に戻ってフローチャートを説明する
と、ステップＳ８２〜ステップＳ８７において、これら
の各部の幅（または長さ）の寸法（Ａ−Ｂ、Ｂ−
Ｃ、Ｄ−Ｃ、Ｄ−Ｅ、およびＥ−Ａ）が、コンピ
ュータ等のＣＰＵにより自動的に算出される。
【００３３】さらに、ステップＳ８７およびステップＳ
８８において、上記のようにして算出した〜のすべ
ての値に関し、予め定められたデザインルールに違反す
るか否かを検査する。さらに詳しくいえば、〜の各
々の値が、上記デザインルールにより規定された露光時
の解像可能なスリット幅以下、例えば、１μｍ以下であ
ることを確認する。
８８において、上記のようにして算出した〜のすべ
ての値に関し、予め定められたデザインルールに違反す
るか否かを検査する。さらに詳しくいえば、〜の各
々の値が、上記デザインルールにより規定された露光時
の解像可能なスリット幅以下、例えば、１μｍ以下であ
ることを確認する。
【００３４】もし、〜のいずれかの値が１μｍ以下
になっていれば、上記のパターンＰＣは、スリット埋め
処理によって生じた疑似欠陥に対応する疑似欠陥パター
ンであるとみなし（ステップＳ８９）、最終的に非欠陥
パターンと判断する（ステップＳ９０）。ここで、比較
のために、本来の欠陥パターン検出工程の具体例を図８
の拡大パターン図に示す。
になっていれば、上記のパターンＰＣは、スリット埋め
処理によって生じた疑似欠陥に対応する疑似欠陥パター
ンであるとみなし（ステップＳ８９）、最終的に非欠陥
パターンと判断する（ステップＳ９０）。ここで、比較
のために、本来の欠陥パターン検出工程の具体例を図８
の拡大パターン図に示す。
【００３５】上記の疑似欠陥のパターン図形を登録する
記憶装置とは別の記憶装置に登録される本来の欠陥パタ
ーン（パターンＰＢ）のパターン図形は、図８の拡大パ
ターン図に示すように、細長い四角形の４つのコーナー
であるＡ（ｘ1,ｙ1 ）、Ｂ（ｘ2,ｙ2 ）、Ｃ（ｘ
3,ｙ3 ）、Ｄ（ｘ4,ｙ4 ）で表される。上記の各点の座
標に基づき、本来の欠陥パターン図形の各部の幅（また
は長さ）の寸法が下記の〜に示すような計算式によ
り表される。
記憶装置とは別の記憶装置に登録される本来の欠陥パタ
ーン（パターンＰＢ）のパターン図形は、図８の拡大パ
ターン図に示すように、細長い四角形の４つのコーナー
であるＡ（ｘ1,ｙ1 ）、Ｂ（ｘ2,ｙ2 ）、Ｃ（ｘ
3,ｙ3 ）、Ｄ（ｘ4,ｙ4 ）で表される。上記の各点の座
標に基づき、本来の欠陥パターン図形の各部の幅（また
は長さ）の寸法が下記の〜に示すような計算式によ
り表される。
【００３６】 Ａ−Ｂ＝（ｘ1,ｙ1 ）−（ｘ2,ｙ2 ）＝（0,ｙ1 −ｙ2 ） Ｂ−Ｃ＝（ｘ2,ｙ2 ）−（ｘ3,ｙ3 ）＝（ｘ2 −ｘ3, 0） Ｄ−Ｃ＝（ｘ4,ｙ4 ）−（ｘ3,ｙ3 ）＝（0,ｙ4 −ｙ3 ） Ｄ−Ａ＝（ｘ4,ｙ4 ）−（ｘ1,ｙ1 ）＝（ｘ4 −ｘ1, 0） さらに、このようにして算出した〜のすべての値に
関し、予め定められたデザインルールに違反するか否か
を検査する。さらに詳しくいえば、〜の各々の値
が、上記デザインルールにより規定された露光時の解像
可能なスリット幅以下、例えば、１μｍ以下であること
を確認する。
関し、予め定められたデザインルールに違反するか否か
を検査する。さらに詳しくいえば、〜の各々の値
が、上記デザインルールにより規定された露光時の解像
可能なスリット幅以下、例えば、１μｍ以下であること
を確認する。
【００３７】もし、〜のいずれかの値が１μｍ以下
になっていれば、上記のパターンＰＢは、サイジング処
理後のパターン中に元々存在する欠陥に対応するような
本来の欠陥パターンと判断する。ここで、サイジング処
理後のパターン検証を実施する前に前述の疑似欠陥パタ
ーンを予め登録しておき、パターン検証を実施する際に
疑似欠陥パターンを自動的にピックアップしないように
すれば、この疑似欠陥パターンは、本来の検出すべき欠
陥のパターンと区別され得る。したがって、この場合
は、疑似欠陥パターンを目視により確認するための手間
が省略され、パターン検証に要する時間が大幅に節減さ
れる。
になっていれば、上記のパターンＰＢは、サイジング処
理後のパターン中に元々存在する欠陥に対応するような
本来の欠陥パターンと判断する。ここで、サイジング処
理後のパターン検証を実施する前に前述の疑似欠陥パタ
ーンを予め登録しておき、パターン検証を実施する際に
疑似欠陥パターンを自動的にピックアップしないように
すれば、この疑似欠陥パターンは、本来の検出すべき欠
陥のパターンと区別され得る。したがって、この場合
は、疑似欠陥パターンを目視により確認するための手間
が省略され、パターン検証に要する時間が大幅に節減さ
れる。
【００３８】なお、デザインルールにより規定されたス
リット幅は、１μｍに限定する必要はなく、露光方法等
に応じて任意の値（例えば、０．８μｍ）に設定するこ
とが可能である。図９は、本発明の一実施例によるパタ
ーン検証装置の構成を示すブロック図である。ここで
は、図２のパターン検証装置を実現するためのシステム
構成図が例示されている。
リット幅は、１μｍに限定する必要はなく、露光方法等
に応じて任意の値（例えば、０．８μｍ）に設定するこ
とが可能である。図９は、本発明の一実施例によるパタ
ーン検証装置の構成を示すブロック図である。ここで
は、図２のパターン検証装置を実現するためのシステム
構成図が例示されている。
【００３９】図９のシステム構成図において、疑似欠陥
パターンおよび本来の欠陥パターンを検出するためのデ
ータ処理部１は、コンピュータ等のＣＰＵ２０により実
現される。さらに、上記のパターン検証装置システム
は、ＣＰＵ２０からのコマンドや各種の半導体デバイス
用の作製処理データを転送するためのシステムバス２２
が設けられている。このシステムバス２２には、ディス
ク装置等のファイルメモリ１３、および、半導体メモリ
等の主記憶装置１２が接続されている。さらに、データ
入力用のキーボード１４、パターン図形のデータを印刷
するためのプリンタ装置１８、および、疑似欠陥パター
ンや本来の欠陥パターンのパターン図形に関する表示デ
ータに基づいてパターン図形を表示するためのディスプ
レイ装置２８が、上記のシステムバス２２に接続されて
いる。
パターンおよび本来の欠陥パターンを検出するためのデ
ータ処理部１は、コンピュータ等のＣＰＵ２０により実
現される。さらに、上記のパターン検証装置システム
は、ＣＰＵ２０からのコマンドや各種の半導体デバイス
用の作製処理データを転送するためのシステムバス２２
が設けられている。このシステムバス２２には、ディス
ク装置等のファイルメモリ１３、および、半導体メモリ
等の主記憶装置１２が接続されている。さらに、データ
入力用のキーボード１４、パターン図形のデータを印刷
するためのプリンタ装置１８、および、疑似欠陥パター
ンや本来の欠陥パターンのパターン図形に関する表示デ
ータに基づいてパターン図形を表示するためのディスプ
レイ装置２８が、上記のシステムバス２２に接続されて
いる。
【００４０】図９においては、例えば、半導体デバイス
設計上の基本となる複数種のソースデータが、設計の基
本となる設計ファイルデータや、使用頻度の高い設計基
礎データとしてファイルメモリ１３および主記憶装置１
２に予め記憶されている。これらのデータをキーボード
１４等の操作によって適当に組み合わせることにより、
要求される半導体デバイスの製造に適したレチクルデー
タのパターンを作成することができる。
設計上の基本となる複数種のソースデータが、設計の基
本となる設計ファイルデータや、使用頻度の高い設計基
礎データとしてファイルメモリ１３および主記憶装置１
２に予め記憶されている。これらのデータをキーボード
１４等の操作によって適当に組み合わせることにより、
要求される半導体デバイスの製造に適したレチクルデー
タのパターンを作成することができる。
【００４１】さらに、上記実施例のパターン検証装置シ
ステムでは、スリット埋め処理がなされたスリット埋め
処理後パターンのデータを記憶するためのスリット埋め
処理データ記憶用ディスク装置５０と、サイジング処理
がなされたサイジング処理後パターンのデータを記憶す
るためのサイジング処理データ記憶用ディスク装置５１
とが、それぞれ別個に設けられている。このような本実
施例のシステム構成により、従来は一緒に行われていた
疑似欠陥パターンの検出と、本来の欠陥パターンの検出
とを別々に遂行することができる。
ステムでは、スリット埋め処理がなされたスリット埋め
処理後パターンのデータを記憶するためのスリット埋め
処理データ記憶用ディスク装置５０と、サイジング処理
がなされたサイジング処理後パターンのデータを記憶す
るためのサイジング処理データ記憶用ディスク装置５１
とが、それぞれ別個に設けられている。このような本実
施例のシステム構成により、従来は一緒に行われていた
疑似欠陥パターンの検出と、本来の欠陥パターンの検出
とを別々に遂行することができる。
【００４２】この結果、上記の実施例では、簡単な装置
構成により、疑似欠陥パターンを本来の欠陥パターンか
ら区別するためにこの疑似欠陥パターンを目視により確
認する手間が省略され、パターン検証に要する時間が大
幅に節減される。
構成により、疑似欠陥パターンを本来の欠陥パターンか
ら区別するためにこの疑似欠陥パターンを目視により確
認する手間が省略され、パターン検証に要する時間が大
幅に節減される。
【００４３】
【発明の効果】以上説明したように本発明によれば、本
来の欠陥から疑似欠陥を分離した状態でこの疑似欠陥を
検出し、この検出された疑似欠陥を本来の欠陥パターン
としてピックアップしないことにしているので、疑似欠
陥を目視により確認するための手間が省略され、パター
ン検証に要する時間を大幅に節減することが可能にな
る。このために、パターン検証の高速化が図れる。
来の欠陥から疑似欠陥を分離した状態でこの疑似欠陥を
検出し、この検出された疑似欠陥を本来の欠陥パターン
としてピックアップしないことにしているので、疑似欠
陥を目視により確認するための手間が省略され、パター
ン検証に要する時間を大幅に節減することが可能にな
る。このために、パターン検証の高速化が図れる。
【図１】本発明の原理に基づくパターン検証方法を説明
するためのフローチャートである。
するためのフローチャートである。
【図２】本発明の原理に基づくパターン検証装置の構成
を示すブロック図である。
を示すブロック図である。
【図３】本発明の原理に基づいて分離される疑似欠陥パ
ターンと本来の欠陥パターンとを示す図である。
ターンと本来の欠陥パターンとを示す図である。
【図４】本発明の原理に基づいて疑似欠陥パターンを検
出する手法を説明するためのパターン図である。
出する手法を説明するためのパターン図である。
【図５】本発明の一実施例のパターン検証方法における
論理処理を説明するためのパターン図である。
論理処理を説明するためのパターン図である。
【図６】本発明の一実施例の疑似欠陥パターン検出工程
を説明するためのフローチャートである。
を説明するためのフローチャートである。
【図７】図６の疑似欠陥パターン検出工程の具体例を説
明するための拡大パターン図である。
明するための拡大パターン図である。
【図８】本発明の実施例の欠陥パターン検出工程の具体
例を説明するための拡大パターン図である。
例を説明するための拡大パターン図である。
【図９】本発明の一実施例によるパターン検証装置の構
成を示すブロック図である。
成を示すブロック図である。
【図１０】従来のレチクルデータのパターン検証の手法
を説明するためのフローチャートである。
を説明するためのフローチャートである。
【図１１】一般のスリット埋め処理の手順を説明するた
めの流れ図である。
めの流れ図である。
１…ソースデータ用記憶部 ２…データ処理部 ３…サイジング処理手段 ４…スリット埋め処理手段 ５…第１処理データ記憶部 ６…第２処理データ記憶部 ７…論理処理手段 ８…第１図形データ記憶部 ９…第２図形データ記憶部 １０…疑似欠陥検出手段 １１…欠陥検出手段 ２０…ＣＰＵ
Claims (8)
- 【請求項１】 任意のデバイスを製造するためのレチク
ルデータからなるパターンの欠陥を検出して該パターン
の検証を行うパターン検証方法において、 予め記憶され、かつ、デバイス設計上の基本となる複数
種のソースデータを組み合わせて前記デバイスの製造に
適したレチクルデータのパターンを作成するために、該
ソースデータに対しサイジング処理を行う工程と、 該サイジング処理がなされたサイジング処理後パターン
中にスリットが発生するのを防止するために、該サイジ
ング処理後パターンに対しスリット埋め処理を行う工程
と、 該スリット埋め処理がなされたスリット埋め処理後パタ
ーンと、前記サイジング処理後パターンとをそれぞれ別
々の記憶装置に登録する工程と、 該登録されたスリット埋め処理後パターンおよびサイジ
ング処理後パターンに対し所定の論理処理を行って該論
理処理後のパターンをパターン図形として登録する工程
と、 該登録されたパターン図形の座標に基づき、該パターン
図形の寸法が予め定められた値以下になっているパター
ンを検出する工程と、 該検出されたパターンを疑似欠陥パターンとして該疑似
欠陥パターンを非欠陥パターンと判断し、前記サイジン
グ処理後パターンから検出すべき欠陥のパターンと区別
した上で前記のパターン検証を実施する工程とからなる
ことを特徴とするパターン検証方法。 - 【請求項２】 前記論理処理が、前記スリット埋め処理
後パターンから前記サイジング処理後パターンを引いた
後の残りのパターンを導き出すための処理である請求項
１記載のパターン検証方法。 - 【請求項３】 前記パターンの検証を行うための方法
が、半導体デバイスを製造するためのレチクルデータか
らなるパターンに適用される請求項１または２記載のパ
ターン検証方法。 - 【請求項４】 前記レチクルデータからなるパターン
が、前記のデバイスを露光技術により製造するためのマ
スクとして利用される請求項１、２または３記載のパタ
ーン検証方法。 - 【請求項５】 任意のデバイスを製造するためのレチク
ルデータからなるパターンの欠陥を検出して該パターン
の検証を行うパターン検証装置において、 デバイス設計上の基本となる複数種のソースデータを組
み合わせて前記デバイスの製造に適したレチクルデータ
のパターンを作成するために、前記ソースデータに対し
サイジング処理を行うサイジング処理手段（３）と、 該サイジング処理がなされたサイジング処理後パターン
中にスリットが発生するのを防止するために、該サイジ
ング処理後パターンに対しスリット埋め処理を行うスリ
ット埋め処理手段（４）と、 該スリット埋め処理がなされたスリット埋め処理後パタ
ーンと、前記サイジング処理後パターンとをそれぞれ登
録するための第１処理データ記憶部（５）および第２処
理データ記憶部（６）と、 該第１処理データ記憶部（５）および第２処理データ記
憶部（６）に登録されたパターンに対し、所定の論理処
理を行う論理処理手段（７）と、 該論理処理手段（７）による論理処理後のパターンを、
パターン図形として登録登録するための図形処理データ
記憶部と、 該図形処理データ記憶部に登録されたパターン図形の座
標に基づき、該パターン図形の寸法が予め定められた値
以下になっているパターンを検出する疑似欠陥パターン
検出手段（１０）とを備え、 疑似欠陥パターン検出手段（１０）により検出されたパ
ターンを疑似欠陥パターンとして該疑似欠陥を非欠陥パ
ターンと判断し、本来の検出すべき欠陥のパターンと区
別することにより前記のパターン検証を実施するように
構成することを特徴とするパターン検証装置。 - 【請求項６】 前記論理処理が、前記スリット埋め処理
後パターンから前記サイジング処理後パターンを引いた
後の残りのパターンを導き出すための処理である請求項
５記載のパターン検証装置。 - 【請求項７】 前記パターンの検証を行うための装置方
法が、半導体デバイスを製造するためのレチクルデータ
からなるパターンに適用される請求項５または６記載の
パターン検証装置。 - 【請求項８】 前記レチクルデータからなるパターン
が、前記のデバイスを露光技術により製造するためのマ
スクとして利用される請求項５、６または７記載のパタ
ーン検証装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4893994A JPH07261372A (ja) | 1994-03-18 | 1994-03-18 | パターン検証方法および検証装置 |
| US08/405,864 US5781656A (en) | 1994-03-18 | 1995-03-17 | Method and apparatus for inspecting patterns composed of reticle data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4893994A JPH07261372A (ja) | 1994-03-18 | 1994-03-18 | パターン検証方法および検証装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07261372A true JPH07261372A (ja) | 1995-10-13 |
Family
ID=12817248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4893994A Pending JPH07261372A (ja) | 1994-03-18 | 1994-03-18 | パターン検証方法および検証装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5781656A (ja) |
| JP (1) | JPH07261372A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6413688B2 (en) | 2000-07-12 | 2002-07-02 | Fujitsu Limited | Plate pattern forming method and its inspecting method |
| JP2002258463A (ja) * | 2001-03-05 | 2002-09-11 | Dainippon Printing Co Ltd | フォトマスクパタン欠陥検査方法および微細図形パタンの検出方法 |
| JP2007219127A (ja) * | 2006-02-16 | 2007-08-30 | Hoya Corp | パターン形成方法及び位相シフトマスクの製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2786160B2 (ja) * | 1996-05-30 | 1998-08-13 | 九州日本電気株式会社 | ボンディング方法 |
| US5917932A (en) * | 1997-06-24 | 1999-06-29 | International Business Machines Corporation | System and method for evaluating image placement on pre-distorted masks |
| US6072897A (en) * | 1997-09-18 | 2000-06-06 | Applied Materials, Inc. | Dimension error detection in object |
| US6482557B1 (en) * | 2000-03-24 | 2002-11-19 | Dupont Photomasks, Inc. | Method and apparatus for evaluating the runability of a photomask inspection tool |
| US8219940B2 (en) * | 2005-07-06 | 2012-07-10 | Semiconductor Insights Inc. | Method and apparatus for removing dummy features from a data structure |
| US8293546B2 (en) * | 2008-06-17 | 2012-10-23 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system with sub-geometry removal and method of manufacture thereof |
| DE102013109915B4 (de) * | 2013-09-10 | 2015-04-02 | Thyssenkrupp Steel Europe Ag | Verfahren und Vorrichtung zur Überprüfung eines Inspektionssystems zur Erkennung von Oberflächendefekten |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5046109A (en) * | 1986-03-12 | 1991-09-03 | Nikon Corporation | Pattern inspection apparatus |
-
1994
- 1994-03-18 JP JP4893994A patent/JPH07261372A/ja active Pending
-
1995
- 1995-03-17 US US08/405,864 patent/US5781656A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6413688B2 (en) | 2000-07-12 | 2002-07-02 | Fujitsu Limited | Plate pattern forming method and its inspecting method |
| JP2002258463A (ja) * | 2001-03-05 | 2002-09-11 | Dainippon Printing Co Ltd | フォトマスクパタン欠陥検査方法および微細図形パタンの検出方法 |
| JP2007219127A (ja) * | 2006-02-16 | 2007-08-30 | Hoya Corp | パターン形成方法及び位相シフトマスクの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5781656A (en) | 1998-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3615182B2 (ja) | 光近接効果補正方法及び光近接効果補正システム | |
| CA2573729C (en) | Method and apparatus for locating short circuit faults in an integrated circuit layout | |
| US20020052053A1 (en) | Inspection system and semiconductor device manufacturing method | |
| US6735749B2 (en) | (Design rule check)/(electrical rule check) algorithms using a system resolution | |
| US9865512B2 (en) | Dynamic design attributes for wafer inspection | |
| JPH07261372A (ja) | パターン検証方法および検証装置 | |
| EP0225257B1 (en) | System for inspecting exposure pattern data of semiconductor integrated circuit device | |
| US6321173B1 (en) | System and method for efficient verification of functional equivalence between design models | |
| JP3588575B2 (ja) | マスク設計データ作成方法 | |
| JP3967327B2 (ja) | マスク欠陥検査方法 | |
| JP3095475B2 (ja) | マスクパターンの検査方法 | |
| JP2580870B2 (ja) | 検査データの出力方法 | |
| CN112099310B (zh) | 光强阈值的获取方法以及辅助图形显影情况的检测方法 | |
| JP3019032B2 (ja) | 半導体集積回路のレイアウトデータにおけるデザインルールチェック方法および該方法を実施するための装置 | |
| JP3891456B2 (ja) | 集積回路の故障検証方法 | |
| JP2002076086A (ja) | 電子デバイスの歩留り予測システム | |
| JPH06125007A (ja) | 半導体装置のレイアウトデータ検証方法 | |
| JP2005309194A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0916646A (ja) | デザインルールチェック方法およびシステム | |
| JPH05181934A (ja) | 半導体装置のレイアウトデータ検証方法 | |
| CN118504513A (zh) | 检查版图设计的方法、装置、设备、介质以及程序产品 | |
| JPH08101859A (ja) | レイアウト検証装置 | |
| JP2002057195A (ja) | 電子デバイスの検査における欠陥解析用データ作成方法、および、電子デバイスの検査データ解析システム | |
| JPH06132401A (ja) | レイアウト検証装置 | |
| JPH0683906A (ja) | レイアウト検証方法及びその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011211 |