JP2003100826A - 検査データ解析プログラムと検査装置と検査システム - Google Patents
検査データ解析プログラムと検査装置と検査システムInfo
- Publication number
- JP2003100826A JP2003100826A JP2001292781A JP2001292781A JP2003100826A JP 2003100826 A JP2003100826 A JP 2003100826A JP 2001292781 A JP2001292781 A JP 2001292781A JP 2001292781 A JP2001292781 A JP 2001292781A JP 2003100826 A JP2003100826 A JP 2003100826A
- Authority
- JP
- Japan
- Prior art keywords
- data
- inspection
- feature amount
- false
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95684—Patterns showing highly reflecting parts, e.g. metallic elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/60—Analysis of geometric attributes
- G06T7/62—Analysis of geometric attributes of area, perimeter, diameter or volume
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2200/00—Indexing scheme for image data processing or generation, in general
- G06T2200/24—Indexing scheme for image data processing or generation, in general involving graphical user interfaces [GUIs]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Quality & Reliability (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Geometry (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】 （修正有）
【課題】半導体集積回路などの基板の異物やパターン欠
陥の検査において，電気的に問題のない虚報を発見す
る。 【解決手段】対象製品の欠陥検査装置の検査データ読み
込みステップ１１，対象製品の回路レイアウト情報読み
込みステップ１２の後，変数Ｎにゼロ代入ステップ１
３，変数Ｎに１を加算するステップ１４を実行し，ステ
ップ１５で変数Ｎの値がステップ１１で読み込んだ検査
データ数より大きければステップ１９へ進み，検査デー
タ数以下ならばステップ１６へ進む。ステップ１６で，
欠陥番号Ｎの検査データと回路レイアウトの関係から特
徴量を計算し，ステップ１７で虚報データベース内に格
納の特徴量と比較し，一致した特徴量があればステップ
１８へ進み，なければステップ１４へ戻る。ステップ１
８で欠陥番号Ｎを虚報と判定し，検査データの欠陥番号
Ｎの欄にマークをつけ，虚報と判定したものを含む検査
データを出力するステップ１９を実行する。
陥の検査において，電気的に問題のない虚報を発見す
る。 【解決手段】対象製品の欠陥検査装置の検査データ読み
込みステップ１１，対象製品の回路レイアウト情報読み
込みステップ１２の後，変数Ｎにゼロ代入ステップ１
３，変数Ｎに１を加算するステップ１４を実行し，ステ
ップ１５で変数Ｎの値がステップ１１で読み込んだ検査
データ数より大きければステップ１９へ進み，検査デー
タ数以下ならばステップ１６へ進む。ステップ１６で，
欠陥番号Ｎの検査データと回路レイアウトの関係から特
徴量を計算し，ステップ１７で虚報データベース内に格
納の特徴量と比較し，一致した特徴量があればステップ
１８へ進み，なければステップ１４へ戻る。ステップ１
８で欠陥番号Ｎを虚報と判定し，検査データの欠陥番号
Ｎの欄にマークをつけ，虚報と判定したものを含む検査
データを出力するステップ１９を実行する。
Description
【０００１】
【発明の属する技術分野】本発明は，半導体集積回路な
ど電子デバイスの製造過程で活用される検査装置や検査
システム，およびその内部で実行されるプログラムに関
する。
ど電子デバイスの製造過程で活用される検査装置や検査
システム，およびその内部で実行されるプログラムに関
する。
【０００２】
【従来の技術】半導体集積回路の製造を例に以下，従来
技術を説明する。半導体集積回路は，一般にシリコンウ
ェーハ上に回路パターンなどの層が多層化されて複数の
チップ（素子）を製造する前工程と，チップ毎に切り離
し，製品を完成させる後工程に分かれている。製造中に
発生する不良の大半は，微細加工を伴う長大な前工程で
発生し，前工程での歩留り向上が，低コスト生産には重
要である。ここで，前工程での歩留りとは，前工程の最
終試験である電気検査の結果で決まる良品率，すなわ
ち，ウェーハ上の全チップ数に対する良品チップの割合
のことである。
技術を説明する。半導体集積回路は，一般にシリコンウ
ェーハ上に回路パターンなどの層が多層化されて複数の
チップ（素子）を製造する前工程と，チップ毎に切り離
し，製品を完成させる後工程に分かれている。製造中に
発生する不良の大半は，微細加工を伴う長大な前工程で
発生し，前工程での歩留り向上が，低コスト生産には重
要である。ここで，前工程での歩留りとは，前工程の最
終試験である電気検査の結果で決まる良品率，すなわ
ち，ウェーハ上の全チップ数に対する良品チップの割合
のことである。
【０００３】前工程の不良は，機能不良とパラメトリッ
ク不良に大別できる。機能不良とは，製造途中に発生す
る異物やパターン欠陥（以降，総称して欠陥）が主な原
因で，回路パターンの断線や短絡などを引き起こし，回
路が正常に動作しない不良である。一方，パラメトリッ
ク不良とは，加工寸法，酸化膜厚などのプロセスの微妙
なばらつきが原因で，トランジスタの動作速度が設計仕
様を満たさない不良である。
ク不良に大別できる。機能不良とは，製造途中に発生す
る異物やパターン欠陥（以降，総称して欠陥）が主な原
因で，回路パターンの断線や短絡などを引き起こし，回
路が正常に動作しない不良である。一方，パラメトリッ
ク不良とは，加工寸法，酸化膜厚などのプロセスの微妙
なばらつきが原因で，トランジスタの動作速度が設計仕
様を満たさない不良である。
【０００４】機能不良の原因となる異物やパターン欠陥
を検出する目的で，前工程製造ラインでは，異物検査装
置や外観検査装置といった欠陥検査装置が使われる。異
物検査装置とは，ウェーハの斜め上方からウェーハにレ
ーザ光を照射し，その散乱光を検出する装置が一般的で
ある。外観検査装置とは，ウェーハ上の回路パターンを
画像として撮像し，正常なパターンの画像と異常個所を
含むパターンの画像の差異を検出する装置である。外観
検査装置には，検出器の違いで，光学式や電子線式など
がある。
を検出する目的で，前工程製造ラインでは，異物検査装
置や外観検査装置といった欠陥検査装置が使われる。異
物検査装置とは，ウェーハの斜め上方からウェーハにレ
ーザ光を照射し，その散乱光を検出する装置が一般的で
ある。外観検査装置とは，ウェーハ上の回路パターンを
画像として撮像し，正常なパターンの画像と異常個所を
含むパターンの画像の差異を検出する装置である。外観
検査装置には，検出器の違いで，光学式や電子線式など
がある。
【０００５】一般に製造ラインでは，欠陥検査装置で検
出される欠陥データを，次に示すような方法で，歩留り
向上に活用している。 （１）特開平１０−１１５５９４号などに記載があるよ
うに，欠陥数の時系列な推移や，欠陥数と歩留りの相関
など一般的な品質管理手法を用いて管理する。 （２）特開２０００−２２３３８５号などに記載がある
ように，欠陥データと電気検査の結果をウェーハ面内の
座標を基に照合し，欠陥の歩留り低下への影響度を計算
し，欠陥源の分析に活用する。 （３）特開平１０−２０９２３０号などに記載があるよ
うに，欠陥データのウェーハ面内の座標分布を解析し，
欠陥源の分析に活用する。 （４）特開平７−２０１９４６号などに記載があるよう
に，欠陥データから数個の欠陥を選出し，レビュー装置
と呼ばれる画像撮像装置で，個々の欠陥の画像を撮像
し，欠陥源の分析に活用する。
出される欠陥データを，次に示すような方法で，歩留り
向上に活用している。 （１）特開平１０−１１５５９４号などに記載があるよ
うに，欠陥数の時系列な推移や，欠陥数と歩留りの相関
など一般的な品質管理手法を用いて管理する。 （２）特開２０００−２２３３８５号などに記載がある
ように，欠陥データと電気検査の結果をウェーハ面内の
座標を基に照合し，欠陥の歩留り低下への影響度を計算
し，欠陥源の分析に活用する。 （３）特開平１０−２０９２３０号などに記載があるよ
うに，欠陥データのウェーハ面内の座標分布を解析し，
欠陥源の分析に活用する。 （４）特開平７−２０１９４６号などに記載があるよう
に，欠陥データから数個の欠陥を選出し，レビュー装置
と呼ばれる画像撮像装置で，個々の欠陥の画像を撮像
し，欠陥源の分析に活用する。
【０００６】
【発明が解決しようとする課題】従来，上述した欠陥デ
ータの活用には，欠陥検査装置で検出されたものは，す
べて欠陥であるという仮定に基づいている。しかし，実
際の欠陥検査装置の出力には，虚報と呼ばれる電気的に
不良の原因になる欠陥とは無関係なものが多数含まれて
いる。虚報には，実際には異物でもパターン欠陥でもな
く，回路パターンの多少の色むら，回路パターン上のグ
レインと呼ばれる突起状のもの，回路パターンに照射さ
れる光の過度な反射，回路パターンの微妙な線幅の変化
などを検出したものが含まれる。虚報は，擬似欠陥と呼
ばれる場合もある。
ータの活用には，欠陥検査装置で検出されたものは，す
べて欠陥であるという仮定に基づいている。しかし，実
際の欠陥検査装置の出力には，虚報と呼ばれる電気的に
不良の原因になる欠陥とは無関係なものが多数含まれて
いる。虚報には，実際には異物でもパターン欠陥でもな
く，回路パターンの多少の色むら，回路パターン上のグ
レインと呼ばれる突起状のもの，回路パターンに照射さ
れる光の過度な反射，回路パターンの微妙な線幅の変化
などを検出したものが含まれる。虚報は，擬似欠陥と呼
ばれる場合もある。
【０００７】近年，半導体集積回路は，微細化が益々進
み，微細な欠陥でも機能不良になることが多い。そのた
め，欠陥検査装置は，微細な欠陥を検出することが要求
され，装置スペックの限界で活用することが多く，この
ような活用時に虚報が出力されやすい。
み，微細な欠陥でも機能不良になることが多い。そのた
め，欠陥検査装置は，微細な欠陥を検出することが要求
され，装置スペックの限界で活用することが多く，この
ような活用時に虚報が出力されやすい。
【０００８】このような虚報を含んだデータは，誤った
判断の原因となる。例えば，上述の（１）において，欠
陥数の推移が上昇したとしても，ただ単に虚報が増加し
ただけで，実際の欠陥は，増加していない場合がある。
このようなことがあると，製造ラインでは欠陥数の推移
を管理することが無意味になる。
判断の原因となる。例えば，上述の（１）において，欠
陥数の推移が上昇したとしても，ただ単に虚報が増加し
ただけで，実際の欠陥は，増加していない場合がある。
このようなことがあると，製造ラインでは欠陥数の推移
を管理することが無意味になる。
【０００９】また，上述の（４）において，虚報を含ん
だデータを，レビュー装置で画像を撮像したとしても，
そこには対策すべき欠陥が写っておらず，時間の浪費と
なる。
だデータを，レビュー装置で画像を撮像したとしても，
そこには対策すべき欠陥が写っておらず，時間の浪費と
なる。
【００１０】そこで，本発明の目的は，欠陥検査装置の
出力に含まれる虚報を，効率かつ効果的に発見し，デー
タとして解析対象外にする装置，システム，計算機プロ
グラムなどを提供することである。
出力に含まれる虚報を，効率かつ効果的に発見し，デー
タとして解析対象外にする装置，システム，計算機プロ
グラムなどを提供することである。
【００１１】過去にこのような虚報を除外する方法とし
ては，特開平５−４７８８７号に記載がある。これは，
ウェーハ面内に形成されるＬＳＩチップ内の同じ場所に
繰返し発生するものは，虚報であると仮定し，除外する
といったものであった。
ては，特開平５−４７８８７号に記載がある。これは，
ウェーハ面内に形成されるＬＳＩチップ内の同じ場所に
繰返し発生するものは，虚報であると仮定し，除外する
といったものであった。
【００１２】
【課題を解決するための手段】我々は，虚報の発生位置
を過去の検査データで調査した。
を過去の検査データで調査した。
【００１３】図６は，欠陥検査装置から出力された虚報
のＬＳＩチップ内での位置分布の一例である。同図は，
ＬＳＩチップの回路レイアウト（回路パターンの図面情
報）の概略図５２に，欠陥検査装置で検出した虚報のデ
ータを打点したものである。黒丸が個々の虚報を表わ
す。Ｂ１からＢ４の四角い枠は，それぞれ回路ブロック
１から回路ブロック４の位置である。ここで，回路ブロ
ックとは，ＬＳＩの中で個別の機能を処理する単位で，
入出力ブロック，Ａ／Ｄ変換ブロック，メモリブロッ
ク，プロセッサブロックなどであり，また，各回路ブロ
ックは，さらに小さな回路ブロックの集まりとして構成
されている。回路ブロックの最小単位は，一般に組合せ
回路や順序回路である。同図から，虚報の発生位置は，
回路ブロックと回路ブロックの境界，回路ブロックの端
部，ある特定の回路ブロック内など，回路レイアウトに
依存していることがわかった。また，このようにＬＳＩ
チップ内の位置分布でみると，虚報は単独ではあまり存
在せず，いくつかの虚報が近傍に発生することがわかっ
た。
のＬＳＩチップ内での位置分布の一例である。同図は，
ＬＳＩチップの回路レイアウト（回路パターンの図面情
報）の概略図５２に，欠陥検査装置で検出した虚報のデ
ータを打点したものである。黒丸が個々の虚報を表わ
す。Ｂ１からＢ４の四角い枠は，それぞれ回路ブロック
１から回路ブロック４の位置である。ここで，回路ブロ
ックとは，ＬＳＩの中で個別の機能を処理する単位で，
入出力ブロック，Ａ／Ｄ変換ブロック，メモリブロッ
ク，プロセッサブロックなどであり，また，各回路ブロ
ックは，さらに小さな回路ブロックの集まりとして構成
されている。回路ブロックの最小単位は，一般に組合せ
回路や順序回路である。同図から，虚報の発生位置は，
回路ブロックと回路ブロックの境界，回路ブロックの端
部，ある特定の回路ブロック内など，回路レイアウトに
依存していることがわかった。また，このようにＬＳＩ
チップ内の位置分布でみると，虚報は単独ではあまり存
在せず，いくつかの虚報が近傍に発生することがわかっ
た。
【００１４】以上のことから，欠陥検査装置から出力さ
れたものの中から，虚報を選出し，データから除外する
ためには，虚報と回路レイアウト（回路パターンの図面
情報）の関係をデータベースとして保存し，保存された
情報と新たに欠陥検査装置で出力されたものを照合する
方法が課題解決になると考えた。
れたものの中から，虚報を選出し，データから除外する
ためには，虚報と回路レイアウト（回路パターンの図面
情報）の関係をデータベースとして保存し，保存された
情報と新たに欠陥検査装置で出力されたものを照合する
方法が課題解決になると考えた。
【００１５】課題解決の１つの手段は，被検査対象の異
物ないしはパターン欠陥を検出するために活用された検
査装置の出力データから，虚報を判定するために実行す
るプログラムであって，検査装置が出力した座標や大き
さの情報を含む検査データを読み込む検査データ入力ス
テップと，被検査対象の製品の図面データを読み込む図
面データ入力ステップと，該検査データ入力ステップで
入力された検査データの個々の座標や大きさの情報と，
該図面データ入力ステップで入力された図面データとか
ら，それら相互の関係を示す情報を含む特徴量を抽出す
る特徴量抽出ステップと，該特徴量抽出ステップで抽出
された特徴量と，予め登録された過去の特徴量とを照合
し，虚報を判定する虚報判定ステップとを実行させるこ
とである。
物ないしはパターン欠陥を検出するために活用された検
査装置の出力データから，虚報を判定するために実行す
るプログラムであって，検査装置が出力した座標や大き
さの情報を含む検査データを読み込む検査データ入力ス
テップと，被検査対象の製品の図面データを読み込む図
面データ入力ステップと，該検査データ入力ステップで
入力された検査データの個々の座標や大きさの情報と，
該図面データ入力ステップで入力された図面データとか
ら，それら相互の関係を示す情報を含む特徴量を抽出す
る特徴量抽出ステップと，該特徴量抽出ステップで抽出
された特徴量と，予め登録された過去の特徴量とを照合
し，虚報を判定する虚報判定ステップとを実行させるこ
とである。
【００１６】より具体的には，特許請求の範囲に記載の
とおりに構成したものである。
とおりに構成したものである。
【００１７】
【発明の実施の形態】以下，本発明の実施の形態を図面
により説明する。
により説明する。
【００１８】図１は，本発明を実行するプログラムのフ
ローチャートの一例である。まず，ステップ１１で欠陥
検査装置から出力された検査データを読み込み，ステッ
プ１２で検査データの対象製品の回路レイアウト情報の
読み込む。次に，ステップ１３で，変数Ｎにゼロを代入
する。ステップ１４では，変数Ｎの値に１を加算する。
ステップ１５では，変数Ｎの値が，ステップ１１で読み
込んだ検査データ数より大きければ，ステップ１９へ進
み，検査データ数と等しいか小さければ，ステップ１６
へ進む。ステップ１６では，欠陥番号Ｎの検査データと
回路レイアウトの関係から特徴量を計算する。特徴量の
計算方法など詳細については，後述する。ステップ１７
では，虚報データベース内に格納された登録済みの特徴
量とマッチングを行い，マッチングできた特徴量が存在
すれば，ステップ１８へ進み，存在しなければ，ステッ
プ１４へ戻る。ステップ１８では，欠陥番号Ｎを虚報と
判定し，検査データの欠陥番号Ｎの欄にマークをつけ
る。また，ステップ１９では，虚報と判定したものを含
む検査データを出力し，プログラムの実行を完了する。
ローチャートの一例である。まず，ステップ１１で欠陥
検査装置から出力された検査データを読み込み，ステッ
プ１２で検査データの対象製品の回路レイアウト情報の
読み込む。次に，ステップ１３で，変数Ｎにゼロを代入
する。ステップ１４では，変数Ｎの値に１を加算する。
ステップ１５では，変数Ｎの値が，ステップ１１で読み
込んだ検査データ数より大きければ，ステップ１９へ進
み，検査データ数と等しいか小さければ，ステップ１６
へ進む。ステップ１６では，欠陥番号Ｎの検査データと
回路レイアウトの関係から特徴量を計算する。特徴量の
計算方法など詳細については，後述する。ステップ１７
では，虚報データベース内に格納された登録済みの特徴
量とマッチングを行い，マッチングできた特徴量が存在
すれば，ステップ１８へ進み，存在しなければ，ステッ
プ１４へ戻る。ステップ１８では，欠陥番号Ｎを虚報と
判定し，検査データの欠陥番号Ｎの欄にマークをつけ
る。また，ステップ１９では，虚報と判定したものを含
む検査データを出力し，プログラムの実行を完了する。
【００１９】図２は，図１のステップ１で読み込んだ検
査データの一例である。検査データ３１は，品種名，ロ
ット番号，ウェーハ番号，検査工程と，欠陥番号，チッ
プ列，チップ行，チップ内の座標Ｘ，チップ内の座標
Ｙ，欠陥の大きさから構成され，この場合，欠陥検査装
置が９個の欠陥候補を検出したことを意味する。本例で
は，座標や大きさの単位は，ナノメートルであるが，こ
れに限ったものではない。
査データの一例である。検査データ３１は，品種名，ロ
ット番号，ウェーハ番号，検査工程と，欠陥番号，チッ
プ列，チップ行，チップ内の座標Ｘ，チップ内の座標
Ｙ，欠陥の大きさから構成され，この場合，欠陥検査装
置が９個の欠陥候補を検出したことを意味する。本例で
は，座標や大きさの単位は，ナノメートルであるが，こ
れに限ったものではない。
【００２０】図３は，図２の検査データ３１の座標をウ
ェーハマップ状に描いたものである。円３２は，ウェー
ハを表し，円３２内にある四角は，ＬＳＩチップを表
す。また，黒点４１から４９は，検査データ３１の欠陥
番号１から９に対応する。
ェーハマップ状に描いたものである。円３２は，ウェー
ハを表し，円３２内にある四角は，ＬＳＩチップを表
す。また，黒点４１から４９は，検査データ３１の欠陥
番号１から９に対応する。
【００２１】図４は，図１のステップ２で読み込んだ回
路レイアウト情報の一例である。同図は，半導体業界標
準の回路レイアウトのＣＡＤフォーマットをブロック図
で示したものである。回路レイアウト情報は，ツリー構
造でルートからそれぞれ回路の機能毎に枝分かれして構
成されている。Ｂ１，Ｂ２，Ｂ３，Ｂ４は，それぞれ別
々の回路ブロックで，Ｂ１の中には，Ｂ１１とＢ１２の
回路ブロックがあり，さらに，Ｂ１２の中には，Ｂ１２
１の回路ブロックが含まれていることを意味する。回路
ブロックの最小単位は，一般に組合せ回路や順序回路で
ある。回路レイアウト情報は，通常，ＬＳＩの積層構造
の層毎には構成されておらず，本例も同様である。ただ
し，本発明のプログラムは，検査データ３１に記された
検査工程に対応する層の情報だけでも実行できる。
路レイアウト情報の一例である。同図は，半導体業界標
準の回路レイアウトのＣＡＤフォーマットをブロック図
で示したものである。回路レイアウト情報は，ツリー構
造でルートからそれぞれ回路の機能毎に枝分かれして構
成されている。Ｂ１，Ｂ２，Ｂ３，Ｂ４は，それぞれ別
々の回路ブロックで，Ｂ１の中には，Ｂ１１とＢ１２の
回路ブロックがあり，さらに，Ｂ１２の中には，Ｂ１２
１の回路ブロックが含まれていることを意味する。回路
ブロックの最小単位は，一般に組合せ回路や順序回路で
ある。回路レイアウト情報は，通常，ＬＳＩの積層構造
の層毎には構成されておらず，本例も同様である。ただ
し，本発明のプログラムは，検査データ３１に記された
検査工程に対応する層の情報だけでも実行できる。
【００２２】図５は，図４の回路レイアウト情報のＢ
１，Ｂ２，Ｂ３，Ｂ４をＬＳＩチップの平面図として描
いたものである。四角５１は，ＬＳＩチップの外周を表
し，その内部にＢ１，Ｂ２，Ｂ３，Ｂ４の回路ブロック
があることを示している。回路ブロックＲＯＯＴの範囲
は，外周と５１と同じである。図示しなかったが，Ｂ
１，Ｂ２，Ｂ３，Ｂ４には，図４の枝先の回路ブロック
がそれぞれ含まれている。
１，Ｂ２，Ｂ３，Ｂ４をＬＳＩチップの平面図として描
いたものである。四角５１は，ＬＳＩチップの外周を表
し，その内部にＢ１，Ｂ２，Ｂ３，Ｂ４の回路ブロック
があることを示している。回路ブロックＲＯＯＴの範囲
は，外周と５１と同じである。図示しなかったが，Ｂ
１，Ｂ２，Ｂ３，Ｂ４には，図４の枝先の回路ブロック
がそれぞれ含まれている。
【００２３】次に，図１のステップ１６での検査データ
と回路レイアウトの関係から特徴量を計算する実施形態
の一例を説明する。まず，我々が，虚報の発生位置を過
去の検査データで調査した結果を図６に示す。同図は，
欠陥検査装置から出力された虚報のＬＳＩチップ内での
位置分布の一例である。同図は，ＬＳＩチップの回路レ
イアウト５１に，欠陥検査装置で検出した虚報のデータ
を打点したものである。黒丸が個々の虚報を表わす。７
１ａ〜７１ｃは，回路ブロックと回路ブロックの境界に
発生し，虚報の大きさは，様々であった。７２ａ〜７２
ｃは，回路ブロックの端部に発生し，虚報の大きさは，
様々であった。７３ａ〜７３ｃは，回路ブロックの端部
からおよそ１０マイクロメータ内側に発生し，虚報の大
きさは１マイクロメータ以下の小さいものだけであっ
た。７４ａ，７４ｂは，虚報を検出した近辺の回路パタ
ーンが同一で，虚報の大きさは１マイクロメータ以下の
小さいものであった。この結果から，虚報の発生位置
は，回路ブロックと回路ブロックの境界，回路ブロック
の端部，ある特定の回路ブロック内など，回路レイアウ
トにかなり依存していることがわかった。また，虚報の
発生位置に依存して，虚報が小さいものに限られる場合
があることもわかった。
と回路レイアウトの関係から特徴量を計算する実施形態
の一例を説明する。まず，我々が，虚報の発生位置を過
去の検査データで調査した結果を図６に示す。同図は，
欠陥検査装置から出力された虚報のＬＳＩチップ内での
位置分布の一例である。同図は，ＬＳＩチップの回路レ
イアウト５１に，欠陥検査装置で検出した虚報のデータ
を打点したものである。黒丸が個々の虚報を表わす。７
１ａ〜７１ｃは，回路ブロックと回路ブロックの境界に
発生し，虚報の大きさは，様々であった。７２ａ〜７２
ｃは，回路ブロックの端部に発生し，虚報の大きさは，
様々であった。７３ａ〜７３ｃは，回路ブロックの端部
からおよそ１０マイクロメータ内側に発生し，虚報の大
きさは１マイクロメータ以下の小さいものだけであっ
た。７４ａ，７４ｂは，虚報を検出した近辺の回路パタ
ーンが同一で，虚報の大きさは１マイクロメータ以下の
小さいものであった。この結果から，虚報の発生位置
は，回路ブロックと回路ブロックの境界，回路ブロック
の端部，ある特定の回路ブロック内など，回路レイアウ
トにかなり依存していることがわかった。また，虚報の
発生位置に依存して，虚報が小さいものに限られる場合
があることもわかった。
【００２４】図７は，検査データと回路レイアウトの関
係から特徴量を計算するステップ１６の詳細な処理手順
の一例である。まず，ステップ８１では，検査データの
欠陥番号Ｎの座標情報を抽出し，ステップ８２では，同
様に大きさの情報を抽出する。このデータを仮に，虚報
候補と称することにする。次に，ステップ８３では，検
査データの中で，欠陥番号Ｎを除いた欠陥番号１からＮ
−１，および欠陥番号Ｎ＋１以降の座標情報から，虚報
候補の座標との間の距離を計算し，距離がしきい値以下
の近傍データ数を抽出する。ステップ８４では，虚報候
補の座標が存在する回路ブロック情報を抽出する。次
に，ステップ８５で変数Ｍにゼロを代入し，ステップ８
６では変数Ｍの値に１を加算する。ステップ８７では，
ステップ８４で抽出した回路ブロック数より変数Ｍの値
が大きければ，ステップ８９へ進み，変数Ｍの値が等し
いか小さければ，ステップ８８に進む。ステップ８８
は，虚報候補の座標が属する回路ブロック毎に，虚報候
補の座標から回路ブロックの端部までの距離を計算して
抽出する。ステップ８９では，虚報候補の座標の近傍の
ビットマップデータを計算して抽出する。ステップ９０
では，抽出した特徴量をＸＭＬ形式で出力し，本処理の
実行を完了する。
係から特徴量を計算するステップ１６の詳細な処理手順
の一例である。まず，ステップ８１では，検査データの
欠陥番号Ｎの座標情報を抽出し，ステップ８２では，同
様に大きさの情報を抽出する。このデータを仮に，虚報
候補と称することにする。次に，ステップ８３では，検
査データの中で，欠陥番号Ｎを除いた欠陥番号１からＮ
−１，および欠陥番号Ｎ＋１以降の座標情報から，虚報
候補の座標との間の距離を計算し，距離がしきい値以下
の近傍データ数を抽出する。ステップ８４では，虚報候
補の座標が存在する回路ブロック情報を抽出する。次
に，ステップ８５で変数Ｍにゼロを代入し，ステップ８
６では変数Ｍの値に１を加算する。ステップ８７では，
ステップ８４で抽出した回路ブロック数より変数Ｍの値
が大きければ，ステップ８９へ進み，変数Ｍの値が等し
いか小さければ，ステップ８８に進む。ステップ８８
は，虚報候補の座標が属する回路ブロック毎に，虚報候
補の座標から回路ブロックの端部までの距離を計算して
抽出する。ステップ８９では，虚報候補の座標の近傍の
ビットマップデータを計算して抽出する。ステップ９０
では，抽出した特徴量をＸＭＬ形式で出力し，本処理の
実行を完了する。
【００２５】ここで，図７に示した処理を，図２の検査
データの欠陥番号１（すなわち，Ｎ＝１）に対して実行
した例を示す。まず，ステップ８１では，虚報候補の座
標として，Ｘ＝５００００００，Ｙ＝７００００００が
抽出される。ステップ８２では，虚報候補の大きさとし
て，１０００が抽出される。次に，ステップ８３では，
しきい値を２００マイクロメータとした場合，欠陥番号
２から欠陥番号９のうち，欠陥番号３だけが抽出され，
近傍データ数は虚報候補自身（欠陥番号１）を含めて２
とする。ちなみに，虚報候補の座標から欠陥番号３まで
の距離は，１４１マイクロメータであった。ステップ８
４では，虚報候補の座標から，この位置には，回路ブロ
ックＲＯＯＴ内かつ回路ブロックＢ２内であり，この２
つの回路ブロックの情報が抽出される。例えば，回路ブ
ロックＲＯＯＴのサイズは，Ｘ方向に１０ミリメート
ル，Ｙ方向に１０ミリメートル，回路ブロックＢ２のサ
イズは，Ｘ方向に６ミリメートル，Ｙ方向に７ミリメー
トルのように抽出される。ステップ８８は，これら２つ
の回路ブロックに対して，それぞれ実行される。虚報候
補の座標が，回路ブロックＲＯＯＴ，回路ブロックＢ２
の内部での位置を計算する。
データの欠陥番号１（すなわち，Ｎ＝１）に対して実行
した例を示す。まず，ステップ８１では，虚報候補の座
標として，Ｘ＝５００００００，Ｙ＝７００００００が
抽出される。ステップ８２では，虚報候補の大きさとし
て，１０００が抽出される。次に，ステップ８３では，
しきい値を２００マイクロメータとした場合，欠陥番号
２から欠陥番号９のうち，欠陥番号３だけが抽出され，
近傍データ数は虚報候補自身（欠陥番号１）を含めて２
とする。ちなみに，虚報候補の座標から欠陥番号３まで
の距離は，１４１マイクロメータであった。ステップ８
４では，虚報候補の座標から，この位置には，回路ブロ
ックＲＯＯＴ内かつ回路ブロックＢ２内であり，この２
つの回路ブロックの情報が抽出される。例えば，回路ブ
ロックＲＯＯＴのサイズは，Ｘ方向に１０ミリメート
ル，Ｙ方向に１０ミリメートル，回路ブロックＢ２のサ
イズは，Ｘ方向に６ミリメートル，Ｙ方向に７ミリメー
トルのように抽出される。ステップ８８は，これら２つ
の回路ブロックに対して，それぞれ実行される。虚報候
補の座標が，回路ブロックＲＯＯＴ，回路ブロックＢ２
の内部での位置を計算する。
【００２６】図８は，回路ブロックＢ２を例に計算方法
を示したものである。外枠は，回路ブロックＢ２を意味
し，アスタリスクマーク１０１が，回路ブロックＢ２内
での虚報候補の位置である。アスタリスクマーク１０１
の中心から，外枠までの距離をそれぞれＬＥＮＧＴＨ＿
ＬＥＦＴ，ＬＥＮＧＴＨ＿ＲＩＧＨＴ，ＬＥＮＧＴＨ＿
ＵＰ，ＬＥＮＧＴＨ＿ＤＯＷＮとして，計算する。ＬＥ
ＮＧＴＨ＿ＬＥＦＴとＬＥＮＧＴＨ＿ＲＩＧＨＴを足し
たものは，回路ブロックＢ２のＸ方向の長さ，ＬＥＮＧ
ＴＨ＿ＵＰとＬＥＮＧＴＨ＿ＤＯＷＮを足したものは，
回路ブロックＢ２のＹ方向の長さである。次に，ステッ
プ８９では，虚報候補の座標の近傍の回路パターンのビ
ットマップデータを抽出する。図９は，虚報候補の座標
を中心に，その近傍の回路パターン１１０であり，Ｘ方
向１０マイクロメータ，Ｙ方向１０マイクロメータの大
きさを拡大した図である。黒で示した図形１１１が，回
路部（配線部）で，白で示した部分が，回路部以外であ
る。図１０の１と０をカンマで区切った羅列１１３は，
図９の回路パターン１１０をマトリクス状に，縦横それ
ぞれ２０等分し，回路部が存在するビットを１，それ以
外のビットを０とした２値のビットマップデータであ
る。本例では，紙面サイズの都合で，縦横２０等分の図
を示したが，より細かく分割することで，より詳細な回
路パターンを表現できる。
を示したものである。外枠は，回路ブロックＢ２を意味
し，アスタリスクマーク１０１が，回路ブロックＢ２内
での虚報候補の位置である。アスタリスクマーク１０１
の中心から，外枠までの距離をそれぞれＬＥＮＧＴＨ＿
ＬＥＦＴ，ＬＥＮＧＴＨ＿ＲＩＧＨＴ，ＬＥＮＧＴＨ＿
ＵＰ，ＬＥＮＧＴＨ＿ＤＯＷＮとして，計算する。ＬＥ
ＮＧＴＨ＿ＬＥＦＴとＬＥＮＧＴＨ＿ＲＩＧＨＴを足し
たものは，回路ブロックＢ２のＸ方向の長さ，ＬＥＮＧ
ＴＨ＿ＵＰとＬＥＮＧＴＨ＿ＤＯＷＮを足したものは，
回路ブロックＢ２のＹ方向の長さである。次に，ステッ
プ８９では，虚報候補の座標の近傍の回路パターンのビ
ットマップデータを抽出する。図９は，虚報候補の座標
を中心に，その近傍の回路パターン１１０であり，Ｘ方
向１０マイクロメータ，Ｙ方向１０マイクロメータの大
きさを拡大した図である。黒で示した図形１１１が，回
路部（配線部）で，白で示した部分が，回路部以外であ
る。図１０の１と０をカンマで区切った羅列１１３は，
図９の回路パターン１１０をマトリクス状に，縦横それ
ぞれ２０等分し，回路部が存在するビットを１，それ以
外のビットを０とした２値のビットマップデータであ
る。本例では，紙面サイズの都合で，縦横２０等分の図
を示したが，より細かく分割することで，より詳細な回
路パターンを表現できる。
【００２７】以上のステップの実行し，ステップ９０
で，出力する特徴量が，図１１と図１２ある。図１１と
図１２は，紙面サイズの都合で，分割して記したが，連
続した１つのＸＭＬデータである。同図は，検査データ
３１の欠陥番号１に対する特徴量である。ＯＢＪＥＣＴ
タグは，ＰＲＯＤＵＣＴタグに品種名，ＬＯＴタグにロ
ット番号，ＷＡＦＥＲタグにウェーハ番号，ＬＡＹＥＲ
タグに欠陥検査を実施したときのＬＳＩ積層構造の層名
を記し，ＤＥＴＥＣＴＩＯＮタグとＬＡＹＯＵＴタグが
欠陥番号１の特徴量である。ＤＥＴＥＣＴＩＯＮタグに
は，ステップ８１で抽出された虚報候補の座標Ｘ，Ｙ，
ステップ８２で抽出された虚報候補の大きさ，ステップ
８３でのしきい値と抽出された近傍データ数が記されて
いる。ＬＡＹＯＵＴタグには，ステップ８４からステッ
プ８９で抽出された回路ブロック情報や虚報候補座標の
近傍のビットマップデータが記されている。ＬＡＹＯＵ
Ｔタグ内のＣＩＲＣＵＩＴ＿ＢＬＯＣＫタグには，抽出
された回路ブロック毎に，回路ブロック名，回路ブロッ
ク内での虚報候補の位置（ＬＥＮＧＨＴ＿ＬＥＦＴ，Ｌ
ＥＮＧＴＨ＿ＲＩＧＨＴ，ＬＥＮＧＴＨ＿ＵＰ，ＬＥＮ
ＧＴＨ＿ＤＯＷＮ）が記されている。ＣＩＲＣＵＩＴ＿
ＰＡＴＴＥＲＮタグには，枝端の回路ブロック名，ビッ
トマップデータとして抽出した回路パターンの範囲（大
きさ），分割数，ビットマップデータ自身が記されてい
る。
で，出力する特徴量が，図１１と図１２ある。図１１と
図１２は，紙面サイズの都合で，分割して記したが，連
続した１つのＸＭＬデータである。同図は，検査データ
３１の欠陥番号１に対する特徴量である。ＯＢＪＥＣＴ
タグは，ＰＲＯＤＵＣＴタグに品種名，ＬＯＴタグにロ
ット番号，ＷＡＦＥＲタグにウェーハ番号，ＬＡＹＥＲ
タグに欠陥検査を実施したときのＬＳＩ積層構造の層名
を記し，ＤＥＴＥＣＴＩＯＮタグとＬＡＹＯＵＴタグが
欠陥番号１の特徴量である。ＤＥＴＥＣＴＩＯＮタグに
は，ステップ８１で抽出された虚報候補の座標Ｘ，Ｙ，
ステップ８２で抽出された虚報候補の大きさ，ステップ
８３でのしきい値と抽出された近傍データ数が記されて
いる。ＬＡＹＯＵＴタグには，ステップ８４からステッ
プ８９で抽出された回路ブロック情報や虚報候補座標の
近傍のビットマップデータが記されている。ＬＡＹＯＵ
Ｔタグ内のＣＩＲＣＵＩＴ＿ＢＬＯＣＫタグには，抽出
された回路ブロック毎に，回路ブロック名，回路ブロッ
ク内での虚報候補の位置（ＬＥＮＧＨＴ＿ＬＥＦＴ，Ｌ
ＥＮＧＴＨ＿ＲＩＧＨＴ，ＬＥＮＧＴＨ＿ＵＰ，ＬＥＮ
ＧＴＨ＿ＤＯＷＮ）が記されている。ＣＩＲＣＵＩＴ＿
ＰＡＴＴＥＲＮタグには，枝端の回路ブロック名，ビッ
トマップデータとして抽出した回路パターンの範囲（大
きさ），分割数，ビットマップデータ自身が記されてい
る。
【００２８】次に，図１のステップ１７での虚報データ
ベース内の特徴量とステップ１６で抽出した特徴量のマ
ッチングについて実施形態を詳細に説明する。
ベース内の特徴量とステップ１６で抽出した特徴量のマ
ッチングについて実施形態を詳細に説明する。
【００２９】図１３と図１４は，それぞれ虚報データベ
ース内の特徴量データ（虚報判定条件データ）の一例で
ある。虚報データベースは，過去に欠陥検査装置で出力
された検査データ内の虚報と，その回路レイアウト情報
の特徴量を基に登録されたものである。虚報データベー
スに登録された特徴量データと，同一又は類似の特徴量
データが，図１１，１２で示したような検査データから
抽出されたら，それを虚報と判定する。
ース内の特徴量データ（虚報判定条件データ）の一例で
ある。虚報データベースは，過去に欠陥検査装置で出力
された検査データ内の虚報と，その回路レイアウト情報
の特徴量を基に登録されたものである。虚報データベー
スに登録された特徴量データと，同一又は類似の特徴量
データが，図１１，１２で示したような検査データから
抽出されたら，それを虚報と判定する。
【００３０】図１３のデータは，過去に虚報が発生した
座標の近傍のビットマップデータが登録された一例であ
る。条件はＲＵＬＥタグに記されている。まず，ＡＳＩ
Ｃ３の文字列ではじまる品種名で，かつ層名がＭＥＴＡ
Ｌ１である検査データが対象である。また，登録されて
いるビットマップデータは，Ｘ方向のサイズが１０マイ
クロメータ（１００００ナノメートル），Ｙ方向のサイ
ズが１０マイクロメータ（１００００ナノメートル）で
あり，それを２０×２０分割したデータであり，ＢＩＴ
ＭＡＰタグにビットマップデータが記されている。この
ビットマップデータをテンプレートとして，図７のステ
ップ９０で出力した虚報候補のデータとマッチングを行
う。マッチング時には，縦横２ビットずつシフトするこ
と，また，マッチング率が９０％から１００％であれば
（回路パターンの特徴量に関する同一又は類似の範
囲），虚報であると判定することが記されている。例え
ば，本虚報データベース内の特徴量と，図１１から図１
２に記した虚報候補の特徴量をマッチングでは，図１３
のビットマップを左に１ビットシフトすると，マッチン
グが１００％（回路パターンの特徴量に関して同一）に
なる。
座標の近傍のビットマップデータが登録された一例であ
る。条件はＲＵＬＥタグに記されている。まず，ＡＳＩ
Ｃ３の文字列ではじまる品種名で，かつ層名がＭＥＴＡ
Ｌ１である検査データが対象である。また，登録されて
いるビットマップデータは，Ｘ方向のサイズが１０マイ
クロメータ（１００００ナノメートル），Ｙ方向のサイ
ズが１０マイクロメータ（１００００ナノメートル）で
あり，それを２０×２０分割したデータであり，ＢＩＴ
ＭＡＰタグにビットマップデータが記されている。この
ビットマップデータをテンプレートとして，図７のステ
ップ９０で出力した虚報候補のデータとマッチングを行
う。マッチング時には，縦横２ビットずつシフトするこ
と，また，マッチング率が９０％から１００％であれば
（回路パターンの特徴量に関する同一又は類似の範
囲），虚報であると判定することが記されている。例え
ば，本虚報データベース内の特徴量と，図１１から図１
２に記した虚報候補の特徴量をマッチングでは，図１３
のビットマップを左に１ビットシフトすると，マッチン
グが１００％（回路パターンの特徴量に関して同一）に
なる。
【００３１】図１４のデータは，過去に虚報が発生した
回路ブロックと，回路ブロック内での虚報の位置が登録
された一例である。まず，図１３と同様に，ＡＳＩＣ３
の文字列ではじまる品種名で，かつ層名がＭＥＴＡＬ１
である検査データが対象である。また，虚報候補のデー
タは，大きさが０から２マイクロメートル（２０００ナ
ノメートル）であり，２００マイクロメートル以内に，
虚報候補のデータを含めて，２個以上のデータが存在す
ることが条件である。さらに，回路ブロックＢ２内のＬ
ＥＮＧＨＴ＿ＬＥＦＴが３ミリメートル，ＬＥＮＧＴＨ
＿ＵＰが１ミリメートルの位置を中心に，Ｘ方向に±２
０マイクロメートル，Ｙ方向に±１０マイクロメートル
の範囲に，虚報候補のデータが存在する場合に，それを
虚報であると判定する。
回路ブロックと，回路ブロック内での虚報の位置が登録
された一例である。まず，図１３と同様に，ＡＳＩＣ３
の文字列ではじまる品種名で，かつ層名がＭＥＴＡＬ１
である検査データが対象である。また，虚報候補のデー
タは，大きさが０から２マイクロメートル（２０００ナ
ノメートル）であり，２００マイクロメートル以内に，
虚報候補のデータを含めて，２個以上のデータが存在す
ることが条件である。さらに，回路ブロックＢ２内のＬ
ＥＮＧＨＴ＿ＬＥＦＴが３ミリメートル，ＬＥＮＧＴＨ
＿ＵＰが１ミリメートルの位置を中心に，Ｘ方向に±２
０マイクロメートル，Ｙ方向に±１０マイクロメートル
の範囲に，虚報候補のデータが存在する場合に，それを
虚報であると判定する。
【００３２】次に，図１５に，図１のステップ１９で出
力される虚報判定結果付きの検査データの一例を示す。
出力データ３３は，検査データ３１に虚報判定フラグが
付加されている。虚報の列で１が記されているデータ
が，虚報であると判定されたものである。この例では，
欠陥番号１と欠陥番号３が虚報と判定されたことを意味
している。
力される虚報判定結果付きの検査データの一例を示す。
出力データ３３は，検査データ３１に虚報判定フラグが
付加されている。虚報の列で１が記されているデータ
が，虚報であると判定されたものである。この例では，
欠陥番号１と欠陥番号３が虚報と判定されたことを意味
している。
【００３３】以上，説明したように，欠陥検査装置が検
出した検査データから，虚報データベースを用いて，虚
報を判定する。
出した検査データから，虚報データベースを用いて，虚
報を判定する。
【００３４】虚報の判定方法としては，上述のように虚
報データベースに記憶される特徴量データ（虚報判定条
件データ）とのマッチングに限らず，他の方法によって
も判定することができる。例えば，図１１，図１２に示
すような検査データの欠陥データを欠陥毎に集計し、そ
れぞれの欠陥の特徴量が同一又は類似の範囲となる欠陥
データが所定のしきい値（１０個以上、５０％以上等）
を超える場合には、虚報と判定することもできる。
報データベースに記憶される特徴量データ（虚報判定条
件データ）とのマッチングに限らず，他の方法によって
も判定することができる。例えば，図１１，図１２に示
すような検査データの欠陥データを欠陥毎に集計し、そ
れぞれの欠陥の特徴量が同一又は類似の範囲となる欠陥
データが所定のしきい値（１０個以上、５０％以上等）
を超える場合には、虚報と判定することもできる。
【００３５】次に，本発明における虚報データベースの
作成方法の一例を説明する。
作成方法の一例を説明する。
【００３６】図１６は，虚報データベース作成用のグラ
フィカルユーザインターフェース（ＧＵＩ）の一例であ
る。画面１２０には，ＬＳＩチップの回路レイアウト１
２１を表示し，その中に過去の虚報の発生位置を黒丸で
打点している。虚報の判定は，過去にレビュー装置を用
いて判定しておいたものである。打点された虚報は，マ
ウス１２２でクリックでき，クリックした虚報と，その
回路レイアウトの情報がそれぞれ表示される。例えば，
情報欄１２４には，ＬＳＩの品種名や検査工程の層名，
情報欄１２５には，虚報のチップ内の座標，大きさ，近
傍判定のしきい値，近傍データ数など，情報欄１２６に
は，回路ブロック名や回路ブロック内の虚報位置，ま
た，虚報の近傍の回路パターン１２３などが表示され
る。回路パターン１２３の表示範囲は，情報欄１２７内
で指定したサイズである。ここで，選択した虚報に対し
て，虚報データベースに登録する条件を，情報欄１２４
から情報欄１２７のデータを入力あるいは編集する。こ
れらのうち，Ｖマーク（チェックマーク）を付けたデー
タが，ＳＡＶＥボタン１２８をクリックすることで登録
される。Ｖマークをつけていない項目は，入力不要であ
る。一度登録したデータは，ＬＯＡＤボタン１２９をク
リックし，読み出し，再度編集することもできる。本例
は，図１３のデータを作成するものである。そのため，
情報欄１２４のＰＲＯＤＵＣＴは，虚報データを読み込
むときは，ＡＳＩＣ３１００などの品種名であったが，
それをＡＳＩＣ３＊と編集した。また，情報欄１２５の
近傍判定のしきい値や近傍データ数は，Ｖマークをつけ
ず，不要なデータとした。同様に，情報欄１２６の回路
ブロック内の虚報の位置も不要なデータとした。一方，
回路パターン１２３を登録するため，情報欄１２７のマ
ッチングのシフト範囲やマッチング率などを入力し，Ｖ
マークをつけた。この状態で，ＳＡＶＥボタン１２８を
クリックすると，図１３のデータが作成され，虚報デー
タベースに登録される。
フィカルユーザインターフェース（ＧＵＩ）の一例であ
る。画面１２０には，ＬＳＩチップの回路レイアウト１
２１を表示し，その中に過去の虚報の発生位置を黒丸で
打点している。虚報の判定は，過去にレビュー装置を用
いて判定しておいたものである。打点された虚報は，マ
ウス１２２でクリックでき，クリックした虚報と，その
回路レイアウトの情報がそれぞれ表示される。例えば，
情報欄１２４には，ＬＳＩの品種名や検査工程の層名，
情報欄１２５には，虚報のチップ内の座標，大きさ，近
傍判定のしきい値，近傍データ数など，情報欄１２６に
は，回路ブロック名や回路ブロック内の虚報位置，ま
た，虚報の近傍の回路パターン１２３などが表示され
る。回路パターン１２３の表示範囲は，情報欄１２７内
で指定したサイズである。ここで，選択した虚報に対し
て，虚報データベースに登録する条件を，情報欄１２４
から情報欄１２７のデータを入力あるいは編集する。こ
れらのうち，Ｖマーク（チェックマーク）を付けたデー
タが，ＳＡＶＥボタン１２８をクリックすることで登録
される。Ｖマークをつけていない項目は，入力不要であ
る。一度登録したデータは，ＬＯＡＤボタン１２９をク
リックし，読み出し，再度編集することもできる。本例
は，図１３のデータを作成するものである。そのため，
情報欄１２４のＰＲＯＤＵＣＴは，虚報データを読み込
むときは，ＡＳＩＣ３１００などの品種名であったが，
それをＡＳＩＣ３＊と編集した。また，情報欄１２５の
近傍判定のしきい値や近傍データ数は，Ｖマークをつけ
ず，不要なデータとした。同様に，情報欄１２６の回路
ブロック内の虚報の位置も不要なデータとした。一方，
回路パターン１２３を登録するため，情報欄１２７のマ
ッチングのシフト範囲やマッチング率などを入力し，Ｖ
マークをつけた。この状態で，ＳＡＶＥボタン１２８を
クリックすると，図１３のデータが作成され，虚報デー
タベースに登録される。
【００３７】次に，本発明のプログラムを実行するハー
ドウェア構成の一例を示す。ここでは，検査システムの
一例と検査装置の一例を示す。
ドウェア構成の一例を示す。ここでは，検査システムの
一例と検査装置の一例を示す。
【００３８】図１７は，検査システムの一例である。欠
陥データ解析ユニット１４０，欠陥検査装置１４１，レ
ビュー装置１４２，ＣＡＤデータ管理装置１４３が，そ
れぞれローカルエリアネットワーク（ＬＡＮ）１４４を
介して接続されている。欠陥データ解析ユニット１４０
は，ネットワークインターフェース１５１，制御部１５
２，２次記憶装置１５３，主記憶装置１５４，演算部１
５５，ユーザインターフェース１５６を備える。ここ
で，図２で示した欠陥検査装置で検出された検査データ
３１は，欠陥検査装置１４１から欠陥データ解析ユニッ
ト１４０に転送される。ここで，２次記憶装置１５３に
予め格納された検査データ受信用プログラムが，主記憶
装置１５４に読み出され，演算部１５５で実行される
と，検査データ３１は，ネットワークインターフェース
１５１を介して，２次記憶装置１５３に格納される。ま
た，図４に示した回路レイアウト情報は，ＣＡＤデータ
管理装置１４３から欠陥データ解析ユニット１４０に転
送される。ここで，２次記憶装置１５３に予め格納され
た回路レイアウト情報受信用プログラムが，主記憶装置
１５４に読み出され，演算部１５５で実行されると，回
路レイアウト情報は，ネットワークインターフェース１
５１を介して，２次記憶装置１５３に格納される。本発
明のプログラムは，予め２次記憶装置１５３に格納され
ている。本プログラムは，２次記憶装置１５３から主記
憶装置１５４に読み出され，図１に示した処理を実行す
る。その際，ステップ１１やステップ１２の処理で，検
査データ３１や回路レイアウト情報は，２次記憶装置１
５３から主記憶装置１５４に読み出される。図１の処理
では，ステップ１９で，図１５の検査データ３３を２次
記憶装置１５３に格納してプログラムを終了する。ま
た，図１３や図１４の虚報データベースは，２次記憶装
置１５３に格納されている。また，図１６に示した虚報
データベースの作成は，ユーザインタフェース１５６の
ディスプレイを用いて行う。また，２次記憶装置１５３
に，特開平１０−１１５５９４号などに記載の欠陥デー
タ解析用プログラムを格納しておき，虚報判定後の検査
データ３３を用いて，そのプログラムを実行するとＬＳ
Ｉの歩留り向上に効果的である。同様に，虚報判定後の
検査データ３３を用いて，虚報と判定されなかった検査
データに対して，レビュー装置１４２で欠陥の分析を行
うと効果的である。
陥データ解析ユニット１４０，欠陥検査装置１４１，レ
ビュー装置１４２，ＣＡＤデータ管理装置１４３が，そ
れぞれローカルエリアネットワーク（ＬＡＮ）１４４を
介して接続されている。欠陥データ解析ユニット１４０
は，ネットワークインターフェース１５１，制御部１５
２，２次記憶装置１５３，主記憶装置１５４，演算部１
５５，ユーザインターフェース１５６を備える。ここ
で，図２で示した欠陥検査装置で検出された検査データ
３１は，欠陥検査装置１４１から欠陥データ解析ユニッ
ト１４０に転送される。ここで，２次記憶装置１５３に
予め格納された検査データ受信用プログラムが，主記憶
装置１５４に読み出され，演算部１５５で実行される
と，検査データ３１は，ネットワークインターフェース
１５１を介して，２次記憶装置１５３に格納される。ま
た，図４に示した回路レイアウト情報は，ＣＡＤデータ
管理装置１４３から欠陥データ解析ユニット１４０に転
送される。ここで，２次記憶装置１５３に予め格納され
た回路レイアウト情報受信用プログラムが，主記憶装置
１５４に読み出され，演算部１５５で実行されると，回
路レイアウト情報は，ネットワークインターフェース１
５１を介して，２次記憶装置１５３に格納される。本発
明のプログラムは，予め２次記憶装置１５３に格納され
ている。本プログラムは，２次記憶装置１５３から主記
憶装置１５４に読み出され，図１に示した処理を実行す
る。その際，ステップ１１やステップ１２の処理で，検
査データ３１や回路レイアウト情報は，２次記憶装置１
５３から主記憶装置１５４に読み出される。図１の処理
では，ステップ１９で，図１５の検査データ３３を２次
記憶装置１５３に格納してプログラムを終了する。ま
た，図１３や図１４の虚報データベースは，２次記憶装
置１５３に格納されている。また，図１６に示した虚報
データベースの作成は，ユーザインタフェース１５６の
ディスプレイを用いて行う。また，２次記憶装置１５３
に，特開平１０−１１５５９４号などに記載の欠陥デー
タ解析用プログラムを格納しておき，虚報判定後の検査
データ３３を用いて，そのプログラムを実行するとＬＳ
Ｉの歩留り向上に効果的である。同様に，虚報判定後の
検査データ３３を用いて，虚報と判定されなかった検査
データに対して，レビュー装置１４２で欠陥の分析を行
うと効果的である。
【００３９】図１８は，欠陥検査装置の一例である。欠
陥検査装置１６０は，図１７の欠陥データ解析ユニット
と同様に，ネットワークインターフェース１５１，制御
部１５２，２次記憶装置１５３，主記憶装置１５４，演
算部１５５，ユーザインターフェース１５６を備え，さ
らに，リムーバブル記憶装置１６１，欠陥検査ユニット
１６２を備える。リムーバブル記憶装置１６１とは，コ
ンパクトディスクや光ディスクなどの取り外し可能な記
憶媒体を用いて，回路レイアウト情報のように，容量の
大きいデータの入出力が可能なものである。欠陥検査ユ
ニット１６２は，照明，画像検出部やＸＹステージなど
を有した欠陥検査が可能なユニットである。欠陥検査
は，欠陥検査ユニット１６２で行われ，検出された検査
データ３１は，２次記憶装置１５３に格納される。回路
レイアウト情報は，ＬＡＮを介してネットワークインタ
ーフェース１５１から入力し，２次記憶装置１５３に格
納してもよいし，リムーバブル記憶装置１６１を用いて
２次記憶装置１５３に格納してもよい。本発明のプログ
ラムは，図１７の検査システムの例と同様に実行され
る。
陥検査装置１６０は，図１７の欠陥データ解析ユニット
と同様に，ネットワークインターフェース１５１，制御
部１５２，２次記憶装置１５３，主記憶装置１５４，演
算部１５５，ユーザインターフェース１５６を備え，さ
らに，リムーバブル記憶装置１６１，欠陥検査ユニット
１６２を備える。リムーバブル記憶装置１６１とは，コ
ンパクトディスクや光ディスクなどの取り外し可能な記
憶媒体を用いて，回路レイアウト情報のように，容量の
大きいデータの入出力が可能なものである。欠陥検査ユ
ニット１６２は，照明，画像検出部やＸＹステージなど
を有した欠陥検査が可能なユニットである。欠陥検査
は，欠陥検査ユニット１６２で行われ，検出された検査
データ３１は，２次記憶装置１５３に格納される。回路
レイアウト情報は，ＬＡＮを介してネットワークインタ
ーフェース１５１から入力し，２次記憶装置１５３に格
納してもよいし，リムーバブル記憶装置１６１を用いて
２次記憶装置１５３に格納してもよい。本発明のプログ
ラムは，図１７の検査システムの例と同様に実行され
る。
【００４０】以上，説明したように，本発明のプログラ
ムは，検査システムや検査装置の内部の演算部や主記憶
装置を用いて実行し，欠陥検査装置が検出した検査デー
タから虚報を判定する。虚報の判定結果を用いて，欠陥
の詳細な解析に活用することで，ＬＳＩの歩留り向上に
役立てることができる。
ムは，検査システムや検査装置の内部の演算部や主記憶
装置を用いて実行し，欠陥検査装置が検出した検査デー
タから虚報を判定する。虚報の判定結果を用いて，欠陥
の詳細な解析に活用することで，ＬＳＩの歩留り向上に
役立てることができる。
【００４１】
【発明の効果】本発明によれば，過去の虚報とその回路
レイアウト情報を用いて，虚報データベースを作成し，
新たに欠陥検査装置が出力する検査データから虚報を効
率的に発見できる。また，虚報を除外した検査データを
欠陥解析に用いることで，半導体集積回路を代表とする
電子デバイスの歩留り向上活動を効果的に行うことがで
きる。
レイアウト情報を用いて，虚報データベースを作成し，
新たに欠陥検査装置が出力する検査データから虚報を効
率的に発見できる。また，虚報を除外した検査データを
欠陥解析に用いることで，半導体集積回路を代表とする
電子デバイスの歩留り向上活動を効果的に行うことがで
きる。
【図１】本発明で虚報を判定する処理手順を示すフロー
チャートの一例である。
チャートの一例である。
【図２】検査データの一例である。
【図３】検査データをウェーハマップとして表した一例
である。
である。
【図４】回路レイアウト情報の構造を示した一例であ
る。
る。
【図５】回路レイアウト情報の回路ブロックを平面図で
記した一例である。
記した一例である。
【図６】回路レイアウト情報の回路ブロックの平面図
に，虚報の発生位置を打点した一例である。
に，虚報の発生位置を打点した一例である。
【図７】検査データと回路レイアウト情報から特徴量を
抽出する処理手順を示すフローチャートの一例である。
抽出する処理手順を示すフローチャートの一例である。
【図８】回路ブロック内の虚報候補の位置の表現方法の
一例である。
一例である。
【図９】虚報候補の近傍の回路パターンの一例である。
【図１０】回路パターンのビットマップデータの一例で
ある。
ある。
【図１１】虚報候補の特徴量データの一例である。
【図１２】虚報候補の特徴量データの一例である。
【図１３】虚報データベース内の特徴量データの一例で
ある。
ある。
【図１４】虚報データベース内の特徴量データの一例で
ある。
ある。
【図１５】虚報判定情報付きの検査データの一例であ
る。
る。
【図１６】虚報データベース作成用グラフィカルユーザ
インターフェースの一例である。
インターフェースの一例である。
【図１７】本発明のプログラムを適用した検査システム
の一例である。
の一例である。
【図１８】本発明のプログラムを適用した欠陥検査装置
の一例である。
の一例である。
１１…検査データ読み込みステップ，１２…回路レイア
ウト情報読み込みステップ，１３…変数Ｎにゼロを代入
するステップ，１４…変数Ｎに１を加算するステップ，
１５…検査データ数によるループ終了の条件分岐，１６
…欠陥番号Ｎの検査データと回路レイアウトの特徴量抽
出ステップ，１７…虚報データベース内の特徴量と照合
して条件判定するステップ，１８…欠陥番号Ｎを虚報と
判定するステップ，１９…虚報判定結果付き検査データ
出力ステップ，３１…検査データ，３２…検査データの
ウェーハマップ表示，３３…虚報判定付き検査データ，
４１〜４７…検査データの個々の位置，５１，５２…Ｌ
ＳＩチップ，７１ａ，７１ｂ，７１ｃ，７２ａ，７２
ｂ，７２ｃ，７３ａ，７３ｂ，７３ｃ，７４ａ，７４ｂ
…虚報の位置，８１…検査データから欠陥番号Ｎの座標
情報抽出ステップ，８２…検査データから欠陥番号Ｎの
大きさ情報抽出ステップ，８３…欠陥番号Ｎ以外の近傍
データ数の抽出ステップ，８４…回路レイアウト情報か
ら座標情報が属する回路ブロック情報を抽出するステッ
プ，８５…変数Ｍにゼロを代入するステップ，８６…変
数Ｍに１を加算するステップ，８７…回路ブロック数に
よるループ終了の条件分岐，８８…属する回路ブロック
の端部までの距離情報を抽出するステップ，８９…座標
情報の近傍の回路パターンのビットマップを抽出するス
テップ，９０…抽出した特徴量の出力ステップ，１０１
…虚報の位置，１１０…回路パターン，１１１…回路
部，１１２…回路以外，１１３…回路パターンのビット
マップデータ，１２０…虚報データベース作成用グラフ
ィカルユーザインターフェース，１２１…ＬＳＩチップ
内の虚報位置分布，１２２…マウス，１２３…回路パタ
ーン，１２４〜１２７…情報欄，１２８…ＳＡＶＥボタ
ン，１２９…ＬＯＡＤボタン，１４０…欠陥データ解析
ユニット，１４１…欠陥検査装置，１４２…レビュー装
置，１４３…ＣＡＤデータ管理装置，１４４…ローカル
エリアネットワーク，１５１…ネットワークインターフ
ェース，１５２…制御部，１５３…２次記憶装置，１５
４…主記憶装置，１５５…演算部，１５６…ユーザイン
ターフェース，１６０…欠陥検査装置，１６１…リムー
バブル記憶装置，１６２…欠陥検査ユニット，Ｂ１〜Ｂ
４，Ｂ１１〜Ｂ５４２１３…回路ブロック
ウト情報読み込みステップ，１３…変数Ｎにゼロを代入
するステップ，１４…変数Ｎに１を加算するステップ，
１５…検査データ数によるループ終了の条件分岐，１６
…欠陥番号Ｎの検査データと回路レイアウトの特徴量抽
出ステップ，１７…虚報データベース内の特徴量と照合
して条件判定するステップ，１８…欠陥番号Ｎを虚報と
判定するステップ，１９…虚報判定結果付き検査データ
出力ステップ，３１…検査データ，３２…検査データの
ウェーハマップ表示，３３…虚報判定付き検査データ，
４１〜４７…検査データの個々の位置，５１，５２…Ｌ
ＳＩチップ，７１ａ，７１ｂ，７１ｃ，７２ａ，７２
ｂ，７２ｃ，７３ａ，７３ｂ，７３ｃ，７４ａ，７４ｂ
…虚報の位置，８１…検査データから欠陥番号Ｎの座標
情報抽出ステップ，８２…検査データから欠陥番号Ｎの
大きさ情報抽出ステップ，８３…欠陥番号Ｎ以外の近傍
データ数の抽出ステップ，８４…回路レイアウト情報か
ら座標情報が属する回路ブロック情報を抽出するステッ
プ，８５…変数Ｍにゼロを代入するステップ，８６…変
数Ｍに１を加算するステップ，８７…回路ブロック数に
よるループ終了の条件分岐，８８…属する回路ブロック
の端部までの距離情報を抽出するステップ，８９…座標
情報の近傍の回路パターンのビットマップを抽出するス
テップ，９０…抽出した特徴量の出力ステップ，１０１
…虚報の位置，１１０…回路パターン，１１１…回路
部，１１２…回路以外，１１３…回路パターンのビット
マップデータ，１２０…虚報データベース作成用グラフ
ィカルユーザインターフェース，１２１…ＬＳＩチップ
内の虚報位置分布，１２２…マウス，１２３…回路パタ
ーン，１２４〜１２７…情報欄，１２８…ＳＡＶＥボタ
ン，１２９…ＬＯＡＤボタン，１４０…欠陥データ解析
ユニット，１４１…欠陥検査装置，１４２…レビュー装
置，１４３…ＣＡＤデータ管理装置，１４４…ローカル
エリアネットワーク，１５１…ネットワークインターフ
ェース，１５２…制御部，１５３…２次記憶装置，１５
４…主記憶装置，１５５…演算部，１５６…ユーザイン
ターフェース，１６０…欠陥検査装置，１６１…リムー
バブル記憶装置，１６２…欠陥検査ユニット，Ｂ１〜Ｂ
４，Ｂ１１〜Ｂ５４２１３…回路ブロック
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 原田 香奈子
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所生産技術研究所内
Ｆターム(参考） 4M106 AA01 CA39 CA41 DB21 DJ39
Claims (14)
- 【請求項１】被検査対象の異物ないしはパターン欠陥を
検出するために活用された検査装置の出力データから，
虚報を判定するためにハードウェア上で実行されるプロ
グラムであって，検査装置が出力した座標や大きさの情
報を含む検査データを読み込む検査データ入力ステップ
と，被検査対象の製品の図面データを読み込む図面デー
タ入力ステップと，該検査データ入力ステップで入力さ
れた検査データの個々の座標や大きさの情報と，該図面
データ入力ステップで入力された図面データとの関係を
示す情報を含む特徴量を抽出する特徴量抽出ステップ
と，該特徴量抽出ステップで抽出された特徴量と，予め
登録された判定基準となる特徴量とを照合し，虚報を判
定する虚報判定ステップと，を実行させることを特徴と
する検査データ解析プログラム。 - 【請求項２】前記図面データ入力ステップで読みこむ図
面データが，ＣＡＤで作成された回路レイアウトデータ
であることを特徴とする請求項１記載の検査データ解析
プログラム。 - 【請求項３】前記特徴量抽出ステップで抽出する特徴量
には，該図面データ内の回路ブロック内における座標情
報を含むことを特徴とする請求項１記載の検査データ解
析プログラム。 - 【請求項４】前記特徴量抽出ステップで抽出する特徴量
には，該検査データの個々の大きさを含むことを特徴と
する請求項１記載の検査データ解析プログラム。 - 【請求項５】前記特徴量抽出ステップで抽出する特徴量
には，該図面データ内の回路パターンのビットマップデ
ータを含むことを特徴とする請求項１記載の検査データ
解析プログラム。 - 【請求項６】前記特徴量抽出ステップで抽出する特徴量
には，該検査データの近傍のデータ数を含むことを特徴
とする請求項１記載の検査データ解析プログラム。 - 【請求項７】前記検査データ解析プログラムの実行前
に，虚報を登録するために実行するプログラムであっ
て，虚報と判定された検査データの座標や大きさの情報
を読み込む虚報データ入力ステップと，被検査対象の製
品の図面データを読み込む図面データ入力ステップと，
該虚報データ入力ステップで入力された虚報データの個
々の座標や大きさの情報と，該図面データ入力ステップ
で入力された図面データとの関係を示す情報を含む特徴
量を抽出する虚報特徴量抽出ステップとを実行させ，グ
ラフィカルユーザインターフェースを用いて，該虚報特
徴量抽出ステップで抽出された特徴量から，ユーザが必
要な特徴量を選択する選択ステップと，該選択ステップ
で選択した特徴量をデータベースに格納する格納ステッ
プとを実行させることを特徴とする検査データ解析プロ
グラム。 - 【請求項８】前記図面データ入力ステップで読みこむ図
面データが，ＣＡＤで作成された回路レイアウトデータ
であることを特徴とする請求項７記載の検査データ解析
プログラム。 - 【請求項９】前記虚報特徴量抽出ステップで抽出する特
徴量には，該図面データ内の回路ブロック内における座
標情報を含むことを特徴とする請求項７記載の検査デー
タ解析プログラム。 - 【請求項１０】前記虚報特徴量抽出ステップで抽出する
特徴量には，該虚報データの個々の大きさを含むことを
特徴とする請求項７記載の検査データ解析プログラム。 - 【請求項１１】前記虚報特徴量抽出ステップで抽出する
特徴量には，該図面データ内の回路パターンのビットマ
ップデータを含むことを特徴とする請求項７記載の検査
データ解析プログラム。 - 【請求項１２】前記虚報特徴量抽出ステップで抽出する
特徴量には，該虚報データの近傍のデータ数を含むこと
を特徴とする請求項７記載の検査データ解析プログラ
ム。 - 【請求項１３】被検査対象の異物ないしはパターン欠陥
を検出する検査装置と，被検査対象の製品の図面データ
を格納するＣＡＤデータ管理装置と，該検査装置および
該ＣＡＤデータ管理装置とネットワークを介して接続さ
れ，該検査装置が検出した座標や大きさの情報を含む検
査データと，該ＣＡＤデータ管理装置が管理する図面デ
ータを収集する入力手段と，該検査データと，該図面デ
ータと，過去の検査データと図面データから予め抽出し
ておいた特徴量を含む虚報データとを格納する記憶手段
と，該記憶手段に格納された該検査データの個々の座標
や大きさの情報と，該図面データとの関係を示す情報を
含む特徴量を抽出する特徴量抽出手段と，該特徴量抽出
手段で抽出された特徴量と，該記憶手段に予め格納され
た過去の特徴量とを照合し，虚報を判定する虚報判定手
段とを有する欠陥データ解析ユニットとを備えることを
特徴とする検査システム。 - 【請求項１４】被検査対象の異物ないしはパターン欠陥
を検出する欠陥検査ユニットと，被検査対象の製品の図
面データを入力する入力ユニットと，該欠陥検査ユニッ
トが検出した座標や大きさの情報を含む検査データと，
該入力ユニットから入力した図面データと，過去の検査
データと図面データから予め抽出しておいた特徴量を含
む虚報データとを格納する記憶手段と，該記憶手段に格
納された該検査データの個々の座標や大きさの情報と，
該図面データとの関係を示す情報を含む特徴量を抽出す
る特徴量抽出手段と，該特徴量抽出手段で抽出された特
徴量と，該記憶手段に予め格納された過去の特徴量とを
照合し，虚報を判定する虚報判定手段とを有する欠陥デ
ータ解析ユニットとを備えることを特徴とする検査装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001292781A JP2003100826A (ja) | 2001-09-26 | 2001-09-26 | 検査データ解析プログラムと検査装置と検査システム |
| US10/196,146 US6826735B2 (en) | 2001-09-26 | 2002-07-17 | Inspection data analysis program, defect inspection apparatus, defect inspection system and method for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001292781A JP2003100826A (ja) | 2001-09-26 | 2001-09-26 | 検査データ解析プログラムと検査装置と検査システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003100826A true JP2003100826A (ja) | 2003-04-04 |
Family
ID=19114680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001292781A Pending JP2003100826A (ja) | 2001-09-26 | 2001-09-26 | 検査データ解析プログラムと検査装置と検査システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6826735B2 (ja) |
| JP (1) | JP2003100826A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007271340A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 欠陥検査装置及び方法 |
| CN100345272C (zh) * | 2004-03-16 | 2007-10-24 | 旺宏电子股份有限公司 | 用以分析晶片制程中的集成电路的缺陷的设备及方法 |
| CN109767418A (zh) * | 2017-11-07 | 2019-05-17 | 欧姆龙株式会社 | 检査装置、数据生成装置、数据生成方法及存储介质 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4104840B2 (ja) * | 2001-08-23 | 2008-06-18 | 株式会社東芝 | マスクパターン評価システム及びその方法 |
| KR100429883B1 (ko) * | 2001-12-20 | 2004-05-03 | 삼성전자주식회사 | 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템 |
| US7124382B1 (en) * | 2002-03-01 | 2006-10-17 | Xilinx, Inc. | Method and apparatus for rule file generation |
| JP4126189B2 (ja) * | 2002-04-10 | 2008-07-30 | 株式会社日立ハイテクノロジーズ | 検査条件設定プログラム、検査装置および検査システム |
| US6959251B2 (en) * | 2002-08-23 | 2005-10-25 | Kla-Tencor Technologies, Corporation | Inspection system setup techniques |
| JP2004177377A (ja) * | 2002-11-29 | 2004-06-24 | Hitachi Ltd | 検査方法および検査装置 |
| US20050004811A1 (en) * | 2003-07-02 | 2005-01-06 | Babu Suresh Rangaswamy | Automated recall management system for enterprise management applications |
| US6944561B2 (en) * | 2003-12-27 | 2005-09-13 | Shian-Shyong Tseng | Method for detection of manufacture defects |
| US7634127B1 (en) * | 2004-07-01 | 2009-12-15 | Advanced Micro Devices, Inc. | Efficient storage of fail data to aid in fault isolation |
| US8725748B1 (en) * | 2004-08-27 | 2014-05-13 | Advanced Micro Devices, Inc. | Method and system for storing and retrieving semiconductor tester information |
| JP5134188B2 (ja) * | 2004-10-15 | 2013-01-30 | ケーエルエー−テンカー コーポレイション | 試料上の欠陥を分析する装置 |
| JP4718914B2 (ja) * | 2005-06-28 | 2011-07-06 | 株式会社東芝 | 半導体集積回路の設計支援システム、半導体集積回路の設計方法、半導体集積回路の設計支援プログラム、半導体集積回路の製造方法 |
| US7496478B2 (en) | 2005-07-18 | 2009-02-24 | Dieter Rathei | Method of monitoring a semiconductor manufacturing trend |
| US20070016321A1 (en) * | 2005-07-18 | 2007-01-18 | Dieter Rathei | Method for screening risk quality semiconductor products |
| US7363098B2 (en) * | 2005-12-19 | 2008-04-22 | Tech Semiconductor Singapore Pte Ltd | Method to identify machines causing excursion in semiconductor manufacturing |
| US8050793B1 (en) * | 2006-04-04 | 2011-11-01 | Advanced Micro Devices, Inc. | Method and apparatus for linking reticle manufacturing data |
| JP4616864B2 (ja) | 2007-06-20 | 2011-01-19 | 株式会社日立ハイテクノロジーズ | 外観検査方法及びその装置および画像処理評価システム |
| JP4898713B2 (ja) | 2008-01-17 | 2012-03-21 | 株式会社日立ハイテクノロジーズ | 表面検査装置および表面検査方法 |
| US20100161287A1 (en) * | 2008-12-22 | 2010-06-24 | Sauerhoefer Marc R | Measurement data management system |
| JP5450180B2 (ja) * | 2009-09-10 | 2014-03-26 | 株式会社日立製作所 | 測定装置と測定座標設定方法と測定座標数算出方法 |
| US8645901B2 (en) * | 2009-12-01 | 2014-02-04 | Cadence Design Systems, Inc. | Visualization and information display for shapes in displayed graphical images based on a cursor |
| US8533626B2 (en) * | 2009-12-01 | 2013-09-10 | Cadence Design Systems, Inc. | Visualization and information display for shapes in displayed graphical images based on user zone of focus |
| US8438531B2 (en) * | 2009-12-01 | 2013-05-07 | Cadence Design Systems, Inc. | Visualization and information display for shapes in displayed graphical images |
| US9224660B2 (en) * | 2013-08-30 | 2015-12-29 | Kla-Tencor Corp. | Tuning wafer inspection recipes using precise defect locations |
| US10243587B2 (en) * | 2017-02-08 | 2019-03-26 | Hewlett Packard Enterprise Developmetn LP | Managing results from list decode methods |
| CN111276411B (zh) * | 2018-12-04 | 2024-01-26 | 台湾积体电路制造股份有限公司 | 辨识晶圆颗粒的方法、电子装置及计算机可读取记录媒体 |
| US11122680B2 (en) * | 2019-03-18 | 2021-09-14 | International Business Machines Corporation | Passive methods of loose die identification |
| WO2021177435A1 (ja) * | 2020-03-05 | 2021-09-10 | パナソニックＩｐマネジメント株式会社 | ビード外観検査装置、ビード外観検査方法、プログラムおよびビード外観検査システム |
| CN115331085B (zh) * | 2022-08-15 | 2023-05-12 | 哈尔滨市科佳通用机电股份有限公司 | 基于深度学习的转向架弹簧托板检测方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163283A (ja) * | 1996-11-27 | 1998-06-19 | Nec Corp | Ｌｓｉ画像の位置合わせ方法 |
| JP2000068341A (ja) * | 1998-08-20 | 2000-03-03 | Hitachi Ltd | 歩留予測方法およびその装置並びに基板の製造方法 |
| JP2000223541A (ja) * | 1999-01-27 | 2000-08-11 | Hitachi Ltd | 欠陥検査装置およびその方法 |
| JP2001194323A (ja) * | 1999-10-29 | 2001-07-19 | Hitachi Ltd | パターン欠陥検査方法及びその装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621769B2 (ja) * | 1985-12-13 | 1994-03-23 | 大日本スクリ−ン製造株式会社 | パタ−ン欠陥検出方法およびその装置 |
| JPH07201946A (ja) | 1993-12-28 | 1995-08-04 | Hitachi Ltd | 半導体装置等の製造方法及びその装置並びに検査方法及びその装置 |
| JPH10209230A (ja) | 1997-01-23 | 1998-08-07 | Hitachi Ltd | 不良解析装置およびその方法 |
| JP3064977B2 (ja) | 1997-08-04 | 2000-07-12 | 株式会社日立製作所 | 検査データ解析システム及びその方法並びに解析ユニット及び解析方法 |
| JP4206192B2 (ja) * | 2000-11-09 | 2009-01-07 | 株式会社日立製作所 | パターン検査方法及び装置 |
| JP4080087B2 (ja) | 1999-02-01 | 2008-04-23 | 株式会社日立製作所 | 分析方法，分析システム及び分析装置 |
| US6625800B1 (en) * | 1999-12-30 | 2003-09-23 | Intel Corporation | Method and apparatus for physical image based inspection system |
| JP3784603B2 (ja) * | 2000-03-02 | 2006-06-14 | 株式会社日立製作所 | 検査方法及びその装置並びに検査装置における検査条件設定方法 |
| JP2002122980A (ja) * | 2000-10-17 | 2002-04-26 | Hitachi Ltd | 半導体集積回路装置の製造方法およびフォトマスクの製造方法 |
| JP3678133B2 (ja) * | 2000-10-30 | 2005-08-03 | 株式会社日立製作所 | 検査システムおよび半導体デバイスの製造方法 |
-
2001
- 2001-09-26 JP JP2001292781A patent/JP2003100826A/ja active Pending
-
2002
- 2002-07-17 US US10/196,146 patent/US6826735B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163283A (ja) * | 1996-11-27 | 1998-06-19 | Nec Corp | Ｌｓｉ画像の位置合わせ方法 |
| JP2000068341A (ja) * | 1998-08-20 | 2000-03-03 | Hitachi Ltd | 歩留予測方法およびその装置並びに基板の製造方法 |
| JP2000223541A (ja) * | 1999-01-27 | 2000-08-11 | Hitachi Ltd | 欠陥検査装置およびその方法 |
| JP2001194323A (ja) * | 1999-10-29 | 2001-07-19 | Hitachi Ltd | パターン欠陥検査方法及びその装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100345272C (zh) * | 2004-03-16 | 2007-10-24 | 旺宏电子股份有限公司 | 用以分析晶片制程中的集成电路的缺陷的设备及方法 |
| JP2007271340A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 欠陥検査装置及び方法 |
| JP4757684B2 (ja) * | 2006-03-30 | 2011-08-24 | 富士通セミコンダクター株式会社 | 欠陥検査装置及び方法 |
| CN109767418A (zh) * | 2017-11-07 | 2019-05-17 | 欧姆龙株式会社 | 检査装置、数据生成装置、数据生成方法及存储介质 |
| JP2019087044A (ja) * | 2017-11-07 | 2019-06-06 | オムロン株式会社 | 検査装置、データ生成装置、データ生成方法及びデータ生成プログラム |
| CN109767418B (zh) * | 2017-11-07 | 2023-08-08 | 欧姆龙株式会社 | 检査装置、数据生成装置、数据生成方法及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030058436A1 (en) | 2003-03-27 |
| US6826735B2 (en) | 2004-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003100826A (ja) | 検査データ解析プログラムと検査装置と検査システム | |
| JP3678133B2 (ja) | 検査システムおよび半導体デバイスの製造方法 | |
| JP4014379B2 (ja) | 欠陥レビュー装置及び方法 | |
| CN103187343B (zh) | 智能型缺陷诊断方法 | |
| JP5021503B2 (ja) | パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム | |
| JP2003086645A (ja) | 検査装置および検査システム並びに半導体デバイスの製造方法 | |
| US10146036B2 (en) | Semiconductor wafer inspection using care area group-specific threshold settings for detecting defects | |
| US8041100B2 (en) | System for specifying equipment causing failure | |
| US20050195396A1 (en) | Inspection condition setting program, inspection device and inspection system | |
| JP4317805B2 (ja) | 欠陥自動分類方法及び装置 | |
| JP4357134B2 (ja) | 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム | |
| JPH09199551A (ja) | インライン検査用検査データ解析処理装置 | |
| CN104568979A (zh) | 芯片对数据库的影像检测方法 | |
| CN108694265B (zh) | 设计布局的失效风险的智能型预诊断系统及方法 | |
| CN112800716B (zh) | 一种集成电路版图布线中线网开路检测方法 | |
| JP4190748B2 (ja) | 半導体不良解析用のｃａｄツール及び半導体不良解析方法 | |
| WO2010061771A1 (ja) | 観察条件決定支援装置および観察条件決定支援方法 | |
| JP4073088B2 (ja) | 半導体基板の製造方法 | |
| JP4146655B2 (ja) | 欠陥源候補抽出プログラム | |
| JP4209156B2 (ja) | 検査条件データ管理方法及びシステム並びにプログラム、コンピュータ読取り可能な記録媒体 | |
| JP2010019561A (ja) | 欠陥検査装置および欠陥検査方法 | |
| JP2007227705A (ja) | シミュレーション装置、シミュレーションプログラム及びシミュレーション方法 | |
| CN118132143B (zh) | 低代码组件识别模型的训练方法、映射方法及设备 | |
| JP2012182495A (ja) | 欠陥解析装置、欠陥解析方法および欠陥解析プログラム | |
| JP2004165395A (ja) | 検査データ解析プログラムと検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041126 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061024 |