JP4146655B2 - 欠陥源候補抽出プログラム - Google Patents
欠陥源候補抽出プログラム Download PDFInfo
- Publication number
- JP4146655B2 JP4146655B2 JP2002067821A JP2002067821A JP4146655B2 JP 4146655 B2 JP4146655 B2 JP 4146655B2 JP 2002067821 A JP2002067821 A JP 2002067821A JP 2002067821 A JP2002067821 A JP 2002067821A JP 4146655 B2 JP4146655 B2 JP 4146655B2
- Authority
- JP
- Japan
- Prior art keywords
- defect
- inspection
- wafer
- data
- analysis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の属する技術分野】
本発明は,半導体集積回路,薄膜磁気ヘッド,光デバイス,液晶ディスプレイなど製品が製造される過程で発生する異物ないしはパターン欠陥の発生源を探索する。
【0002】
【従来の技術】
半導体集積回路の製造を例に以下,従来技術を説明する。半導体集積回路は,一般にシリコンウェーハ上に回路パターンなどの層が多層化されて複数のチップ(素子)を製造する前工程と,チップ毎に切り離し,個々の製品を完成させる後工程に分かれている。製造中に発生する不良の大半は,微細加工を伴う長大な前工程で発生し,前工程での歩留り向上が,低コスト生産に重要な課題である。ここで,前工程での歩留りとは,前工程の最終試験である電気検査の結果で決まる良品率,すなわち,ウェーハ上の全チップ数に対する良品チップの割合のことである。
【0003】
前工程では,製造途中に発生する異物やパターン欠陥(以下,総称して欠陥)が原因で,回路パターンの断線や短絡などが生じ,歩留りを低下させる。欠陥のモニタリングを目的に,異物検査装置や外観検査装置が使われる。一般に,異物検査装置とは,レーザ光をウェーハに斜め上方から照射し,その散乱光を検出する装置で,暗視野検査装置と呼ぶこともある。外観検査装置とは,回路パターンの画像を撮像し,画像処理により異常個所を検出する装置で,適用する検出器によって,明視野検査装置やSEM式検査装置がある。これらについては,雑誌「日立評論」の1999年10月号に掲載の論文「半導体歩留り向上を支援する検査システム」に記載がある。しかし,異物検査装置や外観検査装置は,検出原理の違い以外に,明確な区別はなく,本書では,総称して以降,欠陥検査装置と記す。
【0004】
欠陥検査装置の検査結果である検査データを用いて,欠陥源の探索を行う一手段として,コモナリティ解析と呼ばれる解析手法がある。コモナリティ解析とは,例えば,エッチング装置の1号機で処理したウェーハは,全般に欠陥数が多めで,2号機で処理したウェーハは,全般に欠陥数が少なめといったことを突き止める手法である。
【0005】
コモナリティ解析の機能を搭載した検査システムは,既に数社から市販されている。これらに搭載されている手法は,分散分析(ANOVA)などの統計的なものである。例えば,1999年の国際会議“Advanced Semiconductor Manufacturing Conference”のProceedingsの21ページから24ページに掲載された論文“A NewSystematic Yield Ramp Methodology”,公開公報の特開2000−12640号,2000年の国際会議の“International Symposium on Semiconductor Manufacturing”のProceedingsの249ページから252ページに掲載された論文“Yield Analysis and Improvement by Reducing Manufacturing Fluctuation Noise”などに手法の記載がある。
【0006】
一方,コモナリティ解析ではないが,特開2001−85491のように,ウェーハがどの装置を通過したかといった情報(処理履歴データ)を,単純にデータベースから検索して,作業者に提示するものも,有効であることが知られている。
【0007】
【発明が解決しようとする課題】
従来の検査システムに搭載されたコモナリティ解析機能は,統計手法を用いるため,大量の検査データが必要であった。最終電気検査は,すべてのウェーハに対して実施し,検査データも豊富に得られることが多いため,従来のコモナリティ解析機能を有効に活用できる。しかし,欠陥検査は,すべてのウェーハに対して実施されることは少なく,抜取り検査である場合が多い。また,多品種小量生産の製造ラインでは,検査頻度をあげたとしても,統計解析に必要な大量の検査データを集めることは,容易ではない。そのため,少ない検査データで,コモナリティ解析を実施する手法ならびに情報システムが望まれていた。
【0008】
また,従来の検査システムに搭載されたコモナリティ解析機能は,検査データをそのまま活用するものであった。しかし,検査データには,解析に不要なデータも多数含まれていることが多い。大量のデータを用いる場合には,問題にならないことも多いが,少ないデータで解析する場合には,如何に効率的に不要なデータを除いて,解析するかが重要である。例えば,図16は,ウェーハ面内に形成されたチップ内の欠陥の発生分布を示した一例である。四角い枠330Aは,チップの外枠を表す。黒丸331Aから335A,341から344は,欠陥検査装置が検出した欠陥座標を打点したものである。しかし,黒丸341から344は,欠陥検査装置が誤って欠陥ではないものを欠陥と判定した虚報(あるいは擬似欠陥とも呼ぶ)を検出したものである。虚報のような不要なデータは,解析時に除外しなければ,このチップ330Aを欠陥が多発した異常なウェーハと判断しかねない。そのため,虚報341から344を効率的に除外して,チップ330Bのように,真の欠陥331Bから335Bだけを解析対象にして,このウェーハは欠陥が5つだけ存在するウェーハと判断したい。330Aのように,不要なデータを含んだままコモナリティ解析を行うと,異常のあるウェーハと異常のないウェーハの判定を間違えて,正しく不具合のある装置を見つけ出すことができない。
【0009】
本発明は,欠陥検査の少ない検査データを活用して,効果的にコモナリティ解析を行うプログラムならびに,そのプログラムを搭載した検査システムを提供する。また,検査データに含まれる不要なデータを効率的に除外して,有効な解析を行うプログラムならびに,そのプログラムを搭載した検査システムを提供する。
【0010】
【課題を解決するための手段】
上述した課題を解決するため,主に次のことを考慮した。
(1)コモナリティ解析前に,解析対象ウェーハのうち,異常があるウェーハと異常がないウェーハに分類し,その違いを解析に用いる。
(2)(1)の異常があるウェーハと異常がないウェーハを分類するために,様々な方法で欠陥を選定する。特に,回路レイアウトデータを用いて,チップ内の指定領域内の欠陥だけを選定することで,解析に不要な検査データを効果的に除外することができる。
(3)2つの欠陥検査工程を選択し,長大な処理履歴データからコモナリティ解析対象範囲を効果的に絞り込む。
(4)異常があるウェーハが共通に通過した装置を選出し,また,異常がないウェーハが通過した装置を考慮して,欠陥源候補のプライオリティをつける。
(5)上記の処理を効率的に行うグラフィカルユーザインターフェースを備える。
【0011】
以上のことを踏まえ,本発明は,被検査対象の有する異物ないしはパターン欠陥の発生源を見つけ出すために実行するプログラムにおいて,複数の被検査対象に対して検査装置で検査して得た複数の検査データを入力する検査データ入力処理と,該被検査対象毎に,被検査対象が製造工程毎に通過した装置の履歴が格納された処理履歴データを入力する処理履歴データ入力処理と,該検査データ入力処理で入力された複数の該検査データから,異常が含まれる被検査対象と,異常が含まれない被検査対象に分類する被検査対象分類処理と,該被検査対象分類処理で分類した結果と,該処理履歴データに含まれる装置の履歴とから,異物ないしはパターン欠陥の発生源の候補を抽出する発生源抽出処理と,該発生源抽出処理で抽出した発生源の候補を出力する出力処理することを実行することを特徴とする。
【0012】
また、本発明は、製造過程で、半導体集積回路、薄膜磁気ヘッド、または光デバイスのウエハ上に発生した異物ないしはパターン欠陥の発生源となる製造装置を見つけ出すために実行するプログラムであって、ユーザにグラフィカルインターフェースを提示して、ユーザより指定された範囲の期日に特定の検査工程で検査されたウエハを解析対象ウエハと選択する処理と、複数の前記解析対象ウエハに対して各検査工程の検査装置で検査して得られた欠陥座標データを検査データベースより入力する欠陥座標データ入力処理と、前記グラフィカルインターフェースに、前記解析対象ウエハの各検査工程の欠陥座標データをマトリクス状に表示して、解析対象とするチップ、領域の選択、解析に不要なデータを除外するフィルタリング処理のユーザ選択入力を受付ける処理と、前記グラフィカルインターフェースの表示において、解析対象とする検査工程のユーザ選択入力を受付ける処理と、前記解析対象ウエハの処理履歴データを進度管理データベースより読み込む処理と、前記選択された複数の検査工程により挟まれる順番の製造工程における前記処理履歴データの部分を抽出する処理と、 前記抽出された部分処理履歴データに基づいて、または全てのウエハの処理履歴データに基づいて、前記複数の検査工程により挟まれる順番の各製造工程における各製造装置によって処理されたウエハ上に発生した欠陥数と、対応ウエハ頻度とのヒストグラムの分布の違いを、各製造工程毎に分散分析を行い、欠陥源である製造装置を含む確率が高い製造工程を統計的に判定する処理と、前記欠陥源である製造装置を含む確率が高い製造工程を、順位を付けて出力する処理とを実行することを特徴とする欠陥源候補抽出プログラムを提供する。
【0014】
【発明の実施の形態】
まず,本発明の実施形態を説明する前に,半導体集積回路の前工程製造ラインならびにウェーハの処理手順について,図面により説明する。
【0015】
図2は,前工程製造ラインに存在する装置群を示すブロック図の一例である。31はCVD装置の1号機,32はCVD装置の2号機,41は塗布装置の1号機,42は塗布装置の2号機,51は露光装置の1号機,52は露光装置の2号機,53は露光装置の3号機,54は露光装置の4号機,61はエッチング装置の1号機,62はエッチング装置の2号機,63はエッチング装置の3号機,71はインプラ装置の1号機,72はインプラ装置の2号機,81は洗浄装置の1号機,82は洗浄装置の2号機,83は洗浄装置の3号機,91は現像装置の1号機,92は現像装置の2号機,101は熱拡散装置の1号機,102は熱拡散装置の2号機,111はレジスト除去装置の1号機,112はレジスト除去装置の2号機,113はレジスト除去装置の3号機,121はスパッタ装置の1号機,122はスパッタ装置の2号機,131は欠陥検査装置,141は電気検査を行うテスタの1号機,142はテスタの2号機,143は検査データベース,144は進度管理システム,145は解析ユニットであり,これらの装置やシステムがローカルエリアネットワーク146を介して接続され,相互にデータ交換を行っている。例えば,ある装置でウェーハを処理したら,その装置から処理が完了したことを,ローカルエリアネットワーク146を介して,進度管理システム144に知らせ,進度管理システム144では,ウェーハ毎に処理履歴データを格納している。処理履歴データについては,後述する。また,欠陥検査装置131で検査した結果は,ローカルエリアネットワーク146を介して,検査データベース143に格納される。解析ユニット145では,検査データベース143の検査結果を読み出して,歩留り向上のための解析が行われる。実際の前工程製造ラインには,図2に記したものより,さらに多くの装置が存在することが一般的であるが,本書では,上記の装置群を用いて以下,説明する。
【0016】
図3は,前工程製造ラインでのウェーハの処理手順を示すブロック図の一例である。図3では,左から右へウェーハが進行する。実際には,集積回路の品種によって異なるが,およそ500個くらいの工程を経て,前工程が完了するが,図3では,説明の都合上,略して15個の工程で完了するような図としている。図中で正方形は,それぞれ通過する装置を示している。また,斜線で示した縦長の長方形21から23は,欠陥検査装置であり,ここで欠陥検査を行う。白抜きの縦長の長方形24は,テスタであり,ここで電気検査を行う。例えば,あるウェーハは,太線で示すルートで,各種装置を通過して前工程を完了する。この通過する装置は,ウェーハによって様々である。ここで,黒塗りの四角20の装置に不具合があり,欠陥が多発したとき,22の欠陥検査で,欠陥の多発が検知される。この黒塗りの四角20の装置を,迅速に見つけ出すことが,本発明の目的である。
【0017】
次に,本発明の一実施形態を図面により説明する。
【0018】
図1は,本発明のプログラムの処理手順を示す一例である。また,図6は,本発明のプログラムの主たるグラフィカルユーザインターフェースの一例である。図6を参照しながら,図1の処理手順を説明する。
【0019】
まず,ステップ11では,複数の対象ウェーハ選択処理を実行する。例えば,「2月1日から2月2日に,配線第1層のエッチング後に欠陥検査を実施したウェーハ」というような条件で,解析対象のウェーハを選択する。本実施例では,2月1日から2月2日に,D07という欠陥検査工程で,検査を実施したウェーハIDがA001,A002,A003,A004,A005,A006の6枚のウェーハを選択した例で説明する。また、選択されたウェーハは、原則として全ての欠陥検査工程で検査をすることとして実施例を説明するが、欠陥検査工程の全てにおいて検査されていなくても、本発明の方法を適用することはできる。
【0020】
次に,ステップ12では,対象ウェーハの欠陥座標データ入力処理を実行する。欠陥座標データとは,ウェーハ毎に図4の150のようなデータである。欠陥座標データ150には,欠陥番号,欠陥があるチップのウェーハ内での位置X,Y,チップ内の詳細な欠陥の座標X,Y,欠陥の直径,欠陥のカテゴリなどが記されている。ウェーハ面内の欠陥座標は,欠陥座標データ150のように,ウェーハ面内のチップ位置とチップ内の詳細な座標に分けて表すだけではなく,ウェーハ面内に1つの座標系を設けて表す場合もある。また,欠陥座標データに含まれるデータ項目も150の例とは異なり,直径の情報が含まれなかったり,カテゴリの情報が含まれなかったり,欠陥検査装置の機種によって様々である。図5は欠陥座標データ150の欠陥位置を図示したものである。160がウェーハの外枠を表し,161から168が,欠陥座標データ150の欠陥番号1から8のチップX,Y,チップ内座標X,Yをもとに打点したものである。ステップ12で入力される欠陥座標データは,たとえステップ11で,「2月1日から2月2日に,配線第1層のエッチング後に欠陥検査を実施したウェーハ」という条件にしたとしても,配線第1層のエッチング後の欠陥検査の欠陥座標データだけを入力する場合もあるが,それだけではなく,対象ウェーハの他の日時,他の欠陥検査工程の欠陥座標データも同時に入力することが望ましい。この同時処理により,後述する図6に示すような対象ウェーハ毎の検査履歴表示を迅速に行うことができる。また,この処理は,後述するアダー欠陥を抽出するためにも必要である。
【0021】
図6は,欠陥座標データを入力した結果をグラフィカルユーザインターフェース170に表示した例を示している。171にウェーハID(A001からA006)を縦に並べ,172に欠陥検査工程(D01からD10)を横に並べ,欠陥座標データをマトリクス状に表示している。例えば,ウェーハIDがA006の欠陥検査工程がD03の欠陥座標データが173である。173の丸枠がウェーハを表し,中の打点174などが欠陥の座標を表している。図5のようなものを小さく表示している。この例では,ウェーハA001は,欠陥検査D09まで既に完了しており,欠陥検査D01からD09まで欠陥座標データがあり,それらを入力していることがわかる。ウェーハA002とA003は,欠陥検査D08まで既に完了している。しかし,ウェーハA003は,欠陥検査D03を行わずに,製造が進んでいることがわかる。これは,ウェーハA003が,欠陥検査D03を行うべきときに,欠陥検査装置131がトラブルで停止しており,欠陥検査D03を省いて製造を進行させていたことを表している。また,ウェーハA004からA006は,欠陥検査D07まで既に完了している。
【0022】
次に,図1のステップ13では,欠陥座標データのフィルタイリング処理を実行する。欠陥座標データのフィルタリング処理とは,欠陥座標データ150のうち,解析に不要なデータがある場合,それを除外する処理である。例えば,対象のデータを,ウェーハ面内のある数チップ内に存在する欠陥に限定したり,チップ内のある特定の回路内に存在する欠陥に限定したり,欠陥座標データ150の欠陥の直径を利用して,ある大きさ以上の欠陥だけに限定したり,欠陥座標データ150のカテゴリ情報を利用して,あるカテゴリの欠陥だけに限定したり,ある検査で検出した欠陥のうち,同一ウェーハでその検査より前に実施した検査で,既に検出済みの欠陥を除外してアダー欠陥だけに限定したりする処理である。もちろん,このようなフィルタリングをせずに,すべての欠陥座標データを対象にしてもよい。
【0023】
図6のグラフィカルユーザインターフェース170においては,181のプルダウンメニューで「アダー欠陥」に限定している。プルダウンメニュー181では,検出したすべての欠陥を利用するといった選択もできる。また,182のプルダウンメニューで,欠陥の直径を「0.1マイクロメータ以上」の欠陥に限定する選択をしている。プルダウンメニュー182では,欠陥の大きさで限定をしない設定としたり,0.2マイクロメータ以上など異なる直径で選択したりできる。この処理は,図4の欠陥座標データ150の欠陥の直径の情報を利用する。183はウェーハ面内の解析領域を限定するためのグラフィカルユーザインターフェースを起動するボタンであり,183のボタンをマウスでクリックすると,図7の新たなグラフィカルユーザインターフェース210が起動し,ウェーハ面内のある数チップ内に存在する欠陥を解析対象として限定できる。図7の詳細は,後述する。図6で184はチップ内の解析領域を限定するためのグラフィカルユーザインターフェースを起動するボタンであり,184のボタンをマウスでクリックすると,図8の新たなグラフィカルユーザインターフェース220が起動し,チップ内のある回路が存在する領域内に存在する欠陥を解析対象として限定できる。図8の詳細は,後述する。186では欠陥カテゴリで解析対象の欠陥を限定する。この処理は,図4の欠陥座標データ150のカテゴリを利用する。図6では,「all」と表示されており,すべてのカテゴリを対象とする設定になっている。
【0024】
図7は,ウェーハ面内の解析領域を限定するためのグラフィカルユーザインターフェースの一例である。グラフィカルユーザインターフェース210には,ウェーハの外枠211や四角いチップ212の配置などが表示される。ここで,チップをマウスでクリックすることで,表示色を変えることができ,実際に変えたものが,213などの4つのチップである。このグラフィカルユーザインターフェース210では,214の「座標データ読込」ボタンをクリックすることで,欠陥座標データを読み込んで同時に表示することもできる。欠陥座標データ150を読み込んで,表示した例が打点215などの黒丸である。打点の分布を参考にして解析対象のチップを限定する。「実行」をクリックすることで,図6の170のグラフィカルユーザインターフェースに戻り,設定した内容に基づいて,174などの欠陥座標の打点は変更される。この処理は,図4の欠陥座標データ150のチップX,Yの情報を利用する。一方,「戻る」をクリックすると,グラフィカルユーザインターフェース210で設定した内容は,反映されず,170のグラフィカルユーザインターフェースへ戻る。
【0025】
図8は,チップ内の解析領域を限定するためのグラフィカルユーザインターフェースの一例である。グラフィカルユーザインターフェース220には,チップの大きさに基づいてチップの外枠221が表示される。また,「レイアウト読込」ボタン224をクリックすることで,CAD(Computer AidedDesign)システムで作成された集積回路の回路レイアウトデータが読み込まれて表示される。回路レイアウトデータを読み込んで表示した結果,231や232のSRAM回路ブロック,234のロジック回路ブロック,235のマイコンコア回路ブロックの配置が表示される。また,「座標データ読込」ボタン225をクリックすると,欠陥座標データが読み込まれて,欠陥位置に黒丸241から黒丸248が打点される。これら回路レイアウトの配置や欠陥の座標を参照して,チップ内の解析対象領域を設定する。例えば,図8の例では,マイコンコア回路ブロックの領域を設定し,表示色を変えている。表示色を変えた領域だけを解析対象にするか,逆に表示色を変えた領域を解析対象外にするかの選択を,222の「マウク内使用」か223の「マスク内未使用」のいずれかを選択して決定する。この例では,「マスク内使用」を選択しているため,マイコンコア回路ブロックの領域内235に存在する欠陥だけを解析対象にすることになる。「実行」をクリックすることで,図6の170のグラフィカルユーザインターフェースに戻り,設定した内容に基づいて,174などの欠陥座標の打点は変更される。この処理は,図4の欠陥座標データ150のチップ内座標X,Yの情報を利用する。一方,「戻る」をクリックすると,グラフィカルユーザインターフェース210で設定した内容は,キャンセルされて,170のグラフィカルユーザインターフェースへ戻る。このように,チップ内の指定領域内の欠陥だけに限定するフィルタリング処理により,例えば,ある特定の回路に多発する欠陥だけを対象に,コモナリティ解析を実施できる。また,逆に,ある特定の回路に特有の欠陥を除外して,コモナリティ解析を実施できる。例えば、チップ内の回路ブロックが存在しない領域で検出される虚報を排除するために、当該領域を指定するフィルタリング処理を施すことで効率的にコモナリティ解析を実施できる。このとき,回路レイアウトデータを表示することで,領域の設定を効率的に行うことができる。上述のように,ブロック領域を指定してコモナリティ解析を実行することで,ある1つのブロック領域で発生する欠陥の原因となる製造装置の候補を的確に抽出することができる。
【0026】
次に,図1のステップ14では,解析対象とする欠陥検査工程の選択処理を実行する。図6のグラフィカルユーザインターフェース上で,2つの欠陥検査工程をマスクでクリックして選択する。本例では,D06とD07の2つの欠陥検査工程を選択し,その結果,枠193と枠194が描かれる。この選択処理により選択された2つの欠陥検査工程間にある製造工程を対象として、ウェーハ単位、チップ単位、回路ブロック単位での欠陥源の候補抽出処理を行う。本例では選択したウェーハを枠で示したが,表示色を変えるなど別の方法でも構わない。また,1つの欠陥検査工程だけを選択し,2つ目の欠陥検査工程は,そのすぐ直前の欠陥検査工程が自動的に定まるようにしてもよい。例えば,D07を選択すると,自動的にD06も選択されるということである。また、手動による欠陥検査工程の選択に限らず、欠陥数が所定のしきい値を超えるウェーハを自動的に選択して,そのすぐ直前の欠陥検査工程も自動設定する方法でもよい。
【0027】
次に,ステップ15では,異常のあるウェーハと異常のないウェーハの分類処理を実行する。ここで,分類処理の対象の欠陥座標データは,ステップ14で選択された2つの欠陥検査工程のうち,右側のD07のデータである。また,ステップ13で限定された欠陥だけが対象である。限定された欠陥の個数が,予め与えたしきい値以上のウェーハを「異常有り」,しきい値未満のウェーハを「異常無し」と分類する。その分類の結果,図6の例では,ウェーハA004とA005の欠陥検査工程D07の欠陥数が多く,この2枚のウェーハが「異常有り」,ウェーハA001,A002,A003,A006は「異常無し」と分類された結果であり,「異常有り」のウェーハには,枠191,192が表示される。本例では,しきい値との大小関係で,「異常有り」と「異常無し」を分類したが,しきい値を設定せず,グラフィカルユーザインターフェース170の操作者が,ウェーハA004とA005を選択してもよい。
【0028】
次に,ステップ16では,対象ウェーハの処理履歴データ入力処理を実行する。処理履歴データとは,図9の261のように,ウェーハ毎に各製造工程を何月何日の何時にどの製造工程で,どの製造装置を使って処理したという情報が,時系列に記されたデータである。例えば,261の例では,2001年8月5日の10時に,製造工程コード10010(ロコス表面酸化)の工程で,製造装置コード0101を使って処理したということが記されている。この処理履歴データには,検査工程も一緒に載っている。例えば,261の例では,2001年8月25日の9時30分に,製造工程コード20090(欠陥検査D06)の工程で,製造装置コード0131を使って処理したということが記されている。このように,製造工程,製造装置ともにコード化されており,製造装置のコードは,図10の262のように,装置コードと装置名が記されて,定義されている。
【0029】
次に,ステップ17では,欠陥検査工程に基づいて,部分処理履歴データ抽出処理を実行する。部分処理履歴データ抽出処理では,処理履歴データの中で,ステップ14で選択した2つの欠陥検査工程の間に記されたデータを抽出する。例えば,ステップ14で欠陥検査工程D06(工程コード20090)とD07(工程コード20180)が選択されると,処理履歴データ261からは,図11の部分処理履歴データ263が抽出される。
【0030】
次に,ステップ18では,共通処理装置探索処理を実行する。ステップ17で,ウェーハ毎(A001〜A006)に抽出された部分処理履歴データで,ウェーハ毎に通過した製造装置を比較する。ステップ15で分類した「異常有り」のウェーハと,「異常無し」のウェーハの違いを比較する。具体的には,複数の「異常有り」のウェーハが,同じ製造装置を通過し,「異常無し」のウェーハが,「異常有り」のウェーハとは違う装置を使っている製造工程が最も,異常の原因である可能性が高い。そのような製造工程を抽出する。
【0031】
次に,ステップ19では,欠陥源候補リストの出力処理を実行する。図12は,出力結果のグラフィカルユーザインターフェースの一例である。ステップ17で抽出した部分処理履歴データを表示するとともに,ステップ18での結果を一覧表示する。グラフィカルユーザインターフェース270の例では,271にステップ17で抽出した部分処理履歴データの工程名を,縦に表示している。また,対象のウェーハA001〜A006を横に並べて,それぞれ対応する製造装置コードを273〜278に表示している。ウェーハA004とA005が,ステップ15で「異常有り」と分類したウェーハであるため,それを区別するために,276と277のリストを太枠で囲んで表示している。もちろん,太枠で囲むのではなく,表示色を変えてもよい。また,欠陥源候補として,ステップ18での処理結果を,272にリスト表示している。丸印は,2枚の「異常有り」のウェーハが同じ製造装置で処理され,「異常無し」のウェーハは,「異常有り」のウェーハとは異なる製造装置で処理された製造工程であることを表している。本例では,2工程で丸印がついている。例えば,配線1露光工程では,ウェーハA004とA005が,装置コード0053の装置で処理され,ウェーハA001,A002,A003,A006は,装置コード0053で処理していないため,丸印がつく。また,三角印は,「異常有り」のウェーハの全て,及び「異常無し」のウェーハの少なくとも1つが同じ製造装置で処理された工程である。丸印の工程は,欠陥源の候補としてプライオリティが高く,三角印の工程は,欠陥源の候補としてプライオリティが丸印より低く,無印の工程は,プライオリティがさらに低いことを意味する。グラフィカルユーザインターフェース270は,「戻る」ボタン282をクリックすることで,図6のグラフィカルユーザインターフェース170に戻る。
【0032】
以上のように,本発明によると,欠陥検査の頻度が少なく,少数の欠陥座標データしか存在しない場合でも,長大な処理履歴データから,効率的に部分処理履歴データを抽出し,さらに自動で欠陥源の候補の製造工程,製造装置を絞り込むことができる。また,単にウェーハ面内で検出された欠陥の個数だけを用いるのではなく,ウェーハ面内のチップを限定したり,チップ内の対象領域を限定したり,欠陥の大きさを限定したり,アダー欠陥を抽出することによって,解析に不要な欠陥のデータを除外して,解析すべき欠陥を的確に解析することができる。
【0033】
次に,図13に,本発明のプログラムを実行するシステム構成の一例を示す。131は,欠陥検査装置,143は検査データベース,144は進度管理システム,145は解析ユニットであり,これらはローカルエリアネットワーク146を介して接続され,相互にデータ交換がなされる。解析ユニット145には,制御部301,2次記憶装置302,主記憶装置303,演算部304,ユーザインターフェース305,ネットワークインターフェース306などが備わっている一般の計算機である。本発明のプログラムは,2次記憶装置302に格納され,ユーザインターフェース305から操作者によって本発明のプログラムが起動されると,2次記憶装置302から主記憶装置303に読み出されて,演算部304を用いて実行される。図1におけるステップ11からステップ12では,ユーザインターフェース305で操作者によって入力された情報をもとに,検査データベース143から欠陥座標データが検索されて,ネットワークインターフェース306から入力され,欠陥座標データは,2次記憶装置302や主記憶装置303に格納される。ステップ13は,主記憶装置303に格納された欠陥座標データに対して,演算部304を用いて処理される。ステップ14では,ユーザインターフェース305から操作者によって検査工程が選択され,選択された検査工程の情報は,主記憶装置303に格納される。ステップ15は,主記憶装置303に格納された欠陥座標データと検査工程の情報を用いて,演算部304を用いて処理される。ステップ16では,2次記憶装置302に格納されている処理履歴データを読み出し,主記憶装置303に格納する。通例,本発明のプログラムを実行する前に,予め進度管理システム144に存在する処理履歴データは,2次記憶装置302に格納されているが,場合によっては,2次記憶装置302には格納されておらず,本発明のプログラムのステップ16を実行時に,進度管理システム144を検索し,処理履歴データをネットワークを介して,ネットワークインターフェース306から入力し,処理履歴データは,2次記憶装置302や主記憶装置303に格納される。ステップ17からステップ19では,主記憶装置303に格納された処理履歴データと検査工程の情報を用いて,演算部304を用いて処理され,結果が,主記憶装置303と2次記憶装置302に格納されるとともに,ユーザインターフェース305に結果が出力される。
【0034】
本例では,検査データベース143と解析ユニット145を別の計算機で構成し,ネットワークで接続したが,同一の計算機で構成してもよい。また,同様に,検査データベース143や解析ユニット145を,欠陥検査装置131の内部の計算機で実現してもよい。
【0035】
また,上述した例では,大量な検査データを用いて,統計的に行う欠陥源を見つけ出す従来のコモナリティ解析ではなく,少ない検査データを用いた解析方法の一例を示した。しかし,大量な検査データが存在する場合にも,図8で示したように,チップ内の解析対象領域を限定して,不要なデータを除外した後に,従来の統計的なコモナリティ解析を行うことも有効である。そのとき,CADシステムで作成された回路レイアウトデータを用いることで,領域設定を効率的にできる。
【0036】
図14は,本発明を統計的なコモナリティ解析に適用した場合の処理手順を示す一例である。ステップ11からステップ14までは,図1と同じ手順である。図14においては,ステップ15を行わずに,ステップ16,ステップ17と進む。図14では,図1のステップ18の代わりに,ステップ311を行う。ステップ311では,製造工程毎の分散分析を行う。最後に,ステップ19で,分散分析の結果に基づき,欠陥源の候補リストを出力する。図15は,ステップ311で行う製造工程毎の分散分析の一例を図示したものである。これは,図9の処理履歴データ261の配線1エッチング工程での分散分析の一例である。多数のウェーハの処理履歴データと,ステップ13で限定された欠陥座標データから,ヒストグラム321,322,323を作成する。ヒストグラム321は,配線1エッチング工程でエッチング装置1号機61を使って処理したウェーハに対して,ステップ13で限定された欠陥座標データから数えられた欠陥数を横軸にとり,そのウェーハ頻度のヒストグラムを作成したものである。同様に,ヒストグラム322は,配線1エッチング工程でエッチング装置2号機62を使って処理したウェーハに対して,作成したヒストグラムであり,ヒストグラム323は,配線1エッチング工程でエッチング装置3号機63を使って処理したウェーハに対して,作成したヒストグラムである。これら3つの分布の違いを定量化する方法が,分散分析である。数式で示すと,数1から数5を用いて,数5のF値を求めることである。F値が大きい製造工程ほど,欠陥源である確率が高いと判定し,F値が大きい数工程をステップ19で出力する。
【0037】
【数1】
【0038】
【数2】
【0039】
【数3】
【0040】
【数4】
【0041】
【数5】
【0042】
ここで,kは対象製造工程の装置数,niは対象製造工程において装置iを通過したウェーハ数,Xijは装置iのj番目のウェーハの欠陥数,Nは全ウェーハ数である。
【0043】
【発明の効果】
以上説明したように,本発明によると,欠陥検査の頻度が少ない場合においても,長大な製造工程の中から,効率的に欠陥発生源の候補を絞り込むことができる。また,単にウェーハ面内で検出された欠陥の個数だけを用いるのではなく,ウェーハ面内のチップを限定したり,チップ内の対象領域を限定したり,欠陥の大きさを限定したり,アダー欠陥を抽出したりすることによって,解析に不要な欠陥のデータを効率的に除外して,解析すべき欠陥から的確に欠陥の発生源を解析することができる。
【図面の簡単な説明】
【図1】本発明のプログラムの処理手順を示した一例である。
【図2】集積回路の前工程製造ラインにおける装置やシステムを示したブロック図の一例である。
【図3】集積回路の前工程製造過程を簡易的に示した一例である。
【図4】欠陥座標データの一例である。
【図5】欠陥座標データを視覚的に表した一例である。
【図6】グラフィカルユーザインターフェースの一例である。
【図7】ウェーハ面内の解析対象領域限定用のグラフィカルユーザインターフェースの一例である。
【図8】チップ内の解析対象領域限定用のグラフィカルユーザインターフェースの一例である。
【図9】処理履歴データの一例である。
【図10】装置コード定義データの一例である。
【図11】部分処理履歴データの一例である。
【図12】結果表示用のグラフィカルユーザインターフェースの一例である。
【図13】検査システムの構成の一例である。
【図14】本発明のプログラムの処理手順を示した別の一例である。
【図15】分散分析の考え方を示す図である。
【図16】ウェーハ面内に形成されたチップ内の欠陥の発生分布を示した一例である。
【符号の説明】
A001〜A006…ウェーハID,D01〜D10…欠陥検査工程,11…対象ウェーハ選択処理,12…欠陥座標データ入力処理,13…欠陥座標データフィルタリング処理,14…検査工程選択処理,15…異常有り/異常無しウェーハ分類処理,16…処理履歴データ入力処理,17…処理履歴データ部分抽出処理,18…共通処理装置探索処理,19…欠陥源候補リスト出力処理,20…不具合装置,21〜23…欠陥検査,24…電気検査,31…CVD装置の1号機,32…CVD装置の2号機,41…塗布装置の1号機,42…塗布装置の2号機,51…露光装置の1号機,52…露光装置の2号機,53…露光装置の3号機,54…露光装置の4号機,61…エッチング装置の1号機,62…エッチング装置の2号機,63…エッチング装置の3号機,71…インプラ装置の1号機,72…インプラ装置の2号機,81…洗浄装置の1号機,82…洗浄装置の2号機,83…洗浄装置の3号機,91…現像装置の1号機,92…現像装置の2号機,101…熱拡散装置の1号機,102…熱拡散装置の2号機,111…レジスト除去装置の1号機,112…レジスト除去装置の2号機,113…レジスト除去装置の3号機,121…スパッタ装置の1号機,122…スパッタ装置の2号機,131…欠陥検査装置,141…テスタの1号機,142…テスタの2号機,143…検査データベース,144…進度管理システム,145…解析ユニット,146…ローカルエリアネットワーク,150…欠陥座標データ,160…ウェーハの外枠,161〜168…欠陥座標,170…グラフィカルユーザインターフェース,171…ウェーハIDリスト,172…欠陥検査工程リスト,173…ウェーハの外枠,174…欠陥座標,181…アダー欠陥/検出欠陥選択用のプルダウンメニュー,182…欠陥の大きさを限定するためのプルダウンメニュー,183…ウェーハ面内領域指定用ボタン,184…チップ内領域指定用ボタン,185…欠陥カテゴリ指定用ボタン,191,192…異常有りウェーハ,193,194…選択された欠陥検査工程,211…ウェーハの外枠,212…チップ,213…解析対象外として選択されたチップ,214…座標データ読み込みボタン,215…欠陥座標,216…実行ボタン,217…戻りボタン,220…グラフィカルユーザインターフェース,221…チップの外枠,222…マスク内使用選択ボタン,223…マスク内未使用選択ボタン,224…回路レイアウトデータ読み込みボタン,225…欠陥座標データ読み込みボタン,231,232…SRAM回路ブロック領域,234…ロジック回路ブロック領域,235…マイコンコア回路ブロック領域,241〜248…欠陥座標,251…実行ボタン,252…戻りボタン,261…処理履歴データ,262…装置コード定義データ,263…部分処理履歴データ,270…グラフィカルユーザインターフェース,271…製造工程リスト,272…不具合装置候補リスト,273〜278…ウェーハ毎の部分処理履歴データ,279…戻りボタン,301…制御部,302…2次記憶装置,303…主記憶装置,304…演算部,305…ユーザインターフェース,306…ネットワークインターフェース,311…製造工程毎に分散分析,321〜323…欠陥数に対するウェーハ頻度のヒストグラム
Claims (1)
- 製造過程で、半導体集積回路、薄膜磁気ヘッド、または光デバイスのウエハ上に発生した異物ないしはパターン欠陥の発生源となる製造装置を見つけ出すために実行するプログラムであって、
ユーザにグラフィカルインターフェースを提示して、ユーザより指定された範囲の期日に特定の検査工程で検査されたウエハを解析対象ウエハと選択する処理と、
複数の前記解析対象ウエハに対して各検査工程の検査装置で検査して得られた欠陥座標データを検査データベースより入力する欠陥座標データ入力処理と、
前記グラフィカルインターフェースに、前記解析対象ウエハの各検査工程の欠陥座標データをマトリクス状に表示して、解析対象とするチップ、領域の選択、解析に不要なデータを除外するフィルタリング処理のユーザ選択入力を受付ける処理と、
前記グラフィカルインターフェースの表示において、解析対象とする検査工程のユーザ選択入力を受付ける処理と、
前記解析対象ウエハの処理履歴データを進度管理データベースより読み込む処理と、
前記選択された複数の検査工程により挟まれる順番の製造工程における前記処理履歴データの部分を抽出する処理と、
前記抽出された部分処理履歴データに基づいて、または全てのウエハの処理履歴データに基づいて、前記複数の検査工程により挟まれる順番の各製造工程における各製造装置によって処理されたウエハ上に発生した欠陥数と、対応ウエハ頻度とのヒストグラムの分布の違いを、各製造工程毎に分散分析を行い、欠陥源である製造装置を含む確率が高い製造工程を統計的に判定する処理と、
前記欠陥源である製造装置を含む確率が高い製造工程を、順位を付けて出力する処理と、
を実行することを特徴とする欠陥源候補抽出プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002067821A JP4146655B2 (ja) | 2002-03-13 | 2002-03-13 | 欠陥源候補抽出プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002067821A JP4146655B2 (ja) | 2002-03-13 | 2002-03-13 | 欠陥源候補抽出プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003272983A JP2003272983A (ja) | 2003-09-26 |
JP4146655B2 true JP4146655B2 (ja) | 2008-09-10 |
Family
ID=29199074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002067821A Expired - Fee Related JP4146655B2 (ja) | 2002-03-13 | 2002-03-13 | 欠陥源候補抽出プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4146655B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022021919A1 (zh) * | 2020-07-31 | 2022-02-03 | 武汉精立电子技术有限公司 | 一种Micro LED屏幕的显微成像方法及装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5573058B2 (ja) * | 2009-09-14 | 2014-08-20 | 凸版印刷株式会社 | 基板搬送用コロの清掃指示システム |
CN114926417B (zh) * | 2022-05-09 | 2024-05-28 | 华南理工大学 | 高密度柔性fpc表面弱划痕的显微成像检测方法及系统 |
-
2002
- 2002-03-13 JP JP2002067821A patent/JP4146655B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022021919A1 (zh) * | 2020-07-31 | 2022-02-03 | 武汉精立电子技术有限公司 | 一种Micro LED屏幕的显微成像方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2003272983A (ja) | 2003-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9418199B2 (en) | Method and apparatus for extracting systematic defects | |
US7231079B2 (en) | Method and system for inspecting electronic circuit pattern | |
KR101600209B1 (ko) | 영역 결정 장치, 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 검사 방법 | |
JP5405453B2 (ja) | 設計データ領域での検査データの位置を決める方法と装置 | |
US7760929B2 (en) | Grouping systematic defects with feedback from electrical inspection | |
US6826735B2 (en) | Inspection data analysis program, defect inspection apparatus, defect inspection system and method for semiconductor device | |
KR101144545B1 (ko) | 반도체 제조를 위한 탄력적 혼성 결함 분류 | |
US8607169B2 (en) | Intelligent defect diagnosis method | |
JP3678133B2 (ja) | 検査システムおよび半導体デバイスの製造方法 | |
US6334097B1 (en) | Method of determining lethality of defects in circuit pattern inspection method of selecting defects to be reviewed and inspection system of circuit patterns involved with the methods | |
JP4694618B2 (ja) | 欠陥分布分類方法およびシステム、原因設備特定方法およびシステム、コンピュータプログラム、並びに記録媒体 | |
US8995748B2 (en) | Defect image processing apparatus, defect image processing method, semiconductor defect classifying apparatus, and semiconductor defect classifying method | |
JP2002100660A (ja) | 欠陥検出方法と欠陥観察方法及び欠陥検出装置 | |
JP2001326263A (ja) | ウェーハー表面の構造欠陥を査定する方法 | |
JP4357134B2 (ja) | 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム | |
WO2009023571A1 (en) | Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan | |
JP5501303B2 (ja) | レシピ生成装置、検査支援装置、検査システムならびに記録媒体。 | |
JP2000200356A (ja) | 欠陥分類方法およびその装置 | |
JP2008108815A (ja) | 不良原因設備特定システム | |
JP3665215B2 (ja) | 異常原因特定システムおよびその方法 | |
JP4146655B2 (ja) | 欠陥源候補抽出プログラム | |
JP2000306964A (ja) | 検査データ処理方法および検査データ処理装置 | |
JP2004165395A (ja) | 検査データ解析プログラムと検査方法 | |
JP2002026102A (ja) | 検査情報処理方法及びその検査システム | |
JP2004087820A (ja) | 検査条件データ管理方法及びシステム並びにプログラム、検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040816 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060510 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080620 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |