JP4014379B2 - 欠陥レビュー装置及び方法 - Google Patents
欠陥レビュー装置及び方法 Download PDFInfo
- Publication number
- JP4014379B2 JP4014379B2 JP2001294482A JP2001294482A JP4014379B2 JP 4014379 B2 JP4014379 B2 JP 4014379B2 JP 2001294482 A JP2001294482 A JP 2001294482A JP 2001294482 A JP2001294482 A JP 2001294482A JP 4014379 B2 JP4014379 B2 JP 4014379B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- defect
- image
- area
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007547 defect Effects 0.000 title claims description 249
- 238000000034 method Methods 0.000 title claims description 59
- 238000012552 review Methods 0.000 title claims description 51
- 238000007689 inspection Methods 0.000 claims description 358
- 238000012545 processing Methods 0.000 claims description 47
- 239000004065 semiconductor Substances 0.000 claims description 42
- 230000035945 sensitivity Effects 0.000 claims description 35
- 238000003384 imaging method Methods 0.000 claims description 17
- 238000000605 extraction Methods 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 47
- 238000001514 detection method Methods 0.000 description 45
- 238000010586 diagram Methods 0.000 description 35
- 238000013461 design Methods 0.000 description 19
- 238000003860 storage Methods 0.000 description 18
- 238000004364 calculation method Methods 0.000 description 15
- 230000003287 optical effect Effects 0.000 description 8
- 238000010894 electron beam technology Methods 0.000 description 7
- 230000015654 memory Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 238000000342 Monte Carlo simulation Methods 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 230000003252 repetitive effect Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000004880 explosion Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 201000009310 astigmatism Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 231100000225 lethality Toxicity 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
- G01N2021/8854—Grading and classifying of flaws
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
- G01N2021/8854—Grading and classifying of flaws
- G01N2021/8861—Determining coordinates of flaws
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体ウエハ上に形成された電子回路パターンの欠陥を検査するパターン検査装置に係り、特に、レイアウトデータなどの設計情報に基づいて、パターン検査装置での検査パラメータ（検査条件）の設定工数を低減し、さらには、パターン検査装置で検出した欠陥情報の管理をする欠陥レビュー装置及び方法に関する。
【０００２】
【従来の技術】
半導体製品寿命の短縮化とシステムＬＳＩを中心とする多品種生産体制への移行が進む中、量産プロセス条件の早期確立への要求が一層強まっている。半導体製造の各工程において、外観を検査し、欠陥の発生状態に関する情報を取得し、プロセス条件の調整の指針を得る、あるいはプロセス状態の不具合を検知するためのツールとして、欠陥検査装置は極めて重要である。既に実用化されている半導体外観検査装置としては、光学式異物検査装置、光学式あるいは電子線式のパターン検査装置や欠陥レビュー装置がある。
【０００３】
半導体ウエハ上に形成された電子回路パターンの欠陥を検査するための従来例としては、例えば、特開昭６２−４３５０５号公報に記載されたような光学式ウエハ欠陥検査装置や特開平１０−１３５２８８号公報に記載されたような電子線式欠陥レビュー装置が知られている。ユーザは、これらの欠陥検査装置を用いて電子回路パターンの欠陥検査する際、光学系の設定条件など、各種の検査パラメータを設定し、調整する必要がある。以下では、これらの検査装置における検査の概要を述べた上で、検査パラメータの設定について説明する。
【０００４】
まず、第１の従来技術例として、光学式の欠陥検査技術について図２２を用いて説明する。
【０００５】
同図において、まず、ステージ１２０に被検査対象物である半導体ウエハ１２１を固定し、ステージ１２０を移動させながら、半導体ウエハ１２１の表面を光走査する。この半導体ウエハ１２１の表面からの反射光は検出光学系１２２を介して検出器１２３によって検出され、その検出出力がデジタルデータとしてメモリ１２４に格納される。
【０００６】
半導体ウエハ１２１上には、チップのパターンが一定の間隔で繰り返し転写されている。半導体ウエハ１２１上の検査対象箇所１２７の画像（以下では、欠陥の検査対象となる画像ということで、欠陥画像という）を検出し、デジタルデータとしてメモリ１２４に格納した後、隣接するチップの同じパターンの箇所１２８の画像を参照画像として検出し、メモリ２５に格納する。メモリ１２４，１２５に記憶した欠陥画像１２７と参照画像１２８とを比較器１２６で比較して欠陥を抽出し、出力する。
【０００７】
以上では、参照画像として、隣接するチップの同じ個所の画像を検出して用いる場合であったが、メモリなどの繰り返しパターン部（以下、セル部という）を検査する場合には、繰り返し周期分ずらした画像を用いてもよい。通常、セル部では、物理的に離れた隣接チップの同一個所と比較するよりも、繰り返し単位を１周期分ずらした領域と比較した方が高感度の検査が可能とされる。その理由は、参照画像と欠陥画像との差画像において、正常部の輝度分布は物理的に近い方が小さい傾向にあり、従って、画像の欠陥部と正常部との信号強度の差が大きくなるからである。これは、パターンの形状ずれが物理的に近い方が小さいこと、あるいは表面膜によって生じる干渉光強度の差が物理的に近い方が小さいことなどから説明される。
【０００８】
通常、繰り返しパターン部で繰り返し周期の１周期分ずらした画像を参照画像とする方法をセル比較方式といい、隣接チップの同一個所の検出画像を参照画像とする方法をダイ比較方式という。
【０００９】
図２３は図２２における比較器１２６における比較演算についての説明図であって、１３０は欠陥画像、１３１は参照画像である。
【００１０】
同図において、欠陥画像１３０と参照画像１３１とを夫々２値化、即ち、画像の輝度値が一定値（＝２値化しきい値）より大きいか、小さいかによって白黒に色分けする処理を行なって得られた２値画像１３２，１３３を比較論理演算し、その比較結果１３４を得る。この比較結果１３４中には、欠陥のみならず、欠陥画像１３０と参照画像１３１との中のパターン形状のばらつきに起因する成分１３４ａやノイズに起因する成分１３４ｂが生じている。通常、このような欠陥領域以外の成分の検出は、虚報の原因となるため、ノイズ除去処理を行なう。ノイズ除去は、例えば、２値化画像中で径が一定値（以下、ノイズ除去しきい値）以下の場合、ノイズとみなして除去することによって実現できる。ノイズ除去処理の結果、処理結果１３５の如く欠陥のみが抽出される。
【００１１】
先に述べたように、ダイ比較方式では、セル比較方式よりもノイズが発生し易いため、ノイズ除去しきい値をセル比較方式よりも大きくする必要がある。ノイズ除去しきい値よりも小さな欠陥は検出できないことを意味する。
【００１２】
以上の説明において、上記の２値化しきい値やノイズ除去しきい値などは検査パラメータ（検査条件）と呼ばれる。以下、この検査パラメータの設定について説明する。
図２４は典型的な検査パラメータの設定画面の一例を示す図である。
【００１３】
同図において、検査パラメータ設定画面には、検査対象のチップを明示したウエハマップ１４０やこの検査対象のチップを拡大して表示するセル領域設定画面１４１などが表示され、ユーザはこのセル領域設定画面１４１で破線で囲むようにしてセル領域（セル部）１４２を選択することにより、非セル領域とは異なる検査パラメータを用いて検査を行なうことができる。即ち、セル領域１４２を選択した上で、このセル領域１４２における検出光学系パラメータや画像処理パラメータなどの各種の検査パラメータをＧＵＩ上から直接入力し、引き続き、セル領域以外の非セル領域の検査パラメータを同様にＧＵＩ上から入力する。セル領域１４２では、ノイズ除去しきい値を非セル部より小さく設定することにより、非セル部よりも高感度の検査を行なうことができる。
【００１４】
次に、セル領域の設定手順について説明する。
【００１５】
セル領域設定画面１４１上でカーソルをセル領域１４２とする領域の外周部の所望の位置におき、マウスをクリックしてその位置をセル領域１４２の頂点として指定し、各頂点毎にこの指定する動作を繰り返すことにより、セル領域１４２の頂点群を指定し、セル領域１４２を設定する。この方法では、チップ領域内に１０個所以上に分散して配置されている場合もあり、各セル領域に対して逐一設定する必要がある。
【００１６】
次に、第２の従来技術例として、電子線式の欠陥レビュー装置について説明する。
【００１７】
第１の技術例として先に説明したパターン検査装置では、欠陥の発生状況のわかっていないウエハを対象とするのに対し、欠陥レビュー装置では、パターン検査装置によって欠陥位置が既に分かっているウエハを対象として、欠陥のさらなる詳細な観察を目的として、欠陥位置の画像を再度検出するものである。
【００１８】
即ち、まず、上記のようなパターン検査装置によってウエハを検査し、欠陥位置を検出する。パターン検査装置の出力情報は、ウエハ上の欠陥位置やサイズの概略などの簡単な欠陥に関する情報からなっている。
【００１９】
通常、パターン検査装置における欠陥検出においては、検査時間を短縮するために、欠陥のサイズに対して、その詳細が観察できるほどには充分に高い倍率では画像を検出しない。
【００２０】
欠陥レビュー装置は、パターン検査装置の出力情報を入力として、ウエハ上の欠陥位置の画像とこの画像に対応する参照画像とを欠陥の詳細が観察できるほど充分高い倍率で撮像する。撮像倍率は事前にユーザが設定する検査パラメータの１つであり、全ての欠陥に対して事前に設定した特定の倍率で画像を撮像する。
【００２１】
次に、欠陥検査装置におけるパラメータ設定の手順についてを説明する。
【００２２】
かかるパラメータは、画像の撮像条件を設定するパラメータ（以下、画像検出パラメータという）と、画像処理条件を設定するパラメータ（以下、画像処理パラメータという）に大別される。画像検出パラメータは、適正な画像を検出するためのパラメータであり、例えば、電子線式の外観検査装置であれば、検出倍率や非点収差の補正条件，プローブ電流値，加速電圧，ゲイン，オフセット補正量，画像の加算回数などがこれに相当する。また、画像処理パラメータは、検出した画像を適正に処理するために設定が必要なパラメータである。例えば、検出した画像から欠陥部のみを２値化抽出するための２値化しきい値や、欠陥とは関係ない微小な面積の領域をノイズとして除去するノイズ除去しきい値，エッジにおける感度低下パラメータなどがこれに相当する。
【００２３】
検査パラメータ設定手順の典型的なフローチャートを図２５により説明する。
【００２４】
始めに、検査対象領域を設定する（ステップ２００）。検査対象領域は、半導体ウエーハ面上のチップレイアウトやチップサイズなどのデータを入力することにより、指定する。さらに、一部の欠陥検査装置では、セル領域，非セル領域など、チップ内を複数の部分検査領域に分割設定する。
【００２５】
検査対象領域は、以下の手順で設定する。分割される上記の部分検査領域は、例えば、矩形状とする。オペレータは、矩形の部分検査領域を指定するために、試料面上を撮像して得られた画像を操作画面上に表示させながら、かかる矩形の頂点が視野内に入るように、半導体ウエハが搭載されたステージを移動させ、操作画面上で、カーソルなどにより、矩形の頂点位置を指定する。矩形の各頂点に対して同様の操作をおこなうことにより、矩形上の部分検査領域を設定することができる。部分検査領域が複数ある場合には、以上の矩形領域の設定操作をさらに繰り返し行なう必要がある。
【００２６】
次に、画像検出パラメータを仮設定し（ステップ２０１）、検査対象領域から適当に選択した位置で画像を検出し、オペレータの目視によって画質良否を判断する（ステップ２０２）。ここで、画質が不良であれば、画像検出パラメータを再設定する。
【００２７】
次に、設定した画像検出パラメータにおいて、画像処理パラメータを仮設定し（ステップ２０３）、仮検査を実行する（ステップ２０４）。この検査実行後、検出欠陥位置を確認し、画像処理パラメータの設定状態を検証する（ステップ２０５）。仮に、虚報が想定以上多数で存在している場合には（ステップ２０６）、感度が高すぎるから、感度を下げる。また、例えば、必要以上に微細な欠陥を検出する場合には、ノイズ除去サイズを大きくする。あるいは、例えば、ｘ，ｙ方向の一方にのみ細長い虚報を検出する場合には、ｘもしくはｙ方向の一方のノイズ除去サイズを大きくすることが考えられる。予め半導体ウエハ上に検出すべき欠陥を標準欠陥として指定しておき、これら標準欠陥が検出される範囲で検出感度を落とすように、パラメータを調整する場合もある。逆に、検出欠陥数が少なすぎたり、標準欠陥を検出できなかったりした場合には、感度を上げる。
【００２８】
以上の画像処理パラメータの再設定や仮検査再実行，検査結果再確認の各操作を、虚報が一定件数以下になる、あるいは標準欠陥が見つかる範囲で虚報が一定件数以下になるなど、パラメータ調整完了と判断される所望の条件を満足するまで繰り返し実行する。
【００２９】
【発明が解決しようとする課題】
上記従来技術として説明したように、セル比較方式とダイ比較方式とのいずれを実行するかを含めて、検査パラメータ一般について被検査対象領域を多数の部分検査領域に分割し、各部分検査領域毎に異なる検査パラメータを設定しようとしても、各部分検査領域の設定は人手に頼らざるを得ず、効率的に行なうことができない。実質的に検査パラメータが異なる多数の部分検査領域に分割し、部分検査領域毎に異なる検査パラメータで検査することは実質的に不可能となっている。これは以下の点で不利である。
【００３０】
まず、第１に、検出欠陥数の爆発を回避することができない。パターンの密度によって、致命的な欠陥のサイズは異なる。即ち、パターン密度が高いところでは、より小さなサイズの欠陥までも確実に検出できることが重要である。しかるに、欠陥検出感度をパターンが密な領域で適正となる程度に充分高く設定した場合、これを被検査領域全面に適用すると、欠陥検出数が数１０００個以上に及んでしまい、管理が困難になってくる。また、パターンが粗な部分では、必要以上に検出感度を高く設定せず、適切な低さに設定することができれば、検出欠陥数を減らすことができ、致命欠陥数の把握など管理の上で有利となる。
【００３１】
第２に、検査パラメータを場所毎に最適化することができない。検査パラメータには、先に説明した致命性に関連するパラメータが例に挙げることができる。この他にも、画像検出条件に関連するパラメータについて、上記第２の従来技術例として紹介した欠陥レビュー装置を例に説明すると、先に述べたように、パターンの疎密によって管理上検出が最も重要な欠陥サイズが決まる。画像を検出する際の撮像倍率は、この欠陥サイズの欠陥が撮像画像サイズに対して適切な程度に設定しなくてはならない。しかし、現状では、一定の撮像倍率で画像を検出しているので、欠陥のサイズに対して、倍率が過大もしくは過小になる場合がしばしば生じる。
【００３２】
また、図２５で説明した従来の手順では、被検査領域の設定に多大な労力を要するという問題点がある。従来では、チップ内をセル領域と非セル領域など複数の部分領域に分割するに際し、分割数が多い場合には、実質的に被検査領域の設定が困難になってしまう。さらには、分割した各部分検査領域毎にパラメータの設定及び調整を行なう労力が膨大になる、という問題もある。
【００３３】
さらに、チップ上の特定の領域における虚報の多発を回避できる。被検査領域を一様な感度で検査した場合、チップ上の特定の領域で虚報が多発する場合がある。例えば、チップ上の特定のパターンの形状精度が悪い場合や特定のパターンにおいて、検出系の特性によって虚報を生じてしまう場合がこれに当たる。かかる虚報は、虚報多発領域を他の検査領域から分離した検査領域として設定し、この設定領域において感度を下げるか、あるいは検査しないことによって回避できる。被検査領域の大きさはチップと同程度のスケール設定した方が望ましい場合もあるし、あるいは、特定のパターンに対して検出感度を下げるように、パターンと同スケールの微細な領域に設定した方が望ましい場合もある。
【００３４】
以上のように、被検査領域を複数の部分検査領域に分割し、これら部分検査領域毎に異なる検査パラメータを設定して検査すること、あるいは、被検査領域中の特定のパターンに対して検査パラメータを設定して検査することが重要であるにもかかわらず、従来では、その実現に膨大な労力を要するか、あるいは事実上実現できないという問題があった。
【００３５】
本発明の目的は、かかる問題を解消し、被検査領域での部分検査領域の設定の効率化を図り、各部分検査領域に設定する検査パラメータの最適化を容易に可能とした欠陥レビュー装置及び方法を提供することにある。
【００３６】
【課題を解決するための手段】
上記目的を達成するために、本発明は、予め他の検査装置で検出された半導体ウエハ上に形成された電子回路パターンの欠陥をレビューする装置において、半導体ウエハのレイアウトパターンに基づいて被検査対象領域を同一パターンの繰り返しからなるセル部と該セル部以外の非セル部に分割する検査領域設定手段と、該検査領域設定手段によって設定された該セル部と該非セル部に対して、該セル部で欠陥を検出する場合には、欠陥のないセルの画像を参照画像として事前に撮像して記憶しておき、予め他の検査装置で検出されて位置情報が既知の欠陥毎に、該位置情報が既知の欠陥を含む領域を撮像して得られた画像を記憶されている該参照画像と比較して欠陥を検出するように検査条件を設定し、該非セル部で欠陥を検出する場合には、予め他の検査装置で検出されて位置情報が既知の欠陥毎に、該位置情報が既知の欠陥を含む領域と該領域に対応する欠陥を含まない領域とを撮像して、該欠陥を含む領域の検査画像と欠陥を含まない領域の参照画像とを取得し、取得した該検査画像と該参照画像とを比較して欠陥の画像を抽出するように検査条件を設定する検査条件設定手段と、該検査領域設定手段によって設定された該セル部と該非セル部とに対して、該検査条件設定手段によって設定した検査条件で予め他の検査装置で検出されて位置情報が既知の欠陥の画像の抽出を実行する検査実行手段とを有する構成をなすものである。
【００３７】
そして、検査実行手段は、走査型電子顕微鏡と画像検出器と画像処理コンピュータとを備えているものである。
また、検査条件設定手段は、検査実行手段で前記半導体ウエハを検査したときに虚報が発生しやすい領域の検査感度を通常の領域の検査感度に対して変えて設定するものである。
【００３８】
また、上記目的を達成するために、本発明は、予め他の検査装置で検出された半導体ウエハ上に形成された電子回路パターンの欠陥をレビューする方法において、半導体ウエハのレイアウトパターンに基づいて被検査対象領域を同一パターンの繰り返しからなるセル部と該セル部以外の非セル部とに分割し、分割された該セル部と該非セル部とに対して、該セル部で欠陥を検出する場合には、欠陥のないセルの画像を参照画像として事前に撮像して記憶しておき、予め他の検査装置で検出されて位置情報が既知の欠陥毎に、該位置情報が既知の欠陥を含む領域を撮像して得られた画像を該参照画像と比較して欠陥を検出するように検査条件を設定し、該非セル部で欠陥を検出する場合には、予め他の検査装置で検出されて位置情報が既知の欠陥毎に、該位置情報が既知の欠陥を含む領域と該領域に対応する欠陥を含まない領域とを撮像して該欠陥を含む領域の検査画像と欠陥を含まない領域の参照画像とを取得し、取得した該検査画像と該参照画像とを比較して欠陥の画像を抽出するように検査条件を設定し、該セル部と該非セル部とに分割された夫々の領域で、画像取得手段を用い、設定された該検査条件に基づいて、予め他の検査装置で検出されて位置情報が既知の欠陥の画像の抽出を実行するものである。
【００３９】
さらに、画像取得手段は、位置情報が既知の欠陥の画像の抽出を、走査該電子顕微鏡と画像検出器と画像処理コンピュータとを用いて行なうものである。
また、画像取得手段で半導体ウエハを検査したときに虚報が発生しやすい領域の検査感度を、通常の領域の検査感度に対して変えて設定するものである。
【００４０】
【発明の実施の形態】
以下、本発明の実施形態を図面により説明する。
図１は本発明による電子回路パターンの欠陥検査管理システムの第１の実施形態を示す構成図であって、１はパターン検査装置、２は設計情報サーバ、３はＬＡＮなどのネットワークである。
【００４１】
同図において、パターン検査装置１はネットワーク３を介して設計情報サーバ２と接続されており、設計情報サーバ２との間でデータの授受が可能となっている。設計情報サーバ２には、パターン検査装置１で検査する半導体ウェハのレイアウトデータが格納されており、パターン検査装置１は、このレイアウトデータを基に、半導体ウェハでのチップの検査対象領域をセル部と非セル部とに分割し、夫々毎に検査パラメータ（検査条件）を設定するものである。
【００４２】
レイアウトデータは、半導体ウェハのマスク製作などに用いられる汎用的なデータであって、各層における配線配置を配線の端点の座標や幅などの数値から成るベクトルデータである。レイアウトデータを画像に展開したものをレイアウトパターンといい、その一例を図２に示す。かかるレイアウトパターンは、レイアウトデータから容易に合成することができる。
【００４３】
以下では、レイアウトデータに基づいて、検査対象領域をパターンの稠密度が異なる複数の部分検査領域に分割する手法について説明する。
【００４４】
最も単純な手法としては、検査対象領域をレイアウトデータに基づいて、部分検査領域としてのセル部と非セル部に分割する方法が考えられる。レイアウトデータは、各機能ブロック毎にモジュール化された階層構造を有している。図３に示すように、システムＬＳＩでは、チップ内に複数の設計モジュールがあり、セル部が分散配置されていることもある。セル部を含め、各モジュールの領域をレイアウトデータから抽出することができる。即ち、一般に、検査対象領域データＳは、モジュール毎に記述されたレイアウトデータに従って、次のような部分検査領域データに分割することができる。
【００４５】
次に、分割した各部分検査領域毎に検査条件を設定する方法について説明する。
【００４６】
図４は検査条件設定のための検査パラメータ設定画面の一具体例を示す図である。
【００４７】
図４において、検査パラメータ設定画面には、図２４に示した従来の検査パラメータ設定画面と同様、検査対象のチップを明示したウエハマップ４やこの検査対象のチップを拡大して表示するセル領域設定画面５などが表示される。図４（ａ）はセル領域設定画面５での一方の部分検査領域６に対するパラメータ設定画面を、図４（ｂ）は同じ検査対象領域のセル領域設定画面５での他方の部分検査領域７に対するパラメータ設定画面を夫々示しており、夫々毎に検査パラメータが入力設定される。図４（ａ），（ｂ）のいずれのパラメータ設定画面でも、検出画像にレイアウトデータに基づいて設定される各部分検査領域６，７を表わす枠がオーバレイして表示されている。
【００４８】
このようにして、パターン検査装置１（図１４）では、部分検査領域６が図４（ａ）に示すパラメータ設定画面で入力された検査パラメータを基に検査が行なわれ、部分検査領域７が図４（ｂ）に示すパラメータ設定画面で入力された検査パラメータを基に検査が行なわれる。
【００４９】
図５は本発明による電子回路パターンの欠陥検査管理システムの第２の実施形態を示す構成図であって、８は欠陥レビュー装置であり、図１に対応する部分には同一符号をつけて重複する説明を省略する。
【００５０】
同図において、この第２の実施形態では、図１に示した構成に加え、欠陥レビュー装置８がＬＡＮ３に接続されており、パターン検査装置１や設計情報サーバ２との間でデータの授受が可能となっている。また、設計情報サーバ２は、検査対象となる製品の各品種や工程毎に設計情報を記憶している。
【００５１】
欠陥レビュー装置８は、ウエハ上での欠陥位置が既に分かっているウエハを対象として、欠陥のさらなる詳細な観察を目的として、欠陥位置の画像を再度検出するものである。即ち、パターン検査装置１によって検出された欠陥位置が、検査結果情報として、欠陥レビュー装置８に転送される。この検査結果情報はテキスト情報であり、欠陥のＩＤ（Identification）や欠陥のＸ，Ｙ座標から成るものである。
【００５２】
欠陥レビュー装置８は、検査結果情報中に記録された各欠陥位置の画像を取得する。そして、各欠陥の画像を取得する際、撮像倍率などの検査パラメータを欠陥の位置する領域の特性（セル/非セルやパターン密度など）に応じて決定する。このために、画像検出に先立って、設計情報サーバ２からレイアウトデータを取得する。ユーザは欠陥レビュー装置８の操作画面上で検査対象品の品種や工程の情報を入力する。欠陥レビュー装置８は入力された対象となる品種や工程のレイアウトデータを設計情報サーバ２から検索し、取得する。そして、取得したレイアウトデータに基づいて、部分検査領域データを生成する。ここで、部分検査領域データとは、第１の実施の形態で言及したものと全く同様とする。
【００５３】
次に、かかる部分検査領域データに基づいて、２種類の検査パラメータを部分検査領域毎に変更する方法を説明する。
【００５４】
変更する２種類の検査パラメータは、画像検出モードと撮像倍率である。これら検査パラメータの意味並びに場所毎に変更する目的について説明する。
【００５５】
画像検出モードは、参照画像を検出するか否かを指定するパラメータである。
【００５６】
セル部は、同一のパターンの繰り返しからなるので、事前にセル部の画像を撮像して記憶しておけば、欠陥ＩＤ毎に毎回参照画像を検出する必要はなく、記憶した画像を繰り返し参照画像として使用することができる。参照画像を新たに検出する場合には、半導体ウェハを搭載したステージを所望の位置に移動させ、撮像領域に電子線を照射して画像を検出するステップを経る必要があるために、記憶装置に記憶した参照画像を繰り返し流用する場合に比べて、多くの時間を要することになる。従って、参照画像を流用するモードにおいては、検査時間を大幅に短縮することができるために有利である。
【００５７】
以下では、参照画像を記憶し、流用するモードを『参照画像レスモード』といい、参照画像を欠陥ＩＤ毎に毎回検出するモードを『参照画像検出モード』ということにする。検査対象領域中のセル領域に対しては『参照画像レスモード』を、非セル領域に対しては『参照画像検出モード』を夫々設定することにより、検査時間を大幅に短縮することができる。
【００５８】
撮像倍率は、画像を検出する倍率である。レビュー作業は、欠陥の詳細な観察が目的であるから、欠陥の大きさに対して適正な撮像倍率を設定しなければならない。但し、欠陥の大きさに関する情報がない場合には、任意の大きさの欠陥に対して適正な倍率を設定することはできないので、現実的には、最も観察が重要な欠陥のサイズに対して適正となるように撮像倍率を設定する。最も観察が重要なサイズは、配線の平均的な間隔から定まる致命性判定基準サイズに基づいて決定することができる。
【００５９】
次に、本発明による電子回路パターンの欠陥検査管理システムの第３の実施形態について説明する。
【００６０】
この第３の実施形態も、図５に示す構成をなすものであるが、先に説明した第１，第２の実施形態に対して、さらに、部分検査領域のフレキシブルな調整を可能とするものである。上記第１，第２の実施形態では、部分検査領域の設定をレイアウトデータに基づいて完全に自動的に行なうために、部分検査領域のフレキシブルな調整が必ずしも可能とはいえない。この第３の実施形態では、パターン検査装置で検出した欠陥位置を欠陥レビュー装置によってレビューし、そのレビュー結果を、さらに、パターン検査装置の検査パラメータ設定にフィードバックするものである。
【００６１】
即ち、図５において、パターン検査装置１によって検出された欠陥位置は検査結果情報として、欠陥レビュー装置８に転送される。欠陥レビュー装置８はレビューを行ない、各欠陥に欠陥の種類などの夫々の欠陥に関する情報を付与したレビュー結果情報を生成する。パターン検査装置１は、必要に応じて、欠陥レビュー装置８からレビュー結果情報を読み出すことができる。
【００６２】
図６（ａ）はこの第３の実施形態でのレビュー結果情報を取得したパターン検出装置１におけるパラメータ設定画面を示す図であって、図４に対応する部分には同一符号をつけている。また、図６（ｂ）は図６（ａ）におけるセル領域設定画面５を拡大して示す図であり、９はセル部、１０は非セル部、１１は欠陥群である。
【００６３】
同図（ａ）に示すパラメータ設定画面では、検査対象とするチップが明示されたウェハマップ４と、このチップを拡大して示すセル領域設定画面５などが表示され、このセル領域設定画面５では、図６（ｂ）に示すように、部分検査領域の設定状態やレイアウトデータ，検出画像，レビュー結果情報の少なくとも１個以上が並列して表示され、もしくはこれらがオーバレイ表示される。ここで、オーバレイ表示とは、複数のマップを半透明化して重ね合わせ表示するものである。オーバレイ表示により、マップ間の重なり具合を容易に観察することができる。
【００６４】
図６（ｂ）において、太破線で囲んで示すセル部９では、その部分検査領域の設定状態と検出画像とレビュー結果情報とがオーバレイ表示されている。部分検査領域であるセル部９を規定する太破線の枠と部分検査領域である非セル部１０を規定する太実線の枠とは設計情報サーバ２（図５）に蓄積されているレイアウトデータに基づくものであって、セル領域設定画面５にセル部９と非セル部１０の画像にオーバレイ表示される。これらセル部９と非セル部１０とには、異なる検査パラメータがセットされる。検査パラメータは、セル部９では、検出感度大に設定され、非セル部１０では、検出感度小に設定される。○，△，×などの記号はセル部９及び非セル部１０にオーバレイ表示されるレビュー結果情報を示している。ここでは、かかるレビュー結果情報は、一例として、欠陥の種類に対応しており、○は異物、△はへこみ、×は虚報を夫々示している。これら欠陥の発生位置がかかる記号の表示位置となる。
【００６５】
ユーザは、かかるセル領域設定画面５を観察することにより、検出した欠陥数が多すぎないか、また、不自然に少なくないかなど、即ち、検出感度が妥当か否かを確認することができる。
【００６６】
ここで、部分検査領域はユーザが自由に編集できるものとする。具体的には、新たな部分検査領域の追加や既存の部分検査領域の削除，既存の部分検査領域への部分的な領域の追加，削除が可能である。
【００６７】
また、検査対象領域内の特定箇所に虚報が集中して発生することがある。これには、プロセスに起因して特定の箇所でパターンの形状精度が不安定になる、あるいは特定の箇所で膜厚のばらつきが大きくなって干渉光強度のばらつきが大きくなるなどの原因が考えられる。図６（ｂ）では、１つの非セル部１０で示す欠陥群１１がこれに対応している。ユーザはセル領域設定画面５を観察して、不自然に欠陥が特定箇所に集中している、もしくは直線上に並んでいる、といったような欠陥の分布に特異なパターンが認められる場合、欠陥の発生箇所を拡大表示することにより、虚報か否か確認することができる。画像を拡大表示して確認し、検出不要と判断される場合には、虚報の集中発生領域周辺に新たに部分検査領域を設定し直し、その部分検査領域内での検査感度を下げることにより、検出不要な欠陥の数を低減することができる。
【００６８】
図７は図６（ｂ）に示すセル領域設定画面５で以上のように設定した部分検査領域（×で示す虚報が不自然に発生した非セル部１０の部分検査領域）を再編集した結果を示す図であって、×で示す虚報を除いた再編集後のセル領域設定画面５に上記の検査結果やレビュー結果情報をオーバレイ表示している。部分検査領域１２は、×で示す虚報が検査領域から除かれることにより、図６に示す部分検査領域に対して縮小されている。この結果、図６における虚報群１１の出力が抑制されることになる。
【００６９】
次に、レイアウトデータに基づいて検査領域をパターンの粗密の程度が異なる複数の領域に自動分割し、分割領域毎の検査パラメータ最適化を容易化する本発明による電子回路パターンの欠陥検査装置及び検査システムの実施形態について説明する。
【００７０】
以下に説明する実施形態に用いるレイアウトデータも、上記のように、半導体ウエハのマスク製作などに用いられる汎用的なデータであり、各層における配線の配置を配線の端点の座標や幅などの数値によって記述したベクトルデータである。レイアウトデータを画像に展開したデータをレイアウトパターンという。レイアウトパターンをレイアウトデータから合成する技術は、レイアウト設計の検証などで広く用いられている。
【００７１】
図８はかかるレイアウトパターンの一具体例を示すものであって、図８（ｂ）は図８（ａ）に示すパターンの一部を拡大したもの、図８（ｃ）は図８（ｂ）に示すパターンの一部を拡大したものである。
【００７２】
図９は本発明による電子回路パターンの欠陥検査装置及びシステムの第１の実施形態を示す構成図であって、１３は走査型電子顕微鏡、１４は画像検出器、１５は半導体ウエーハ、１６は記憶装置、１７は画像処理コンピュータであり、図１に対応する部分には同一の符号を付けている。
【００７３】
同図において、パターン検査装置１は走査型電子顕微鏡（以下、単に電子顕微鏡という）１３を備えており、電子顕微鏡１３の筐体内に載置された被検査対象の半導体ウエーハ１５の画像を画像検出器１４で検出する。検出した画像は、バスを介して、画像処理コンピュータ１７に転送される。画像処理コンピュータ１７は、この検出画像を処理して画像の欠陥の検出や欠陥の分類処理を行なう。また、検出画像などは、記憶装置１６に記憶することもできる。レイアウトデータを蓄積している設計情報サーバ２は、ＬＡＮやＤＡＴなどの記憶媒体を介して、パターン検査装置１と互いにデータの授受が可能な構成となっている。
【００７４】
画像処理コンピュータ１７は、このパターン欠陥検査システムの制御を指令するためのユーザインターフェースを備えている。図１０は画像処理コンピュータ１７のユーザインターフェースの一部である検査パラメータ設定画面１８の一具体例を示す図である。
【００７５】
ユーザは、この検査パラメータ設定画面１８を介して、検査対象の半導体ウエーハの品種，工程や画像検出パラメータ，画像処理パラメータ，検査領域の設定を行なう。ユーザが検査対象の半導体ウエーハの品種を入力すると、画像処理コンピュータ１７は、設計情報サーバ１２から対象品種のレイアウトデータを記憶装置１６に転送する。また、同一品種の別ウエーハを既に検査したことがあり、そのレイアウトパターンが記憶装置１６に記憶されている場合には、記憶装置１６に再転送する必要はない。
【００７６】
詳細は後述するが、画像処理コンピュータ１７は、このレイアウトデータに基づいて、検査対象領域をパターン密度の異なる複数の領域に自動分割して、ユーザに分割領域の確認，修正を促し、さらに、これら分割領域毎に検査パラメータの設定を促す。
【００７７】
図１０に示す検査パラメータ設定画面１８には、被検査領域１９の自動分割結果が示されており、ここでは、この被検査領域１９はＡの部分領域１９ａとＢの部分領域１９ｂとＣの部分領域１９ｃとＤの部分領域１９ｄとに分割されているものとしている。被検査領域１９には、チップ全体のレイアウトパターンを表示すると同時に、レイアウトデータに基づいて、画像処理コンピュータ１７が算出した領域分割の算出結果を表示している。点線で示す部分領域１９ａ〜１９ｄは、この領域分割の算出結果である。各部分領域１９ａ〜１９ｄは、夫々の領域内において、同程度のパターン密度を持っており、画面中には、分割された各部分領域１９ａ〜１９ｄ毎の属性、例えば、平均ライン間隔などを表示する。ユーザは、画像処理コンピュータ１７が算出したかかる領域分割に対して、被検査領域１９の設定画面上で必要に応じて修正することもできる。
【００７８】
次に、レイアウトデータに基づいて、被検査領域１９をパターンの密度が異なる複数の領域に自動分割する方法について説明する。
図１１はかかる自動分割方法の第１の具体例を示す図である。
【００７９】
この具体例は、チップレイアウトを格子状に分割し、各格子における配線面積の密度が同程度の領域をグループ化する方法であって、まず、図１１（ａ）に示すように、チップ領域（被検査領域１９）２１を格子状に分割する。図１１（ｂ）はかかる１つの格子２２内の配線２３のレイアウトパターンを拡大して示すものであって、このレイアウトパターンでは、図を見易くするために、格子２２内に数本の配線２３しか含まれていないものとしているが、実際には、この格子２２をより大きい面積の矩形領域に設定した方が、計算時間上、望ましい。
【００８０】
次いで、格子毎に、配線の占める面積の割合を算出する。即ち、
配線密度＝配線の面積/格子の面積
を算出する。配線密度は格子２２内に含まれる配線２３の面積から求めることができる。あるいは、レイアウトデータをレイアウトパターンに展開することなく、レイアウトデータに記述されたパターンの分布範囲から直接、配線密度を算出することもできる。図１１（ｃ）は各格子２２毎に算出した配線密度の大きさに応じて格子２２を色づけした様子を示している（ここでは、都合上濃淡で示している。）。白いほど配線密度が低く、黒いほど配線密度が高い。
【００８１】
次いで、各格子２２の配線密度の大きさに従って、その格子２２にラベルを与える。例えば、配線密度の大，小を判定するためのしきい値（ＴｈＨ，ＴｈＬ）を事前に組み込んでおき、これを格子２２の配線密度Ｄと比較し、
・Ｄ＞ＴｈＨならば、ラベル『配線密度大』
・ＴｈＨ＞Ｄ＞ＴｈＬならば、ラベル『配線密度中』
・ＴｈＬ＞Ｄならば、ラベル『配線密度小』
とする。検査条件設定時には、各ラベル毎に検査パラメータを設定する。これにより、各格子２２を検査する際には、各格子２２に付されたラベルに対応する検査パラメータにより、検査を行なう。例えば、ラベル『配線密度大』が付された格子２２に対しては、ラベル『配線密度大』に対して設定された検査パラメータにより、検査を実行する。
【００８２】
また、被検査領域１９（図１０）を配線密度が同程度の領域に分割するため他の方法として、モンテカルロシミュレーションによる方法がある。これを図１２を用いて説明する。
【００８３】
先の説明と同様に、まず、図１２（ａ）に示すように、被検査領域２１を格子状に分割する。図１２（ｂ）は１つの格子２２内での配線２３のレイアウトパターンを拡大して示す。そして、各格子２２内で以下の処理を行なう。
【００８４】
即ち、図１２（ｂ）を拡大して示す図１２（ｄ）において、格子２２内のランダムな位置に配線密度算出用の点２４を発生させる。次いで、この配線密度算出点２４を中心とした仮想的な半径ｒの円２５を設定し、この仮想円２５の内側に配線２３のパターンが含まれるような、半径ｒの最小値ｒminを求める。この最小値ｒminは配線密度算出点２４から最も近い配線２３のエッジまでの距離を意味する。最小値ｒminが大きいほど、配線密度算出点２４近傍での配線２３のパターンが疎であり、逆に、最小値ｒminが小さいほど、配線密度算出点２４近傍での配線２３のパターンが密であると言える。
【００８５】
このようにして、格子２２内で複数回、配線密度算出用の配線密度算出点２４をランダムな位置に発生させ、これを中心とする仮想円２５の最小半径ｒminの平均値を求める。発生回数が大きいほど、その格子２２内の配線２３のパターンの平均的な粗密が反映した値となる。
【００８６】
このようにして、各格子２２における配線２３のパターンの粗密を算出することができる。その計算結果を図１２（ｃ）に示す。かかるモンテカルロシミュレーションによる方法は、計算時間の点において、先に述べた、格子２２内の配線２３のパターンの面積を算出する方法よりも優る。実際、面積を算出する方法では、被検査領域２１の全配線パターンについて面積を算出することが必要であるが、モンテカルロシミュレーションによる方法の場合、ランダムに発生させた配線密度算出点２４における計算処理のみでよいからである。
【００８７】
以上述べたように、レイアウトデータに基づいて算出した被検査領域２１の分割結果を、図１０に示す検査パラメータ設定画面１８上に示す。さらに、試し検査実行（図２５のステップ２０４）後、図１３に示すように、検査パラメータ設定画面１８に欠陥のレビュー結果、即ち、欠陥の位置と種類をオーバレイ表示する。ここでは、実欠陥をシンボル「○」で、欠陥の虚報をシンボル「△」で夫々表示するようにしている。
【００８８】
ユーザは、かかる検査パラメータ設定画面１８から表示された領域分割結果，欠陥のレビュー結果並びにレイアウトデータを確認することができる。また、実欠陥と虚報を異なるシンボルで表示しているため、例えば、矢印２６で示すチップ上の特定領域で集中的に虚報が発生していることを容易に把握できる。さらに、レイアウトパターンと重ね合わせて表示（オーバレイ表示）しているため、虚報の発生位置とレイアウトとの関係を容易に把握できる。ユーザは、表示画面を観察して、特定個所で集中的に虚報が発生していることが分かると、その近傍の検査感度を下げるように、部分検査領域を新たにマニュアルで設定することができる。また、複数のチップについて、レビュー結果を重ね合わせた様子を表示してもよい。重ね合わせて表示することにより、個別チップでの欠陥発生状況からは観察されにくい現象を観察することができる。
【００８９】
図１４は本発明による電子回路パターンの欠陥検査装置及びシステムの第２の実施形態を示す構成図であって、１６ａは記憶装置、１７ａは画像処理コンピュータであり、図９に対応する部分には同一の符号を付けている。
【００９０】
この第２の実施形態においては、図９に示した第１の実施形態と異なり、被検査領域を、レイアウトデータに基づいて、機能ブロック（もしくは設計モジュール）毎に分割するものである。そして、分割された機能ブロック毎に検査パラメータを設定し、これを検査パラメータデータベースに登録する。これにより、他品種の半導体ウエハに対しても、機能ブロックが共通している場合、新たな検査パラメータ設定が不要となる。即ち、新品種の半導体ウエハの検査に際して、レイアウトデータに含まれる機能ブロックの検査パラメータが既に検査パラメータデータベースに登録されているか否か検索し、既に登録されている場合には、これを検査条件として設定する。
【００９１】
図１４において、画像処理コンピュータ１７ａと記憶装置１６ａとは夫々、図９での画像処理コンピュータ１７と記憶装置１６の機能に加えて、検査パラメータのデータベース機能も有している。
【００９２】
図１５はこの実施形態での検査パラメータ設定画面１８を示す図である。
【００９３】
同図において、被検査領域１９は機能ブロック２７ａ，２７ｂ，２７ｃ，２７ｄに分割される。ユーザは、画面１８上の検査パラメータ検索ボタン２８を図示しないカーソルなどを用いて操作することにより、これら機能ブロック２７ａ〜２７ｄの検査パラメータが検査パラメータのデータベース機能を有する画像処理コンピュータ１７ａと記憶装置１６ａに登録されているか否か検索し、既に、登録されている場合には、これを流用し、登録されていない場合にのみ、新規に検査パラメータを設定登録する。
【００９４】
ところで、図９に示した実施形態では、被検査領域１９をパターンの粗密に応じて分割するものとしたが、領域の致命度に応じて被検査領域を分割した方が望ましい場合もある。例えば、コンタクトホール形成工程などでは、穴の配置の粗密によって検査条件を変えるのではなく、穴とそれ以外の個所で検査条件を変えた方が望ましいことがある。このような場合には、被検査領域１９の致命度の大小をレイアウトデータに基づいて求め、致命度に応じて検査条件を変更すればよい。具体的には、レイアウトデータに基づいて穴が配置された領域を求め、これを部分検査領域とすればよい。
【００９５】
図１６は本発明による電子回路パターンの欠陥検査装置及びシステムの第３の実施形態を示す構成図であって、前出図面に対応する部分には同一の符号を付けている。
【００９６】
同図において、この第３の実施形態においては、ネットワーク３に電子線式の欠陥レビュー装置８も接続されている。この欠陥レビュー装置８も、図９におけるパターン検査装置１と同様、走査型電子顕微鏡１３，画像検出器１４，記憶装置１６及び画像処理コンピュータ１７を備えたものであり、パターン検査装置１による検査で欠陥位置が既に分かっている半導体ウエハ１５を対象とし、欠陥の更なる詳細な観察を目的として、欠陥位置の画像を再度検出するものである。即ち、パターン検査装置１は図９，図１４におけるパターン検査装置１と同様のものであって、このパターン検査装置１によって検出された半導体ウエハ１５での欠陥位置は、検査結果情報として、レビュー装置８に転送される。ここで、検査結果情報はテキスト情報であり、欠陥のIＤや欠陥のＸ，Ｙ座標情報からなるものとする。
【００９７】
欠陥レビュー装置８は、検査結果情報中に記録された各欠陥位置の画像を取得し、また、各欠陥の画像を取得する際、撮像倍率などの検査パラメータを欠陥の位置する領域の特性（セル/非セルやパターン密度など）に応じて決定する。このために、画像検出に先だって、設計情報サーバ１２からレイアウトデータが転送される。ユーザは、欠陥レビュー装置８の操作画面上で検査対象品の品種，工程を入力するし、欠陥レビュー装置８は、対象となる品種，工程のレイアウトデータを設計情報サーバ１２から検索する。
【００９８】
欠陥レビュー装置８は、転送したレイアウトデータに基づいて、被検査領域をセル部と非セル部に分割する。
【００９９】
この実施形態では、セル部と非セル部とで検査パラメータ（画像検出モード）を変更する。これら検査パラメータの意味並びに場所毎に変更する目的について説明する。
【０１００】
画像検出モードとは、参照画像を検出するか否かを指定するパラメータである。セル部は同一パターンの繰り返しからなるので、事前にセル部の画像を撮像して記憶しておくことにより、欠陥ＩＤ毎に毎回参照画像を検出する必要はなく、記憶した画像を繰り返し参照画像として使用することができる。参照画像を新たに検出する場合には、検査対象となる半導体ウエハを搭載したステージを所望の位置に移動させ、撮像領域に電子線を照射して検出するステップを経る必要があるために、記憶装置１６に記憶した参照画像を繰り返し流用する場合に比べ、多くの時間を要する。従って、参照画像を流用するモードにおいては、検査時間を大幅に短縮することができるために有利である。以下では、参照画像を記憶し、流用するモードを『参照画像レスモード』、参照画像を欠陥ＩＤ毎に毎回検出するモードを『参照画像検出モード』という。被検査領域中のセル領域に対しては『参照画像レスモード』を、非セル領域に対しては『参照画像検出モード』を夫々設定する。これにより、検査時間を大幅に短縮することができる。
【０１０１】
以上のように、レイアウトデータに基づいて被検査領域をセル部と非セル部とに自動的に分割し、これら各領域で検査モードを切り替えることにより、検査時間を短縮することができる。
【０１０２】
次に、図１７〜図１９により、本発明による電子回路パターンの欠陥検査装置及びシステムの第４の実施形態について説明する。
【０１０３】
この第４の実施形態の特徴は、特定のパターンで頻発する虚報の発生を抑制することである。
【０１０４】
図１７にシンボル「×」で示すように、虚報を頻発させる問題の特定パターンがチップ内に散在している場合、チップスケールでの欠陥分布マップからは、虚報が同一の特定パターンに起因した虚報であることを読み取ることができない。そこで、レイアウトデータを利用して虚報が頻発するパターンを特定し、問題のパターン部における検査感度を変更することにより、虚報の発生を抑制できるようにするものである。
【０１０５】
図１８はこのための処理の流れを示すフローチャートである。
【０１０６】
同図において、まず、図２５のステップ２０４に相当する試し検査実行時に（ステップ３００）、欠陥が検出されると、レイアウトデータ２９を参照して、この欠陥が発生したパターンに関する情報を取得する。具体的には、欠陥の座標と、欠陥近傍のパターンの位置，形状と、欠陥の位置関係である。図１７に示す例では、シンボル「×」で示す欠陥の近傍のパターン２９ａ，２９ｂ，２９ｃ，２９ｄの位置と形状、並びに欠陥との位置関係（即ち、パターン２９ａ，２９ｂ間、かつ、パターン２９ｃ，２９ｄ間）がコード化されて欠陥に関する付帯情報として出力される。以下、これを欠陥のレイアウト特徴という。
【０１０７】
試し検査実行後、ユーザは、検出された欠陥毎に特定パターン起因の虚報か否かを教示する。ユーザが特定パターン起因の虚報と判断したものに対しては、これに対するレイアウト特徴が虚報を発生させる特定パターンのレイアウト特徴として登録される。以下、これを虚報源パターンデータベース３０という。図１７では、同じレイアウトのパターン部に虚報が生じたことを示している。
【０１０８】
図１９はかかる教示用のユーザインターフェース画面の一具体例を示すものであって、ユーザがかかる教示用のユーザインターフェース画面での検出した欠陥の一覧表示の中から特定パターンに起因する虚報を選択することにより、特定パターンに起因した虚報のレイアウト特徴が虚報源データベース３０に登録される（ステップ３０１）。
【０１０９】
次に、検査実行時には（ステップ３０２）、レイアウトデータを参照して、検出した欠陥候補のレイアウト特徴を算出する。そして、虚報源パターンデータベース３０に算出したレイアウト特徴が虚報源として登録されているか否か検索し（ステップ３０３）、既に登録されていれば（ステップ３０４）、虚報と判定し、欠陥として出力しない。図１８では、虚報源となる特定パターンでの欠陥は検出しないこととしているが、例えば、虚報源となる位置でも、一定以上の大きさの欠陥は欠陥として出力する、あるいは一定以上の明るさの欠陥は欠陥として出力するなど、欠陥としての出力条件を特定パターン部で変えてもよい。
【０１１０】
以上により、レイアウトデータを利用して虚報が頻発するパターンを特定し、問題のパターン部での虚報を抑制することができる。
【０１１１】
図２０は本発明による電子回路パターンの欠陥検査装置及びシステムの第５の実施形態を示す構成図であって、１６ｂは記憶装置、１７ｂは画像処理コンピュータであり、図９に対応する部分には同一の符号を付けている。
【０１１２】
この第５の実施形態は、図９に示した第１の実施形態と同様に、被検査領域（例えば、図１０での被検査領域１９）を検査パラメータの異なる部分検査領域に分割するが、さらに、検査パラメータをかかる部分検査領域毎に自動的に最適化するものである。部分検査領域が多数になる場合、特に重要となる。
【０１１３】
図２０において、画像処理コンピュータ１７ｂと記憶装置１６ｂとは、図９における画像処理コンピュータ１７と記憶装置１６と同様の機能を有するが、さらに、記憶装置１６ｂは検出した画像も記憶し、画像処理コンピュータ１７ｂは記憶装置１６ｂに記憶された画像に対して処理を行なう機能も有するものである。つまり、画像検出動作を伴わなって画像の記憶が行なわれ、この記憶された画像に対するオフライン画像処理も行なわれるのである。
【０１１４】
検査実行時には、画像検出器１４は被検査対象の半導体ウエハ１５の画像を検出し、検出された画像に対して画像処理コンピュータ１７ｂが記憶装置１６ｂも用いて画像処理を実行し、その欠陥を検出して出力する。一方、検査パラメータ調整時には、画像検出器１４が検出した画像は一旦記憶装置１６に記憶される。画像処理コンピュータ１７は、以下で説明するように、検査パラメータを部分領域毎に自動的に最適化する。
【０１１５】
検査パラメータの自動最適化は、現状でのマニュアル操作のプロセスを自動化するものである。マニュアル操作によるパラメータ最適化においては、始めに、ユーザが検査パラメータの調整条件を仮設定する。本来、虚報を検出することなく、検出が必要な欠陥を全て検出することが望ましいが、実際には、感度を高く設定すると、実欠陥と同時に相当数の虚報も含まれてくる。そこで、最初の試し検査時には、感度を必要以上に若干高くして試し検査を実行し、その結果、検出欠陥総数が虚報も含めて一定以下の個数に収まるように、感度を下げながら試し検査を再実行する操作を繰り返す。以上のステップは、次のように整理できる。
【０１１６】
（１）検査条件の初期値を設定する
（２）記憶した検出画像群に対し、仮設定した検査条件で画像処理を実行する
（３）検査結果をパラメータの収束条件と比較する。ここで、パラメータの収束条件として、例えば、次の例が挙げられる。
（i）検出欠陥総数が一定個数以下を満たす範囲での検出感度最大
（ii）検出欠陥密度が一定以下を満たす範囲での検出感度最大
（iii）虚報率が一定以下を満たす範囲での検出感度最大
（iv）指定した複数の欠陥点について検出率が一定以上を満たす範囲での検出感度最小
（４）収束条件を満たしていればパラメータの調整を終了する
（５）収束条件を満たしていなければ、パラメータを事前に決定した量を変化させ、上記（２）からの処理を再実行する。
【０１１７】
以上のステップは、ユーザが事前に次の（１）〜（３）、即ち、
（１）検査パラメータの初期値
（２）検査パラメータ調整の収束条件
（３）収束条件を満たさない場合の検査パラメータの変更量
を設定しておくことにより、自動化が可能である。
【０１１８】
図２１はこの第５の実施形態における検査条件の設定画面を示している。ユーザが検査パラメータの初期値や検査パラメータの収束条件を各部分検査領域に対して設定することにより、自動的に検査パラメータが最適化される。
【０１１９】
【発明の効果】
以上説明したように、本発明によれば、被検査領域の部分検査領域への分割を検査条件の違いによって行なうものであるから、部分検査領域の設定工数を大幅に低減することができ、被検査領域をかかる部分検査領域毎に最適な検査条件で検査することができる。
【０１２０】
また、検出感度をパターンの最も稠密な部分に合わせて検査を行なうことによる検出欠陥数の爆発を回避できる。
【図面の簡単な説明】
【図１】本発明による電子回路パターンの欠陥検査管理システムの第１の実施形態を示すブロック図である。
【図２】レイアウトパターンの説明図である。
【図３】チップ内のモジュール配置例を説明する図である。
【図４】図１に示した第１の実施形態での検査パラメータ設定画面の一具体例を示す図である。
【図５】本発明による電子回路パターンの欠陥検査管理システムの第２及び第３の実施形態を示すブロック図である。
【図６】本発明による電子回路パターンの欠陥検査管理システムの第３の実施形態での検査パラメータ設定画面の一具体例を示す図である。
【図７】図６に示した検査パラメータ設定画面の部分検査領域を再編集した検査パラメータ設定画面のセル領域設定画面を示す図である。
【図８】レイアウトパターンを説明するための図である。
【図９】本発明による電子回路パターンの欠陥検査装置及びシステムの第１の実施形態を示すブロック図である。
【図１０】図９に示した実施形態における検査パラメータ設定画面の一具体例を示す図である。
【図１１】図９に示した実施形態における被検査領域の分割方法の一具体例を示す図である。
【図１２】図９に示した実施形態における被検査領域の分割方法の他の具体例を示す図である。
【図１３】図９に示した実施形態でのレイアウトデータとレビュー結果とを検査パラメータ設定画面上に重ね合わせて表示した様子を示す図である。
【図１４】本発明による電子回路パターンの欠陥検査装置及びシステムの第２の実施形態を示すブロック図である。
【図１５】図１４に示す実施形態における検査パラメータ設定画面を示す図である。
【図１６】本発明による電子回路パターンの欠陥検査装置及びシステムの第３の実施形態を示すブロック図である。
【図１７】特定パターンに起因した虚報が散在する様子を説明する図である。
【図１８】本発明による電子回路パターンの欠陥検査装置及びシステムの第４の実施形態での処理の流れを説明するフローチャートである。
【図１９】図１８に示す処理での虚報源パターンの教示用インターフェース画面の一具体例を示す図である。
【図２０】本発明による電子回路パターンの欠陥検査装置及びシステムの第５の実施形態を示すブロック図である。
【図２１】図２０に示す実施形態における検査パラメータ設定画面を示す図である。
【図２２】従来のパターン検査装置の一例を示す構成図である。
【図２３】図８における比較器の比較演算処理についての説明図である。
【図２４】従来の検査パラメータ設定画面の一例を示す図である。
【図２５】電子回路パターンの欠陥検査におけるパラメータ調整手順を示すフローチャートである。
【符号の説明】
１ パターン検査装置
２ 設計情報サーバ
３ ＬＡＮ
４ ウエハマップ
５ セル領域設定画面
６，７ 部分検査領域
８ 欠陥レビュー装置
９ セル部
１０ 非セル部
１１ 欠陥（虚報）群
１２ 部分検査領域
１３ 走査型電子顕微鏡
１４ 画像検出器
１５ 半導体ウエーハ
１６，１６ａ，１６ｂ 記憶装置
１７，１７ａ，１７ｂ 画像処理コンピュータ
１８ 検査パラメータ設定画面
１９ 被検査領域
１９ａ〜１９ｄ 部分領域
２０ ウエハマップ
２１ 格子
２３ 配線
２４ 配線密度算出点
２５ 仮想的な円
２７ａ〜２７ｄ 機能ブロック
２８ 検査パラメータ検索ボタン
２９ａ〜２９ｄ パターン
１２０ ステージ
１２１ 半導体ウエハ
１２２ 検出光学系
１２３ 検出器
１２４，１２５ メモリ
１２６ 比較器
１２７ 検査対象箇所
１２８ 参照箇所
【発明の属する技術分野】
本発明は、半導体ウエハ上に形成された電子回路パターンの欠陥を検査するパターン検査装置に係り、特に、レイアウトデータなどの設計情報に基づいて、パターン検査装置での検査パラメータ（検査条件）の設定工数を低減し、さらには、パターン検査装置で検出した欠陥情報の管理をする欠陥レビュー装置及び方法に関する。
【０００２】
【従来の技術】
半導体製品寿命の短縮化とシステムＬＳＩを中心とする多品種生産体制への移行が進む中、量産プロセス条件の早期確立への要求が一層強まっている。半導体製造の各工程において、外観を検査し、欠陥の発生状態に関する情報を取得し、プロセス条件の調整の指針を得る、あるいはプロセス状態の不具合を検知するためのツールとして、欠陥検査装置は極めて重要である。既に実用化されている半導体外観検査装置としては、光学式異物検査装置、光学式あるいは電子線式のパターン検査装置や欠陥レビュー装置がある。
【０００３】
半導体ウエハ上に形成された電子回路パターンの欠陥を検査するための従来例としては、例えば、特開昭６２−４３５０５号公報に記載されたような光学式ウエハ欠陥検査装置や特開平１０−１３５２８８号公報に記載されたような電子線式欠陥レビュー装置が知られている。ユーザは、これらの欠陥検査装置を用いて電子回路パターンの欠陥検査する際、光学系の設定条件など、各種の検査パラメータを設定し、調整する必要がある。以下では、これらの検査装置における検査の概要を述べた上で、検査パラメータの設定について説明する。
【０００４】
まず、第１の従来技術例として、光学式の欠陥検査技術について図２２を用いて説明する。
【０００５】
同図において、まず、ステージ１２０に被検査対象物である半導体ウエハ１２１を固定し、ステージ１２０を移動させながら、半導体ウエハ１２１の表面を光走査する。この半導体ウエハ１２１の表面からの反射光は検出光学系１２２を介して検出器１２３によって検出され、その検出出力がデジタルデータとしてメモリ１２４に格納される。
【０００６】
半導体ウエハ１２１上には、チップのパターンが一定の間隔で繰り返し転写されている。半導体ウエハ１２１上の検査対象箇所１２７の画像（以下では、欠陥の検査対象となる画像ということで、欠陥画像という）を検出し、デジタルデータとしてメモリ１２４に格納した後、隣接するチップの同じパターンの箇所１２８の画像を参照画像として検出し、メモリ２５に格納する。メモリ１２４，１２５に記憶した欠陥画像１２７と参照画像１２８とを比較器１２６で比較して欠陥を抽出し、出力する。
【０００７】
以上では、参照画像として、隣接するチップの同じ個所の画像を検出して用いる場合であったが、メモリなどの繰り返しパターン部（以下、セル部という）を検査する場合には、繰り返し周期分ずらした画像を用いてもよい。通常、セル部では、物理的に離れた隣接チップの同一個所と比較するよりも、繰り返し単位を１周期分ずらした領域と比較した方が高感度の検査が可能とされる。その理由は、参照画像と欠陥画像との差画像において、正常部の輝度分布は物理的に近い方が小さい傾向にあり、従って、画像の欠陥部と正常部との信号強度の差が大きくなるからである。これは、パターンの形状ずれが物理的に近い方が小さいこと、あるいは表面膜によって生じる干渉光強度の差が物理的に近い方が小さいことなどから説明される。
【０００８】
通常、繰り返しパターン部で繰り返し周期の１周期分ずらした画像を参照画像とする方法をセル比較方式といい、隣接チップの同一個所の検出画像を参照画像とする方法をダイ比較方式という。
【０００９】
図２３は図２２における比較器１２６における比較演算についての説明図であって、１３０は欠陥画像、１３１は参照画像である。
【００１０】
同図において、欠陥画像１３０と参照画像１３１とを夫々２値化、即ち、画像の輝度値が一定値（＝２値化しきい値）より大きいか、小さいかによって白黒に色分けする処理を行なって得られた２値画像１３２，１３３を比較論理演算し、その比較結果１３４を得る。この比較結果１３４中には、欠陥のみならず、欠陥画像１３０と参照画像１３１との中のパターン形状のばらつきに起因する成分１３４ａやノイズに起因する成分１３４ｂが生じている。通常、このような欠陥領域以外の成分の検出は、虚報の原因となるため、ノイズ除去処理を行なう。ノイズ除去は、例えば、２値化画像中で径が一定値（以下、ノイズ除去しきい値）以下の場合、ノイズとみなして除去することによって実現できる。ノイズ除去処理の結果、処理結果１３５の如く欠陥のみが抽出される。
【００１１】
先に述べたように、ダイ比較方式では、セル比較方式よりもノイズが発生し易いため、ノイズ除去しきい値をセル比較方式よりも大きくする必要がある。ノイズ除去しきい値よりも小さな欠陥は検出できないことを意味する。
【００１２】
以上の説明において、上記の２値化しきい値やノイズ除去しきい値などは検査パラメータ（検査条件）と呼ばれる。以下、この検査パラメータの設定について説明する。
図２４は典型的な検査パラメータの設定画面の一例を示す図である。
【００１３】
同図において、検査パラメータ設定画面には、検査対象のチップを明示したウエハマップ１４０やこの検査対象のチップを拡大して表示するセル領域設定画面１４１などが表示され、ユーザはこのセル領域設定画面１４１で破線で囲むようにしてセル領域（セル部）１４２を選択することにより、非セル領域とは異なる検査パラメータを用いて検査を行なうことができる。即ち、セル領域１４２を選択した上で、このセル領域１４２における検出光学系パラメータや画像処理パラメータなどの各種の検査パラメータをＧＵＩ上から直接入力し、引き続き、セル領域以外の非セル領域の検査パラメータを同様にＧＵＩ上から入力する。セル領域１４２では、ノイズ除去しきい値を非セル部より小さく設定することにより、非セル部よりも高感度の検査を行なうことができる。
【００１４】
次に、セル領域の設定手順について説明する。
【００１５】
セル領域設定画面１４１上でカーソルをセル領域１４２とする領域の外周部の所望の位置におき、マウスをクリックしてその位置をセル領域１４２の頂点として指定し、各頂点毎にこの指定する動作を繰り返すことにより、セル領域１４２の頂点群を指定し、セル領域１４２を設定する。この方法では、チップ領域内に１０個所以上に分散して配置されている場合もあり、各セル領域に対して逐一設定する必要がある。
【００１６】
次に、第２の従来技術例として、電子線式の欠陥レビュー装置について説明する。
【００１７】
第１の技術例として先に説明したパターン検査装置では、欠陥の発生状況のわかっていないウエハを対象とするのに対し、欠陥レビュー装置では、パターン検査装置によって欠陥位置が既に分かっているウエハを対象として、欠陥のさらなる詳細な観察を目的として、欠陥位置の画像を再度検出するものである。
【００１８】
即ち、まず、上記のようなパターン検査装置によってウエハを検査し、欠陥位置を検出する。パターン検査装置の出力情報は、ウエハ上の欠陥位置やサイズの概略などの簡単な欠陥に関する情報からなっている。
【００１９】
通常、パターン検査装置における欠陥検出においては、検査時間を短縮するために、欠陥のサイズに対して、その詳細が観察できるほどには充分に高い倍率では画像を検出しない。
【００２０】
欠陥レビュー装置は、パターン検査装置の出力情報を入力として、ウエハ上の欠陥位置の画像とこの画像に対応する参照画像とを欠陥の詳細が観察できるほど充分高い倍率で撮像する。撮像倍率は事前にユーザが設定する検査パラメータの１つであり、全ての欠陥に対して事前に設定した特定の倍率で画像を撮像する。
【００２１】
次に、欠陥検査装置におけるパラメータ設定の手順についてを説明する。
【００２２】
かかるパラメータは、画像の撮像条件を設定するパラメータ（以下、画像検出パラメータという）と、画像処理条件を設定するパラメータ（以下、画像処理パラメータという）に大別される。画像検出パラメータは、適正な画像を検出するためのパラメータであり、例えば、電子線式の外観検査装置であれば、検出倍率や非点収差の補正条件，プローブ電流値，加速電圧，ゲイン，オフセット補正量，画像の加算回数などがこれに相当する。また、画像処理パラメータは、検出した画像を適正に処理するために設定が必要なパラメータである。例えば、検出した画像から欠陥部のみを２値化抽出するための２値化しきい値や、欠陥とは関係ない微小な面積の領域をノイズとして除去するノイズ除去しきい値，エッジにおける感度低下パラメータなどがこれに相当する。
【００２３】
検査パラメータ設定手順の典型的なフローチャートを図２５により説明する。
【００２４】
始めに、検査対象領域を設定する（ステップ２００）。検査対象領域は、半導体ウエーハ面上のチップレイアウトやチップサイズなどのデータを入力することにより、指定する。さらに、一部の欠陥検査装置では、セル領域，非セル領域など、チップ内を複数の部分検査領域に分割設定する。
【００２５】
検査対象領域は、以下の手順で設定する。分割される上記の部分検査領域は、例えば、矩形状とする。オペレータは、矩形の部分検査領域を指定するために、試料面上を撮像して得られた画像を操作画面上に表示させながら、かかる矩形の頂点が視野内に入るように、半導体ウエハが搭載されたステージを移動させ、操作画面上で、カーソルなどにより、矩形の頂点位置を指定する。矩形の各頂点に対して同様の操作をおこなうことにより、矩形上の部分検査領域を設定することができる。部分検査領域が複数ある場合には、以上の矩形領域の設定操作をさらに繰り返し行なう必要がある。
【００２６】
次に、画像検出パラメータを仮設定し（ステップ２０１）、検査対象領域から適当に選択した位置で画像を検出し、オペレータの目視によって画質良否を判断する（ステップ２０２）。ここで、画質が不良であれば、画像検出パラメータを再設定する。
【００２７】
次に、設定した画像検出パラメータにおいて、画像処理パラメータを仮設定し（ステップ２０３）、仮検査を実行する（ステップ２０４）。この検査実行後、検出欠陥位置を確認し、画像処理パラメータの設定状態を検証する（ステップ２０５）。仮に、虚報が想定以上多数で存在している場合には（ステップ２０６）、感度が高すぎるから、感度を下げる。また、例えば、必要以上に微細な欠陥を検出する場合には、ノイズ除去サイズを大きくする。あるいは、例えば、ｘ，ｙ方向の一方にのみ細長い虚報を検出する場合には、ｘもしくはｙ方向の一方のノイズ除去サイズを大きくすることが考えられる。予め半導体ウエハ上に検出すべき欠陥を標準欠陥として指定しておき、これら標準欠陥が検出される範囲で検出感度を落とすように、パラメータを調整する場合もある。逆に、検出欠陥数が少なすぎたり、標準欠陥を検出できなかったりした場合には、感度を上げる。
【００２８】
以上の画像処理パラメータの再設定や仮検査再実行，検査結果再確認の各操作を、虚報が一定件数以下になる、あるいは標準欠陥が見つかる範囲で虚報が一定件数以下になるなど、パラメータ調整完了と判断される所望の条件を満足するまで繰り返し実行する。
【００２９】
【発明が解決しようとする課題】
上記従来技術として説明したように、セル比較方式とダイ比較方式とのいずれを実行するかを含めて、検査パラメータ一般について被検査対象領域を多数の部分検査領域に分割し、各部分検査領域毎に異なる検査パラメータを設定しようとしても、各部分検査領域の設定は人手に頼らざるを得ず、効率的に行なうことができない。実質的に検査パラメータが異なる多数の部分検査領域に分割し、部分検査領域毎に異なる検査パラメータで検査することは実質的に不可能となっている。これは以下の点で不利である。
【００３０】
まず、第１に、検出欠陥数の爆発を回避することができない。パターンの密度によって、致命的な欠陥のサイズは異なる。即ち、パターン密度が高いところでは、より小さなサイズの欠陥までも確実に検出できることが重要である。しかるに、欠陥検出感度をパターンが密な領域で適正となる程度に充分高く設定した場合、これを被検査領域全面に適用すると、欠陥検出数が数１０００個以上に及んでしまい、管理が困難になってくる。また、パターンが粗な部分では、必要以上に検出感度を高く設定せず、適切な低さに設定することができれば、検出欠陥数を減らすことができ、致命欠陥数の把握など管理の上で有利となる。
【００３１】
第２に、検査パラメータを場所毎に最適化することができない。検査パラメータには、先に説明した致命性に関連するパラメータが例に挙げることができる。この他にも、画像検出条件に関連するパラメータについて、上記第２の従来技術例として紹介した欠陥レビュー装置を例に説明すると、先に述べたように、パターンの疎密によって管理上検出が最も重要な欠陥サイズが決まる。画像を検出する際の撮像倍率は、この欠陥サイズの欠陥が撮像画像サイズに対して適切な程度に設定しなくてはならない。しかし、現状では、一定の撮像倍率で画像を検出しているので、欠陥のサイズに対して、倍率が過大もしくは過小になる場合がしばしば生じる。
【００３２】
また、図２５で説明した従来の手順では、被検査領域の設定に多大な労力を要するという問題点がある。従来では、チップ内をセル領域と非セル領域など複数の部分領域に分割するに際し、分割数が多い場合には、実質的に被検査領域の設定が困難になってしまう。さらには、分割した各部分検査領域毎にパラメータの設定及び調整を行なう労力が膨大になる、という問題もある。
【００３３】
さらに、チップ上の特定の領域における虚報の多発を回避できる。被検査領域を一様な感度で検査した場合、チップ上の特定の領域で虚報が多発する場合がある。例えば、チップ上の特定のパターンの形状精度が悪い場合や特定のパターンにおいて、検出系の特性によって虚報を生じてしまう場合がこれに当たる。かかる虚報は、虚報多発領域を他の検査領域から分離した検査領域として設定し、この設定領域において感度を下げるか、あるいは検査しないことによって回避できる。被検査領域の大きさはチップと同程度のスケール設定した方が望ましい場合もあるし、あるいは、特定のパターンに対して検出感度を下げるように、パターンと同スケールの微細な領域に設定した方が望ましい場合もある。
【００３４】
以上のように、被検査領域を複数の部分検査領域に分割し、これら部分検査領域毎に異なる検査パラメータを設定して検査すること、あるいは、被検査領域中の特定のパターンに対して検査パラメータを設定して検査することが重要であるにもかかわらず、従来では、その実現に膨大な労力を要するか、あるいは事実上実現できないという問題があった。
【００３５】
本発明の目的は、かかる問題を解消し、被検査領域での部分検査領域の設定の効率化を図り、各部分検査領域に設定する検査パラメータの最適化を容易に可能とした欠陥レビュー装置及び方法を提供することにある。
【００３６】
【課題を解決するための手段】
上記目的を達成するために、本発明は、予め他の検査装置で検出された半導体ウエハ上に形成された電子回路パターンの欠陥をレビューする装置において、半導体ウエハのレイアウトパターンに基づいて被検査対象領域を同一パターンの繰り返しからなるセル部と該セル部以外の非セル部に分割する検査領域設定手段と、該検査領域設定手段によって設定された該セル部と該非セル部に対して、該セル部で欠陥を検出する場合には、欠陥のないセルの画像を参照画像として事前に撮像して記憶しておき、予め他の検査装置で検出されて位置情報が既知の欠陥毎に、該位置情報が既知の欠陥を含む領域を撮像して得られた画像を記憶されている該参照画像と比較して欠陥を検出するように検査条件を設定し、該非セル部で欠陥を検出する場合には、予め他の検査装置で検出されて位置情報が既知の欠陥毎に、該位置情報が既知の欠陥を含む領域と該領域に対応する欠陥を含まない領域とを撮像して、該欠陥を含む領域の検査画像と欠陥を含まない領域の参照画像とを取得し、取得した該検査画像と該参照画像とを比較して欠陥の画像を抽出するように検査条件を設定する検査条件設定手段と、該検査領域設定手段によって設定された該セル部と該非セル部とに対して、該検査条件設定手段によって設定した検査条件で予め他の検査装置で検出されて位置情報が既知の欠陥の画像の抽出を実行する検査実行手段とを有する構成をなすものである。
【００３７】
そして、検査実行手段は、走査型電子顕微鏡と画像検出器と画像処理コンピュータとを備えているものである。
また、検査条件設定手段は、検査実行手段で前記半導体ウエハを検査したときに虚報が発生しやすい領域の検査感度を通常の領域の検査感度に対して変えて設定するものである。
【００３８】
また、上記目的を達成するために、本発明は、予め他の検査装置で検出された半導体ウエハ上に形成された電子回路パターンの欠陥をレビューする方法において、半導体ウエハのレイアウトパターンに基づいて被検査対象領域を同一パターンの繰り返しからなるセル部と該セル部以外の非セル部とに分割し、分割された該セル部と該非セル部とに対して、該セル部で欠陥を検出する場合には、欠陥のないセルの画像を参照画像として事前に撮像して記憶しておき、予め他の検査装置で検出されて位置情報が既知の欠陥毎に、該位置情報が既知の欠陥を含む領域を撮像して得られた画像を該参照画像と比較して欠陥を検出するように検査条件を設定し、該非セル部で欠陥を検出する場合には、予め他の検査装置で検出されて位置情報が既知の欠陥毎に、該位置情報が既知の欠陥を含む領域と該領域に対応する欠陥を含まない領域とを撮像して該欠陥を含む領域の検査画像と欠陥を含まない領域の参照画像とを取得し、取得した該検査画像と該参照画像とを比較して欠陥の画像を抽出するように検査条件を設定し、該セル部と該非セル部とに分割された夫々の領域で、画像取得手段を用い、設定された該検査条件に基づいて、予め他の検査装置で検出されて位置情報が既知の欠陥の画像の抽出を実行するものである。
【００３９】
さらに、画像取得手段は、位置情報が既知の欠陥の画像の抽出を、走査該電子顕微鏡と画像検出器と画像処理コンピュータとを用いて行なうものである。
また、画像取得手段で半導体ウエハを検査したときに虚報が発生しやすい領域の検査感度を、通常の領域の検査感度に対して変えて設定するものである。
【００４０】
【発明の実施の形態】
以下、本発明の実施形態を図面により説明する。
図１は本発明による電子回路パターンの欠陥検査管理システムの第１の実施形態を示す構成図であって、１はパターン検査装置、２は設計情報サーバ、３はＬＡＮなどのネットワークである。
【００４１】
同図において、パターン検査装置１はネットワーク３を介して設計情報サーバ２と接続されており、設計情報サーバ２との間でデータの授受が可能となっている。設計情報サーバ２には、パターン検査装置１で検査する半導体ウェハのレイアウトデータが格納されており、パターン検査装置１は、このレイアウトデータを基に、半導体ウェハでのチップの検査対象領域をセル部と非セル部とに分割し、夫々毎に検査パラメータ（検査条件）を設定するものである。
【００４２】
レイアウトデータは、半導体ウェハのマスク製作などに用いられる汎用的なデータであって、各層における配線配置を配線の端点の座標や幅などの数値から成るベクトルデータである。レイアウトデータを画像に展開したものをレイアウトパターンといい、その一例を図２に示す。かかるレイアウトパターンは、レイアウトデータから容易に合成することができる。
【００４３】
以下では、レイアウトデータに基づいて、検査対象領域をパターンの稠密度が異なる複数の部分検査領域に分割する手法について説明する。
【００４４】
最も単純な手法としては、検査対象領域をレイアウトデータに基づいて、部分検査領域としてのセル部と非セル部に分割する方法が考えられる。レイアウトデータは、各機能ブロック毎にモジュール化された階層構造を有している。図３に示すように、システムＬＳＩでは、チップ内に複数の設計モジュールがあり、セル部が分散配置されていることもある。セル部を含め、各モジュールの領域をレイアウトデータから抽出することができる。即ち、一般に、検査対象領域データＳは、モジュール毎に記述されたレイアウトデータに従って、次のような部分検査領域データに分割することができる。
【００４５】
次に、分割した各部分検査領域毎に検査条件を設定する方法について説明する。
【００４６】
図４は検査条件設定のための検査パラメータ設定画面の一具体例を示す図である。
【００４７】
図４において、検査パラメータ設定画面には、図２４に示した従来の検査パラメータ設定画面と同様、検査対象のチップを明示したウエハマップ４やこの検査対象のチップを拡大して表示するセル領域設定画面５などが表示される。図４（ａ）はセル領域設定画面５での一方の部分検査領域６に対するパラメータ設定画面を、図４（ｂ）は同じ検査対象領域のセル領域設定画面５での他方の部分検査領域７に対するパラメータ設定画面を夫々示しており、夫々毎に検査パラメータが入力設定される。図４（ａ），（ｂ）のいずれのパラメータ設定画面でも、検出画像にレイアウトデータに基づいて設定される各部分検査領域６，７を表わす枠がオーバレイして表示されている。
【００４８】
このようにして、パターン検査装置１（図１４）では、部分検査領域６が図４（ａ）に示すパラメータ設定画面で入力された検査パラメータを基に検査が行なわれ、部分検査領域７が図４（ｂ）に示すパラメータ設定画面で入力された検査パラメータを基に検査が行なわれる。
【００４９】
図５は本発明による電子回路パターンの欠陥検査管理システムの第２の実施形態を示す構成図であって、８は欠陥レビュー装置であり、図１に対応する部分には同一符号をつけて重複する説明を省略する。
【００５０】
同図において、この第２の実施形態では、図１に示した構成に加え、欠陥レビュー装置８がＬＡＮ３に接続されており、パターン検査装置１や設計情報サーバ２との間でデータの授受が可能となっている。また、設計情報サーバ２は、検査対象となる製品の各品種や工程毎に設計情報を記憶している。
【００５１】
欠陥レビュー装置８は、ウエハ上での欠陥位置が既に分かっているウエハを対象として、欠陥のさらなる詳細な観察を目的として、欠陥位置の画像を再度検出するものである。即ち、パターン検査装置１によって検出された欠陥位置が、検査結果情報として、欠陥レビュー装置８に転送される。この検査結果情報はテキスト情報であり、欠陥のＩＤ（Identification）や欠陥のＸ，Ｙ座標から成るものである。
【００５２】
欠陥レビュー装置８は、検査結果情報中に記録された各欠陥位置の画像を取得する。そして、各欠陥の画像を取得する際、撮像倍率などの検査パラメータを欠陥の位置する領域の特性（セル/非セルやパターン密度など）に応じて決定する。このために、画像検出に先立って、設計情報サーバ２からレイアウトデータを取得する。ユーザは欠陥レビュー装置８の操作画面上で検査対象品の品種や工程の情報を入力する。欠陥レビュー装置８は入力された対象となる品種や工程のレイアウトデータを設計情報サーバ２から検索し、取得する。そして、取得したレイアウトデータに基づいて、部分検査領域データを生成する。ここで、部分検査領域データとは、第１の実施の形態で言及したものと全く同様とする。
【００５３】
次に、かかる部分検査領域データに基づいて、２種類の検査パラメータを部分検査領域毎に変更する方法を説明する。
【００５４】
変更する２種類の検査パラメータは、画像検出モードと撮像倍率である。これら検査パラメータの意味並びに場所毎に変更する目的について説明する。
【００５５】
画像検出モードは、参照画像を検出するか否かを指定するパラメータである。
【００５６】
セル部は、同一のパターンの繰り返しからなるので、事前にセル部の画像を撮像して記憶しておけば、欠陥ＩＤ毎に毎回参照画像を検出する必要はなく、記憶した画像を繰り返し参照画像として使用することができる。参照画像を新たに検出する場合には、半導体ウェハを搭載したステージを所望の位置に移動させ、撮像領域に電子線を照射して画像を検出するステップを経る必要があるために、記憶装置に記憶した参照画像を繰り返し流用する場合に比べて、多くの時間を要することになる。従って、参照画像を流用するモードにおいては、検査時間を大幅に短縮することができるために有利である。
【００５７】
以下では、参照画像を記憶し、流用するモードを『参照画像レスモード』といい、参照画像を欠陥ＩＤ毎に毎回検出するモードを『参照画像検出モード』ということにする。検査対象領域中のセル領域に対しては『参照画像レスモード』を、非セル領域に対しては『参照画像検出モード』を夫々設定することにより、検査時間を大幅に短縮することができる。
【００５８】
撮像倍率は、画像を検出する倍率である。レビュー作業は、欠陥の詳細な観察が目的であるから、欠陥の大きさに対して適正な撮像倍率を設定しなければならない。但し、欠陥の大きさに関する情報がない場合には、任意の大きさの欠陥に対して適正な倍率を設定することはできないので、現実的には、最も観察が重要な欠陥のサイズに対して適正となるように撮像倍率を設定する。最も観察が重要なサイズは、配線の平均的な間隔から定まる致命性判定基準サイズに基づいて決定することができる。
【００５９】
次に、本発明による電子回路パターンの欠陥検査管理システムの第３の実施形態について説明する。
【００６０】
この第３の実施形態も、図５に示す構成をなすものであるが、先に説明した第１，第２の実施形態に対して、さらに、部分検査領域のフレキシブルな調整を可能とするものである。上記第１，第２の実施形態では、部分検査領域の設定をレイアウトデータに基づいて完全に自動的に行なうために、部分検査領域のフレキシブルな調整が必ずしも可能とはいえない。この第３の実施形態では、パターン検査装置で検出した欠陥位置を欠陥レビュー装置によってレビューし、そのレビュー結果を、さらに、パターン検査装置の検査パラメータ設定にフィードバックするものである。
【００６１】
即ち、図５において、パターン検査装置１によって検出された欠陥位置は検査結果情報として、欠陥レビュー装置８に転送される。欠陥レビュー装置８はレビューを行ない、各欠陥に欠陥の種類などの夫々の欠陥に関する情報を付与したレビュー結果情報を生成する。パターン検査装置１は、必要に応じて、欠陥レビュー装置８からレビュー結果情報を読み出すことができる。
【００６２】
図６（ａ）はこの第３の実施形態でのレビュー結果情報を取得したパターン検出装置１におけるパラメータ設定画面を示す図であって、図４に対応する部分には同一符号をつけている。また、図６（ｂ）は図６（ａ）におけるセル領域設定画面５を拡大して示す図であり、９はセル部、１０は非セル部、１１は欠陥群である。
【００６３】
同図（ａ）に示すパラメータ設定画面では、検査対象とするチップが明示されたウェハマップ４と、このチップを拡大して示すセル領域設定画面５などが表示され、このセル領域設定画面５では、図６（ｂ）に示すように、部分検査領域の設定状態やレイアウトデータ，検出画像，レビュー結果情報の少なくとも１個以上が並列して表示され、もしくはこれらがオーバレイ表示される。ここで、オーバレイ表示とは、複数のマップを半透明化して重ね合わせ表示するものである。オーバレイ表示により、マップ間の重なり具合を容易に観察することができる。
【００６４】
図６（ｂ）において、太破線で囲んで示すセル部９では、その部分検査領域の設定状態と検出画像とレビュー結果情報とがオーバレイ表示されている。部分検査領域であるセル部９を規定する太破線の枠と部分検査領域である非セル部１０を規定する太実線の枠とは設計情報サーバ２（図５）に蓄積されているレイアウトデータに基づくものであって、セル領域設定画面５にセル部９と非セル部１０の画像にオーバレイ表示される。これらセル部９と非セル部１０とには、異なる検査パラメータがセットされる。検査パラメータは、セル部９では、検出感度大に設定され、非セル部１０では、検出感度小に設定される。○，△，×などの記号はセル部９及び非セル部１０にオーバレイ表示されるレビュー結果情報を示している。ここでは、かかるレビュー結果情報は、一例として、欠陥の種類に対応しており、○は異物、△はへこみ、×は虚報を夫々示している。これら欠陥の発生位置がかかる記号の表示位置となる。
【００６５】
ユーザは、かかるセル領域設定画面５を観察することにより、検出した欠陥数が多すぎないか、また、不自然に少なくないかなど、即ち、検出感度が妥当か否かを確認することができる。
【００６６】
ここで、部分検査領域はユーザが自由に編集できるものとする。具体的には、新たな部分検査領域の追加や既存の部分検査領域の削除，既存の部分検査領域への部分的な領域の追加，削除が可能である。
【００６７】
また、検査対象領域内の特定箇所に虚報が集中して発生することがある。これには、プロセスに起因して特定の箇所でパターンの形状精度が不安定になる、あるいは特定の箇所で膜厚のばらつきが大きくなって干渉光強度のばらつきが大きくなるなどの原因が考えられる。図６（ｂ）では、１つの非セル部１０で示す欠陥群１１がこれに対応している。ユーザはセル領域設定画面５を観察して、不自然に欠陥が特定箇所に集中している、もしくは直線上に並んでいる、といったような欠陥の分布に特異なパターンが認められる場合、欠陥の発生箇所を拡大表示することにより、虚報か否か確認することができる。画像を拡大表示して確認し、検出不要と判断される場合には、虚報の集中発生領域周辺に新たに部分検査領域を設定し直し、その部分検査領域内での検査感度を下げることにより、検出不要な欠陥の数を低減することができる。
【００６８】
図７は図６（ｂ）に示すセル領域設定画面５で以上のように設定した部分検査領域（×で示す虚報が不自然に発生した非セル部１０の部分検査領域）を再編集した結果を示す図であって、×で示す虚報を除いた再編集後のセル領域設定画面５に上記の検査結果やレビュー結果情報をオーバレイ表示している。部分検査領域１２は、×で示す虚報が検査領域から除かれることにより、図６に示す部分検査領域に対して縮小されている。この結果、図６における虚報群１１の出力が抑制されることになる。
【００６９】
次に、レイアウトデータに基づいて検査領域をパターンの粗密の程度が異なる複数の領域に自動分割し、分割領域毎の検査パラメータ最適化を容易化する本発明による電子回路パターンの欠陥検査装置及び検査システムの実施形態について説明する。
【００７０】
以下に説明する実施形態に用いるレイアウトデータも、上記のように、半導体ウエハのマスク製作などに用いられる汎用的なデータであり、各層における配線の配置を配線の端点の座標や幅などの数値によって記述したベクトルデータである。レイアウトデータを画像に展開したデータをレイアウトパターンという。レイアウトパターンをレイアウトデータから合成する技術は、レイアウト設計の検証などで広く用いられている。
【００７１】
図８はかかるレイアウトパターンの一具体例を示すものであって、図８（ｂ）は図８（ａ）に示すパターンの一部を拡大したもの、図８（ｃ）は図８（ｂ）に示すパターンの一部を拡大したものである。
【００７２】
図９は本発明による電子回路パターンの欠陥検査装置及びシステムの第１の実施形態を示す構成図であって、１３は走査型電子顕微鏡、１４は画像検出器、１５は半導体ウエーハ、１６は記憶装置、１７は画像処理コンピュータであり、図１に対応する部分には同一の符号を付けている。
【００７３】
同図において、パターン検査装置１は走査型電子顕微鏡（以下、単に電子顕微鏡という）１３を備えており、電子顕微鏡１３の筐体内に載置された被検査対象の半導体ウエーハ１５の画像を画像検出器１４で検出する。検出した画像は、バスを介して、画像処理コンピュータ１７に転送される。画像処理コンピュータ１７は、この検出画像を処理して画像の欠陥の検出や欠陥の分類処理を行なう。また、検出画像などは、記憶装置１６に記憶することもできる。レイアウトデータを蓄積している設計情報サーバ２は、ＬＡＮやＤＡＴなどの記憶媒体を介して、パターン検査装置１と互いにデータの授受が可能な構成となっている。
【００７４】
画像処理コンピュータ１７は、このパターン欠陥検査システムの制御を指令するためのユーザインターフェースを備えている。図１０は画像処理コンピュータ１７のユーザインターフェースの一部である検査パラメータ設定画面１８の一具体例を示す図である。
【００７５】
ユーザは、この検査パラメータ設定画面１８を介して、検査対象の半導体ウエーハの品種，工程や画像検出パラメータ，画像処理パラメータ，検査領域の設定を行なう。ユーザが検査対象の半導体ウエーハの品種を入力すると、画像処理コンピュータ１７は、設計情報サーバ１２から対象品種のレイアウトデータを記憶装置１６に転送する。また、同一品種の別ウエーハを既に検査したことがあり、そのレイアウトパターンが記憶装置１６に記憶されている場合には、記憶装置１６に再転送する必要はない。
【００７６】
詳細は後述するが、画像処理コンピュータ１７は、このレイアウトデータに基づいて、検査対象領域をパターン密度の異なる複数の領域に自動分割して、ユーザに分割領域の確認，修正を促し、さらに、これら分割領域毎に検査パラメータの設定を促す。
【００７７】
図１０に示す検査パラメータ設定画面１８には、被検査領域１９の自動分割結果が示されており、ここでは、この被検査領域１９はＡの部分領域１９ａとＢの部分領域１９ｂとＣの部分領域１９ｃとＤの部分領域１９ｄとに分割されているものとしている。被検査領域１９には、チップ全体のレイアウトパターンを表示すると同時に、レイアウトデータに基づいて、画像処理コンピュータ１７が算出した領域分割の算出結果を表示している。点線で示す部分領域１９ａ〜１９ｄは、この領域分割の算出結果である。各部分領域１９ａ〜１９ｄは、夫々の領域内において、同程度のパターン密度を持っており、画面中には、分割された各部分領域１９ａ〜１９ｄ毎の属性、例えば、平均ライン間隔などを表示する。ユーザは、画像処理コンピュータ１７が算出したかかる領域分割に対して、被検査領域１９の設定画面上で必要に応じて修正することもできる。
【００７８】
次に、レイアウトデータに基づいて、被検査領域１９をパターンの密度が異なる複数の領域に自動分割する方法について説明する。
図１１はかかる自動分割方法の第１の具体例を示す図である。
【００７９】
この具体例は、チップレイアウトを格子状に分割し、各格子における配線面積の密度が同程度の領域をグループ化する方法であって、まず、図１１（ａ）に示すように、チップ領域（被検査領域１９）２１を格子状に分割する。図１１（ｂ）はかかる１つの格子２２内の配線２３のレイアウトパターンを拡大して示すものであって、このレイアウトパターンでは、図を見易くするために、格子２２内に数本の配線２３しか含まれていないものとしているが、実際には、この格子２２をより大きい面積の矩形領域に設定した方が、計算時間上、望ましい。
【００８０】
次いで、格子毎に、配線の占める面積の割合を算出する。即ち、
配線密度＝配線の面積/格子の面積
を算出する。配線密度は格子２２内に含まれる配線２３の面積から求めることができる。あるいは、レイアウトデータをレイアウトパターンに展開することなく、レイアウトデータに記述されたパターンの分布範囲から直接、配線密度を算出することもできる。図１１（ｃ）は各格子２２毎に算出した配線密度の大きさに応じて格子２２を色づけした様子を示している（ここでは、都合上濃淡で示している。）。白いほど配線密度が低く、黒いほど配線密度が高い。
【００８１】
次いで、各格子２２の配線密度の大きさに従って、その格子２２にラベルを与える。例えば、配線密度の大，小を判定するためのしきい値（ＴｈＨ，ＴｈＬ）を事前に組み込んでおき、これを格子２２の配線密度Ｄと比較し、
・Ｄ＞ＴｈＨならば、ラベル『配線密度大』
・ＴｈＨ＞Ｄ＞ＴｈＬならば、ラベル『配線密度中』
・ＴｈＬ＞Ｄならば、ラベル『配線密度小』
とする。検査条件設定時には、各ラベル毎に検査パラメータを設定する。これにより、各格子２２を検査する際には、各格子２２に付されたラベルに対応する検査パラメータにより、検査を行なう。例えば、ラベル『配線密度大』が付された格子２２に対しては、ラベル『配線密度大』に対して設定された検査パラメータにより、検査を実行する。
【００８２】
また、被検査領域１９（図１０）を配線密度が同程度の領域に分割するため他の方法として、モンテカルロシミュレーションによる方法がある。これを図１２を用いて説明する。
【００８３】
先の説明と同様に、まず、図１２（ａ）に示すように、被検査領域２１を格子状に分割する。図１２（ｂ）は１つの格子２２内での配線２３のレイアウトパターンを拡大して示す。そして、各格子２２内で以下の処理を行なう。
【００８４】
即ち、図１２（ｂ）を拡大して示す図１２（ｄ）において、格子２２内のランダムな位置に配線密度算出用の点２４を発生させる。次いで、この配線密度算出点２４を中心とした仮想的な半径ｒの円２５を設定し、この仮想円２５の内側に配線２３のパターンが含まれるような、半径ｒの最小値ｒminを求める。この最小値ｒminは配線密度算出点２４から最も近い配線２３のエッジまでの距離を意味する。最小値ｒminが大きいほど、配線密度算出点２４近傍での配線２３のパターンが疎であり、逆に、最小値ｒminが小さいほど、配線密度算出点２４近傍での配線２３のパターンが密であると言える。
【００８５】
このようにして、格子２２内で複数回、配線密度算出用の配線密度算出点２４をランダムな位置に発生させ、これを中心とする仮想円２５の最小半径ｒminの平均値を求める。発生回数が大きいほど、その格子２２内の配線２３のパターンの平均的な粗密が反映した値となる。
【００８６】
このようにして、各格子２２における配線２３のパターンの粗密を算出することができる。その計算結果を図１２（ｃ）に示す。かかるモンテカルロシミュレーションによる方法は、計算時間の点において、先に述べた、格子２２内の配線２３のパターンの面積を算出する方法よりも優る。実際、面積を算出する方法では、被検査領域２１の全配線パターンについて面積を算出することが必要であるが、モンテカルロシミュレーションによる方法の場合、ランダムに発生させた配線密度算出点２４における計算処理のみでよいからである。
【００８７】
以上述べたように、レイアウトデータに基づいて算出した被検査領域２１の分割結果を、図１０に示す検査パラメータ設定画面１８上に示す。さらに、試し検査実行（図２５のステップ２０４）後、図１３に示すように、検査パラメータ設定画面１８に欠陥のレビュー結果、即ち、欠陥の位置と種類をオーバレイ表示する。ここでは、実欠陥をシンボル「○」で、欠陥の虚報をシンボル「△」で夫々表示するようにしている。
【００８８】
ユーザは、かかる検査パラメータ設定画面１８から表示された領域分割結果，欠陥のレビュー結果並びにレイアウトデータを確認することができる。また、実欠陥と虚報を異なるシンボルで表示しているため、例えば、矢印２６で示すチップ上の特定領域で集中的に虚報が発生していることを容易に把握できる。さらに、レイアウトパターンと重ね合わせて表示（オーバレイ表示）しているため、虚報の発生位置とレイアウトとの関係を容易に把握できる。ユーザは、表示画面を観察して、特定個所で集中的に虚報が発生していることが分かると、その近傍の検査感度を下げるように、部分検査領域を新たにマニュアルで設定することができる。また、複数のチップについて、レビュー結果を重ね合わせた様子を表示してもよい。重ね合わせて表示することにより、個別チップでの欠陥発生状況からは観察されにくい現象を観察することができる。
【００８９】
図１４は本発明による電子回路パターンの欠陥検査装置及びシステムの第２の実施形態を示す構成図であって、１６ａは記憶装置、１７ａは画像処理コンピュータであり、図９に対応する部分には同一の符号を付けている。
【００９０】
この第２の実施形態においては、図９に示した第１の実施形態と異なり、被検査領域を、レイアウトデータに基づいて、機能ブロック（もしくは設計モジュール）毎に分割するものである。そして、分割された機能ブロック毎に検査パラメータを設定し、これを検査パラメータデータベースに登録する。これにより、他品種の半導体ウエハに対しても、機能ブロックが共通している場合、新たな検査パラメータ設定が不要となる。即ち、新品種の半導体ウエハの検査に際して、レイアウトデータに含まれる機能ブロックの検査パラメータが既に検査パラメータデータベースに登録されているか否か検索し、既に登録されている場合には、これを検査条件として設定する。
【００９１】
図１４において、画像処理コンピュータ１７ａと記憶装置１６ａとは夫々、図９での画像処理コンピュータ１７と記憶装置１６の機能に加えて、検査パラメータのデータベース機能も有している。
【００９２】
図１５はこの実施形態での検査パラメータ設定画面１８を示す図である。
【００９３】
同図において、被検査領域１９は機能ブロック２７ａ，２７ｂ，２７ｃ，２７ｄに分割される。ユーザは、画面１８上の検査パラメータ検索ボタン２８を図示しないカーソルなどを用いて操作することにより、これら機能ブロック２７ａ〜２７ｄの検査パラメータが検査パラメータのデータベース機能を有する画像処理コンピュータ１７ａと記憶装置１６ａに登録されているか否か検索し、既に、登録されている場合には、これを流用し、登録されていない場合にのみ、新規に検査パラメータを設定登録する。
【００９４】
ところで、図９に示した実施形態では、被検査領域１９をパターンの粗密に応じて分割するものとしたが、領域の致命度に応じて被検査領域を分割した方が望ましい場合もある。例えば、コンタクトホール形成工程などでは、穴の配置の粗密によって検査条件を変えるのではなく、穴とそれ以外の個所で検査条件を変えた方が望ましいことがある。このような場合には、被検査領域１９の致命度の大小をレイアウトデータに基づいて求め、致命度に応じて検査条件を変更すればよい。具体的には、レイアウトデータに基づいて穴が配置された領域を求め、これを部分検査領域とすればよい。
【００９５】
図１６は本発明による電子回路パターンの欠陥検査装置及びシステムの第３の実施形態を示す構成図であって、前出図面に対応する部分には同一の符号を付けている。
【００９６】
同図において、この第３の実施形態においては、ネットワーク３に電子線式の欠陥レビュー装置８も接続されている。この欠陥レビュー装置８も、図９におけるパターン検査装置１と同様、走査型電子顕微鏡１３，画像検出器１４，記憶装置１６及び画像処理コンピュータ１７を備えたものであり、パターン検査装置１による検査で欠陥位置が既に分かっている半導体ウエハ１５を対象とし、欠陥の更なる詳細な観察を目的として、欠陥位置の画像を再度検出するものである。即ち、パターン検査装置１は図９，図１４におけるパターン検査装置１と同様のものであって、このパターン検査装置１によって検出された半導体ウエハ１５での欠陥位置は、検査結果情報として、レビュー装置８に転送される。ここで、検査結果情報はテキスト情報であり、欠陥のIＤや欠陥のＸ，Ｙ座標情報からなるものとする。
【００９７】
欠陥レビュー装置８は、検査結果情報中に記録された各欠陥位置の画像を取得し、また、各欠陥の画像を取得する際、撮像倍率などの検査パラメータを欠陥の位置する領域の特性（セル/非セルやパターン密度など）に応じて決定する。このために、画像検出に先だって、設計情報サーバ１２からレイアウトデータが転送される。ユーザは、欠陥レビュー装置８の操作画面上で検査対象品の品種，工程を入力するし、欠陥レビュー装置８は、対象となる品種，工程のレイアウトデータを設計情報サーバ１２から検索する。
【００９８】
欠陥レビュー装置８は、転送したレイアウトデータに基づいて、被検査領域をセル部と非セル部に分割する。
【００９９】
この実施形態では、セル部と非セル部とで検査パラメータ（画像検出モード）を変更する。これら検査パラメータの意味並びに場所毎に変更する目的について説明する。
【０１００】
画像検出モードとは、参照画像を検出するか否かを指定するパラメータである。セル部は同一パターンの繰り返しからなるので、事前にセル部の画像を撮像して記憶しておくことにより、欠陥ＩＤ毎に毎回参照画像を検出する必要はなく、記憶した画像を繰り返し参照画像として使用することができる。参照画像を新たに検出する場合には、検査対象となる半導体ウエハを搭載したステージを所望の位置に移動させ、撮像領域に電子線を照射して検出するステップを経る必要があるために、記憶装置１６に記憶した参照画像を繰り返し流用する場合に比べ、多くの時間を要する。従って、参照画像を流用するモードにおいては、検査時間を大幅に短縮することができるために有利である。以下では、参照画像を記憶し、流用するモードを『参照画像レスモード』、参照画像を欠陥ＩＤ毎に毎回検出するモードを『参照画像検出モード』という。被検査領域中のセル領域に対しては『参照画像レスモード』を、非セル領域に対しては『参照画像検出モード』を夫々設定する。これにより、検査時間を大幅に短縮することができる。
【０１０１】
以上のように、レイアウトデータに基づいて被検査領域をセル部と非セル部とに自動的に分割し、これら各領域で検査モードを切り替えることにより、検査時間を短縮することができる。
【０１０２】
次に、図１７〜図１９により、本発明による電子回路パターンの欠陥検査装置及びシステムの第４の実施形態について説明する。
【０１０３】
この第４の実施形態の特徴は、特定のパターンで頻発する虚報の発生を抑制することである。
【０１０４】
図１７にシンボル「×」で示すように、虚報を頻発させる問題の特定パターンがチップ内に散在している場合、チップスケールでの欠陥分布マップからは、虚報が同一の特定パターンに起因した虚報であることを読み取ることができない。そこで、レイアウトデータを利用して虚報が頻発するパターンを特定し、問題のパターン部における検査感度を変更することにより、虚報の発生を抑制できるようにするものである。
【０１０５】
図１８はこのための処理の流れを示すフローチャートである。
【０１０６】
同図において、まず、図２５のステップ２０４に相当する試し検査実行時に（ステップ３００）、欠陥が検出されると、レイアウトデータ２９を参照して、この欠陥が発生したパターンに関する情報を取得する。具体的には、欠陥の座標と、欠陥近傍のパターンの位置，形状と、欠陥の位置関係である。図１７に示す例では、シンボル「×」で示す欠陥の近傍のパターン２９ａ，２９ｂ，２９ｃ，２９ｄの位置と形状、並びに欠陥との位置関係（即ち、パターン２９ａ，２９ｂ間、かつ、パターン２９ｃ，２９ｄ間）がコード化されて欠陥に関する付帯情報として出力される。以下、これを欠陥のレイアウト特徴という。
【０１０７】
試し検査実行後、ユーザは、検出された欠陥毎に特定パターン起因の虚報か否かを教示する。ユーザが特定パターン起因の虚報と判断したものに対しては、これに対するレイアウト特徴が虚報を発生させる特定パターンのレイアウト特徴として登録される。以下、これを虚報源パターンデータベース３０という。図１７では、同じレイアウトのパターン部に虚報が生じたことを示している。
【０１０８】
図１９はかかる教示用のユーザインターフェース画面の一具体例を示すものであって、ユーザがかかる教示用のユーザインターフェース画面での検出した欠陥の一覧表示の中から特定パターンに起因する虚報を選択することにより、特定パターンに起因した虚報のレイアウト特徴が虚報源データベース３０に登録される（ステップ３０１）。
【０１０９】
次に、検査実行時には（ステップ３０２）、レイアウトデータを参照して、検出した欠陥候補のレイアウト特徴を算出する。そして、虚報源パターンデータベース３０に算出したレイアウト特徴が虚報源として登録されているか否か検索し（ステップ３０３）、既に登録されていれば（ステップ３０４）、虚報と判定し、欠陥として出力しない。図１８では、虚報源となる特定パターンでの欠陥は検出しないこととしているが、例えば、虚報源となる位置でも、一定以上の大きさの欠陥は欠陥として出力する、あるいは一定以上の明るさの欠陥は欠陥として出力するなど、欠陥としての出力条件を特定パターン部で変えてもよい。
【０１１０】
以上により、レイアウトデータを利用して虚報が頻発するパターンを特定し、問題のパターン部での虚報を抑制することができる。
【０１１１】
図２０は本発明による電子回路パターンの欠陥検査装置及びシステムの第５の実施形態を示す構成図であって、１６ｂは記憶装置、１７ｂは画像処理コンピュータであり、図９に対応する部分には同一の符号を付けている。
【０１１２】
この第５の実施形態は、図９に示した第１の実施形態と同様に、被検査領域（例えば、図１０での被検査領域１９）を検査パラメータの異なる部分検査領域に分割するが、さらに、検査パラメータをかかる部分検査領域毎に自動的に最適化するものである。部分検査領域が多数になる場合、特に重要となる。
【０１１３】
図２０において、画像処理コンピュータ１７ｂと記憶装置１６ｂとは、図９における画像処理コンピュータ１７と記憶装置１６と同様の機能を有するが、さらに、記憶装置１６ｂは検出した画像も記憶し、画像処理コンピュータ１７ｂは記憶装置１６ｂに記憶された画像に対して処理を行なう機能も有するものである。つまり、画像検出動作を伴わなって画像の記憶が行なわれ、この記憶された画像に対するオフライン画像処理も行なわれるのである。
【０１１４】
検査実行時には、画像検出器１４は被検査対象の半導体ウエハ１５の画像を検出し、検出された画像に対して画像処理コンピュータ１７ｂが記憶装置１６ｂも用いて画像処理を実行し、その欠陥を検出して出力する。一方、検査パラメータ調整時には、画像検出器１４が検出した画像は一旦記憶装置１６に記憶される。画像処理コンピュータ１７は、以下で説明するように、検査パラメータを部分領域毎に自動的に最適化する。
【０１１５】
検査パラメータの自動最適化は、現状でのマニュアル操作のプロセスを自動化するものである。マニュアル操作によるパラメータ最適化においては、始めに、ユーザが検査パラメータの調整条件を仮設定する。本来、虚報を検出することなく、検出が必要な欠陥を全て検出することが望ましいが、実際には、感度を高く設定すると、実欠陥と同時に相当数の虚報も含まれてくる。そこで、最初の試し検査時には、感度を必要以上に若干高くして試し検査を実行し、その結果、検出欠陥総数が虚報も含めて一定以下の個数に収まるように、感度を下げながら試し検査を再実行する操作を繰り返す。以上のステップは、次のように整理できる。
【０１１６】
（１）検査条件の初期値を設定する
（２）記憶した検出画像群に対し、仮設定した検査条件で画像処理を実行する
（３）検査結果をパラメータの収束条件と比較する。ここで、パラメータの収束条件として、例えば、次の例が挙げられる。
（i）検出欠陥総数が一定個数以下を満たす範囲での検出感度最大
（ii）検出欠陥密度が一定以下を満たす範囲での検出感度最大
（iii）虚報率が一定以下を満たす範囲での検出感度最大
（iv）指定した複数の欠陥点について検出率が一定以上を満たす範囲での検出感度最小
（４）収束条件を満たしていればパラメータの調整を終了する
（５）収束条件を満たしていなければ、パラメータを事前に決定した量を変化させ、上記（２）からの処理を再実行する。
【０１１７】
以上のステップは、ユーザが事前に次の（１）〜（３）、即ち、
（１）検査パラメータの初期値
（２）検査パラメータ調整の収束条件
（３）収束条件を満たさない場合の検査パラメータの変更量
を設定しておくことにより、自動化が可能である。
【０１１８】
図２１はこの第５の実施形態における検査条件の設定画面を示している。ユーザが検査パラメータの初期値や検査パラメータの収束条件を各部分検査領域に対して設定することにより、自動的に検査パラメータが最適化される。
【０１１９】
【発明の効果】
以上説明したように、本発明によれば、被検査領域の部分検査領域への分割を検査条件の違いによって行なうものであるから、部分検査領域の設定工数を大幅に低減することができ、被検査領域をかかる部分検査領域毎に最適な検査条件で検査することができる。
【０１２０】
また、検出感度をパターンの最も稠密な部分に合わせて検査を行なうことによる検出欠陥数の爆発を回避できる。
【図面の簡単な説明】
【図１】本発明による電子回路パターンの欠陥検査管理システムの第１の実施形態を示すブロック図である。
【図２】レイアウトパターンの説明図である。
【図３】チップ内のモジュール配置例を説明する図である。
【図４】図１に示した第１の実施形態での検査パラメータ設定画面の一具体例を示す図である。
【図５】本発明による電子回路パターンの欠陥検査管理システムの第２及び第３の実施形態を示すブロック図である。
【図６】本発明による電子回路パターンの欠陥検査管理システムの第３の実施形態での検査パラメータ設定画面の一具体例を示す図である。
【図７】図６に示した検査パラメータ設定画面の部分検査領域を再編集した検査パラメータ設定画面のセル領域設定画面を示す図である。
【図８】レイアウトパターンを説明するための図である。
【図９】本発明による電子回路パターンの欠陥検査装置及びシステムの第１の実施形態を示すブロック図である。
【図１０】図９に示した実施形態における検査パラメータ設定画面の一具体例を示す図である。
【図１１】図９に示した実施形態における被検査領域の分割方法の一具体例を示す図である。
【図１２】図９に示した実施形態における被検査領域の分割方法の他の具体例を示す図である。
【図１３】図９に示した実施形態でのレイアウトデータとレビュー結果とを検査パラメータ設定画面上に重ね合わせて表示した様子を示す図である。
【図１４】本発明による電子回路パターンの欠陥検査装置及びシステムの第２の実施形態を示すブロック図である。
【図１５】図１４に示す実施形態における検査パラメータ設定画面を示す図である。
【図１６】本発明による電子回路パターンの欠陥検査装置及びシステムの第３の実施形態を示すブロック図である。
【図１７】特定パターンに起因した虚報が散在する様子を説明する図である。
【図１８】本発明による電子回路パターンの欠陥検査装置及びシステムの第４の実施形態での処理の流れを説明するフローチャートである。
【図１９】図１８に示す処理での虚報源パターンの教示用インターフェース画面の一具体例を示す図である。
【図２０】本発明による電子回路パターンの欠陥検査装置及びシステムの第５の実施形態を示すブロック図である。
【図２１】図２０に示す実施形態における検査パラメータ設定画面を示す図である。
【図２２】従来のパターン検査装置の一例を示す構成図である。
【図２３】図８における比較器の比較演算処理についての説明図である。
【図２４】従来の検査パラメータ設定画面の一例を示す図である。
【図２５】電子回路パターンの欠陥検査におけるパラメータ調整手順を示すフローチャートである。
【符号の説明】
１ パターン検査装置
２ 設計情報サーバ
３ ＬＡＮ
４ ウエハマップ
５ セル領域設定画面
６，７ 部分検査領域
８ 欠陥レビュー装置
９ セル部
１０ 非セル部
１１ 欠陥（虚報）群
１２ 部分検査領域
１３ 走査型電子顕微鏡
１４ 画像検出器
１５ 半導体ウエーハ
１６，１６ａ，１６ｂ 記憶装置
１７，１７ａ，１７ｂ 画像処理コンピュータ
１８ 検査パラメータ設定画面
１９ 被検査領域
１９ａ〜１９ｄ 部分領域
２０ ウエハマップ
２１ 格子
２３ 配線
２４ 配線密度算出点
２５ 仮想的な円
２７ａ〜２７ｄ 機能ブロック
２８ 検査パラメータ検索ボタン
２９ａ〜２９ｄ パターン
１２０ ステージ
１２１ 半導体ウエハ
１２２ 検出光学系
１２３ 検出器
１２４，１２５ メモリ
１２６ 比較器
１２７ 検査対象箇所
１２８ 参照箇所
Claims (6)
- 予め他の検査装置で検出された半導体ウエハ上に形成された電子回路パターンの欠陥をレビューする装置において、
半導体ウエハのレイアウトパターンに基づいて被検査対象領域を同一パターンの繰り返しからなるセル部と該セル部以外の非セル部に分割する検査領域設定手段と、
該検査領域設定手段によって設定された該セル部と該非セル部に対して、該セル部で欠陥を検出する場合には、欠陥のないセルの画像を参照画像として事前に一度撮像して記憶しておき、予め他の検査装置で検出されて位置情報が既知の欠陥毎に、該位置情報が既知の欠陥を含む領域を撮像して得られた画像を記憶されている該参照画像と比較して欠陥を検出するように検査条件を設定し、該非セル部で欠陥を検出する場合には、予め他の検査装置で検出されて位置情報が既知の欠陥毎に、該位置情報が既知の欠陥を含む領域と該領域に対応する欠陥を含まない領域とを撮像して、該欠陥を含む領域の検査画像と欠陥を含まない領域の参照画像とを取得し、取得した該検査画像と該参照画像とを比較して欠陥の画像を抽出するように検査条件を設定する検査条件設定手段と、
該検査領域設定手段によって設定された該セル部と該非セル部とに対して、該検査条件設定手段によって設定した検査条件で予め他の検査装置で検出されて位置情報が既知の欠陥の画像の抽出を実行する検査実行手段と
を有することを特徴とする欠陥レビュー装置。 - 請求項１記載の欠陥レビュー装置において、
前記検査実行手段は、走査型電子顕微鏡と画像検出器と画像処理コンピュータとを備えていることを特徴とする欠陥レビュー装置。 - 請求項１記載の欠陥レビュー装置において、
前記検査条件設定手段は、前記検査実行手段で前記半導体ウエハを検査したときに虚報が発生しやすい領域の検査感度を通常の領域の検査感度に対して変えて設定することを特徴とする欠陥レビュー装置。 - 予め他の検査装置で検出された半導体ウエハ上に形成された電子回路パターンの欠陥をレビューする方法において、
半導体ウエハのレイアウトパターンに基づいて被検査対象領域を同一パターンの繰り返しからなるセル部と該セル部以外の非セル部とに分割し、
分割された該セル部と該非セル部とに対して、該セル部で欠陥を検出する場合には、欠陥のないセルの画像を参照画像として事前に撮像して記憶しておき、予め他の検査装置で検出されて位置情報が既知の欠陥毎に、該位置情報が既知の欠陥を含む領域を撮像して得られた画像を該参照画像と比較して欠陥を検出するように検査条件を設定し、該非セル部で欠陥を検出する場合には、予め他の検査装置で検出されて位置情報が既知の欠陥毎に、該位置情報が既知の欠陥を含む領域と該領域に対応する欠陥を含まない領域とを撮像して該欠陥を含む領域の検査画像と欠陥を含まない領域の参照画像とを取得し、取得した該検査画像と該参照画像とを比較して欠陥の画像を抽出するように検査条件を設定し、
該セル部と該非セル部とに分割された夫々の領域で、画像取得手段を用い、設定された該検査条件に基づいて、予め他の検査装置で検出されて位置情報が既知の欠陥の画像の抽出を実行することを特徴とする欠陥レビュー方法。 - 請求項４に記載の欠陥レビュー方法において、
前記画像取得手段は、前記位置情報が既知の欠陥の画像の抽出を、走査該電子顕微鏡と画像検出器と画像処理コンピュータとを用いて行なうことを特徴とする欠陥レビュー方法。 - 請求項４に記載の欠陥レビュー方法において、
前記画像取得手段で前記半導体ウエハを検査したときに虚報が発生しやすい領域の検査感度を、通常の領域の検査感度に対して変えて設定することを特徴とする欠陥レビュー方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294482A JP4014379B2 (ja) | 2001-02-21 | 2001-09-26 | 欠陥レビュー装置及び方法 |
| US10/050,519 US7231079B2 (en) | 2001-02-21 | 2002-01-18 | Method and system for inspecting electronic circuit pattern |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-45490 | 2001-02-21 | ||
| JP2001045490 | 2001-02-21 | ||
| JP2001294482A JP4014379B2 (ja) | 2001-02-21 | 2001-09-26 | 欠陥レビュー装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002323458A JP2002323458A (ja) | 2002-11-08 |
| JP4014379B2 true JP4014379B2 (ja) | 2007-11-28 |
Family
ID=26609840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001294482A Expired - Fee Related JP4014379B2 (ja) | 2001-02-21 | 2001-09-26 | 欠陥レビュー装置及び方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7231079B2 (ja) |
| JP (1) | JP4014379B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101845721B1 (ko) | 2016-03-29 | 2018-04-05 | 동우 화인켐 주식회사 | 필름형 터치 센서 검사 장치 및 방법 |
Families Citing this family (83)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4126189B2 (ja) * | 2002-04-10 | 2008-07-30 | 株式会社日立ハイテクノロジーズ | 検査条件設定プログラム、検査装置および検査システム |
| US6973633B2 (en) * | 2002-07-24 | 2005-12-06 | George Lippincott | Caching of lithography and etch simulation results |
| JP4310090B2 (ja) * | 2002-09-27 | 2009-08-05 | 株式会社日立製作所 | 欠陥データ解析方法及びその装置並びにレビューシステム |
| JP3730222B2 (ja) * | 2003-01-27 | 2005-12-21 | シーケーディ株式会社 | 三次元計測装置及び検査装置 |
| JP2004239728A (ja) * | 2003-02-05 | 2004-08-26 | Hitachi High-Technologies Corp | パターン検査方法及び装置 |
| JP3787123B2 (ja) * | 2003-02-13 | 2006-06-21 | 株式会社東芝 | 検査方法、プロセッサ及び半導体装置の製造方法 |
| US7508973B2 (en) | 2003-03-28 | 2009-03-24 | Hitachi High-Technologies Corporation | Method of inspecting defects |
| JP2004294395A (ja) * | 2003-03-28 | 2004-10-21 | Toshiba Corp | 検査業務実行方法、検査処理業務管理サーバおよび方法、クライアント端末およびその処理方法、検査業務処理ホストおよび方法、及び遠隔画像検査システム |
| JP4248319B2 (ja) * | 2003-06-24 | 2009-04-02 | 株式会社日立ハイテクノロジーズ | 検査条件評価プログラム及び検査装置 |
| US9002497B2 (en) * | 2003-07-03 | 2015-04-07 | Kla-Tencor Technologies Corp. | Methods and systems for inspection of wafers and reticles using designer intent data |
| US8045788B2 (en) * | 2003-07-14 | 2011-10-25 | August Technology Corp. | Product setup sharing for multiple inspection systems |
| EP2256487B1 (en) * | 2003-09-04 | 2019-11-06 | KLA-Tencor Corporation | Methods for inspection of a specimen using different inspection parameters |
| JP4041042B2 (ja) | 2003-09-17 | 2008-01-30 | 大日本スクリーン製造株式会社 | 欠陥確認装置および欠陥確認方法 |
| JP2005158780A (ja) | 2003-11-20 | 2005-06-16 | Hitachi Ltd | パターン欠陥検査方法及びその装置 |
| JP4521858B2 (ja) * | 2004-02-12 | 2010-08-11 | 株式会社キーエンス | 画像処理装置 |
| US20050289488A1 (en) * | 2004-06-29 | 2005-12-29 | I-Ju Chou | System and method for mask defect detection |
| US20060026549A1 (en) * | 2004-07-27 | 2006-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system for conducting an online transaction of multi-project wafer service |
| JP4562126B2 (ja) | 2004-09-29 | 2010-10-13 | 大日本スクリーン製造株式会社 | 欠陥検出装置および欠陥検出方法 |
| JP5134188B2 (ja) * | 2004-10-15 | 2013-01-30 | ケーエルエー−テンカー コーポレイション | 試料上の欠陥を分析する装置 |
| JP4788131B2 (ja) * | 2004-11-24 | 2011-10-05 | セイコーエプソン株式会社 | 欠陥解析方法 |
| JP2006171113A (ja) * | 2004-12-13 | 2006-06-29 | Toshiba Corp | マスクデータ作成装置、マスクデータ作成方法、露光マスク、半導体装置の製造方法及びマスクデータ作成プログラム |
| JP4483612B2 (ja) * | 2005-02-09 | 2010-06-16 | ソニー株式会社 | フォトマスクの製造方法、および、半導体デバイスの製造方法 |
| JP5006520B2 (ja) * | 2005-03-22 | 2012-08-22 | 株式会社日立ハイテクノロジーズ | 欠陥観察装置及び欠陥観察装置を用いた欠陥観察方法 |
| DE102005014793B4 (de) * | 2005-03-31 | 2007-11-29 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren und Inspektionssystem zur CD-Messung auf der Grundlage der Bestimmung von Flächenanteilen |
| KR20070107760A (ko) * | 2005-04-14 | 2007-11-07 | 시마쯔 코포레이션 | 기판 검사 장치 |
| US20070098247A1 (en) * | 2005-10-27 | 2007-05-03 | Sanderson David I | Method for checking the pattern density of a semiconductor chip design with variable checking box size and variable stepping distance |
| KR101285967B1 (ko) * | 2005-11-18 | 2013-07-12 | 케이엘에이-텐코 코포레이션 | 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및시스템 |
| JP4699883B2 (ja) * | 2005-11-30 | 2011-06-15 | 株式会社日立ハイテクノロジーズ | 外観検査装置 |
| US7764826B2 (en) * | 2005-12-07 | 2010-07-27 | Hitachi High-Technologies Corporation | Method and apparatus of reviewing defects on a semiconductor device |
| JP2007192595A (ja) * | 2006-01-17 | 2007-08-02 | Horon:Kk | 検査方法および検査装置 |
| JP4851960B2 (ja) * | 2006-02-24 | 2012-01-11 | 株式会社日立ハイテクノロジーズ | 異物検査方法、および異物検査装置 |
| JP4757684B2 (ja) * | 2006-03-30 | 2011-08-24 | 富士通セミコンダクター株式会社 | 欠陥検査装置及び方法 |
| JP4864526B2 (ja) * | 2006-04-27 | 2012-02-01 | 富士通セミコンダクター株式会社 | 検査方法、検査装置および半導体装置の製造方法 |
| JP4866141B2 (ja) | 2006-05-11 | 2012-02-01 | 株式会社日立ハイテクノロジーズ | Ｓｅｍ式レビュー装置を用いた欠陥レビュー方法及びｓｅｍ式欠陥レビュー装置 |
| JP5283830B2 (ja) * | 2006-06-13 | 2013-09-04 | 富士通セミコンダクター株式会社 | 欠陥検査方法 |
| US7512501B2 (en) | 2006-08-22 | 2009-03-31 | Kabushiki Kaisha Toshiba | Defect inspecting apparatus for semiconductor wafer |
| JP4950806B2 (ja) * | 2006-08-22 | 2012-06-13 | 株式会社東芝 | 欠陥検査装置、欠陥検査方法、半導体装置の製造システム及び半導体装置の製造方法 |
| KR100755372B1 (ko) * | 2006-08-25 | 2007-09-04 | 삼성전자주식회사 | 웨이퍼 검사방법 |
| JP2008076242A (ja) * | 2006-09-21 | 2008-04-03 | Olympus Corp | 目視マクロ検査装置、基板検査システム、基板処理システム、目視マクロ検査方法 |
| JP2008139201A (ja) * | 2006-12-04 | 2008-06-19 | Tokyo Electron Ltd | 欠陥検出装置、欠陥検出方法、情報処理装置、情報処理方法及びそのプログラム |
| JP4102842B1 (ja) * | 2006-12-04 | 2008-06-18 | 東京エレクトロン株式会社 | 欠陥検出装置、欠陥検出方法、情報処理装置、情報処理方法及びそのプログラム |
| JP4065893B1 (ja) | 2006-12-04 | 2008-03-26 | 東京エレクトロン株式会社 | 欠陥検出装置、欠陥検出方法、情報処理装置、情報処理方法及びそのプログラム |
| JP4374552B2 (ja) * | 2007-04-12 | 2009-12-02 | ソニー株式会社 | 基板の製造方法および基板製造システム、並びに表示装置の製造方法 |
| US8401272B2 (en) * | 2007-08-02 | 2013-03-19 | Asti Holdings Limited | Patterned wafer defect inspection system and method |
| JP2009071136A (ja) * | 2007-09-14 | 2009-04-02 | Hitachi High-Technologies Corp | データ管理装置、検査システムおよび欠陥レビュー装置 |
| JP5192795B2 (ja) * | 2007-12-06 | 2013-05-08 | 株式会社日立ハイテクノロジーズ | 電子ビーム測定装置 |
| JP2009162718A (ja) * | 2008-01-10 | 2009-07-23 | Olympus Corp | 基板検査装置および検査領域設定方法 |
| JP5021503B2 (ja) * | 2008-01-15 | 2012-09-12 | 株式会社日立ハイテクノロジーズ | パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム |
| JP5175577B2 (ja) * | 2008-02-18 | 2013-04-03 | 株式会社日立ハイテクノロジーズ | 集積回路パターンの欠陥検査方法、及びその装置 |
| JP5145116B2 (ja) * | 2008-05-21 | 2013-02-13 | 株式会社日立ハイテクノロジーズ | 表面欠陥データ表示管理装置および表面欠陥データ表示管理方法 |
| JP5135116B2 (ja) * | 2008-08-08 | 2013-01-30 | 株式会社日立ハイテクノロジーズ | 荷電粒子線を用いた検査方法および検査装置 |
| JP5282649B2 (ja) * | 2008-09-25 | 2013-09-04 | 富士通株式会社 | レイアウト評価装置、レイアウト評価プログラム、ダミールール生成装置及びダミールール生成プログラム |
| JP2010112833A (ja) * | 2008-11-06 | 2010-05-20 | Hitachi High-Technologies Corp | 電子線式基板検査装置 |
| JP4977123B2 (ja) * | 2008-12-26 | 2012-07-18 | 株式会社東芝 | 試料検査装置、試料検査方法及びプログラム |
| US8112241B2 (en) * | 2009-03-13 | 2012-02-07 | Kla-Tencor Corp. | Methods and systems for generating an inspection process for a wafer |
| JP2010256242A (ja) * | 2009-04-27 | 2010-11-11 | Hitachi High-Technologies Corp | 欠陥検査装置及び欠陥検査方法 |
| JP5553716B2 (ja) * | 2010-09-15 | 2014-07-16 | 株式会社日立ハイテクノロジーズ | 欠陥検査方法及びその装置 |
| KR101692277B1 (ko) * | 2010-11-23 | 2017-01-04 | 주식회사 고영테크놀러지 | 검사방법 |
| KR101642897B1 (ko) * | 2011-07-13 | 2016-07-26 | 주식회사 고영테크놀러지 | 검사방법 |
| JP5809997B2 (ja) * | 2012-02-14 | 2015-11-11 | 株式会社日立ハイテクノロジーズ | 半導体計測装置及びコンピュータープログラム |
| JP6012267B2 (ja) * | 2012-06-08 | 2016-10-25 | 富士機械製造株式会社 | 検査装置 |
| CN102789999A (zh) * | 2012-08-16 | 2012-11-21 | 上海华力微电子有限公司 | 利用图形特征扫描的缺陷检测方法和半导体芯片制造方法 |
| JP2015004641A (ja) | 2013-06-24 | 2015-01-08 | 株式会社日立ハイテクノロジーズ | ウエハ外観検査装置 |
| KR101910069B1 (ko) * | 2014-05-09 | 2018-10-22 | 한화에어로스페이스 주식회사 | 영상 분석 기반의 결함 검사 시스템 및 방법 |
| JP6579682B2 (ja) * | 2014-07-18 | 2019-09-25 | 株式会社ミツトヨ | 画像測定装置 |
| JP6384990B2 (ja) * | 2014-08-08 | 2018-09-05 | 株式会社Ｓｃｒｅｅｎホールディングス | パターン検査装置およびパターン検査方法 |
| JP5879419B2 (ja) * | 2014-10-22 | 2016-03-08 | 株式会社日立ハイテクノロジーズ | オーバーレイ計測装置 |
| US10267746B2 (en) * | 2014-10-22 | 2019-04-23 | Kla-Tencor Corp. | Automated pattern fidelity measurement plan generation |
| WO2016117103A1 (ja) * | 2015-01-23 | 2016-07-28 | 株式会社 日立ハイテクノロジーズ | 半導体測定装置、或いは半導体検査装置に用いられるレシピ作成装置 |
| JP2017044671A (ja) * | 2015-08-28 | 2017-03-02 | 三重富士通セミコンダクター株式会社 | 検査装置及び検査方法 |
| JP6218094B1 (ja) * | 2016-04-15 | 2017-10-25 | Ｊｅインターナショナル株式会社 | 検査方法、検査装置、検査プログラム、および記録媒体 |
| US10082471B2 (en) | 2017-01-02 | 2018-09-25 | United Microelectronics Corp. | Semiconductor structure and method for reviewing defects |
| WO2018191698A1 (en) * | 2017-04-13 | 2018-10-18 | Instrumental, Inc. | Method for predicting defects in assembly units |
| CN109001208A (zh) * | 2018-05-28 | 2018-12-14 | 南京中电熊猫平板显示科技有限公司 | 一种显示面板的缺陷定位装置及缺陷定位方法 |
| US10697900B2 (en) | 2018-06-19 | 2020-06-30 | Kla-Tencor Corporation | Correlating SEM and optical images for wafer noise nuisance identification |
| CN111426701B (zh) * | 2019-06-25 | 2024-01-30 | 合肥晶合集成电路股份有限公司 | 一种晶圆缺陷检测方法及其装置 |
| US11158042B2 (en) * | 2019-07-10 | 2021-10-26 | International Business Machines Corporation | Object defect detection |
| JP2021105780A (ja) * | 2019-12-26 | 2021-07-26 | セイコーエプソン株式会社 | 情報処理装置、情報処理装置の制御方法およびプログラム |
| DE102020209509A1 (de) * | 2020-07-28 | 2022-02-03 | Sivantos Pte. Ltd. | Verfahren zur Fehlererkennung bei einem Hörgerät sowie System |
| TWI768434B (zh) * | 2020-08-19 | 2022-06-21 | 萬潤科技股份有限公司 | 電路板資訊顯示方法及裝置 |
| KR102637335B1 (ko) * | 2021-04-15 | 2024-02-20 | (주)넥스틴 | 반도체 소자의 결함 검사를 위한 미세 케어 영역의 분할 방법 |
| CN114356189A (zh) * | 2021-12-16 | 2022-04-15 | 苏州镁伽科技有限公司 | 待检测面板图像的编辑方法、装置、电子设备及存储介质 |
| WO2024080087A1 (ja) * | 2022-10-11 | 2024-04-18 | 株式会社日立製作所 | 検査条件決定システム |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0658215B2 (ja) | 1985-08-21 | 1994-08-03 | 株式会社日立製作所 | 半導体ウエハ上の被検査パターンの欠陥検査方法およびその装置 |
| JPS63126242A (ja) * | 1986-11-17 | 1988-05-30 | Hitachi Ltd | 外観検査方法および装置 |
| JP3187827B2 (ja) * | 1989-12-20 | 2001-07-16 | 株式会社日立製作所 | パターン検査方法および装置 |
| JP3504086B2 (ja) | 1996-10-25 | 2004-03-08 | 大日本スクリーン製造株式会社 | 基板熱処理装置 |
| JPH10256326A (ja) * | 1997-03-07 | 1998-09-25 | Sharp Corp | パターン検査方法及び検査装置 |
| JP3938227B2 (ja) * | 1997-08-07 | 2007-06-27 | 株式会社ルネサステクノロジ | 異物検査方法および装置 |
| JPH11214462A (ja) * | 1998-01-22 | 1999-08-06 | Hitachi Ltd | 回路パターン検査における欠陥致命性判定方法、レビュー対象とする欠陥選択方法、およびそれらに関連する回路パターンの検査システム |
| JP2000113189A (ja) * | 1998-10-06 | 2000-04-21 | Toshiba Corp | 欠陥検査方法 |
| JP2000346627A (ja) * | 1999-06-07 | 2000-12-15 | Toray Eng Co Ltd | 検査装置 |
| US6483937B1 (en) * | 1999-06-17 | 2002-11-19 | International Business Machines Corporation | Process for inspecting an object |
| US6466895B1 (en) * | 1999-07-16 | 2002-10-15 | Applied Materials, Inc. | Defect reference system automatic pattern classification |
| JP4588138B2 (ja) * | 1999-07-23 | 2010-11-24 | 株式会社日立製作所 | 回路パターンの検査装置 |
-
2001
- 2001-09-26 JP JP2001294482A patent/JP4014379B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-18 US US10/050,519 patent/US7231079B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101845721B1 (ko) | 2016-03-29 | 2018-04-05 | 동우 화인켐 주식회사 | 필름형 터치 센서 검사 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002323458A (ja) | 2002-11-08 |
| US20020113234A1 (en) | 2002-08-22 |
| US7231079B2 (en) | 2007-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4014379B2 (ja) | 欠陥レビュー装置及び方法 | |
| US9418199B2 (en) | Method and apparatus for extracting systematic defects | |
| US8526710B2 (en) | Defect review method and apparatus | |
| US7681159B2 (en) | System and method for detecting defects in a semiconductor during manufacturing thereof | |
| KR101600209B1 (ko) | 영역 결정 장치, 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 검사 방법 | |
| US9390490B2 (en) | Method and device for testing defect using SEM | |
| JP5405453B2 (ja) | 設計データ領域での検査データの位置を決める方法と装置 | |
| US7869966B2 (en) | Inspection method and its apparatus, inspection system | |
| US6334097B1 (en) | Method of determining lethality of defects in circuit pattern inspection method of selecting defects to be reviewed and inspection system of circuit patterns involved with the methods | |
| JP4617970B2 (ja) | 欠陥検査装置及び欠陥検査方法 | |
| JP2001156135A (ja) | 欠陥画像の分類方法及びその装置並びにそれを用いた半導体デバイスの製造方法 | |
| JP5501303B2 (ja) | レシピ生成装置、検査支援装置、検査システムならびに記録媒体。 | |
| JP2004294358A (ja) | 欠陥検査方法および装置 | |
| JP5202110B2 (ja) | パターン形状評価方法，パターン形状評価装置，パターン形状評価データ生成装置およびそれを用いた半導体形状評価システム | |
| JP2014077798A (ja) | 画像処理装置およびコンピュータプログラム | |
| KR20030051064A (ko) | 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템 | |
| JP2007017290A (ja) | 欠陥データ処理方法、およびデータの処理装置 | |
| JP5323457B2 (ja) | 観察条件決定支援装置および観察条件決定支援方法 | |
| JP2000306964A (ja) | 検査データ処理方法および検査データ処理装置 | |
| JP2010164333A (ja) | 欠陥検査装置および欠陥検査方法 | |
| JP2018091771A (ja) | 検査方法、事前画像選別装置及び検査システム | |
| US20050065739A1 (en) | Method of qualifying a process tool with wafer defect maps | |
| JP2002048722A (ja) | 欠陥検査装置 | |
| JP4146655B2 (ja) | 欠陥源候補抽出プログラム | |
| JP5039594B2 (ja) | レビュー装置，検査領域設定支援システム、および、欠陥の画像得方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070911 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4014379 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |