JP4248319B2 - 検査条件評価プログラム及び検査装置 - Google Patents
検査条件評価プログラム及び検査装置 Download PDFInfo
- Publication number
- JP4248319B2 JP4248319B2 JP2003178877A JP2003178877A JP4248319B2 JP 4248319 B2 JP4248319 B2 JP 4248319B2 JP 2003178877 A JP2003178877 A JP 2003178877A JP 2003178877 A JP2003178877 A JP 2003178877A JP 4248319 B2 JP4248319 B2 JP 4248319B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- die
- detected
- defects
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は大規模集積回路などの微細な回路パターンを有する基板の検査方法に係わり，特に製造過程における基板の異物及びパターン異常を検査する技術に関する。
【０００２】
【従来の技術】
大規模集積回路（ＬＳＩ）の検査を一例として説明する。
【０００３】
ＬＳＩは、ホトマスクに形成されたパターンを成膜，リソグラフィ，及びエッチング処理により，半導体ウエハ上に転写する工程を繰り返すことにより製造する。ＬＳＩは一枚のウエハ（基板）上に数十から数百個形成され，個々のウエハに形成されるＬＳＩをダイと呼ぶ。ダイを分離し，樹脂で封止しＬＳＩのチップが形成される。ダイを分離するまでを前工程，それ以降を後工程と呼ぶ。前工程の途中で生じる回路パターンの異常や製造過程で生じる異物などの欠陥は、ＬＳＩの歩留まりに大きく影響を及ぼす。よって，ＬＳＩ前工程の製造工場では欠陥を早期に発見し対策するため，製造工程の途中に検査工程を設けている。
【０００４】
半導体ウエハのパターン上に存在する異物及びパターン異常を検査する装置として，半導体ウエハにレーザー光を照射し，その散乱光の強度の違いにより，異物を発見する異物検査装置がある。また半導体ウエハに可視光，紫外線や電子線を照射し画像を撮影し，隣接したダイの回路パターンの画像と比較し，異物やパターン異常を発見する外観検査装置がある。
【０００５】
一つのＬＳＩ内に様々な役割の回路を組み込んだシステムＬＳＩを検査する場合、それぞれの回路領域で最適な検査条件は異なるため，基板全体を同一の検査条件で検査する従来の検査装置の場合、適切に検査が行われていないことがあった。
【０００６】
かかる問題を解決する従来技術として、ＬＳＩ回路のレイアウトを記述した設計データより，自動で部分領域を抽出し，部分領域毎に適切な検査条件を適用するものがある（特許文献１）。
【０００７】
また、他の従来技術として，ダイ内を複数の領域に分け，それぞれの領域ごとに最適な感度を設定できるように，複数のセンサを搭載したものもある。
【０００８】
【特許文献１】
特開２００２−３２３４５８号
【０００９】
【発明が解決しようとする課題】
これらの従来技術では、半導体ウエハ表面の膜厚が微妙に変更した場合には，すぐに対応することができず、さらに、検査条件の良否は最終製品を詳細に検査しなければ評価することができなかったので、短時間で検査条件の正確な評価をすることができなかった。
【００１０】
【課題を解決するための手段】
本発明は、ダイを複数の領域に分割し、その分割した領域のうち欠陥が検出されなかった領域のダイの全領域に占める割合を基に評価することにより、短時間で検査条件の評価を行えるようにするものである。
【００１１】
【発明の実施の形態】
図３は、適切な検査条件で検出した欠陥のチップ内の座標分布と適切な検査条件で検出した欠陥のチップ内の座標分布を示す図である。この図３を用いて検査条件の違いによる検出欠陥のダイ内分布の違いを説明する。
【００１２】
図中では，黒丸が欠陥である。図３（ａ）が不適切な検査条件で検査を行った場合の欠陥の分布である。一部の領域で欠陥が集中して検出されており，その他の領域では欠陥が検出されていない。それに対して，適切な検査条件の検査結果である図３（ｂ）では，検出された欠陥がほぼランダムな位置に分布している。
【００１３】
図３の欠陥分布の違いを定量化し，図３（ａ）のような分布を，図３（ｂ）のような分布から識別する方法をＬＳＩの製造工程で用いられる欠陥検査装置の検査条件の良否を判定するプログラムを搭載した検査装置を例にとり説明する。
【００１４】
図２は、本発明を適用した欠陥検査装置の基本構成図である。なお、本実施例では、欠陥検査装置に適用した場合について説明するが、異物検査装置の検査条件の評価にも適用することができる。
【００１５】
欠陥検査装置５０は，基板が有する欠陥のダイ内での座標を検出する欠陥検査ユニット５１と，欠陥検査ユニットの制御及び検査結果の2次記憶装置５５への格納を行う制御部５２と，欠陥検査装置の検査条件の良否を評価したり、その他のプログラムの演算を行う演算部５３と，演算部での演算に用いるプログラムやデータを一時的に格納する主記憶装置５４と，２次記憶装置５５と，ネットワークインターフェース５６と，キーボード５７と，マウス５８と，モニタ５９より構成される。
【００１６】
２次記憶装置５５には，欠陥検査ユニットから受信した検査結果やネットワークを介して受信した検査結果が記録された検査結果ファイル６０と、検査条件を検査結果から評価する検査条件評価プログラム６１と，検査結果毎の検査条件が記録された検査条件ファイル６２と、検査条件の評価に用いるしきい値が記録されたしきい値ファイル６３が格納されている。
【００１７】
図３（ａ）及び（ｂ）の欠陥分布に対応した検査結果ファイル６０を，図４の検査結果ファイル６０ａおよび図５の検査結果ファイル６０ｂに示す。検査結果ファイル６０には，欠陥ごとに欠陥番号とダイ内での欠陥座標が記されている。
【００１８】
次に，検査条件評価プログラム６１を説明する。
【００１９】
図１にこの検査条件評価プログラム６１のフローチャートを示す。なお、このプログラムはユーザの入力に応じて主記憶装置に読み込まれ、演算部によって実行される。
【００２０】
まずステップ１で，しきい値ファイル６３に記されたしきい値を主記憶装置５４に読み込む。しきい値はキーボード５７よりあらかじめ入力し，２次記憶装置５５の閾値ファイル６３に保存しておく。本実施例ではしきい値Ｓ１＝０．４５が記憶されている。
【００２１】
ステップ２で，検査結果ファイル６０ａから特定のダイの検査結果を主記憶装置に読み込む。
【００２２】
ステップ３でステップ２で読み込んだ特定のダイの検査結果からそのダイの総欠陥数を求める。
【００２３】
続いてステップ４で，ステップ３で求めたその総欠陥数を式１の変数Ｎに代入することにより、整数Ｒを算出する。本実施例ではＮ＝８２であるので、式１を満たすＲ＝９である。
【００２４】
【数１】
【００２５】
続いてステップ５でダイをＸ方向，Ｙ方向にＲ等分する。分割したのちの各領域での欠陥数を図６（Ａ）に示す。
【００２６】
ステップ６で欠陥数が０の領域数を求めて変数Ｌに代入する。本実施例では，Ｌ＝４２である。
【００２７】
ステップ７で（Ｌ／Ｒ２）を求める。ステップ８で変数Ｓに（Ｌ／Ｒ２）を入力する（割り当てる）。この場合には，Ｓ＝０．５１である。ステップ９で変数Ｓとしきい値の大小を比較する。Ｓ＝０．５１＞０．４５＝しきい値Ｓ１なので，ステップ１０でもモニタ５９にアラームを表示する。
【００２８】
同様に，正常に検査された図３（ｂ）の検査結果に対応した，欠陥座標データ６０ｂに対して，図１のプログラムを適用すると，Ｓ＝０．３５となる。この場合には，Ｓ＜しきい値Ｓ１なので，モニタ５９にアラームは表示しない。以上の処理によって，適切な検査条件での検査結果であるか否かを判定できる。
【００２９】
上述した実施形態では，不適切な検査条件を発見するプログラム６３のフローチャートとして，図１を用いたが，これに限定するものではない。また，本例ではアラームをモニタ５９に表示したが，電子メールで検査装置の管理者に通知してもよい。
【００３０】
図７は，プログラム６３の別のフローチャートの例である。
【００３１】
まず，ステップ２１で欠陥数を計算し変数Ｎに入力する。本実施例ではＮ＝８２である。続いてステップ２３で総欠陥数をＮに代入する。ステップ２４で，Ｎが数１を満たす整数Ｒを算出する。本実施例ではＲ＝９である。続いてステップ２４でダイをＸ方向，Ｙ方向にＲ等分する。ステップ２５で欠陥数が０の領域数を求めて変数Ｌに代入する。本実施例では，Ｌ＝４２である。続いて式２にＮ，Ｌ，Ｒを代入してステップ２７でニュートン法を用いて変数Ｘについて解く。
【００３２】
【数２】
【００３３】
この場合には，Ｘは０．４となる。同様な処理を図３（ｂ）の適切な条件による検査結果に対応したデータである図７に対して行うと，Ｘは−０．０７である。
【００３４】
図１のフローチャートのステップ４，５におけるダイの分割方法と，図７のフローチャートのステップ２４，２５におけるダイの分割方法としては，ダイの横縦の大きさをＸ，Ｙとするときに，式３を満たす正数ｍを求め，Ｘ×ｍを超える最小の整数で横方向に，Ｙ＊ｍを超える最小の整数で縦方向に，ダイを分割することも可能である。
【００３５】
【数３】
【００３６】
上述したプログラムの動作箇所は検査装置内に限らない。例えば，検査装置とネットワークで接続されたコンピュータ上で動作してもよい。
【００３７】
上述したプログラムによって、検査結果を分析することで，ダイ内で欠陥が検出されない領域を定量的な指標を用いて検査条件を評価することが可能となる。
【００３８】
ユーザは評価結果を参照し，不適切な検査条件を発見することが可能となるため，速やかに条件を修正することが可能となる。そのため，半導体製品の歩留りを低下させる致命な欠陥を速やかに発見できるため，歩留り向上に寄与する。
【００３９】
【発明の効果】
本発明によれば，検査装置の不適切な検査条件を短時間に容易に発見することができ，検査条件を常に適切な状態に維持することができる。また，その結果，集積回路等の製造において，歩留りを低下させるような致命的な異物やパターン異常を確実に検査装置で検出することができ，検査装置を歩留り向上に役立てることができる。
【図面の簡単な説明】
【図１】検査条件プログラムのフローチャート示す図である。
【図２】本発明を適用した検査装置の基本構成図である。
【図３】欠陥のチップ内の座標分布の一例である。
【図４】ダイ座標系での欠陥の座標データの一例である。
【図５】ダイ座標系での欠陥の座標データの一例である。
【図６】ダイ内を領域分割した欠陥数の分布図の一例である。
【図７】検査条件評価プログラムのフローチャートを示す図である。
【符号の説明】
１…しきい値を入力するステップ，２…検査結果ファイルを入力するステップ，３…総欠陥数を算出するステップ，４…変数Rを算出するステップ，５…チップを分割するステップ，６…欠陥数０の領域数を算出するステップ，７…変数Sを算出するステップ，８…変数Sを出力するステップ，９…変数Ｓとしきい値の大小を比較するステップ，１０…モニタにアラームを出力するステップ，
２１…しきい値を入力するステップ，２２…検査結果ファイルを入力するステップ，２３…総欠陥数を算出するステップ，２４…変数Rを算出するステップ，２５…チップを分割するステップ，２６…欠陥数０の領域数を算出するステップ，２７…ニュートン法で変数Ｘを算出するステップ，２８…１−Ｘを出力するステップ，２９…１−Ｘとしきい値の大小を比較するステップ，３０…モニタにアラームを表示するステップ，
３１…不適切な検査条件でのチップ内の欠陥分布図，３２…適切な検査条件でのチップ内の欠陥分布図，３５…不適切な検査条件でのチップ内の欠陥数分布図，３６…適切な検査条件でのチップ内の欠陥数分布図，
５０…欠陥検査装置，５１…欠陥検査ユニット，５２…制御部，５３…演算部，５４…主記憶装置，５５…２次記憶装置，５６…ネットワークインターフェース，５７…キーボード，５８…マウス，５９…モニタ，６０…検査結果ファイル，６１…プログラム，６２…検査条件ファイル，６３…しきい値ファイル
【発明の属する技術分野】
本発明は大規模集積回路などの微細な回路パターンを有する基板の検査方法に係わり，特に製造過程における基板の異物及びパターン異常を検査する技術に関する。
【０００２】
【従来の技術】
大規模集積回路（ＬＳＩ）の検査を一例として説明する。
【０００３】
ＬＳＩは、ホトマスクに形成されたパターンを成膜，リソグラフィ，及びエッチング処理により，半導体ウエハ上に転写する工程を繰り返すことにより製造する。ＬＳＩは一枚のウエハ（基板）上に数十から数百個形成され，個々のウエハに形成されるＬＳＩをダイと呼ぶ。ダイを分離し，樹脂で封止しＬＳＩのチップが形成される。ダイを分離するまでを前工程，それ以降を後工程と呼ぶ。前工程の途中で生じる回路パターンの異常や製造過程で生じる異物などの欠陥は、ＬＳＩの歩留まりに大きく影響を及ぼす。よって，ＬＳＩ前工程の製造工場では欠陥を早期に発見し対策するため，製造工程の途中に検査工程を設けている。
【０００４】
半導体ウエハのパターン上に存在する異物及びパターン異常を検査する装置として，半導体ウエハにレーザー光を照射し，その散乱光の強度の違いにより，異物を発見する異物検査装置がある。また半導体ウエハに可視光，紫外線や電子線を照射し画像を撮影し，隣接したダイの回路パターンの画像と比較し，異物やパターン異常を発見する外観検査装置がある。
【０００５】
一つのＬＳＩ内に様々な役割の回路を組み込んだシステムＬＳＩを検査する場合、それぞれの回路領域で最適な検査条件は異なるため，基板全体を同一の検査条件で検査する従来の検査装置の場合、適切に検査が行われていないことがあった。
【０００６】
かかる問題を解決する従来技術として、ＬＳＩ回路のレイアウトを記述した設計データより，自動で部分領域を抽出し，部分領域毎に適切な検査条件を適用するものがある（特許文献１）。
【０００７】
また、他の従来技術として，ダイ内を複数の領域に分け，それぞれの領域ごとに最適な感度を設定できるように，複数のセンサを搭載したものもある。
【０００８】
【特許文献１】
特開２００２−３２３４５８号
【０００９】
【発明が解決しようとする課題】
これらの従来技術では、半導体ウエハ表面の膜厚が微妙に変更した場合には，すぐに対応することができず、さらに、検査条件の良否は最終製品を詳細に検査しなければ評価することができなかったので、短時間で検査条件の正確な評価をすることができなかった。
【００１０】
【課題を解決するための手段】
本発明は、ダイを複数の領域に分割し、その分割した領域のうち欠陥が検出されなかった領域のダイの全領域に占める割合を基に評価することにより、短時間で検査条件の評価を行えるようにするものである。
【００１１】
【発明の実施の形態】
図３は、適切な検査条件で検出した欠陥のチップ内の座標分布と適切な検査条件で検出した欠陥のチップ内の座標分布を示す図である。この図３を用いて検査条件の違いによる検出欠陥のダイ内分布の違いを説明する。
【００１２】
図中では，黒丸が欠陥である。図３（ａ）が不適切な検査条件で検査を行った場合の欠陥の分布である。一部の領域で欠陥が集中して検出されており，その他の領域では欠陥が検出されていない。それに対して，適切な検査条件の検査結果である図３（ｂ）では，検出された欠陥がほぼランダムな位置に分布している。
【００１３】
図３の欠陥分布の違いを定量化し，図３（ａ）のような分布を，図３（ｂ）のような分布から識別する方法をＬＳＩの製造工程で用いられる欠陥検査装置の検査条件の良否を判定するプログラムを搭載した検査装置を例にとり説明する。
【００１４】
図２は、本発明を適用した欠陥検査装置の基本構成図である。なお、本実施例では、欠陥検査装置に適用した場合について説明するが、異物検査装置の検査条件の評価にも適用することができる。
【００１５】
欠陥検査装置５０は，基板が有する欠陥のダイ内での座標を検出する欠陥検査ユニット５１と，欠陥検査ユニットの制御及び検査結果の2次記憶装置５５への格納を行う制御部５２と，欠陥検査装置の検査条件の良否を評価したり、その他のプログラムの演算を行う演算部５３と，演算部での演算に用いるプログラムやデータを一時的に格納する主記憶装置５４と，２次記憶装置５５と，ネットワークインターフェース５６と，キーボード５７と，マウス５８と，モニタ５９より構成される。
【００１６】
２次記憶装置５５には，欠陥検査ユニットから受信した検査結果やネットワークを介して受信した検査結果が記録された検査結果ファイル６０と、検査条件を検査結果から評価する検査条件評価プログラム６１と，検査結果毎の検査条件が記録された検査条件ファイル６２と、検査条件の評価に用いるしきい値が記録されたしきい値ファイル６３が格納されている。
【００１７】
図３（ａ）及び（ｂ）の欠陥分布に対応した検査結果ファイル６０を，図４の検査結果ファイル６０ａおよび図５の検査結果ファイル６０ｂに示す。検査結果ファイル６０には，欠陥ごとに欠陥番号とダイ内での欠陥座標が記されている。
【００１８】
次に，検査条件評価プログラム６１を説明する。
【００１９】
図１にこの検査条件評価プログラム６１のフローチャートを示す。なお、このプログラムはユーザの入力に応じて主記憶装置に読み込まれ、演算部によって実行される。
【００２０】
まずステップ１で，しきい値ファイル６３に記されたしきい値を主記憶装置５４に読み込む。しきい値はキーボード５７よりあらかじめ入力し，２次記憶装置５５の閾値ファイル６３に保存しておく。本実施例ではしきい値Ｓ１＝０．４５が記憶されている。
【００２１】
ステップ２で，検査結果ファイル６０ａから特定のダイの検査結果を主記憶装置に読み込む。
【００２２】
ステップ３でステップ２で読み込んだ特定のダイの検査結果からそのダイの総欠陥数を求める。
【００２３】
続いてステップ４で，ステップ３で求めたその総欠陥数を式１の変数Ｎに代入することにより、整数Ｒを算出する。本実施例ではＮ＝８２であるので、式１を満たすＲ＝９である。
【００２４】
【数１】
続いてステップ５でダイをＸ方向，Ｙ方向にＲ等分する。分割したのちの各領域での欠陥数を図６（Ａ）に示す。
【００２６】
ステップ６で欠陥数が０の領域数を求めて変数Ｌに代入する。本実施例では，Ｌ＝４２である。
【００２７】
ステップ７で（Ｌ／Ｒ２）を求める。ステップ８で変数Ｓに（Ｌ／Ｒ２）を入力する（割り当てる）。この場合には，Ｓ＝０．５１である。ステップ９で変数Ｓとしきい値の大小を比較する。Ｓ＝０．５１＞０．４５＝しきい値Ｓ１なので，ステップ１０でもモニタ５９にアラームを表示する。
【００２８】
同様に，正常に検査された図３（ｂ）の検査結果に対応した，欠陥座標データ６０ｂに対して，図１のプログラムを適用すると，Ｓ＝０．３５となる。この場合には，Ｓ＜しきい値Ｓ１なので，モニタ５９にアラームは表示しない。以上の処理によって，適切な検査条件での検査結果であるか否かを判定できる。
【００２９】
上述した実施形態では，不適切な検査条件を発見するプログラム６３のフローチャートとして，図１を用いたが，これに限定するものではない。また，本例ではアラームをモニタ５９に表示したが，電子メールで検査装置の管理者に通知してもよい。
【００３０】
図７は，プログラム６３の別のフローチャートの例である。
【００３１】
まず，ステップ２１で欠陥数を計算し変数Ｎに入力する。本実施例ではＮ＝８２である。続いてステップ２３で総欠陥数をＮに代入する。ステップ２４で，Ｎが数１を満たす整数Ｒを算出する。本実施例ではＲ＝９である。続いてステップ２４でダイをＸ方向，Ｙ方向にＲ等分する。ステップ２５で欠陥数が０の領域数を求めて変数Ｌに代入する。本実施例では，Ｌ＝４２である。続いて式２にＮ，Ｌ，Ｒを代入してステップ２７でニュートン法を用いて変数Ｘについて解く。
【００３２】
【数２】
この場合には，Ｘは０．４となる。同様な処理を図３（ｂ）の適切な条件による検査結果に対応したデータである図７に対して行うと，Ｘは−０．０７である。
【００３４】
図１のフローチャートのステップ４，５におけるダイの分割方法と，図７のフローチャートのステップ２４，２５におけるダイの分割方法としては，ダイの横縦の大きさをＸ，Ｙとするときに，式３を満たす正数ｍを求め，Ｘ×ｍを超える最小の整数で横方向に，Ｙ＊ｍを超える最小の整数で縦方向に，ダイを分割することも可能である。
【００３５】
【数３】
上述したプログラムの動作箇所は検査装置内に限らない。例えば，検査装置とネットワークで接続されたコンピュータ上で動作してもよい。
【００３７】
上述したプログラムによって、検査結果を分析することで，ダイ内で欠陥が検出されない領域を定量的な指標を用いて検査条件を評価することが可能となる。
【００３８】
ユーザは評価結果を参照し，不適切な検査条件を発見することが可能となるため，速やかに条件を修正することが可能となる。そのため，半導体製品の歩留りを低下させる致命な欠陥を速やかに発見できるため，歩留り向上に寄与する。
【００３９】
【発明の効果】
本発明によれば，検査装置の不適切な検査条件を短時間に容易に発見することができ，検査条件を常に適切な状態に維持することができる。また，その結果，集積回路等の製造において，歩留りを低下させるような致命的な異物やパターン異常を確実に検査装置で検出することができ，検査装置を歩留り向上に役立てることができる。
【図面の簡単な説明】
【図１】検査条件プログラムのフローチャート示す図である。
【図２】本発明を適用した検査装置の基本構成図である。
【図３】欠陥のチップ内の座標分布の一例である。
【図４】ダイ座標系での欠陥の座標データの一例である。
【図５】ダイ座標系での欠陥の座標データの一例である。
【図６】ダイ内を領域分割した欠陥数の分布図の一例である。
【図７】検査条件評価プログラムのフローチャートを示す図である。
【符号の説明】
１…しきい値を入力するステップ，２…検査結果ファイルを入力するステップ，３…総欠陥数を算出するステップ，４…変数Rを算出するステップ，５…チップを分割するステップ，６…欠陥数０の領域数を算出するステップ，７…変数Sを算出するステップ，８…変数Sを出力するステップ，９…変数Ｓとしきい値の大小を比較するステップ，１０…モニタにアラームを出力するステップ，
２１…しきい値を入力するステップ，２２…検査結果ファイルを入力するステップ，２３…総欠陥数を算出するステップ，２４…変数Rを算出するステップ，２５…チップを分割するステップ，２６…欠陥数０の領域数を算出するステップ，２７…ニュートン法で変数Ｘを算出するステップ，２８…１−Ｘを出力するステップ，２９…１−Ｘとしきい値の大小を比較するステップ，３０…モニタにアラームを表示するステップ，
３１…不適切な検査条件でのチップ内の欠陥分布図，３２…適切な検査条件でのチップ内の欠陥分布図，３５…不適切な検査条件でのチップ内の欠陥数分布図，３６…適切な検査条件でのチップ内の欠陥数分布図，
５０…欠陥検査装置，５１…欠陥検査ユニット，５２…制御部，５３…演算部，５４…主記憶装置，５５…２次記憶装置，５６…ネットワークインターフェース，５７…キーボード，５８…マウス，５９…モニタ，６０…検査結果ファイル，６１…プログラム，６２…検査条件ファイル，６３…しきい値ファイル
Claims (5)
- 基板が有する異物又は欠陥のダイ内の座標を検出する検査装置の検査条件の良否を評価するプログラムであって、
該プログラムは、主記憶装置に読み込まれ、演算装置で実行されることにより、
検査装置で検出した異物又は欠陥のそれらが含まれるダイ内での座標を主記憶装置に読み出すステップと、
ダイ内の検出した異物の数又は検出した欠陥の数を基にダイを複数の領域に分割するステップと、
該分割した領域のうち欠陥が検出されなかった領域の数を未検出領域数として求めるステップと、
該未検出領域数を分割した該領域の数で除算した値を未検出領域率として求めるステップと、
該未検出領域率を基に検査条件の良否を評価し、出力するステップとが行われることを特徴とする検査結果評価プログラム。 - 基板が有する異物又は欠陥のダイ内の座標を検出する検査装置の検査条件の良否を評価するプログラムであって、
該プログラムは、主記憶装置に読み込まれ、演算装置で実行されることにより、
検査装置で検出した異物又は欠陥のそれらが含まれるダイ内での座標を主記憶装置に読み出すステップと、
該ダイ内の検出した異物の数又は検出した欠陥の数Nを基に該ダイを整数Rの２乗個の領域である複数の領域に分割するステップと、
該分割した領域のうち欠陥が検出されなかった領域の数を未検出領域数Lとして求めるステップと、
前記N、R、Lを式２に代入して見落とし領域率Xを算出するステップと、
該見落とし領域率を基に検査条件の良否を評価し、出力するステップとが行われることを特徴とする検査結果評価プログラム。
- 前記ダイを複数の領域に分割するステップは、
該ダイ内の検出した異物の数又は検出した欠陥の数の平方根を超えない最大の整数で、ダイの縦横をそれぞれ分割するステップであることを特徴とする請求項１又は２記載の検査結果評価プログラム。 - 前記ダイを複数の領域に分割するステップは、
その平方と前記ダイの縦の大きさと横の大きさとの積が、前記ダイ内の検出した異物の数又は検出した欠陥の数Nと等しくなる正数ｍを求め，
該正数ｍと前記ダイの縦の大きさをかけた値を超える最小の整数でダイを縦方向に分割し，
該正数ｍと前記ダイの横の大きさをかけた値を超える最小の整数でダイを横方向に分割するステップであることを特徴とする請求項１記載の検査結果評価プログラム。 - 基板が有する異物又は欠陥のそれらが含まれるダイ内での座標を検出する検査ユニットと、
請求項１から４のいずれかに記載の検査結果評価プログラムが格納されている2次記憶装置と、
前記検査結果評価プログラムが前記2次記憶装置から送られる主記憶装置と、
前記主記憶装置に読み込まれた前記検査結果評価プログラムを実行することで、前記異物又は欠陥の座標を基に検査条件の良否を評価する演算部と、
前記検査ユニットを制御する制御部とを備えたことを特徴とする検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003178877A JP4248319B2 (ja) | 2003-06-24 | 2003-06-24 | 検査条件評価プログラム及び検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003178877A JP4248319B2 (ja) | 2003-06-24 | 2003-06-24 | 検査条件評価プログラム及び検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005016994A JP2005016994A (ja) | 2005-01-20 |
| JP4248319B2 true JP4248319B2 (ja) | 2009-04-02 |
Family
ID=34180334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003178877A Expired - Fee Related JP4248319B2 (ja) | 2003-06-24 | 2003-06-24 | 検査条件評価プログラム及び検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4248319B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09191032A (ja) * | 1996-01-11 | 1997-07-22 | Hitachi Ltd | プロセス異常監視方法および装置 |
| JP4014379B2 (ja) * | 2001-02-21 | 2007-11-28 | 株式会社日立製作所 | 欠陥レビュー装置及び方法 |
-
2003
- 2003-06-24 JP JP2003178877A patent/JP4248319B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005016994A (ja) | 2005-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8660336B2 (en) | Defect inspection system | |
| US8643834B2 (en) | Apparatus of inspecting defect in semiconductor and method of the same | |
| JP4122735B2 (ja) | 半導体デバイスの検査方法および検査条件設定方法 | |
| US20180247400A1 (en) | Pattern-Measuring Apparatus and Semiconductor-Measuring System | |
| US8121395B2 (en) | Inspection apparatus and an inspection method for inspecting a circuit pattern | |
| KR20190124319A (ko) | 결함 검출을 위한 동적 케어 영역 | |
| KR20110048528A (ko) | 웨이퍼의 검사 및/또는 분류를 위한 컴퓨터-구현된 방법들 | |
| US8260034B2 (en) | Multi-modal data analysis for defect identification | |
| TW201351305A (zh) | 使用以ｃａｄ為基礎之環境背景屬性之缺陷分類 | |
| JP2002299401A (ja) | 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム | |
| US20140205180A1 (en) | Method, apparatus and device for inspecting circuit pattern defect | |
| JP4126189B2 (ja) | 検査条件設定プログラム、検査装置および検査システム | |
| JP2004177139A (ja) | 検査条件データ作成支援プログラム及び検査装置及び検査条件データ作成方法 | |
| JP3793668B2 (ja) | 異物欠陥検査方法及びその装置 | |
| JP2000223385A (ja) | 電子デバイスの品質管理方法 | |
| JP4594833B2 (ja) | 欠陥検査装置 | |
| JP4074624B2 (ja) | パターン検査方法 | |
| JP4248319B2 (ja) | 検査条件評価プログラム及び検査装置 | |
| JP2007072173A (ja) | パターン検査装置、パターン検査方法、及びレチクル | |
| JP2001281178A (ja) | 欠陥検出方法、半導体装置の製造方法および欠陥検出装置 | |
| JP2002048722A (ja) | 欠陥検査装置 | |
| JP2004165395A (ja) | 検査データ解析プログラムと検査方法 | |
| JP2006093172A (ja) | 半導体デバイスの製造方法 | |
| JP2012019220A (ja) | 回路パターン検査装置、および回路パターン検査方法 | |
| JP2009188099A (ja) | 欠陥分類装置、欠陥分類方法およびそのコンピュータ・プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050317 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060306 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060511 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |