JP4126189B2

JP4126189B2 - 検査条件設定プログラム、検査装置および検査システム

Info

Publication number: JP4126189B2
Application number: JP2002107284A
Authority: JP
Inventors: 眞小野; 洋平浅川; 尚史岩田; 香奈子原田
Original assignee: Hitachi High Technologies Corp
Current assignee: Hitachi High Tech Corp
Priority date: 2002-04-10
Filing date: 2002-04-10
Publication date: 2008-07-30
Anticipated expiration: 2022-04-10
Also published as: US20050195396A1; JP2003303868A; US20030195712A1; US6928375B2

Description

【０００１】
【発明の属する技術分野】
本発明は，半導体集積回路など製品の検査装置や検査システムで実行する検査条件設定プログラムに関する。
【０００２】
【従来の技術】
半導体集積回路の製造を例に以下，従来技術を説明する。半導体集積回路は，一般にシリコンウェーハ上に回路パターンなどの層が多層化されて複数のチップを製造する前工程と，チップ毎に切り離し，製品を完成させる後工程に分かれている。
【０００３】
前工程では，製造途中に発生する異物やパターン欠陥（以下，総称して欠陥）が原因で，回路パターンの断線や短絡などが生じる。欠陥のモニタリングを目的に，異物検査装置や外観検査装置が使われる。一般に，異物検査装置とは，レーザ光をウェーハに斜め上方から照射し，その散乱光を検出する装置で，暗視野検査装置と呼ぶこともある。外観検査装置とは，回路パターンの画像を撮像し，画像処理により異常個所を検出する装置で，適用する検出器によって，明視野検査装置やＳＥＭ式検査装置がある。これらについては，雑誌「日立評論」の１９９９年１０月号に掲載の論文「半導体歩留り向上を支援する検査システム」に記載がある。しかし，異物検査装置や外観検査装置は，検出原理の違い以外に，明確な区別はなく，本書では，総称して以降，欠陥検査装置と記す。
【０００４】
欠陥検査装置は，被検査対象であるウェーハに形成される回路パターン上の欠陥を高感度に検出することが重要な役割である。そのため，欠陥検査装置を活用するためには，ウェーハへの成膜状態や，回路パターンの形成状態に応じて，適切な検査条件を設定する必要がある。一般に，欠陥検査装置は，大別して２つの検査条件を予め設定することで，検査プログラムを実行できる。回路パターン条件と光学・画像処理条件である。
【０００５】
回路パターン条件とは，ウェーハに形成されるチップの大きさ，配置の情報や，検査装置の検査アルゴリズムに応じた各チップ内の領域情報などのパラメータである。また，光学・画像処理条件とは，成膜条件や配線材質などに応じたレーザ照射量，検出器が捕らえた画像のコントラスト条件，画像処理時のしきい値の情報などのパラメータで，検出感度を決めるものである。回路パターン条件と光学・画像処理条件は，相互に密接に関係している。
【０００６】
回路パターン条件の設定において，ウェーハに形成されるチップの大きさや配置の情報は，露光条件と同一の情報を登録する。また，欠陥検査装置は，半導体集積回路の回路パターンに応じて検査アルゴリズムが異なり，回路パターン条件の設定では，チップ内に各アルゴリズムを実行するための領域を登録する。検査アルゴリズムとは，チップ比較方式（ダイ比較方式とも呼ぶ），セル比較方式，両者を組み合わせた混合比較などである。これらの方式については，特許第３１８７８２７号に記載がある。また，ウェーハ上のチップとチップの間（スクライブラインと呼ぶ）や集積回路内の回路ブロックと回路ブロックの間のように回路パターンが存在しない領域は，欠陥検査の対象外にすることで，検出感度を向上できる場合がある。回路パターン条件の設定では，このような領域を非検査領域として登録する。
【０００７】
従来，これら回路パターン条件の設定は，ウェーハに形成されるチップの大きさや配置の情報を除いて，欠陥検査装置に，実際のウェーハをセッティングし，欠陥検査装置のＸＹステージを動作させ，ウェーハ表面を観察しながら，座標を登録していた。
【０００８】
【発明が解決しようとする課題】
本発明は，欠陥検査装置の回路パターン条件を，迅速かつ高精度に設定するプログラムを提供する。従来，欠陥検査装置に，実際のウェーハを装着して，オペレータが条件を設定するため，次の課題があった。
（１）検査条件の設定に，長い時間がかかる。特に，小量多品種の品種を生産する製造ラインでは，検査条件の設定作業を，頻繁に行う必要がある。
（２）検査条件の設定に，個人差がある。実物のウェーハを用いて，非検査領域やセル比較領域などを設定すると，設定結果に個人差が現れ，適切な検査条件にはならない場合がある。
【０００９】
【課題を解決するための手段】
上記のような課題を解決するため，本発明では，欠陥検査装置の回路パターン条件を，ＣＡＤ（ＣｏｍｐｕｔｅｒＡｉｄｅｄＤｅｓｉｇｎ）装置で作成された回路レイアウトデータを用いて，迅速かつ高精度に設定するために実行するプログラムを提供する。本発明のプログラムは，欠陥検査装置の２次記憶装置に格納しておき，１次記憶装置に読み出して，実行する実施形態でも，欠陥検査装置とは，別の計算機の２次記憶装置に格納しておき，その１次記憶装置に読み出し，実行して，出力されたファイルを，ネットワークやリムーバブルな記憶媒体を介して，欠陥検査装置にファイルをダウンロードして活用する実施形態でもよい。
【００１０】
具体的には、本発明は、被検査対象物の有する異物ないしはパターン欠陥の位置を検出する検査装置の検査条件を設定するために実行するプログラムにおいて、被検査対象物に形成された回路の設計データである回路レイアウトデータを読み込む処理と、前記読み込まれた回路レイアウトデータから、回路レイアウト内の繰返しパターン領域を抽出する処理と、前記繰返しパターン領域を含む回路レイアウトデータよりビットマップ画像データを作成する処理と、前記ビットマップ画像データに対して、前記検査装置の検査処理と同等の処理を実行して、検査処理の可否を前記繰返しパターン領域毎に判定する処理と、前記抽出した繰返しパターン領域を検査領域として登録し、および前記検査処理の可否の判定結果を前記検査領域の検査条件として設定する処理とを実行することを特徴とする検査条件設定プログラムを提供する。
また、本発明は、ＣＡＤ装置より被検査対象物に形成された回路レイアウトデータを受信するネットワークインタフェースと、前記回路レイアウトデータから、回路レイアウト内の繰返しパターン領域を抽出し、前記繰返しパターン領域を含む回路レイアウトデータよりビットマップ画像データを作成し、および前記ビットマップ画像データに対して、検査ユニットの検査処理と同等の処理を実行して、検査処理の可否を前記繰返しパターン領域毎に判定する演算ユニットと、抽出した前記繰返しパターン領域を検査領域として登録し、および前記検査処理の可否の判定結果を前記検査領域の検査条件として記録する記憶ユニットと、前記記憶ユニットに登録された前記検査領域の中で、前記検査処理が可とする検査条件が設定された検査領域を検査対象として、前記検査処理により被検査対象物の有する異物ないしはパターン欠陥の位置を検出する検査ユニットとを有することを特徴とする検査装置を提供するものである。
【００１１】
より具体的には，特許請求の範囲に記載のとおりに構成したものである。
【００１２】
【発明の実施の形態】
本発明の実施形態の一例を図面により説明する。
【００１３】
図１は，本発明で欠陥検査装置の検査条件のうち，回路パターン条件を設定する処理方法を示した一例である。
【００１４】
図１において，ステップ１１では，品種コードを入力する。品種コードとは，ウェーハ上に形成する集積回路の品種に対応するコード番号である。
【００１５】
ステップ１２では，品種コードに対応する集積回路のチップサイズや配置の情報を入力する。具体的には，ウェーハ上に形成される個々のチップの縦方向サイズ，横方向サイズ，また，縦方向サイズと縦方向のスクライブライン幅を足した値（縦のチップピッチと呼ばれる），横方向サイズと横方向のスクライブライン幅を足した値（横のチップピッチと呼ばれる），ウェーハ上に形成されるチップ行数と列数などを入力する。これらの情報は，予めネットワークを介した別の計算機にデータが存在する場合には，ダウンロードして読み込んでもよい。
【００１６】
ステップ１３では，品種コードに対応する集積回路の回路レイアウトデータを読み込む。回路レイアウトデータとは，ウェーハ上に露光装置を使って，集積回路を形成するための基となるデータである。集積回路は，複数回の露光を繰り返すことで，多層構造を形成する。そのため，回路レイアウトデータには，複数のレイヤのデータが含まれている。
【００１７】
ステップ１４では，回路レイアウトデータ内に存在する繰返しパターン領域の座標を抽出する。繰返しパターン領域とは，集積回路のチップ内に存在するスタティック・ランダム・アクセス・メモリ部，フラッシュ・メモリ部，ダイナミック・ランダム・アクセス・メモリ部，リード・オンリ・メモリ部などのように，同じ形状のトランジスタ，同じ形状のコンタクトホール，同じ形状のコンデンサ，同じ形状の配線などが，マトリクス状に多数存在する領域のことである。
【００１８】
ステップ１５では，疎領域の座標を抽出する。疎領域とは，チップとチップの間のスクライブライン領域や，チップ内の回路ブロックと回路ブロックの間の領域など，回路パターンが密集しておらず，異物が付着したり，小さなスクラッチが発生したとしても，集積回路の良否にほとんど影響しない領域のことである。このような疎領域は，検査対象としても意味がないため，非検査領域とする。
【００１９】
ステップ１６では，ステップ１１〜ステップ１５で入力あるいは抽出した情報に基づいて，回路パターン条件を登録する。
【００２０】
図２は，本発明を実施するＧＵＩ（グラフィカルユーザインターフェース）の一例である。２１は品種コードの入力部分，２２は横方向のチップサイズの入力部分，２３は縦方向のチップサイズの入力部分，２４は横方向のチップピッチの入力部分，２５は縦方向のチップピッチの入力部分，２６はウェーハ上のチップ列数の入力部分，２７はチップ行数の入力部分である。３１は非検査領域の座標を自動で抽出する処理の実行ボタン，３２は繰返しパターン領域の座標を自動で抽出する処理の実行ボタン，３３は非検査領域の座標を手動で変更するためのモードに切り換えるボタン，３４は繰返しパターン領域の座標を手動で変更するためのモードに切り換えるボタンである。
【００２１】
４１はウェーハマップ表示ボタンであり，品種コード（２１），横方向のチップピッチ（２４），縦方向のチップピッチ（２５），チップ列数（２６），チップ行数（２７）を入力後，本ボタンをマウスでクリックすることで，５１と５２を描く。５１は，ウェーハの外周を表し，５２は，一つの四角がチップを表す。本例では，チップ列数として「６」，チップ行数として「６」を入力した場合の表示例である。ここで，実際には形成されないチップや，形成されるが，検査の対象とはしないチップを，マウスでクリックすることで，５３のように，色を変え，チップの配列を決定する。ここまでの処理が，図１のステップ１１とステップ１２である。
【００２２】
また，４２はチップ内の回路レイアウト表示ボタンであり，本ボタンをマウスでクリックすることで，品種コードに対応する回路レイアウトデータを読み込み，回路レイアウトを描く。ＣＡＤシステムで作成された回路レイアウトデータは，１チップの情報であり，チップとチップ間のスクライブラインの情報は含まれていない。そこで，横方向のチップサイズ（２２），縦方向のチップサイズ（２３），横方向のチップピッチ（２４），縦方向のチップピッチ（２５）の値の比から回路レイアウトを描く。７１がチップピッチの外枠，７２がチップの外枠である。チップピッチの外枠７１とチップの外枠７２は，それぞれの左下端が一致するように，回路レイアウトを描画する。６１から６５は，回路レイアウトデータから，チップ内の回路ブロックを描いた一例である。本例では，６１と６２はＳＲＡＭ回路ブロック，６３はＣＰＵ回路ブロック，６４はＲＯＭ回路ブロック，６５はロジック回路ブロックである。これらの回路ブロックは，トランジスタを形成する段階では，基本的にそれぞれ独立に形成され，配線を形成する段階で，それぞれ接続される。回路レイアウトデータは，複数のレイヤの情報を持っており，８１の複数のボタンで，表示レイヤを変更できる。
【００２３】
ここで，３１の非検査領域の座標を自動で抽出する処理の実行ボタンを，マウスでクリックすると，回路レイアウトデータから，非検査領域の座標を自動で抽出する。本例では，第１に，チップピッチの外枠７１と，チップサイズの外枠７２の間のスクライブライン領域７３が，回路パターンが疎であり，自動的に抽出される。また，第２に，チップ内で，ＳＲＡＭ回路ブロック６１と６２やＣＰＵ回路ブロック６３，ＲＯＭ回路ブロック６４，ロジック回路ブロック６５のどこにも属さない斜線で示した領域が，回路パターンが疎であり，自動的に抽出される。また，回路ブロックの内部でも，回路パターンが疎な領域は，同時に抽出される。６６や６７が，回路ブロックの内部で疎な領域として抽出された部分である（抽出方法は後述）。非検査領域として抽出された領域は，色分けして表示する。
【００２４】
上記の自動抽出処理を実行後，３３の非検査領域の座標を手動で変更するためのモードに切り換えるボタンを，マウスでクリックし，画面上で設定の変更ができる。例えば，自動では，回路パターンが疎なため，非検査領域として抽出された領域を，検査領域に変更したり，自動では，回路パターンが密なため，非検査領域にならなかったが，非検査領域に変更したりできる。
【００２５】
３２の繰返しパターン領域の座標を自動で抽出する処理の実行ボタンを，マウスでクリックすると，繰返しパターン領域の座標を自動で抽出する。繰返しパターン領域は，レイヤ毎に計算し，レイヤ毎に設定される。８１の複数のボタンで，表示するレイヤを切り換え，レイヤ毎の繰返しパターン領域を色分けして表示する。ここで抽出された繰返しパターン領域の座標は，後述するセル比較処理を実行する際の座標として用いられる。
【００２６】
上記の自動抽出処理を実行後，３４の繰返しパターン領域の座標を手動で変更するためのモードに切り換えるボタンを，マウスでクリックし，画面上で設定の変更ができる。自動では，繰返しパターン領域として抽出された領域を，繰返しパターン領域ではないとして，解除することができる。
【００２７】
８２のボタンをマウスでクリックすることで，設定された品種コード，チップサイズ，チップピッチ，配置情報，繰返しパターン領域の座標，疎領域の座標などを検査条件の回路パターン条件として登録する。これが，図１のステップ１６である。本発明のプログラムを欠陥検査装置の２次記憶装置に格納しておき，１次記憶装置に読み出して，実行する実施形態においては，８２のボタンをマウスでクリックすることで，欠陥検査装置に固有の回路パターン条件用のデータフォーマットで２次記憶装置に登録する。一方，欠陥検査装置とは別の計算機の２次記憶装置にプログラムを格納しておき，その１次記憶装置に読み出し，実行する実施形態においては，８２のボタンをマウスでクリックし，ＸＭＬ(eXtensible Markup Language)やＳＯＡＰ(Simple Object Access Protocol)で登録する。ＸＭＬやＳＯＡＰで登録された回路パターン条件は，各種欠陥検査装置が必要に応じてネットワークを介してダウンロードして，欠陥検査装置に固有の回路パターン条件用のデータフォーマットに変換して欠陥検査装置の２次記憶装置に登録する。このように，ＸＭＬやＳＯＡＰを活用することで，汎用化でき，メーカの異なる欠陥検査装置で，登録した回路パターン条件を共有できる。ＸＭＬやＳＯＡＰについては，雑誌「情報処理」の２００１年７月号の特集「グローバルネットワーク社会を構築するＸＭＬ」に詳しく記述がある。
【００２８】
図３は，チップ内の繰返しパターン領域を抽出した結果を図示した一例である。繰返しパターン領域は，多層の集積回路のレイヤ毎に抽出される。例えば，図は，４つのレイヤで繰返しパターン領域を抽出した例である。９１，９２，９３，９４は，それぞれレイヤ毎に繰返しパターン領域を抽出した結果であり，それぞれ外枠の四角がチップの外枠であり，灰色で示した回路ブロックが，繰返しパターン領域として抽出された。レイヤ９１では，ＳＲＡＭ回路ブロック６１−１と６２−１，ＲＯＭ回路ブロック６４−１が，繰返しパターン領域として抽出された。レイヤ９２でも，同様にＳＲＡＭ回路ブロック６１−２と６２−２，ＲＯＭ回路ブロック６４−２が，繰返しパターン領域として抽出された。レイヤ９３では，このレイヤではＳＲＡＭ回路ブロックしか存在せず，ＳＲＡＭ回路ブロック６１−３と６２−３が，繰返しパターン領域として抽出された。レイヤ９４では，ＲＯＭ回路ブロック６４−４だけが，繰返しパターン領域として抽出された。このように，メモリ回路部でも，繰返しパターン領域として抽出されない場合もある。これは，メモリ回路部でも配線を形成するレイヤでは，必ずしも完全な繰返しパターンではない場合が存在することを意味する。
【００２９】
図４は，繰返しパターンの例である。１０１と１０２は，それぞれ異なるレイヤで同一の場所の繰返しパターンを拡大した図である。繰返しパターン領域とは，このように同一の形状の回路パターンが，繰り返されている領域である。
【００３０】
図５は，繰返しパターン領域の座標を抽出する手順の一例である。ステップ１１１では，回路レイアウトデータに含まれる配列部の抽出処理を行う。配列部とは，同一の形状の回路パターンを縦横に繰返して形成するためのデータ構造をもった部分である。ここで，回路レイアウトデータをスキャンし，すべての配列部の存在を把握する。次に，ステップ１１２で，変数Ｋを初期化する。変数Ｋの値は，ステップ１１１で抽出した個々の配列部の識別番号になる。ステップ１１３で，変数Ｋをインクリメントする。ステップ１１４では，変数Ｋがステップ１１１で抽出した配列部の個数以下であれば，Ｙｅｓの方へ進み，変数Ｋが配列部の個数を超えたら，Ｎｏの方へ進む。ステップ１１５では，変数Ｋに対応した配列部を，回路パターンとしたビットマップの画像データを作成し，一次記憶装置に展開する。ステップ１１６では，変数Ｍを初期化する。変数Ｍの値は，多層構造の集積回路のレイヤの識別番号になる。ステップ１１７では，変数Ｍをインクリメントする。ステップ１１８では，変数Ｍがレイヤ数以下なら，Ｙｅｓの方へ進み，変数Ｍがレイヤ数を超えたら，Ｎｏの方へ進む。ステップ１１９では，変数Ｍに対応したレイヤの回路パターンに対して，セル比較可否の評価を行う。セル比較可否の評価とは，欠陥検査装置の機能として搭載されているセル比較処理と同一の処理を，欠陥検査装置でウェーハを撮像して検出した画像に対して行うのではなく，一次記憶装置に展開した回路パターンのビットマップ画像データに対して行うことである。回路パターンのビットマップ画像データには，ウェーハを撮像した画像に対して行う場合と異なり，欠陥は存在しないため，セル比較処理を行っても，欠陥（隣のセルとの不一致）は検出されないはずである。そこで，欠陥がなければ，セル比較可能と判定する。逆に，セル比較処理を行った結果，欠陥（隣のセルとの不一致）が存在する場合，セル比較処理ができないことになり，セル比較不可と判定する。セル比較不可となる回路パターンの例としては，セル比較処理における画像処理での画像サイズより繰返しパターンが大きい場合があげられる。ステップ１２０では，ステップ１１９のセル比較可否の判定結果を基に，条件分岐を行う。セル比較可能なら，Ｙｅｓの方へ進み，セル比較不可なら，Ｎｏの方へ進む。ステップ１２１では，判定対象の回路パターンの頂点を，変数Ｍに対応するレイヤの繰返しパターン領域の座標として抽出する。このセル比較可否の評価処理により、検査条件の「セル比較領域」の項目について設定を行うことができる。
【００３１】
図６は，非検査領域を抽出した結果を図示した一例である。四角９７は，チップピッチの外枠，四角９６は，チップの外枠である。灰色で示した領域が，非検査領域として抽出された部分である。非検査領域として抽出された領域は，チップピッチ内で，チップに含まれない領域と，チップ内でどの回路ブロックにも含まれない領域と，ロジック回路ブロック６５−５の内部の６６−５と６７−５の領域である。一般に，非検査領域は，各レイヤで同一の設定が望ましく，すべてのレイヤで図６の結果を使う。しかし，レイヤ毎に異なる設定としても構わない。
【００３２】
図７は，非検査領域の座標を抽出する手順の一例である。チップピッチ内で，チップに含まれない領域，すなわち，スクライブラインの領域は，容易であるため，ここでは，チップ内の非検査領域の座標を抽出する手順を示す。ステップ１３１では，回路レイアウトデータをスキャンして，回路レイアウトデータが持つレイヤ数を算出する。ここで，レイヤ数を変数Ｌに代入する。ステップ１３２では，ランダムにｎ個のチップ内の座標を生成する。生成したチップ内の座標のＸ座標を，変数ＲＸ１からＲＸｎに代入する。また，Ｙ座標を変数ＲＹ１からＲＹｎに代入する。ステップ１３３では，変数Ｊを初期化する。ここで，変数Ｊの値は，多層構造の集積回路のレイヤの識別番号になる。ステップ１３４では，変数Ｊをインクリメントする。ステップ１３５では，変数Ｊと変数Ｌの大小関係で，条件分岐する。変数Ｊが変数Ｌ以下なら，ステップ１３６へ進み，それ以外ならステップ１３９へ進む。ステップ１３６からステップ１３８は，変数Ｊの値に応じたレイヤについて処理を行う。ステップ１３６では，座標（ＲＸ１，ＲＹ１）から（ＲＸｎ，ＲＹｎ）までのｎ個のデータと，回路レイアウトデータとの関係を調べる。上記の座標から，その近傍の回路パターンまでの距離を計算し，幾何学的に回路パターンに短絡が生じる場合の距離を計算する。幾何学的に回路パターンに短絡が生じる場合とは，上記の座標から２つの異なる回路パターンまでの距離を越えた場合をいう。ステップ１３７では，チップ内の領域分割を行う。ここでは，チップ内をＸ方向にＰ個に分割，Ｙ方向にＱ個に分割する。ステップ１３８では，レイヤ別かつ領域別の致命率ＫＲ（Ｊ，ｐ，ｑ）を計算する。ここで，Ｊはレイヤ，ｐはＰ個に領域分割したＸ座標，ｑはＱ個に領域分割したＹ座標を表す。
【００３３】
図８が，ステップ１３６からステップ１３８を，分かりやすく図示したものである。９５は，チップの外枠を示す。チップを横方向にＰ分割し，縦方向にＱ分割している。黒で塗りつぶした領域が，分割領域（ｐ，ｑ）となる。分割領域（ｐ，ｑ）を拡大して図示したものが，四角１６０である。ここで，灰色で示すものが，回路パターンである。また，円１６１から円１６９の中心が，ステップ１３２で生成したランダムな座標である。この例では，斜線で示した円１６１と円１６２が，この円の直径から幾何学的に短絡となる座標である。この円の直径では，９個中２個が短絡になる。この２分の９を致命率として，グラフに打点したものが，グラフ１７０の打点１７１である。円１６１から円１６９の大きいを変えると，曲線１７２を描くことができる。この曲線１７２をｇ（ｘ），（ｘは円の直径）とおき，枠１７３に示した（数１）を計算すると，変数Ｊの対応するレイヤの分割領域（ｐ，ｑ）の致命率を計算できる。ここで，（数１）内のｆ（ｘ）は，（数２）で表される曲線で，また，（数２）内の係数ｋは，（数３）で表すことができるものとする。また，（数１）や（数３）内のｘ０は，０．１マイクロメータなどの微小な値を定めるものとする。ここで示した致命率を計算する方法は，特開昭４８−４０３７６号公報，特開平８−１６２５１０号公報，雑誌ＩＢＭＪｏｕｒｎａｌｏｆＲｅｓｅａｒｃｈａｎｄＤｅｖｅｌｏｐｍｅｎｔの１９８４年，Ｖｏｌ．２８，Ｎｏ．４に掲載されたＣ．Ｈ．Ｓｔａｐｐｅｒ氏の論文“ＭｏｄｅｌｉｎｇｏｆＤｅｆｅｃｔｓｉｎＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔＰｈｏｔｏｌｉｔｈｏｇｒａｐｈｉｃＰａｔｔｅｒｎ”などに記されているクリティカルエリア解析法を適用したものである。
【００３４】
【数１】

【００３５】
【数２】

【００３６】
【数３】

【００３７】
本例では，幾何学的に短絡が生じる場合を示したが，これに限ったものではなく，断線の場合も計算する方がよい。
【００３８】
図７において，ステップ１３９は，ステップ１３５にて，変数Ｊが変数Ｌの値を超えた場合に実行する。すなわち，すべてのレイヤに対して，ステップ１３６からステップ１３８を実行した後に実行する。ステップ１３９では，分割した領域毎に，レイヤ別の致命率ＫＲ（Ｊ，ｐ，ｑ）から（数４）を計算する。
【００３９】
【数４】

【００４０】
ここで，（ｐ，ｑ）は，分割した領域の座標を表す。
【００４１】
ステップ１４０では，分割した領域毎に，（数４）で算出したＴＫＲ（ｐ，ｑ）の値が予め定めたしきい値より小さければ，回路パターンが疎な領域として，非検査領域とする。しきい値以上であれば，検査領域とする。この結果，集積回路のチップ内の検査領域と非検査領域を決定できる。
【００４２】
本例では，ステップ１３９として，（数４）を用いた一例を示したが，これに限ったものではなく，例えば，（数４）の代わりに，（数５）を用いてもよい。要するに，本発明では，１レイヤ以上で回路パターンが密であれば，検査領域とし，すべてのレイヤで回路パターンが疎な領域を非検査領域とする。
【００４３】
【数５】

【００４４】
ここで，max()は最大値を表す。
【００４５】
図９は，本発明を実行する欠陥検査装置の一例である。欠陥検査装置１８０は，欠陥検査ユニット１８１，制御部１８２，２次記憶装置１８３，主記憶装置１８４，演算部１８５，ユーザインターフェース１８６，リムーバブル記憶装置１８７，ネットワークインターフェース１８８などから構成されている。欠陥検査ユニット１８１は，ウェーハを左右上下に動かし，機械的に位置決めするステージ，ウェーハにレーザを照射する照明，ウェーハ上の欠陥を撮像するためのレンズや検出器などが備わっている。制御部１８２は，欠陥検査ユニット１８１，２次記憶装置１８３，主記憶装置１８４，演算部１８５，ユーザーインターフェース１８６，リムーバブル記憶装置１８７，ネットワークインターフェース１８８などの動作を制御する。２次記憶装置１８３は，ハードディスクなどの記憶媒体である。本発明のプログラムは，２次記憶装置１８３に格納しておく。また，本発明のプログラムで作成した回路パターン条件は，２次記憶装置に格納する。主記憶装置１８４は，ランダムアクセスメモリなどの記憶媒体である。本発明のプログラムを実行するときには，２次記憶装置１８３に格納してあるプログラムを，主記憶装置１８４に読み出す。演算部１８５は，マイクロプロセッサなどの演算処理装置である。主記憶装置１８４に読み出されたプログラムに基づき，計算を行う。ユーザインターフェース１８６は，ディスプレイやプリンタなどの出力装置や，キーボードやマウスなどの入力装置である。入力装置を用いて，本プログラムの起動を行い，出力装置であるディスプレイに，図２で示したグラフィカルユーザインターフェースを表示する。リムーバブル記憶装置１８７では，光ディスクあるいは光磁気ディスクなどを媒体として，ＣＡＤの回路レイアウトデータを入力するために用いる。また，リムーバブル記憶装置１８７ではなく，欠陥検査装置１８０をローカルエリアネットワークなどのネットワークに接続し，ネットワークインターフェース１８８からＣＡＤの回路レイアウトデータを入力してもよい。
【００４６】
図１０は，本発明を実行する検査システムの一例である。本発明のプログラムは，図９のように，欠陥検査装置の内部で実行してもよいが，図１０のように，欠陥検査装置とは別の計算機で，装置管理ユニット１９３の内部で実行してもよい。欠陥検査装置１９０は，ローカルエリアネットワーク１９２に接続する。また，装置管理ユニット１９３もローカルエリアネットワーク１９２に接続する。装置管理ユニット１９３は，図９の欠陥検査装置１９０と同様に，制御部１８２，２次記憶装置１８３，主記憶装置１８４，演算部１８５，ユーザインターフェース１８６，ネットワークインターフェース１８８を備える。本発明のプログラムは，２次記憶装置１８３に格納しておく。本プログラムは，主記憶装置１８４に読み出して，実行する。本プログラムの実行結果は，２次記憶装置１８３に格納するとともに，ネットワークインターフェース１８８，ローカルエリアネットワーク１９２を経由して，欠陥検査装置１９０に送信する。
【００４７】
以上のように，本例では，ＣＡＤシステムの出力である回路レイアウトデータから，繰返しパターン領域の座標を抽出し，その領域を検査装置におけるセル比較領域とし，また，回路パターンが疎な領域の座標を抽出し，その領域を非検査領域とし，また，チップ周辺のスクライブライン領域を非検査領域として，回路パターン条件を登録する方法の一例を示した。セル比較領域の設定や検査・非検査領域の設定は，個々独立なプログラムとして，独立に実行させることも有効である。
【００４８】
【発明の効果】
以上説明したように，本発明によると，異物検査装置や外観検査装置などの欠陥検査装置を用いて，異物ないしはパターン欠陥などを検出するために必要となる検査条件のうち，回路パターン条件を効率的かつ高精度に設定するために実行するプログラムを提供する。本発明のプログラムを実行することにより，繰返しパターン領域の座標や非検査領域の座標の設定に，時間をかけることなく，設定することができる。
【図面の簡単な説明】
【図１】本発明による回路パターン条件の設定手順の一実施形態を示す図である。
【図２】本発明による回路パターン条件の設定用のＧＵＩの一実施形態を示す図である。
【図３】レイヤ毎に繰返しパターン領域を抽出した結果の一例である。
【図４】繰返しパターンの拡大図の一例である。
【図５】繰返しパターン領域座標を抽出する手順の一例である。
【図６】チップピッチ内の非検査領域を抽出した結果の一例である。
【図７】チップ内の非検査領域の座標を抽出する手順の一例である。
【図８】チップ内の疎領域を計算する方法の一例である。
【図９】本発明のプログラムを実行する欠陥検査装置の一例である。
【図１０】本発明のプログラムを実行する検査システムの一例である。
【符号の説明】
１１…品種コード入力処理，１２…チップサイズや配列情報の入力処理，１３…回路レイアウトデータ読込み処理，１４…繰返しパターン領域座標抽出処理，１５…疎領域座標抽出処理，１６…回路パターン条件登録処理，２１…品種コード入力部，２２…チップの横方向のサイズの入力部，２３…チップの縦方向のサイズの入力部，２４…チップの横方向のピッチサイズの入力部，２５…チップの縦方向のピッチサイズの入力部，２６…ウェーハ面内の横方向の最大チップ数の入力部，２７…ウェーハ面内の縦方向の最大チップ数の入力部，３１…非検査領域座標の自動抽出処理の実行ボタン，３２…繰返し領域座標の自動抽出処理の実行ボタン，３３…非検査領域座標の手動変更モードへの切換えボタン，３４…繰返し領域座標の手動変更モードへの切換えボタン，４１…ウェーハマップ表示の実行ボタン，４２…回路レイアウト表示の実行ボタン，５１…ウェーハの外枠，５２…対象チップ，５３…非対象チップ，６１，６１−１，６１−２，６１−３，６１−４，６１−５，６２，６２−１，６２−２，６２−３，６２−４，６２−５…ＳＲＡＭ回路ブロック領域，６３，６３−１，６３−２，６３−３，６３−４，６３−５…マイコン回路ブロック，６４，６４−１，６４−２，６４−３，６４−４，６４−５…ＲＯＭ回路ブロック，６５，６５−１，６５−２，６５−３，６５−４，６５−５…ロジック回路ブロック，６６，６６−５，６７，６７−５…ロジック回路ブロック内の回路パターンの疎の領域，７１…チップピッチの外枠，７２…チップの外枠，７３…スクライブライン領域，８１…回路レイアウトの表示レイヤの切換えボタン，８２…回路パターン条件の登録ボタン，９５…チップの外枠，９６…チップの外枠，９７…チップピッチの外枠，１０１，１０２…繰返しパターンの拡大図，１１１…回路レイアウトデータに含まれる配列部の抽出処理，１１２…変数Ｋの初期化処理，１１３…変数Ｋのインクリメント処理，１１４…変数Ｋ対配列部の個数の条件分岐，１１５…配列部毎の回路パターン展開処理，１１６…変数Ｍの初期化処理，１１７…変数Ｍのインクリメント処理，１１８…変数Ｍ対レイヤ数の条件分岐，１１９…レイヤ毎にセル比較可否評価処理，１２０…セル比較可否の条件分岐，１２１…レイヤ毎にセル比較領域座標抽出処理，１３１…回路レイアウトデータからレイヤ数を計算する処理，１３２…ランダムなチップ内座標の生成処理，１３３…変数Ｊの初期化処理，１３４…変数Ｊのインクリメント処理，１３５…変数Ｊ対変数Ｌの条件分岐，１３６…ランダムな座標と回路レイアウトデータの短絡発生の距離計算，１３７…チップ内の領域分割，１３８…レイヤ別かつ領域別の致命率計算，１３９…レイヤを統合した致命率計算，１４０…領域毎の非検査領域と検査領域の判定処理，１６１〜１６９…ランダムな座標を基にした円，１７０…領域毎の致命率曲線，１７１…領域毎の致命率計算結果，１８０…欠陥検査装置，１８１…欠陥検査ユニット，１８２…制御部，１８３…２次記憶装置，１８４…主記憶装置，１８５…演算部，１８６…ユーザインターフェース，１８７…リムーバブル記憶装置，１８８…ネットワークインターフェース，１９０…欠陥検査装置，１９１…ＣＡＤ装置，１９２…ローカルエリアネットワーク，１９３…装置管理ユニット

Claims

被検査対象物の有する異物ないしはパターン欠陥の位置を検出する検査装置の検査条件を設定するために実行するプログラムにおいて、
被検査対象物に形成された回路の設計データである回路レイアウトデータを読み込む処理と、
前記読み込まれた回路レイアウトデータから、回路レイアウト内の繰返しパターン領域を抽出する処理と、
前記繰返しパターン領域を含む回路レイアウトデータよりビットマップ画像データを作成する処理と、
前記ビットマップ画像データに対して、前記検査装置の検査処理と同等の処理を実行して、検査処理の可否を前記繰返しパターン領域毎に判定する処理と、
前記抽出した繰返しパターン領域を検査領域として登録し、および前記検査処理の可否の判定結果を前記検査領域の検査条件として設定する処理と
を実行することを特徴とする検査条件設定プログラム。
前記検査装置の検査処理と同等の処理が、前記検査装置に備わるセル比較検査と同等の処理であることを特徴とする請求項１記載の検査条件設定プログラム。
ＣＡＤ装置より被検査対象物に形成された回路レイアウトデータを受信するネットワークインタフェースと、
前記回路レイアウトデータから、回路レイアウト内の繰返しパターン領域を抽出し、前記繰返しパターン領域を含む回路レイアウトデータよりビットマップ画像データを作成し、および前記ビットマップ画像データに対して、検査ユニットの検査処理と同等の処理を実行して、検査処理の可否を前記繰返しパターン領域毎に判定する演算ユニットと、
抽出した前記繰返しパターン領域を検査領域として登録し、および前記検査処理の可否の判定結果を前記検査領域の検査条件として記録する記憶ユニットと、
前記記憶ユニットに登録された前記検査領域の中で、前記検査処理が可とする検査条件が設定された検査領域を検査対象として、前記検査処理により被検査対象物の有する異物ないしはパターン欠陥の位置を検出する検査ユニットと
を有することを特徴とする検査装置。
前記検査ユニットの検査処理と同等の処理が、前記検査ユニットに備わるセル比較検査と同等の処理であることを特徴とする請求項３記載の検査装置。
被検査対象物の有する異物ないしはパターン欠陥の位置を検出する検査装置と、
ＣＡＤ装置より被検査対象物に形成された回路レイアウトデータを受信するネットワークインタフェースと、
前記回路レイアウトデータから、回路レイアウト内の繰返しパターン領域を抽出し、前記繰返しパターン領域を含む回路レイアウトデータよりビットマップ画像データを作成し、および前記ビットマップ画像データに対して、前記検査装置の検査処理と同等の処理を実行して、検査処理の可否を前記繰返しパターン領域毎に判定する演算手段と、
抽出した前記繰返しパターン領域を検査領域として登録し、及び前記検査処理の可否の判定結果を前記検査領域の検査条件として記録する記憶手段と、
前記記憶手段に登録された前記検査領域および検査条件を、ネットワークを介して接続された前記検査装置に提供する出力手段とを有する装置管理ユニットとを有することを特徴とする検査システム。
前記検査装置の検査処理と同等の処理が、前記検査装置に備わるセル比較検査と同等の処理であることを特徴とする請求項５記載の検査装置。