JPH10104168A

JPH10104168A - 設計データに基づく図形データ展開装置

Info

Publication number: JPH10104168A
Application number: JP25498796A
Authority: JP
Inventors: Yasutada Isomura; 育直磯村; Hideo Tsuchiya; 英雄土屋
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-09-26
Filing date: 1996-09-26
Publication date: 1998-04-24
Also published as: US6285783B1

Abstract

(57)【要約】【目的】本発明は、ビット展開回路を多値化すること
で、見かけ上の回路の動作速度を向上させ、斜め線処理
におけろ誤差を改善して精度を向上させる図形データ展
開装置を提供する。【構成】図形設計データを読み込み、図形形状、図形位
置、図形寸法を解読し、その出力データを適当な寸法を
単位とするマス目に割り付けるに当たり、処理している
図形が存在するマス目ごとにそのマス目を占める割合を
求め、占有率データを出力する図形展開回路(119) と、
図形展開回路(119) が発生する占有率データをある一定
の範囲分保持するパターンメモリ(115) と、各マス目の
占有率データを読み出すパターンメモリ読み出し回路(1
21) とで構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、物体の欠陥を検査
する検査装置に関し、特に半導体素子を製作するときに
使用されるフォトマスクあるいはウエハなどの極めて小
さなパターンの欠陥を検査すろ装置、あるいは液晶基板
の欠陥を検査する装置に用いる図形データ展開装置およ
びそれを用いたパターン検査装置に関する。

【０００２】

【従来の技術】大規模集積回路（ＬＳＩ）の製造におけ
る歩留まりの低下の大きな原因の一つとして、デバイス
をフォトリソグラフィ技術で製造する際に使用されるフ
ォトマスクに生じている欠陥があげられる。最近では、
ＬＳＩの進歩に従つて形成されるパターンの形状も微細
となり、それに伴ってパターンの欠陥として検出しなけ
ればならない寸法も極めて小さいものとなっており、そ
の精度にもより精密さが要求されるようになってきてい
る。このような欠陥を検査する装置の構成方法として、
パターンを形成するときに用いられたパターン設計デー
タと実際に測定された測定データとを比較してパターン
欠陥を検出する装置がある。この装置においては、パタ
ーンを形成するときに用いられたパターン設計データを
展開して、比較する回路にデータを送るデータ展開回路
が必要になる。従来のデータ展開回路は、所定の階層構
造に従って記述されている設計データを一つ一つの図形
に展開し、所定の寸法を単位とするパターンのマス目
に、図形の形状および寸法に従って、“１”，“０”と
いったビットの有無で図形パターンを表現する、いわば
２値のビット展開を行うものである。

【０００３】このような２値のビット展開では、検査装
置により、例えば動作パラメータの一つとして決定する
パターンの展開グリッドの寸法と、パターン設計者が設
計データを作成する際に意図した設計グリッド寸法とを
一致させておくのが望ましい。なぜならば、両者の寸法
が異なると、例えば、図形パターンのエッジ部分が、装
置のビットパターンの展開グリッドの寸法で最大±１画
素の誤差が生じることになる。これにより、検査装置は
エッジ位置ずれを誤検出しやすくなる。誤検出を避ける
ために欠陥判定しきい値を甘くすると、今度は本来検出
すべき欠陥を見逃す恐れが生じる。

【０００４】一方、最近では、設計パターンを微細化す
る需要が高まっている。すなわち、設計グリッド寸法を
より小さくすることが必要になっている。本発明が対象
とする検査装置は、測定データと、その被測定データを
作成する際に用いた設計データとを比較するデータベー
ス比較型であり、パターンデータを発生する速度は、検
査装置の速度に大きく関与する。従来の２値のビット展
開では、設計データのグリッド寸法に合わせて装置のビ
ットパターンの展開グリッドの寸法を決めていたため、
同じ寸法の図形をビット展開する際に、展開グリッド寸
法が細かくなるほど、よりたくさんのビットで表現する
必要が生じるため、図形単位での処理時間を変えないた
めには高速なデータ処理回路を装備する必要がある。

【０００５】同様に、ビットパターンデータが大量にな
るにつれて、ビットパターンデータにフィルタ処理を施
す部分の回路規模も大きくする必要がある。このフィル
タ処理は、被検査パターンの光学像を取得する取得手
段、特に光学系やセンサの特性などに起因するぼやけを
模擬する手段であるが、従来の検査装置では、ほやけは
ビット展開された２次元ビットパターンデータの１０×
１０画素程度に点分布関数を畳み込み演算して求めてい
る。ここで、観測領域寸法が変わらないまま、設計デー
タのビット展開寸法が小さくなると、１０×１０だった
マトリックス構成を拡大する必要がある。

【０００６】また、パターンの展開においては、その展
開グリッドにパターンがあるかないかで、“１”，
“０”の展開をするが、そのビットパターンのマス目
は、Ｘ軸Ｙ軸に沿った線により、いわゆる碁盤目上に作
られている。従って、Ｘ軸Ｙ軸方向のみの線分により図
形が構成されていれば問題は起こらないが、斜め線があ
る場合には、マス目をちようど斜めに切ることになる。
その場合には、そのマス目は、本来厳密には、“０．
５”という値をとるべきであるが、２値の展開では、そ
れは不可能であるので、切り捨てて“０”にするか、切
り上げて“１”にするかのどちらかということになる。
どちらにしても、斜め線を持つ設計データを展開した場
合には、従来の“１”，“０”の数を数える方式では、
展開自体に若干の誤差を含んでいる。この問題について
は、特開平１−３０５３４４号のように直角二等辺三角
形を単位面積とすることが提案されているが、この場合
には、より多くのビットで図形を展開することになるた
め、相当の処理時間を要することになり、あまり現実的
ではない。そこで、パターンデータを展開する段階で、
“１”，“０”ではなく、多値の階調に展開することが
できれば、より精密さを持つ展開結果を高速に後段の比
較回路に送ることが可能となる。

【０００７】

【発明が解決しようとする課題】先に説明したように、
設計グリッド寸法が微細化するにつれて、設計データを
処理するビット展開回路およびフィルタ回路では高速で
大量のデータ処理が必要となる。しかし、従来の２値ビ
ットパターンデータにフィルタ処理を施す方式では、既
に改善の限界に達している。

【０００８】従って、本発明は、ビット展開回路を多値
化することで、見かけ上の回路の動作速度を向上させ、
かつ従来の回路が持っていた、斜め線処理におけろ誤差
を改善するという意味での精度を向上させる図形データ
展開装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明は、図形設計デー
タを読み込み、図形形状、図形位置、図形寸法を解読
し、解読出力データを適当な寸法を単位とするマス目に
割り付けるに当たり、処理している図形が存在するマス
目ごとにそのマス目を占める割合を求め、占有率データ
を出力する図形展開回路と、図形展開回路が発生する占
有率データをある一定の範囲分保持するパターンメモリ
手段と、各マス目の占有率データを読み出すパターンメ
モリ読み出し手段とを具備したことを特徴とする図形デ
ータ展開装置を提供する。

【００１０】前記図形展開手段は、読み込んだ図形の図
形形状が予め定義した基本図形の場合にはそのまま出力
し、基本図形を組み合わせた図形形状の場合には２つ以
上の基本図形に分割して出力する。

【００１１】前記パターンメモリ読み出し手段は、マス
目の占有率データを読み出した後、当該マス目に図形が
存在しないことを示すヌルデータを書き込む処理を同時
に行う。

【００１２】前記パターンメモリ手段は、前記パターン
メモリ手段に書き込む前に、同一座標のマス目に既に存
在する占有率データを読み戻し、読み戻したデータと、
新たに書き込むデータとの和を書き込む累積書き込み方
式を行う累積書き込み手段を有する。

【００１３】前記累積書き込み手段は、加算を行った結
果が所定のしきい値を越える場合には、そのしきい値を
書き込む上限クランプ機能を有する。前記図形展開手段
は多値レベルのビットパターンデータを発生する複数の
パターン発生回路を有し、前記パターンメモリ手段は前
記パターン発生回路とそれぞれ対をなす複数のパターン
メモリを有し、前記複数のパターン発生回路に効率よく
並列動作させるよう入力データを配分するデータ配分調
停手段と、複数個のパターンメモリを読み出す際に、同
一座標のマス目の値同土を加算して前記パターンメモリ
読み出し手段に出力するパターン合成加算手段とを有す
る。

【００１４】前記パターン合成加算手段は、加算を行っ
た結果が所定のしきい値を越える場合には、そのしきい
値を前記パターンメモリ読み出し手段に出力する上限ク
ランプ機能を有する。

【００１５】上記構成において、データ展開手段で展開
する量子化のマス目の寸法（展開グリッド寸法）を、設
計グリッド寸法と整数倍の関係に設定する。例えば設計
グリッド４×４画素を１つの展開グリッドと定義する。
そして、１展開グリッドのとる値（占有率データ）を０
〜１６と、発生すべきビットの数に対応させる。こうす
ることにより、従来は展開グリッドを１６ビット（４×
４ビット）の２次元平面ビットパターンとして取り扱っ
ていたものを、１展開グリッド内に存在するビットの数
に相当する数値として取り扱うようにする。

【００１６】本発明は、入力された図形形状、図形位
置、図形寸法をもとに、それを適当な寸法を単位とする
画素にｎ×ｎ階調に濃度表現する多値階調パターン発生
方法において、図形位置、図形寸法を単位画素のｎ分の
１以上の精度で入力することによって、その図形が、注
目する画素においてｎ×ｎの内のいくつ分を占有するの
かを算出して濃度表現する多値階調パターン発生方法を
提供する。

【００１７】多値階調の濃度値を算出する際に、その濃
度値を０．５刻みに表現する。本発明は、パターンが形
成された試料に適当な波長の光を照射し、受光素子によ
り受光されたパターン像に対応する測定データを取得す
る画像取得手段と、前記試料にパターンを形成するとき
に用いられたパターン設計データを格納している記憶手
段と、この記憶手段から読み出されたパターン設計デー
タをピクセルごとに展開するデー夕展開手段と、この手
段で展開されたデータにフィルタ処理を施して得たデー
タと前記測定パターンデータとを比較して前記試料に形
成されているパターンの欠陥有無を判定する判定手段と
を備えたパターン検査装置において、前記記憶手段は前
記試料に遮光パターンを形成するときに用いられた遮光
パターン設計データと位相シフトパターンとを形成する
ときに用いられた位相シフトパターン設計データとを座
標定義同一に、かつ識別可能に格納している場合に、デ
ータ展開手段で遮光パターン設計データを展開したデー
タと位相シフトパターン設計データを展開したデータ
を、その出力部分で演算を加えることによって、前記遮
光パターン設計データを展開して得たデータと前記位相
シフトパターン設計データを展開して得たデータとを座
標定義同一で出力することを可能にした。

【００１８】前記演算手段は、データ同士の演算をクロ
ムデータをｄ₁ 、位相シフトデータをｄ₂ 、係数を０＜
ｋ₁ ＜１，−１＜ｋ₂ ≦１として、ｋ₁ ｄ₁ ＋ｋ₂ ｄ₂
に従って行う。

【００１９】前記データ展開手段で得た展開データに対
して、位相シフトデータとして展開されたデータに所定
の加工を加えることによって、位相シフトマスクのパタ
ーン観測時に生じる特有の光学特性を模擬した展開結果
を得て後段の回路に送る。

【００２０】パターンメモリにクロムパターンを展開後
に、位相シフトパターンを続いて展開する際に、パター
ンメモリからいったん読み出したクロムパターンデータ
と新たに展開した位相シフトパターンデータの演算結果
をパターンメモリに新たに書き込む。

【００２１】前記データ展開手段のビットパターン発生
手段およびパターンメモリは、ビット列をパターンメモ
リに書き込む前に、同一座標に存在するビット列を読み
戻し、読み戻したビット列と、新たに書き込むビット列
との和を書き込む累積書き込み方式を行う。

【００２２】前記データ展開手段の累積書き込み手段
は、加算を行った結果が所定のしきい値を越える場合に
は、そのしきい値を書き込む上限クランプ機能を有す
る。前記データ展開手段のビットパターン発生手段およ
びパターンメモリを複数組設け、その複数個のビットパ
ターン発生手段に効率よく並列動作させるよう入力デー
タを配分するデータ配分調停手段と、複数個のパターン
メモリを読み出す際に、同一座標のビット列同士を加算
してパターンメモリ読み出し手段に出力するビットパタ
ーン合成加算手段とを設ける。

【００２３】前記ビットパターン合成加算手段は、加算
を行った結果が所定のしきい値を越える場合には、その
しきい値をパターンメモリ読み出し手段に出力する上限
クランプ機能を有する。

【００２４】

【作用】設計パターンデータを展開する段階で、
“１”，“０”ではなく、多値の階調に展開することに
より、より高速にかつ精度の高い展開結果を後段の回路
に送ることが可能となる。

【００２５】クロムパターン設計データと位相シフトパ
ターン設計データの両方のパターンの欠陥検出を同時に
実行できる。また、記憶手段に格納されている位相シフ
トパターンの設計データには、識別可能な情報、すなわ
ち位相シフトパターンの有無、位相シフトパターンの構
造や種類等を示す情報が付与されているので、この情報
をもとに検査方法やアルゴリズム等の変更が検査実行中
において随時実行可能となる。

【００２６】

【発明の実施の形態】本発明の一実施の形態である図形
データ展開装置のについて説明する。この実施の形態に
よると、入力される図形データは、適当な階層構造で記
述された最下層データに当たり、通常は、装置を制御す
る計算機のハードディスクなどに格納されており、装置
の動作に応じて、本図形データ展開装置の処理装置によ
り読み込まれる。

【００２７】即ち、本発明の図形データ展開装置で取り
扱う図形の種類としては、図１に示すような、Ｘ軸方
向、Ｙ軸方向、及び斜め４５度の線分よりなる図形を考
える。尚、４５度以外の斜線を含むような図形が存在す
る場合には、そのような図形を適当なアルゴリズムによ
って、前もって上述の図形に分割しておけばよい。

【００２８】図１において、図形ごとに付与した数は、
図形コードを示すものとする。また、各図形の原点は、
左下、すなわちＸ，Ｙ両座標について、当該図形が存在
するもっとも小さい値をもって原点としている。例え
ば、図形コード３の三角形の場合、位置２１がここでい
う原点である。

【００２９】本発明のプリプロセッサが読み込む図形デ
ータのフォーマットは、図２に示されている。この図か
らわかるように、図形データとして図形の種類、図形原
点の位置、縦横の長さが与えられる。

【００３０】第１の実施形態では、１つのマス目の占有
率を０／１６，１／１６，２／１６，…，１５／１６，
１６／１６の１７通り、すなわち０，１，…，１５，１
６の１７階調で表現することとする。ここでは、展開グ
リッド寸法は設計グリッド寸法の４倍とする。当然、さ
らに多階調にすることも可能であるし、より少ない階調
に展開する場合にも同様の手順で実現できる。

【００３１】展開グリッド寸法は、設計グリッド寸法の
４倍に設定したため、読み込んだ図形の原点、辺の長さ
は、展開グリッド寸法の４分の１単位で正確に記述され
ている。例えば、展開グリッド寸法（１マスの寸法）が
０．２μｍ刻み、設計グリッド寸法はその４分の１の
０．０５μｍであるとする。この時、図形の種類が、図
１の図形コード５の縦型の平行四辺形であり、図形原点
（ｘ，ｙ）、図形長ｌ1，ｌ2 （それぞれ、図形がＸ軸
方向にまたがる長さ、Ｙ軸方向にまたがる長さで定義す
るとする）とし、ｘ＝０．７μｍ，ｙ＝０．１５μｍ，
ｌ1 ＝０．５５μｍ，ｌ2 ＝１．１５μｍであったとす
る。その時、展開グリッド寸法で考えると、図形原点
（Ｘ、Ｙ）、図形長Ｌ1 ，Ｌ2 （それぞれ、ｘ，ｙ，ｌ
1 ，ｌ2 を０．２μｍで除算する）は、以下のような
る。

【００３２】

【数１】即ち、この図形は図３のような図形である。展開結果
は、図４のようになる。要するに、図形が各展開グリッ
ドを占有している率が、展開結果に反映される。

【００３３】以下に、具体的な多値デーダ発生方式につ
いて述べる。１つの展開グリッドの値を１７値の階調に
するに当たって、ある図形を描いたときに、各展開グリ
ッドを占有することが期待される値がいくらかを計算し
て、その結果をその展開グリッドの値としたいとする。
このとき、多値化するに当たっては、まず、図形の各頂
点が、展開グリッド内においてどの位置にあるのかを展
開グリッドの４分の１の精度で求める。これは、四角
形：図形原点（Ｘ，Ｙ）、横の長さＬ1 、縦の長さＬ2
および三角形：図形原点（Ｘ，Ｙ）、横の長さＬ1 が、
その展開グリッド寸法の４分の１の精度でわかれば、求
めることができる。設計グリッド寸法は、展開グリッド
寸法の４分の１の精度であるとしているので、図形の各
頂点の算出は可能である。基本的に、四角形の場合は
Ｘ，Ｙ，Ｌ１，Ｌ２、三角形の場合はＸ，Ｙ，Ｌ１が決
まれば、図形の各頂点の展開グリッドにおける位置が求
まり、図形周囲の展開グリッドの値がいくつになるか
は、一意に決定される。当然図形外周に当たらない内部
のマス目の値は１６である。本発明の図形データ展開装
置で用いる多値データ発生回路は、このような特性を利
用したアルゴリズムで実現される。

【００３４】例えば図５のようになるように、図形コー
ドが１の三角形で、図形原点（Ｘ，Ｙ）、図形長Ｌ1
が、それぞれ展開グリッド寸法で次のように与えられた
とする。

【００３５】

【数２】このときの展開結果は図６のようになるが、この場合、
図形の原点は、それが存在する展開クリッドの中におい
て（２／４，１／４）という座標にある。図形種類とこ
の情報だけで、この図形原点が存在する展開グリット
（１，１）の値は“２”であることが一意に決定される
（１６マスのうち２マス分を占有している）。また、そ
の１つ右の隣接展開グリッド（２，１）の値が“１２”
で、右上（２，２）が、“５”となることも一意に決ま
る。また、図形の右端での数値は、図形原点の展開グリ
ッドにおける位置及び図形長が、展開グリッド寸法の４
分の１の精度で分かるので、やはり−意に決定される。

【００３６】上述のように、例えば図５の形状の三角形
では、図形原点（Ｘ，Ｙ）、図形長Ｌ1 が１展開グリッ
ドの中においてどの位置に存在するかというと、Ｘ，
Ｙ，Ｌ1 のそれぞれについて、展開グリッド寸法以下で
ある（０／４，１／４，２／４，３／４）の４通りの可
能性があるので、４³ ＝６４通りのパターンしかない。
同様に四角形においては４⁴ ＝２５６通りの処理があ
る。実際には、以下に示すように、１展開グリッドに満
たない図形の処理等もあるので、より複雑である。

【００３７】即ち、図形が小さい場合、例えば、先述の
例題のように、図形コードが１の三角形で、図形原点
（Ｘ，Ｙ）、図形長Ｌ1 が、それぞれ以下のような展開
グリッド寸法で、図形データが与えられた場合には、図
７のようになる。

【００３８】

【数３】この場合には、前述の図５の時とは違い、図形原点が存
在する図形左下の展開グリッド（１，１）の値が、
“２”というところまではよいが、その隣（２，１）
が、“１２”で、その上（２，２）が、“５”であると
いう論理が成り立たなくなる。これは、本来展開グリッ
ドにおいて、図形の存在する左から２列目の展開グリッ
ド群の値は、図形原点の存在する展開グリッドにおい
て、図形原点がその展開グリッド内のどこに存在するか
ということにのみ依存するはずであるが、図形が小さい
ために、同時に右端の線分の影響も受けて値が決まるた
めに起こる。従って、このように小さい図形は、別に処
理しなければならないわけである。

【００３９】また、本発明の多値化方式では、図８の図
形のように、ある展開グリッド内を斜めに切る図形があ
った場合にも、展開グリッド座標（３，２），（４、
３）（図８で位置２２，２３に示す展開グリッド）の値
を理論値“８”として発生することができる。この展開
グリッドには、図形が完全に占有しているマス目が６つ
あり、斜めに切っているため半分占有しているマス目が
４つある。従つて、理論値は６＋４＊０．５＝８とな
る。しかし、従来のように“１”，“０”の展開を行う
とすれば、“０．５”という記述はできないので、この
展開グリッドに関しては、以下のようになる。

【００４０】０．５を切り上げた場合：６＋４＊１＝１００．５を切り捨てた場合：６＋４＊０＝６どちらにしても理論値“８”からずれた値が発生してし
まっていたわけである。つまり、従来の“１”，“０”
展開では、回避できなかった問題が本多値化方式では解
決できる。

【００４１】尚、特開平１−３０５３４４号で示されて
いるように、展開グリッドを斜め線を含むように二等辺
三角形で設定すれば、この問題を解決することはできる
が、処理速度を考えると現実的ではない。

【００４２】次に、第２の実施形態を説明する。この実
施形態では、図１のような図形を処理するに当たり、ま
ず図１０のような基本図形を用意し、それ以外の図形は
その基本図形に分割してから処理することとする。実際
の図形展開処理は、Ｙ軸方向（縦方向）にｍ展開グリッ
ドを１ワードとしてｎワード分の処理を行うような一括
処理をしながらＸ軸方向（横方向）に描いていくことと
するため、便宜上、ここでは基本図形を図１０に示すよ
うに選んでいる（ｍ，ｎは適当な整数）。この基本図形
の処理シーケンスを用意することにより、すべての図形
を展開処理することができる。例えば、図１１のような
平行四辺形の場合、この平行四辺形を図１２のように直
角二等辺三角形、長方形、直角二等辺三角形に分割して
処理する。また、Ｙ軸に関して対称な図形は、展開して
いく方向をＸ軸に関して、逆方向にすればよい。もちろ
ん、考えられるすべての図形に対して、処理シーケンス
を別々に用意しても実現可能であることはいうまでもな
いが、このように基本図形というものを用意した方が、
ハード装置の効率がよい。

【００４３】上述した本発明の図形処理は、限られたパ
ターンをＲＯＭ等に予め書き込んでおく、テーブル参照
方式により実現される。このテーブル参照方式を実現す
るハード構成が図９に示されている。

【００４４】即ち、図９に示す図形データ展開回路によ
ると、図形コード、図形原点Ｘ，Ｙおよび図形長Ｌ1 ，
Ｌ2 が複合図形分割部１１０に入力される。この複合図
形分割部１１０は、入力された図形コードに対応する図
形を基本図形に分割する。複合図形分割部１１０を介し
た図形原点Ｘ，Ｙおよび図形長Ｌ1 ，Ｌ2 は初期パラメ
ータ計算部１１１およびパラメータアドレス制御部１１
２に入力される。パラメータアドレス制御部１１２は図
形原点Ｘ，Ｙおよび図形長Ｌ1 ，Ｌ2 と共に図形コード
を受けることにより、図形のパラメータアドレスを行
う。

【００４５】図形処理シーケンサ１１３は複合図形分割
部１１０からの図形コードと初期パラメータ計算部１１
１の初期パラメータを受けて図形処理シーケンスを実行
する。ＲＯＭ１１４には所定のパターンが予め書き込ま
れ、初期パラメータ計算部１１１およびパラメータアド
レス制御部１１２からの信号によりアドレス指定され、
所望のパターンが読み出され、パターンメモリ１１５に
記憶される。

【００４６】上述のようにして発生した図形の多値デー
タは、パターンメモリに書き込まれ、必要に応じて、読
み出される。次の第３の実施形態では、第１及び第２の
実施形態で発生したパターンをメモリに書き込むことに
ついて説明する。

【００４７】本発明の図形処理においては、多値のデー
夕を発生させているので、パターンは、同一の展開グリ
ッドに複数のパターンが存在する場合もあるので、図１
３のように、書き込んであるデータを一度読み出して、
それと新たに発生したデータを加算器１１６において加
算して、再び、パターンメモリ１１５に書き込む必要が
ある。

【００４８】ここまでは、多値化する際に、０から１６
の１７階調でのみ考えてきたが、これでは、例えば、８
つの三角形が組み合わさってできた、正方形（図１４）
などの場合に、その中心部の座標が、その展開グリッド
において、どの位置に存在するかによって、中心展開グ
リッド（図１４では（４，３））の値は、１６から２０
の値をとり得る。図１４の場合には、“２０”になる。
この問題は、１６以上の値は、すべて１６として扱えば
問題はないが、同様の例題で、できあがった正方形の４
隅において、その展開グリッドにおける位置によって
は、本来期待される値より、１大きくなってしまう。図
１４の図形の展開グリッド座標（２，０）では、本来
“３”となるべきとこるが、丸数字１の図形で“３”、
丸数字２の図形で“１”が発生して、２つの図形の合計
として表すと“４”になってしまうことが分かる。これ
は、本当は、０．５という値をとるベきところを四捨五
入して、１としたためこの状況が、２つ以上の図形で重
なると、こういう現象が起きるわけである。この本来期
待される値よりも大きくなってしまう現象を回避するた
めには、内部精度を上げて、内部的に、０．５を取り扱
えるようにすれば良い。そのようにすれば、図１４の
（２，０）の展開グリッドにおいても丸数字１の図形で
“２．５”、丸数字２の図形で“０．５”が発生して、
合計“３”という理論値が得ることができる。

【００４９】第４の実施形態では、第１及び２の実施形
態で発生し、パターンメモリ１１５に書き込まれたパタ
ーンデータを読み出すことについて説明する。パターン
は、パターンメモリ１１５に書き込まれ、読み出された
後、また次のデータを書き込まれるというように使い回
される。そこで、パターンを読み出した後は、パターン
メモリ１１５をクリアしなければならない。そのため、
パターンを読み出した後は、そこにパターンが存在しな
いことを示すヌルデー夕が書き込まれる。

【００５０】第５の実施形態では、図形が重なっていた
場合についての処理を説明する。展開グリッドの値が上
限値を越える場合には、図１５のように、この上限値を
越えた分については振幅を制限する回路、即ちリミッタ
回路１１７が付随され、これにより図形の重なりによる
問題を解決している。

【００５１】第６の実施形態では、パターンの発生速度
を上げるために、図１６のようにパターン発生回路１１
８及びパターンメモリ１１５を複数組み用意し、それら
を並列動作させる。この場合には、階層構造展開回路１
１９で、図形ごとのデータにまで展開したものを複数の
パターン発生回路１１８に効率よく並列動作させるよう
に入力データを配分させるデータ配分調停回路１２０が
設けられる。なお、パターンメモリ１１５に記憶された
データはパターン読出し回路１２１によって読み出され
る。

【００５２】第７の実施形態では、パターン発生回路１
１８を複数系統用意した場合のパターンの読み出しにつ
いて説明する。パターンを読み出す際には、同一座標の
パターンデータ同士を加算して、読み出すことになる
が、その時に前述のように一定のしきい値を越えた場合
には、加算回路１２２の後段に図１７のようにしきい値
を越えた分について振幅を制限するリミッタ回路１１７
が設けられる。これによって、第５の実施形態と同様の
図形の重なりによる問題が解決できる。

【００５３】上述した実施例によると、設計パターンデ
ータを展開する段階で、“１”，“０”ではなく、多値
の階調に展開することにより、より高速にかつ精度の高
い展開結果を後段の回路に送ることが可能となり、検査
装置全体としての性能を高めることができる。

【００５４】次に、第８の実施形態として、上述した実
施例において多値を発生させる方法について説明する。
例えば、図１８のように、図形コードが２の三角形で、
図形原点（Ｘ，Ｙ）、図形長Ｌｌ（＝Ｌ２）が、それぞ
れ展開グリッド寸法で次のように与えられたとする。

【００５５】Ｘ＝１．５０，Ｙ＝１．２５，Ｌ１＝３．７５この場合、展開結果は図１９に示すようになるが、図形
の原点は、それが存在する展開グリッドの中において
（２／４，１／４）という座標にある。図形種類とこの
情報だけで、この図形原点が存在する展開グリッド
（１，ｌ）の値は“６”であることが一意に決定される
（１６マスのうち６マス分を占有している）。また、そ
の１つ上の隣接展開グリッド（１，２）の値が“８”
で、右（２，１）が、“１２”となることも一意に決ま
る。また、図形の右端での数値は、図形原点の展開グリ
ッドにおける位置及び図形長が、展開グリッド寸法の４
分の１の精度で分かるので、やはり一意に決定される。
つまり、展開グリッド単位で考えて、図形原点，図形寸
法の値の小数点以下の数値のみにより、その図形を形成
する線分上のグリッドの値が決まる。しかし、実際に
は、１展開グリッドに満たない図形の処理等もあるの
で、より複雑である。

【００５６】即ち、図形が小さい場合には、例えば、先
の実施形態のように、図形コードが２の三角形であり、
図形原点（Ｘ，Ｙ）および図形長Ｌ１が、それぞれ展開
グリッド寸法で次のように与えられると、結果は図２０
のようになる。

【００５７】Ｘ＝１．５０，Ｙ＝１．２５，Ｌ１＝１．２５この場合には、図１９とは違い、図形原点が存在する図
形左下の展開グリッド（１，１）の値が、１６１という
ところまではよいが、その上（１，２）が、“８”で、
その右（１，２）が、“１２”であるという論理が成り
立たない。従って、このように小さい図形は、別に処理
しなければならないわけである。

【００５８】ここまでは、多値化する際に、０から１６
の１７階調でのみを考察してきたが、これでは、例え
ば、８つの三角形が組み合わさってできた、正方形（図
１４）などの揚合に、その中心部の座標が、その展開グ
リッドにおいて、どの位置に存在するかによって、中心
展開グリッド（図１４では（４，３））の値は、１６か
ら２０の値をとりうる。図１４の場合には、“２０”に
なる。この問題は、１６以上の値は、すべて１６として
扱えば問題はないが、同様の例題で、できあがった正方
形の４隅において、その展開グリッドにおける位置によ
っては、本来期待される値より、１つ大きくなってしま
う。図１４の図形の展開グリッド座標（２，０）では、
本来“３”となるべきところが、丸数字１の図形で
“３”、丸数字２の図形で“１”が発生して、２つの図
形の合計として表すと“４”になってしまうことが分か
る。これは、本当は、０．５という値をとるベきところ
を四捨五入して、１としたためこの状況が、２つ以上の
図形で重なると、こういう現象が起きるわけである。こ
の本来期待される値よりも大きくなってしまう現象を回
避するためには、内部精度を上げて、内部的に、０．５
を取り扱えるようにすれば良い。そのようにすれば、図
１４の（２，０）の展開グリッドにおいても丸数字１の
図形で“２．５”、丸数字２の図形で“０．５”が発生
して、合計“３”という理論値が得ることができる。

【００５９】次に、第９の実施形態として、パターンを
形成するときに用いられたパターン設計データと実際に
測定された測定データとを比較してパターン欠陥を検出
する試料検査装置を説明する。

【００６０】図２１に示される試料検査装置では、顕微
鏡等を用いてフォトマスク２０１に形成されているパタ
ーンが拡大され、この拡大パターンが図２２に示すよう
に細長い短冊状に分割され、この分割部分が、例えばテ
ーブル２０２が動かされることによって連続的に走査さ
れ、この走査によって得られるデータによって検査され
る。

【００６１】具体的には、ＸＹθテーブル２０２上にフ
ォトマスク２０１が載置され、適切な光源２０３によっ
てフォトマスク１に形成されているパターンが照射され
る。フォトマスク２０１を透過した光は拡大光学系２０
４を介して、フォトダイオードアレイ２０５に入射す
る。従って、フォトダイオードアレイ２０５上にパター
ンの光学像が結像される。フォトダイオードアレイ２０
５上に結像されたパターンの像は、フォトダイオードア
レイ５によつて光電変換され、さらにセンサ回路２０６
によってＡ／Ｄ変換される。このセンサ回路２０６から
出力された測定パターンデータは、位置回路７から出力
されたＸＹθテーブル２上におけるフォトマスク２０１
の位置を示すデータとともに比較回路２０８に送られ
る。

【００６２】一方、磁気ディスク２０９には、後述する
ようにフォトマスク２０１へのパターン形成時に用いた
パターン設計データが格納されており、この磁気ディス
ク２０９から制御計算機２１０を通してデータ展開回路
２１１に読み出される。この場合、展開回路２１１は、
後述する手法に従ってデータを展開し、このデータを比
較回路２０８に送る。比較回路２０８は、送られてきた
図形のデータに適切なフィルタ処理を施して多値化デー
タにする。これはセンサ回路２０６から得られた測定パ
ターンデータは、拡大光学系２０４の解像特性やフォト
ダイオードアレイ２０５のアパーチャ効果等によってフ
ィルタが作用した状態にあるため、設計側のデータにも
フィルタ処理を施して、測定パターンデータに合わせる
ためである。比較回路２０８は、測定パターンデータと
適切なフィルタ処理の施された設計データとを適切なア
ルゴリズムに従って比較し、一致しない場合には、欠陥
有りと判定している。

【００６３】上記のような試料検査装置において、集積
度の高いＬＳＩの出現に伴って光転写装置の解像度をさ
らに向上させるために、フォトマスクに光の干渉を利用
する位相シフトパターンが設けられる。すなわち、フォ
トマスク２０１に形成されるパターンは、図２３に示す
ように周辺パターン２２１と回路パターン２２２とに分
けられる。回路パターン２２２は、さらにロジックコン
トローラ部２２３とメモリ部２２４とに分けられる。メ
モリ部２２４には、特に微細パターンの形成が要求さ
れ、この部分に位相シフトパターンを形成することが必
要となっている。通常のフォトマスクは、ガラス基板の
表面に遮光機能のあるクロム層を所定のパターン（以後
クロムパターンと呼ぶ）に設けたものとなつている。位
相シフトパターンは、通常、ＳｉＯ2 などの遮光性材料
で形成される。位相シフトの構造には種々の方式が考え
られており、図２４（ａ）に示すレベソン方式、図２４
（ｂ）に示す補助パターン方式、図２４（ｃ）に示すエ
ッジ強調方式、図２４（ｄ）に示すクロムレス方式、図
２４（ｅ）に示すハーフトーン方式などがある。尚、こ
れらの図において２２５はガラス基板を示し、２２６は
クロムパターンを示し、２２７は位相シフトパターンを
示している。このようにクロムパターンと位相シフトパ
ターンとを混在したフォトマスクのような試料につい
て、両方のパターンの欠陥を同時に検出できるように本
発明の実施例においては、磁気ディスク２０９に格納さ
れるパターンデータおよびデータ展開回路２１１に改良
がなされている。

【００６４】すなわち、磁気ディスク２０９には、フォ
トマスク２０１に図２４に示したようにクロムパターン
２２６および位相シフ卜パターン２２７を形成するとき
に用いたパターン設計データが、座標定義同一に格納さ
れている。このパターン設計データは、図２５に示すよ
うに図形原点、図形の辺の長さなどのほか、位相シフト
パターン２２７を表す図形デー夕には、位相シフトパタ
ーンの有無や種類などを定義する識別データおよび展開
回路２１１の動作モードを指定する属性データ等が付与
されている。この情報によって、クロムパターン２２６
だけの揚合、位相シフトパターン２２７だけの場合、両
者が混在してじる場合の検査アルゴリズム、各種検査に
必要な設定値の変更を自動的に行なわせる。この変更の
方法は、データ展開回路２１１自身が上記属性データを
読み取って自動で行うことや、このデータ展開回路２１
１を制御する制御計算機、あるいは上記磁気ディスク２
０９を装備している計算機が読み取ってデータ展開回路
２１１にコマンドとして設定するなどの方式が可能であ
る。

【００６５】磁気デイスク２０９からデータ展開回路２
１１へのデータ転送は、ストライプと呼ぶ短冊状ごと、
あるいは、セルと呼ぶ適切な領域ごとに行われる。デー
タ展開回路２１１は、転送されたデータをデータの階層
構造に従って展開し、後述するパターンメモリに格納
し、検査の進行に伴ってパターンメモリから読み出して
後続回路に出力する。

【００６６】一般的に、本発明が対象とする、この種の
半導体の設計データは、くり返しパターンや共通に配置
するパターンを効率良く記述するために適当な階層構造
を採用することが多い。この場合、クロムパターンのデ
ータと位相シフトパターンのデータの混在の仕方には、
様々な形態が考えられる。一つの例は、磁気ディスク２
０９に格納されている段階から、完全に別ファイルとし
て取り扱われる場合が容易に考えられる。

【００６７】本発明においては、試料検査装置の検査方
式について種々の方式を説明する。まず、第１の方式で
は、図２６に示すように、クロムパターン用のデータ展
開回路２４１と位相シフトパターン用のデータ展開回路
２４２が設けられ、計算機がファイルを取り扱う際に上
述の識別を行い、それぞれの回路に転送し処理を行う。

【００６８】即ち、図２６において、クロムパターン用
データ展開回路２４１に対応するデータメモリ２７０
は、計算機２１０からの転送データを一時的に格納する
ためのバッファとして機能する。階層展開回路２７１は
データメモリ２７０からデータを読み取り、データの階
層構造を展開し、多値レベルのビットパターンを発生す
るビットパターン発生回路２７２に出力する。ビットパ
ターン発生回路２７２が発生した、多値のビットパター
ンデータはパターンメモリ２５４に格納される。パター
ンメモリ２５４はリングバッファ構造になっており、パ
ターン読み出し回路２５５の読み出しに応じて順次展開
を進めるように構成されている。バッファのサイズは、
展開パターンの図形密度による展開速度の変動を吸収す
る程度の一定のパターン範囲を保持する程度確保すれば
良い。

【００６９】位相シフトパターン用データ展開回路２４
２は、多値レベルのビットパターンを発生するビットパ
ターン発生回路２７３が、クロムパターン用データ展開
回路２４１と異なる振幅特性を持たせている点に特徴が
ある。すなわち、クロム図形は０〜１００、ハーフトー
ン膜は７０などとする。

【００７０】さらに具体的には、クロムパターン用デー
タ展開回路２４１では、図２７に示すようなクロム膜２
２６にガラス基板部分２２５が露出している部分が記述
されたデータの展開処理を行い、ガラスパターン部分は
“１００”という値になり、クロムパターン部分は
“０”という値がパターンメモリ２５４に展開される。
また、位相シフトパターン用データ展開回路２４２は、
図２７のクロム膜２２６に位相シフトパターン膜部分２
２７が記述されたデータの展開処理を行い、ハーフトー
ン膜がある部分は“０”、そしてガラスパターン部分は
“７０”という値がパターンメモリ２５４に展開され
る。そしてどちらの展開回路のビットパターン発生回路
２７２，２７３とも、パターンエッジの量子化誤差を抑
えるために、パターンエッジやパターンコーナの位置に
応じた適切な中間階調の値を発生させる機能を持ってい
る。

【００７１】パターン読み出し回路２５５は、クロムパ
ターン用のパターンメモリ２５４と位相シフトパターン
用パターンメモリを、座標が同期するよう読み出し、そ
の際に演算回路２５７で次の演算を行わせている。ここ
では、堀込み型ク位相シフトデータを取り扱う場合を図
２８を参照して説明する。

【００７２】この堀込み型の揚合、クロムの上にシフタ
を張り付けた後、クロムもシフタも乗っていないガラス
部分を削った後、シフタをはがすことによって処理が終
了している。

【００７３】図２８において、元のガラス部分とガラス
を彫り込んだ部分は、どちらもガラスであることにかわ
りはない。従つて、このフォトマスクに光を当てた場
合、位相が変わるだけで、その透過光量は、元のガラス
部分とガラスを彫り込んだ部分とで、基本的には、同じ
になるはずであると考えられていた。しかし、本来の露
光波長と異なる波長の光で検査した場合、パターンの間
隔が非常に狭い場合には、その限りではなく、ガラスを
彫り込んだ部分の方が、若干その振幅が小さくなること
が分かった。そこで、そのような、位相シフトデータに
対応するため、次のような処理を施す。すなわち、演算
回路２５７ではクロムパターンデータから位相シフトパ
ターンデータを減じる処理を施す。この際に、適当な振
幅結果となるようにクロムデータをｄ1 、位相シフトデ
ータをｄ2 、適当な係数：ｋ1 ，ｋ2 とした場合にｋ₁ ｄ₁ − ｋ₂ ｄ₂ （２）なる演算を行う。また、結果がマイナスの値になる場合
には零にクランプする機能も用意されている。従つて、
上述の演算によって、所望の特性を得ることができるわ
けである。

【００７４】また、パターンメモリへの書き込みは以前
に説明した図１３に示すような構成を採ることでより実
用的になる。すなわち、新たに書き込もうとする座標領
域のパターンメモリのデータを一回読み出して、この読
出しデータと書き込むデータとを加算してから、メモリ
に書き込む。これは、実際のパターンメモリは複数画素
を一括して、並列に取り扱うと構成が容易になることに
よる。

【００７５】ここで、もし図形が重なつて記述されてい
たとすると図１３の構成のままではガラスパターン部分
は“１００”という値を超過してしまう。そこで図１５
に示すように、それを越えた分については振幅を制限す
る回路を付随させることによって、図形の重なりによる
問題を解決できる。

【００７６】ビットパターン発生回路２７２，２７３に
よるパターンメモリ２５４への書き込みは、検査装置の
所定の検査速度に対して充分に高速に動作するよう設計
されている。すなわち、パターン読み出し回路２５５
は、常に後続の比較回路２０８からのデータ要求を待機
するよう動作し、パターンメモリ２５４にはパターンが
展開され、リングバッファがフルの状態になるよう動作
する。また、このパターンメモリ２５４は読み出された
後はデータが不要となるため、読み出しと同時にゼロク
リアする機能が設けられている。

【００７７】以上の過程で合成され読み出されたデータ
は、比較回路２０８に送られる。比較回路２０８は送ら
れてきたデータに適切なフィルタ処理を施して、さらに
詳細な多値データにしたうえで、センサ回路２０６から
送られる観測データと比較判定アルゴリズムを適用して
欠陥判定を行う。なお、センサ回路２０６と比較回路２
０８の間でセンサ特性を補正したり、上述の設計データ
を処理したことに対応するオフセット処理や、クランプ
処理を実施できるようにしておくことも実用性に富む構
成である。

【００７８】以上の説明では、クロムパターンのデータ
と位相シフトパターンのデータの混在の仕方の一例とし
て、磁気ディスク２０９に格納されている段階から、完
全に別ファイルとして取り扱われる場合を説明した。し
かし、上述のような、くり返しや共通配置を記述するた
めには、階層構造の適当な階層において、クロムパター
ンと位相シフトパターンの混在を許容する取り扱いも合
理的な方法といえる。

【００７９】また、本発明のデータ展開回路２１１で
は、データ記述の階層毎に入出力インターフエースを備
えた概略展開、詳細展開といったパイプライン状の回路
構成を基本とし、階層の段数が複雑な場合には、回路の
構成段数もこれに応じた複数の段数の階層構成を採用す
るようにする。

【００８０】この場合に、クロムパターンデータと位相
シフトパターンデータが、第ｎ番目の階層以下は別々に
記述されて、この階層以上はクロムパターンと位相シフ
トパターンを一体の構造として取り扱うよう記述されて
いることが考えられる。

【００８１】そこで本発明の第２の検査方式として、上
記第ｎ番目の階層まで混在したデータが流れて、ｎ番目
の階層で識別を行い、当該階層以下の処理を行う部分を
クロムパターンデータ専用の回路と位相シフトパターン
データ専用の回路を設け、それを並列化することによっ
て、クロムパターンデータと位相シフトパターンデータ
が磁気ディスク２０９に格納されている単一のファイル
内に混在している場合にも処理することが可能とする方
式を図２９を参照して説明する。

【００８２】本発明の検査装置に読み込ませるデータ
は、図２５に示すようなフォーマットにより、クロム部
分の図形には“Ｃ”、ハーフトーン部分の図形には
“Ｈ”なる符号が付加されていることで識別を行えると
ころが、図２のデータフォーマットと異なる。これは、
図２７の断面形状のクロム−ハーフトーン混在パターン
部分を想定したものである。

【００８３】図２９のデータ識別回路２５１は上記ｎ番
目の階層を展開する部分に具備されるもので、識別され
た階層データは、第１の実施例で説明したクロムパター
ン発生回路２４１および位相シフトパターン２４２にそ
れぞれ導かれる。これ以降のパターンメモリへの書き込
み動作、パターンメモリ読み出し回路２５５、演算回路
２５７の動作などは第１の検査方式と同様である。

【００８４】上述の第２の検査方式では、クロムパター
ンデータと位相シフトパターンデータが混在している場
合の両者の頻度が極端に異なる場合、頻度が少ないデー
タ用の回路が休んでいるにも関らず頻度が高いほうの回
路の処理能力で全体の展開速度を律速することになる。
このため、全体の回路を効率的に運用するにはクロムパ
ターンデータ用回路と位相シフトパターンデータ用回路
の区別をやめて、どちらのデータでも処理できる構成を
採ることもできる。

【００８５】この構成が第３の検査方式として図３０に
示されている。これによると、データメモリ２７０に
は、クロムパターンと位相シフトパターのデータが識別
可能なように格納されており、データメモリを読み出し
たデータは、識別回路２５１が図２５に示フようなフォ
ーマットにより、クロム部分の図形には“Ｃ”、ハーフ
トーン部分の図形にば“Ｈ”なる符号が付加されている
ことで識別し、図形毎に振幅調整回路２５２が振幅（明
るさ）を決定する。例えばクロム図形は０〜１００で、
クロムの遮光膜は０、ガラス部分は１００と定義する。
一方、位相シフトパターンの場合は−３０〜０として、
ハーフトーン膜部分は−３０、ガラス部分は０と定義す
る。

【００８６】ビットパターン発生回路２５３は、ビット
展開した結果が前記振幅調整回路２５２で決定された振
幅のデータを発生し、ビットパターンメモリ２５４に書
き込む。本方式の場合、図２８に示すようにクロムーガ
ラス図形のガラス部分は“１００”という値になり、位
相シフトマスクのハーフトーン膜がある部分は“−３
０”といつた値がパターンメモリに書き込まれる。

【００８７】なお、パターンメモリへ書き込む際には、
図１３のように、書き込もうとする領域のメモリ内のデ
ータを一回読み出して、それと書き込むデータとを加算
してから、メモリに書き込む構成は上記第１、第２の方
式と同様である。

【００８８】この構成を採ることで、クロムパターンの
図形（ガラス部分）に位相シフトパターンの遮光膜が重
なる部分は、まず“１００”という値が書き込まれて、
次に“−３０”といった値がパターンメモリに書き込ま
れる。この“−３０”が書き込まれる際に読み出して加
算するため、結局“７０”がパターンメモリに記録され
る。書き込まれる順序が逆で一時的にマイナスの値が書
き込まれることも許容する。

【００８９】本方式の場合では、ハーフトーン、クロム
双方についてパターンを発生させてメモリに書き込むの
で、最終的な累積値が上限値（この場合には１００）を
越えたり、下限値（この場合は０）を下回る場合にも、
図１５のように、それを越えた分については振幅を制限
する回路を付随させることによって、図形の重なりによ
る問題を解決できる。

【００９０】本発明の試料検査装置のビットパターン発
生回路では、階層構造に応じてデータを展開するデータ
展開回路に比べて、個々の図形パターンを発生する部分
の処理時間が掛るため、第６の実施形態で説明した図１
６に示すようなパターン発生回路１１８およびパターン
メモリ１１５を並列化してスループットを向上すること
が可能である。

【００９１】この場合には、階層構造展開回路で、図形
ごとのデータにまで展開したものを複数のパターン発生
手段に効率よく並列動作させるように入力データを配分
させるデータ配分調停回路１２０を設ける。

【００９２】ここで用いる複数のバターン発生回路１１
８、および、それぞれのパターン発生回路１１８に対応
するパターンメモリ１１５は、クロムパターンと位相シ
フトバターンを混在して展開できるもので構成すること
もできる。また、上記第２の方式で説明した図２９のよ
うに、クロムパターン用のパターン発生回路２４１と、
位相シフトパターン用のパターン発生回路２４２の両方
を適当な数ずつ用意して、図１６の調停回路１２０には
図２９のデータ識別回路２５１の機能を兼ね備えるよう
にすることも可能である。

【００９３】本方式のパターン読み出し回路１２１は、
複数系統のパターンメモリ１１５を読み出す際に、同一
座標のパターンデータ同士を加算して、読み出すように
する。具体的には図１７に示すように演算回路１２２と
リミッタ回路１１７とから成る合成機能を用意する。演
算回路１１７は同一座標のパターンデータ同士を加算す
るものであり、リミッタ回路１１７は、上記第１の方式
で説明した通り、所定の振幅を越えた分について振幅を
制限する回路である。これによって、図形の重なりによ
る問題が解決できる。

【００９４】次に、第５の検査方式として、図３１の、
第１の位相シフト膜と第２の位相シフト膜のように、位
相シフト膜２種とクロム膜が混在し、ガラスの明るさが
“１００”、Ａ種位相シフト膜部分の明るさが“７
０”、Ｂ種位相シフト膜部分の明るさが“３０”、クロ
ム膜の明るさが“０”とする場合の対応構成を説明す
る。

【００９５】図３０の回路構成において、識別回路２５
１はクロム膜と位相シフト膜の２種の膜を識別すること
になる。データ識別回路２５１は、ガラス−クロム図形
の場合には０〜１００の振幅とするよう振幅調整回路２
５２に指示し、Ａ種位相シフト膜の図形の場合には−３
０〜０の振幅とするよう、さらにＢ種位相シフト膜の図
形の場合には−７０〜０の振幅とするよう振幅調整回路
２５２に指示する。

【００９６】これ以降のパターン発生回路２５３とパタ
ーンメモリ２５４の動作構成は上記第３の方式で説明し
たことと同様である。尚、パターンの発生回路を３系統
用意して、第１及び第２の方式のように実現することも
可能である。また、本方式の場合でもスループット向上
のために、上記第４の方式で説明した、複数のバターン
発生回路、および、それぞれのパターン発生回路に対応
するパターンメモリを並列に装備してパターンメモリを
読み出し時に合成処理する方法を併用することも可能で
ある。

【００９７】以上説明した各検査方式は、本発明の趣旨
を逸脱しない範囲で更に変形可能である。たとえば、計
算機からデータを受信する部分に大容量のバッファメモ
リを具備し、さらにバッファを複数用意してダブルバッ
ファの原理で交互に運用したりする。または、以上説明
した各構成回路間の随所にバッファメモリを設ける。パ
ターンを読み出した結果にオフセットを重畳して、光振
幅特性をより良く模擬しようとすることなどは、いずれ
も本発明の応用として、実用的な変形例である。

【００９８】また、以上の説明では、試料検査装置は、
光源から発射された光を試料に透過させて観測した場合
を説明したが、本発明のデータ展開回路は、試料からの
反射光を観測する方式であっても、振幅のダイナミック
レンジや明暗を定義し直すことで適用可能である。

【００９９】

【発明の効果】上述した本発明の図形データ展開装置に
よると、設計パターンデータを展開する段階で、
“１”，“０”ではなく、多値の階調に展開することに
より、より高速にかつ精度の高い展開結果を後段の回路
に送ることが可能となり、検査装置全体としての性能を
高めることができる。

【０１００】また、本発明の試料検査装置によれば、フ
ォトマスクにパターンを形成する際に用いられたクロム
パターンの設計データと位相シフ卜パターンの設計デー
タとを用いることによってクロムパターンと位相シフト
パターンの欠陥検査を同時に行うことができる。位相シ
フトマスクは全面が位相シフトパターンを持った構造で
はなく、パターン線幅が非常に細かい部分あるいは、繰
り返しパターンの多く含まれる部分に形成される。すな
わち、クロムパターンのみの部分とクロムパターンと位
相シフトパターンが混在している部分との領域に分かれ
て１枚のフォトマスクが製作されている。従つて、読み
出された設計データ中に位相シフトパターンデータが存
在しているか否かによって検査方法の変更が検査実行中
随時可能である。また、クロムパターンのみのフォトマ
スクあるいは位相シフトパターンのみのフォトマスクで
も独立に検査が可能である。さらに位相シフトの構造に
あった必要な検査アルゴリズムを選択することも可能で
あり、様々な検査の要求に合わせたより実用度の高い試
料検査装置を最小限度の回路の追加で実現できる。

【図面の簡単な説明】

【図１】本発明の図形データ展開装置に適用される種々
の図形を示す図。

【図２】図形データ展開装置に与えられる図形データの
フォーマットを示す図。

【図３】図形展開に使用される図形の一例を示す図。

【図４】図３の図形を展開した結果を示す図。

【図５】図形展開に使用される図形の他の例を示す図。

【図６】図５の図形を展開した結果を示す図。

【図７】図形展開に使用される図形の他の例を示す図。

【図８】図７の図形を展開した結果を示す図。

【図９】本発明の図形データ展開装置のハード構成を示
す図。

【図１０】基本図形を示す図。

【図１１】図形展開のために与えられた図形の一例を示
す図。

【図１２】図１１の図形をプリプロセッサに与えるとき
の図形データの一例を示す図。

【図１３】パターンデータをパターンメモリに書き込む
回路の一例を示す図。

【図１４】複数の図形が組合わさった図形の一例を示す
図。

【図１５】パターンデータをパターンメモリに書き込む
回路の他の例を示す図。

【図１６】並列処理によりパターンを発生する回路の説
明図。

【図１７】パターンデータをパターンメモリから読み出
す回路の一例を示す図。

【図１８】本発明において多値を発生させる方法を説明
するための図形展開のために与えられた図形の一例を示
す図。

【図１９】図１８の図形を展開した結果を示す図。

【図２０】本発明において多値を発生させる方法を説明
するための図形展開のために与えられた図形の他の例を
示す図。

【図２１】本発明の一実施形態に関わるパターン検査装
置の構成を示す図。

【図２２】パターン検査装置の検査方法の説明図。

【図２３】フォトマスク上のバターン形成領域の説明
図。

【図２４】位相シフトマスクの種々の構造の説明図。

【図２５】磁気ディスクに格納されている図形データの
一例を示す図。

【図２６】クロムパターンおよび位相シフトパターンを
合成する方式を用いたパターン検査装置の構成を示す
図。

【図２７】クロムパターンおよび位相シフトパターンが
混合しているフォトマスクを示す図。

【図２８】堀込み型の位相シフトマスクの場合の展開方
法についての説明図。

【図２９】並列処理によりパターンを発生する回路の説
明図。

【図３０】クロムパターン、位相シフトパターン専用の
パターン発生回路を有するデータ展開装置の構成を示す
図。

【図３１】３種類以上のデータが存在するときの明るさ
信号を説明する図。

【符号の説明】

１１５…パターンメモリ１１６…加算回路１１７…リミッタ回路１１８…可変振幅パターン発生回路１１９…階層構造展開回路１２０…調停回路１２２…加算回路２０５…フォトダイオードアレイ２０６…センサ回路２０７…位置回路２０８…比較回路２１０…制御計算機２１１…データ展開回路２２１…周辺パターン２２２…回路パターン２２３…コントローラパターン２２４…メモリパターン２２５…ガラス基板２２６…クロムパターン２２７…位相シフトパターン２４１…クロムパターン発生回路２４２…位相シフトパターン発生回路２５１…データ識別回路２５２…振幅調整回路２５３…パターン発生回路２５４…パターンメモリ２５５…バターン読み出し回路２５６…振幅調整パターン発生回路２５７…演算回路２７０…データメモリ２７１…階層データ展開回路２７２…クロムパターン発生回路２７３…位相シフトバターン発生回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成９年１２月２５日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００７０

【補正方法】変更

【補正内容】

【００７０】さらに具体的には、クロムパターン用デー
タ展開回路２４１では、図２７に示すようなクロム膜２
２６にガラス基板部分２２５が露出している部分が記述
されたデータの展開処理を行い、ガラスパターン部分は
“１００”という値になり、クロムパターン部分は
“０”という値がパターンメモリ２５４に展開される。
また、位相シフトパターン用データ展開回路２４２は、
図２７のクロム膜２２６に位相シフトパターン膜部分２
２７が記述されたデータの展開処理を行い、ハーフトー
ン膜がある部分は“−３０”、そしてガラスパターン部
分は“０”という値がパターンメモリ２５４に展開され
る。そしてどちらの展開回路のビットパターン発生回路
２７２，２７３とも、パターンエッジの量子化誤差を抑
えるために、パターンエッジやパターンコーナの位置に
応じた適切な中間階調の値を発生させる機能を持ってい
る。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】図８

【補正方法】変更

【補正内容】

【図８】図形展開に使用される図形の他の例を示す図。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】図３０

【補正方法】変更

【補正内容】

【図３０】クロムパターンと位相シフトパターンを同一
の回路でパターン発生する回路の説明図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 21/82 Ｃ

Claims

【特許請求の範囲】

【請求項１】図形設計データを読み込み、図形形状、
図形位置、図形寸法を解読し、解読出力データを適当な
寸法を単位とするマス目に割り付けるに当たり、処理し
ている図形が存在するマス目ごとにそのマス目を占める
割合を求め、占有率データを出力する図形展開手段と、
前記図形展開手段が発生する占有率データをある一定の
範囲分保持するパターンメモリ手段と、各マス目の占有
率データを読み出すパターンメモリ読み出し手段とを具
備したことを特徴とする図形データ展開装置。
【請求項２】入力された図形形状、図形位置、図形寸
法をもとに、それを適当な寸法を単位とする画素に０〜
ｎ×ｎ階調に濃度表現する多値階調パターン発生方法に
おいて、図形位置，図形寸法を単位画素のｎ分の１以上
の精度で入力することによって、その図形が、注目する
画素においてｎ×ｎの内のいくつ分を占有するのかを算
出して濃度表現することを特徴とした多値階調パターン
発生方法。
【請求項３】入力された図形形状、図形位置、図形寸
法をもとに、それを適当な寸法を単位とする画素に０−
ｎ×ｎ階調に濃度表現する多値階調パターン発生手法に
おいて、図形がＸ軸、Ｙ軸及び斜め４５度の線分により
なる揚合、図形位置、図形寸法を単位画素のｎ分の１以
上の精度で入力することによって、その図形が、注目す
る画素においてｎ×ｎの内のいくつ分を占有するのかを
算出して濃度表現することを特徴とした多値階調パター
ン発生方法。
【請求項４】パターンが形成された試料に適当な波長
の光を照射し、受光素子により受光されたパターン像に
対応する測定データを取得する画像取得手段と、前記試
料にパターンを形成するときに用いられたパターン設計
データを格納している記憶手段と、この記憶手段から読
み出されたパターン設計データをピクセルごとに展開す
るデータ展開手段と、この展開手段で展開されたデータ
にフィルタ処理を施して得たデータと前記測定パターン
データとを比較して前記試料に形成されているパターン
の欠陥有無を判定する判定手段とを備えたパターン検査
装置において、前記記憶手段は前記試料に遮光パターン
を形成するときに用いられた遮光パターン設計データと
位相シフトパターンとを形成するときに用いられた位相
シフトパターン設計データとを座標定義同一に、かつ識
別可能に格納しており、前記データ展開手段は遮光パタ
ーン設計データ展開用及び位相シフトパターン設計デー
タ用にそれぞれ独立した系統の展開回路を持ち、各展開
回路は、遮光パターンあるいは位相シフトパターンを識
別する識別手段と、この識別手段が発生する識別信号に
基づいて所定の記述単位ごとに明るさ信号の振幅及びオ
フセットを決定する振幅調整手段と、この振幅調整手段
が発生する明るさ信号に基づいて、ビットの重み付け、
反転及び符号を可変とすることを可能にしたビットパタ
ーン手段と、このビットパターン発生手段が発生するビ
ット列を一定のパターン範囲分保持するビットパターン
メモリと、検査の進行度合に合わせてビットパターンメ
モリを順次読み出すパターンメモリ読み出し手段と、各
展開回路の出力部分でそれぞれのデータを、データの種
類の組み合わせごとに予め定めた演算により合成して出
力する演算手段とを有することを特徴とする試料検査装
置。