JP2000105832A

JP2000105832A - パターン検査装置、パターン検査方法およびパターン検査プログラムを格納した記録媒体

Info

Publication number: JP2000105832A
Application number: JP27568598A
Authority: JP
Inventors: Kazuhiro Nakajima; 和弘中島; Hideo Tsuchiya; 英雄土屋; Yasunao Isomura; 育直磯村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-09-29
Filing date: 1998-09-29
Publication date: 2000-04-11

Abstract

(57)【要約】【課題】パターン検査装置の検査処理速度の短縮化を
目的とする。【解決手段】本発明のパターン検査装置は、設計デー
タにもとづいて検査基準パターンデータを生成する検査
基準データと、前記設計データに基づき作製された試料
のパターンを測定して得た測定パターンデータとを比較
照合することでパターン検査を行う装置であって、検査
基準データ生成部が、順次一定領域ごとの設計データを
読み出し、各設計データを要素図形に分け、各要素図形
の形状、位置、寸法情報を含む図形情報を抽出する予備
展開手段と、前記予備展開手段で抽出された図形情報を
記憶保持する図形情報記憶手段と、前記図形情報記憶手
段に保持された図形情報を読み出し、各図形情報におけ
る複数の要素図形を合成して新たな要素図形に置換する
とともに、これに応じて発生する新たな図形情報で、前
記図形情報記憶手段中の図形情報を書き換える図形合成
置換手段と、前記新たな図形情報に基づき、要素図形情
報をビットパターンに展開する図形展開手段とを有す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、数値データを画像
データに変換する情報処理技術に関し、特に半導体素子
や液晶ディスプレイ（ＬＣＤ）を製作するときに使用さ
れるフォトマスク、あるいはウエハや液晶基板の上等に
形成されたパターンの検査技術に関する。

【０００２】

【従来の技術】大規模集積回路（ＬＳＩ）のパターンの
高精細化が進むなか、製造における歩留り低下の大きな
原因の一つとして、フォトリソグラフィ技術で製造する
際に使用するフォトマスクのパターン欠陥が挙げられて
いる。フォトマスクの欠陥は、これをもとにして露光、
現像を経て基板上に形成する全てのパターンに欠陥の連
鎖を発生させてしまうため、プロセス上の問題は大き
い。そこで、最近フォトマスクを対象とした高精細なパ
ターン検査技術の開発が進んでいる。

【０００３】図９は、従来のフォトマスクパターン検査
装置の全体構成を示すブロック図である。このパターン
検査装置では、顕微鏡と同様な光学系を用いてフォトマ
スク等の被測定試料１の上に形成されているパターンを
所定の倍率に拡大して検査する。

【０００４】すなわち、試料台（ＸＹθテーブル）２上
に被測定試料（フォトマスク）１を載置し、適切な光源
３及び集光レンズ７によってフォトマスク１に形成され
ているパターンをほぼ１画素分をカバーする大きさのビ
ームで照射する。例えば図１０（ａ）に示すように、被
測定試料１上のパターンは細長い短冊Ｔ₁，Ｔ₂，Ｔ₃，
……Ｔ_nに分割され、各短冊Ｔ₁，Ｔ₂，Ｔ₃，……Ｔ_n上
を図中矢印に示すように連続的にビーム走査することに
よってパターン欠陥が検査される。具体的には図１０
（ｂ）に示すように、１画素分の幅Ｐで試料台２を駆動
して、長さＷをスキャンし、これを単位ストライプと
し、次々と単位ストライプを逐次移動して、短冊Ｔ₁を
スキャンする。同様にして図１０（ａ）に示すように短
冊Ｔ₂，Ｔ₃，Ｔ₄，……Ｔ_nを往復走査（スキャン）す
る。

【０００５】図９に示すように、フォトマスク１を透過
した光は拡大光学系４を介して、フォトダイオードアレ
イ５に入射し、フォトダイオードアレイ５上にフォトマ
スク上のパターンの光学像を結像する。結像されたパタ
ーンの像は、フォトダイオードアレイ５によって光電変
換され、測定信号を出力する。

【０００６】この測定信号はさらにセンサ回路６によっ
てＡ／Ｄ変換され、測定パターンデータとなる。この測
定パターンデータは、比較回路１４に入力される。一
方、試料台２上におけるフォトマスク１の位置はレーザ
測長システム１６によって測定され、位置回路１５に入
力される。位置回路１５から出力されたフォトマスク１
の位置データも、測定パターンデータと共に比較回路１
４に送られる。

【０００７】一方、フォトマスク１上へのパターン形成
は、通常電子ビーム描画装置を用いて形成されるが、こ
の際描画に用いた設計データが、磁気ディスク等のデー
タメモリ２１からホスト計算機であるＣＰＵ１０を通し
て、検査基準データを生成するビットパターン発生回路
１２に送られる。設計データは、ここでビットパターン
に展開され、図形イメージデータとして参照データ発生
回路１３に送られる。参照データ発生回路１３では測定
パターンデータが伴う、拡大光学系４の解像特性やフォ
トダイオードアレイ５のアパーチャ効果等の影響を考慮
し、設計データに適切なぼかし処理を加え、参照データ
である検査基準パターンデータを生成する。

【０００８】比較回路１４は、測定パターンデータと適
切なフィルタ処理が施された設計側データとを適切なア
ルゴリズムに従って比較し、一致しない場合には、パタ
ーン欠陥ありと判定する。

【０００９】

【発明が解決しようとする課題】上述するように、従来
のパターン検査装置においては、作製したフォトマスク
試料の測定パターンデータと、フォトマスクの作製の際
に使用した描画設計データに基づいて生成した検査基準
パターンデータとを比較するデータベース比較方式によ
りパターン欠陥の判定を行っているが、この方式におい
て、検査基準パターンデータは、次のような方法で生成
されている。

【００１０】ビットパターン発生回路１２には、図１１
（ａ）に示すようなフォトマスク１の描画を行う際に描
画装置で用いた描画ストライプごとの設計データ１２０
が、さらに描画ストライプをいくつかのエリアに分けた
形で入力される。例えば、図１１（ｂ）に示すようにエ
リア１２１にある設計データは、あらかじめ登録された
図１２に示す要素図形に分けられ、図１３（ｃ）に示す
ように、要素図形ごとに、対応要素図形の図形コード、
図形配置位置、図形サイズ（辺の長さ）のデータを有す
る図形情報に予備展開される。さらにビットパターンに
展開される。

【００１１】従来のパターン検査装置においては、ビッ
トパターンに展開する際、図形サイズの表現方法とし
て、予め１ビットあたりの寸法（量子化寸法）を定め
て、図形の原点からの座標位置や辺の長さを、ビット数
で表現する記述方式（例えば１／１００μｍを単位とし
て、０．３μｍを“３０”と表現する）が用いられてい
る。一般的に用いられる浮動小数点方式などの実数表現
での記述方法を用いたのでは、表現精度は高いものの一
つのデータを現す語長（ビットサイズ）が３２または６
４ビット必要となり全体のデータ容量がかさみ展開処理
の負担が大きいからである。

【００１２】しかし、量子化寸法を用いてビット数で表
現する記述方式においても、設計データに含まれる図形
のより詳細な形状を再現しようとすれば、図形表現のた
めに必要となるビット数が過大となり、展開処理に時間
がかかるようになる。例えば０．３μｍ角の正方形を
０．０１μｍ単位でビットパターンに展開したとすると
パターンメモリにおいて３０×３０＝９００［ｂｉｔ］
分のビットを立てる処理が必要になる。

【００１３】一方、ビットパターン発生回路１２でビッ
トパターンを展開された設計データは、参照データ発生
回路１３において、光学系のＭＴＦ（Modulation Tran
sferFunction）およびセンサの隣接画素間の非零結合な
どの特性を模擬したぼやけ関数を作用させて、ぼかし処
理（フィルター処理）がなされ、最終的な検査基準パタ
ーンデータとなる。即ち、測定パターンデータと比較す
る際には、設計パターンデータのエッジ部分は、このぼ
かし処理によりある程度ぼやけて曖昧になった状態で取
り扱われる。

【００１４】このような事情を踏まえれば、必要となる
検査基準パターンデータの精度は、ある程度の精度を有
するものであれば足りる。そこで、従来のビットパター
ン発生回路１２では、測定データ計測に用いるセンサの
観測画素寸法のせいぜい１／４程度の量子化寸法でビッ
トパターンに展開するよう構成している。それでも、セ
ンサの観測対象である１画素に対して１６倍のビットパ
ターンを発生する必要があるため、このビットパターン
展開処理に要する時間がパターン検査装置全体の処理速
度を律速するほどの制約となる。

【００１５】単純にビットパターン展開処理に要する時
間を短縮化するには、量子化寸法を大きくすればよい。
しかし、この方法では、使用された描画設計データが詳
細な形状を表現していた場合に、本来の設計パターンの
エッジ位置や穴、突起の寸法など詳細な形状を再現でき
なくなり検査精度が不十分となる。

【００１６】例えば、上述例と同じ０．３μｍ角の正方
形を０．３μｍ単位でビットパターンに展開する場合、
パターンメモリ上に想定しているメッシュ位置と目的の
正方形の位置が一致している場合はパターンのエッジ位
置は正しく反映されるが、ずれた場合は、量子化寸法の
１／２に相当する０．１５μｍものエッジ位置ずれを生
じることになる。

【００１７】このように、量子化寸法を小さくしてビッ
トパターンの発生精度を上げることと、データの発生ビ
ット数を減らして処理速度を上げることは相反する関係
にあり、両立させることは容易ではない。

【００１８】本発明の目的は、上述する課題に鑑み、高
いパターン検査精度と早い検査処理速度を両立しうるパ
ターン検査装置、パターン検査方法およびパターン検査
プログラムを格納した記録媒体を提供することである。

【００１９】

【課題を解決するための手段】請求項１に記載する本発
明のパターン検査装置の特徴は、設計データにもとづい
て検査基準パターンデータを生成する検査基準データ生
成部と、前記設計データに基づき作製された試料のパタ
ーンを測定し、測定パターンデータを生成する測定デー
タ生成部と、前記検査基準データと測定データを比較照
合する比較回路とを有するパターン検査装置であって、
前記検査基準データ生成部が、順次一定領域ごとの設計
データを読み出し、各設計データを要素図形に分け、各
要素図形の形状、位置、寸法情報を含む図形情報を抽出
する予備展開手段と、前記予備展開手段で抽出された図
形情報を記憶保持する図形情報記憶手段と、前記図形情
報記憶手段に保持された図形情報を読み出し、各図形情
報における複数の要素図形を合成して新たな要素図形に
置換するとともに、これに応じて発生する新たな図形情
報で、前記図形情報記憶手段中の図形情報を書き換える
図形合成置換手段と、前記新たな図形情報に基づき、要
素図形情報をビットパターンに展開する図形展開手段と
を有することである。

【００２０】上記本発明のパターン検査装置の特徴によ
れば、検査基準データ生成部において図形合成置換手段
を有しているため、予備展開手段により展開した段階で
各図形情報が有する要素図形数を図形合成置換手段を用
いることにより大幅に減らすことができる。この結果、
要素図形情報をビットパターンに展開する処理時間が、
要素図形数の減少に応じて短縮化できる。

【００２１】なお、請求項２に記載するように、上記パ
ターン検査装置は、前記図形合成置換手段が、図形情報
記憶手段に保持された図形情報を読み出して各要素図形
の頂点座標を演算し隣接する要素図形を検出する隣接図
形検出手段と、隣接図形が検出された場合はその複数の
図形を合成した形状を模擬する図形に置き換える図形近
似置換手段とを有するものであってもよい。

【００２２】請求項３に記載する本発明のパターン検査
方法の特徴は、設計データに基づき作製された被検査試
料のパターンを測定し、測定パターンデータを生成する
とともに、設計データに基づいて検査基準パターンデー
タを生成し、前記測定パターンデータと前記検査基準パ
ターンデータとを比較照合することにより被検査試料の
パターン検査を行うパターン検査方法において、前記検
査基準パターンデータの生成が、一定領域分の設計デー
タを要素図形に分け、各要素図形の位置と寸法情報を抽
出する予備展開ステップと、前記予備展開ステップで抽
出された図形情報を順次図形情報記憶手段に書き込むス
テップと、前記図形情報記憶手段に保持された図形情報
を順次読み出し、各図形情報における複数の要素図形を
合成して新たな要素図形に置換するとともに、これに応
じて発生する新たな図形情報で、前記図形情報記憶手段
中に記憶されていた前の図形情報を書き換える図形合成
置換ステップと、前記図形情報記憶手段より順次図形情
報を読み出し、該図形情報をビットパターンに展開する
ステップと、前記ビットパターンより、検査基準パター
ンデータに対応する図形イメージデータを合成するステ
ップとを有することである。

【００２３】上記本発明のパターン検査方法の特徴によ
れば、図形合成置換ステップにおいて、図形情報記憶手
段に記憶された各図形情報の有する複数の要素図形を合
成して新たな要素図形に置換することにより、各図形情
報の有する要素図形の数を減少させることができる。要
素図形情報をビットパターンに展開する際の図形処理数
が減るため、展開処理時間を短縮化できる。

【００２４】請求項４に記載する本発明のパターン検査
方法の特徴は、請求項３に記載のパターン検査方法にお
いて、前記予備展開ステップと、前記図形合成置換ステ
ップと、前記図形情報をビットパターンに展開するステ
ップとをそれぞれ並行処理することである。

【００２５】上記請求項４の本発明のパターン検査方法
によれば、ビットパターン展開処理と並行して予備展開
処理と図形合成置換処理を行うため、予備展開処理や図
形合成処理に要する時間がパターン検査全体に要する処
理時間を延長することはない。また、上述するように、
ビットパターン展開処理時間が図形合成置換処理を行う
ことにより短縮化されるため、パターン検査全体に要す
る時間を短縮化できる。

【００２６】請求項５に記載する本発明のパターン検査
プログラムを格納した記録媒体の特徴は、設計データに
基づき作製された被検査試料のパターンを測定し、測定
パターンデータを生成するステップと、設計データに基
づいて検査基準パターンデータを生成するステップと、
前記測定パターンデータと前記検査基準パターンデータ
とを比較照合するステップとを有するパターン検査プロ
グラムであって、前記検査基準パターンデータを生成す
るステップが、一定領域分の設計データを、要素図形に
分け、各要素図形の位置と寸法情報を抽出する予備展開
ステップと、前記予備展開ステップで抽出された図形情
報を順次図形情報記憶手段に書き込むステップと、前記
図形情報記憶手段に記憶された図形情報を順次読み出
し、各図形情報における複数の要素図形を合成して新た
な要素図形に置換するとともに、これに応じて発生する
新たな図形情報で、前記図形情報記憶手段中に記憶され
ていた前の図形情報を書き換える図形合成置換ステップ
と、前記図形情報記憶手段より順次図形情報を読み出
し、該図形情報をビットパターンに展開するステップ
と、前記ビットパターンより、検査基準パターンデータ
に対応する図形イメージデータを合成するステップとを
有するパターン検査プログラムを格納した記録媒体であ
ることである。

【００２７】なお、上記記録媒体には、磁気ディスク装
置、光ディスク装置、光磁気ディスク装置、磁気ドラム
装置、磁気テープ装置等が含まれる。上記記録媒体に記
録されたプログラムによれば、上述する請求項３に記載
したパターン検査方法を実現することができる。

【００２８】

【発明の実施の形態】以下、図面を参照しながら、本発
明の実施の形態について説明する。

【００２９】（１、パターン検査装置の全体構成）ま
ず、本発明の実施の形態に係るパターン検査装置の全体
的な構成と動作について概説する。基本構成は、図９に
示す従来のパターン検査装置とほぼ共通する。即ち、同
図に示すように、本実施の形態に係るパターン検査装置
は、ホスト計算機（ＣＰＵ）１０と、被測定試料である
フォトマスク１のパターンに対応した測定パターンデー
タを生成する測定データ生成部（２、３、４、５、６、
７）と、設計データより検査基準パターンデータを生成
する検査基準データ生成部（１２、１３）と、測定パタ
ーンデータと検査基準パターンデータとを比較する比較
回路１４とを少なくとも備えている。

【００３０】測定データ生成部の基本構成は、被測定試
料（フォトマスク）１に形成されたパターンに対応する
光学像を取得する光学像取得部（３、７、２、４）、こ
の光学像を電気信号に変換する光電変換部（フォトダイ
オードアレイ）５、光電変換されたアナログ電気信号を
デジタル電気信号からなる測定パターンデータに変換す
るセンサ回路６等から構成される。

【００３１】フォトマスク１を載置する試料台２は、Ｃ
ＰＵ１０から指令を受けたテーブル制御回路１１によ
り、各モータを介して、Ｘ方向、Ｙ方向の移動およびθ
方向の回転が可能な３軸（Ｘ−Ｙ−θ）マニピュレータ
である。試料台２の位置座標は、例えばレーザ測長シス
テム１６により測定され、その出力が位置回路１５に送
られる。位置回路１５から出力された位置座標はテーブ
ル制御回路１１にフィードバックされる。

【００３２】試料台２の上方には、光源３および集光レ
ンズ７からなる光照射部が配置されており、光源３から
の光は集光レンズ７を介してフォトマスク１に照射され
る。フォトマスク１および試料台２を透過した光は、拡
大光学系４及び光電変換部（フォトダイオードアレイ）
５の受光面に結像照射される。

【００３３】光電変換部としてのフォトダイオードアレ
イ５は、フォトマスク１の被検査パターンに対応した測
定信号を検出する。この測定信号はセンサ回路６でデジ
タルデータに変換され、さらにラインバッファで整列さ
れた後、測定パターンデータとして比較回路１４に送ら
れる。測定パターンデータは、例えば８ビットの符合な
しデータであり、各画素の明るさを表現しているものと
する。なお、比較回路１４には、位置回路１５を経て測
定箇所の位置情報も送られる。

【００３４】通常、これらの測定データは１０〜３０Ｍ
Ｈｚ程度のクロック周波数に同期してフォトダイオード
アレイ５から読み出し、適当なデータ並び替えを経て、
ラスター走査された２次元画像データとして取り扱う。

【００３５】ビットパターン発生回路１２は、ＣＰＵ１
０のデータバスを介して、データメモリ２１およびプロ
グラムメモリ２２に接続されている。データメモリ２１
内に格納されている設計データは、ＣＰＵ１０に制御さ
れて、ビットパターン発生回路１２に順次転送される。
この設計データは、電子ビーム露光描画装置を用いてフ
ォトマスクを作製した際に使用した描画データであり、
描画装置の描画進行に適した短冊状にエリア分割された
描画ストライプデータ１２０（図１１（ａ）参照）が引
用され、これを基に検査基準データとなるビットパター
ンデータが生成される。なお、本実施の形態に係るビッ
トパターン発生回路１２の具体的構成は後述する。

【００３６】このビットパターンデータは、イメージデ
ータとして参照データ発生回路１３に送られ,データ全
体にパターン検査装置での測定誤差等を考慮したぼかし
処理等が加えられ、最終的な検査基準パターンデータと
して比較回路１４に送られる。比較回路１４では測定パ
ターンデータと検査基準パターンデータをレベル比較や
（隣接画素や１つ飛びの画素間の）微分値を比較するな
どの適切なアルゴリズムにより比較し、欠陥判定を行
う。

【００３７】検出した欠陥の情報はＣＰＵ１０に取り込
む。取り込む情報は欠陥の発生した座標やその際の測定
パターンデータと検査基準パターンデータ、比較回路で
判定した欠陥種別などがある。これらの情報は検査進行
中あるいは検査終了後にディスプレイ装置等の出力装置
２４に表示したり、データメモリ２１等に保存する。

【００３８】なお、本実施の形態に係るパターン検査装
置は、操作者からのデータや命令などの入力を受け付け
る入力装置２３、検査結果を出力する出力装置２４、設
計パターンデータなどを格納したデータメモリ２１、及
びパターン検査プログラムなどを格納したプログラムメ
モリ２２等を有している。

【００３９】（２、ビットパターン発生回路の構成と動
作）図１は、本実施の形態に係るビットパターン発生回
路１２の構成を示すブロック図である。

【００４０】ビットパターン発生回路１２は、同図に示
すように、フォトマスクを描画作製する際に描画装置に
おいて使用された描画ストライプデータを入力し一時的
に蓄積するデータメモリ３１ａ〜３１ｃと、データメモ
リ３１ａ〜３１ｃから描画ストライプデータの一定エリ
ア１２１に相当する設計データを順次読み出し、予め定
義されている要素図形形状、位置、寸法などの図形情報
を描出する予備展開回路３４と、一定数分の図形情報を
保持する図形情報キャッシュメモリ３５と、図形情報キ
ャッシュメモリを読み出して図形の頂点座標を演算し隣
接する図形を検出する隣接図形検出回路３６と、隣接図
形が検出された場合はその複数の図形を合成した形状を
模擬する図形に置き換える図形近似置換回路３７と、上
記図形情報キャッシュメモリ３５から図形情報を分配す
る図形データ配分回路３８と、分配された図形情報を要
素図形の形状、位置、寸法などの情報に基づき予め定め
た量子化寸法Ｍ１でビットパターンに展開し一定エリア
分の図形イメージに展開し、さらにこれを一時蓄積する
パターンメモリ４２ａ〜４２ｃと、検査照合の進度に合
わせてパターンメモリ４２ａ〜４２ｃから図形イメージ
データとして読み出す読み出し制御回路４２とから構成
する。

【００４１】以下、上述するビットパターン発生回路１
２の動作について説明する。

【００４２】なお、本実施の形態に係るパターン検査装
置における測定データ生成部における被検査試料の検査
精度は、例えばセンサ１画素当たりの観察寸法が０．２
μｍであり、フォトマスクを描画する際に用いられた設
計データの寸法記述が、０．００１μｍを単位とする整
数データである場合において、この設計データに基づく
検査基準データ生成において、図形展開回路４１でビッ
トパターンに展開する際の１ビット当たりの量子化寸法
を例えば０．００５μｍとする。

【００４３】本実施の形態における被測定試料のパター
ン欠陥検査は、図９、図１０に示すように、被測定試料
であるフォトマスク１を載置した試料台２をｘ方向ある
いはｙ方向に連続的に移動してストライプ検査を行う。

【００４４】検査するフォトマスク１を作製する際に、
描画装置で使用された設計描画データである被検査パタ
ーンの描画設計データはハードディスク等のデータメモ
リ２１に格納してあり、フォトマスク１の検査にあわせ
て、測定中のパターン位置に相当する部分の描画設計デ
ータを検索し、ＤＭＡ転送などの手段でビットパターン
発生回路１２内のデータメモリ３１ａ〜３１ｃに順次読
み込んでいく。各データメモリには、図１１に示すよう
な描画ストライプデータ１２０中の一定エリア１２１毎
分割されたデータが順次書き込まれる。

【００４５】ここでは、３つのデータメモリ３１ａ〜３
１ｃを備えた場合を示しているが、このように複数バン
ク装備することにより、続く予備展開処理とＣＰＵを介
して行われるデータ転送を並列に進行させることができ
る。

【００４６】データメモリ３１ａ〜３１ｃの容量は、ス
トライプ検査１本〜数本分のデータが蓄積できる程度確
保して、ストライプ検査が終了する都度補充転送が必要
か判断するようにすることが好ましい。

【００４７】次に、予備展開回路３４で、データメモリ
３１ａ〜３１ｃに読み込まれた設計描画データから順
次、要素図形の形状、位置、寸法などの図形情報を抽出
する。

【００４８】抽出した図形情報は、図形情報キャッシュ
メモリ３５に書き込む。図形情報キャッシュメモリ３５
は、一定エリア１２１のデータ毎に予備展開回路３４か
ら出力される図形情報を保持する。それぞれの図形情報
キャッシュメモリ３５は、予備展開回路３４と隣接図形
検出回路３６および図形近似置換回路３７とビットパタ
ーン展開回路３８〜４０とが並列に行えるよう数十〜数
百の図形情報を保持できるようにする。

【００４９】図形情報キャッシュメモリ３５には、以下
の図形情報（ａ）〜（ｃ）が、図３（ａ）に示すフォー
マットで保存される。（ａ）要素図形の図形コード（ｂ）図形の存在する座標（ｘ，ｙ）（ｃ）辺の長さ（Ｌ１，Ｌ２）

【００５０】例えば、描画ストライプの一定エリア１２
１内に図２（ａ）に示すような図形パターンに対応する
設計データがある場合、予備展開された段階では、描画
条件に依存した形で分割された５つの要素図形（〜
）として把握され、図３中の「図形情報ａ」に相当す
るデータが図形情報キャッシュメモリ３５に書き込ま
れ、保存される。

【００５１】図形情報キャッシュメモリ３５に一定エリ
ア１２１の図形情報が保存されると、隣接図形検出回路
３６が動作を開始する。隣接図形検出回路３６は、図形
情報から頂点座標を算出し、予め定めた図形数分の情報
を内部スタックで保持する。隣接図形検出回路３６は新
たに読み込んだ図形の頂点座標と予め内部で保持してい
たそれ以前の図形頂点座標とを比較して、複数の図形を
合成近似できないか判断する。

【００５２】隣接図形検出回路３６が合成可能と判断し
た場合にはそれらの図形のアドレスを保持する。つま
り、すでにスタックに保持していた図形には識別情報を
追記し、新たに読み込んだ図形情報は識別情報とともに
内部スタックに保持される。内部スタックが予め定めた
図形数に達したら、順次図形近似置換回路３７に送る。
この際、合成近似可能と判断された図形は連動して図形
近似置換回路３７に送られる。

【００５３】図形近似置換回路３７は、合成可能の識別
情報がない図形群については図形情報キャッシュメモリ
３５からそのままの図形情報を、図形展開回路とパター
ンメモリからなる図形展開手段４０Ａ〜４０Ｃに出力す
るよう制御する。また、合成可能の識別情報がある図形
群に対しては、その合成図形形状を１つの図形で近似す
るよう演算し、図形情報キャッシュメモリ３５上の図形
情報を書き換え、書き換えた近似図形を図形展開手段４
０Ａ〜４０Ｃに出力するよう制御する。

【００５４】なお、上記隣接図形検出回路３６と図形近
似置換回路３７を用いた具体的な図形合成方法について
は後述するが、上述する処理により、各エリアの図形情
報の有する要素図形の数は多くの場合減少する。例えば
図２（ｂ）示すように、予備展開回路３４で抽出された
時点で５個であった要素図形が、上述する図形近似置換
処理により２個に縮減される。

【００５５】図形展開回路４１ａ〜４１ｃでは予め定め
た展開量子化寸法Ｍ１で図形情報キャッシュメモリ３５
から入力された図形情報をビットパターンに展開する。
展開されたビットパターンはパターンメモリ内に、図形
イメージデータとして一時的に蓄積される。

【００５６】このイメージデータは、一定領域を予め定
めた量子化寸法Ｍ１でメッシュ上に区切られた各グリッ
ドに図形が存在するかどうかを１または０（１ｂｉｔ）
で表現する２値ビットパターンイメージでもよく、もし
くは量子化寸法Ｍ１でメッシュ上に区切られた一つのグ
リッドの図形面積などから（複数ｂｉｔを使用して）中
間的なレベル（階調）も表現する多値ビットパターンイ
メージとしてもよい。

【００５７】なお、２値ビットパターンで表す場合は、
図形の原点座標や辺の長さを展開量子化寸法Ｍ１で切ら
れたグリッドに当てはめるように量子化していく際、グ
リッドにうまく乗っていない場合には、四捨五入して近
似する。辺の長さが四捨五入して零になる場合（厳密に
は始点座標と終点座標が量子化した結果同じ座標になっ
てしまう場合）にはその図形はビットパターンとして発
生しないことになる。

【００５８】読み出し制御回路５０は、この後比較回路
において行われるフォトマスク１の測定パターンデータ
と検査基準パターンデータとの照合進度に合わせてパタ
ーンメモリ４２ａ〜４２ｃからイメージデータを読み出
す。

【００５９】図４は、本実施の形態におけるパターン検
査装置における処理動作のタイムチャートの一例を示し
たものである。なお、参考のため、下方に従来のパター
ン検査装置における図形展開処理動作のタイムチャート
も示した。従来は、本実施の形態のパターン検査装置の
ように、ビットパターン発生回路が図形合成置換手段を
有していないため、予備展開された図形情報はそのまま
ビットパターンに展開処理されていた。よって、図２
（ａ）に示すような設計データは５つの要素図形（〜
）情報を展開処理する必要があった。これに対し、本
実施の形態のパターン検査装置を用いた場合は、図形合
成置換手段によりビットパターン展開処理の際の要素図
形数が図２（ｂ）に示すように２つ（”）に減らさ
れるため展開処理時間が大幅に短縮できる。

【００６０】また、図４に示すように、本実施の形態に
係るビットパターン発生処理においては、図形情報記憶
キャッシュメモリを複数バンク構造としているため、図
形展開処理と並行して予備展開処理と隣接図形検出置換
処理（図形合成置換処理）を進行することができる。よ
って、従来に比較して処理工程が増えても隣接図形展開
処理時間内に図形検出置換処理を終了できるので、処理
工程の負担は処理時間の延長にはならない。なお、図形
検出置換処理を並行して進行する図形展開処理時間の範
囲内で打ち切るように設定しておけば、ビットパターン
発生回路で要する時間は、常に図形展開処理時間に律速
されることとなり、上述するような図形展開処理時間の
短縮化を伴い、ビットパターン発生処理全体に要する時
間、引いてはパターン検査全体に要する時間が確実に短
縮できる。

【００６１】なお、図形データ配分回路３８は、図形展
開回路４１ａ〜４１ｃの空き状況をみて、図形情報キャ
ッシュメモリ３５から図形情報を読みだし、図形展開回
路４１ａ〜４１ｃに図形情報を出力する。図形展開回路
４１ａ〜４１ｃで展開されたビットパターンはそれぞれ
のパターンメモリ４２ａ〜４２ｃに出力する。

【００６２】また、読み出し制御回路５０は、測定デー
タと設計データとの検査照合の進度に合わせてパターン
メモリ４２ａ〜４２ｃから図形イメージデータを読み出
し合成する。

【００６３】パターンメモリ４２ａ〜４２ｃは、適当な
領域分をカバーする程度のアドレス空間を持つリングバ
ッファ構造とする。即ち、ある程度の領域の展開が済み
パターンメモリ４２ａ〜４２ｃにパターンが満たされた
場合には、読み出されるのを待って書き込み動作を停止
させる。そして、検査照合の進度に合わせてパターンメ
モリ４４〜４６が読み進められた時点で、再度書き込み
動作を再開するように制御する。

【００６４】読み出し制御回路５０は上述の合成読み出
し機能のほか、読み出したアドレスのデータをゼロクリ
アする機能とリングバッファ構造のパターンメモリのリ
ード／ライト動作のスタート／ストップの動作も管理す
る機能も有する。

【００６５】（３、図形情報の処理についての実施例）
以下、ビットパターン発生回路１３における隣接図形検
出回路３６と図形近似置換回路３７を用いた描画設計デ
ータの図形情報の合成置換処理方法についての具体的な
実施例１〜３について説明する。

【００６６】（実施例１）実施例１では、図２（ａ）に
示すように、一定エリア１２１の設計パターンが予備展
開の際に５つの要素図形として把握されている場合に関
しての図形情報処理方法の一例について図２、図３を参
照して説明する。

【００６７】予備展開回路３４は、複数バンクのデータ
メモリ３１ａ〜３１ｃのうち現在測定中の検査ストライ
プに相当する設計データを読み出す。各データメモリに
は、描画ストライプ１２０の識別情報やセルと呼ばれる
図形集合の繰り返しやセルの配置が既述されており、予
備展開回路３４では、これらの情報から処理すべき図形
情報を抽出する。

【００６８】例えば、描画ストライプ１２０の一定エリ
ア１２１が、図２（ａ）に示すような設計パターンを有
する場合、一定エリア１２１内のパターンは〜の５
つの要素図形として抽出され、図３（ｂ）中の「図形情
報ａ」に示す形式で図形情報キャッシュメモリ３５に保
存される。即ち、図形情報キャッシュメモリ３５には、
要素図形ごとに（１）要素図形の図形コード、（２）図
形の存在する座標（ｘ，ｙ）、（３）辺の長さ（Ｌ１、
Ｌ２）が書き込まれる。なお、この段階における要素図
形の抽出は、設計データが用いられたフォトマスク描画
装置の描画条件に適した形で分割されている。

【００６９】隣接図形検出回路３６は、図形情報キャッ
シュメモリ３５に設計データの一定エリア１２１内の上
記図形情報が保存された状態で動作を開始する。隣接図
形検出回路３６は、図形情報キャッシュメモリ３５から
図形情報を読み出し、一番目の要素図形と合成可能な
図形がないか順に検索する。要素図形と要素図形は
一つの要素図形に置き換え可能であるため、図形近似置
換回路３７に要素図形とを置き換えるように指示す
る。

【００７０】図形近似置換回路３７は、二つの要素図形
との配置位置、辺の長さ、図形コードから、置き換
え後の要素図形’を求め、図形情報キャッシュメモリ
３５の内容を書き換える。この隣接図形の合成置換によ
り、図形情報キャッシュメモリ３５内の図形情報は、図
３（ｂ）中の「図形情報ｂ」に示すように、要素図形
を新たな要素図形’で置き換え、もう一方の要素図形
は図形コードにＮＯＰコード（展開する必要のない図
形）を上書きしたものに書き換えられる。

【００７１】このような隣接図形間の検出および置換の
処理を全ての要素図形に対して予め定められた上限時間
内でかつ置き換え可能な要素図形がなくなるまで、ある
いは一定時間内にできる範囲まで繰り返す。即ち、これ
らの図形合成処理は、以下の手順（１）〜１１））で行
われる（図３（ｂ）を参照のこと）。

【００７２】１）「図形情報ａ」において、要素図形
と合成可能な隣接要素図形がないかを検索する。（要素
図形と合成可能と判断する。）２）要素図形と要素図形を一つの要素図形’に置
き換える。これに伴い、図形情報キャッシュメモリ中の
「図形情報ａ」を「図形情報ｂ」に書き換える。３）「図形情報ｂ」において、要素図形’と合成可能
な隣接要素図形がないか検索する。（該当図形なしと判
断する。）４）「図形情報ｂ」において、要素図形と合成可能な
隣接要素図形がないか検索する。（該当図形なしと判断
する。）５）「図形情報ｂ」において、要素図形と合成可能な
隣接要素図形がないか検索する。（要素図形と合成可
能と判断する。）６）要素図形と要素図形を一つの要素図形’に置
き換える。これに伴い、図形情報キャッシュメモリ中の
「図形情報ｂ」を「図形情報ｃ」に書き換える。７）「図形情報ｃ」において、要素図形’と合成可能
な隣接要素図形がないか検索する。（要素図形’と合
成可能と判断する。）８）要素図形’と要素図形’を一つの要素図形”
に置き換える。これに伴い図形情報キャッシュメモリ中
の「図形情報ｃ」を「図形情報ｄ」に書き換える。９）「図形情報ｃ」において、要素図形と合成可能な
隣接要素図形がないか検索する。（該当図形なしと判断
する。）１０）「図形情報ｃ」において、要素図形”と合成可
能な図形がないか検索する。（該当図形なしと判断す
る。）１１）合成可能な要素図形がなくなったため合成置換処
理を終了する。

【００７３】最終的に、図２（ａ）に示す５つの要素図
形を図２（ｂ）に示す２つの要素図形に置き換えること
ができる。

【００７４】このように、上述した手順による要素図形
の合成置換処理により、要素図形数を縮減できたことに
より、引き続いて行う図形展開回路４１ａ〜４１ｃでの
ビットパターン展開処理に要する時間を短縮化できる。

【００７５】（実施例２）次に、図５、図６を参照しな
がら、実施例２の図形情報の処理方法について説明す
る。実施例２は、図５（ａ）に示すように、一定エリア
内に存在するいずれかの要素図形の寸法が量子化寸法に
較べ、わずかなずれがある場合の要素図形の合成置換処
理方法の一例である。

【００７６】上述した実施例１の場合は、隣接図形検出
回路３６と図形近似置換回路３７で合成置換される要素
図形は、描画時に用いられる設計データの寸法記述Ｍ０
単位で、誤差無く合成可能なものであったが、実際には
要素図形寸法が量子化寸法に対しずれている場合も多
い。この場合において、そのずれが量子化寸法の１／４
以下程度の場合は、その後に行われる「ぼかし処理」等
を考慮すれば検査の精度上特に問題にならないと考えら
れる。

【００７７】そこで、実施例２では、隣接図形検出回路
３６に予め許容寸法（ｄｘ，ｄｙ）を与え、ずれ、重な
り、隙間が許容寸法以下の場合は合成可能と判断して図
形近似置換回路３７に指示を送る。

【００７８】図形近似置換回路３７は、合成可能と指示
された２つの要素図形にずれがある場合には、ずれの直
交方向の辺の長さの長い方の要素図形を優先して、新し
い要素図形に合成置換する。

【００７９】例えば、データメモリ３１ａ〜３１ｃから
予備展開され、図形情報キャッシュメモリ３５上に書き
込みがなされた段階で、図５（ａ）に示すような３つの
要素図形が抽出され、図形情報キャッシュメモリ３５上
に図６に示す「図形情報ａ」に相当する情報が保存され
る場合において、隣接図形検出回路３６で、要素図形
と合成可能な隣接図形がないか順に検索される。要素図
形と要素図形は、ｙ方向にずれがあるが、ずれ量
（Ｌ２−Ｌ４）が許容寸法（ｄｙ）より小さいため一つ
の要素図形に置き換え可能と判断し、図形近似置換回路
３７に要素図形とを置き換えるように指示する。

【００８０】図形近似置換回路３７では、２つの要素図
形との配置位置、辺の長さ、図形コードから、置き
換え後の要素図形を求める。ｙ方向にずれがあるため、
直交するｘ方向の寸法の長い要素図形を優先して置き
換え後の要素図形’を求め、図形情報キャッシュメモ
リの内容を図６に示す「図形情報ｂ」に書き換える。あ
とは、実施例１と同様に、隣接図形間の検出および置換
の処理を全ての要素図形に対して予め定められた上限時
間内でかつ置き換え可能な要素図形がなくなるまで、あ
るいは一定時間内にできる範囲で繰り返す。これらの一
連の図形合成処理は、次のような手順（１）〜５））で
行われる（図６を参照のこと）。

【００８１】１）「図形情報ａ」において、要素図形
と合成可能な隣接要素図形がないかを検索する。（上述
する許容寸法（ｄｙ）を考慮の上、要素図形と合成可
能と判断する。）２）要素図形と要素図形を一つの要素図形’に置
き換える。（図形情報キャッシュメモリ中の「図形情報
ａ」を「図形情報ｂ」に書き換える。）３）「図形情報ｂ」において、要素図形と合成可能な
隣接要素図形がないか検索する。（要素図形’と合成
可能と判断する。）４）要素図形’と要素図形を一つの要素図形”に
置き換える。（図形情報キャッシュメモリ中の「図形情
報ｂ」を「図形情報ｃ」に書き換える。）５）合成可能な要素図形がなくなったため合成置換処理
を終了する。

【００８２】このように、最終的に、図５（ａ）に示す
３つの要素図形〜を図５（ｂ）に示す１つの要素図
形”に置き換えることができる。

【００８３】上述した手順による要素図形の合成置換処
理により、要素図形数を縮減できたことにより、引き続
いて行う図形展開回路４１ａ〜４１ｃでのビットパター
ン展開処理に要する時間を短縮化できる。

【００８４】（実施例３）図７、図８を参照しながら、
実施例３の図形情報の処理方法について説明する。実施
例３は、図７（ａ）に示すように、一定エリア内に存在
する複数の要素図形の合成置換方法として、要素図形同
士の重なりを許して、より少ない要素図形に合成置換す
る図形情報処理方法の一例である。

【００８５】例えば、データメモリ３１ａ〜３１ｃから
予備展開され、図形情報キャッシュメモリ３５上に書き
込みがなされた段階で、図７（ａ）に示すような７つの
要素図形が抽出され、図形情報キャッシュメモリ３５上
に図８に示す「図形情報ａ」に相当する情報が保存され
る場合に対して、実施例３では、図７（ｂ）に示すよう
に、要素図形と要素図形を要素図形の一部に重複
する要素図形’に合成置換する。このように、要素図
形同士の重なりを許した合成置換を認めることで、要素
図形の数をより少なくすることができる。

【００８６】合成置換された要素図形’と要素図形
は、一部が重複することとなるが、２値ビットパターン
イメージを使用してビットパターンを展開する場合は、
パターンメモリ４２ａ〜４２ｃに展開する際及び読み出
し制御回路５０で各パターンメモリ４２ａ〜４２ｃを合
成して読み出す際に各グリッドで論理和（ＯＲ）を取り
ながら合成処理するため重なり箇所の存在は問題となら
ない。

【００８７】また、多値ビットパターンイメージを使用
してビットパターンを展開する場合でも、パターンメモ
リ４２ａ〜４２ｃに展開する際及び読み出し制御回路５
０で各パターンメモリ４２ａ〜４２ｃを合成して読み出
す際に各グリッドの足し算を行うため、図形が重なって
いる領域ではグリッドの上限値（階調の最大値）を越え
てしまうが、上限値を設定する処理を行えば要素図形の
重なり箇所の存在は問題とはならない。

【００８８】例えば、図形情報キャッシュメモリ３５上
に書き込まれた図形情報から隣接図形検出回路３６で、
要素図形（主図形）を読み込み、これと合成可能な隣接
要素図形（従属図形）がないか順に検索する際に、通常
に用いられる第１の条件とは別に、第２の条件として、
主の要素図形の図形コードで両方（主図形と従属図形）
の要素図形を含むような要素図形に置き換えたときに、
新たに発生する要素図形領域に既に他の要素図形が重複
して存在するかどうかも検索する。既に他の要素図形が
存在する場合は、図形近似置換回路３７に合成置換する
ように指示を出す。図形近似置換回路３７は、隣接図形
検出回路３６より置き換えを指示された新たな要素図形
が置き換え不可能な場合、一つ目の要素図形のコードで
双方の要素図形を含む要素図形に置き換える。

【００８９】例えば、図形情報キャッシュメモリ３５
に、図７（ａ）に示す図形情報が、図８に示す「図形情
報ａ」の形式で保存されているとき、隣接図形検出回路
３６では、まず要素図形と合成置換可能な隣接要素図
形がないかを検索する。単純に置き換え可能な図形はな
いが、要素図形の図形コード（長方形）で、要素図形
と要素図形を含む要素図形’に置き換えたとき
に、新たに発生する要素図形領域には要素図形が存在
するため、置換可能と判断して、図形近似置換回路３７
に要素図形と要素図形のアドレスを送る。図形近似
置換回路３７は、要素図形との単純な置き換えは不
可能だが、要素図形の図形コードで双方を含む要素図
形’に置き換え、図形情報キャッシュメモリ上の図８
に示す「図形情報ａ」を「図形情報ｂ」に書き換える。

【００９０】あとは、実施例１と同様に、隣接図形間の
検出および置換の処理をすべての要素図形に対して予め
定められた上限時間内でかつ置き換え可能な要素図形が
なくなるまで、あるいは一定時間内にできる範囲で繰り
返す。これらの一連の図形合成処理は、次のような手順
（１）〜１３））で行われる（図８を参照のこと）。

【００９１】１）「図形情報ａ」において、要素図形
と合成可能な隣接要素図形がないかを検索する。（第２
の条件の下、要素図形と合成可能と判断する。）２）要素図形と要素図形を一つの要素図形’に置
き換える。これに伴い図形情報キャッシュメモリ中の
「図形情報ａ」を「図形情報ｂ」に書き換える。３）「図形情報ａ」において、要素図形と合成可能な
隣接要素図形がないか検索する。（該当図形なしと判断
する。）４）「図形情報ｂ」において、要素図形と合成可能な
図形は無いか検索する。（第２の条件の下、要素図形
と合成可能と判断する。）５）要素図形と要素図形を一つの要素図形’に置
き換える。これに伴い図形情報キャッシュメモリ中の
「図形情報ｂ」を「図形情報ｃ」に書き換える。６）要素図形と合成可能な図形はないか検索する。
（該当図形なしと判断する。）７）「図形情報ｃ」において、要素図形と合成可能な
図形はないか検索する。（第２の条件の下、要素図形
と合成可能と判断する。）８）要素図形と要素図形を一つの要素図形’に置
き換える。これに伴い図形情報キャッシュメモリ中の
「図形情報ｃ」を「図形情報ｄ」に書き換える。９）「図形情報ｄ」において、要素図形’と合成可能
な図形は無いか検索する。（該当図形なしと判断す
る。）１０）「図形情報ｄ」において、要素図形と合成可能
な図形は無いか検索する。（該当図形なしと判断す
る。）１１）「図形情報ｄ」において、要素図形’と合成可
能な図形は無いか検索する。（該当図形なしと判断す
る。）１２）「図形情報ｄ」において、要素図形’と合成可
能な図形は無いか検索する。（該当図形なしと判断す
る。）１３）合成可能な要素図形が無くなったため処理を終了
する。

【００９２】このように、最終的に、図７（ａ）に示す
７つの要素図形〜を図７（ｂ）に示す４つの要素図
形に置き換えることができる。

【００９３】上述した手順による要素図形の合成置換処
理により、要素図形数を縮減できたことにより、引き続
いて行う図形展開回路４１ａ〜４１ｃでのビットパター
ン展開処理に要する時間を短縮化できる。

【００９４】このように本実施の形態によれば、予備展
開回路３４の出力を保存する、図形キャッシュメモリ３
５を設け、隣接図形検出回路３６，図形近似置換３７に
よって、上述するような種々の方法で要素図形を合成し
要素図形数を減らすことにより、要素図形ごとに行われ
る図形展開処理時間を縮減し、ビットパターン発生処理
全体の時間を短縮することができる。一方、被測定試料
のセンサ観測画素寸法に対し十分に高精度の量子化寸法
で設計データを展開できるため、データベース比較方式
のパターン検査を高速にしかも高精度に行うことが可能
になる。

【００９５】以上、実施の形態に沿って説明したが、本
発明のパターン検査装置は、上述の説明に限定されるも
のではない。例えば、図形展開回路４１ａ〜４１ｃでの
ビットパターン展開処理を軽減するため、予備展開回路
３４で予備展開を行う際に、要素図形の配置座標及び辺
の長さを、展開量子化寸法Ｍ１単位に量子化することも
可能である。ただしこの場合、図形近似置換回路３７で
合成処理する前に量子化されるため、辺の長さが零にな
る図形が発生し、微小図形を合成して活用することによ
るパターンエッジの精度向上の効果が得られなくなる。

【００９６】図形展開回路４１ａ〜４１ｃの処理を軽減
しつつ、精度向上の効果を得る方法として、予備展開回
路３４では、展開量子化寸法Ｍ１より十分に小さい量子
化寸法、例えばＭ１／２ⁿで量子化しておき、図形展開
回路４１ａ〜４１ｃでの量子化演算において、ビットシ
フト演算と四捨五入の判断のみの簡潔なものにする方法
もある。

【００９７】上述した実施の形態は、被測定試料として
フォトマスクを用いた場合を主に述べているが、フォト
マスク以外にもＬＩＳやＬＣＤ等、フォトリソグラフィ
プロセスでパターン形成される種々のものを被測定試料
として応用できる。

【００９８】

【発明の効果】上述するように、本発明のパターン検査
装置は、設計データにもとづいて検査基準パターンデー
タを生成する検査基準データ生成部と、前記設計データ
に基づき作製された試料のパターンを測定し、測定パタ
ーンデータを生成する測定データ生成部と、前記検査基
準データと測定データを比較照合する比較回路とを有す
るパターン検査装置であって、検査基準データ生成部に
おいて図形合成置換手段を有する。

【００９９】上記図形合成置換手段により、設計データ
から抽出される複数の要素図形情報を合成し、少ない要
素図形情報に置換することで、ビットパターン展開され
る処理図形の数を減らし、展開処理時間を短縮化でき
る。即ち、ビットパターン展開の際のビットあたりの量
子化寸法を粗くすることなく、ビットパターン展開処理
速度を上げることができるため、高速で精度の高いパタ
ーン検査を実現できる。

【図面の簡単な説明】

【図１】本実施の形態に係るビットパターン発生回路の
概略構成を示すブロック図である。

【図２】本実施の形態における実施例１の図形合成置換
方法を説明するための設計パターンイメージを示す平面
図である。

【図３】本実施の形態における実施例１の図形合成置換
方法における各段階での図形情報の内容を示す図であ
る。

【図４】本実施の形態に係るパターン検査装置における
ビットパターン発生処理に要する各処理時間のタイムチ
ャートである。

【図５】本実施の形態における実施例２の図形合成置換
方法を説明するための設計パターンイメージを示す平面
図である。

【図６】本実施の形態における実施例２の図形合成置換
方法における各段階での図形情報の内容を示す図であ
る。

【図７】本実施の形態における実施例３の図形合成置換
方法を説明するための設計パターンイメージを示す平面
図である。

【図８】本実施の形態における実施例３の図形合成置換
方法における各段階での図形情報の内容を示す図であ
る。

【図９】パターン検査装置の全体構成を示す概略ブロッ
ク図である。

【図１０】被測定試料の検査方法を説明するための図で
ある。

【図１１】描画設計データの構成と図形情報の関係を示
す概念図である。

【図１２】要素図形の登録例を示す図である。

【符号の説明】

１フォトマスク２ＸＹθテーブル３光源４拡大光学系５フォトダイオードアレイ６センサ回路７位置回路１０ＣＰＵ１１テーブル制御回路１２ビットパターン発生回路１３参照データ発生回路１４比較回路１５位置回路１６レーザ測長システム２１データメモリ２２プログラムメモリ２３入力装置２４出力装置３１ａ〜３１ｃデータメモリ３４予備展開回路３５図形情報キャッシュメモリ３６隣接図形検出回路３７図形近似置換回路３８図形データ配分回路４０Ａ〜４０Ｃビットパターン展開手段４１ａ〜４１ｃ図形展開回路４２ａ〜４２ｃパターンメモリ５０読み出し制御回路１２０描画ストライプデータ１２１エリア

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/30 ５０２Ｖ (72)発明者磯村育直神奈川県川崎市幸区小向東芝町１株式会社東芝研究開発センター内Ｆターム(参考） 2G051 AA51 AA56 AA73 AB20 CA03 CB02 DA07 DA08 EA08 EA12 EA14 EB01 EB02 ED07 FA10 2H088 FA11 FA30 HA01 HA06 MA20 2H095 BD04 BD28 5B057 AA03 CA12 CA20 CB12 CB16 CC01 CE04 CE08 CH01 CH11 DA03 DB02 DC03 DC07 DC32

Claims

【特許請求の範囲】

【請求項１】設計データにもとづいて検査基準パター
ンデータを生成する検査基準データ生成部と、前記設計データに基づき作製された試料のパターンを測
定し、測定パターンデータを生成する測定データ生成部
と、前記検査基準パターンデータと測定パターンデータを比
較照合する比較回路とを有するパターン検査装置におい
て、前記検査基準データ生成部が、順次一定領域ごとの設計データを読み出し、各設計デー
タを要素図形に分け、各要素図形の形状、位置、寸法情
報を含む図形情報を抽出する予備展開手段と、前記予備展開手段で抽出された図形情報を記憶保持する
図形情報記憶手段と、前記図形情報記憶手段に保持された図形情報を読み出
し、各図形情報における複数の要素図形を合成して新た
な要素図形に置換するとともに、これに応じて発生する
新たな図形情報で、前記図形情報記憶手段中の図形情報
を書き換える図形合成置換手段と、前記新たな図形情報に基づき、図形情報をビットパター
ンに展開する図形展開手段とを有することを特徴とする
パターン検査装置。
【請求項２】前記図形合成置換手段が、図形情報記憶手段に保持された図形情報を読み出して各
要素図形の頂点座標を演算し隣接する要素図形を検出す
る隣接図形検出手段と、隣接図形が検出された場合はその複数の図形を合成した
形状を模擬する図形に置き換える図形近似置換手段とを
有することを特徴とする請求項１に記載のパターン検査
装置。
【請求項３】設計データに基づき作製された被検査試
料のパターンを測定し、測定パターンデータを生成する
とともに、設計データに基づいて検査基準パターンデータを生成
し、前記測定パターンデータと前記検査基準パターンデータ
とを比較照合することにより被検査試料のパターン検査
を行うパターン検査方法において、前記検査基準パターンデータの生成が、一定領域分の設計データを、要素図形に分け、各要素図
形の位置と寸法情報を抽出する予備展開ステップと、前記予備展開ステップで抽出された図形情報を順次図形
情報記憶手段に書き込むステップと、前記図形情報記憶手段に保持された図形情報を順次読み
出し、各図形情報における複数の要素図形を合成して新
たな要素図形に置換するとともに、これに応じて発生す
る新たな図形情報で前記図形情報記憶手段中に記憶され
ていた前の図形情報を書き換える図形合成置換ステップ
と、前記図形情報記憶手段より順次図形情報を読み出し、該
図形情報をビットパターンに展開するステップと、前記ビットパターンより、検査基準パターンデータに対
応する図形イメージデータを合成するステップとを有す
ることを特徴とするパターン検査方法。
【請求項４】前記予備展開ステップと、前記図形合成
置換ステップと、前記図形情報をビットパターンに展開するステップと
が、それぞれ並行処理されることを特徴とする請求項３
に記載のパターン検査方法。
【請求項５】設計データに基づき作製された被検査試
料のパターンを測定し、測定パターンデータを生成する
ステップと、設計データに基づいて検査基準パターンデータを生成す
るステップと、前記測定パターンデータと前記検査基準パターンデータ
とを比較照合するステップとを有するパターン検査プロ
グラムであって、前記検査基準パターンデータを生成するステップが、一定領域分の設計データを、要素図形に分け、各要素図
形の位置と寸法情報を抽出する予備展開ステップと、前記予備展開ステップで抽出された図形情報を順次図形
情報記憶手段に書き込むステップと、前記図形情報記憶手段に記憶された図形情報を順次読み
出し、各図形情報における複数の要素図形を合成して新
たな要素図形に置換するとともに、これに応じて発生す
る新たな図形情報で、前記図形情報記憶手段中に記憶さ
れていた前の図形情報を書き換える図形合成置換ステッ
プと、前記図形情報記憶手段より順次図形情報を読み出し、該
図形情報をビットパターンに展開するステップと、前記ビットパターンより、検査基準パターンデータに対
応する図形イメージデータを合成するステップとを有す
るパターン検査プログラムを格納した記録媒体。