JPH10261568A

JPH10261568A - 荷電ビーム描画データ作成方法

Info

Publication number: JPH10261568A
Application number: JP6514997A
Authority: JP
Inventors: Eiji Murakami; 英司村上; Hitoshi Higure; 等日暮; Shigehiro Hara; 重博原; Kiyomi Koyama; 清美小山; Takayuki Abe; 隆幸阿部
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-03-18
Filing date: 1997-03-18
Publication date: 1998-09-29
Anticipated expiration: 2017-03-18
Also published as: US6047116A; JP3612166B2

Abstract

(57)【要約】【課題】電子ビーム描画装置に供給される描画データ
の設計データからの変換時間を増大させることなくデー
タ量を低減する。【解決手段】主偏向器３３と副偏向器３４を有する多
段偏向方式の電子ビーム描画装置を用いてパターンを描
画する技術であり、設計データから描画データを作成す
るための電子ビームデータ作成方法において、最小副偏
向走査領域サイズを越える大きさのパターンが副偏向デ
ータ作成時に分割される前に、該大きさのパターンを副
偏向走査領域サイズ以下のパターンに分割して表現し直
す処理を副偏向描画データ作成前に行う。また、設計デ
ータ中に存在する重なり合うセルアレイを重なり合わな
いセルアレイの構造に変更した後、階層的図形演算処理
及びフォーマット処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＳＩに代表され
る半導体集積回路のパターンをマスクやウェハ等の試料
に高速・高精度に描画する荷電ビーム描画技術に係わ
り、特に設計データから描画データを作成するための荷
電ビーム描画データ作成方法に関する。

【０００２】

【従来の技術】半導体集積回路の大規模化並びに素子の
微細化に伴い、描画装置を利用してウェハ又はマスク上
にパターンを描画する技術が採用されている。論理設
計，回路設計及びレイアウト設計によって作成されたＬ
ＳＩの設計パターンデータを用いて、所定のパターンを
描画装置でウェハ又はマスク上に描画するには、設計パ
ターンデータを描画装置のための描画データに変換しな
ければならない。

【０００３】設計データから描画データへの変換過程に
おいては、多階層のセル階層構造のパターンデータを描
画データ用の１階層のセル階層構造に変換しなければな
らない。１階層にする際、図形の重なりにより多重露光
によって描画精度が低下しないようにするための重なり
除去、設計データの拡大・縮小を行う寸法補正、またそ
のように補正されたパターンを描画装置にとって描画可
能な基本図形に分割する処理などが行われる。

【０００４】また、設計データ中でＬＳＩのパターンは
層に定義されるが、設計データ中で定義される複数の層
のパターンデータにアンド処理やオア処理などの所謂 B
oolean図形演算と呼ばれる処理を施して、描画装置に入
力可能な１層で定義されるパターンデータを合成する処
理方法が頻繁に用いられる。

【０００５】近年、描画データへの変換方法として描画
データの圧縮を可能にする技術が提案されている。従来
例の１つとして、特開平５−２９２０２号公報がある。
この方法は、設計データにおいて複数回配置されている
ようなパターンを図４４に示すように、電子ビーム描画
における副偏向走査領域に分解することにより基本図形
を形成し、それぞれの基本図形の配置情報を取得してデ
ータ量を圧縮しようとするものである。

【０００６】しかしながら、この種の従来技術において
は次のような問題があった。即ち、設計データを一旦、
試料全面にわって展開した後に描画装置固有の格子状の
副偏向走査領域に分解してから、データ圧縮のための基
本図形を生成する処理、更には基本図形の配置情報を取
得する処理を行うため、描画データへの変換時間が増大
する。また、基本図形の生成についても副偏向走査領域
単位で行うため、図形の半端部分については基本図形に
より圧縮されない。このような点からデータ量の圧縮効
果は少なく、データ変換時間は増大するという問題点が
あった。

【０００７】一方、データ変換時間の短縮及びデータ量
の圧縮を可能にする技術として、設計データ中のセル階
層構造を有効に利用した階層的データ変換方式が提案さ
れている。

【０００８】この階層的データ変換手法について記載し
た例として、“Japanese Journal of Applied Physics
第31巻4257〜4261ページ（1992年）：文献１）”におい
て、設計データの持つ階層のまま階層的図形演算処理を
行うと、所謂２重露光やパターン間の隙間などがあるパ
ターンが変換されてしまう可能性があり、従って電子ビ
ーム描画装置に受容不可能となる場合のあることが指摘
された。

【０００９】この文献では、設計データ中で複数のセル
が少なくとも部分的に重なり合って配置されている場合
には、これらのセルを上位階層に展開し（セル重複除
去）、階層構造を一旦変更してから階層的図形演算を行
うことにより、電子ビーム描画装置用のパターンデータ
を正しく変換できることが提案されている。以下、セル
重複除去のように描画用パターンデータを階層的に変換
する際に必要となる、階層構造変更の処理を階層最適化
処理と呼ぶことにする。

【００１０】ところで、上述のセル重複除去によって設
計データにある繰り返し数の多い種パターンが展開して
しまう場合には、階層処理による処理時間の短縮効率及
びデータ量の圧縮効率が低減してしまうことが問題とな
る。第２の従来例として、“Proceedings of 27th ACM/
IEEE Design Automation Conference 321-326 ページ
（1990）：文献２”では、階層的な図形演算処理におい
てセル間に重なりがある場合、セル展開の対象を１階層
より離れたセル間の重なりに限定し、１階層以内のセル
との重なりの場合にはセルを展開せずセル間で重なりあ
っている図形にマークをつけ適切な図形演算を行うこと
で、階層処理の効率を大幅に上げることができるとして
いる。

【００１１】しかしながら、これまでの従来例において
は、階層処理の効率を最も損なってしまう複数のアレイ
配置されるセルが重複している場合について、セル展開
を抑止して階層的にデータ変換するための方法は開示さ
れてはいない。また、設計データの複数の層に対して行
われる図形演算の場合に、セル展開を極力避けて階層的
に正しくデータ変換する方法も開示されてはいない。

【００１２】

【発明が解決しようとする課題】このように従来、特開
平５−２９２０２号公報のように、データ圧縮のための
基本図形を生成する処理、基本図形の配置情報を取得す
る処理を、設計データを展開して副偏向走査領域に分解
した後に行う方法では、データ量の圧縮効果は少なく、
データ変換時間が増大するという問題があった。

【００１３】また、設計データ中で、あるセルのアレイ
と単独の図形又は別のセルが重複している場合、又は異
なる複数のセルのアレイが重複している場合、階層処理
による処理時間の短縮効率及びデータ量圧縮効率が低下
する問題があった。同様に、設計データの複数の層を対
象とする図形演算処理を含むデータ作成処理において、
複数のセルが重複している場合は、描画データ作成時間
並びにデータ量を削減することができない問題があっ
た。

【００１４】本発明は、上記の事情を考慮して成された
もので、その目的とするところは、描画装置に供給され
る描画データの設計データからの変換時間を増大させる
ことなくデータ量を低減することのできる荷電ビーム描
画データ作成方法を提供することにある。

【００１５】また、本発明の他の目的は、設計データ中
で、あるセルのアレイと単独の図形又は別のセルが重複
している場合、又は異なる複数のセルのアレイが重複し
ている場合について、階層的図形演算の処理効率の低減
につながるセル展開を最小限に抑えることができ、描画
データ作成時間並びにデータ量を削減することができる
荷電ビーム描画データ作成方法を提供することにある。

【００１６】また、本発明の更に他の目的は、設計デー
タの複数の層を対象とする図形演算処理を含むデータ作
成処理において、複数のセルが重複している場合でも、
描画データ作成時間並びにデータ量を削減することがで
きる荷電ビーム描画データ作成方法を提供することにあ
る。

【００１７】

【課題を解決するための手段】

（構成）上記課題を解決するために本発明は、次のよう
な構成を採用している。

【００１８】（１）主偏向器と副偏向器を有する多段偏
向方式の荷電ビーム描画装置を用いて試料上にパターン
を描画する技術であり、設計データから描画データを作
成するための荷電ビームデータ作成方法において、最小
副偏向走査領域サイズを越える大きさのパターンが副偏
向データ作成時に分割されないように、該大きさのパタ
ーンを副偏向走査領域サイズ以下のパターンに分割して
表現し直す処理を、副偏向描画データ作成前に行うこと
を特徴とする。

【００１９】(1-1) 最小副偏向走査領域サイズを越える
大きさのパターンを副偏向走査領域サイズ以下のパター
ンに分割して表現し直す処理が、副偏向走査領域サイズ
以下のパターンを任意個含むセルを複数配置して該パタ
ーンを被覆することにより行われること。 (1-2) セルのサイズが副偏向走査領域サイズ以下である
こと。 (1-3) パターンを被覆する手段として、同一セルの繰り
返し表現が含まれていること。 (1-4) パターンの被覆が、同一セルの繰り返し表現のみ
で行われること。 (1-5) 副偏向器は、１段若しくは複数段で形成されるこ
と。

【００２０】（２）主偏向器と副偏向器を有する多段偏
向方式の荷電ビーム描画装置を用いて試料上にパターン
を描画する技術であり、設計データから描画データを作
成するための荷電ビームデータ作成方法において、セル
内に配置された複数のパターンから同一のものを抜き出
して別セルに定義し直す処理を、副偏向データ作成前に
行うことを特徴とする。

【００２１】(2-1) 別セルを生成する処理において、規
則的に配置されたパターンをそのパターンを含む任意セ
ルの繰り返し表現とすることを特徴とする。 (2-1) 副偏向器は、１段若しくは複数段で形成されるこ
と。

【００２２】（３）入力した設計データの階層構造の最
適化処理を行った後、少なくとも１つの入力層を対象と
する所定の図形演算処理を階層毎に施すことによって、
多階層のセル階層構造で定義される設計データを荷電ビ
ーム描画用のパターンデータに変換する荷電ビーム描画
データ作成方法において、前記階層最適化処理として、
設計データ中のある親セル内で参照定義される子セルが
該親セルに属する図形によって完全に被覆される領域を
求めるステップと、該領域において親セルの図形を子セ
ルに取り込む領域枠を取得するステップと、該領域枠に
存在する親セルの図形を親セルから削除し、かつ子セル
が単独配置の場合にはこの削除したパターンを子セルに
取り込んで新たな子セルとして登録し、子セルがアレイ
配置されている場合には該削除したパターンから子セル
のｘ及びｙ方向のアレイ繰り返し単位長で定義される矩
形部分を子セルに取り込んで新たな子セルとするステッ
プと、を行うことによって階層構造を変更する処理を含
むことを特徴とする。

【００２３】（４）入力した設計データの階層構造の最
適化処理を行った後、少なくとも１つの入力層を対象と
する所定の図形演算処理を階層毎に施すことによって、
多階層のセル階層構造で定義される設計データを荷電ビ
ーム描画用のパターンデータに変換する荷電ビーム描画
データ作成方法において、前記階層最適化処理として、
設計データ中のあるセル内で参照定義される繰り返し数
が１以上であるセルＡのアレイ配置とセルＢのアレイ配
置の重複領域を求めるステップと、該重複領域において
セルＡの種パターンとセルＢの種パターンをもとに、セ
ルＡのアレイ繰り返し単位長とセルＢのアレイ繰り返し
単位長の公倍数で定義される単位長を持つ新たな種パタ
ーンＣを作成するステップと、該重複領域にあるセルＡ
のアレイ配置とセルＢのアレイ配置をセルＣのアレイ配
置で置き換えるステップと、を行うことによって階層構
造を変更する処理を含むことを特徴とする。

【００２４】（５）入力した設計データの階層構造の最
適化処理を行った後、少なくとも１つの入力層を対象と
する所定の図形演算処理を階層毎に施すことによって、
多階層のセル階層構造で定義される設計データを荷電ビ
ーム描画用のパターンデータに変換する荷電ビーム描画
データ作成方法において、前記階層最適化処理として、
設計データ中のあるセル内で参照定義される繰り返し数
が１以上であるセルＡのアレイ配置とセルＢのアレイ配
置の重複領域を求めるステップと、該アレイ領域重複箇
所においてセルの外接矩形が重ならずかつ繰り返し数が
できるだけ多くなるように設計データの階層情報に基づ
いてアレイの分割及び融合を行って新たなセルを作成す
るステップと、該重複領域にあるセルＡのアレイとセル
Ｂのアレイを上記作成した新たなセルで置き換えるステ
ップと、を行うことによって階層構造を変更する処理を
含むことを特徴とする。

【００２５】(5-1) 重複するアレイ領域においてセルの
外接矩形が重ならずかつ繰り返し数ができるだけ多くな
るようにアレイの分割及び融合を行って新たなセルを作
成するステップとして、重複するアレイ領域において、
さらにセル外接矩形が重複する領域を求め、これに基づ
きセル外接矩形が重複する領域と重複しない領域となる
ように各セルのアレイを分割し、セル外接矩形が重複す
る領域においては、重複するセルのアレイピッチの公倍
数のアレイピッチを持つセルを重複するセルから作成す
る。

【００２６】（作用）本発明（請求項１，２）によれ
ば、最小副偏向走査領域サイズを越える大きさのパター
ンが副偏向データ作成時に分割される前に、該大きさの
パターンを副偏向走査領域サイズ以下のパターンに分割
して表現し直す処理を副偏向描画データ作成前に行うこ
と、またセル内に配置された複数のパターンから同一の
ものを抜き出して別セルに定義し直す処理を副偏向デー
タ作成前に行うことにより、設計データから描画データ
への変換時間を増大することなくデータ量を圧縮した描
画データを作成することができる。

【００２７】また、本発明（請求項３〜５）によれば、
セル間に重複のある場合でも階層処理の効率を低減する
ことなく描画用パターンデータの作成が可能となる。ま
た、設計データ中で重複するセルを重複のないセルの階
層構造に変更する際には、設計データで定義される繰り
返し情報を基に行うため、パターンマッチング等により
繰り返しパターンを特定する必要がなく、階層構造の変
更処理を容易に行うことができる。

【００２８】

【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によっで説明する。

【００２９】（第１の実施形態）図１は、本発明の各実
施形態に使用した主副二段偏向方式の電子ビーム描画装
置を示す概略構成図である。

【００３０】図中１０は試料室であり、この試料室１０
内には半導体ウェハ若しくはマスク等の試料１１を載置
したステージ１２が収容されている。ステージ１２は、
ステージ駆動回路１３によりＸ方向（紙面左右方向）及
びＹ方向（紙面表裏方向）に駆動される。そして、ステ
ージ１２の移動位置はレーザ測長系等を用いた位置回路
１４により測定されるものとなっている。

【００３１】試料室１０の上には、電子ビーム光学系２
０が配置されている。この光学系２０は、電子銃２１，
各種レンズ２２〜２６，ブランキング用偏向器３１，ビ
ーム寸法可変用偏向器３２，ビーム走査用の主偏向器３
３，ビーム走査用の副偏向器３４，及びビーム成形アパ
ーチャ３５，３６等から構成されている。そして、主偏
向器３３により所定の副偏向走査領域（以降、サブフィ
ールドと呼ぶ）に位置決めし、副偏向器３４によりサブ
フィールド内での図形描画単位の位置決めを行うと共
に、ビーム寸法可変用偏向器３２及びビーム成形アパー
チャ３５，３６にビーム形状を制御し、ステージ１２を
一方向に連続移動しながら、ＬＳＩチップを主偏向ビー
ム偏向幅に応じて短冊状に分割したフレーム領域を描画
処理する。さらに、ステージ１２を連続移動方向と直交
する方向にステップ移動し、上記処理を繰り返して各フ
レーム領域を順次描画するものとなっている。

【００３２】一方、制御計算機４０には磁気ディスク４
１を始めとする記憶媒体が接続されており、この磁気デ
ィスク４１にＬＳＩの描画データが格納されている。磁
気ディスク４１から読み出された描画データは前記フレ
ーム領域毎にパターンメモリ（データバッファ部）４２
に一時的に格納される。データバッファ部４２に格納さ
れたフレーム領域毎のパターンデータ、つまり描画位置
及び基本図形データ等で構成されるフレーム情報は、デ
ータ解析部であるパターンデータデコーダ４３及び描画
データデコーダ４４により解析され、ブランキング回路
４５，ビーム成形器ドライバ４６，主偏向器ドライバ４
７，及び副偏向器ドライバ４８に送られる。

【００３３】即ち、パターンデータデコーダ４３では、
上記データを入力し、必要に応じてフレーム領域に包含
される図形データに反転処理を施し、反転パターンデー
タを生成する。そして、次にフレームデータとして定義
されている基本図形データを成形アパーチャ３５，３６
の組み合わせにより形成可能な単位描画図形群に図形分
割し、このデータに基づいてブランキングデータが作成
され、ブランキング回路４５に送られる。そして、更に
希望するビーム寸法データが作成され、このビーム寸法
データがビーム成形器ドライバ４６に送られる。次に、
ビーム成形器ドライバ４６から光学系２０のビーム寸法
可変用偏向器３２に所定の偏向信号が送られ、これによ
り電子ビームの寸法が制御されるものとなっている。

【００３４】また、描画データデコーダ４４では、上記
フレームデータに基づいてサブフィールドの位置決めの
データ作成され、このデータが主偏向器ドライバ４７に
送られる。そして、主偏向器ドライバ４７から光学系２
０の主偏向器３３に所定の信号が送られ、これにより電
子ビームは指定のサブフィールド位置に偏向走査され
る。さらに、描画データデコーダ４４では副偏向器走査
のコントロール信号が発生され、この信号が副偏向器ド
ライバ４８に送られる。そして、副偏向器ドライバ４８
から副偏向器３４に所定の副偏向信号が送られ、これに
よりサブフィールド毎の描画が行われるものとなってい
る。

【００３５】上記構成された装置を用いてＬＳＩパター
ンの描画処理を行うためのデータ作成工程を示したのが
図２である。ＬＳＩパターンはＣＡＤシステム５１によ
り作成され、そこから出力される設計データ５２がデー
タ変換用計算機５３で描画データ５４に変換される。そ
して、制御計算機５５により描画データ５４を読み出し
て、電子ビーム描画装置による描画処理が行われること
になる。

【００３６】図３は、設計データがデータ変換処理によ
りパターン重複除去，台形分割などの処理を経て電子ビ
ーム描画装置で許容し得るデータ形式に変換され、更に
描画装置のパターンデータデコーダ４３により描画装置
で露光可能な矩形又は三角形に分割される様子を示して
いる。

【００３７】上述の描画装置に最適となる描画データ作
成方法について、次に詳述する。図４は本実施形態に従
ってＬＳＩの設計データから描画装置に受容可能なデー
タ変換する処理の流れを示す図である。このフローチャ
ートに従い処理の内容を説明する。

【００３８】まず、多階層のセル階層構造からなる設計
データを入力する（Ｓ１）。この入力した設計データに
対し、セル重複除去やリサイズを行うための前処理（ド
ーナツ処理等）からなる階層最適化処理を行い、電子ビ
ーム描画装置に適した階層的図形演算処理が行えるよう
に設計データの階層構造を変更する（Ｓ２）。

【００３９】次に、階層最適化を施した設計データに対
し、階層的図形演成処理を行う（Ｓ３）。この図形演算
には、例えば白黒反転処理，ミラー反転処理，リサイズ
処理等が含まれる。また、描画装置に入力可能なパター
ンとして台形のみが許されている場合にはパターンの台
形分割もこの段階で行う。

【００４０】次に、データの圧縮処理を行う（Ｓ４）。
この圧縮処理では、図形演算処理された全図形に対し
て、サブフィールドサイズ以上の図形に対して、図形を
サブフィールドサイズの矩形を持つセル（以降、基本セ
ルと呼ぶ）による繰り返し表現で表わせるか、また基本
セルと任意サイズの矩形を持つセル（以降、任意セルと
呼ぶ）の組み合わせ、又は任意セルによる繰り返し表現
で表わせる判定し、いずれかの繰り返し表現で表わせる
ならセルの階層構造を変える。

【００４１】次に、サブフィールドサイズより大きいセ
ルに対して、サブフィールド分割処理を行う（Ｓ５）。
最後に、セルを各フレームに仕分けし（Ｓ６）、描画デ
ータの作成を終了する。

【００４２】以上説明した本実施形態の圧縮処理につい
て、図５〜図７を参照して更に説明する。

【００４３】図５（ａ）のセルは図形演算処理後のセル
である。図５（ａ）のセルＡに包含される図形１（図形
２）の図形サイズｆｘ，ｆｙのどちらかが基本セル、任
意セルによる繰り返し表現を行うか否かのサブフィール
ドサイズより大である関係が成り立っているものとす
る。

【００４４】図７のフローチャートの各ステップに沿っ
て、図５（ａ）のセルは図５（ｂ）から図６（ｃ）のよ
うに表現され、セルの階層を変更する。以下に順を追っ
て説明する。

【００４５】ステップＳ１：図形演算後のセルの抽出を
行う。

【００４６】ステップＳ２：セルに包含される図形のサ
イズ（ｆｘ，ｆｙ）がサブフィールドサイズより大きい
か否かを比較する。サブフィールドサイズより大きい場
合はステップＳ３へ。サブフィールドサイズより小さい
場合はステップＳ５へ。

【００４７】ステップＳ３：図形サイズとサブフィール
ドサイズ（ｓｆｓ）から繰り返し表現情報を生成する。ｆｘ／ｓｆｓ＝Ｎｘ…Ｒｘ（Ｎｘは商（整数）、Ｒｘは
余り）ｆｙ／ｓｆｓ＝Ｎｙ…Ｒｙ（Ｎｙは商（整数）、Ｒｙは
余り）ｆｘ／（Ｎｘ＋１）＝Ｇｘｆｙ／（Ｎｙ＋１）＝Ｇｙｆｘ／Ｇｘ＝ＮｘＧｆｙ／Ｇｙ＝ＮｙＧステップＳ４：セルの階層構造を変更し、基本セル、任
意セルを生成する。

【００４８】図５（ａ）のセルＡの図形１は、以下の条
件に従ってセルの階層構造を変更する。

【００４９】（１）Ｒｘ＝０且つＲｙ＝０ならば、基本セル：Ｎｘ×Ｎｙで繰り返し表現される（図５（ｂ）参照）。（２）Ｒｘ＝０且つＲｙ≠０ならば、基本セル：Ｎｘ×Ｎｙ任意セル（セルサイズ：ｓｆｓ×Ｒｙ）：Ｎｘ×１で繰り返し表現される（図５（ｃ）参照）。（３）Ｒｘ≠０且つＲｙ＝０ならば、基本セル：Ｎｘ×Ｎｙ任意セルＢ（セルサイズ：Ｒｘ×ｓｆｓ）：１×Ｎｙで繰り返し表現される（図６（ａ）参照）。（４）Ｒｘ≠０且つＲｙ≠０ならば、基本セル：Ｎｘ×Ｎｙ任意セルＣ（セルサイズ：ｓｆｓ×Ｒｙ）：Ｎｘ×１任意セルＤ（セルサイズ：Ｒｘ×ｓｆｓ）：１×Ｎｙ任意セルＥ（セルサイズ：Ｒｘ×Ｒｙ）：１×１で繰り返し表現される（図６（ｂ）参照）。（５）全て任意セルで表現されるならば、任意セルＦ（セルサイズ：Ｇｘ×Ｇｙ）：ＮｘＧ×Ｎｙ
Ｇで繰り返し表現される（図６（ｃ）参照）。

【００５０】ステップＳ５：全セル抽出したら終了で、
全セル未抽出ならステップＳ１へ戻る。

【００５１】上記のフローにより図５（ａ）のセルＡ中
の図形２も図形１と同様に処理される。

【００５２】このように本実施形態によれば、副偏向描
画データ作成前に予め、セルに包含される図形のサイズ
が最小副偏向走査領域サイズを越えるか否かを判定し、
越える場合にはこの図形を副偏向走査領域サイズ以下の
パターンに分割して表現し直すことにより、副偏向走査
領域サイズを越える図形が副偏向データ作成時に分割さ
れるのを未然に防止でき、設計データから描画データへ
の変換時間を増大することなくデータ量を圧縮した描画
データを作成することができる。

【００５３】（第２の実施形態）次に、本発明の第２の
実施形態を、図８のフローチャート及び図９の模式図を
参照して説明する。

【００５４】図８のフローチャートの各ステップに沿っ
て、図９（ａ）のセルは図９（ｂ）のように表現され、
セルの階層を変更する。以下に順を追って説明する。な
お、図９（ａ）のセルＢに存在する図形１と図形４は同
一形状、同一サイズである。また、図形２と図形３，図
形５，図形６も同一形状、同一サイズである。

【００５５】ステップＳ１：階層的図形演算後のセルの
抽出を行う。

【００５６】ステップＳ２：セル内の全図形に対して、
図形形状と図形サイズと図形配置位置を取得する。

【００５７】ステップＳ３：同一図形形状、且つ同一図
形サイズ毎に図形配置位置のテーブルを作成する。

【００５８】ステップＳ４：各配置位置から各図形への
ピッチを算出する。

【００５９】ステップＳ５：セル内の各図形に対して繰
り返し表現可能か判定する。（１）繰り返し表現可能な図形は新たにセルとし、階層
構造を変更する。図９（ａ）の図形１，図形４は同一形
状，同一サイズ，ピッチにより繰り返し表現可能。ま
た、同図の図形２，図形３，図形５，図形６も同一形
状，同一サイズ，ピッチにより繰り返し表現可能。（２）繰り返し表現不可能な図形は元セルに残す。図９
（ａ）の図形７は繰り返し表現不可能なため、セルＢに
残す。

【００６０】ステップＳ６：全セル抽出したら終了で、
全セル未抽出ならステップＳ１へ戻る。

【００６１】このような処理により、図９（ａ）のセル
は図９（ｂ）のようにセルの階層構造が変更される。

【００６２】従来例の処理では、副偏向走査領域（サブ
フィールド）に分割してから基本図形を生成し、配置情
報を得て圧縮していたが、これではサブフィールド単位
の基本図形しか生成されず、図形の半端部分は圧縮され
ない。しかし、本実施形態では図形の半端部分には任意
矩形を持つセル（任意セル）を適用することにより、従
来技術では圧縮できなかった図形を圧縮することができ
る。また、配置情報も繰り返し情報を利用することによ
り従来例よりも配置情報を低減することができる。

【００６３】また、従来例の処理ではサブフィールド分
割後に圧縮処理を組込んでいたが、サブフィールド分割
された図形個々に対してパターンマッチング処理を行う
必要があり、データ変換時間の増大を招いてしまう。本
実施形態ではサブフィールド分割前の図形単位に対して
先に圧縮処理を行うことによりサブフィールド分割の処
理は基本セル、任意セルについて行うことになり従来処
理に比べデータ変換時間を大幅に短縮することが可能に
なる。

【００６４】例えば、繰り返しパターンを多く含む設計
データや大図形が存在する設計データに上記方法を適用
すれば、従来方法に比べ１／２〜１／１６に描画データ
量を低減することが可能になる。

【００６５】以上、本発明（請求項１，２）を第１，２
の実施形態に基づいて説明したが、本発明はそれに限定
されるものでなく、その主旨を逸脱しない範囲において
種々変更可能である。例えば、電子ビーム描画装置の構
成は図１に限定されるものではなく適宜変更可能であ
る。また、本実施形態では主副二段方式の電子ビーム描
画装置を例にとり説明したが、副偏向を２段以上にした
多段偏向方式でもよく、電子ビーム以外のイオンビーム
描画装置に対しても適用可能である。

【００６６】（第３の実施形態）以下、本発明（請求項
３〜５）の実施形態について説明する。

【００６７】まず、ＬＳＩデバイスの開発製造過程での
本発明方法の位置付けを前記図２を参照しながら説明す
る。ＬＳＩデバイスの開発は、その仕様が決定された後
に論理回路設計や回路設計などが行われ、それに基づい
てレイアウトパターン設計が行われる。この設計作業は
一般にＣＡＤを用いて行われ、所要のＬＳＩデバイスの
設計データが取得される。これに基づいてＬＳＩデバイ
スを製造するときは、同データを電子ビーム描画用デー
タ変換システムに与えて、描画データに変換する。そし
て、この描画データに基づいて電子ビーム描画装置でマ
スクを描画し、このマスクパターンをステッパを用いて
ウェハに露光し所定の製造プロセスを行う。この描画デ
ータ作成からウェハプロセスまでの流れを繰り返して、
最終的な所望のＬＳＩデバイスが形成される。本発明に
係わる電子ビーム描画データ作成方法は電子ビーム描画
データ変換システムに反映される。

【００６８】上述のデータ変換システムの従来例として
は、例えば図１０に示すような処理フローに従ってデー
タ作成処理を行う（文献１）。まず、入力した設計デー
タの階層構造の最適化を行う。この処理は、設計データ
の階層構造のまま階層的図形演算した場合に発生する図
形の重畳などを発生しないようにすることを目的として
おり、セル重複除去やリサイズを行うための前処理（ド
ーナツ処理）からなる。この階層最適化処理後に図形演
算処理を行う。図形演算処理には、例えば白黒反転，ミ
ラー反転，リサイズ等が含まれる。また、一般に、図形
演算処理では複数の層を対象とした、例えば２層間のア
ンド処理等が頻繁に用いられる。この処理結果に対し
て、描画装置に入力可能な基本図形への分割処理，サブ
フィールド分割，フレーム分割処理等の描画装置のため
のフォーマット処理を行い描画データ作成は終了する。

【００６９】次に、図１１を例にとり本発明の詳細を説
明する。図１１に示すように、本発明は典型的には従来
方法における階層最適化処理の前処理として実現するこ
とができる。

【００７０】まず、入力された設計データのある階層に
属するセルを選択して、親セルとする。この親セルで参
照定義されているセル（以下子セルと呼ぶ）について順
次、図１１に示す処理を行う。第１のステップＳ１で
は、各々の子セルが前記親セルに属する図形によって完
全に被覆される領域を求める。もし、親セルの図形に部
分的に重複する子セルがあれば、この子セルを親セルに
展開する。第２のステップＳ２では、この領域において
親セルの図形を子セルに取り込む領域枠を取得する。

【００７１】第３のステップＳ３では、求めた領域枠に
存在する親セルの図形を親セルから削除する。同時に、
子セルが単独配置の場合にはこの削除したパターンを子
セルに取り込んで新たな子セルとして登録する。もし、
子セルがアレイ配置されている場合には親セルから削除
したパターンの一部、即ち子セルのｘ及びｙ方向のアレ
イ繰り返し単位長で定義される矩形部分を子セルに取り
込んで新たな子セルとして登録する。

【００７２】以上の処理を設計データの全ての階層に対
して行う。即ち、最上位階層から始めて、順次１階層づ
つ下位の階層に移って繰り返し、最下層のセルとなるま
で処理を繰り返す。逆に、最下層から始めて、順次１階
層づつ上位の階層に移って、最上位のセルとなるまで処
理を繰り返しても良い。

【００７３】以上の処理によって設計データの階層構造
を変更した後、（文献１）に開示されているドーナツ処
理等の通常の階層最適化処理を行う（Ｓ４）。続いて、
リサイズ等の図形演算を行い（Ｓ５）、最後に電子ビー
ム描画装置の入力フォーマットに合わせたフォーマット
処理を行い（Ｓ６）、電子ビーム描画装置用のデータ変
換処理を終了する。

【００７４】次に、本実施形態を図１２の設計データに
適用した例について説明する。まず、この設計データに
ついて説明しながら、一般的な設計データの構造につい
て概説する。

【００７５】図１２（ａ）に示すように、この設計デー
タはセルの階層としては３階層で構成されている。一般
に設計データにおいて、セルはそのセルに属する図形、
又はそのセルに別のセルを参照配置する情報（インスタ
ンス情報）を持つことができる。また、図形情報は、幾
つかの層（レイヤー）に分けて定義される。

【００７６】まず、最上位階層のセルＡは、２つの属す
るパターンＰａ及びＰａ’を持つ。このパターンは、レ
イヤー１で定義されている。Ａにはインスタンスとし
て、セルＢの４×４アレイ配置とセルＣが定義されてい
る。セルＢは図１２（ｂ）に示すようにパターンＰｂを
持ち、このパターンはレイヤー２に定義されている。ま
た、セルＢでは、別のセルは参照配置されていない。即
ち、インスタンスを持たない。セルＣは、セルＣに属す
るパターンとして４つのＰｃを持ち、これらのパターン
はレイヤー１で定義されている。また、セルＣはインス
タンスとして、セルＤの４×４アレイ配置を持つ。セル
Ｄは、自身に属するパターンとしてパターンＰｄを持
ち、このパターンはレイヤー２で定義されている。

【００７７】この設計データに、本実施形態を適用した
場合について、図１１の詳細説明である図１３及び図１
４，図１５，図１６を参照しながら順次説明する。

【００７８】ステップＳ１：まず、最上位セルであるセ
ルＡを処理対象とする。

【００７９】ステップＳ２：未処理の重複領域があるか
否かを判定し、重複領域がある場合はステップＳ３に進
む。

【００８０】ステップＳ３：重複箇所として、注目セル
（セルＡ）のパターンＰａと重複するセルＢのアレイ配
置を選択する。

【００８１】ステップＳ４：セルＢのアレイ配置の全領
域がパターンＰａに完全に被覆されるので、ステップＳ
５をスキップし、ステップＳ２に戻る。この段階で階層
構造は、図１２（ａ）のものから変更はない。

【００８２】ステップＳ２→Ｓ３：重複箇所として、パ
ターンＰａ’と重複するセルＣの部分を選択する。

【００８３】ステップＳ４：セルＣはＰａ’によって完
全に被覆されてはいない。従って、ステップＳ５に進
む。

【００８４】ステップＳ５：セルＣをセルＡに展開す
る。この展開に伴い階層構造は図１４（ａ）のようにな
る。即ち、パターンＰｃはセルＡのパターンＰａ''とし
て変更登録され、セルＤのアレイ配置はセルＡで参照さ
れるようになる。ステップＳ２に戻る。

【００８５】ステップＳ２→Ｓ５：図１４（ａ）に対
し、重複領域としてパターンＰａ’とセルＤのアレイ配
置が重複している。ステップＳ３に進む。セルＤの４×
４のアレイ配置のうち、Ｐａ’に完全に被覆されていな
い最右列の１×４の部分をセルＡに展開する。この展開
により階層構造は図１４（ｂ）のようになる。ステップ
Ｓ２に戻る。未処理の重複領域がないので、ステップＳ
６に進む。

【００８６】ステップＳ６→Ｓ７：図１４（ｂ）の処理
済みの重複領域について、パターン変更の設定枠を求め
る。パターンＰａとセルＢの４×４アレイ配置の箇所に
ついては、図１５の設定枠１を得る。また、パターンＰ
ａ’とセルＤの３×４アレイ配置の箇所については、設
定枠２を得る。ステップＳ８に進む。

【００８７】ステップＳ８→Ｓ９：まず、図１５の設定
枠１で指定される領域について、パターンＰａからこの
部分を削除する。次に、設定枠１で囲まれるパターンＰ
ａのうち、セルＢの１つの種セルと重複する部分をセル
ＢのパターンとしてＢに取り込む。設定枠２についても
同様の処理を行う。この結果、セルＡに属するパターン
Ｐａ及びＰａ’は、それぞれ、図１６（ｂ）のｐａ，ｐ
ａ’のように変更される。また、セルＢ及びセルＤはそ
れぞれ、図１６（ｃ）（ｄ）のように変更される。ま
た、セルＡ以下の階層構造は、図１６（ａ）のようにな
る。ステップＳ１０に進む。

【００８８】ステップＳ１０→Ｓ１１：以上の処理によ
り、設計データの階層構造は図１６のようになった。セ
ルＢ及びセルＤの階層より下層のセルはないため処理を
終了する。なお、１階層下位にセルがある場合は、ステ
ップＳ１１で注目する階層を１階層下位にしてステップ
Ｓ２に戻る。

【００８９】以上で図１１のセル図形再登録部までの処
理が終了した。以降は、図１１のドーナツ処理等の従来
の階層最適化の処理に移る。

【００９０】次に、本実施形態が図形演算の処理時間短
縮に与える効果について説明する。従来例として、階層
最適化処理においてセルが重複している場合に上位階層
に展開する例をとると、設計データの階層構造は図１７
のように変更される。図形演算処理として、レイヤー１
をレイヤー２でマスク演算する場合を考える。マスク演
算とは図１８に示すように、あるレイヤーで定義される
パターンから、別のレイヤーで定義されるパターン領域
を削除する図形演算である。まず、図１７で示される従
来例の場合について考えると、レイヤー１のパターンか
らレイヤー２のパターンをマスク演算するための処理数
は３２回である。

【００９１】一方、本実施形態の場合には、セルＢ及び
セルＤのアレイの部分については、マスク演算を種パタ
ーンについて行えばよいので、マスク演算に要する処理
回数は６回となる。マスク演算に要する処理時間は処理
回数に比例するので、本実施形態の場合には従来例に比
べて処理時間は約１／５に短縮される。

【００９２】次に、上記の場合について、本実施形態が
データ圧縮に与える効果について説明する。本実施形態
の場合について、マスク演算処理を行い描画装置用のフ
ォーマット処理を行った後のデータ構造を示したのが図
１９である。但し、描画装置としては矩形で表わされる
図形のみ入力可能とし、図１６における多角形を全て矩
形に分割するフォーマット処理を行った。本実施形態で
は、セルＢ及びセルＤの部分はアレイで表現されている
ため、図形の定義は種セルのみで良く、矩形数は全体で
３５個である。

【００９３】一方、従来例の場合には図２０のようにな
り、矩形数は全体で７４個となる。描画データ中の図形
データ量は矩形数に比例するので、従来例に比べて本実
施形態の場合には図形データ量は約１／２に減少するこ
とが分かった。設計データ中で定義されるアレイ繰り返
し数が、より多い場合には、本発明によるデータ作成方
法を行った場合に期待される変換処理時間の短縮及びデ
ータ圧縮効果は、さらに大きいものとなる。

【００９４】以上、本実施形態では、従来の階層処理方
法における階層最適化処理の前に実施する方法を示した
が、従来の階層最適化処理の中に組み込んだ処理として
行ってもよい。また、階層最適化処理から、描画装置用
のフォーマット処理までの全体の処理フローの中で、分
散して行っても良い。

【００９５】このように本実施形態によれば、階層最適
化処理以前に、重複するセルのアレイを重複しないセル
のアレイへと構成し直すことにより、変換処理に要する
時間を大幅に低減できる。さらに、設計データ中のアレ
イを極力展開しないようにして、描画データを作成する
ことが可能であるため、データ量も大幅に圧縮すること
が可能である。その結果、ＬＳＩ製造に必要なマスクの
作成時間を短縮することとなり、また製造装置のデータ
格納装置等も小規模のものにできるので、製造コストの
低減に寄与することができる。

【００９６】また、設計データの書き換えには、設計デ
ータの持つ階層情報を利用して行い、一般に設計データ
中のパターンの繰り返しを認識するために行われるパタ
ーンマッチング等の負荷の重い処理を伴わないため、極
めて簡便な、また、データ変換時間の短縮化には有効な
方法であるといえる。

【００９７】（第４の実施形態）図２１は、本発明の第
４の実施形態に係わるデータ変換システムの例を示す図
である。図２１に示すように、本実施形態も典型的には
従来方法における階層最適化処理の前処理として実現す
ることができる。まず、入力された設計データの最上位
階層（ルート）セルを親セルとする。この親セルでイン
スタンス定義されている子セルについて、順次図２１に
示す処理を行う。

【００９８】即ち、第１のステップＳ１では、互いに重
なり合う子セルのアレイを抽出する。第２のステップＳ
２では、重なり合う子セルのアレイピッチが同一である
かを、設計データに格納されている情報を読み取り判定
する。第３のステップ２３では、アレイピッチが同一の
場合に、重なり合う子セルのうちの１つのセルに、他の
子セルのパターン及び子セルで参照しているインスタン
ス情報を取り込みこのセルを再登録し、また階層構造を
変更する。ルートセルにある重なり合う子セルの全てに
ついてこの処理を終了したら、注目する階層を１階層下
位に移して上記の処理を行う。この処理を最下位の階層
が終了するまで繰り返す。

【００９９】以上の処理によって設計データの階層構造
を変更した後、（文献１）等に開示されているドーナツ
処理等の通常の階層最適化処理を行う（Ｓ４）。続い
て、リサイズ，白黒反転等の図形演算処理を行い（Ｓ
５）、最後に電子ビーム描画装置の入力フォーマットに
合わせたフォーマット処理を行い（Ｓ６）、電子ビーム
描画装置用のデータ変換処理を終了する。

【０１００】次に、本実施形態の詳細について説明する
前に、設計データパターンのフォーマットを図２５と図
２６を参照しながら説明する。設計データが図２４で示
されるセルの階層構造によって構成されていたとする。
即ち、セルＡは１つのパターンＰａを持つ。セルＢでは
１つのパターンＰｂを持ち、参照インスタンスとしてセ
ルＡを１×１アレイ配置（単独配置）として持つ。セル
Ｃは自身に属するパターンを持たないが、参照インスタ
ンスとしてセルＢを２×２アレイ配置として持つ。

【０１０１】この設計データが計算機のディスク内部で
格納される場合には、そのフォーマットはＣＡＤシステ
ムにより異なり、種々のものがあるが、典型的には例え
ば図２５のように表現されている。即ち、セルの情報は
セル自身に属するパターンとセル内で参照されるインス
タンスの情報とからなる。セルＢの場合について説明す
ると、セルＢではセルＡがＢの原点に対して（Ｘａ，Ｙ
ａ）の位置にインスタンスとして参照されている。ま
た、セルＢ自身が持つパターンＰｂはレイヤー番号１の
図形を表わす区画に、４頂点列として図２５（ｂ）の右
欄のように表わされている。

【０１０２】次に、図２３の設計データに対して本実施
形態を適用した例について説明しながら、本発明の詳細
について示す。設計データ中で最上位階層（ルート）で
あるセルＡには、セルＢが４×４アレイ配置されてお
り、同一サイズのセルＣがセルＢと重なるように図２３
のようにインスタンス配置されているとする。図２２の
本実施形態の詳細説明図に従って、この設計データに対
し本実施形態を適用した場合を順次説明する。

【０１０３】ステップＳ１：セルＡを注目階層とする。

【０１０４】ステップＳ２：未処理の重複するセルとし
て、セルＢの４×４アレイ配置とセルＣの４×４アレイ
配置が重なっているため、これが選択される。

【０１０５】ステップＳ３：セルＢとセルＣのアレイの
ピッチを図２５で表わされるような設計データの内部表
現の該当箇所から検索して調べる。セルＢとセルＣのア
レイのピッチは同じであるのでステップＳ４に進む。

【０１０６】ステップＳ４：セルＣのパターンをセルＢ
に取り込む。同時に階層ツリーからセルＣを削除する。
この変更により、設計データの階層構造は図２６のよう
になる。この変更を計算機内部での設計データのフォー
マットに対応して説明したのが図２９である。

【０１０７】ステップＳ５：この例では、セルＢが最下
層となるのでステップＳ７に進み、従来の階層最適化の
処理、それに続く図形演算処理及び描画装置用のフォー
マット処理を行う。

【０１０８】この例では、セルＣにはパターンデータし
か存在せず、インスタンスは配置されていないため、ス
テップＳ４ではパターンデータのみをセルＢに取り込ん
だ。もし、セルＣでインスタンスを参照している場合に
は、インスタンス配置もセルＢに取り込むことにする。

【０１０９】次に、本実施形態が図形演算の処理とデー
タ量圧縮に与える効果について説明する。例として、図
２３の設計データのレイヤー１をレイヤー２でマスク演
算する図形演算を考える。本実施形態では、設計データ
の階層構造が図２６のように変更され、このデータに対
して上記のマスク演算が階層的に処理される。即ち、レ
イヤー１をレイヤー２でマスクする図形演算は、図２６
のセルＢのＰｂをＰｃでマスク演算する処理のみとな
り、図形演算回数は１回である。このマスク演算を行
い、描画装置用のフォーマット処理を行った結果が図２
７である。描画装置では、図形は矩形や三角形などで表
わされる必要があるので、セルＢのパターンはドーナツ
状の１つの多角形ではなく、４つの矩形で表わされる。

【０１１０】一方、従来例として、階層最適化において
セルが重複している場合に上位階層に展開してしまう場
合には、図２３の設計データにおいて、セルＢとセルＣ
のパターンは全て、セルＡに属するように展開されてし
まう。この場合、レイヤー１からレイヤー２をマスク図
形演算する処理回数は１６回となる。従って、本実施形
態の場合、図形演算に要する処理時間は１／１６で済む
ことになる。

【０１１１】また、図形データ数は、図２８で示される
従来例の場合には６４個。一方、図２７で示される本実
施形態の場合には４個である。描画データの図形データ
量は図形数に比例するので、本実施形態では従来例に比
べて図形データ量が１／１６に減少することになる。

【０１１２】本実施形態と従来例を比較した場合の、図
形演算処理時間の短縮効果及び描画データの図形データ
量の圧縮効果は、アレイの繰り返し数の積に反比例して
大きくなる。例えば、図２３においてセルＢとセルＣが
１０×１０アレイ配置で定義されている場合には、図形
演算処理時間及び図形データ量共に、従来例に比べて１
／１００になる。

【０１１３】以上、本実施形態では、従来の階層処理方
法における階層最適化処理の前処理として実施する方法
を示したが、従来の階層最適化処理の一部として組み込
んだ処理としても実施することができる。また、階層最
適化処理から、描画装置用のフォーマット処理までの全
体の処理フローの中で分散して行っても良い。

【０１１４】（第５の実施形態）図３０は、本発明の第
５の実施形態に係わるデータ変換システムの例を示す図
である。図３０に示すように、本実施形態も典型的には
従来方法における階層最適化処理の前処理として実現す
ることができる。

【０１１５】本実施形態の骨子をなす部分は３つの処理
部から構成される。まず、入力された設計データの、最
上位階層（ルート）セルを親セルとする。この親セルで
インスタンス定義されている子セルについて、順次図３
１に示す処理を行う。

【０１１６】即ち、図３０の第１のステップＳ１では、
互いに重なり合う子セルのアレイを抽出する。第２のス
テップＳ２では、重なり合う子セルのアレイピッチの最
小公倍数を求める（以下、基本アレイピッチと呼ぶ）。
この処理において、設計データに格納されているアレイ
ピッチの情報を読み取り基本アレイピッチを求めること
にする。

【０１１７】第３のステップＳ３では、重なり合う子セ
ルの図形から、第２のステップＳ２で求めた基本アレイ
ピッチを繰り返し単位とする新しいセルデータを作成す
る。同時に、設計データの階層構造から、重なり合う子
セルの情報を削除し新セルを階層構造に加えて再編す
る。ルートセルにある重なり合う子セルの全てについて
この処理を終了したら、注目する階層を１階層下位に移
して上記の処理を行う。この処理を最下位の階層が終了
するので繰り返す。

【０１１８】以上の処理によって設計データの階層構造
を変更した後、（文献１）等に開示されているドーナツ
処理等の通常の階層最適化処理を行う（Ｓ４）。続いて
リサイズ、白黒反転等の図形演算処理を行い（Ｓ５）、
最後に電子ビーム描画装置の入力フォーマットに合わせ
たフォーマット処理を行い（Ｓ６）、電子ビーム描画装
置用のデータ変換処理を終了する。

【０１１９】次に、図３２の設計データに対して本実施
形態を適用した例について説明しながら、本発明の詳細
について示す。設計データ中で最上位階層（ルート）で
あるセルＡには、セルＢの４×４アレイとセルＣの４×
２アレイが、それぞれの配置原点が０点で重なるように
インスタンス配置されている。それぞれの、アレイのピ
ッチは図３２（ｂ）及び図３２（ｃ）に示すようになっ
ている。このデータは、実際には前記図２５で説明した
フォーマットで表わされている。図３１の詳細説明図に
従って、この設計データに対し本実施形態を適用した場
合について順次説明する。

【０１２０】ステップＳ１：セルＡを注目階層とする。

【０１２１】ステップＳ２：未処理の重複するセルとし
て、セルＢの４×４アレイ配置とセルＣの４×２アレイ
配置が重なっているため、これが選択される。

【０１２２】ステップＳ３：セルＢとセルＣのアレイの
ピッチを図２５で表わされるような設計データの内部表
現の該当箇所から検索して調べる。この結果、セルＢの
アレイピッチはＸｐｂ＝５μｍ，Ｙｐｂ＝５μｍ、また
セルＣのアレイピッチはＸｐｃ＝５μｍ，Ｙｐｃ＝１０
μｍであることが求まる。この値より、セルＢとセルＣ
のアレイピッチの最小公倍数として、Ｘｐ＝５μｍ，Ｙ
ｐ＝１０μｍを得る。

【０１２３】ステップＳ４：Ｘｐ＝５μｍ，Ｙｐ＝１０
μｍがアレイピッチとなるように、セルＣのパターン２
つ分とセルＢの１つ分のパターンから新セルＤを作成す
る。

【０１２４】ステップＳ５：階層ツリーから重なり合う
セルＢ及びセルＣの情報を削除し、セルＤの情報に置き
換え、階層構造を変更する。この変更により設計データ
の階層構造は図３３のようになる。

【０１２５】ステップＳ２：以上の処理により未処理の
重複するセルがなくなるので、ステップＳ６に進む。

【０１２６】ステップＳ６：この例では、セルＢが最下
層となるのでステップＳ８に進み、従来の階層最適化の
処理、それに続く図形演算処理及び描画装置用のフォー
マット処理を行う。なお、下位階層が存在する場合に
は、ステップＳ７で下位階層に処理を移してステップＳ
２に戻る。

【０１２７】この例では、セルＢ及びセルＣにはパター
ンデータしか存在せず、インスタンスは配置されていな
いため、ステップＳ４ではパターンデータのみ合成して
セルＤを作成した。もし、セルＢ又はセルＣでインスタ
ンスを参照している場合には、インスタンス配置もセル
Ｄに合成する。

【０１２８】次に、本実施形態が図形演算の処理とデー
タ量圧縮に与える効果について説明する。例として、前
記図３２の設計データのレイヤー１をレイヤー２でマス
ク演算する図形演算を考える。本実施形態では、設計デ
ータの階層構造が図３３のように変更され、このデータ
に対して上記のマスク演算が階層的に処理される。即
ち、レイヤー１をレイヤー２でマスクする図形演算は、
図３３のセルのＰｂをＰｃ１及びＰｃ２でマスク演算す
る処理のみとなり、図形演算回数は２回である。このマ
スク演算を行い、描画装置用のフォーマット処理を行っ
た結果が図３４である。描画装置では、図形は矩形や三
角形などで表わされる必要があるので、セルＤのＰｄ１
及びＰｄ２はそれぞれ８個のパターンで表わされ、セル
Ｄでは図形数は１６個となる。

【０１２９】一方、従来例として、階層最適化において
セルが重複している場合に上位階層に展開してしまう場
合をとると、図３２の設計データにおいて、セルＢとセ
ルＣのパターンは全て、セルＡに属するように展開され
てしまう。この場合、レイヤー１からレイヤー２をマス
ク図形演算する処理回数は１６回となる。従って、本実
施形態の場合、図形演算に要する処理時間は１／８で済
むことになる。また、図形データ数は、図３５で示され
る従来例の場合には１２８個となる。一方、図２７で示
される本実施形態の場合には、１６個である。描画デー
タの図形データ量は図形数に比例するので、本実施形態
では従来例に比べて図形データ量が１／８に減少するこ
とになる。

【０１３０】本実施形態と従来例を比較した場合の、図
形演算処理時間の短縮効果及び描画データの図形データ
量の圧縮効果は、アレイの繰り返し数の積に反比例して
大きくなる。例えば、図３２においてセルＢが１０×１
０アレイ、セルＣが１０×５アレイ配置で定義されてい
る場合には、図形演算処理時間及び図形データ量共に、
従来例に比べて１／５０になる。

【０１３１】以上、本実施形態では、従来の階層処理方
法における階層最適化処理の前処理として実施する方法
を示したが、従来の階層最適化処理の一部として組み込
んだ処理としても実施することができる。また、階層最
適化処理から、描画装置用のフォーマット処理までの全
体の処理フローの中で分散して行っても良い。

【０１３２】（第６の実施形態）図３６は、本発明の第
６の実施形態に係わるデータ変換システムの例を示す図
である。図３６に示すように、本実施形態も典型的には
従来方法における階層最適化処理の前処理として実現す
ることができる。

【０１３３】本実施形態の骨子をなす部分は５つの処理
部から構成される。まず、第１のステップＳ１では、設
計データの全てのセルについてセルの外接矩形を求め
る。セルの外接矩形とは、セル内で定義されているイン
スタンス中の図形も含めた全図形頂点のうち最も左下に
ある頂点の座標を（ｘll，ｙll）、最も右上にある頂点
の座標を（ｘru，ｙru）とすると、この２点で指定され
る矩形である。図３９（ｂ）及び（ｃ）に外接矩形の例
を示す。ＣＡＤデータのフォーマットによっては、この
外接矩形の座標をセルのサイズとして登録しているもの
があるが、その場合には第１のステップＳ１を省略する
ことができる。

【０１３４】第２のステップＳ２では、入力された設計
データの、最上位階層（ルート）セルを親セルとする。
この親セルでインスタンス定義されている子セルについ
て、順次図３６に示す処理を行う。まず、互いにアレイ
の外接矩形（以下、アレイ領域と呼ぶ）が重なり合う子
セルのアレイを抽出する。このアレイ領域が重複するア
レイに対し、さらに、複数のセルの外接矩形が重なりあ
っている領域を算定する。第３のステップＳでは、ステ
ップＳ２で求めた情報を基に複数のセル外接矩形が重複
する領域と、セル外接矩形が重なりを持たない領域とな
るように、各アレイを分割する。

【０１３５】第４のステップＳ４では、分割されたアレ
イ構造に対し、セル外接矩形が重複する箇所では重なり
合う子セルのアレイピッチの最小公倍数を求める。引き
続き、第５のステップＳ５のセル図形再登録部では、上
記求めたアレイピッチの最小公倍数のピッチを持つ新セ
ルを、重複するセルの図形及びセル内で参照されるイン
スタンスを融合することにより作成する。同時に、階層
ツリーへの新セルの登録と、新セルの基になった重複す
る子セルの情報を削除する。ルートセルにある重なり合
う子セルの全てについてこの処理を終了したら、注目す
る階層を１階層下位に移して上記の処理を行う。この処
理を最下位の階層が終了するまで繰り返す。

【０１３６】以上の処理によって設計データの階層構造
を変更した後、（文献１）等に開示されているドーナツ
処理等の通常の階層最適化処理を行う（Ｓ６）。続いて
サイズ、白黒反転等の図形演算処理を行い（Ｓ７）、最
後に電子ビーム描画装置の入力フォーマットに合わせた
フォーマット処理を行い（Ｓ８）、電子ビーム描画装置
用のデータ変換処理を終了する。

【０１３７】次に、図３８の設計データに対して本実施
形態を適用した例について説明しながら、本発明の詳細
について示す。設計データ中で最上位階層（ルート）で
あるセルＡには、セルＢの６×６アレイとセルＣの３×
２アレイが、それぞれの配置原点が０点で重なるように
インスタンス配置されている。また、それぞれのアレイ
のピッチは図に示すようになっている。このデータは、
実際には前記図２５で説明したフォーマットで表わされ
ている。

【０１３８】図３７の詳細説明図に従って、この設計デ
ータに対し本実施形態を適用した場合について順次説明
する。

【０１３９】ステップＳ１：全てのセルに対してセルの
外接矩形を求める。この結果を図３９に示す。図中の破
線で示した矩形が各セルの外接矩形である。

【０１４０】ステップＳ２：セルＡを注目階層とする。

【０１４１】ステップＳ３：アレイ領域が重複するセル
としてセルＢの（６×６）アレイと、セルＣの（３×
２）アレイを選択する。

【０１４２】ステップＳ４：上記抽出したアレイ領域に
対しセルの外接矩形が重複する領域を抽出する。図４０
において、セル外接矩形重複領域１及び２においてセル
Ｂの外接矩形とセルＣの外接矩形が重複していることが
求まる。セル外接矩形が重複している領域と重複してい
ない領域とに分かれるように、各セルのアレイ情報を分
割する。図４１にこの結果を示す。

【０１４３】ステップＳ５：セルＢとセルＣのアレイの
ピッチを、図２５で表わされるような設計データの内部
表現の該当箇所から検索して調べる。この結果、セルＢ
のアレイピッチはＸｐｂ＝５μｍ，Ｙｐｂ＝５μｍ、ま
たセルＣのアレイピッチはＸｐｃ＝１０μｍ，Ｙｐｃ＝
５μｍであることが求まった。この値より、セルＢとセ
ルＣのアレイピッチの最小公倍数として、Ｘｐ＝１０μ
ｍ，Ｙｐ＝５μｍを得る。

【０１４４】ステップＳ６：このアレイピッチの最小公
倍数で指定される枠内にあるセルＢとセルＣのパターン
を内部情報より読み込み、新セルＤを作成する。

【０１４５】ステップＳ７：階層ツリーから、新セルＤ
が配置されるべき領域に該当するセルＢとセルＣの情報
をセルＤの情報に置き換え、階層構造を変更する。この
変更により設計データの階層構造は図４２のようにな
る。

【０１４６】ステップＳ３：以上の処理により未処理の
重複するセルアレイ領域がなくなるので、ステップＳ８
に進む。

【０１４７】ステップＳ８：この例では、セルＢが最下
層となるのでステップＳ１０に進み、従来の階層最適化
の処理、それに続く図形演算処理及び描画装置用のフォ
ーマット処理を行う。なお、下位階層が存在する場合に
は、ステップＳ９で下位階層に処理を移してステップＳ
３に戻る。

【０１４８】この例では、セルＢ及びセルＣにはパター
ンデータしか存在せず、インスタンスは配置されていな
いため、ステップＳ４ではパターンのみ合成してセルＤ
を作成した。セルＢ又はセルＣでインスタンスを参照し
ている場合には、インスタンス配置もセルＤに合成す
る。

【０１４９】次に、本実施形態が図形演算の処理とデー
タ量圧縮に与える効果について説明する。例として、図
３８の設計データのレイヤー１とレイヤー２との図形和
（オア処理）をとる図形演算を考える。本実施形態では
設計データの階層構造が図４２のように変更され、この
データに対して上記のマスク演算が階層的に処理され
る。

【０１５０】即ち、レイヤー１とレイヤー２との図形和
をとる図形演算は、図４２のセルＤのＰｂ１とＰｄ２と
Ｐｄ３をオア処理演算する処理のみとなり、図形演算回
数は２回である。このマスク演算を行い、描画装置用の
フォーマット処理を行った結果が図４３である。描画装
置では、図形は矩形や三角形などで表わされる必要があ
るので、セルＤの図形数は１３個、またセルＢ図形数は
５個となる。

【０１５１】一方、従来例として、階層最適化において
セルのアレイ領域が重複している場合に上位階層に展開
してしまう場合をとると、図３８の設計データにおい
て、セルＢとセルＣのパターンは全て、セルＡに属する
ように展開されてしまう。この場合、レイヤーとレイヤ
ー２との図形和をとるための演算処理回数は１２回とな
る。従って、本実施形態の場合、図形演算に要する処理
時間は１／４で済むことになる。

【０１５２】また、図形データ数は、図４５で示される
従来例の場合には１９８個となる。一方、図４３で示さ
れる本実施形態の場合には、描画データにおいてもセル
ＤとセルＢがアレイによって定義されているため基本図
形数は１８個である。描画データの図形データ量は図形
数に比例するので、本実施形態では従来例に比べて図形
データ量が１／１１に減少することになる。

【０１５３】また、本実施形態と従来例を比較した場合
の、図形演算処理時間の短縮効果及び描画データの図形
データ量の圧縮効果は、アレイの繰り返し数の積に反比
例して大きくなる。

【０１５４】以上、本実施形態では、従来の階層処理方
法における階層最適化処理の前処理として実施する方法
を示したが、従来の階層最適化処理の一部として組み込
んだ処理としても実施することができる。また、階層最
適化処理から、描画装置用のフォーマット処理までの全
体の処理フローの中で分散して行っても良い。

【０１５５】なお、本発明は上述した各実施形態に限定
されるものではない。本発明は描画データの作成に特徴
を有することから、描画装置は図１に示す構造に何等限
定されない。また、実施形態では電子ビーム描画を例に
とり説明したが、本発明はイオンビーム描画にも同様に
適用することが可能である。その他、本発明の要旨を逸
脱しない範囲で、種々変形して実施することができる。

【０１５６】

【発明の効果】以上詳述したように本発明（請求項１，
２）によれば、描画データ作成において、最小副偏向走
査領域サイズを越える大きさのパターンが副偏向データ
作成時に分割される前に、該大きさのパターンを副偏向
装置領域サイズ以下のパターンに分割して表現し直す処
理を副偏向描画データ作成前に行うこと、またセル内に
配置された複数のパターンから同一のものを抜き出して
別セルに定義し直す処理を副偏向データ作成前に行うこ
とにより、設計データから描画データへの変換時間を増
大することなくデータ量を圧縮した描画データを作成す
ることができる。

【０１５７】また、本発明（請求項３〜５）によれば、
階層最適化処理以前に、重複するセルのアレイを重複し
ないセルのアレイへと構成し直すことにより、階層的図
形演算の処理効率の低減につながるセル展開を最小限に
抑えることができ、さらに設計データ中のアレイを極力
展開しないようにして描画データを作成することが可能
であるため、描画データ作成時間並びにデータ量を削減
することができる。

【０１５８】その結果、ＬＳＩ製造に必要なマスクの作
成時間を短縮することとなり、また製造装置のデータ格
納装置等も小規模のものにできるので、製造コストの低
減に寄与することができる。

【図面の簡単な説明】

【図１】本発明の各実施形態に使用した電子ビーム描画
装置を示す概略構成図。

【図２】描画装置周辺のデータの流れを示す模式図。

【図３】描画データの生成工程を示す図。

【図４】データ変換での主な処理フローを示す図。

【図５】第１の実施形態を適用した場合のセルの階層構
造の変更を示す図。

【図６】第１の実施形態を適用した場合のセルの階層構
造の変更を示す図。

【図７】第１の実施形態の処理フローを示す図。

【図８】第２の実施形態の処理フローを示す図。

【図９】第２の実施形態を適用した場合のセルの階層構
造の変更を示す図。

【図１０】一般的なデータ変換システムの例を示す図。

【図１１】第３の実施形態に係わるデータ変換システム
の例を示す図。

【図１２】第３の実施形態を適用した設計データの例を
示す図。

【図１３】第３の実施形態における階層最適化処理フロ
ーを示す図。

【図１４】階層最適化処理を説明するための図。

【図１５】階層最適化処理を説明するための図。

【図１６】階層最適化処理を説明するための図。

【図１７】階層最適化処理を説明するための図。

【図１８】階層最適化処理を説明するための図。

【図１９】階層最適化処理を説明するための図。

【図２０】階層最適化処理を説明するための図。

【図２１】第４の実施形態に係わるデータ変換システム
の例を示す図。

【図２２】第４の実施形態における階層最適化処理フロ
ーを示す図。

【図２３】階層最適化処理を説明するための図。

【図２４】階層最適化処理を説明するための図。

【図２５】階層最適化処理を説明するための図。

【図２６】階層最適化処理を説明するための図。

【図２７】階層最適化処理を説明するための図。

【図２８】階層最適化処理を説明するための図。

【図２９】階層最適化処理を説明するための図。

【図３０】第５の実施形態に係わるデータ変換システム
の例を示す図。

【図３１】第５の実施形態における階層最適化処理フロ
ーを示す図。

【図３２】階層最適化処理を説明するための図。

【図３３】階層最適化処理を説明するための図。

【図３４】階層最適化処理を説明するための図。

【図３５】階層最適化処理を説明するための図。

【図３６】第６の実施形態に係わるデータ変換システム
の例を示す図。

【図３７】第５の実施形態における階層最適化処理フロ
ーを示す図。

【図３８】階層最適化処理を説明するための図。

【図３９】階層最適化処理を説明するための図。

【図４０】階層最適化処理を説明するための図。

【図４１】階層最適化処理を説明するための図。

【図４２】階層最適化処理を説明するための図。

【図４３】階層最適化処理を説明するための図。

【図４４】従来例の処理を示す図。

【図４５】従来の描画データの全体構造を示す図。

【符号の説明】

１０…試料室１１…試料１２…ステージ１３…ステージ駆動回路１４…位置回路２０…電子ビーム光学系２１…電子銃２２〜２６…各種レンズ３１…ブランキング用偏向器３２…ビーム寸法可変用偏向器３３…ビーム走査用の主偏向器３４…ビーム走査用の副偏向器３５，３６…ビーム成形アパーチャ４０…制御計算機４１…磁気ディスク４２…パターンメモリ（データバッファ部）４３…パターンデータデコーダ（データ解析部）４４…描画データデコーダ４５…ブランキング回路４６…ビーム成形器ドライバ４７…主偏向器ドライバ４８…副偏向器ドライバ

───────────────────────────────────────────────────── フロントページの続き (72)発明者小山清美神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者阿部隆幸神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内

Claims

【特許請求の範囲】

【請求項１】主偏向器と少なくとも１段の副偏向器を有
する多段偏向方式の荷電ビーム描画装置を用いて試料上
にパターンを描画するに際し、最小副偏向走査領域サイズを越える大きさのパターンが
副偏向データ作成時に分割されないように、該大きさの
パターンを副偏向走査領域サイズ以下のパターンに分割
して表現し直す処理を、副偏向描画データ作成前に行う
ことを特徴とする荷電ビーム描画データ作成方法。
【請求項２】主偏向器と少なくとも１段の副偏向器を有
する多段偏向方式の荷電ビーム描画装置を用いて試料上
にパターンを描画するに際し、セル内に配置された複数のパターンから同一のものを抜
き出して別セルに定義し直す処理を、副偏向データ作成
前に行うことを特徴とする荷電ビーム描画データ作成方
法。
【請求項３】入力した設計データの階層構造の最適化処
理を行った後、少なくとも１つの入力層を対象とする所
定の図形演算処理を階層毎に施すことによって、多階層
のセル階層構造で定義される設計データを荷電ビーム描
画用のパターンデータに変換する荷電ビーム描画データ
作成方法において、前記階層最適化処理として、設計データ中のある親セル内で参照定義される子セルが
該親セルに属する図形によって完全に被覆される領域を
求めるステップと、該領域において親セルの図形を子セ
ルに取り込む領域枠を取得するステップと、該領域枠に
存在する親セルの図形を親セルから削除し、かつ子セル
が単独配置の場合にはこの削除したパターンを子セルに
取り込んで新たな子セルとして登録し、子セルがアレイ
配置されている場合には該削除したパターンから子セル
のｘ及びｙ方向のアレイ繰り返し単位長で定義される矩
形部分を子セルに取り込んで新たな子セルとするステッ
プと、を行うことによって階層構造を変更する処理を含
むことを特徴とする荷電ビーム描画データ作成方法。
【請求項４】入力した設計データの階層構造の最適化処
理を行った後、少なくとも１つの入力層を対象とする所
定の図形演算処理を階層毎に施すことによって、多階層
のセル階層構造で定義される設計データを荷電ビーム描
画用のパターンデータに変換する荷電ビーム描画データ
作成方法において、前記階層最適化処理として、設計データ中のあるセル内で参照定義される繰り返し数
が１以上であるセルＡのアレイ配置とセルＢのアレイ配
置の重複領域を求めるステップと、該重複領域において
セルＡの種パターンとセルＢの種パターンをもとに、セ
ルＡのアレイ繰り返し単位長とセルＢのアレイ繰り返し
単位長の公倍数で定義される単位長を持つ新たな種パタ
ーンＣを作成するステップと、該重複領域にあるセルＡ
のアレイ配置とセルＢのアレイ配置をセルＣのアレイ配
置で置き換えるステップと、を行うことによって階層構
造を変更する処理を含むことを特徴とする荷電ビーム描
画データ作成方法。
【請求項５】入力した設計データの階層構造の最適化処
理を行った後、少なくとも１つの入力層を対象とする所
定の図形演算処理を階層毎に施すことによって、多階層
のセル階層構造で定義される設計データを荷電ビーム描
画用のパターンデータに変換する荷電ビーム描画データ
作成方法において、前記階層最適化処理として、設計データ中のあるセル内で参照定義される繰り返し数
が１以上であるセルＡのアレイ配置とセルＢのアレイ配
置の重複領域を求めるステップと、該アレイ領域重複箇
所においてセルの外接矩形が重ならずかつ繰り返し数が
できるだけ多くなるように設計データの階層情報に基づ
いてアレイの分割及び融合を行って新たなセルを作成す
るステップと、該重複領域にあるセルＡのアレイとセル
Ｂのアレイを上記作成した新たなセルで置き換えるステ
ップと、行うことによって階層構造を変更する処理を含
むことを特徴とする荷電ビーム描画データ作成方法。