CN115828827A - 集成电路设计版图层次结构重构方法、系统及存储那介质 - Google Patents
集成电路设计版图层次结构重构方法、系统及存储那介质 Download PDFInfo
- Publication number
- CN115828827A CN115828827A CN202211356726.XA CN202211356726A CN115828827A CN 115828827 A CN115828827 A CN 115828827A CN 202211356726 A CN202211356726 A CN 202211356726A CN 115828827 A CN115828827 A CN 115828827A
- Authority
- CN
- China
- Prior art keywords
- group
- groups
- graphs
- distance
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000003860 storage Methods 0.000 title claims abstract description 18
- 238000004590 computer program Methods 0.000 claims description 6
- 238000005215 recombination Methods 0.000 claims description 4
- 230000006798 recombination Effects 0.000 claims description 4
- 230000001131 transforming effect Effects 0.000 claims description 4
- 238000012163 sequencing technique Methods 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 2
- 229930091051 Arenine Natural products 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Abstract
本发明涉及集成电路技术领域，特别涉及一种集成电路设计版图层次结构重构方法、系统及存储介质，方法包括以下步骤：获取版图，将所述版图划分获得多个局部区域；获取局部区域中的图形，并将图形按照两两图形之间的距离是否小于预设距离进行分组；判断每组中是否存在图形与局部区域的边界线的距离是否小于预设距离；若否，则将该组标记为第一类组；若是，则将该组标记为第二类组；分析第二类组的两两组之间是否距离小于预设距离，若是，在两个组之间建立连接关系，并根据连接关系构成第一类组；分别计算上述获得的所有第一类组的哈希值，将哈希值相同的组作为同一种基本单元的不同实例。本发明将层次结构重构为各实例之间的距离不小于预定距离。
Description
【技术领域】
本发明涉及集成电路技术领域，其特别涉及一种集成电路设计版图层次结构重构方法、系统及存储介质。
【背景技术】
集成电路设计版图由一系列几何图形组成，由于集成电路中一般会存在大量重复单元，因此可以通过Hierarchy层次结构来存储该设计版图。通常Hierarchy层次结构具有多个层级，其内部由多种基本单元(称之为Cell)放置在多个不同位置构成(Cell的一个放置称之为一个Instance或实例)。除此之外，还有部分不构成重复单元的几何图形(称之为Flat图形或平铺图形)。上述基本单元内部又具有类似的下一级结构，如此往复，直至最底层的Cell中只存在Flat图形，而不存在其他Cell的实例。通过这样的结构，可以降低文件存储的大小，例如在设计版图中的某一层中，由多个L2_A，L2_B，L2_C等基本单元构成，只需要记录一份L2_A，L2_B，L2_C的数据，如其详细的内部图形坐标信息，各Cell的实例只需记录其与对应相同Cell的二维位置偏移量即可。然而这样的Hierarchy结构中，各个Cell放置实例的图形存在相互重叠的情形，不适合于以Cell为单位对该版图进行可制造性处理，例如需要对版图进行掩模优化，或者多次曝光图形拆分等处理。这主要是在这些任务中，一个图形的处理结果会受其周围环境的影响，也就是说同一个Cell在不同实例下的处理结果会有所不同，因为同一个Cell的不同实例的周边放置的图形不一致。
【发明内容】
为了解决同一种基本单元不同实例的处理结果会受其周围其他图形影响的问题，本发明提供一种集成电路设计版图层次结构重构方法、系统及存储介质。
本发明为解决上述技术问题，提供如下的技术方案：一种集成电路设计版图层次结构重构方法，其中层次结构中每层都由多种基本单元构成，包括以下步骤：
获取版图，将所述版图划分获得多个局部区域；
获取局部区域中的图形，并将图形按照两两图形之间的距离是否小于预设距离进行分组；
判断每组中是否存在图形到局部区域边界线的最短距离是否小于预设距离；若否，则将该组标记为第一类组；若是，则将该组标记为第二类组；
分析版图中所有第二类组的两两组之间是否存在图形与图形之间的最短距离小于预设距离，若是，在两个组之间建立连接关系；将建立连接关系的组中的图形合并为一组，并将该组标记为第一类组；未与其他任意第二类组建立连接的第二类组，重新标记为第一类组；
分别计算上述获得的所有第一类组的哈希值，将哈希值相同的组作为同一种基本单元的不同实例。
优选地，每个局部区域的大小相等，局部区域的长宽相等且远大于预设距离，其比例为1：(100-1000)。
优选地，将图形按照两两图形之间的距离是否小于预设距离进行分组的具体步骤为：
计算两个图形中每两条边之间的距离，并判断是否存在某两条边之间的距离小于预设距离，若是，则在对应的两个图形间建立连接关系；
根据连接关系将局部区域中的图形进行分组。
优选地，分析第二类组的两两组之间是否存在图形与图形之间的最短距离小于预设距离包括以下步骤：
对于每一个局部区域的每一个第二类组，判断该组与该局部区域周边的局部区域中的第二类组之间是否有两图形之间的最短距离小于预设距离，若是，在两个组之间建立连接关系；
将建立连接关系的组中的图形合并构成第一类组；未与其他任意第二类组建立连接的第二类组，重新标记为第一类组。
优选地，分别计算上述获得的所有第一类组的哈希值包括以下步骤：
对于任意组，计算该组中图形的坐标最小值；
将该组中所有图形的连接点坐标进行变换，对变换后的连接点坐标进行排序，并计算排序后结果的哈希值。
优选地，坐标最小值由该组中所有图形X坐标的最小值以及Y坐标的最小值组合构成。
优选地，在计算排序后结果的哈希值之后包括以下步骤：
对于哈希值相同的组，任选取其中一组存储其中全部图形的坐标，同时记录该组坐标最小值；
计算其他每一个与该组哈希值相同的组和该组的相对位置并记录。
优选地，将哈希值相同的组作为同一种基本单元的不同实例之后还包括以下步骤：
以获得的基本单元为单位，进行可制造性处理；
存储上述处理结果，对每种单元处理结果分别创建一个新的文件进行存储，然后将原始层次结构里面该基本单元的实例信息存储到对应新的文件中。
本发明为解决上述技术问题，提供又一技术方案如下：一种集成电路设计版图层次结构重构系统，用于实现如前述的一种集成电路设计版图层次结构重构方法，包括以下模块：
划分模块：用于获取版图，将所述版图划分获得多个局部区域；
分组模块：用于获取各局部区域中的图形，并将图形按照两两图形之间的距离是否小于预设距离进行分组；
分类模块：用于判断每组中是否存在图形到局部区域边界线的最短距离是否小于预设距离；若否，则将该组标记为第一类组；若是，则将该组标记为第二类组；
重组模块：分析版图中所有第二类组的两两组之间是否存在图形与图形之间的最短距离小于预设距离，若是，在两个组之间建立连接关系；将建立连接关系的组中的图形合并为一组，并将该组标记为第一类组；未与其他任意第二类组建立连接的第二类组，重新标记为第一类组；
处理模块：用于分别计算上述获得的所有第一类组的哈希值，将哈希值相同的组作为同一种基本单元的不同实例。
本发明为解决上述技术问题，提供又一技术方案如下：一种计算机存储介质，其上存储有计算机程序，所述计算机程序被执行时实现如前述的一种集成电路设计版图层次结构重构方法的步骤。
与现有技术相比，本发明所提供的一种集成电路设计版图层次结构重构方法、系统及存储介质，具有如下的有益效果：
1.本发明提供的一种集成电路设计版图层次结构重构方法，通过对层次结构根据预设距离在一定的规则下重新对版图上的图形进行组合，重新构建获得基本单元，且各个基本单元的实例之间距离都不小于预设距离，使不同的实例的处理结果不会相互影响。
2.本发明提供的一种集成电路设计版图层次结构重构方法，根据图形与图形之间的距离是否小于预设距离建立连接关系，根据连接关系将图形分为多个组，保证每个组与组之间的距离都大于预设距离，最终将组作为基本单元的不同实例，这样以使重构后的各实例之间距离大于预设距离，不影响后续的计算结果，且各基本单元的中的图形使完整的，使整个版图的处理时间缩短。
3.本发明提供的一种集成电路设计版图层次结构重构方法，对于同一种基本单元只需要记录其中一个实例的全部信息，其他的实例只需要记录与该实例之间的相对位置即可，大大降低了存储的文件大小。
4.本发明提供的一种集成电路设计版图层次结构重构系统，具有和前述的一种集成电路设计版图层次结构重构方法相同的有益效果，在此不做赘述。
5.本发明实施例还提供一种计算机存储介质，具有与前述一种集成电路设计版图层次结构重构方法相同的有益效果，在此不做赘述。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明第一实施例提供的一种集成电路设计版图层次结构重构方法的步骤流程图。
图2是本发明第一实施例提供的一种集成电路设计版图层次结构重构方法之步骤S2的步骤流程图。
图3是本发明第一实施例提供的一种集成电路设计版图层次结构重构方法之步骤S21的实例图。
图4是本发明第一实施例提供的一种集成电路设计版图层次结构重构方法之步骤S4的步骤流程图。
图5是本发明第一实施例提供的一种集成电路设计版图层次结构重构方法之步骤S5的步骤流程图一。
图6是本发明第一实施例提供的一种集成电路设计版图层次结构重构方法之步骤S5的步骤流程图二。
图7是本发明第一实施例提供的一种集成电路设计版图层次结构重构方法之步骤S52之后的步骤流程图。
图8是本发明第二实施例提供的一种集成电路设计版图层次结构重构系统的框图。
附图标识说明：
1、集成电路设计版图层次结构重构系统；
10、划分模块；20、分组模块；30、分类模块；40、重组模块；50、处理模块。
【具体实施方式】
为了使本发明的目的，技术方案及优点更加清楚明白，以下结合附图及实施实例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请参阅图1，本发明第一实施例提供一种集成电路设计版图层次结构重构方法，其中层次结构中每层都由多种基本单元构成，包括以下步骤：
S1：获取版图，将所述版图划分获得多个局部区域；
S2：获取局部区域中的图形，并将图形按照两两图形之间的距离是否小于预设距离进行分组；
S3：判断每组中是否存在图形到局部区域边界线的最短距离是否小于预设距离；若否，则将该组标记为第一类组；若是，则将该组标记为第二类组；
S4：分析版图中所有第二类组的两两组之间是否存在图形与图形之间的最短距离小于预设距离，若是，在两个组之间建立连接关系；将建立连接关系的组中的图形合并为一组，并将该组标记为第一类组；未与其他任意第二类组建立连接的第二类组，重新标记为第一类组；
S5：分别计算上述获得的所有第一类组的哈希值，将哈希值相同的组作为同一种基本单元的不同实例。
具体地，每个局部区域的大小相等，局部区域的长宽相等且远大于预设距离；通常情况下划分版图时获得的局部区域大致都有是正方形，长宽都相等，通常为几十微米左右，而预设距离大致为几百纳米左右，其中预设距离可根据实际情况确定。
请参阅图2和图3，具体地，步骤S2的具体步骤为：
S21：计算两个图形中每两条边之间的距离，并判断是否存在某两条边之间的距离小于预设距离，若是，则在对应的两个图形间建立连接关系；
S22：根据连接关系将局部区域中的图形进行分组。
其中对于每一个局部区域进行单独处理，获取的图形包括局部区域中的所有几何图形，然后分析多边形的相对位置关系，假设该局部区域中包含有N个多边形，若其中两个图形之间的间隔距离小于预设距离，则在这两个图形之间建立连接关系，最终对这个局部区域中的所有图都机型分析之后，根据上述建立的连接关系可将图形分为M个组。
如图3所示的实例图，图中的Patch即表示为上述所说的局部区域，其中假设该局部区域中包括9个多边形，分别为P1、P2、P3、P4、P5、P6、P7、P8、P9这九个多边形，其中P1、P2、P3之间相互建立有连接关系，P4分别与P5和P6之间建立有连接关系，P7和P8之间建立有连接关系，而P9则未与任何图形建立有连接关系，表示P9和其他图形之间的距离都大于预设距离；而根据连接关系将以上9个图形分为四个组，分别为第一组：P1、P2、P3；第二组：P4，P5，P6；第三组：P7，P8；第四组：P9。
具体地，计算图形之间的距离是计算两个图形距离最近的一个点的距离；或者是计算两个图形之间每两条边之间的距离，取距离最近的两条边的距离作为这两个图形之间的距离。
这样分组之后，获得的各个组之间的距离都是大于预设距离的，再之后根据分组后的图形，分别去判定每一组中是否有图形与局部区域的边界线的距离小于预设距离，如图3中所示的示例图，图中所示的距离Patch边界线D，其中的D表示的即为上述的预设距离，可以看出，其中分析得到第三组中的图形P8与局部区域的边界线的距离小于预设距离D，也即最终将第三组标记为第二类组，其余三组则标记为第一类组。
具体地，其中图形与局部区域边界的距离也可以是计算图形某个边/点到边界线的距离。
最终，分别对所有局部区域进行分别计算得到所有被分类的组，将所有局部区域中的第二类组进行进一步的操作，将第二类组进行划分整合得到新的第一类组。
请继续参阅图4，具体地，步骤S4的具体步骤为：
S41：对于每一个局部区域的每一个第二类组，判断该组与该局部区域周边的局部区域中的第二类组之间是否有两图形之间的最短距离小于预设距离，若是，在两个组之间建立连接关系；
S42：将建立连接关系的组中的图形合并构成第一类组；未与其他任意第二类组建立连接的第二类组，重新标记为第一类组。
可以理解地，在这一步计算组之间的距离时，只需要计算该局部区域中的组与该局部区域周边局部区域的组的距离，这样大大减少了计算量。
其中这里计算图形之间的距离也如前述步骤S2时的计算方式相同。
这里通过将建立连接关系的合并成一组并标记第一类组，如前述直接获得第一类组一样，都是由图形组成，且各个组之间的距离都大于预设距离；但是其中可能会存在一些第二类组并没有与其他任意的第二类组建立连接关系，那么这些组直接转化为第一类组。
可以理解地，通过以上步骤将版图中的所有图形划分为多个组，且都是第一类组，其中每个组中的图形数量根据具体的计算结果得出，可以是一个或多个，当组中的图形数量为多个时，对于该组中的任意一个图形，该组中至少存在一个图形与该图形之间的距离是小于预设距离的。
请继续参阅图5，步骤S5中“分别计算上述获得的所有第一类组的哈希值”包括以下步骤：
S51：对于任意组，计算该组中图形的坐标最小值；
S52：将该组中所有图形的连接点坐标进行变换，对变换后的连接点坐标进行排序，并计算排序后结果的哈希值。
具体地，坐标最小值由该组中所有图形X坐标的最小值以及Y坐标的最小值组合构成。
可以理解地，比如将坐标最小值记为(Xmin，Ymin)，之后将图形的连接点进行坐标变换，由于其中图形为多边形图形，是由多条边连接构成，该连接点亦指图形上边与边的连接点；对连接点的坐标进行变换也指连接点的坐标减去上述获得的(Xmin，Ymin)。
之后对变换后的该组中的连接点进行排序，并计算其哈希值，可采用任意常用的哈希值计算方式计算。
可以理解地，获得的所有的第一类组，每一组都可以看作是基本单元，对于哈希值相同的组，将其视为同一种基本单元放置在不同位置的不同实例，具体地，请参阅图6，步骤S52“计算排序后结果的哈希值”之后还包括以下步骤：
S53：对于哈希值相同的组，任选取其中一组存储其种全部图形的坐标，同时记录该组坐标最小值；
S54：计算其他每一个与该组哈希值相同的组和该组的相对位置并记录。
可知，在储存时，对于同一种基本单元的组，只需要存储其中的一份即可，也即选取任意一组存储其全部图形的坐标，同时记录该组之前计算的坐标最小值(Xmin，Ymin)，假设将该组命名为C0，可将其坐标记为(Xmin，0，Ymin，0)，对于和该组是同一种基本单元的其他任意组，假设称其为Ci，则其坐标最小值(Xmin，i，Ymin，i)，只需要记录该组与C0的相对位置，即(Xmin，i-Xmin，0，Ymin，i-Ymin，0)即可，从而降低文件存储的大小。
上述步骤即为对版图上的层次结构进行重构，得到新的基本单元，不同的组位于版图上不同的位置即为不同的实例，不同组的哈希值相同则为同一种基本单元，每个实例之间的距离都大于预设距离，不同实例的处理结果不会相互影响，且各个基本单元中的图形均是完整的，从而以基本单元为单位进行处理可以正确获取每个图形的属性(例如长度等)，缩短版图的处理时间，能够实现前述按图形属性的操作。
进一步地，请参阅图7，步骤S5之后：“将哈希值相同的组作为同一种基本单元的不同实例”之后还包括以下步骤：
S6：以获得的基本单元为单位，进行可制造性处理；
S7：存储上述处理结果，对每种单元处理结果分别创建一个新的文件进行存储，然后将原始层次结构里面该基本单元的实例信息存储到对应新的文件中。
获取到上述重构后的层次结构后，对版图的可制造性处理则可按照S6和S7的步骤完成，以每一种基本单元为单位，进行可制造性处理，对处理结果进行储存，从而完成整个版图的可制造性处理结果。
请参阅图8，本发明第二实施例还提供一种集成电路设计版图层次结构重构系统1，用于实现如前述的一种集成电路设计版图层次结构重构方法，包括以下模块：
划分模块10：用于获取版图，将所述版图划分获得多个局部区域；
分组模块20：用于获取各局部区域中的图形，并将图形按照两两图形之间的距离是否小于预设距离进行分组；
分类模块30：用于判断每组中是否存在图形到局部区域边界线的最短距离是否小于预设距离；若否，则将该组标记为第一类组；若是，则将该组标记为第二类组；
重组模块40：分析版图中所有第二类组的两两组之间是否存在图形与图形之间的最短距离小于预设距离，若是，在两个组之间建立连接关系；将建立连接关系的组中的图形合并为一组，并将该组标记为第一类组；未与其他任意第二类组建立连接的第二类组，重新标记为第一类组；
处理模块50：用于分别计算上述获得的所有第一类组的哈希值，将哈希值相同的组作为同一种基本单元的不同实例。
该系统具有和第一实施例中所述的方法具有相同的有益效果，在此不做赘述，对于上述各模块予于整合和拆分以实现上述的方法步骤皆在本发明保护范围之内。
本发明第三实施例还提供一种计算机存储介质，其上存储有计算机程序，计算机程序被执行时实现如前述的一种集成电路设计版图层次结构重构方法的步骤，具有和第一实施例中所述的方法具有相同的有益效果，在此不做赘述
在本发明所提供的实施例中，应理解，“与A对应的B”表示B与A相关联，根据A可以确定B。但还应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其他信息确定B。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定特征、结构或特性可以以任意适合的方式结合在一个或多个实施例中。本领域技术人员也应该知悉，说明书中所描述的实施例均属于可选实施例，所涉及的动作和模块并不一定是本发明所必须的。
在本发明的各种实施例中，应理解，上述各过程的序号的大小并不意味着执行顺序的必然先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
在本发明的附图中的流程图和框图，图示了按照本申请各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方案中，方框中所标注的功能也可以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，在此基于涉及的功能而确定。需要特别注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
与现有技术相比，本发明所提供给的一种集成电路设计版图层次结构重构方法、系统及存储介质具有如下的有益效果：
1.本发明提供的一种集成电路设计版图层次结构重构方法，通过对层次结构根据预设距离在一定的规则下重新对版图上的图形进行组合，重新构建获得基本单元，且各个基本单元的实例之间距离不小于预设距离，使不同的实例的处理结果不会相互影响。
2.本发明提供的一种集成电路设计版图层次结构重构方法，根据图形与图形之间的距离是否小于预设距离建立连接关系，根据连接关系将图形分为多个组，保证每个组与组之间的距离都大于预设距离，最终将组作为基本单元的不同实例，这样以使重构后的各实例之间距离大于预设距离，不影响后续的计算结果，且各基本单元的中的图形使完整的，使整个版图的处理时间缩短。
3.本发明提供的一种集成电路设计版图层次结构重构方法，对于同一种基本单元只需要记录其中一个实例的全部信息，其他的实例只需要记录与该实例之间的相对位置即可，大大降低了存储的文件大小。
4.本发明提供的一种集成电路设计版图层次结构重构系统，具有和前述的一种集成电路设计版图层次结构重构方法相同的有益效果，在此不做赘述。
5.本发明实施例还提供一种计算机存储介质，具有与前述一种集成电路设计版图层次结构重构方法相同的有益效果，在此不做赘述。
以上对本发明实施例公开的一种集成电路设计版图层次结构重构方法、系统及存储介质进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，凡在本发明的原则之内所作的任何修改，等同替换和改进等均应包含本发明的保护范围之内。
Claims (10)
1.一种集成电路设计版图层次结构重构方法，其中层次结构中每层都由多种基本单元构成，其特征在于：包括以下步骤：
获取版图，将所述版图划分获得多个局部区域；
获取局部区域中的图形，并将图形按照两两图形之间的距离是否小于预设距离进行分组；
判断每组中是否存在图形到局部区域边界线的最短距离是否小于预设距离；若否，则将该组标记为第一类组；若是，则将该组标记为第二类组；
分析版图中所有第二类组的两两组之间是否存在图形与图形之间的最短距离小于预设距离，若是，在两个组之间建立连接关系；将建立连接关系的组中的图形合并为一组，并将该组标记为第一类组；未与其他任意第二类组建立连接的第二类组，重新标记为第一类组；
分别计算上述获得的所有第一类组的哈希值，将哈希值相同的组作为同一种基本单元的不同实例。
2.如权利要求1所述的集成电路设计版图层次结构重构方法，其特征在于：每个局部区域的大小相等，局部区域的长宽相等且远大于预设距离，其比例为1：(100-1000)。
3.如权利要求1所述的集成电路设计版图层次结构重构方法，其特征在于：将图形按照两两图形之间的距离是否小于预设距离进行分组的具体步骤为：
计算两个图形中每两条边之间的距离，并判断是否存在某两条边之间的距离小于预设距离，若是，则在对应的两个图形间建立连接关系；
根据连接关系将局部区域中的图形进行分组。
4.如权利要求1所述的集成电路设计版图层次结构重构方法，其特征在于：分析第二类组的两两组之间是否存在图形与图形之间的最短距离小于预设距离包括以下步骤：
对于每一个局部区域的每一个第二类组，判断该组与该局部区域周边的局部区域中的第二类组之间是否有两图形之间的最短距离小于预设距离，若是，在两个组之间建立连接关系；
将建立连接关系的组中的图形合并构成第一类组；未与其他任意第二类组建立连接的第二类组，重新标记为第一类组。
5.如权利要求1所述的集成电路设计版图层次结构重构方法，其特征在于：分别计算上述获得的所有第一类组的哈希值包括以下步骤：
对于任意组，计算该组中图形的坐标最小值；
将该组中所有图形的连接点坐标进行变换，对变换后的连接点坐标进行排序，并计算排序后结果的哈希值。
6.如权利要求5所述的集成电路设计版图层次结构重构方法，其特征在于：坐标最小值由该组中所有图形X坐标的最小值以及Y坐标的最小值组合构成。
7.如权利要求5所述的集成电路设计版图层次结构重构方法，其特征在于：在计算排序后结果的哈希值之后包括以下步骤：
对于哈希值相同的组，任选取其中一组存储其中全部图形的坐标，同时记录该组坐标最小值；
计算其他每一个与该组哈希值相同的组和该组的相对位置并记录。
8.如权利要求1所述的集成电路设计版图层次结构重构方法，其特征在于：将哈希值相同的组作为同一种基本单元的不同实例之后还包括以下步骤：
以获得的基本单元为单位，进行可制造性处理；
存储上述处理结果，对每种单元处理结果分别创建一个新的文件进行存储，然后将原始层次结构里面该基本单元的实例信息存储到对应新的文件中。
9.一种集成电路设计版图层次结构重构系统，用于实现如权利要求1-8任一项所述的一种集成电路设计版图层次结构重构方法，其特征在于：包括以下模块：
划分模块：用于获取版图，将所述版图划分获得多个局部区域；
分组模块：用于获取各局部区域中的图形，并将图形按照两两图形之间的距离是否小于预设距离进行分组；
分类模块：用于判断每组中是否存在图形到局部区域边界线的最短距离是否小于预设距离；若否，则将该组标记为第一类组；若是，则将该组标记为第二类组；
重组模块：分析版图中所有第二类组的两两组之间是否存在图形与图形之间的最短距离小于预设距离，若是，在两个组之间建立连接关系；将建立连接关系的组中的图形合并为一组，并将该组标记为第一类组；未与其他任意第二类组建立连接的第二类组，重新标记为第一类组；
处理模块：用于分别计算上述获得的所有第一类组的哈希值，将哈希值相同的组作为同一种基本单元的不同实例。
10.一种计算机存储介质，其上存储有计算机程序，其特征在于：所述计算机程序被执行时实现如权利要求1-8任一项所述的一种集成电路设计版图层次结构重构方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211356726.XA CN115828827A (zh) | 2022-11-01 | 2022-11-01 | 集成电路设计版图层次结构重构方法、系统及存储那介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211356726.XA CN115828827A (zh) | 2022-11-01 | 2022-11-01 | 集成电路设计版图层次结构重构方法、系统及存储那介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115828827A true CN115828827A (zh) | 2023-03-21 |
Family
ID=85526126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211356726.XA Pending CN115828827A (zh) | 2022-11-01 | 2022-11-01 | 集成电路设计版图层次结构重构方法、系统及存储那介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115828827A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116822453A (zh) * | 2023-08-25 | 2023-09-29 | 深圳国微福芯技术有限公司 | 集成电路的比对方法 |
-
2022
- 2022-11-01 CN CN202211356726.XA patent/CN115828827A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116822453A (zh) * | 2023-08-25 | 2023-09-29 | 深圳国微福芯技术有限公司 | 集成电路的比对方法 |
| CN116822453B (zh) * | 2023-08-25 | 2024-01-26 | 深圳国微福芯技术有限公司 | 集成电路的比对方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4587832B2 (ja) | 画像データ内で識別された領域を編成する方法及び装置 | |
| JP3612166B2 (ja) | 荷電ビーム描画データ作成方法および装置 | |
| JP6657137B2 (ja) | 情報処理装置、情報処理方法、及びプログラム | |
| JP4395047B2 (ja) | 相互関係マップの効率的な長距離計算用のデザインへの再ネスティング | |
| GB2391127A (en) | System and method for bounding and classifying regions within a graphical image. | |
| TWI613510B (zh) | 電子束描繪裝置、電子束描繪方法及記錄媒體 | |
| US11250199B1 (en) | Methods and systems for generating shape data for electronic designs | |
| JP6612486B1 (ja) | 学習装置、分類装置、学習方法、分類方法、学習プログラム、及び分類プログラム | |
| KR102158390B1 (ko) | 영상 처리 방법 및 장치 | |
| CN115828827A (zh) | 集成电路设计版图层次结构重构方法、系统及存储那介质 | |
| DE102018123761A1 (de) | Sicherung gegen fehler in einem fehlerkorrekturcode (ecc), der in einem kraftfahrzeugsystem implementiert ist | |
| CN117391011B (zh) | 层次版图验证中实现图形布尔处理的方法及装置 | |
| US7404174B2 (en) | method for generating a set of test patterns for an optical proximity correction algorithm | |
| JP2007256402A (ja) | 地図データ生成装置 | |
| JPH06333796A (ja) | 露光データ処理方法及び装置 | |
| Kramarov et al. | Formation Method of Delaunay Lattice for Describing and Identifying Objects in Fuzzy Images | |
| Rodrıguez et al. | Fast neighborhood operations for images and volume data sets | |
| Takkala | CHIP: clustering hotspots in layout using integer programming | |
| JP3109585B2 (ja) | 三次元オブジェクトデータ生成方法及びその装置並びに三次元オブジェクトデータを生成するプログラムを記録した記録媒体 | |
| WO2022250071A1 (ja) | 学習方法、学習装置及びプログラム | |
| CN111553980B (zh) | 基于图拉普拉斯下采样技术的dem地形综合方法 | |
| US11308690B2 (en) | Information processing apparatus and non-transitory computer readable medium for determining attribute value of voxel | |
| Kurzeja et al. | CTSP: CSG Combinations of Tran-Similar Two-Patterns of CSG Cells | |
| JP3097907B2 (ja) | 電子線描画装置 | |
| CN114547548A (zh) | 一种地理空间大数据的点密度实现方法及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 100176 building 12, yard 156, Jinghai 4th Road, Beijing Economic and Technological Development Zone, Daxing District, Beijing Applicant after: Dongfang Jingyuan Microelectronics Technology (Beijing) Co.,Ltd. Address before: 100176 building 12, yard 156, Jinghai 4th Road, Beijing Economic and Technological Development Zone, Daxing District, Beijing Applicant before: DONGFANG JINGYUAN ELECTRON Ltd. |