JP2008134434A - マスクデータ処理方法、半導体装置の製造方法、及びマスクデータ処理を実行するプログラム - Google Patents
マスクデータ処理方法、半導体装置の製造方法、及びマスクデータ処理を実行するプログラム Download PDFInfo
- Publication number
- JP2008134434A JP2008134434A JP2006320343A JP2006320343A JP2008134434A JP 2008134434 A JP2008134434 A JP 2008134434A JP 2006320343 A JP2006320343 A JP 2006320343A JP 2006320343 A JP2006320343 A JP 2006320343A JP 2008134434 A JP2008134434 A JP 2008134434A
- Authority
- JP
- Japan
- Prior art keywords
- mask data
- data processing
- calculation
- design
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【解決手段】マスクデータ処理方法は、それぞれが設計パターンを有する複数のセルを含んだ階層構造を有する設計データに対して、当初の階層構造を有する設計データに前記マスクデータ処理の計算を実行するS182と、前記計算が実行される設計パターンの図形数またはエッジ長の合計、或いは実行される計算量、或いは展開度が所定の閾値以上となることが予測される場合S183に、前記計算が実行される設計パターンの前記図形数または前記エッジ長の合計、或いは実行される前記計算量、或いは前記展開度が減少するように前記階層構造を修正するS185。
【選択図】図18
Description
本発明の第1の実施形態に係るマスクデータ処理方法を図1乃至図8を用いて説明する。
本発明の第2の実施形態に係るマスクデータ処理方法を以下に説明する。本実施形態においては、推奨セル構造指針12に基づいて、図4に示した設計データ20に関して、自動的にセル構造を修正した例を図9に示す。
本発明の第3の実施形態に係るマスクデータ処理方法を図13乃至図15を用いて説明する。本実施形態に係るマスクデータ処理方法おいては、縦方向の一次元アレイ構造を有する図13に示す設計データ130に対してマスクデータ処理を行った場合を考える。
本発明の第4の実施形態に係るマスクデータ処理方法を図16及び図17を用いて説明する。
本発明の第5の実施形態に係るマスクデータ処理方法を図を用いて説明する。
12…推奨セル構造指針、20、130…設計データ、21…設計パターン修正ツール、
22…設計データ、 30…ラインパターン、
31、32、33、34、110、111、112、167〜172…パターン、
41、42…クリティカルセル、
50、51、52、61、62、63、64、65、66、91、92、101、102、155…セル、 90…ダミーパターン、131…ドーナッツ状中抜き領域、
132、133、134…中間セル、
135〜138、151〜154、180…フリンジ領域、139…処理後データ、
141〜148、161〜166…計算量の大きなパターン、 160…セル境界、
200…コンピュータシステム、201…CPU、202…表示装置、203…入力装置、
204…主記憶装置、 205…記憶装置、
S181〜S186、S191〜S196…ステップ。
Claims (5)
- それぞれが設計パターンを有する複数のセルを含んだ階層構造を有する設計データに対して、同一の設計パターンを有する複数の繰り返しセルがマスクデータ処理の内容に基づいて予め定められた繰り返し数以上一方向に並列し、且つ前記繰り返しセルの前記一方向と垂直方向の幅がマスクデータ処理の内容に基づいて予め定められた幅以上であるときは、複数の前記繰り返しセルの中の1つのセルに含まれる設計パターンに対してのみマスクデータ処理の計算を実行することによりマスクデータを生成するマスクデータ処理方法において、
当初の階層構造を有する設計データに前記マスクデータ処理の計算を実行すると、前記計算が実行される設計パターンの図形数またはエッジ長の合計、或いは実行される計算量、或いは展開度が所定の閾値以上となることが予測される場合に、前記計算が実行される設計パターンの前記図形数または前記エッジ長の合計、或いは実行される前記計算量、或いは前記展開度が減少するように前記階層構造を修正する
ことを特徴としたマスクデータ処理方法。 - それぞれが設計パターンを有する複数のセルを含んだ階層構造を有する設計データに対して、同一の設計パターンを有する複数の繰り返しセルがマスクデータ処理の内容に基づいて予め定められた繰り返し数以上一方向に並列し、且つ前記繰り返しセルの前記一方向と垂直方向の幅がマスクデータ処理の内容に基づいて予め定められた幅以上であるときは、複数の前記繰り返しセルの中の1つのセルに含まれる設計パターンに対してのみマスクデータ処理の計算を実行することによりマスクデータを生成するマスクデータ処理方法において、
同一のクリティカルな設計パターンを有する複数のクリティカルセルが前記繰り返し数以上繰り返し方向に並列し、且つ前記クリティカルセルの前記繰り返し方向と垂直方向の幅が前記予め定められた幅より小さく、且つ複数の前記クリティカルセルがそれぞれ、前記繰り返し方向と垂直な一方向に、マスクデータ処理の計算を実行したときの単位面積当たりの計算量が前記クリティカルな設計パターンに比べて少ない同一の隣接設計パターンと隣接している場合は、
前記クリティカルセルがそれに隣接する前記隣接設計パターンを含み、且つ、前記クリティカルセルの前記繰り返し方向と垂直方向の幅が前記予め定められた幅以上になるように、複数の前記クリティカルセルの一辺の幅を大きくする修正を前記階層構造に行った後に前記マスクデータ処理の計算を実行する
ことを特徴としたマスクデータ処理方法。 - 設計データがそれぞれが設計パターンを有する複数のセルに分割され、前記複数のセルのそれぞれはその外周部に接して隣接する前記複数のセルのいずれかに含まれる設計パターンであるフリンジ領域を備えており、各前記セルのマスクデータ処理における計算においては、各前記セルに備えられたフリンジ領域も共に計算することによりマスクデータを生成するマスクデータ処理方法において、
マスクデータ処理の前に前記分割を変更してフリンジ領域を移動或いは変更することにより、前記分割を変更した後におけるフリンジ領域のマスクデータ処理における計算量を変更前の前記分割におけるフリンジ領域のマスクデータ処理における計算量よりも減少させる
ことを特徴としたマスクデータ処理方法。 - 請求項1乃至3のいずれかに記載のマスクデータ処理方法を用いて半導体装置を製造する
ことを特徴とする半導体装置の製造方法。 - コンピュータに
請求項1乃至3のいずれかに記載のマスクデータ処理方法を行う手順
を実行させるためのコンピュータ読み取り可能なプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006320343A JP2008134434A (ja) | 2006-11-28 | 2006-11-28 | マスクデータ処理方法、半導体装置の製造方法、及びマスクデータ処理を実行するプログラム |
US11/945,697 US7996794B2 (en) | 2006-11-28 | 2007-11-27 | Mask data processing method for optimizing hierarchical structure |
US13/067,810 US20110265047A1 (en) | 2006-11-28 | 2011-06-28 | Mask data processing method for optimizing hierarchical structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006320343A JP2008134434A (ja) | 2006-11-28 | 2006-11-28 | マスクデータ処理方法、半導体装置の製造方法、及びマスクデータ処理を実行するプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008134434A true JP2008134434A (ja) | 2008-06-12 |
Family
ID=39559318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006320343A Pending JP2008134434A (ja) | 2006-11-28 | 2006-11-28 | マスクデータ処理方法、半導体装置の製造方法、及びマスクデータ処理を実行するプログラム |
Country Status (2)
Country | Link |
---|---|
US (2) | US7996794B2 (ja) |
JP (1) | JP2008134434A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113761828A (zh) * | 2021-09-03 | 2021-12-07 | 珠海市睿晶聚源科技有限公司 | 掩膜数据、掩膜数据的处理方法及系统 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7726109B2 (en) | 2007-10-30 | 2010-06-01 | Vermeer Manufacturing Co. | Four-bar linkage for suspending a header for an agricultural implement |
US8261521B2 (en) * | 2009-08-31 | 2012-09-11 | Vermeer Manufacturing Company | Self-leveling four-bar linkage for suspending a header of an agricultural implement |
US8510685B1 (en) | 2009-12-30 | 2013-08-13 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for creating a hierarchical output for an operation in an electronic design |
US9009633B2 (en) * | 2013-05-06 | 2015-04-14 | United Microelectronics Corp. | Method of correcting assist feature |
JP2016105446A (ja) * | 2014-12-01 | 2016-06-09 | 富士通セミコンダクター株式会社 | 設計方法、設計装置及びプログラム |
KR20210129371A (ko) * | 2020-04-20 | 2021-10-28 | 삼성전자주식회사 | 광 근접 효과 보정 방법 및 이를 포함하는 마스크 제작 방법 |
CN113050389B (zh) * | 2021-03-30 | 2022-12-02 | 长鑫存储技术有限公司 | 光刻工艺条件添加方法及装置、设计系统、介质和设备 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09153442A (ja) * | 1995-10-26 | 1997-06-10 | Dainippon Printing Co Ltd | 電子線描画装置用描画データの加工用データ生成装置及び加工用データ生成方法 |
JPH09319067A (ja) * | 1995-12-22 | 1997-12-12 | Toshiba Corp | 光近接効果補正方法 |
JPH10261568A (ja) * | 1997-03-18 | 1998-09-29 | Toshiba Corp | 荷電ビーム描画データ作成方法 |
JP2000155408A (ja) * | 1998-09-14 | 2000-06-06 | Matsushita Electronics Industry Corp | パタ―ンデ―タ検証方法およびパタ―ンデ―タ補正方法 |
JP2002092063A (ja) * | 2000-09-12 | 2002-03-29 | Sony Corp | 図形データの圧縮方法 |
JP2002107903A (ja) * | 2000-09-27 | 2002-04-10 | Toshiba Corp | 半導体集積回路の設計パターンのデータ処理方法、及びデータ処理プログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2005294446A (ja) * | 2004-03-31 | 2005-10-20 | Nec Corp | 電子描画データの合成展開処理時間の予測システムおよび方法 |
JP2007280200A (ja) * | 2006-04-10 | 2007-10-25 | Elpida Memory Inc | レイアウトパターンデータの補正装置、及び補正方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5663893A (en) * | 1995-05-03 | 1997-09-02 | Microunity Systems Engineering, Inc. | Method for generating proximity correction features for a lithographic mask pattern |
US5885734A (en) * | 1996-08-15 | 1999-03-23 | Micron Technology, Inc. | Process for modifying a hierarchical mask layout |
US6370679B1 (en) * | 1997-09-17 | 2002-04-09 | Numerical Technologies, Inc. | Data hierarchy layout correction and verification method and apparatus |
JP4117994B2 (ja) * | 2000-02-17 | 2008-07-16 | 株式会社東芝 | Lsiマスク描画データ圧縮装置及び圧縮方法 |
US6934410B1 (en) * | 2001-06-12 | 2005-08-23 | Lsi Logic Corporation | Mask correction for photolithographic processes |
US6868537B1 (en) * | 2002-02-25 | 2005-03-15 | Xilinx, Inc. | Method of generating an IC mask using a reduced database |
JP3871949B2 (ja) * | 2002-03-27 | 2007-01-24 | 株式会社東芝 | マスクデータ作成装置及びマスクデータ作成方法 |
JP4488727B2 (ja) * | 2003-12-17 | 2010-06-23 | 株式会社東芝 | 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム |
JP2006235184A (ja) | 2005-02-24 | 2006-09-07 | Seiko Epson Corp | 設計パターン補正装置、設計パターン補正方法、サイズ設定用データ算出装置、サイズ設定用データ算出方法、及びプログラム |
JP4686257B2 (ja) * | 2005-05-25 | 2011-05-25 | 株式会社東芝 | マスク製造システム、マスクデータ作成方法、及び半導体装置の製造方法 |
US7496884B2 (en) * | 2005-09-02 | 2009-02-24 | Synopsys, Inc. | Distributed hierarchical partitioning framework for verifying a simulated wafer image |
JP2007080965A (ja) * | 2005-09-12 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法、これに用いられるライブラリ、記録媒体および半導体製造装置 |
-
2006
- 2006-11-28 JP JP2006320343A patent/JP2008134434A/ja active Pending
-
2007
- 2007-11-27 US US11/945,697 patent/US7996794B2/en not_active Expired - Fee Related
-
2011
- 2011-06-28 US US13/067,810 patent/US20110265047A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09153442A (ja) * | 1995-10-26 | 1997-06-10 | Dainippon Printing Co Ltd | 電子線描画装置用描画データの加工用データ生成装置及び加工用データ生成方法 |
JPH09319067A (ja) * | 1995-12-22 | 1997-12-12 | Toshiba Corp | 光近接効果補正方法 |
JPH10261568A (ja) * | 1997-03-18 | 1998-09-29 | Toshiba Corp | 荷電ビーム描画データ作成方法 |
JP2000155408A (ja) * | 1998-09-14 | 2000-06-06 | Matsushita Electronics Industry Corp | パタ―ンデ―タ検証方法およびパタ―ンデ―タ補正方法 |
JP2002092063A (ja) * | 2000-09-12 | 2002-03-29 | Sony Corp | 図形データの圧縮方法 |
JP2002107903A (ja) * | 2000-09-27 | 2002-04-10 | Toshiba Corp | 半導体集積回路の設計パターンのデータ処理方法、及びデータ処理プログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2005294446A (ja) * | 2004-03-31 | 2005-10-20 | Nec Corp | 電子描画データの合成展開処理時間の予測システムおよび方法 |
JP2007280200A (ja) * | 2006-04-10 | 2007-10-25 | Elpida Memory Inc | レイアウトパターンデータの補正装置、及び補正方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113761828A (zh) * | 2021-09-03 | 2021-12-07 | 珠海市睿晶聚源科技有限公司 | 掩膜数据、掩膜数据的处理方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
US20110265047A1 (en) | 2011-10-27 |
US7996794B2 (en) | 2011-08-09 |
US20080216045A1 (en) | 2008-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4488727B2 (ja) | 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム | |
JP2008134434A (ja) | マスクデータ処理方法、半導体装置の製造方法、及びマスクデータ処理を実行するプログラム | |
US9594866B2 (en) | Method for checking and fixing double-patterning layout | |
JP4956365B2 (ja) | 設計レイアウト作成方法、半導体装置の製造方法、及びコンピュータ読み取り可能な媒体 | |
JP4510118B2 (ja) | 光近接効果補正方法と装置、光近接効果検証方法と装置、露光用マスクの製造方法、更に光近接効果補正プログラムと光近接効果検証プログラム | |
US20060033049A1 (en) | Design pattern data preparing method, mask pattern data preparing method, mask manufacturing method, semiconductor device manufacturing method, and program recording medium | |
JP2010506336A (ja) | 電子設計自動化における特性 | |
JP4357287B2 (ja) | 修正指針の発生方法、パターン作成方法、マスクの製造方法、半導体装置の製造方法及びプログラム | |
JP2010127970A (ja) | 半導体装置の製造不良箇所の予測方法、予測装置及び予測プログラム | |
JP2006292941A (ja) | 光近接効果補正方法およびその装置 | |
JP5052625B2 (ja) | マスクのレイアウトを設計する方法及びプログラム | |
CN111505898B (zh) | 一种结合图形匹配的opc修正方法 | |
US20100246978A1 (en) | Data verification method, data verification device, and data verification program | |
JP2009210707A (ja) | フォトマスク及びその設計方法と設計プログラム | |
JP5309623B2 (ja) | 階層構造を用いたフォトマスクデータの処理方法、フォトマスクデータ処理システム、および、製造方法 | |
JP2000260879A (ja) | レイアウト設計支援装置、コンピュータ読み取り可能な記録媒体 | |
JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
CN107783369B (zh) | 光学邻近校正的修复方法 | |
Kang et al. | Combination of rule and pattern based lithography unfriendly pattern detection in OPC flow | |
JP2000250960A (ja) | 描画装置用データの検証方法およびフォトマスクの製造方法 | |
JP2009282400A (ja) | プロセス近接効果の補正方法、プロセス近接効果の補正装置及びプロセス近接効果のパターン補正プログラムを格納した記録媒体 | |
JP7238218B2 (ja) | マスクパターン製造装置及びマスクパターン製造方法 | |
JP2005157043A (ja) | マスクパターン補正結果検証方法およびマスクパターン補正結果検証装置 | |
JP2008210983A (ja) | 信頼性設計支援方法 | |
KR100898232B1 (ko) | 축소과정에서의 패턴 설계 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111116 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130205 |