JP2002107903A - 半導体集積回路の設計パターンのデータ処理方法、及びデータ処理プログラムを記録したコンピュータ読み取り可能な記録媒体 - Google Patents
半導体集積回路の設計パターンのデータ処理方法、及びデータ処理プログラムを記録したコンピュータ読み取り可能な記録媒体Info
- Publication number
- JP2002107903A JP2002107903A JP2000295068A JP2000295068A JP2002107903A JP 2002107903 A JP2002107903 A JP 2002107903A JP 2000295068 A JP2000295068 A JP 2000295068A JP 2000295068 A JP2000295068 A JP 2000295068A JP 2002107903 A JP2002107903 A JP 2002107903A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cells
- threshold value
- array
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Electron Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
【課題】 小さいたねセルのアレイが展開されてしまう
ことを回避し、小さな単独配置のセルも階層処理を可能
とする。 【解決手段】 アレイを構成するたねセルのサイズがし
きい値以下である場合に、サイズがしきい値以下である
方向に、たねセルを複数まとめてしきい値以上のサイズ
を有する新たなたねセルを定義し（ステップＳ２０
３）、新たに定義されたたねセルの繰り返しとしてアレ
イを定義し直す（ステップＳ２０４）。
ことを回避し、小さな単独配置のセルも階層処理を可能
とする。 【解決手段】 アレイを構成するたねセルのサイズがし
きい値以下である場合に、サイズがしきい値以下である
方向に、たねセルを複数まとめてしきい値以上のサイズ
を有する新たなたねセルを定義し（ステップＳ２０
３）、新たに定義されたたねセルの繰り返しとしてアレ
イを定義し直す（ステップＳ２０４）。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
設計パターン（ＬＳＩパターン）のデータ処理方法に関
し、特にＬＳＩパターンのデザインルールチェック、マ
スク描画データ作成、光近接効果補正処理、電子ビーム
近接効果補正処理に関する。
設計パターン（ＬＳＩパターン）のデータ処理方法に関
し、特にＬＳＩパターンのデザインルールチェック、マ
スク描画データ作成、光近接効果補正処理、電子ビーム
近接効果補正処理に関する。
【０００２】
【従来の技術】ＬＳＩの大規模化、微細化に伴って、設
計パターンのデータ量は増加の一途を辿っている。デー
タ量を抑えるためには、階層処理が不可欠である。
計パターンのデータ量は増加の一途を辿っている。デー
タ量を抑えるためには、階層処理が不可欠である。
【０００３】階層処理で近接効果補正を行う公知例（第
１の公知例）として、特願平０３−８０５２５「近接効
果補正方法」がある。
１の公知例）として、特願平０３−８０５２５「近接効
果補正方法」がある。
【０００４】図９を用いて、本公知例における階層処理
の方法を説明する。図９にはセルＡ９０１とセルＡの子
セルであるセルＢ９０２が存在する。セルＢ９０２の境
界の内側に２重のフレーム領域を設ける。
の方法を説明する。図９にはセルＡ９０１とセルＡの子
セルであるセルＢ９０２が存在する。セルＢ９０２の境
界の内側に２重のフレーム領域を設ける。
【０００５】セルＢ９０２を処理する際には、フレーム
Ａ９１１より内側の領域を近接効果補正対象領域とし、
セルＢ９０２の境界とフレームＡ９１１の間の領域を補
正の際の参照領域とする。
Ａ９１１より内側の領域を近接効果補正対象領域とし、
セルＢ９０２の境界とフレームＡ９１１の間の領域を補
正の際の参照領域とする。
【０００６】セルＡ９０１を処理する際には、セルＢ９
０２の境界とフレームＡ９１１の間の領域を近接効果補
正対象領域として含め、フレームＡ９１１とフレームＢ
９１２の間の領域を参照領域とする。
０２の境界とフレームＡ９１１の間の領域を近接効果補
正対象領域として含め、フレームＡ９１１とフレームＢ
９１２の間の領域を参照領域とする。
【０００７】補正対象領域の周囲にフレーム幅（フレー
ム間隔）の参照領域を設ける理由は、補正対象領域はそ
の周囲の領域からの後方散乱電子の影響を受けるため、
補正に際して周囲の影響を考慮する必要があるためであ
る。すなわちフレーム幅は後方散乱電子の散乱長程度設
ける必要がある。
ム間隔）の参照領域を設ける理由は、補正対象領域はそ
の周囲の領域からの後方散乱電子の影響を受けるため、
補正に際して周囲の影響を考慮する必要があるためであ
る。すなわちフレーム幅は後方散乱電子の散乱長程度設
ける必要がある。
【０００８】階層処理でデザインルールチェックを行う
公知例（第２の公知例）として、Ｉｎｔｅｌ Ｃｏｒ
ｐ．のＴｏｄｄ Ｊ．Ｗａｇｎｅｒによる“Ｈｉｅｒａ
ｒｃｈｉｃａｌ Ｌａｙｏｕｔ Ｖｅｒｉｆｉｃａｔｉ
ｏｎ”（２１ｓｔＤｅｓｉｇｎＡｕｔｏｍａｔｉｏｎ
Ｃｏｎｆｅｒｅｎｃｅ、ｐｐ４８４−４８９、１９８
４）がある。データ処理の内容はスペースや幅違反等を
検証するデザインルールチェックであるが、階層処理の
方法は図９を用いて説明したものと同一である。この場
合、フレーム幅としては、検査するスペースや幅程度と
する。
公知例（第２の公知例）として、Ｉｎｔｅｌ Ｃｏｒ
ｐ．のＴｏｄｄ Ｊ．Ｗａｇｎｅｒによる“Ｈｉｅｒａ
ｒｃｈｉｃａｌ Ｌａｙｏｕｔ Ｖｅｒｉｆｉｃａｔｉ
ｏｎ”（２１ｓｔＤｅｓｉｇｎＡｕｔｏｍａｔｉｏｎ
Ｃｏｎｆｅｒｅｎｃｅ、ｐｐ４８４−４８９、１９８
４）がある。データ処理の内容はスペースや幅違反等を
検証するデザインルールチェックであるが、階層処理の
方法は図９を用いて説明したものと同一である。この場
合、フレーム幅としては、検査するスペースや幅程度と
する。
【０００９】階層処理でマスク描画データ作成する公知
例（第３の公知例）として、特願平０９−２６０２５３
「荷電ビーム描画データ作成方法」がある。本公知例に
おいては、予めしきい値以下のサイズのセルを上位の階
層に展開した上で、マスク描画データ作成を行ってい
る。アレイに関しても、領域サイズや繰り返し数が小さ
い場合に１レベル上位の階層に展開する。
例（第３の公知例）として、特願平０９−２６０２５３
「荷電ビーム描画データ作成方法」がある。本公知例に
おいては、予めしきい値以下のサイズのセルを上位の階
層に展開した上で、マスク描画データ作成を行ってい
る。アレイに関しても、領域サイズや繰り返し数が小さ
い場合に１レベル上位の階層に展開する。
【００１０】
【発明が解決しようとする課題】第１および第２の公知
例では、セルがフレーム幅の２倍より小さい場合に、そ
のセル内のパターンは全て上位の階層で処理される。従
って、階層の無いデータを処理するのと全く同じで、階
層処理のメリットは全く無い。
例では、セルがフレーム幅の２倍より小さい場合に、そ
のセル内のパターンは全て上位の階層で処理される。従
って、階層の無いデータを処理するのと全く同じで、階
層処理のメリットは全く無い。
【００１１】第３の公知例でも、小さなセルは上位の階
層に展開されるため階層処理のメリットは無く、特にア
レイが上位の階層に展開された場合にはデータ量が大幅
に増加する危険がある。
層に展開されるため階層処理のメリットは無く、特にア
レイが上位の階層に展開された場合にはデータ量が大幅
に増加する危険がある。
【００１２】本発明は、このような問題を解決し、小さ
いたねセルのアレイが展開されてしまうことを回避し、
小さな単独配置のセルも階層処理を可能とする半導体集
積回路の設計パターンのデータ処理方法、および半導体
集積回路の設計パターンのデータ処理プログラムを記録
した記録媒体を提供することを目的とする。
いたねセルのアレイが展開されてしまうことを回避し、
小さな単独配置のセルも階層処理を可能とする半導体集
積回路の設計パターンのデータ処理方法、および半導体
集積回路の設計パターンのデータ処理プログラムを記録
した記録媒体を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされたものであり、その第１の特徴は、
半導体集積回路の設計パターンのデータ処理方法であっ
て、アレイを構成するたねセルのサイズがしきい値以下
である場合に、前記たねセルを複数まとめてしきい値以
上のサイズを有する新たなたねセルを定義するステップ
と、新たに定義されたたねセルの繰り返しとして前記ア
レイを定義し直すステップとを含むことにある。
決するためになされたものであり、その第１の特徴は、
半導体集積回路の設計パターンのデータ処理方法であっ
て、アレイを構成するたねセルのサイズがしきい値以下
である場合に、前記たねセルを複数まとめてしきい値以
上のサイズを有する新たなたねセルを定義するステップ
と、新たに定義されたたねセルの繰り返しとして前記ア
レイを定義し直すステップとを含むことにある。
【００１４】本発明の第１の特徴によれば、アレイを構
成するたねセルが小さい場合に、それをまとめてより大
きなたねセルを作成し、そのたねセルでアレイを再定義
するため、アレイが全て展開されてしまうのを防ぐこと
が出来、階層処理のメリットを生かすことが出来る。
成するたねセルが小さい場合に、それをまとめてより大
きなたねセルを作成し、そのたねセルでアレイを再定義
するため、アレイが全て展開されてしまうのを防ぐこと
が出来、階層処理のメリットを生かすことが出来る。
【００１５】本発明の第２の特徴は、半導体集積回路の
設計パターンのデータ処理方法であって、単独配置のセ
ルのサイズがしきい値以下である場合に、隣接する複数
の前記セルをまとめて新たなセルを定義するステップ
と、新たに定義されたセルを隣接する複数の前記セルの
代わりに配置するステップとを含むことにある。
設計パターンのデータ処理方法であって、単独配置のセ
ルのサイズがしきい値以下である場合に、隣接する複数
の前記セルをまとめて新たなセルを定義するステップ
と、新たに定義されたセルを隣接する複数の前記セルの
代わりに配置するステップとを含むことにある。
【００１６】本発明の第２の特徴によれば、単独配置の
セルが小さい場合でも、隣のセルとペアにしてより大き
なセルとして定義することにより、単独配置のセルが展
開されてしまうのを防ぐことが出来る。特にこのペアが
繰り返し配置されている場合に、階層処理のメリットが
大きい。
セルが小さい場合でも、隣のセルとペアにしてより大き
なセルとして定義することにより、単独配置のセルが展
開されてしまうのを防ぐことが出来る。特にこのペアが
繰り返し配置されている場合に、階層処理のメリットが
大きい。
【００１７】なお、ペアの出現回数をカウントし、出現
回数の多いペアを構成するセルをまとめて新たなセルを
定義することが好ましい。
回数の多いペアを構成するセルをまとめて新たなセルを
定義することが好ましい。
【００１８】また、前記しきい値は、図形処理する際に
参照しなければならない領域の幅の２倍であることが好
ましい。
参照しなければならない領域の幅の２倍であることが好
ましい。
【００１９】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態を説明する。
の実施形態を説明する。
【００２０】（１）第１の実施形態 （構成）図１は、一般的なＬＳＩデータ処理システムに
おける概略のデータフローチャートである。同図に示す
ように、ＬＳＩパターンデータＡ１１１が、階層最適化
処理部１１２で階層最適化処理され、さらに図形演算処
理部１１３で図形演算処理されて、ＬＳＩパターンデー
タＢ１１４が得られる。
おける概略のデータフローチャートである。同図に示す
ように、ＬＳＩパターンデータＡ１１１が、階層最適化
処理部１１２で階層最適化処理され、さらに図形演算処
理部１１３で図形演算処理されて、ＬＳＩパターンデー
タＢ１１４が得られる。
【００２１】階層最適化処理部１１２では、ＬＳＩデー
タ処理システムによって多少の違いはあるが、主に
（ａ）セルやパターンの重複をチェックして上位の階層
に展開する処理、（ｂ）アレイを周囲のセルと内側のセ
ルに分類して再構築する処理、（ｃ）子セルのフレーム
領域を親セルに展開する処理等が行われる。
タ処理システムによって多少の違いはあるが、主に
（ａ）セルやパターンの重複をチェックして上位の階層
に展開する処理、（ｂ）アレイを周囲のセルと内側のセ
ルに分類して再構築する処理、（ｃ）子セルのフレーム
領域を親セルに展開する処理等が行われる。
【００２２】図形演算処理部１１３では、ＬＳＩデータ
処理システムの種類に応じて、距離検査や電子ビーム近
接効果補正、光近接効果補正等が行われる。
処理システムの種類に応じて、距離検査や電子ビーム近
接効果補正、光近接効果補正等が行われる。
【００２３】図２は、第１実施形態における階層最適化
処理部１１２の処理の流れを示すフローチャートであ
る。このフローチャートは、図１の階層最適化処理部１
１２の中でセルごとに実施される。図２のデータフロー
は、通常の最適化処理の前に挿入するのが好ましい。す
なわち、本発明によるアレイのたねセルをまとめる処理
を行った後に、（ａ）セルやパターンの重複をチェック
して上位の階層に展開する処理、（ｂ）アレイを周囲の
セルと内側のセルに分類して再構築する処理、（ｃ）子
セルのフレーム領域を親セルに展開する処理を行う。
処理部１１２の処理の流れを示すフローチャートであ
る。このフローチャートは、図１の階層最適化処理部１
１２の中でセルごとに実施される。図２のデータフロー
は、通常の最適化処理の前に挿入するのが好ましい。す
なわち、本発明によるアレイのたねセルをまとめる処理
を行った後に、（ａ）セルやパターンの重複をチェック
して上位の階層に展開する処理、（ｂ）アレイを周囲の
セルと内側のセルに分類して再構築する処理、（ｃ）子
セルのフレーム領域を親セルに展開する処理を行う。
【００２４】図３を用いて、図２のフローチャートを説
明する。図３（ａ）には現在注目しているセルＡ３０１
の例を示す。セルＡ３０１内には、セルＢ３０２がｙ軸
方向に６個、ｘ軸方向に１０個並んだアレイ３０５、セ
ルＣ３０３、さらにパターン３０４が３つ含まれる。例
えば、セルＢ３０２はメモリセルであり、セルＣ３０３
はコントロールロジックであり、パターン３０４は引き
出し配線である。
明する。図３（ａ）には現在注目しているセルＡ３０１
の例を示す。セルＡ３０１内には、セルＢ３０２がｙ軸
方向に６個、ｘ軸方向に１０個並んだアレイ３０５、セ
ルＣ３０３、さらにパターン３０４が３つ含まれる。例
えば、セルＢ３０２はメモリセルであり、セルＣ３０３
はコントロールロジックであり、パターン３０４は引き
出し配線である。
【００２５】まず、セル内にアレイがあるかチェックす
る（図２、ステップＳ２０１）。セルＡ３０１内には、
セルＢ３０２から構成されるアレイ３０５が存在するの
で、ステップＳ２０２以降の処理を行う。
る（図２、ステップＳ２０１）。セルＡ３０１内には、
セルＢ３０２から構成されるアレイ３０５が存在するの
で、ステップＳ２０２以降の処理を行う。
【００２６】次に、アレイのたねセルサイズがしきい値
以下かチェックする（図２、ステップＳ２０２）。アレ
イ３０５のたねセルＢ３０２は、しきい値より小さいの
で、ステップＳ２０３以降の処理を行う。しきい値につ
いては、後述する。
以下かチェックする（図２、ステップＳ２０２）。アレ
イ３０５のたねセルＢ３０２は、しきい値より小さいの
で、ステップＳ２０３以降の処理を行う。しきい値につ
いては、後述する。
【００２７】アレイのたねセルのｘ軸方向の長さ又はｙ
軸方向の長さのいずれかが、しきい値以下である時に、
ステップＳ２０３以降の処理を行えば良い。
軸方向の長さのいずれかが、しきい値以下である時に、
ステップＳ２０３以降の処理を行えば良い。
【００２８】たねセルＢ３０２を、ｘ軸方向に３個、ｙ
軸方向に２個まとめれば、ｘ軸方向及びｙ軸方向ともに
しきい値より大きくなるので、まとめて新たなセルＤ３
１１を定義する（図２、ステップＳ２０３）。
軸方向に２個まとめれば、ｘ軸方向及びｙ軸方向ともに
しきい値より大きくなるので、まとめて新たなセルＤ３
１１を定義する（図２、ステップＳ２０３）。
【００２９】図３（ｂ）にセルＤ３１１を示す。セルＤ
３１１は、（ａ）セルＢ３０２がｙ軸方向に２個、ｘ軸
方向に３個並んでいるアレイとして定義しても、（ｂ）
セルＢ３０２が６個配置されているとして定義しても、
（ｃ）セルＢ３０２を展開して定義しても良い。
３１１は、（ａ）セルＢ３０２がｙ軸方向に２個、ｘ軸
方向に３個並んでいるアレイとして定義しても、（ｂ）
セルＢ３０２が６個配置されているとして定義しても、
（ｃ）セルＢ３０２を展開して定義しても良い。
【００３０】（ａ）「セルＢ３０２がｙ軸方向に２個、
ｘ軸方向に３個並んでいるアレイとして定義する」と
は、以下の形式でデータを保持することを意味する。 ・たねセルが、セルＢ３０２であるという情報、 ・セルＢ３０２が、ｙ軸方向に２個、ｘ軸方向に３個、
繰り返して配置されているという情報、 ・配置のピッチの情報として、ｙ軸方向にはセルＢ３０
２のｙ軸方向の大きさ、ｘ軸方向にはセルＢ３０２のｘ
軸方向の大きさ、 ・繰り返しの始点の座標の情報 （ｂ）「セルＢ３０２が６個配置されているとして定義
する」とは、 ・参照セルが、セルＢ３０２であるという情報、 ・セルＢ３０２の配置座標 というデータ形式で６個のセルがそれぞれ配置されてい
ることを意味する。 （ｃ）「セルＢ３０２を展開して定義する」とは、セル
Ｂ３０２が３×２に並んだ状態で、それぞれのセルにつ
いて、参照セル内に定義されたデータと置き換えるとい
うことを意味する。例えば、図３（ｂ）の例では、セル
Ｂ３０２の参照セル内には鍵括弧状のパターンが１つ入
っているので、それぞれのセルをこの鍵括弧のパターン
と置き換える。
ｘ軸方向に３個並んでいるアレイとして定義する」と
は、以下の形式でデータを保持することを意味する。 ・たねセルが、セルＢ３０２であるという情報、 ・セルＢ３０２が、ｙ軸方向に２個、ｘ軸方向に３個、
繰り返して配置されているという情報、 ・配置のピッチの情報として、ｙ軸方向にはセルＢ３０
２のｙ軸方向の大きさ、ｘ軸方向にはセルＢ３０２のｘ
軸方向の大きさ、 ・繰り返しの始点の座標の情報 （ｂ）「セルＢ３０２が６個配置されているとして定義
する」とは、 ・参照セルが、セルＢ３０２であるという情報、 ・セルＢ３０２の配置座標 というデータ形式で６個のセルがそれぞれ配置されてい
ることを意味する。 （ｃ）「セルＢ３０２を展開して定義する」とは、セル
Ｂ３０２が３×２に並んだ状態で、それぞれのセルにつ
いて、参照セル内に定義されたデータと置き換えるとい
うことを意味する。例えば、図３（ｂ）の例では、セル
Ｂ３０２の参照セル内には鍵括弧状のパターンが１つ入
っているので、それぞれのセルをこの鍵括弧のパターン
と置き換える。
【００３１】そして、セルＢ３０２がｙ軸方向に６個、
ｘ軸方向に１０個並んだアレイとして定義されていたア
レイ３０５を、セルＤ３１１がｙ軸方向に３個、ｘ軸方
向に３個並んだアレイとして定義しなおす（図２、ステ
ップＳ２０４）。この場合、ｘ軸方向に端数のセルが出
てしまうので、この部分は（ａ）セルＢ３０２の１次元
配列として定義しても、（ｂ）セルＢ３０２をｙ軸方向
に並べたものとして定義しても、（ｃ）セルＢ３０２を
展開して定義しても良い。
ｘ軸方向に１０個並んだアレイとして定義されていたア
レイ３０５を、セルＤ３１１がｙ軸方向に３個、ｘ軸方
向に３個並んだアレイとして定義しなおす（図２、ステ
ップＳ２０４）。この場合、ｘ軸方向に端数のセルが出
てしまうので、この部分は（ａ）セルＢ３０２の１次元
配列として定義しても、（ｂ）セルＢ３０２をｙ軸方向
に並べたものとして定義しても、（ｃ）セルＢ３０２を
展開して定義しても良い。
【００３２】（ａ）「セルＢ３０２の１次元配列として
定義する」とは、以下のデータ形式でデータを保持する
ことを意味する。 ・種セルが、セルＢ３０２であるという情報、 ・セルＢ３０２が、ｙ軸方向に６個、ｘ軸方向に１個、
繰り返して配置されているという情報、 ・配置のピッチの情報として、ｙ軸方向にはセルＢ３０
２のｙ軸方向の大きさ、ｘ軸方向にはセルＢ３０２のｘ
軸方向の大きさ、 ・繰り返しの始点の座標の情報 （ｂ）「セルＢ３０２をｙ軸方向に並べたものとして定
義する」とは、 ・参照セルが、セルＢ３０２であるという情報、 ・セルＢ３０２の配置座標、 というデータ形式で６個のセルがそれぞれ配置されてい
ることを意味する。 （ｃ）「セルＢ３０２を展開して定義する」とは、セル
Ｂ３０２が６×１に並んだ状態で、それぞれのセルにつ
いて、参照セル内に定義されたデータと置き換えること
を意味する。例えば、図３（ｂ）の例では、セルＢ３０
２の参照セル内には鍵括弧状のパターンが１つ入ってい
るので、それぞれのセルをこの鍵括弧のパターンと置き
換える。
定義する」とは、以下のデータ形式でデータを保持する
ことを意味する。 ・種セルが、セルＢ３０２であるという情報、 ・セルＢ３０２が、ｙ軸方向に６個、ｘ軸方向に１個、
繰り返して配置されているという情報、 ・配置のピッチの情報として、ｙ軸方向にはセルＢ３０
２のｙ軸方向の大きさ、ｘ軸方向にはセルＢ３０２のｘ
軸方向の大きさ、 ・繰り返しの始点の座標の情報 （ｂ）「セルＢ３０２をｙ軸方向に並べたものとして定
義する」とは、 ・参照セルが、セルＢ３０２であるという情報、 ・セルＢ３０２の配置座標、 というデータ形式で６個のセルがそれぞれ配置されてい
ることを意味する。 （ｃ）「セルＢ３０２を展開して定義する」とは、セル
Ｂ３０２が６×１に並んだ状態で、それぞれのセルにつ
いて、参照セル内に定義されたデータと置き換えること
を意味する。例えば、図３（ｂ）の例では、セルＢ３０
２の参照セル内には鍵括弧状のパターンが１つ入ってい
るので、それぞれのセルをこの鍵括弧のパターンと置き
換える。
【００３３】図３（ｂ）の例では、セルＢ３０２をｙ軸
方向に並べている。
方向に並べている。
【００３４】たねセルをいくつかまとめて新たなたねセ
ルを定義する（図２、ステップＳ２０３）際に注意する
事項は、新たなたねセルのｙ軸方向及びｘ軸方向のサイ
ズが、共にしきい値以上になることである。
ルを定義する（図２、ステップＳ２０３）際に注意する
事項は、新たなたねセルのｙ軸方向及びｘ軸方向のサイ
ズが、共にしきい値以上になることである。
【００３５】また、セルをまとめる数は、セルが余らな
いようにするために、たねセルの繰り返し数を割り切れ
る数であることが望ましい。例えば、図３（ｂ）の例で
は、セルＢ３０２のｘ軸方向の繰り返し数は「１０」で
あるから、セルＢ３０２をｘ軸方向にまとめる数は、５
個又は２個が好ましい。しかしながら、新たなたねセル
のサイズは、しきい値以上でなければならないため、新
たなたねセルのｘ軸方向のサイズをセルＢ３０２「２
個」とすることはできない。
いようにするために、たねセルの繰り返し数を割り切れ
る数であることが望ましい。例えば、図３（ｂ）の例で
は、セルＢ３０２のｘ軸方向の繰り返し数は「１０」で
あるから、セルＢ３０２をｘ軸方向にまとめる数は、５
個又は２個が好ましい。しかしながら、新たなたねセル
のサイズは、しきい値以上でなければならないため、新
たなたねセルのｘ軸方向のサイズをセルＢ３０２「２
個」とすることはできない。
【００３６】次に、しきい値について説明する。しきい
値は、子セルのフレーム領域を親セルに展開する際に使
用するフレーム幅の２倍以上が好ましい。フレーム幅と
は、言い換えれば、（ａ）デザインルールチェックの際
は最大検査距離、（ｂ）電子ビーム近接効果補正の際は
後方散乱電子の散乱長、（ｃ）光近接効果補正の際は光
近接効果が及ぶ距離である。しきい値より小さいセルを
まとめて大きなセルとしておくことで、アレイのたねセ
ルが上位の階層に展開されるのを防ぐことが出来る。
値は、子セルのフレーム領域を親セルに展開する際に使
用するフレーム幅の２倍以上が好ましい。フレーム幅と
は、言い換えれば、（ａ）デザインルールチェックの際
は最大検査距離、（ｂ）電子ビーム近接効果補正の際は
後方散乱電子の散乱長、（ｃ）光近接効果補正の際は光
近接効果が及ぶ距離である。しきい値より小さいセルを
まとめて大きなセルとしておくことで、アレイのたねセ
ルが上位の階層に展開されるのを防ぐことが出来る。
【００３７】（作用）本実施形態によれば、アレイを構
成するたねセルが小さい場合に、それをまとめてより大
きなたねセルを作成し、そのたねセルでアレイを再定義
するため、アレイが全て展開されてしまうのを防ぐこと
が出来、階層処理のメリットを生かすことが出来る。
成するたねセルが小さい場合に、それをまとめてより大
きなたねセルを作成し、そのたねセルでアレイを再定義
するため、アレイが全て展開されてしまうのを防ぐこと
が出来、階層処理のメリットを生かすことが出来る。
【００３８】（効果）本実施形態によれば、たねセルの
サイズがしきい値以下のセルを複数まとめて新しいセル
を定義し、新しく定義されたセルの繰り返しとしてアレ
イを定義しなおすことで、小さいたねセルのアレイが展
開されてしまうのを防ぐことが出来る。電子ビーム近接
効果補正や光近接効果補正では、特に補正の際の参照距
離が大きいので、階層処理をしてもこの距離の２倍以下
のセルは展開されてしまうが、小さなセルをまとめて大
きなセルとして定義しなおすことにより、展開を防ぎ、
データ量が爆発するのを防ぐことが出来る。
サイズがしきい値以下のセルを複数まとめて新しいセル
を定義し、新しく定義されたセルの繰り返しとしてアレ
イを定義しなおすことで、小さいたねセルのアレイが展
開されてしまうのを防ぐことが出来る。電子ビーム近接
効果補正や光近接効果補正では、特に補正の際の参照距
離が大きいので、階層処理をしてもこの距離の２倍以下
のセルは展開されてしまうが、小さなセルをまとめて大
きなセルとして定義しなおすことにより、展開を防ぎ、
データ量が爆発するのを防ぐことが出来る。
【００３９】（２）第２実施形態 図４は、第２実施形態における階層最適化処理部１１２
の処理の流れを示すフローチャートである。つまり、こ
のフローチャートも階層最適化処理部１１２の中でセル
ごとに実施される。図４のデータフローは、通常の最適
化処理の前に挿入するのが好ましい。すなわち、本発明
によるアレイのたねセルをまとめる処理を行った後に、
（ａ）セルやパターンの重複をチェックして上位の階層
に展開する処理、（ｂ）アレイを周囲のセルと内側のセ
ルに分類して再構築する処理、（ｃ）子セルのフレーム
領域を親セルに展開する処理を行う。
の処理の流れを示すフローチャートである。つまり、こ
のフローチャートも階層最適化処理部１１２の中でセル
ごとに実施される。図４のデータフローは、通常の最適
化処理の前に挿入するのが好ましい。すなわち、本発明
によるアレイのたねセルをまとめる処理を行った後に、
（ａ）セルやパターンの重複をチェックして上位の階層
に展開する処理、（ｂ）アレイを周囲のセルと内側のセ
ルに分類して再構築する処理、（ｃ）子セルのフレーム
領域を親セルに展開する処理を行う。
【００４０】図５のレイアウトの例を用いて、図４のフ
ローチャートを説明する。図５はスタンダードセルのレ
イアウトを模式的に表したものである。スタンダードセ
ル設計では一般にセルのｙ軸方向の長さを揃えて設計
し、それをｘ軸方向に並べる。このときセルの大きさ
は、ｙ軸方向は固定（数十μｍ）であるが、ｘ軸方向に
は大小がある。なお、ｙ軸方向は可変とし、ｘ軸方向は
固定としても良い。
ローチャートを説明する。図５はスタンダードセルのレ
イアウトを模式的に表したものである。スタンダードセ
ル設計では一般にセルのｙ軸方向の長さを揃えて設計
し、それをｘ軸方向に並べる。このときセルの大きさ
は、ｙ軸方向は固定（数十μｍ）であるが、ｘ軸方向に
は大小がある。なお、ｙ軸方向は可変とし、ｘ軸方向は
固定としても良い。
【００４１】図５（ａ）に含まれるスタンダードセル１
〜１３は、ｙ軸方向は全てしきい値より大きいが、ｘ軸
方向はしきい値より小さいものと大きいものがある。
〜１３は、ｙ軸方向は全てしきい値より大きいが、ｘ軸
方向はしきい値より小さいものと大きいものがある。
【００４２】まず、セル１〜１３内にｘ軸方向のサイズ
がしきい値以下のセルがあるか探す（図４、ステップＳ
４０１）。図５（ａ）では、セル１、６、７、８、１
０、１１が、ｘ軸方向のサイズがしきい値以下のセルと
して探し出される。
がしきい値以下のセルがあるか探す（図４、ステップＳ
４０１）。図５（ａ）では、セル１、６、７、８、１
０、１１が、ｘ軸方向のサイズがしきい値以下のセルと
して探し出される。
【００４３】続いて、しきい値以下のセルと、しきい値
以下のセルに隣接するセルとでペアを作成する（図４、
ステップＳ４０２）。そして、ペアの出現回数を調べ、
出現回数が多い順にソートする（図４、ステップＳ４０
３）。
以下のセルに隣接するセルとでペアを作成する（図４、
ステップＳ４０２）。そして、ペアの出現回数を調べ、
出現回数が多い順にソートする（図４、ステップＳ４０
３）。
【００４４】図７（ａ）に、ペアをソートした結果を示
す。なお、出現回数が１回のものは省略した。
す。なお、出現回数が１回のものは省略した。
【００４５】本実施形態では出現回数が２回以上のペア
に対して、新たなセルと置換する処理を行うことにす
る。すなわち図４のステップＳ４０４でＮ＝２とする。
出現回数が２回未満のペアは新たなセルと置き換えても
階層処理の効果がないのでＮは２以上に設定する。
に対して、新たなセルと置換する処理を行うことにす
る。すなわち図４のステップＳ４０４でＮ＝２とする。
出現回数が２回未満のペアは新たなセルと置き換えても
階層処理の効果がないのでＮは２以上に設定する。
【００４６】出現回数が最も多いセル１−セル２のペア
（ペア種類：１−２、出現回数：７）を新たなセル１０
１とし、セル１−セル２の個所をセル１０１で置き換え
る（図４、Ｓ４０５）。
（ペア種類：１−２、出現回数：７）を新たなセル１０
１とし、セル１−セル２の個所をセル１０１で置き換え
る（図４、Ｓ４０５）。
【００４７】図５（ｂ）に、セル１−セル２のペアを、
セル１０１に置換した状態を示す。
セル１０１に置換した状態を示す。
【００４８】再び、図４のステップＳ４０１に戻り、ｘ
軸方向のサイズがしきい値以下のセルを探す。今回も、
セル１、６、７、８、１０、１１が、ｘ軸方向のサイズ
がしきい値以下のセルとして探し出される。
軸方向のサイズがしきい値以下のセルを探す。今回も、
セル１、６、７、８、１０、１１が、ｘ軸方向のサイズ
がしきい値以下のセルとして探し出される。
【００４９】しきい値以下のセルと、しきい値以下のセ
ルに隣接するセルとでペアを作成し（図４、ステップＳ
４０２）、ペアの出現回数を調べ、出現回数が多い順に
ソートする（図４、ステップＳ４０３）。
ルに隣接するセルとでペアを作成し（図４、ステップＳ
４０２）、ペアの出現回数を調べ、出現回数が多い順に
ソートする（図４、ステップＳ４０３）。
【００５０】図７（ｂ）に、ペアをソートした結果を示
す。出現回数が最も多いペアは、セル６−セル１のペア
（ペア種類：６−１、出現回数：４）とセル１−セル７
のペア（ペア種類：１−７、出現回数：４）である。
す。出現回数が最も多いペアは、セル６−セル１のペア
（ペア種類：６−１、出現回数：４）とセル１−セル７
のペア（ペア種類：１−７、出現回数：４）である。
【００５１】このように出現回数が最大のペアが複数存
在している場合は、ペアを構成する２つのセルのデータ
量を足し合わせ、足し合わせたデータ量を比較して、デ
ータ量が大きいペアを置換対象として選択する。もしく
は、ペアを構成する２つのセル内のオブジェクト数を合
計し、オブジェクトの総数が多いペアを置換対象として
選択する。あるいは、ペアを構成する２つのセルのｘ軸
方向のサイズの合計が大きいペアを置換対象として選択
する。
在している場合は、ペアを構成する２つのセルのデータ
量を足し合わせ、足し合わせたデータ量を比較して、デ
ータ量が大きいペアを置換対象として選択する。もしく
は、ペアを構成する２つのセル内のオブジェクト数を合
計し、オブジェクトの総数が多いペアを置換対象として
選択する。あるいは、ペアを構成する２つのセルのｘ軸
方向のサイズの合計が大きいペアを置換対象として選択
する。
【００５２】本実施形態では、セル６−セル１のペアを
新たなセル１０２とし、セル６−セル１の個所をセル１
０２で置き換える（図４、ステップＳ４０５）。
新たなセル１０２とし、セル６−セル１の個所をセル１
０２で置き換える（図４、ステップＳ４０５）。
【００５３】図６（ａ）に、セル６−セル２のペアを、
セル１０２に置換した状態を示す。
セル１０２に置換した状態を示す。
【００５４】再び、図４のステップＳ４０１に戻り、ｘ
軸方向のサイズがしきい値以下のセルを探す。今回は、
セル７、８、１０、１１、１０２が、ｘ軸方向のサイズ
がしきい値以下のセルとして探し出される。
軸方向のサイズがしきい値以下のセルを探す。今回は、
セル７、８、１０、１１、１０２が、ｘ軸方向のサイズ
がしきい値以下のセルとして探し出される。
【００５５】しきい値以下のセルと、しきい値以下のセ
ルに隣接するセルとでペアを作成し（図４、ステップＳ
４０２）、ペアの出現回数を調べ、出現回数が多い順に
ソートする（図４、ステップＳ４０３）。
ルに隣接するセルとでペアを作成し（図４、ステップＳ
４０２）、ペアの出現回数を調べ、出現回数が多い順に
ソートする（図４、ステップＳ４０３）。
【００５６】ペアをソートした結果、出現回数が４以上
であるペアはセル１０２−セル７だけである（図７
（ｃ））。セル１０２−セル７のペアを新たなセル１０
３とし、セル１０２−セル７の個所をセル１０３で置き
換える（図４、Ｓ４０５）。
であるペアはセル１０２−セル７だけである（図７
（ｃ））。セル１０２−セル７のペアを新たなセル１０
３とし、セル１０２−セル７の個所をセル１０３で置き
換える（図４、Ｓ４０５）。
【００５７】図６（ｂ）に、セル１０２−セル７のペア
を、セル１０３に置換した状態を示す。
を、セル１０３に置換した状態を示す。
【００５８】再び、図４のステップＳ４０１に戻り、ペ
アの出現回数を調べると２回以上出現するペアは存在し
なくなっているため、ステップＳ４０４で本フローを終
了する。本フローはセル単位では無く、データ全体で行
った方が効率が良い。
アの出現回数を調べると２回以上出現するペアは存在し
なくなっているため、ステップＳ４０４で本フローを終
了する。本フローはセル単位では無く、データ全体で行
った方が効率が良い。
【００５９】次に、しきい値について説明する。しきい
値は、子セルのフレーム領域を親セルに展開する際に使
用するフレーム幅の２倍以上が好ましい。フレーム幅と
は、図形を処理する際に参照しなければならない距離で
ある。（ａ）デザインルールチェックの際は最大の検査
距離、（ｂ）電子ビーム近接効果補正の際は後方散乱電
子の散乱長、（ｃ）光近接効果補正の際は光近接効果の
及ぶ距離である。しきい値より小さいセルをまとめて大
きなセルとしておくことで、小さいセルが上位の階層に
展開されてしまうのを防ぐことが出来る。
値は、子セルのフレーム領域を親セルに展開する際に使
用するフレーム幅の２倍以上が好ましい。フレーム幅と
は、図形を処理する際に参照しなければならない距離で
ある。（ａ）デザインルールチェックの際は最大の検査
距離、（ｂ）電子ビーム近接効果補正の際は後方散乱電
子の散乱長、（ｃ）光近接効果補正の際は光近接効果の
及ぶ距離である。しきい値より小さいセルをまとめて大
きなセルとしておくことで、小さいセルが上位の階層に
展開されてしまうのを防ぐことが出来る。
【００６０】（作用）本実施形態によれば、単独配置の
セルが小さい場合でも、隣のセルとペアにしてより大き
なセルとして定義することにより、単独配置のセルが展
開されてしまうのを防ぐことが出来る。特にこのペアが
繰り返し配置されている場合に、階層処理のメリットが
大きい。
セルが小さい場合でも、隣のセルとペアにしてより大き
なセルとして定義することにより、単独配置のセルが展
開されてしまうのを防ぐことが出来る。特にこのペアが
繰り返し配置されている場合に、階層処理のメリットが
大きい。
【００６１】（効果）スタンダードセル設計において、
単独配置のセルがしきい値以下の場合にも、隣接セルと
まとめて新しい大きなセルを定義するので、小さな単独
配置のセルも階層処理できるようになり、効率が良い。
単独配置のセルがしきい値以下の場合にも、隣接セルと
まとめて新しい大きなセルを定義するので、小さな単独
配置のセルも階層処理できるようになり、効率が良い。
【００６２】また、上述のデータ処理方法において必要
とされる各ステップをコンピュータに実行させるプログ
ラムを記録媒体に記録し、これをコンピュータ読み取ら
せ、実行させることにより、上述したデータ処理方法を
実現することができる。ここで、記録媒体としては、例
えばメモリ装置、磁気ディスク装置、光ディスク装置、
磁気テープ装置などのプログラムを記録できるような装
置が含まれる。
とされる各ステップをコンピュータに実行させるプログ
ラムを記録媒体に記録し、これをコンピュータ読み取ら
せ、実行させることにより、上述したデータ処理方法を
実現することができる。ここで、記録媒体としては、例
えばメモリ装置、磁気ディスク装置、光ディスク装置、
磁気テープ装置などのプログラムを記録できるような装
置が含まれる。
【００６３】図８は、これら記録媒体に格納されたプロ
グラムを読み取り、そこに記述されたステップに従って
データの処理を実現するコンピュータシステムの一例を
示す概観図である。このコンピュータシステム８０の本
体前面には、フロッピー（登録商標）ディスクドライブ
８１及びＣＤ−ＲＯＭドライブ８２が設けられており、
磁気ディスク装置としてのフロッピーディスク８３又は
光ディスク装置としてのＣＤ−ＲＯＭ８４を各ドライブ
入口から挿入し、所定の読み出し操作を行うことによ
り、これらの記録媒体に格納されたプログラムをシステ
ム内にインストールすることができる。また、所定のド
ライブ装置を接続することにより、例えばゲームパック
などに使用されているメモリ装置としてのＲＯＭ８５や
磁気テープ装置としてのカセットテープ８６を用いるこ
ともできる。
グラムを読み取り、そこに記述されたステップに従って
データの処理を実現するコンピュータシステムの一例を
示す概観図である。このコンピュータシステム８０の本
体前面には、フロッピー（登録商標）ディスクドライブ
８１及びＣＤ−ＲＯＭドライブ８２が設けられており、
磁気ディスク装置としてのフロッピーディスク８３又は
光ディスク装置としてのＣＤ−ＲＯＭ８４を各ドライブ
入口から挿入し、所定の読み出し操作を行うことによ
り、これらの記録媒体に格納されたプログラムをシステ
ム内にインストールすることができる。また、所定のド
ライブ装置を接続することにより、例えばゲームパック
などに使用されているメモリ装置としてのＲＯＭ８５や
磁気テープ装置としてのカセットテープ８６を用いるこ
ともできる。
【００６４】このような、データ処理プログラムを記録
した記録媒体によれば、上述した作用効果を奏する有用
なプログラムの保存、運搬、実行等を容易なものとし、
これによりデータ処理をより簡便且つ迅速なものとする
ことができる。
した記録媒体によれば、上述した作用効果を奏する有用
なプログラムの保存、運搬、実行等を容易なものとし、
これによりデータ処理をより簡便且つ迅速なものとする
ことができる。
【００６５】
【発明の効果】本発明によれば、たねセルのサイズがし
きい値以下のセルを複数まとめて新しいセルを定義し、
新しいセルの繰り返しとしてアレイを定義しなおすこと
で、小さいたねセルのアレイが展開されてしまうのを防
ぐことが出来る。電子ビーム近接効果補正や光近接効果
補正では、特に補正の際の参照距離が大きいので、階層
処理をしてもこの距離の２倍以下のセルは展開されてし
まうが、セルをまとめておくことにより、展開を防ぎ、
データ量が爆発するのを防ぐことが出来る。
きい値以下のセルを複数まとめて新しいセルを定義し、
新しいセルの繰り返しとしてアレイを定義しなおすこと
で、小さいたねセルのアレイが展開されてしまうのを防
ぐことが出来る。電子ビーム近接効果補正や光近接効果
補正では、特に補正の際の参照距離が大きいので、階層
処理をしてもこの距離の２倍以下のセルは展開されてし
まうが、セルをまとめておくことにより、展開を防ぎ、
データ量が爆発するのを防ぐことが出来る。
【００６６】また、本発明によれば、スタンダードセル
設計において、単独配置のセルがしきい値以下の場合に
も、隣接セルとまとめて新しい大きなセルを定義するの
で、小さな単独配置のセルも階層処理できるようにな
り、効率が良い。
設計において、単独配置のセルがしきい値以下の場合に
も、隣接セルとまとめて新しい大きなセルを定義するの
で、小さな単独配置のセルも階層処理できるようにな
り、効率が良い。
【図１】一般的なＬＳＩデータ処理システムにおける概
略のデータフローチャートである。
略のデータフローチャートである。
【図２】第１実施形態における階層最適化処理部１１２
の処理の一部分の流れを示すフローチャートである。
の処理の一部分の流れを示すフローチャートである。
【図３】第１実施形態を説明するためのレイアウトの模
式図であり、図３（ａ）はアレイ３０５をセルＢ３０２
をｙ方向に６個、ｘ方向に１０個並べたレイアウトを示
し、図３（ｂ）はアレイ３０５の一部をセルＤ３１１で
置き換えたレイアウトを示す。
式図であり、図３（ａ）はアレイ３０５をセルＢ３０２
をｙ方向に６個、ｘ方向に１０個並べたレイアウトを示
し、図３（ｂ）はアレイ３０５の一部をセルＤ３１１で
置き換えたレイアウトを示す。
【図４】第２実施形態における階層最適化処理部１１２
の処理の流れを示すフローチャートである。
の処理の流れを示すフローチャートである。
【図５】第２実施形態を説明するためのレイアウトの模
式図であり、図５（ａ）は単独配置のセルを含むレイア
ウトを示し、図５（ｂ）は隣接したセル１とセル２をま
とめてセル１０１と定義し、セル１０１で置き換えたレ
イアウトを示す。
式図であり、図５（ａ）は単独配置のセルを含むレイア
ウトを示し、図５（ｂ）は隣接したセル１とセル２をま
とめてセル１０１と定義し、セル１０１で置き換えたレ
イアウトを示す。
【図６】第２実施形態を説明するためのレイアウトの模
式図であり、図６（ａ）は隣接したセル６とセル１をま
とめてセル１０２と定義し、セル１０２で置き換えたレ
イアウトを示し、図６（ｂ）は隣接したセル１０２とセ
ル７をまとめてセル１０３と定義し、セル１０３で置き
換えたレイアウトを示す。
式図であり、図６（ａ）は隣接したセル６とセル１をま
とめてセル１０２と定義し、セル１０２で置き換えたレ
イアウトを示し、図６（ｂ）は隣接したセル１０２とセ
ル７をまとめてセル１０３と定義し、セル１０３で置き
換えたレイアウトを示す。
【図７】ペアの種類と各ペアの出現回数を示す図であ
り、図７（ａ）は図５（ａ）に示したレイアウトの場
合、図７（ｂ）は図５（ｂ）に示したレイアウトの場
合、図７（ｃ）は図６（ａ）に示したレイアウトの場合
である。
り、図７（ａ）は図５（ａ）に示したレイアウトの場
合、図７（ｂ）は図５（ｂ）に示したレイアウトの場
合、図７（ｃ）は図６（ａ）に示したレイアウトの場合
である。
【図８】記録媒体に格納されたプログラムを読み取り、
そこに記述されたステップに従って回路パターンのデー
タ処理を実現するコンピュータシステムの一例を示す概
観図である。
そこに記述されたステップに従って回路パターンのデー
タ処理を実現するコンピュータシステムの一例を示す概
観図である。
【図９】従来の階層処理の方法を説明するための図であ
る。
る。
３０１ セルＡ ３０２ セルＢ ３０３ セルＣ ３０４ パターン ３０５ アレイ ３１１ セルＤ
Claims (7)
- 【請求項１】 アレイを構成するたねセルのサイズがし
きい値以下である場合に、前記たねセルを複数まとめて
しきい値以上のサイズを有する新たなたねセルを定義す
るステップと、 新たに定義されたたねセルの繰り返しとして前記アレイ
を定義し直すステップとを含むことを特徴とする半導体
集積回路の設計パターンのデータ処理方法。 - 【請求項２】 単独配置のセルのサイズがしきい値以下
である場合に、隣接する複数の前記セルをまとめて新た
なセルを定義するステップと、 新たに定義されたセルを隣接する複数の前記セルの代わ
りに配置するステップとを含むことを特徴とする半導体
集積回路の設計パターンのデータ処理方法。 - 【請求項３】 単独配置のセルのサイズがしきい値以下
のセルを抽出するステップと、 抽出されたしきい値以下のサイズの前記セルと、当該セ
ルの左右もしくは上下に配置されたセルとをペアにする
ステップと、 前記ペアの出現回数をカウントし、出現回数が２回以上
のペアを構成するセルをまとめて新たなセルを定義する
ステップと、 新たに定義したセルを、前記セルのペアの代わりに配置
するステップとを含むことを特徴とする半導体集積回路
の設計パターンのデータ処理方法。 - 【請求項４】 前記しきい値は、図形処理する際に参照
しなければならない領域の幅の２倍であることを特徴と
する請求項１〜４記載の半導体集積回路の設計パターン
のデータ処理方法。 - 【請求項５】 階層最適化処理と、図形演算処理とを含
む半導体集積回路の設計パターンのデータ処理方法であ
って、 請求項１〜４記載のデータ処理を含む前記階層最適化処
理を行った後に、前記図形演算処理を行うことを特徴と
する半導体集積回路の設計パターンのデータ処理方法。 - 【請求項６】 アレイを構成するたねセルのサイズがし
きい値以下である場合に、前記たねセルを複数まとめて
しきい値以上のサイズを有する新たなたねセルを定義す
るステップと、 新たに定義されたたねセルの繰り返しとして前記アレイ
を定義し直すステップとを含むことを特徴とする半導体
集積回路の設計パターンのデータ処理プログラムを記録
したコンピュータ読み取り可能な記録媒体。 - 【請求項７】 単独配置のセルのサイズがしきい値以下
である場合に、隣接する複数の前記セルをまとめて新た
なセルを定義するステップと、 新たに定義されたセルを隣接する複数の前記セルの代わ
りに配置するステップとを含むことを特徴とする半導体
集積回路の設計パターンのデータ処理プログラムを記録
したコンピュータ読み取り可能な記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295068A JP4083965B2 (ja) | 2000-09-27 | 2000-09-27 | 半導体集積回路の設計パターンのデータ処理方法、及びデータ処理プログラムを記録したコンピュータ読み取り可能な記録媒体 |
| US09/965,219 US6637010B2 (en) | 2000-09-27 | 2001-09-27 | Method and program for processing design pattern of semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295068A JP4083965B2 (ja) | 2000-09-27 | 2000-09-27 | 半導体集積回路の設計パターンのデータ処理方法、及びデータ処理プログラムを記録したコンピュータ読み取り可能な記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002107903A true JP2002107903A (ja) | 2002-04-10 |
| JP4083965B2 JP4083965B2 (ja) | 2008-04-30 |
Family
ID=18777560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000295068A Expired - Fee Related JP4083965B2 (ja) | 2000-09-27 | 2000-09-27 | 半導体集積回路の設計パターンのデータ処理方法、及びデータ処理プログラムを記録したコンピュータ読み取り可能な記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6637010B2 (ja) |
| JP (1) | JP4083965B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006343587A (ja) * | 2005-06-09 | 2006-12-21 | Toshiba Corp | 評価パタンの作成方法およびプログラム |
| JP2007517247A (ja) * | 2003-12-17 | 2007-06-28 | メンター・グラフィクス・コーポレーション | カバーセルを用いた、階層管理を有するマスク作成 |
| JP2008134434A (ja) * | 2006-11-28 | 2008-06-12 | Toshiba Corp | マスクデータ処理方法、半導体装置の製造方法、及びマスクデータ処理を実行するプログラム |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6931613B2 (en) | 2002-06-24 | 2005-08-16 | Thomas H. Kauth | Hierarchical feature extraction for electrical interaction calculations |
| US7096445B1 (en) | 2003-01-14 | 2006-08-22 | Cadence Design Systems, Inc. | Non-orthogonal structures and space tiles for layout, placement, and routing of an integrated circuit |
| US7100128B1 (en) * | 2003-01-14 | 2006-08-29 | Cadence Design Systems, Inc. | Zone tree method and mechanism |
| US7676781B1 (en) | 2003-01-14 | 2010-03-09 | Cadence Design Systems, Inc. | Method and mechanism for implementing a minimum spanning tree |
| US7712068B2 (en) | 2006-02-17 | 2010-05-04 | Zhuoxiang Ren | Computation of electrical properties of an IC layout |
| JP5024141B2 (ja) * | 2008-03-21 | 2012-09-12 | 富士通セミコンダクター株式会社 | パターンデータの作成方法、そのパターンデータを作成するプログラム、及び、そのプログラムを含む媒体 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918614A (en) * | 1987-06-02 | 1990-04-17 | Lsi Logic Corporation | Hierarchical floorplanner |
| JP2830330B2 (ja) | 1989-04-04 | 1998-12-02 | 松下電器産業株式会社 | 近接効果補正方法 |
| JP2831703B2 (ja) * | 1989-06-23 | 1998-12-02 | 株式会社東芝 | 自動フロアプラン演算装置 |
| JP3393968B2 (ja) | 1996-03-25 | 2003-04-07 | 株式会社東芝 | 荷電ビーム描画データ作成方法 |
-
2000
- 2000-09-27 JP JP2000295068A patent/JP4083965B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-27 US US09/965,219 patent/US6637010B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007517247A (ja) * | 2003-12-17 | 2007-06-28 | メンター・グラフィクス・コーポレーション | カバーセルを用いた、階層管理を有するマスク作成 |
| JP4660485B2 (ja) * | 2003-12-17 | 2011-03-30 | メンター・グラフィクス・コーポレーション | カバーセルを用いた、階層管理を有するマスク作成 |
| US9292643B2 (en) | 2003-12-17 | 2016-03-22 | Mentor Graphics Corporation | Mask creation with hierarchy management using cover cells |
| US9996651B2 (en) | 2003-12-17 | 2018-06-12 | Mentor Graphics Corporation | Mask creation with hierarchy management using cover cells |
| JP2006343587A (ja) * | 2005-06-09 | 2006-12-21 | Toshiba Corp | 評価パタンの作成方法およびプログラム |
| JP2008134434A (ja) * | 2006-11-28 | 2008-06-12 | Toshiba Corp | マスクデータ処理方法、半導体装置の製造方法、及びマスクデータ処理を実行するプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020038445A1 (en) | 2002-03-28 |
| US6637010B2 (en) | 2003-10-21 |
| JP4083965B2 (ja) | 2008-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4187947B2 (ja) | パターン補正方法、パターン補正装置、およびパターン補正プログラムを記録した記録媒体 | |
| US7592611B2 (en) | Creation method and conversion method of charged particle beam writing data, and writing method of charged particle beam | |
| CN103577625B (zh) | 设计半导体器件、制造器件的系统以及使用系统的方法 | |
| JP2002107903A (ja) | 半導体集積回路の設計パターンのデータ処理方法、及びデータ処理プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JP5033018B2 (ja) | 重なり図形の検査装置、荷電粒子ビーム描画装置及び重なり図形の検査方法 | |
| Fang et al. | Simultaneous guiding template optimization and redundant via insertion for directed self-assembly | |
| KR20120012803A (ko) | 독점 회로 레이아웃 식별 | |
| JP3886695B2 (ja) | 露光パターンデータ生成方法、露光パターンデータ生成装置、半導体装置の製造方法、及びフォトマスクの製造方法 | |
| JP2004070721A (ja) | 自動配置配線装置 | |
| EP4260258A1 (en) | Process mining for multi-instance processes | |
| US20060123373A1 (en) | Density driven layout for RRAM configuration module | |
| US9703911B2 (en) | Method for library having base cell and VT-related | |
| US6144760A (en) | Exposure data correction method, exposing method, photomask, semiconductor device, exposure data correction apparatus, exposure apparatus, and manufacturing apparatus of semiconductor device | |
| CN107315863B (zh) | 布局优化方法及装置、终端及存储介质 | |
| KR100269497B1 (ko) | 부분 일괄 노광에서의 노광 쇼트수를 저감시킨집적 회로 패턴 데이타 형성 장치 및 패턴 데이타 형성 방법 | |
| US8132141B2 (en) | Method and apparatus for generating a centerline connectivity representation | |
| CN111753485B (zh) | 基于fpga的掩膜可编程逻辑门阵列定制方法 | |
| US8181143B2 (en) | Method and apparatus for generating a memory-efficient representation of routing data | |
| JP4146059B2 (ja) | キャラクタ抽出方法およびコンピュータ読取り可能な記録媒体 | |
| JP2007128932A (ja) | 荷電粒子線描画データの作成方法及び荷電粒子線描画データの変換方法 | |
| CN113255283B (zh) | 快速拆除闭合环路和冗余节点的全局布线方法 | |
| US20210199714A1 (en) | Correlation between Emission Spots Utilizing CAD Data in Combination with Emission Microscope Images | |
| US6189129B1 (en) | Figure operation of layout for high speed processing | |
| JP2008085248A (ja) | 荷電粒子ビーム描画データの作成方法及び荷電粒子ビーム描画データの変換方法 | |
| JP2008262162A (ja) | 半導体集積回路の設計方法、半導体集積回路の設計装置、記録媒体、およびマスク製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080214 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |