JP2006343587A - 評価パタンの作成方法およびプログラム - Google Patents

評価パタンの作成方法およびプログラム Download PDF

Info

Publication number
JP2006343587A
JP2006343587A JP2005169801A JP2005169801A JP2006343587A JP 2006343587 A JP2006343587 A JP 2006343587A JP 2005169801 A JP2005169801 A JP 2005169801A JP 2005169801 A JP2005169801 A JP 2005169801A JP 2006343587 A JP2006343587 A JP 2006343587A
Authority
JP
Japan
Prior art keywords
pattern
unit
patterns
evaluation
types
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005169801A
Other languages
English (en)
Other versions
JP4828870B2 (ja
Inventor
Yukito Maeda
志門 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005169801A priority Critical patent/JP4828870B2/ja
Priority to TW095119517A priority patent/TW200710614A/zh
Priority to KR1020060051279A priority patent/KR100770815B1/ko
Priority to US11/448,719 priority patent/US20060285739A1/en
Priority to CNB2006100879902A priority patent/CN100433025C/zh
Publication of JP2006343587A publication Critical patent/JP2006343587A/ja
Application granted granted Critical
Publication of JP4828870B2 publication Critical patent/JP4828870B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00Pattern recognition
    • G06F18/20Analysing
    • G06F18/28Determining representative reference patterns, e.g. by averaging or distorting; Generating dictionaries

Abstract

【課題】 豊富なパタンバリエーションを容易に作成できる評価パタンの作成方法を提供すること。
【解決手段】 評価パタンの作成方法は、複数種の種パタンを含む種パタン群D1と単位枠D2とに基づいて、複数種のユニットパタンD3を作成する工程(S1)であって、複数種のユニットパタンD3の各々は、単位枠D2内に種パタンに対応したパタンが配置されてなるものである前記工程(S1)と、複数種のユニットパタンD3と、単位枠D2のN倍(Nは正の整数)のサイズを有する配置枠D4とに基づいて、複数種の評価パタンD5を作成する工程(S2)であって、複数種の評価パタンD5の各々は、配置枠D4内が複数種のユニットパタンD3で敷き詰められるように、配置枠D4内に複数種のユニットパタンD3を配置したものである前記工程(S2)とを含む。
【選択図】 図1

Description

本発明は、光近接効果補正(OPC:Optical Proximity Correction)の検証に使用される評価パタンの作成方法およびプログラムに関する。
近年の半導体製造技術の進歩は非常に目覚ましく、最小加工寸法70nmサイズの半導体デバイスが量産されている。半導体デバイスの微細化は、マスクプロセス技術、光リソグラフィ技術およびエッチング技術等の微細パタン形成技術の飛躍的な進歩により、実現されている。
パタンサイズが十分大きい時代には、ウェハ上に形成したい集積回路のパタンの平面形状をそのままマスクパタンの設計パタンとして描き、その設計パタンに忠実なマスクパタンを作成し、そのマスクパタンを投影光学系によってウェハ上に転写し、下地をエッチングすることによって、ほぼ設計パタン通りのパタンをウェハ上に形成できていた。
しかし、半導体デバイスの微細化が進み、集積回路の高集積化が進むにつれて、各プロセスでパタンを忠実に形成することが困難になってきており、最終的な仕上がり寸法が設計パタン通りにならないという問題が生じてきている。
このような問題を解決するため、フォトマスク上に形成されたパタンをウェハ上に転写した際に所望パターンが得られるように、設計データのパターンを変形するという補正が一般的に実施されている(特許文献1)。この種の補正は光近接効果補正(以下、OPCと略す。)と呼ばれ、これまでに様々な手法が提案され、実施されている。
OPCを用いる場合、補正の正しさを評価する技術が必要となる。OPCの正しさを検証する方法の一つとして、評価パタンを用いた方法がある。
評価パタンを作成するための専用のソフトウエア(プログラム)は今のところない。そのため、汎用のプログラム言語を用いて評価パタンは作成されている。検証精度はパタン形状のバリエーションが多いほど高くなる。しかしながら、パタン形状のバリエーションは人によって考えられているので、豊富なパタンバリエーションを容易に作成することは困難な状況にある。
特開平09−186058号公報
本発明の目的は、豊富なパタンバリエーションを容易に作成できる評価パタンの作成方法およびプログラムを提供することにある。
本発明に係る評価パタンの作成方法は、複数種の種パタンを含む種パタン群と単位枠とに基づいて、複数種のユニットパタンを作成する工程であって、前記複数種のユニットパタンの各々は、前記単位枠内に前記種パタンに対応したパタンが配置されてなるものである前記工程と、前記複数種のユニットパタンと、前記単位枠のN倍(Nは正の整数)のサイズを有する配置枠とに基づいて、複数種の評価パタンを作成する工程であって、前記複数種の評価パタンの各々は、前記配置枠内が前記複数種の前記ユニットパタンで敷き詰められるように、前記配置枠内に前記複数種のユニットパタンを配置したものである前記工程とを含むことを特徴とする評価パタンの作成方法。
本発明に係るプログラムは、複数種の種パタンを含む種パタン群と単位枠とに基づいて、複数種のユニットパタンを作成させる手順であって、前記複数種のユニットパタンの各々は、前記単位枠内に前記種パタンに対応したパタンが配置されてなるものである前記手順と、前記複数種のユニットパタンと、前記単位枠のN倍(Nは正の整数)のサイズを有する配置枠とに基づいて、複数種の評価パタンを作成させる手順であって、前記複数種の評価パタンの各々は、前記配置枠内が前記複数種の前記ユニットパタンで敷き詰められるように、前記配置枠内に前記複数種のユニットパタンを配置したものである前記手順とをコンピュータに実行させるためのである。
本発明によれば、豊富なパタンバリエーションを容易に作成できる評価パタンの作成方法およびプログラムを実現できるようになる。
以下、図面を参照しながら本発明の実施形態を説明する。
(第1の実施形態)
図1は、第1の実施形態の評価パタンの作成方法を示すフローチャートである。
まず、複数種の種パタンを含む種パタン群D1および単位枠D2を入力データに用いて複数種のユニットパタンD3(出力データ)が作成される(ステップS1)。
図2(a)−2(f)に、種パタン群D1の例を示す。
図2(a)−2(f)において、SPは種パタン、SFは種パタン枠を示している。種パタン枠SFは、種パタンSPの枠である。種パタン枠SF内の白い領域はスペース、斜め線の領域はパタンを示している。ここでは、種パタン枠SFの形状は正方形である。
図2(a)には、種パタン枠SF内の全体がスペースである種パタンSPが示されている。図2(b)には、四分割された種パタン枠SF内の左上の矩形領域だけにパタンがある種パタンSPが示されている。図2(c)には、種パタン枠SF内の左半分の領域だけにパタンがある種パタンSPが示されている。図2(d)には、四分割された種パタン枠SF内の右上の領域だけにスペースがある種パタンSPが示されている。図2(e)には、種パタン枠SF内の全体がパタンである種パタンSPが示されている。そして、図2(f)には、種パタン枠SF内の両サイドにパタンがある種パタンSPが示されている。
図3(a)−3(h)に、他の種パタン群D1の例を示す。図2(a)−2(f)と同様に、図3(a)−3(h)においても、種パタン枠SFは正方形であり、種パタン枠SF内の白い領域はスペース、斜め線の領域はパタンを示している。
図2および図3に示されるように、種パタンSPには単純な形状を持つパタンが選ばれている。したがって、種パタンSPの作成は容易である。種パタンSPの作成はソフトウエア(プログラム)および人間のいずれの側で行っても構わない。
図4は、種パタン群D1および単位枠D2から複数種のユニットパタンD3を作成する方法を示している。
単位枠D2の縦および横の辺の長さ(単位枠サイズ)L1は、種パタン枠SFの縦および横の辺をそれぞれ等倍に拡大したものである。単位枠D2の形状は正方形となる。種パタン枠SFの縦および横の辺の拡大に伴って、種パタンSPも同様に拡大される。この拡大されたものがユニットパタンD3である。
したがって、種パタンSPが指定された種パタン枠SFの一辺の長さを、単位枠サイズL1に対応した分だけ拡大(変更)することにより、ユニットパタンD3が得られる。例えば、種パタン枠SFの一辺の長さがL1/4の場合、種パタンSPが指定された種パタン枠SFの一辺の長さL1/4をL(指定サイズ)に変更することにより、ユニットパタンD3が得られる。よって、複数種のユニットパタンD3は、指定サイズLを指定し、各種パタンSPが指定された種パタン枠Sの一辺の長さL1/4をLに変更することにより得られる。
次に、複数種のユニットパタンD3および配置枠D4を入力データに用いてユニットパタンの配置が行われ(ステップS2)、複数種の評価パタンD5が作成される。
図5は、ユニットパタンD3および配置枠D4から評価パタンD5を作成する方法を示している。図5の二種類の評価パタンD5は、配線パタン用の評価パタンである。配置枠D4の形状は正方形である。図5では、配置枠D4の一辺の長さL2をOPCの光学半径の二倍とし、図2に示した6種類のユニットパタンD3を用いている。
図5に示すように、各評価パタンD5は、配置枠D4内が複数種のユニットパタンD3で敷き詰められるように、配置枠D4内に複数種のユニットパタンD3を配置したものである。
複数のユニットパタンD3の配置を変えることにより、必要な数の評価パタンD5を得ることができる。ここでは、全ての配置バリエーションを作成する。
ユニットパタンD3の種類の総数Mは、評価パタンD5を構成するのに必要なユニットパタンD3の数(N)よりも少ない(M<N)。そのため、評価パタンD5を構成するN個のユニットパタンD3中には、同種のユニットパタンD3が存在する。
ユニットパタンD3の種類の総数Mが、評価パタンD5を構成するのに必要なユニットパタンD3よりも多い場合または同じ場合(M≧N)、使用されないユニットパタンD3が生じる場合もある。
図25に、比較例の評価パタンの作成方法のフローチャートを示す。
まず、基本パタンを表現する座標点D101を入力データに用いて基本パタンが作成され(ステップS101)、基本ユニットD102(出力データ)が作成される。
図26(a)に、基本パタンの一例を示す。基本パタンは一筆書きできるパタンである必要がある。その理由は、比較例の評価パタンの作成方法に使用されるプログラム言語が、そのような仕様(一筆書き)になっているからである。図26(b)に、基本パタンを表現する座標点(黒丸)を示す
次に、基本パタン中の値(サイズ)を振りたい箇所(振り箇所)およびその値(振り値)D103を入力データに用いて基本パタンの値振りが行われ(ステップS102)、評価パタンD104が作成される。
図26(c)に、図26(a)に示した基本パタンにおける振り箇所の例を示す。
比較例の場合、基本パタンを作成し、さらに、その振り箇所および振り値をかえることにより、必要な数の評価パタンを得ることになる。
上述した比較例には、三つの問題がある。
まず、第1の問題は、パタン形状のバリエーション(基本パタンの形状、振り箇所、振り値)を人間側で考えなくてはならない点である。そのため、豊富なパタンバリエーションを実現することが困難になる。
第2の問題は、基本パタンは一筆書きで実現できるパタンしか扱えない点である。これも、豊富なバリエーションの実現を困難にする。
第3の問題は、必要な数の評価パタンを生成する手間がかかる点である。すなわち、基本パタンを作成する毎に、座標点を入力しなければならず、大変な手間がかかる。
これに対して本実施形態の場合、単純な形状を持つ種パタン群D1および単位枠D2をソフトウエア(プログラム)または人間側で作成すれば済むので、第1の問題はない。
第2の問題については、本実施形態の場合、比較例で作成するような基本パタンを用いないので、第2の問題はない。また、本実施形態によれば、図5に示されるように、一筆書きで実現されない評価パタンD5も作成される。
本実施形態の場合、ステップS1,S2をコンピュータ等の情報処理装置により実行させることにより、多種類の評価パタンを容易に作成できるので、第3の問題もない。
したがって、本実施形態によれば、豊富なパタンバリエーションを容易に作成することができるようになる。
(第2の実施形態)
図6は、第2の実施形態の評価パタンの作成方法を示すフローチャートである。なお、以下の図において、既出の図と対応する部分には既出の図と同一符号を付してあり、詳細な説明は省略する。
本実施形態が第1の実施形態と異なる点は、種パタン群D1および単位枠D2に加え、描画グリッド(設計グリッド)Dgも入力データに用いて、ユニットパタンの作成を行うことにある(ステップS1)。
したがって、ユニットパタンD3は、図7に示すように、描画グリッドDgを単位にして作成される。描画グリッドDgをユニットパタンD3の単位に選ぶことにより、パタンバリエーションが増える。
本実施形態でも第1の同様の効果が得られる。さらに、本実施形態によれば、OPCの検証に必要な全てのバリエーションを網羅した評価パタンを作成することができ、その結果として、比較例のOPCの検証方法で実施していた中規模・大規模データ検証を、完全に省略することが可能になる。このOPCの検証方法については、第12の実施形態でさらに詳説する。
(第3の実施形態)
図8は、第3の実施形態の評価パタンの作成方法を示すフローチャートである。
本実施形態では、ユニットパタンの配置工程(ステップS2)にて作成された複数の評価パタンをそれぞれ評価パターン候補D5cとする。これらの評価パターン候補D5cをデザインルールDRを用いたデザインルールチェックによりチェックし、デザインルールと適合するものを抽出する(ステップS3)。抽出した評価パターン候補D5cを評価パタンD5とする。図9に、デザインルールチェックによりチェックし、デザインルールと適合した評価パターン候補D5c、つまり、評価パターンの一例を示す。
本実施形態によれば、第1の実施形態と同様の効果に加えて、膨大化する可能性のある評価パタン数を抑制できるという効果も得られる。
(第4の実施形態)
図10は、第4の実施形態の評価パタンの作成方法を示すフローチャートである。
本実施形態が第1の実施形態と異なる点は、ユニットパタンの配置工程(ステップS2)において、全ての配置バリエーションを作成するのではなく、ユニットパタンD3をランダムに配置することにある。ユニットパタンD3をランダムに配置する方法としては、例えば、モンテカルロ法を用いた方法があげられる。
本実施形態によれば、第1の実施形態と同様の効果に加えて、膨大化する可能性のある評価パタン数を現実的な数に抑制できるという効果も得られる。
なお、モンテカルロ法を用いて、ユニットパタンD3をランダムに配置する代わりに、ユニットパタンD3の発生確率を変えて、ユニットパタンD3を配置しても構わない。
モンテカルロ法を用いた場合、図2(a)〜(f)の種パタン群D1に対応したユニットパタンD3の発生確率は全て1/6であるが、例えば、図2(a)種パタン群D1に対応したユニットパタンD3の発生確率を1/2、その他の発生確率を1/12としても構わない。
このような配置方法は、モンテカルロ法を用いた方法において、あるユニットパタンD3の発生確率が他のユニットパタンD3の発生確率とは異なるように修正を加えることにより実施できる。
(第5の実施形態)
図11は、第5の実施形態の評価パタンの作成方法を示すフローチャートである。
本実施形態が第1の実施形態と異なる点は、ユニットパタンの配置工程(ステップS2)において、接続するユニットパタンD3同士の間に、点で接続する箇所が発生しないように、配置バリエーションを作成することにある。
本実施形態によれば、第1の実施形態と同様の効果が得られる。さらに、本実施形態によれば、点接を禁止してユニットパタンD3を配置することにより、膨大化する可能性のある評価パタン数を現実的な数に抑制できるという効果も得られる。さらに、点接する箇所はウェハ上に実現されない可能性が高いので、無駄な評価パタンを作成せずに済む。
(第6の実施形態)
図12は、第6の実施形態の評価パタンの作成方法を示すフローチャートである。
本実施形態が第1の実施形態と異なる点は、ユニットパタンの配置工程(ステップS2)において、ユニットパタンD3を配置した後に、図13に示すように、スペースとパタンとの境界線(水平線)Lhを上または下に移動させるか、もしくは、スペースとパタンとの境界線(垂直線)Lvを右または左に移動させることにより、スペースの幅またはラインの幅の値を振る工程と、スペースの幅またはラインの幅の値を振って得られたパタンを評価パタンD5に追加する工程とを含む。
本実施形態によれば、第1の実施形態と同様の効果が得られる。さらに、本実施形態によれば、スペースの幅またはラインの幅の値を振って得られたパタンも評価パタンD5として利用することにより、評価パタンのバリエーションをより豊富にすることが可能となる。
(第7の実施形態)
図14は、第7の実施形態の評価パタンの作成方法を示すフローチャートである。
本実施形態が第1の実施形態と異なる点は、ユニットパタンの作成工程(ステップS1)において、ユニットパタンD3を作成した後に、図15に示すように、作成したユニットパタンD3(回転角度θ=0度)を回転(θ=90度,180度,270度)させる工程と、ユニットパタンD3を回転させて得られたパタンをユニットパタンD3に追加する工程とを含む。
本実施形態によれば、第1の実施形態と同様の効果が得られる。さらに、本実施形態によれば、ユニットパタンD3を回転させて得られたパタンもユニットパタンD3として利用することにより、評価パタンのバリエーションを効率よく増やすことが可能になる。
(第8の実施形態)
図16は、第8の実施形態の評価パタンの作成方法を示すフローチャートである。
本実施形態が第2の実施形態と異なる点は、ユニットパタンの作成工程(ステップS1)において、ユニットパタンD3を作成した後に、図17に示すように、作成したユニットパタンD3を一方向のみに拡大または縮小する工程と、このユニットパタンD3を一方向のみに拡大または縮小することにより得られたパタンを、ユニットパタンD3に追加する工程とを含む。
本実施形態によれば、第2の実施形態と同様の効果が得られる。さらに、本実施形態によれば、ユニットパタンD3を一方向のみに拡大または縮小させることにより得られたパタンのみを追加のユニットパタンD3として利用することにより、膨大化する評価パタン数を効果的に抑制することが可能になる。
(第9の実施形態)
図18は、第9の実施形態の評価パタンの作成方法を示すフローチャートである。
本実施形態が第1の実施形態と異なる点は、ユニットパタンの作成工程(ステップS1)において、ユニットパタンD3を作成した後に、作成したユニットパタンD3をシュリンクする工程と、このシュリンクしたユニットパタンD3をユニットパタンD3に追加する工程とを含む。上記シュリンクとは、ある世代のパタンをスケーリング則に従ってより微細な世代のパタンに変換することをいう。
本実施形態によれば、第1の実施形態と同様の効果が得られる。さらに、本実施形態によれば、ユニットパタンD3をシュリンクして得られたパタンもユニットパタンD3として利用することにより、異なる世代の評価パタンも得られるので、評価パタンのバリエーションをより豊富にすることが可能となる。
(第10の実施形態)
図19は、第10の実施形態の評価パタンの作成方法を示すフローチャートである。
本実施形態が第1の実施形態と異なる点は、単位枠D2として、予め用意された単位枠(図1の単位枠D2)のサイズ(単位枠サイズL)が調整されたものを使用することにある。
本実施形態によれば、第1の実施形態と同様の効果が得られる。さらに、本実施形態によれば、サイズが大きくなるように調整された単位枠を用いることにより、膨大化する評価パタン数を抑制することが可能になり、逆に、サイズが小さくなるように調整された単位枠を用いることにより、評価パタンのバリエーションを増やすことが可能になる。
なお、予め用意された単位枠(図1の単位枠D2)のサイズを調整するステップを追加すれば、サイズを調整した単位枠は予め用意する必要はない。
(第11の実施形態)
図20は、第11の実施形態の評価パタンの作成方法を示すフローチャートである。
本実施形態が第2の実施形態と異なる点は、描画グリッドDgを粗くすることにより、膨大化する評価パタン数を抑制することにある。
(第12の実施形態)
図21は、第12の実施形態のOPCの検証方法を示すフローチャートである。
まず、第1−第11の実施形態のいずれかの方法で作成された評価パタン(小規模データ)D5と、検証の対象であるOPCプログラムD11を入力データに用いて、OPCプログラムを検証するための検証プログラムによって、OPCプログラムの第1の検証が行われる(ステップS11)。第1の検証(ステップS11)は、後述する比較例の小規模データ検証に対応する。
次に、第1の検証の結果に基づいて、OPCプログラムにエラーがあるか否かが判断される(ステップS12)。
エラーがある場合には、OPCプログラムD11のチューニングが行われる(ステップS13)。その後、再び、第1の検証が行われる。ステップS11−S13のループは、例えば、予め決められた回数に達したら終了し、無限ループにならないようにする。
エラーがない場合には、実際の製品の設計パタンデータ(大規模データ)D12を入力データに用いて、OPCプログラムを検証するための検証プログラムによって、OPCプログラムの第2の検証が行われる(ステップS14)。第2の検証(ステップS14)は、後述する比較例の大規模データ検証に対応する。
設計パタンデータD12のデータ量は、一般には、評価パタンD5のデータ量よりも多い。ここで、本実施形態の場合、評価パタンD5のパタンバリエーションが豊富なので、第2の検証(ステップS14)を省くことが可能である。すなわち、評価パタンD5は、第2の検証(ステップS14)で使用されるデータも含んでいる場合もある
次に、第2の検証の結果に基づいて、OPCプログラムにエラーがあるか否かが判断される(ステップS15)。
エラーがある場合には、OPCプログラムD11のチューニングが行われる(ステップS16)。その後、再び、第1の検証処理が行われる。ステップS14−S16のループは、例えば、予め決められた回数に達したら終了するようになっている。
エラーがない場合には、実際の製品としてリリースできるOPCプログラムと認定される(ステップS17)が行われる。
図22に、比較例のOPCの検証方法のフローチャートを示す。
比較例のOPCの検証方法は、三つの検証工程(小規模データ検証S21、中規模データ検証S23、大規模データ検証25)および三つの判断工程S22,S24,S26を有する。
これに対して本実施形態の場合、多くても二つの検証ステップS11,S14および二つの判断ステップS12,S15で済む。したがって、本実施形態によれば、比較例に比べて、短時間でOPCの検証を行える。
比較例のOPCの検証方法は、小規模データD21として、標準パタン、過去に問題が起こったパタンおよび自動発生で作成したパタンを用意する必要がある。さらに、比較例の場合、本実施形態では使用されない中規模データ22も用意する必要がある。したがって、比較例は、OPC検証用のデータの準備に時間がかかる。これに対して本実施形態の場合、中規模データD22は不要であり、そして、小規模データD21に相当する評価パタンD5は容易に作成できるので、比較例に比べて、データの準備に時間はかからない。
図23に、本実施形態のOPCの検証方法によりエラーなしと判断されたOPCプログラムを用いたOPC処理のフローチャートを示す。
OPCプログラムD11と製品の設計パタンデータD12を用いてOPC処理(ステップS31)が行われる。必要に応じて、検証プログラムD32を用いてOPC処理の検証および確認(ステップS32,S33)が行われる。
本実施形態のOPCプログラムD11は、パタンバリエーションが豊富な評価パタンD5を用いて作成されたものである。そのため、実施形態の評価パタンD5は、OPC処理で発生するあらゆるパタン(付加パタン、変形パタン)を含んでいると推定される。したがって、本実施形態のOPC処理は、基本的には、検証および確認(ステップS32,S33)は不要となる。
図24に、比較例のOPCの検証方法によりエラーなしと判断されたOPCプログラムを用いたOPC処理のフローチャートを示す。
OPCプログラムD31と製品の設計パタンデータD12を用いてOPC処理が行われる(ステップS41)。
次に、検証プログラムD32を用いてOPC処理の検証が行われる(ステップS42)。
検証の結果、OPC処理にエラーがある場合には、OPCプログラムのチューニングおよび設計データの修正が行われ、さらに、エラーとなったパタン(想定外パタン)は小規模検証用パタンとして登録される(ステップS44)。
比較例のOPCプログラムD31は、パタンバリエーションに欠けた評価パタンを用いて作成されたものである。そのため、比較例の評価パタンは、OPC処理で発生するパタン(付加パタン、変形パタン)を含んでいる保証はない。したがって、比較例のOPC処理は、検証が必須となる。
以上述べた実施形態の評価パタンの作成方法は、プログラムとしても実施できる。すなわち、実施形態の評価パタンの作成方法に係るプログラムは、上述した実施形態のステップS1,S2またはステップS1−S3に相当するステップ(手順)を含むステップ(手順)をコンピュータに実行させるためのものである。
上記プログラムは、コンピュータ内のCPUおよびメモリ(外部メモリを併用することもある。)等のハードウエハ資源を用いて実施される。CPUは、メモリ内から必要なデータを読み込み、該データに対して上記ステップ(手順)を行う。各ステップ(手順)の結果は、必要に応じてメモリ内に一時的に保存され、他のステップ(手順)で必要になったときに読み出される。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
第1の実施形態の評価パタンの作成方法を示すフローチャート。 種パタン群の例を示す図。 他の種パタン群の例を示す図。 ユニットパタンの作成方法を説明するための図。 評価パタンの作成方法を説明するための図。 第2の実施形態の評価パタンの作成方法を示すフローチャート。 描画グリッドを単位にして作成されるユニットパタンを示す図。 本発明の第3の実施形態の評価パタンの作成方法を示すフローチャート。 デザインルールと適合した評価パターン候補の例を示す図。 第4の実施形態の評価パタンの作成方法を示すフローチャート。 第5の実施形態の評価パタンの作成方法を示すフローチャート。 第6の実施形態の評価パタンの作成方法を示すフローチャート。 第6の実施形態のユニットパタンの配置工程を説明するための図。 第7の実施形態の評価パタンの作成方法を示すフローチャート。 第7の実施形態のユニットパタンの作成工程を説明するための図。 第8の実施形態の評価パタンの作成方法を示すフローチャート。 第8の実施形態のユニットパタンの作成工程を説明するための図。 第9の実施形態の評価パタンの作成方法を示すフローチャート。 第10の実施形態の評価パタンの作成方法を示すフローチャート。 第11の実施形態の評価パタンの作成方法を示すフローチャート。 第12の実施形態のOPCの検証方法を示すフローチャート。 比較例のOPCの検証方法を示すフローチャート。 実施形態のOPCプログラムを用いたOPC処理を示すフローチャート。 比較例のOPCプログラムを用いたOPC処理のフローチャート。 比較例の評価パタンの作成方法を示すフローチャート。 基本パタンの一例を示す図。
符号の説明
D1…種パタン群、D2…単位枠、D3…ユニットパタン、D4…配置枠、D5…評価パタン、D5c…評価パタン候補、Dg…描画グリッド、DR…デザインルール、S1…ユニットパタンの作成工程、S2…ユニットパタンの配置工程、S3…デザインルールに適合した評価パタン候補の抽出工程、SP…種パタン、SF…種パタン枠。

Claims (5)

  1. 複数種の種パタンを含む種パタン群と単位枠とに基づいて、複数種のユニットパタンを作成する工程であって、前記複数種のユニットパタンの各々は、前記単位枠内に前記種パタンに対応したパタンが配置されてなるものである前記工程と、
    前記複数種のユニットパタンと、前記単位枠のN倍(Nは正の整数)のサイズを有する配置枠とに基づいて、複数種の評価パタンを作成する工程であって、前記複数種の評価パタンの各々は、前記配置枠内が前記複数種の前記ユニットパタンで敷き詰められるように、前記配置枠内に前記複数種の評価ユニットパタンを配置したものである前記工程と
    を含むことを特徴とする評価パタンの作成方法。
  2. 前記複数種の種パタンを含む種パタン群と単位枠とに基づいて、複数種のユニットパタンを作成する工程において、前記種パタン群と前記単位枠とに加えて描画グリッドを用いて、描画グリッドが守られた複数種のユニットパタンを作成することを特徴とする請求項1に記載の評価パタンの作成方法。
  3. 前記複数種の種パタンを含む種パタン群と単位枠とに基づいて、複数種のユニットパタンを作成する工程において、前記種パタン群と前記単位枠とに加えてデザインルールを用いて、デザインルールが守られた複数種のユニットパタンを作成することを特徴とする請求項1に記載の評価パタンの作成方法。
  4. 前記複数種の評価パタンを作成する工程において、前記配置枠内に前記複数種の評価ユニットパタンをモンテカルロ法によりランダムに配置することを特徴とする請求項1に記載の評価パタンの作成方法。
  5. 複数種の種パタンを含む種パタン群と単位枠とに基づいて、複数種のユニットパタンを作成させる手順であって、前記複数種のユニットパタンの各々は、前記単位枠内に前記種パタンに対応したパタンが配置されてなるものである前記手順と、
    前記複数種のユニットパタンと、前記単位枠のN倍(Nは正の整数)のサイズを有する配置枠とに基づいて、複数種の評価パタンを作成させる手順であって、前記複数種の評価パタンの各々は、前記配置枠内が前記複数種の前記ユニットパタンで敷き詰められるように、前記配置枠内に前記複数種のユニットパタンを配置したものである前記手順と
    をコンピュータに実行させるためのプログラム。
JP2005169801A 2005-06-09 2005-06-09 評価パタンの作成方法およびプログラム Expired - Fee Related JP4828870B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005169801A JP4828870B2 (ja) 2005-06-09 2005-06-09 評価パタンの作成方法およびプログラム
TW095119517A TW200710614A (en) 2005-06-09 2006-06-02 Method for making estimation pattern and computer program product
KR1020060051279A KR100770815B1 (ko) 2005-06-09 2006-06-08 평가 패턴의 작성 방법 및 컴퓨터 프로그램을 기록한 컴퓨터 판독가능 기록 매체
US11/448,719 US20060285739A1 (en) 2005-06-09 2006-06-08 Evaluation pattern generating method and computer program product
CNB2006100879902A CN100433025C (zh) 2005-06-09 2006-06-09 评价图案的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005169801A JP4828870B2 (ja) 2005-06-09 2005-06-09 評価パタンの作成方法およびプログラム

Publications (2)

Publication Number Publication Date
JP2006343587A true JP2006343587A (ja) 2006-12-21
JP4828870B2 JP4828870B2 (ja) 2011-11-30

Family

ID=37510018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005169801A Expired - Fee Related JP4828870B2 (ja) 2005-06-09 2005-06-09 評価パタンの作成方法およびプログラム

Country Status (5)

Country Link
US (1) US20060285739A1 (ja)
JP (1) JP4828870B2 (ja)
KR (1) KR100770815B1 (ja)
CN (1) CN100433025C (ja)
TW (1) TW200710614A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864023B (zh) * 2021-01-07 2022-04-29 长鑫存储技术有限公司 半导体标记制作方法及半导体标记

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381571A (ja) * 1986-09-25 1988-04-12 Sony Corp パタン作成装置に用いるデ−タ処理方法及びデ−タ処理装置
JPS6420618A (en) * 1987-07-15 1989-01-24 Matsushita Electric Ind Co Ltd Device for editing mask pattern input
JPH08162383A (ja) * 1994-11-30 1996-06-21 Sony Corp 重ね合わせ精度評価パターンおよびこれを用いた評価方法
JPH11145232A (ja) * 1997-11-07 1999-05-28 Nec Corp 化合物半導体装置の製造プロセス評価方法およびプロセス評価パタン
JPH11186496A (ja) * 1997-12-17 1999-07-09 Matsushita Electron Corp 絶縁膜評価パターン及びその評価方法
JPH11272737A (ja) * 1998-03-25 1999-10-08 Toshiba Corp パターンレイアウト方法、パターンレイアウト装置およびその記録媒体
JP2000214574A (ja) * 1999-01-22 2000-08-04 Nec Corp パタ―ン描画用デ―タ作成方法
JP2002100662A (ja) * 2000-09-22 2002-04-05 Oki Electric Ind Co Ltd 半導体ウエハ用評価パターン及びそれを用いた半導体ウエハの評価方法
JP2002107903A (ja) * 2000-09-27 2002-04-10 Toshiba Corp 半導体集積回路の設計パターンのデータ処理方法、及びデータ処理プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2002298124A (ja) * 2001-03-29 2002-10-11 Toshiba Corp パターン欠陥検査装置
JP2004170902A (ja) * 2002-08-21 2004-06-17 Lsi Logic Corp 集積回路デザインにおける光学的周期構造の自動認識

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8328909D0 (en) * 1983-10-28 1983-11-30 Hutton G H Manufacturing pattern-bearing article
JP2856846B2 (ja) * 1990-05-31 1999-02-10 株式会社東芝 パターン欠陥検査方法とその装置
US5348558A (en) * 1992-04-23 1994-09-20 Mitsubishi Denki Kabushiki Kaisha Layout pattern generating apparatus
JPH0677324A (ja) * 1992-06-23 1994-03-18 Fujitsu Ltd 導体部分のレイアウトデータの変換方法及びその装置
JP2593835B2 (ja) * 1992-08-28 1997-03-26 東洋電機製造株式会社 画像の縮小方法
JP3393926B2 (ja) * 1993-12-28 2003-04-07 株式会社東芝 フォトマスク設計方法及びその装置
JP3011120B2 (ja) * 1997-02-13 2000-02-21 日本電気株式会社 レイアウト情報生成装置及びレイアウト情報生成方法
US6131182A (en) * 1997-05-02 2000-10-10 International Business Machines Corporation Method and apparatus for synthesizing and optimizing control logic based on SRCMOS logic array macros
US6470489B1 (en) * 1997-09-17 2002-10-22 Numerical Technologies, Inc. Design rule checking system and method
SE9800665D0 (sv) * 1998-03-02 1998-03-02 Micronic Laser Systems Ab Improved method for projection printing using a micromirror SLM
US6128067A (en) * 1998-04-28 2000-10-03 Kabushiki Kaisha Toshiba Correcting method and correcting system for mask pattern
JP3819711B2 (ja) * 1998-10-23 2006-09-13 株式会社ルネサステクノロジ 半導体装置の製造方法
US6381731B1 (en) * 1999-01-19 2002-04-30 Laurence W. Grodd Placement based design cells injection into an integrated circuit design
US6467076B1 (en) * 1999-04-30 2002-10-15 Nicolas Bailey Cobb Method and apparatus for submicron IC design
US6507944B1 (en) * 1999-07-30 2003-01-14 Fujitsu Limited Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium
US7817844B2 (en) * 1999-08-26 2010-10-19 Nanogeometry Research Inc. Pattern inspection apparatus and method
US6584609B1 (en) * 2000-02-28 2003-06-24 Numerical Technologies, Inc. Method and apparatus for mixed-mode optical proximity correction
US7412676B2 (en) * 2000-06-13 2008-08-12 Nicolas B Cobb Integrated OPC verification tool
JP3730500B2 (ja) * 2000-09-27 2006-01-05 株式会社東芝 パターンデータ形成装置、パターンデータ形成方法、電子部品の製造方法
US6553559B2 (en) * 2001-01-05 2003-04-22 International Business Machines Corporation Method to determine optical proximity correction and assist feature rules which account for variations in mask dimensions
JP3909654B2 (ja) 2001-05-10 2007-04-25 ソニー株式会社 ルールベースopcの評価方法およびシミュレーションベースopcモデルの評価方法並びにマスクの製造方法
JP4104840B2 (ja) * 2001-08-23 2008-06-18 株式会社東芝 マスクパターン評価システム及びその方法
US7274820B2 (en) * 2001-09-26 2007-09-25 Kabushiki Kaisha Toshiba Pattern evaluation system, pattern evaluation method and program
KR100576752B1 (ko) * 2001-10-09 2006-05-03 에이에스엠엘 마스크툴즈 비.브이. 2차원 피처모델 캘리브레이션 및 최적화 방법
US6948141B1 (en) * 2001-10-25 2005-09-20 Kla-Tencor Technologies Corporation Apparatus and methods for determining critical area of semiconductor design data
JP3615182B2 (ja) * 2001-11-26 2005-01-26 株式会社東芝 光近接効果補正方法及び光近接効果補正システム
AU2002324868A1 (en) * 2002-03-04 2003-09-29 Massachusetts Institute Of Technology A method and system of lithography using masks having gray-tone features
JP4282051B2 (ja) * 2002-07-22 2009-06-17 シャープ株式会社 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法
US6842889B2 (en) * 2002-08-06 2005-01-11 Micron Technology, Inc. Methods of forming patterned reticles
JP3668215B2 (ja) * 2002-08-21 2005-07-06 株式会社東芝 パターン検査装置
JP3870153B2 (ja) * 2002-10-22 2007-01-17 キヤノン株式会社 光学特性の測定方法
US6904587B2 (en) * 2002-12-20 2005-06-07 Synopsys, Inc. Incremental lithography mask layout design and verification
US6996790B2 (en) * 2003-01-30 2006-02-07 Synopsys, Inc. System and method for generating a two-dimensional yield map for a full layout
JP4303206B2 (ja) * 2003-04-30 2009-07-29 富士通マイクロエレクトロニクス株式会社 光近接効果補正処理検証方法
DE10337286B4 (de) * 2003-08-13 2005-11-10 Infineon Technologies Ag Verfahren zur Projektion eines auf einer Maske angeordneten Schaltungsmusters auf einen Halbleiterwafer
JP4620942B2 (ja) * 2003-08-21 2011-01-26 川崎マイクロエレクトロニクス株式会社 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク
US7325222B2 (en) * 2004-03-12 2008-01-29 Lsi Logic Corporation Method and apparatus for verifying the post-optical proximity corrected mask wafer image sensitivity to reticle manufacturing errors
US7194725B1 (en) * 2004-04-02 2007-03-20 Advanced Micro Devices, Inc. System and method for design rule creation and selection
US7065738B1 (en) * 2004-05-04 2006-06-20 Advanced Micro Devices, Inc. Method of verifying an optical proximity correction (OPC) model
US7404174B2 (en) * 2004-07-27 2008-07-22 International Business Machines Corporation method for generating a set of test patterns for an optical proximity correction algorithm
JP4768251B2 (ja) * 2004-11-01 2011-09-07 株式会社東芝 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法
US7640143B2 (en) * 2004-11-03 2009-12-29 International Business Machines Corporation Circuit statistical modeling for partially correlated model parameters
US7401319B2 (en) * 2004-12-23 2008-07-15 Invarium, Inc. Method and system for reticle-wide hierarchy management for representational and computational reuse in integrated circuit layout design
US7542013B2 (en) * 2005-01-31 2009-06-02 Asml Holding N.V. System and method for imaging enhancement via calculation of a customized optimal pupil field and illumination mode
JP4769025B2 (ja) * 2005-06-15 2011-09-07 株式会社日立ハイテクノロジーズ 走査型電子顕微鏡用撮像レシピ作成装置及びその方法並びに半導体パターンの形状評価装置
WO2007010621A1 (ja) * 2005-07-22 2007-01-25 Fujitsu Limited フォトマスクパターンデータの作成方法、そのフォトマスクパターンデータを用いて作成されたフォトマスク、及び、そのフォトマスクを用いた半導体装置の製造方法
US7266803B2 (en) * 2005-07-29 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Layout generation and optimization to improve photolithographic performance
US7458060B2 (en) * 2005-12-30 2008-11-25 Lsi Logic Corporation Yield-limiting design-rules-compliant pattern library generation and layout inspection
JP5242103B2 (ja) * 2007-09-07 2013-07-24 ルネサスエレクトロニクス株式会社 半導体集積回路のレイアウト方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381571A (ja) * 1986-09-25 1988-04-12 Sony Corp パタン作成装置に用いるデ−タ処理方法及びデ−タ処理装置
JPS6420618A (en) * 1987-07-15 1989-01-24 Matsushita Electric Ind Co Ltd Device for editing mask pattern input
JPH08162383A (ja) * 1994-11-30 1996-06-21 Sony Corp 重ね合わせ精度評価パターンおよびこれを用いた評価方法
JPH11145232A (ja) * 1997-11-07 1999-05-28 Nec Corp 化合物半導体装置の製造プロセス評価方法およびプロセス評価パタン
JPH11186496A (ja) * 1997-12-17 1999-07-09 Matsushita Electron Corp 絶縁膜評価パターン及びその評価方法
JPH11272737A (ja) * 1998-03-25 1999-10-08 Toshiba Corp パターンレイアウト方法、パターンレイアウト装置およびその記録媒体
JP2000214574A (ja) * 1999-01-22 2000-08-04 Nec Corp パタ―ン描画用デ―タ作成方法
JP2002100662A (ja) * 2000-09-22 2002-04-05 Oki Electric Ind Co Ltd 半導体ウエハ用評価パターン及びそれを用いた半導体ウエハの評価方法
JP2002107903A (ja) * 2000-09-27 2002-04-10 Toshiba Corp 半導体集積回路の設計パターンのデータ処理方法、及びデータ処理プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2002298124A (ja) * 2001-03-29 2002-10-11 Toshiba Corp パターン欠陥検査装置
JP2004170902A (ja) * 2002-08-21 2004-06-17 Lsi Logic Corp 集積回路デザインにおける光学的周期構造の自動認識

Also Published As

Publication number Publication date
CN100433025C (zh) 2008-11-12
US20060285739A1 (en) 2006-12-21
KR20060128688A (ko) 2006-12-14
KR100770815B1 (ko) 2007-10-26
CN1877586A (zh) 2006-12-13
TWI322340B (ja) 2010-03-21
JP4828870B2 (ja) 2011-11-30
TW200710614A (en) 2007-03-16

Similar Documents

Publication Publication Date Title
US8015511B2 (en) Adjustment of mask shapes for improving printability of dense integrated circuit layout
Dai et al. DRC Plus: augmenting standard DRC with pattern matching on 2D geometries
CN101930484A (zh) 安放用于随机掩模版图的印刷辅助图形的方法和系统
JP2009188000A (ja) 描画装置及び描画データの変換方法
JP2008176303A (ja) マスク生成方法、マスク形成方法、パターン形成方法および半導体装置
JP4251756B2 (ja) ホトマスク並びに光近接効果補正用データの処理方法及び装置
US7082595B1 (en) Schematic driven placement method and program product for custom VLSI circuit design
JP2005338650A (ja) パターンのデータ作成方法、及びパターン検証手法
JP2006053248A (ja) 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム
CN102759862A (zh) 光学邻近修正的方法
JP4828870B2 (ja) 評価パタンの作成方法およびプログラム
CN100592494C (zh) 修正接触孔金属覆盖层布图设计的方法
US10001698B2 (en) Layout hierachical structure defined in polar coordinate
JP2008020734A (ja) 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
JP2008527712A (ja) 自動生成されたダミー形状にもかかわらず整合する回路素子機能
US8383299B2 (en) Double patterning mask set and method of forming thereof
JP2000260879A (ja) レイアウト設計支援装置、コンピュータ読み取り可能な記録媒体
JP2003318100A (ja) マスクパターン及び照明条件の設定方法
US20100296069A1 (en) Pattern division method, pattern division processing apparatus and information storage medium on which is stored a program
JP2007292983A (ja) 半導体レイアウトパタン検証装置及びマスクパタン生成装置
JP3923919B2 (ja) 露光データ生成方法及び露光データ生成プログラム
JP5211635B2 (ja) ダミーチップ露光方法及び半導体集積回路装置の製造方法
JP4843654B2 (ja) 描画パターンの生成方法、フォトマスクの製造方法及び半導体装置の製造方法
JP4153678B2 (ja) マスクデータ生成方法、露光マスク作成方法およびパターン形成方法
JP2007258366A (ja) パターン処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4828870

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees