CN112864023B - 半导体标记制作方法及半导体标记 - Google Patents

半导体标记制作方法及半导体标记 Download PDF

Info

Publication number
CN112864023B
CN112864023B CN202110016542.8A CN202110016542A CN112864023B CN 112864023 B CN112864023 B CN 112864023B CN 202110016542 A CN202110016542 A CN 202110016542A CN 112864023 B CN112864023 B CN 112864023B
Authority
CN
China
Prior art keywords
alignment
segment
alignment segment
semiconductor
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110016542.8A
Other languages
English (en)
Other versions
CN112864023A (zh
Inventor
单闯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110016542.8A priority Critical patent/CN112864023B/zh
Publication of CN112864023A publication Critical patent/CN112864023A/zh
Priority to PCT/CN2021/106577 priority patent/WO2022147997A1/zh
Priority to US17/648,878 priority patent/US20220216163A1/en
Application granted granted Critical
Publication of CN112864023B publication Critical patent/CN112864023B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明涉及半导体技术领域，提出了一种半导体标记制作方法及半导体标记。半导体标记制作方法包括：提供周向边缘经OPC修正后的图形；在图形上裁剪出多个独立的对准段；拼接多个对准段，以形成周向边缘经OPC修正的半导体标记。通过对周向边缘经OPC修正后的图形进行裁剪后拼接，以此获得周向边缘经OPC修正的半导体标记，即可以在多个对准段拼接后即可形成周向边缘经OPC修正的半导体标记，省去了形成半导体标记后再进行OPC修正的时间，以此提高半导体标记的制作效率。

Description

半导体标记制作方法及半导体标记
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体标记制作方法及半导体标记。
背景技术
在半导体制作过程中，尤其是DRAM(Dynamic Random Access Memory)的制作过程中，需要利用半导体标记辅助实现半导体结构与机台的对准等。相关技术中针对半导体标记的制作没有较为统一的方式，且整体制作效率较低。
发明内容
本发明提供一种半导体标记制作方法及半导体标记，以提高半导体标记的制作效率。
根据本发明的第一个方面，提供了一种半导体标记制作方法，包括：
提供周向边缘经OPC修正后的图形；
在图形上裁剪出多个独立的对准段；
拼接多个对准段，以形成周向边缘经OPC修正的半导体标记。
在本发明的一个实施例中，对准段包括经OPC修正的原始边缘和未经OPC修正的裁剪边缘；
其中，多个对准段的相应的裁剪边缘相拼接以形成半导体标记。
在本发明的一个实施例中，多个对准段包括：
第一对准段，第一对准段包括一个裁剪边缘；
第二对准段，第二对准段包括一个裁剪边缘，第一对准段与第二对准段相对接以形成第一半导体标记；
其中，第一对准段和第二对准段通过裁剪图形相对的两侧获得。
在本发明的一个实施例中，形成第一半导体标记后，半导体标记制作方法还包括：
将第一半导体标记依次裁剪为第一段、第二段以及第三段；
对接第一段和第三段，以形成第二半导体标记。
在本发明的一个实施例中，形成第一半导体标记后，半导体标记制作方法还包括：
将第一半导体标记裁剪为第一段和第二段；
将第一段和第二段相对且间隔设置，以形成第一填充区域；
在第一填充区域内填充第一补偿图形段，以形成第三半导体标记；
其中，第一补偿图形段在填充之前经OPC修正，或第一补偿图形段在填充之后经OPC修正。
在本发明的一个实施例中，多个独立的对准段包括：
第一对准段，第一对准段包括一个裁剪边缘；
第二对准段，第二对准段包括一个裁剪边缘；
将第一对准段和第二对准段相对且间隔设置，以形成第二填充区域；
在第二填充区域内填充第二补偿图形段，以形成第四半导体标记；
其中，将图形由中部剪开以获得第一对准段和第二对准段，第二补偿图形段在填充之前经OPC修正，或第二补偿图形段在填充之后经OPC修正。
在本发明的一个实施例中，多个独立的对准段包括：
第一对准段，第一对准段包括两个裁剪边缘；
第二对准段，第二对准段包括两个裁剪边缘；
第三对准段，第三对准段包括两个裁剪边缘；
第四对准段，第四对准段包括两个裁剪边缘；
将第一对准段、第二对准段、第三对准段以及第四对准段相对接，以形成第五半导体标记，第五半导体标记的面积小于图形的面积；
其中，第一对准段、第二对准段、第三对准段以及第四对准段通过裁剪图形的四个对角获得。
在本发明的一个实施例中，多个独立的对准段包括：
第一对准段，第一对准段包括两个裁剪边缘；
第二对准段，第二对准段包括两个裁剪边缘；
第三对准段，第三对准段包括两个裁剪边缘；
第四对准段，第四对准段包括两个裁剪边缘；
将第一对准段、第二对准段、第三对准段以及第四对准段相对接，以形成第五半导体标记，第五半导体标记的面积小于图形的面积；
其中，将图形沿相垂直的两个方向裁剪为四部分，然后分别进行二次裁剪以获得第一对准段、第二对准段、第三对准段以及第四对准段。
在本发明的一个实施例中，多个独立的对准段包括：
第一对准段，第一对准段包括两个裁剪边缘；
第二对准段，第二对准段包括两个裁剪边缘；
第三对准段，第三对准段包括两个裁剪边缘；
第四对准段，第四对准段包括两个裁剪边缘；
将第一对准段、第二对准段、第三对准段以及第四对准段相对且间隔设置，以形成第三填充区域；
在第三填充区域内填充第三补偿图形段，以形成第六半导体标记；
其中，将图形沿相垂直的两个方向裁剪以获得第一对准段、第二对准段、第三对准段以及第四对准段，第三补偿图形段在填充之前经OPC修正，或第三补偿图形段在填充之后经OPC修正。
在本发明的一个实施例中，多个独立的对准段包括：
第一对准段，第一对准段包括两个裁剪边缘，第一对准段呈L形；
第二对准段，第二对准段包括两个裁剪边缘，第二对准段呈直线形；
第三对准段，第三对准段包括两个裁剪边缘，第三对准段呈直线形；
将第二对准段与第一对准段相对接，第三对准段与第一对准段相对接，以形成第七半导体标记；
其中，第二对准段的长度等于第一对准段的一个裁剪边缘的长度，第三对准段的长度等于第一对准段的另一个裁剪边缘的长度。
在本发明的一个实施例中，多个独立的对准段包括：
第一对准段，第一对准段包括两个裁剪边缘，第一对准段呈L形；
第二对准段，第二对准段包括两个裁剪边缘，第二对准段呈直线形；
第三对准段，第三对准段包括两个裁剪边缘，第三对准段呈直线形；
将第二对准段与第一对准段相对接，第三对准段与第一对准段相对接，以形成第七半导体标记；
其中，第二对准段的长度等于第一对准段的一个裁剪边缘的长度，第三对准段的长度等于第一对准段的另一个裁剪边缘的长度减去第二对准段的宽度。
在本发明的一个实施例中，第一对准段和第二对准段由同一个图形上裁剪获得，第三对准段由另一个图形上裁剪获得。
在本发明的一个实施例中，第一对准段、第二对准段以及第三对准段均由同一个图形上裁剪获得，在裁剪获得第一对准段和第二对准段之后，对剩余的图形进行OPC修正，以裁剪获得第三对准段。
在本发明的一个实施例中，第一对准段、第二对准段以及第三对准段均由同一个图形上裁剪获得，在裁剪获得第一对准段和第二对准段之后，裁剪剩余的图形获得一裁剪段，对裁剪段进行OPC修正以获得第三对准段。
根据本发明的第二个方面，提供了一种半导体标记，包括根据上述的半导体标记制作方法获得的半导体标记。
本发明的半导体标记制作方法通过对周向边缘经OPC修正后的图形进行裁剪后拼接，以此获得周向边缘经OPC修正的半导体标记，即可以在多个对准段拼接后即可形成周向边缘经OPC修正的半导体标记，省去了形成半导体标记后再进行OPC修正的时间，以此提高半导体标记的制作效率。
附图说明
通过结合附图考虑以下对本发明的优选实施方式的详细说明，本发明的各种目标，特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1是根据一示例性实施方式示出的一种半导体标记制作方法的流程示意图；
图2是根据第一个示例性实施方式示出的一种半导体标记制作方法的流程结构示意图；
图3是根据第二个示例性实施方式示出的一种半导体标记制作方法的流程结构示意图；
图4是根据第三个示例性实施方式示出的一种半导体标记制作方法的流程结构示意图；
图5是根据第四个示例性实施方式示出的一种半导体标记制作方法的流程结构示意图；
图6是根据第五个示例性实施方式示出的一种半导体标记制作方法的流程结构示意图；
图7是根据第六个示例性实施方式示出的一种半导体标记制作方法的流程结构示意图；
图8是根据第七个示例性实施方式示出的一种半导体标记制作方法的流程结构示意图；
图9是根据第八个示例性实施方式示出的一种半导体标记制作方法的流程结构示意图；
图10是根据第九个示例性实施方式示出的一种半导体标记制作方法的流程结构示意图；
图11是根据第十个示例性实施方式示出的一种半导体标记制作方法的流程结构示意图；
图12是根据第十一个示例性实施方式示出的一种半导体标记制作方法的流程结构示意图；
图13是根据第十一个示例性实施方式示出的一种半导体标记制作方法的流程结构简易示意图；
图14是根据第十二个示例性实施方式示出的一种半导体标记制作方法的流程结构示意图；
图15是根据第十二个示例性实施方式示出的一种半导体标记制作方法的流程结构简易示意图。
附图标记说明如下：
10、图形；11、原始边缘；12、裁剪边缘；
13、第一对准段；14、第二对准段；20、第一半导体标记；
21、第一段；22、第二段；23、第三段；30、第二半导体标记；
24、第一段；25、第二段；1、第一填充区域；40、第三半导体标记；
131、第一对准段；141、第二对准段；2、第二填充区域；50、第四半导体标记；
16、第一对准段；17、第二对准段；18、第三对准段；19、第四对准段；60、第五半导体标记；
161、第一对准段；171、第二对准段；181、第三对准段；191、第四对准段；3、第三填充区域；70、第六半导体标记；
101、第一对准段；102、第二对准段；103、第三对准段；80、第七半导体标记。
具体实施方式
体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。
在对本发明的不同示例性实施方式的下面描述中，参照附图进行，附图形成本发明的一部分，并且其中以示例方式显示了可实现本发明的多个方面的不同示例性结构，系统和步骤。应理解的是，可以使用部件，结构，示例性装置，系统和步骤的其他特定方案，并且可在不偏离本发明范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”，“之间”，“之内”等来描述本发明的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本发明的范围内。
本发明的一个实施例提供了一种半导体标记制作方法，请参考图1，半导体标记制作方法包括：
S101，提供周向边缘经OPC修正后的图形10；
S103，在图形10上裁剪出多个独立的对准段；
S105，拼接多个对准段，以形成周向边缘经OPC修正的半导体标记。
本发明一个实施例的半导体标记制作方法通过对周向边缘经OPC修正后的图形10进行裁剪后拼接，以此获得周向边缘经OPC修正的半导体标记，即可以在多个对准段拼接后即可形成周向边缘经OPC修正的半导体标记，省去了形成半导体标记后再进行OPC修正的时间，以此提高半导体标记的制作效率。
需要说明的是，光学邻近修正(Optical Proximity Correction，OPC)技术就是通过对图形做系统的改变，补偿图形的扭曲和偏移，使在晶片衬底上最终形成的曝光图形达到电路图形的设计要求。而本实施例中，通过选用经OPC修正后的图形10再对其进行裁剪，即裁剪出的至少部分的对准段经OPC修正，因此将多个对准段拼接后可以形成周向边缘经OPC修正的半导体标记。
在一个实施例中，对准段包括经OPC修正的原始边缘11和未经OPC修正的裁剪边缘12；其中，多个对准段的相应的裁剪边缘12相拼接以形成半导体标记。即待拼接的对准段按照相应的裁剪边缘12进行拼接，而经OPC修正的原始边缘11围成了半导体标记的周向边缘，因此最终形成的半导体标记是周向边缘经OPC修正的半导体标记。
在一个实施例中，多个对准段包括：第一对准段13，第一对准段13包括一个裁剪边缘12；第二对准段14，第二对准段14包括一个裁剪边缘12，第一对准段13与第二对准段14相对接以形成第一半导体标记20；其中，第一对准段13和第二对准段14通过裁剪图形10相对的两侧获得，即获得的第一对准段13和第二对准段14的相应的两个拐角处均是经OPC修正过的。
可选地，第一对准段13和第二对准段14可以通过裁剪图形10相对的两个对角形成。即裁剪图形10相对的两侧包括裁剪图形10的上下两侧，左右两侧，或者是相对的两个拐角。
在一些实施例中，如图2所示，半导体标记制作方法包括：
如图2(a)所示，提供一周向边缘经OPC修正后的图形10；
如图2(b)所示，剪切图形10上下两侧，以得到第一对准段13与第二对准段14；
如图2(c)所示，将第一对准段13的裁剪边缘12与第二对准段14的裁剪边缘12相对接形成第一半导体标记20。
在一些实施例中，如图5所示，半导体标记制作方法包括：
如图5(a)所示，提供一周向边缘经OPC修正后的图形10；
如图5(b)所示，剪切图形10左右两侧，以得到第一对准段13与第二对准段14；
如图5(c)所示，将第一对准段13的裁剪边缘12与第二对准段14的裁剪边缘12相对接形成第一半导体标记20。
在一些实施例中，在得到图2(b)或者如图5(b)所示的第一对准段13与第二对准段14后，可以将第一对准段13与第二对准段14的中间段切除后进行拼接，即将第一对准段13与第二对准段14剪短，以此拼接出来的半导体标记要比第一半导体标记20短。
在一个实施例中，形成第一半导体标记20后，半导体标记制作方法还包括：将第一半导体标记20依次裁剪为第一段21、第二段22以及第三段23；对接第一段21和第三段23，以形成第二半导体标记30。即通过将第一半导体标记20的中间部分去除，可以得到一个比第一半导体标记20短的第二半导体标记30。
在一些实施例中，如图3所示，半导体标记制作方法包括：
如图3(a)所示，形成一周向边缘经OPC修正后的第一半导体标记20；
如图3(b)所示，将第一半导体标记20剪切为三段，以得到第一段21、第二段22以及第三段23；
如图3(c)所示，将第一段21的裁剪边缘12和第三段23的裁剪边缘12相对接形成第二半导体标记30，即去除了第二段22。
在一些实施例中，如图6所示，半导体标记制作方法包括：
如图6(a)所示，形成一周向边缘经OPC修正后的第一半导体标记20；
如图6(b)所示，将第一半导体标记20剪切为三段，以得到第一段21、第二段22以及第三段23；
如图6(c)所示，将第一段21的裁剪边缘12和第三段23的裁剪边缘12相对接形成第二半导体标记30，即去除了第二段22。
需要说明的是，图3中的第一半导体标记20由图2的半导体标记制作方法获得，而图6中的第一半导体标记20由图5的半导体标记制作方法获得。
在一个实施例中，形成第一半导体标记20后，半导体标记制作方法还包括：将第一半导体标记20裁剪为第一段24和第二段25；将第一段24和第二段25相对且间隔设置，以形成第一填充区域1；在第一填充区域1内填充第一补偿图形段，以形成第三半导体标记40；其中，第一补偿图形段在填充之前经OPC修正，或第一补偿图形段在填充之后经OPC修正。即通过将第一半导体标记20由中间剪开，以此进行加长处理，从而得到一个比第一半导体标记20长的第三半导体标记40。
需要说明的是，第一补偿图形段是补充在第一段24和第二段25之间，因此在对其进行OPC修正时只是进行直边的修正，而不用进行拐角处修正，整个修正难度较低，因此修正的效率会相对较高。
在一些实施例中，如图4所示，半导体标记制作方法包括：
如图4(a)所示，形成一周向边缘经OPC修正后的第一半导体标记20；
如图4(b)所示，将第一半导体标记20剪切为两段，以得到第一段24和第二段25，且将第一段24的裁剪边缘12与第二段25的裁剪边缘12拉开后在二者之间形成了第一填充区域1；
如图4(c)所示，向第一填充区域1填充第一补偿图形段后得到了第三半导体标记40。
在一些实施例中，如图7所示，半导体标记制作方法包括：
如图7(a)所示，形成一周向边缘经OPC修正后的第一半导体标记20；
如图7(b)所示，将第一半导体标记20剪切为两段，以得到第一段24和第二段25，且将第一段24的裁剪边缘12与第二段25的裁剪边缘12拉开后在二者之间形成了第一填充区域1；
如图7(c)所示，向第一填充区域1填充第一补偿图形段后得到了第三半导体标记40。
需要说明的是，图4中的第一半导体标记20由图2的半导体标记制作方法获得，而图7中的第一半导体标记20由图5的半导体标记制作方法获得。
在一个实施例中，多个独立的对准段包括：第一对准段131，第一对准段131包括一个裁剪边缘12；第二对准段141，第二对准段141包括一个裁剪边缘12；将第一对准段131和第二对准段141相对且间隔设置，以形成第二填充区域2；在第二填充区域2内填充第二补偿图形段，以形成第四半导体标记50；其中，将图形10由中部剪开以获得第一对准段131和第二对准段141，第二补偿图形段在填充之前经OPC修正，或第二补偿图形段在填充之后经OPC修正。即通过将图形10由中间剪开，以此进行加长处理，从而得到一个比图形10长的第四半导体标记50。
在一些实施例中，如图8所示，半导体标记制作方法包括：
如图8(a)所示，提供一周向边缘经OPC修正后的图形10；
如图8(b)所示，将图形10剪切为两段，以得到第一对准段131和第二对准段141，且将第一对准段131的裁剪边缘12与第二对准段141的裁剪边缘12拉开后在二者之间形成了第二填充区域2；
如图8(c)所示，向第二填充区域2填充第二补偿图形段后得到了第四半导体标记50。
在一些实施例中，在图8的基础上，可以将图形10剪切为左右两段，然后依据上述制作方法得到一半导体标记。
在一个实施例中，多个独立的对准段包括：第一对准段16，第一对准段16包括两个裁剪边缘12；第二对准段17，第二对准段17包括两个裁剪边缘12；第三对准段18，第三对准段18包括两个裁剪边缘12；第四对准段19，第四对准段19包括两个裁剪边缘12；将第一对准段16、第二对准段17、第三对准段18以及第四对准段19相对接，以形成第五半导体标记60，第五半导体标记60的面积小于图形10的面积。
可选地，第一对准段16、第二对准段17、第三对准段18以及第四对准段19通过裁剪图形10的四个对角获得。即将图形10的中间部分进行去除，从而通过图形10的四个对角段拼接得到一个相对较小的第五半导体标记60。
在一些实施例中，如图9所示，半导体标记制作方法包括：
如图9(a)所示，提供一周向边缘经OPC修正后的图形10；
如图9(b)所示，剪切图形10的四个拐角段，以得到第一对准段16、第二对准段17、第三对准段18以及第四对准段19；
如图9(c)所示，将第一对准段16的一个裁剪边缘12与第二对准段17的一个裁剪边缘12相对接，第一对准段16的另一个裁剪边缘12与第三对准段18的一个裁剪边缘12相对接，第二对准段17的另一个裁剪边缘12与第四对准段19的一个裁剪边缘12相对接，第三对准段18的另一个裁剪边缘12与第四对准段19的另一个裁剪边缘12相对接，以形成第五半导体标记60。
可选地，将图形10沿相垂直的两个方向裁剪为四部分，然后分别进行二次裁剪以获得第一对准段16、第二对准段17、第三对准段18以及第四对准段19。即先将图形10裁剪为四部分，然后在将裁剪出来的四部分剪小以此得到相对较小的第一对准段16、第二对准段17、第三对准段18以及第四对准段19。
在一些实施例中，如图10所示，半导体标记制作方法包括：
如图10(a)所示，提供一周向边缘经OPC修正后的图形10；
如图10(b)所示，将图形10裁剪为四部分，以得到第一对准段161、第二对准段171、第三对准段181以及第四对准段191；
如图10(c)所示，对第一对准段161、第二对准段171、第三对准段181以及第四对准段191分别进行裁剪，得到第一对准段16、第二对准段17、第三对准段18以及第四对准段19；
如图10(d)所示，将第一对准段16的一个裁剪边缘12与第二对准段17的一个裁剪边缘12相对接，第一对准段16的另一个裁剪边缘12与第三对准段18的一个裁剪边缘12相对接，第二对准段17的另一个裁剪边缘12与第四对准段19的一个裁剪边缘12相对接，第三对准段18的另一个裁剪边缘12与第四对准段19的另一个裁剪边缘12相对接，以形成第五半导体标记60。
在一个实施例中，多个独立的对准段包括：第一对准段161，第一对准段161包括两个裁剪边缘12；第二对准段171，第二对准段171包括两个裁剪边缘12；第三对准段181，第三对准段181包括两个裁剪边缘12；第四对准段191，第四对准段191包括两个裁剪边缘12；将第一对准段161、第二对准段171、第三对准段181以及第四对准段191相对且间隔设置，以形成第三填充区域3；在第三填充区域3内填充第三补偿图形段，以形成第六半导体标记70；其中，将图形10沿相垂直的两个方向裁剪以获得第一对准段161、第二对准段171、第三对准段181以及第四对准段191，第三补偿图形段在填充之前经OPC修正，或第三补偿图形段在填充之后经OPC修正。即通过将图形10裁剪为四部分，并在其中间填充第三补偿图形，以此得到一个面积较大的第六半导体标记70。
在一些实施例中，如图11所示，半导体标记制作方法包括：
如图11(a)所示，提供一周向边缘经OPC修正后的图形10；
如图11(b)所示，将图形10裁剪为四部分，以得到第一对准段161、第二对准段171、第三对准段181以及第四对准段191，且将第一对准段161的一个裁剪边缘12与第二对准段171的一个裁剪边缘12相对且间隔设置，第一对准段161的另一个裁剪边缘12与第三对准段181的一个裁剪边缘12相对且间隔设置，第二对准段171的另一个裁剪边缘12与第四对准段191的一个裁剪边缘12相对且间隔设置，第三对准段181的另一个裁剪边缘12与第四对准段191的另一个裁剪边缘12相对且间隔设置，即在第一对准段161、第二对准段171、第三对准段181以及第四对准段191之间形成了第三填充区域3；
如图11(c)所示，向第三填充区域3填充第三补偿图形段后得到了第六半导体标记70。
需要说明的是，图2至图11中得到的半导体标记可以为叠对精准测量标识(overlay，OVL mark)。
在一个实施例中，多个独立的对准段包括：第一对准段101，第一对准段101包括两个裁剪边缘12，第一对准段101呈L形；第二对准段102，第二对准段102包括两个裁剪边缘12，第二对准段102呈直线形；第三对准段103，第三对准段103包括两个裁剪边缘12，第三对准段103呈直线形；将第二对准段102与第一对准段101相对接，第三对准段103与第一对准段101相对接，以形成第七半导体标记80，即通过裁剪出一L形的第一对准段101后，在对接第二对准段102和第三对准段103时第一对准段101形成了一个对准标准，从而可以提高对接效率。
可选地，第二对准段102的长度等于第一对准段101的一个裁剪边缘12的长度，第三对准段103的长度等于第一对准段101的另一个裁剪边缘12的长度，即在形成第七半导体标记80后，第二对准段102和第三对准段103的部分相重叠。
在一些实施例中，如图12所示，半导体标记制作方法包括：
如图12(a)所示，提供一个或多个周向边缘经OPC修正后的图形10；
如图12(b)所示，在一个或多个图形10的四周裁剪出第一对准段101、第二对准段102以及第三对准段103；
如图12(c)所示，将第一对准段101的一个裁剪边缘12与第二对准段102的一个裁剪边缘12相对接，第一对准段101的另一个裁剪边缘12与第三对准段103的一个裁剪边缘12相对接，以形成第七半导体标记80，其中，第二对准段102和第三对准段103在第一对准段101的拐角处相重叠。
结合图13可以看出，如图13(a)所示，裁剪图形10的两侧侧部，从而形成了L形的第一对准段101。如图13(b)所示，裁剪图形10的第三个侧部，从而形成了直线形的第二对准段102。如图13(c)所述，裁剪图形10的第四个侧部，从而形成了直线形的第三对准段103。其中，第二对准段102的长度等于第一对准段101的一个裁剪边缘12的长度，第三对准段103的长度等于第一对准段101的另一个裁剪边缘12的长度。
需要说明的是，图13所示实施例中，第一对准段101、第二对准段102以及第三对准段103至少通过两个图形10裁剪获得。在一些实施例中，在裁剪出第一对准段101、第二对准段102以及第三对准段103后可以将其进行二次裁剪，即可以去掉中间段，或者可以将其由中部剪开，进行加长，此处不作限定可以根据实际需求进行调整。
可选地，第二对准段102的长度等于第一对准段101的一个裁剪边缘12的长度，第三对准段103的长度等于第一对准段101的另一个裁剪边缘12的长度减去第二对准段102的宽度，即在形成第七半导体标记80后，第二对准段102和第三对准段103的部分正好对接。
在一些实施例中，如图14所示，半导体标记制作方法包括：
如图14(a)所示，提供一个或多个周向边缘经OPC修正后的图形10；
如图14(b)所示，在一个或多个图形10的四周裁剪出第一对准段101、第二对准段102以及第三对准段103；
如图14(c)所示，将第一对准段101的一个裁剪边缘12与第二对准段102的一个裁剪边缘12相对接，第一对准段101的另一个裁剪边缘12与第三对准段103的一个裁剪边缘12相对接，以形成第七半导体标记80，其中，第二对准段102和第三对准段103在第一对准段101的拐角处正好对接，不存在重叠部分。
结合图15可以看出，如图15(a)所示，裁剪图形10的两侧侧部，从而形成了L形的第一对准段101。如图15(b)所示，裁剪图形10的第三个侧部，从而形成了直线形的第二对准段102。如图15(c)所述，裁剪图形10的第四个侧部，从而形成了直线形的第三对准段103。其中，第二对准段102的长度等于第一对准段101的一个裁剪边缘12的长度，第三对准段103的长度等于第一对准段101的另一个裁剪边缘12的长度。
需要说明的是，图15所示实施例中，第一对准段101、第二对准段102以及第三对准段103至少通过两个图形10裁剪获得。在一些实施例中，在裁剪出第一对准段101、第二对准段102以及第三对准段103后可以将其进行二次裁剪，即可以去掉中间段，或者可以将其由中部剪开，进行加长，此处不作限定可以根据实际需求进行调整。
在一个实施例中，第一对准段101和第二对准段102由同一个图形10上裁剪获得，第三对准段103由另一个图形10上裁剪获得，即由图形10上直接裁剪即可获得分别具有两个裁剪边缘12的第一对准段101、第二对准段102以及第三对准段103。
可选地，第一对准段101、第二对准段102以及第三对准段103均由同一个图形10上裁剪获得，在裁剪获得第一对准段101和第二对准段102之后，对剩余的图形10进行OPC修正，以裁剪获得第三对准段103。在由一个图形10上裁剪获得第一对准段101、第二对准段102以及第三对准段103时，则可以先裁剪获得第一对准段101和第二对准段102，继续裁剪时，则需要对裁剪后的图形10进行OPC修正，保证其某一个拐角经过OPC修正，从而使得裁剪获得的第三对准段103也仅包括两个裁剪边缘12。
可选地，第一对准段101、第二对准段102以及第三对准段103均由同一个图形10上裁剪获得，在裁剪获得第一对准段101和第二对准段102之后，裁剪剩余的图形10获得一裁剪段，对裁剪段进行OPC修正以获得第三对准段103。即在由一个图形10上裁剪获得第一对准段101、第二对准段102以及第三对准段103时，则可以先裁剪获得第一对准段101和第二对准段102，然后继续裁剪得到一个具有三个裁剪边缘12的裁剪段，并对其拐角进行OPC修正，从而得到仅包括两个裁剪边缘12的第三对准段103。
需要说明的是，对于由一个图形10上裁剪获得第一对准段101、第二对准段102以及第三对准段103的实施例，需要考虑具体半导体标记的长度，当然在某些情况下可以通过添加补偿图形段即可。
需要说明的是，图12至图15中得到的半导体标记可以为切割标识(Dicing mark)。
本发明的一个实施例还提供了一种半导体标记，包括根据上述的半导体标记制作方法获得的半导体标记。
本实施例中的半导体标记可以根据具有的尺寸要求依据上述半导体标记制作方法获得。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和示例实施方式仅被视为示例性的，本发明的真正范围和精神由前面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (14)

1.一种半导体标记制作方法，其特征在于，包括：
提供周向边缘经OPC修正后的图形；
在所述图形上裁剪出多个独立的对准段，所述对准段包括经OPC修正的原始边缘和未经OPC修正的裁剪边缘；
拼接多个所述对准段，以形成周向边缘经OPC修正的半导体标记；
其中，多个所述对准段的相应的所述裁剪边缘相拼接以形成所述半导体标记。
2.根据权利要求1所述半导体标记制作方法，其特征在于，多个所述对准段包括：
第一对准段，所述第一对准段包括一个所述裁剪边缘；
第二对准段，所述第二对准段包括一个所述裁剪边缘，所述第一对准段与所述第二对准段相对接以形成第一半导体标记；
其中，所述第一对准段和所述第二对准段通过裁剪所述图形相对的两侧获得。
3.根据权利要求2所述半导体标记制作方法，其特征在于，形成所述第一半导体标记后，所述半导体标记制作方法还包括：
将所述第一半导体标记依次裁剪为第一段、第二段以及第三段；
对接所述第一段和所述第三段，以形成第二半导体标记。
4.根据权利要求2所述半导体标记制作方法，其特征在于，形成所述第一半导体标记后，所述半导体标记制作方法还包括：
将所述第一半导体标记裁剪为第一段和第二段；
将所述第一段和所述第二段相对且间隔设置，以形成第一填充区域；
在所述第一填充区域内填充第一补偿图形段，以形成第三半导体标记；
其中，所述第一补偿图形段在填充之前经OPC修正，或所述第一补偿图形段在填充之后经OPC修正。
5.根据权利要求1所述半导体标记制作方法，其特征在于，多个独立的对准段包括：
第一对准段，所述第一对准段包括一个所述裁剪边缘；
第二对准段，所述第二对准段包括一个所述裁剪边缘；
将所述第一对准段和所述第二对准段相对且间隔设置，以形成第二填充区域；
在所述第二填充区域内填充第二补偿图形段，以形成第四半导体标记；
其中，将所述图形由中部剪开以获得所述第一对准段和所述第二对准段，所述第二补偿图形段在填充之前经OPC修正，或所述第二补偿图形段在填充之后经OPC修正。
6.根据权利要求1所述半导体标记制作方法，其特征在于，多个独立的对准段包括：
第一对准段，所述第一对准段包括两个所述裁剪边缘；
第二对准段，所述第二对准段包括两个所述裁剪边缘；
第三对准段，所述第三对准段包括两个所述裁剪边缘；
第四对准段，所述第四对准段包括两个所述裁剪边缘；
将所述第一对准段、所述第二对准段、所述第三对准段以及所述第四对准段相对接，以形成第五半导体标记，所述第五半导体标记的面积小于所述图形的面积；
其中，所述第一对准段、所述第二对准段、所述第三对准段以及所述第四对准段通过裁剪所述图形的四个对角获得。
7.根据权利要求1所述半导体标记制作方法，其特征在于，多个独立的对准段包括：
第一对准段，所述第一对准段包括两个所述裁剪边缘；
第二对准段，所述第二对准段包括两个所述裁剪边缘；
第三对准段，所述第三对准段包括两个所述裁剪边缘；
第四对准段，所述第四对准段包括两个所述裁剪边缘；
将所述第一对准段、所述第二对准段、所述第三对准段以及所述第四对准段相对接，以形成第五半导体标记，所述第五半导体标记的面积小于所述图形的面积；
其中，将所述图形沿相垂直的两个方向裁剪为四部分，然后分别进行二次裁剪以获得所述第一对准段、所述第二对准段、所述第三对准段以及所述第四对准段。
8.根据权利要求1所述半导体标记制作方法，其特征在于，多个独立的对准段包括：
第一对准段，所述第一对准段包括两个所述裁剪边缘；
第二对准段，所述第二对准段包括两个所述裁剪边缘；
第三对准段，所述第三对准段包括两个所述裁剪边缘；
第四对准段，所述第四对准段包括两个所述裁剪边缘；
将所述第一对准段、所述第二对准段、所述第三对准段以及所述第四对准段相对且间隔设置，以形成第三填充区域；
在所述第三填充区域内填充第三补偿图形段，以形成第六半导体标记；
其中，将所述图形沿相垂直的两个方向裁剪以获得所述第一对准段、所述第二对准段、所述第三对准段以及所述第四对准段，所述第三补偿图形段在填充之前经OPC修正，或所述第三补偿图形段在填充之后经OPC修正。
9.根据权利要求1所述半导体标记制作方法，其特征在于，多个独立的对准段包括：
第一对准段，所述第一对准段包括两个所述裁剪边缘，所述第一对准段呈L形；
第二对准段，所述第二对准段包括两个所述裁剪边缘，所述第二对准段呈直线形；
第三对准段，所述第三对准段包括两个所述裁剪边缘，所述第三对准段呈直线形；
将所述第二对准段与所述第一对准段相对接，所述第三对准段与所述第一对准段相对接，以形成第七半导体标记；
其中，所述第二对准段的长度等于所述第一对准段的一个所述裁剪边缘的长度，所述第三对准段的长度等于所述第一对准段的另一个所述裁剪边缘的长度。
10.根据权利要求1所述半导体标记制作方法，其特征在于，多个独立的对准段包括：
第一对准段，所述第一对准段包括两个所述裁剪边缘，所述第一对准段呈L形；
第二对准段，所述第二对准段包括两个所述裁剪边缘，所述第二对准段呈直线形；
第三对准段，所述第三对准段包括两个所述裁剪边缘，所述第三对准段呈直线形；
将所述第二对准段与所述第一对准段相对接，所述第三对准段与所述第一对准段相对接，以形成第七半导体标记；
其中，所述第二对准段的长度等于所述第一对准段的一个所述裁剪边缘的长度，所述第三对准段的长度等于所述第一对准段的另一个所述裁剪边缘的长度减去所述第二对准段的宽度。
11.根据权利要求9或10所述半导体标记制作方法，其特征在于，所述第一对准段和所述第二对准段由同一个所述图形上裁剪获得，所述第三对准段由另一个所述图形上裁剪获得。
12.根据权利要求9或10所述半导体标记制作方法，其特征在于，所述第一对准段、所述第二对准段以及所述第三对准段均由同一个所述图形上裁剪获得，在裁剪获得所述第一对准段和所述第二对准段之后，对剩余的所述图形进行OPC修正，以裁剪获得所述第三对准段。
13.根据权利要求9或10所述半导体标记制作方法，其特征在于，所述第一对准段、所述第二对准段以及所述第三对准段均由同一个所述图形上裁剪获得，在裁剪获得所述第一对准段和所述第二对准段之后，裁剪剩余的所述图形获得一裁剪段，对所述裁剪段进行OPC修正以获得所述第三对准段。
14.一种半导体标记，其特征在于，包括根据权利要求1至13中任一项所述的半导体标记制作方法获得的半导体标记。
CN202110016542.8A 2021-01-07 2021-01-07 半导体标记制作方法及半导体标记 Active CN112864023B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110016542.8A CN112864023B (zh) 2021-01-07 2021-01-07 半导体标记制作方法及半导体标记
PCT/CN2021/106577 WO2022147997A1 (zh) 2021-01-07 2021-07-15 半导体标记制作方法及半导体标记
US17/648,878 US20220216163A1 (en) 2021-01-07 2022-01-25 Method for manufacturing semiconductor mark, and semiconductor mark

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110016542.8A CN112864023B (zh) 2021-01-07 2021-01-07 半导体标记制作方法及半导体标记

Publications (2)

Publication Number Publication Date
CN112864023A CN112864023A (zh) 2021-05-28
CN112864023B true CN112864023B (zh) 2022-04-29

Family

ID=76004643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110016542.8A Active CN112864023B (zh) 2021-01-07 2021-01-07 半导体标记制作方法及半导体标记

Country Status (2)

Country Link
CN (1) CN112864023B (zh)
WO (1) WO2022147997A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864023B (zh) * 2021-01-07 2022-04-29 长鑫存储技术有限公司 半导体标记制作方法及半导体标记

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1431558A (zh) * 2002-01-09 2003-07-23 联华电子股份有限公司 利用光学邻近效应修正多边形光罩特征图案的方法
JP2006323023A (ja) * 2005-05-17 2006-11-30 Toshiba Microelectronics Corp マスクパターン作成方法
CN1877586A (zh) * 2005-06-09 2006-12-13 株式会社东芝 评价图案的制作方法以及计算机程序产品
CN101750902A (zh) * 2008-12-02 2010-06-23 中芯国际集成电路制造(上海)有限公司 多样电子束曝光条件的雾化效应补偿方法及其曝光方法
CN101788760A (zh) * 2009-01-23 2010-07-28 中芯国际集成电路制造(上海)有限公司 光学邻近校正规则的优化方法
CN102063010A (zh) * 2009-11-13 2011-05-18 无锡华润上华半导体有限公司 光学临近效应修正方法
DE102019126595A1 (de) * 2019-08-07 2020-09-10 Carl Zeiss Smt Gmbh Verfahren und Vorrichtung zum Erzeugen eines Referenzbildes bei der Charakterisierung einer Maske zur Mikrolithographie

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW512424B (en) * 2000-05-01 2002-12-01 Asml Masktools Bv Hybrid phase-shift mask
CN101320206A (zh) * 2007-06-08 2008-12-10 旺宏电子股份有限公司 重叠标记及其应用
CN103365071B (zh) * 2012-04-09 2016-03-09 中芯国际集成电路制造(上海)有限公司 掩膜板的光学邻近校正方法
KR102107384B1 (ko) * 2017-10-31 2020-05-07 엘지디스플레이 주식회사 프로세스 키를 포함하는 표시장치
CN111458974B (zh) * 2020-05-23 2023-06-23 珠海市睿晶聚源科技有限公司 一种加速版图处理的方法及系统
CN112864023B (zh) * 2021-01-07 2022-04-29 长鑫存储技术有限公司 半导体标记制作方法及半导体标记

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1431558A (zh) * 2002-01-09 2003-07-23 联华电子股份有限公司 利用光学邻近效应修正多边形光罩特征图案的方法
JP2006323023A (ja) * 2005-05-17 2006-11-30 Toshiba Microelectronics Corp マスクパターン作成方法
CN1877586A (zh) * 2005-06-09 2006-12-13 株式会社东芝 评价图案的制作方法以及计算机程序产品
CN101750902A (zh) * 2008-12-02 2010-06-23 中芯国际集成电路制造(上海)有限公司 多样电子束曝光条件的雾化效应补偿方法及其曝光方法
CN101788760A (zh) * 2009-01-23 2010-07-28 中芯国际集成电路制造(上海)有限公司 光学邻近校正规则的优化方法
CN102063010A (zh) * 2009-11-13 2011-05-18 无锡华润上华半导体有限公司 光学临近效应修正方法
DE102019126595A1 (de) * 2019-08-07 2020-09-10 Carl Zeiss Smt Gmbh Verfahren und Vorrichtung zum Erzeugen eines Referenzbildes bei der Charakterisierung einer Maske zur Mikrolithographie

Also Published As

Publication number Publication date
CN112864023A (zh) 2021-05-28
WO2022147997A1 (zh) 2022-07-14

Similar Documents

Publication Publication Date Title
US8719740B2 (en) Semiconductor device which is subjected to optical proximity correction
US7692319B2 (en) Efficient provision of alignment marks on semiconductor wafer
US8418117B2 (en) Chip-level ECO shrink
CN100507715C (zh) 曝光掩模图形的形成方法,曝光掩模图形,以及半导体器件的制作方法
US5716889A (en) Method of arranging alignment marks
US9551923B2 (en) Cut mask design layers to provide compact cell height
KR960014963B1 (ko) 반도체 장치의 제조 방법
CN112864023B (zh) 半导体标记制作方法及半导体标记
KR100643110B1 (ko) 반도체 장치용의 패턴 작성 방법, 마스크 제조 방법,반도체 장치 제조 방법 및 기록 매체
US7405025B2 (en) Reticle and method of fabricating semiconductor device
JP2011242505A (ja) 半導体装置、半導体装置製造用マスク及び光近接効果補正方法
CN109074006A (zh) 半导体装置及其制造方法
JP2008139688A (ja) 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法
CN114236974B (zh) 晶圆标记结构偏差的补偿方法
CN111443570A (zh) 光掩模、半导体器件与光掩模的设计方法
US20220216163A1 (en) Method for manufacturing semiconductor mark, and semiconductor mark
CN105321799B (zh) 用于光刻叠对制作工艺的非对称补偿方法
KR100904732B1 (ko) 오정렬 가늠 마크를 이용한 정렬도 측정 방법
CN112770499A (zh) 电路板的加工处理方法和装置
US8614496B2 (en) Method to scale down IC layout
US6228705B1 (en) Overlay process for fabricating a semiconductor device
CN111290224B (zh) 一种单元标记及其设计方法
US6767675B2 (en) Mask and method of manufacturing the same
CN104915516A (zh) 一种孤立孔寻址图形设计及其在测量中的应用
JPH0864516A (ja) 重ね合わせ露光方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant