CN103365071B - 掩膜板的光学邻近校正方法 - Google Patents
掩膜板的光学邻近校正方法 Download PDFInfo
- Publication number
- CN103365071B CN103365071B CN201210101392.1A CN201210101392A CN103365071B CN 103365071 B CN103365071 B CN 103365071B CN 201210101392 A CN201210101392 A CN 201210101392A CN 103365071 B CN103365071 B CN 103365071B
- Authority
- CN
- China
- Prior art keywords
- characteristic
- pattern
- correction
- mask plate
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开了一种掩膜板的光学邻近校正方法,包括:将集成电路设计图案分解成若干特征图案和若干非特征图案;将每一个所述特征图案采用其所对应的特征模型进行基于二维模型的光学邻近校正;将每一个所述非特征图案采用整体模型进行基于二维模型的光学邻近校正;将经过光学邻近校正后的所有特征图案和所有非特征图案组合成掩膜板图案。在掩膜板厚度对整个集成电路设计图案的光学邻近校正产生影响的情况下,本发明的方法能够在较短的时间内达到较好的校正效果,在校正时间和校正效果上实现了很好的结合,满足光刻工艺的要求。
Description
技术领域
本发明涉及半导体制造技术,特别涉及一种光刻技术中的掩膜板的光学邻近校正方法。
背景技术
光刻技术是集成电路制造过程中的关键技术,对集成电路性能的提高起着至关重要的作用。在集成电路制造之前,集成电路的结构会事先通过掩膜板制造设备复制到如采用石英玻璃制成的掩膜板(mask)上。在集成电路制造过程中,需要将掩膜板上的集成电路结构复制到所生产的集成电路所在的衬底上,比如在衬底上涂覆光刻胶,通过光刻机产生特定波长的光,将掩膜板上的集成电路结构图案复制到光刻胶上(光刻胶的图形化),再以光刻胶为掩膜对衬底进行刻蚀等后续工艺制成集成电路。
随着集成电路制造技术的发展,表征集成电路制造技术先进程度的最小特征尺寸,即关键尺寸(CD,CriticalDimension)变得越来越小,从而集成电路的集成度也就变得越来越高,同时对于光刻技术的要求也越来越高(所要达到的特征尺寸越来越小)。由于现在集成电路的特征尺寸数量级已经与光刻设备的曝光波长相当,因此在进行光刻过程中,集成电路结构图案在从掩膜板复制到光刻胶的时候会产生失真,即光学邻近效应(OPE,OpticalProximityEffect),这主要是由于光在传播时,通过掩膜板所产生的衍射和干涉现象导致的。
由于光学邻近效应的严重性已经严重阻碍了集成电路特征尺寸的进一步减小,因此业界便提出了光学邻近校正(OPC,OpticalProximityCorrection)方法。该方法对集成电路设计图案进行预先修改,使得修改补偿的量能够正好补偿光刻机曝光系统所产生的光学邻近效应。从而使用经过光学邻近校正方法后的图案做成掩膜板,再利用该掩膜板进行曝光,这样便能在衬底上得到最初想要的电路结构。光学邻近校正方法,是利用计算机通过计算集成电路生产中光刻工艺产生的一些数据来对掩膜板上的电路图案进行预先补偿的。目前该方法已经是半导体生产过程中必不可少的一个环节。
光学邻近校正方法一般分为两类:基于规则(rule)的OPC和基于模型(model)的OPC。基于规则的OPC是较早时所采用的方法,但是期计算过程数据量大,随着集成电路特征尺寸的缩小,集成度的日趋复杂,基于规则的OPC已经变得力不从心。当前行业内所普遍采用的是采用基于模型的OPC,该方法对特征图案的实际曝光结果进行仿真,利用模型方法添加增强型特征图案实现仿真特征图案与物理设计的匹配。
基于模型的OPC中有一个建模过程,先在标准片上放置预先设计的测试图案,收集到一组真实光刻晶片的数据,然后使用同样的测试图案,利用OPC建模工具进行模拟。将模拟得到的图案尺寸与相对应的真实晶片数据进行对比,如果二者符合的很好,那么就可以认为现有这些有限的样品空间(samplingspace)中,经过模拟所得到的模型可以很好的描述整个光学系统和化学效应。因此,利用该模拟所得到的模型就可以定量预知在各种情况下的光学邻近效应,从而可以用来进行光学邻近修正。
现有基于模型的OPC,是在光学模型中使用一个叫做beam-focus(光束焦距)的妥协焦距参数来描述所有特征图案(feature)的焦距属性,之后根据经验进行修正。现有基于模型的OPC不考虑掩膜板厚度的影响,是一种二维模型OPC(模拟过程只考虑掩膜板所在平面的坐标系XY方向的修正),不考虑掩膜板厚度(与掩膜板所在平面相垂直的方向)的影响,光学邻近校正时所采用的焦距是固定。随着特征尺寸的进一步缩小,掩膜板的厚度对光的衍射和干涉的影响已经不得不开始考虑。因为掩膜板厚度的影响,使得对于同一块掩膜板来说不同的焦距将导致不同的成像图案。由于上述过程中没有考虑到掩膜板厚度的影响,因此当掩膜板的厚度对成像图案的影响越来越严重时,上述基于模型的OPC过程便变得不再有效。
针对此种情况,精确的三维掩膜板(考虑掩膜板厚度)的光学临近矫正方法已经被开发出来,比如依据电磁场理论的三维掩膜板的基于模型的OPC方法。虽然所开发出的新方法可以进行精确的光学邻近校正,但是由于计算量的急剧增加,造成光学邻近校正时间的过分消耗,严重的影响了集成电路的开发时间,此种情况是不能被接受的。
发明内容
有鉴于此,本发明提供一种针对上述三维掩膜板的光学邻近校正方法,结合现有的二维模型OPC,以减少三维掩膜板的光学邻近校正时间,提高光学邻近校正效率。
本发明的技术方案是这样实现的:
一种三维掩膜板的光学邻近校正方法,包括:
将集成电路设计图案分解成若干特征图案和若干非特征图案;
将每一个所述特征图案采用其所对应的特征模型进行基于二维模型的光学邻近校正;
将每一个所述非特征图案采用整体模型进行基于二维模型的光学邻近校正;
将经过光学邻近校正后的所有特征图案和所有非特征图案组合成掩膜板图案。
进一步,所述特征模型通过使用特征图案样品,利用光学邻近校正OPC建模工具进行模拟获得。
进一步,所述特征图案样品与所述特征图案相同或者相近似。
进一步,所述整体模型通过使用所述集成电路设计图案,利用OPC建模工具进行模拟建模获得。
本发明将集成电路设计图案的整体看成是由若干个子图案进行拼接构成的集合,进行光学邻近校正时,将整体的集成电路设计图案分解成若干个子图案,其中包括若干个特征图案和若干个非特征图案。这些特征图案通过特征模型进行基于二维模型的光学邻近校正,其中特征模型是事先通过特征图案样品进行建模所获得,这些特征模型已经保存在模型数据库中。而非特征图案是无法在特征数据库中找到与之相对应的特征模型的,因此这些非特征图案便不能采用特征模型进行校正,因此本发明中将整个集成电路设计图案作为图案样品进行建模获得整体模型,利用该整体模型对这些非特征图案进行基于二维模型的光学邻近校正。
本发明将集成电路设计图案进行分解,之后再对分解之后的各个特征图案和非特征图案,采用现有的基于二维模型的光学邻近校正进行各自的校正,之后再将校正结果重新组合成校正后的掩膜板图案。该校正过程结合已有的基于二维模型的光学邻近校正,比直接采用精确的考虑薄膜厚度的三维校正节省了大量的时间。也由于该矫正过程是将集成电路设计图案分解成各个部分,再对各个部分各自进行校正,所要校正的各个子图案内容比整个集成电路设计图案简单很多,这样也极大的减轻了掩膜板厚度造成的影响。在掩膜板厚度对整个集成电路设计图案的光学邻近校正产生影响的情况下,本发明的方法能够在较短的时间内达到较好的校正效果,在校正时间和校正效果上实现了很好的结合,也满足了光刻工艺的要求。
附图说明
图1为本发明掩膜板的光学邻近校正方法示意图;
图2为本发明掩膜板的光学邻近校正方法流程图;
图3为使用本发明方法的集成电路设计图案实施例示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明作进一步详细说明。
现有技术中的问题:1)考虑掩膜板厚度的三维掩膜板光学邻近校正方法,虽然精确但花费时间过长以至于无法被接受;2)现有的不考虑掩膜板厚度的二维模型的光学邻近校正方法,速度较快,但是直接应用于考虑掩膜板厚度的三维掩膜板的校正,却致使校正结果无效而无法应用。所以,以下实施方式采用一种拆分-校正-合并的方式,利用现有的二维模型光学邻近校正方法,对集成电路设计图案进行校正,以使得校正结果有效而可以进行应用,并且避免校正过程所花费时间过长的问题。
如图1、图2所示,本发明的掩膜板的光学邻近校正方法包括以下步骤。
步骤1:将集成电路设计图案分解成若干特征图案和若干非特征图案。
一般来说集成电路设计图案都比较复杂,同时再由于掩膜板厚度的影响,直接对整个集成电路设计图案进行基于传统二维模型的光学邻近校正的结果是无法应用的,所以本发明通过步骤1先将该复杂的集成电路设计图案结构进行分解,分解出若干个子图案,如图2中的特征图案A、特征图案B、......、特征图案n,以及非特征图案A、非特征图案B、......、非特征图案n。这样,分解出的各个子图案的结构变得大大简化,因为结构的简化,由于掩膜板厚度对各个子图案所造成的影响将变小甚至可以忽略。
对集成电路设计图案的分解并不是随意进行的,而是将其分解成若干个特征图案和若干个非特征图案。其中,特征图案是指已经保存于模型数据库中的通过已有的样品空间(samplingspace)进行建模形成的特征模型相对应的图案。换句话说,就是特征图案与样品空间中的测试用特征图案样品是相同或者相近似的,从而使用测试用特征图案,利用OPC建模工具进行模拟所获得的特征模型同样适用于所述特征图案。这些特征模型均已存储于模型数据库中,在对这些特征图案进行光学邻近校正时便可以直接使用这些特征模型。相对于特征图案而言,非特征图案便是无法归类在特征图案中的,在已有模型数据库中找不到与非特征图案所对应的模型。关于建模过程以及OPC建模工具在现有技术当中已经被广泛应用,不再赘述。
步骤2:将每一个所述特征图案采用其所对应的特征模型进行基于二维模型的光学邻近校正。
参照图2所示,集成电路设计图案所分解出的若干特征图案包括了特征图案A、特征图案B、......、特征图案n,这些特征图案彼此并不相同,并且在模型数据库中保存有与每个特征图案所对应的特征模型(如图2中虚线框的特征模型所示)。其中,与特征图案A所对应的是特征模型A,与特征图案B所对应的是特征模型B,......,与特征图案n所对应的是特征模型n。结合图2所示,将每一个所述特征图案采用其所对应的特征模型进行基于二维模型的光学邻近校正,即为:将特征图案A采用与之对应的特征模型A进行现有的基于二维模型的光学邻近校正以获得特征图案A校正结果,将特征图案B采用与之对应的特征模型B进行现有的基于二维模型的光学邻近校正以获得特征图案B校正结果,......,将特征图案n采用与之对应的特征模型n进行现有的基于二维模型的光学邻近校正以获得特征图案n校正结果。
步骤3:将每一个所述非特征图案采用整体模型进行基于二维模型的光学邻近校正。
对于非特征图案而言,模型数据库中没有与之对应的现有模型或者特征模型,并且对于非特征图案来说很难定义其准确形状,并且对于某一个特定的非特征图案来说,其出现概率可能会很少,并且很有可能在整个集成电路设计图案中某一个特定的非特征图案仅会出现一次。另外,在不同的集成电路设计图案中的非特征图案所处的环境不同,其受到周围其他图案影响的光学邻近效应也不同,因此,模型数据库中也不会存在这些没有准确形状的非特征图案的模型。
本步骤3中的整体模型是使用分解前的整个集成电路设计图案,利用OPC建模工具进行模拟获得的。这样建立起来的整体模型,虽然作为集成电路设计图案整体来说,由于掩膜板厚度的影响致使采用该整体模型无法直接应用于整个集成电路设计图案的光学邻近校正,但就这些处于集成电路设计图案中的非特征图案来说,其反映出了这些集成电路设计图案中的非特征图案的特点,因此该整体模型对于集成电路设计图案中的非特征图案是可以进行现有的基于二维模型的光学邻近校正的。
如图2所示,因为整体模型是使用整个集成电路设计图案所产生的,所以该整体模型对应于一个特定的集成电路设计图案来说只有一个,该集成电路设计图案中的所有非特征图案(非特征图案A、非特征图案B、......、非特征图案n)均采用该整体模型进行基于二维模型的光学邻近校正,并分别生成各个非特征图案校正结果。
步骤4:将经过光学邻近校正后的所有特征图案和所有非特征图案组合成掩膜板图案。
参照图2所示,特征图案A采用特征模型A进行基于二维模型的光学邻近校正生成特征图案A校正结果,特征图案B采用特征模型B进行基于二维模型的光学邻近校正生成特征图案B校正结果,......,特征图案n采用特征模型n进行基于二维模型的光学邻近校正生成特征图案n校正结果,非特征图案A采用整体模型进行基于二维模型的光学邻近校正生成非特征图案A校正结果,非特征图案B采用整体模型进行基于二维模型的光学邻近校正生成非特征图案B校正结果,......,非特征图案n采用整体模型进行基于二维模型的光学邻近校正生成非特征图案n校正结果。之后,将特征图案A校正结果、特征图案B校正结果、......、特征图案n校正结果、非特征图案A校正结果、非特征图案B校正结果、......、非特征图案n校正结果进行重新组合,便形成了掩膜板图案。
上述掩膜板的光学邻近校正方法的一个具体应用,请参照图3所示的集成电路设计图案。其中实线部分为集成电路设计图案,虚线部分为该集成电路设计图案进行分解的区域。该集成电路设计图案在使用本发明的方法时,可以分解为图3中所示的8个部分。其中区域1、区域2和区域3中的部分作为第一种特征图案(如特征图案A),该图案为一种长方形特征图案,该长方形特征图案所对应的特征模型保存于已有的模型数据库中,所以区域1、区域2和区域3可以采用模型数据库中已有的该长方形图案对应的特征模型进行基于二维模型的光学邻近校正。区域4和区域5中的部分作为第二种特征图案(如特征图案B),该图案为另一种长方形特征图案,该另一种长方形特征图案所对应的特征模型也保存于已有的模型数据库中,所以区域4和区域5可以采用模型数据库中已有的该另一种长方形图案对应的特征模型进行基于二维模型的光学邻近校正。对于区域6、区域7和区域8中的图案而言,他们的图案较区域1、区域2、区域3、区域4和区域5中的图案复杂得多,并且这些图案在已有的模型数据库中也并不存在所对应的特征模型,所以使用整个图3所示的集成电路设计图案,利用OPC建模工具进行模拟以获得整体模型,利用该整体模型对区域6、区域7和区域8中的图案进行基于二维模型的光学邻近校正。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (4)
1.一种掩膜板的光学邻近校正方法,包括:
将集成电路设计图案分解成若干特征图案和若干非特征图案;
将每一个所述特征图案采用其所对应的特征模型进行基于二维模型的光学邻近校正;
将每一个所述非特征图案采用整体模型进行基于二维模型的光学邻近校正;
将经过光学邻近校正后的所有特征图案和所有非特征图案组合成掩膜板图案。
2.根据权利要求1所述的掩膜板的光学邻近校正方法,其特征在于:所述特征模型通过使用特征图案样品,利用光学邻近校正OPC建模工具进行模拟获得。
3.根据权利要求2所述的掩膜板的光学邻近校正方法,其特征在于:所述特征图案样品与所述特征图案相同或者相近似。
4.根据权利要求1所述的掩膜板的光学邻近校正方法,其特征在于:所述整体模型通过使用所述集成电路设计图案,利用OPC建模工具进行模拟获得。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210101392.1A CN103365071B (zh) | 2012-04-09 | 2012-04-09 | 掩膜板的光学邻近校正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210101392.1A CN103365071B (zh) | 2012-04-09 | 2012-04-09 | 掩膜板的光学邻近校正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103365071A CN103365071A (zh) | 2013-10-23 |
CN103365071B true CN103365071B (zh) | 2016-03-09 |
Family
ID=49366734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210101392.1A Active CN103365071B (zh) | 2012-04-09 | 2012-04-09 | 掩膜板的光学邻近校正方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103365071B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104570587A (zh) * | 2013-10-29 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 一种制备opc光刻掩膜版的系统及方法 |
CN105989209B (zh) * | 2015-02-26 | 2020-02-14 | 中芯国际集成电路制造(上海)有限公司 | 版图数据的处理方法 |
CN107490932B (zh) * | 2016-06-12 | 2020-11-27 | 中芯国际集成电路制造(上海)有限公司 | 掩膜版图形的修正方法 |
US10527928B2 (en) * | 2016-12-20 | 2020-01-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Optical proximity correction methodology using pattern classification for target placement |
WO2019082958A1 (ja) * | 2017-10-27 | 2019-05-02 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 三次元モデル符号化装置、三次元モデル復号装置、三次元モデル符号化方法、および、三次元モデル復号方法 |
CN112864023B (zh) * | 2021-01-07 | 2022-04-29 | 长鑫存储技术有限公司 | 半导体标记制作方法及半导体标记 |
CN114253090B (zh) * | 2022-01-21 | 2024-01-30 | 广东省大湾区集成电路与系统应用研究院 | 一种光刻图形的优化方法及装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002006477A (ja) * | 2000-04-19 | 2002-01-09 | Nec Corp | フォトマスクのパターン形状補正方法および補正されたフォトマスク |
JP2008139688A (ja) * | 2006-12-04 | 2008-06-19 | Toshiba Corp | 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法 |
CN100580548C (zh) * | 2006-12-26 | 2010-01-13 | 中芯国际集成电路制造(上海)有限公司 | 将三维函数用于掩模规格制定的方法 |
CN101349862B (zh) * | 2008-08-19 | 2012-08-08 | 上海宏力半导体制造有限公司 | 基于多光刻胶有效扩散长度的光学临近修正模型校准方法 |
CN101655662B (zh) * | 2008-08-22 | 2012-05-23 | 联华电子股份有限公司 | 选择性修正布局图形的方法 |
US7954071B2 (en) * | 2008-10-31 | 2011-05-31 | Synopsys, Inc. | Assist feature placement based on a focus-sensitive cost-covariance field |
CN101937171B (zh) * | 2009-07-03 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 建立光学邻近校正模型方法和光学邻近校正方法 |
CN101989041B (zh) * | 2009-07-30 | 2012-07-11 | 上海华虹Nec电子有限公司 | 一种增加二维图形分辨率的方法 |
CN102063010A (zh) * | 2009-11-13 | 2011-05-18 | 无锡华润上华半导体有限公司 | 光学临近效应修正方法 |
CN102096309B (zh) * | 2009-12-15 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近校正方法 |
CN102103324A (zh) * | 2009-12-17 | 2011-06-22 | 中芯国际集成电路制造(上海)有限公司 | 一种光学邻近效应修正方法 |
JP5677076B2 (ja) * | 2010-01-07 | 2015-02-25 | キヤノン株式会社 | フォトマスクデータの生成方法、その作製方法、そのためのプログラム、固体撮像装置の製造方法、および、マイクロレンズアレイの製造方法 |
CN102411259A (zh) * | 2011-11-28 | 2012-04-11 | 上海华力微电子有限公司 | 对光掩膜设计版图进行光学临近修正的方法和装置 |
-
2012
- 2012-04-09 CN CN201210101392.1A patent/CN103365071B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN103365071A (zh) | 2013-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103365071B (zh) | 掩膜板的光学邻近校正方法 | |
US8762900B2 (en) | Method for proximity correction | |
US6775818B2 (en) | Device parameter and gate performance simulation based on wafer image prediction | |
US7475383B2 (en) | Method of fabricating photo mask | |
CN108828896B (zh) | 添加亚分辨率辅助图形的方法及该方法的应用 | |
CN103597579B (zh) | Euv光刻杂散光计算和补偿 | |
US11024623B2 (en) | Layout modification method for exposure manufacturing process | |
US20100070944A1 (en) | Method for constructing opc model | |
CN106469235A (zh) | 集成电路方法以及集成电路设计系统 | |
US20070111112A1 (en) | Systems and methods for fabricating photo masks | |
CN106950795A (zh) | 辅助图形的形成方法 | |
US8997027B2 (en) | Methods for modifying an integrated circuit layout design | |
US8458631B2 (en) | Cycle time reduction in data preparation | |
TW202211075A (zh) | 校正在精簡模型中的隨機訊號 | |
CN102117010B (zh) | 一种光学邻近修正方法 | |
US8352891B2 (en) | Layout decomposition based on partial intensity distribution | |
US8782572B1 (en) | Method of optical proximity correction | |
WO2004079632A2 (en) | Method and apparatus of wafer print simulation using hybrid model with mask optical images | |
TW202235999A (zh) | 用於遮罩合成之隨機感知微影模型 | |
CN106707681A (zh) | 一种增强opc处理精度的方法 | |
CN109543330A (zh) | 一种自匹配的基于像素的光学邻近修正方法及系统 | |
JP2022549469A (ja) | 欠陥確率分布および限界寸法変動に基づくリソグラフィ改良 | |
CN111443567B (zh) | 光学邻近修正模型、光学邻近修正方法 | |
US8402398B2 (en) | Reducing through process delay variation in metal wires | |
WO2010025005A2 (en) | Bulk image modeling for optical proximity correction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |