CN102117010B - 一种光学邻近修正方法 - Google Patents

一种光学邻近修正方法 Download PDF

Info

Publication number
CN102117010B
CN102117010B CN201010022522A CN201010022522A CN102117010B CN 102117010 B CN102117010 B CN 102117010B CN 201010022522 A CN201010022522 A CN 201010022522A CN 201010022522 A CN201010022522 A CN 201010022522A CN 102117010 B CN102117010 B CN 102117010B
Authority
CN
China
Prior art keywords
responsive
process error
circuitous pattern
hot spot
opc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010022522A
Other languages
English (en)
Other versions
CN102117010A (zh
Inventor
张飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010022522A priority Critical patent/CN102117010B/zh
Publication of CN102117010A publication Critical patent/CN102117010A/zh
Application granted granted Critical
Publication of CN102117010B publication Critical patent/CN102117010B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

一种光学邻近修正方法,该方法包括,首先,建立工艺错误敏感图形数据库,确定其对应修正方案;然后对比电路图形和工艺错误敏感图形数据库,在电路图形中标记工艺错误敏感图形;接着,根据所述工艺错误敏感图形对应修正方案,修正所述电路图形中工艺错误敏感图;最后对修正后的电路图形进行光学邻近修正。本发明在对电路图形进行光学邻近修正前,加入检查和修正电路图形中工艺错误敏感图形的步骤,可以减少光学邻近修正所需的时间,使修正后的光罩图案符合电路图形设计要求。

Description

一种光学邻近修正方法
技术领域
本发明涉及半导体光刻工艺领域,特别涉及一种光学邻近修正方法。
背景技术
在集成电路制造中,为了将电路图形顺利地转移到晶片衬底上,必须先将该电路图形设计成光罩上的光罩图案,然后再将光罩图案通过曝光显影工艺转移到该晶片衬底上,晶片衬底上的图形称为曝光图形。该晶片衬底包括,但不局限于,例如硅、硅锗(SiGe)、绝缘体硅(SOI)以及其各种组合物等材料。随着超大规模集成电路(Very Large Scale Integratedcircuites,VLSI)的发展,导致了对减小电路图形尺寸和增加布局密度的需求的增长。当关键尺寸(critical dimensions,CD)接近或小于光刻制程所用的光源波长时,就会使曝光图形变形;还会因为受到邻近的图形影响等因素而导致图形的扭曲和偏移,例如线端缩短(line-end shortening)、线端连结(line-end bridging)、线宽变异(line width variations)、线角圆化(linecorner rounding)。这就更加需要使用分辨率增强技术(RET)以扩展光刻工艺的能力。RET包括例如使用光学邻近修正(Optical ProximityCorrection,OPC)、次分辨率辅助图形增强光刻(SRAF)和相位移增强掩模光刻(PSM)的技术。
其中,用OPC来修正光罩图案,是近来在制造端所兴起的一种热门工艺,而OPC技术就是通过对光罩图案做系统的改变,补偿上述图形的扭曲和偏移。预先改变光罩图案的形状和尺寸,即在光罩图案末端增加辅助图形,使在晶片衬底上最终形成的曝光图形达到电路图形的设计要求。
现有技术中,对根据电路图形设计的光罩图案进行OPC修正的流程示意图如图1所示。
步骤11、优化光刻装置设置值并固定该设置值,包括曝光量、用于表示透镜收集衍射光能力的数值孔径(Number Aperture,NA)、表示光束强度分布范围的西格玛(sigma)等参数值。如果这些参数变了,那么下面修正步骤就必须重复更多次,使过程复杂化,所以上述设置值一旦确定,就不再改变。其中,光刻装置包括光罩、透镜及光源等。
步骤12、模拟光罩图案的曝光过程,即创建OPC模型,查看将要曝光到晶片衬底上的曝光图形的失真程度,从而可以看出电路图形与经过光罩图案曝光形成的曝光图形的差别。
在根据电路图形设计光罩图案的实际过程中,有一些符合电路设计规则但由于曝光系统的限制不能实现的电路图形,称为工艺错误敏感图形(hot spot)。图3a表示了电路图形中的一个hot spot,在图案中间的横向连线与其上方的纵向连线相距100纳米。
步骤13、根据OPC模型的失真程度指定程式(recipe),recipe为已经编写完成的编码、脚本,用于对光罩图案进行修正。
步骤14、应用OPC对光罩图案进行修正,该修正根据具体应用进行相应的重复,一般为6至12次,优选为8次。
步骤15、对修正后的光罩图案执行步骤12,对修正后的曝光图形进行确认,如果所有曝光图形和电路图形的容差都在容差范围内,则直接执行步骤16、输出该修正后的光罩图案。容差范围一般根据电路图形的尺寸及其他参数的不同而不同,可以由经验值得出,从而设定一个容差范围。其中有的曝光图形和电路图形的容差超出容差范围时,则对该曝光图形做标记,在对所有超出容差范围的曝光图形做完标记后,输出上述所有超出容差范围的曝光图形,由工程师对标记的曝光图形和电路图形进行核对,有的可能是虚假错误,可以忽略不计,有的不可以忽略,即仍然存在需要修改的光罩图案,则执行步骤17、改变recipe,重复执行步骤14,直至修正后的曝光图形在容差范围内,再执行步骤16。
对于图3a所示的电路图形中的hot spot,由于光学的物理极限及制作工艺等因素,OPC修正之后光罩上的光罩图案如图3b所示,光罩图案的正常尺寸的横向连线与其上方的纵向连线距离为65.0纳米;而实际曝光显影后形成的曝光图案如图3c所示,由于受到邻近的图形等因素的影响,相比图3a,纵向连线会沿背向横向连线的方向缩短20.5纳米,即横向连线与其上方的纵向连线距离变为120.5纳米。这种OPC修正造成的线端缩短是不符合电路图形设计要求的,往往会影响器件的性能。
由于上述基于模型的OPC过程是把模拟的整个曝光图形和整个电路图形进行比较然后修正光罩图案,hot spot对应的光罩图案就会和其他电路图形对应的光罩图案一样经过多次OPC修正直到光罩图案的所有曝光图形都在容差范围内后,才输出该修正后的光罩图案。对hot spot的OPC修正,不仅增加了步骤14中计算机的工作量,使修正效率比较低,即所需要的修正回转时间(turn-around-time,TAT)比较长,而且往往由于OPC光学系统的物理极限以及制造工艺的限制,不能通过OPC修正达到电路图形设计要求。
发明内容
有鉴于此,本发明解决的技术问题是:
对电路图形的OPC修正是把错误敏感图形和其他设计图案一样经过多次OPC修正直到所有图形都在容差范围内后,才输出该修正后的数据库,这就造成了OPC修正效率比较低,甚至一些hot spot,不能通过OPC修正达到要求。
为解决上述问题,本发明的技术方案具体是这样实现的:
一种光学邻近修正方法,该方法包括,
根据理论计算的极限值和在OPC过程中经验积累的工艺错误敏感图形建立工艺错误敏感图形数据库,并确定所述数据库中的任一工艺错误敏感图形对应的修正方案;
对比电路图形和所述工艺错误敏感图形数据库中的工艺错误敏感图形,确定电路图形中的所有工艺错误敏感图形;
根据所述工艺错误敏感图形对应修正方案,修正所述电路图形中的工艺错误敏感图形,得到修正后的电路图形;
输出修正后的电路图形到OPC修正流程,进行OPC修正。
工艺错误敏感图形数据库工艺错误敏感图形数据库工艺错误敏感图形数据库
所述对比电路图形和工艺错误敏感图形数据库中的工艺错误敏感图形的方法为,
首先调用工艺错误敏感图形数据库中的某工艺错误敏感图形,所述工艺错误敏感图形数据库中的某个工艺错误敏感图形表示具有一定范围的图形,把工艺错误敏感图形和电路图形中具有相同图形范围的部分电路图形逐个进行异或运算,然后把运算得到的形状不同的图形的面积除以所述部分电路图形的总面积,得到两个对比图形的容差,如果容差在预先设定容差范围内,就认为所述部分电路图形是工艺错误敏感图形;否则,认为其不是工艺错误敏感图形。
所述设定容差范围是10%。
所述修正是把电路图形中各工艺错误敏感图形用所述该工艺错误敏感图形对应的修正方案的图形代替。
由上述的技术方案可见,本发明在对电路图形进行OPC修正前,加入检查和修正电路图形中hot spot的步骤,可以减少OPC修正所需的时间,使修正后的数据库符合电路图形设计要求。
附图说明
图1为现有技术对数据库进行OPC修正的流程示意图。
图2为本发明对数据库进行OPC修正的方法流程图。
图3a为现有技术的电路图形中hot spot图案。
图3b为现有技术的电路图形中hot spot在OPC修正之后光罩上的光罩图案。
图3c为现有技术的电路图形中hot spot曝光显影后的图案。
图3d为本发明电路图形中hot spot修正后的图案。
图3e为本发明经过hot spot修正的电路图形中hot spot在OPC修正之后光罩上的光罩图案
图3f为本发明经过hot spot修正的电路图形中hot spot曝光显影后图案。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白,以下参照附图并举实施例,对本发明进一步详细说明。
本发明利用示意图进行了详细描述,在详述本发明实施例时,为了便于说明,示意图会不依一般比例作局部放大,不应以此作为对本发明的限定。
本发明提出一种光学邻近修正方法,该方法包括,
建立hot spot数据库,对hot spot数据以及所述hot spot对应修正方案的图形进行分类;
对比电路图形和所述hot spot数据,找出相同hot spot,在电路图形中标记相同hot spot的部分电路图形;
所述hot spot对应修正方案,修正所述hot spot的部分电路图形,与电路图形进行合并;
输出合并后的电路图形到OPC修正流程,进行OPC修正。
所述对比电路图形和hot spot数据库中的hot spot数据的方法为,
首先调用hot spot数据库中的某hot spot数据,所述hot spot数据库中的某hot spot数据表示具有一定范围的图形,把hot spot数据和电路图形中具有相同图形范围的部分电路图形逐个进行异或运算,然后把运算得到的形状不同的图形的面积除以部分电路图形表示图形的总面积,得到两个对比图形的容差,如果容差在预先设定容差范围内,就认为找出相同hotspot,否则,认为未找出相同hot spot。
所述设定容差范围是10%。
所述修正hot spot是把电路图形中各hot spot的部分电路图形用hot spot数据库中与hot spot对应修正方案的图形代替。
本发明在对电路图形进行OPC修正前,加入修正电路图形中hot spot的步骤,可以减少OPC修正所需的时间。
本发明对电路图形进行光学邻近修正的方法流程图如图2所示。
步骤201、建立hot spot数据库,并确定hot spot数据库中的任一hotspot数据对应的修正方案。
本步骤中,hot spot数据库的数据来源有理论计算的极限值、在OPC过程中经验积累的hot spot数据。所述hot spot数据库中的任一hot spot对应的修正方案来源于经验数据。
本步骤中,还可以对hot spot数据库中的hot spot数据进行分类,分类方式可以根据用户的不同需要制定,以方便数据的管理和维护。
步骤202、对比电路图形和hot spot数据库中的所有hot spot数据,标记电路图形中的所有hot spot。
本步骤中,对比电路图形和hot spot数据库中的hot spot的具体方法是,
首先调用hot spot数据库中的某hot spot,所述hot spot数据库中的某hot spot是具有一定范围的图形,把hot spot和电路图形中相同范围(scope)的图形逐个进行异或运算,然后把运算得到的形状不同的面积除以电路图形相同范围的图形总面积,得到两个对比图形的容差,如果容差在预先设定容差范围内,就认为相同范围的图形电路图形是工艺错误敏感图形,否则,认为其不是工艺错误敏感图形。
本步骤中,设定容差范围是10%。
本步骤中,标记电路图形中的所有hot spot是指,逐一把hot spot数据库中的所有hot spot和电路图形进行对比之后,分别标记电路图形中的hotspot。
步骤203、根据工艺错误敏感图形对应修正方案,修正所述电路图形中的工艺错误敏感图形,得到修正后的电路图形。
本步骤中,修正hot spot是指,把电路图形中各hot spot用该hot spot对应的修正方案的图形代替。
本步骤中,电路图形中的所有hot spot都进行了修正。
本发明具体实施例中,所示图3a中间的横向连线与其上方相距100纳米的纵向连线表示了电路图形中的一个hot spot。以上述图3a中的hot spot为例进行修正。把上述hot spot用该hot spot对应的修正方案的图形代替后,得到如图3d所示修正后的电路图形。对电路图形所做修正为:局部改变横向连线朝向纵向连线的一边的位置,使其中间部分朝背向纵向连线的方向移动30纳米。这种局部改变纵向连线的形状不会违反器件的电路图形设计要求,对器件性能没有影响。
步骤204、输出修正后的电路图形到OPC修正流程。
步骤205、优化光刻装置设置值并固定该设置值,包括曝光量、数值孔径、西格玛等参数值。
步骤206、模拟光罩图案的曝光过程得到曝光图案,即创建OPC模型,从而可以看出电路图形与经过光罩图案曝光形成的曝光图形的差别。
步骤207、根据OPC模型指定程式(recipe),recipe为已经编写完成的编码、脚本,用于对光罩图案进行修正。
步骤208、应用OPC对光罩图案进行修正,该修正根据具体应用进行相应的重复,一般为6至12次,优选为8次。
步骤209、对修正后的光罩图案执行步骤206,对修正后的曝光图形进行确认,如果所有曝光图形和电路图形的容差都在容差范围内,则直接执行步骤210、输出该修正后的光罩图案。容差范围一般根据电路图形的尺寸及其他参数的不同而不同,可以由经验值得出,从而设定一个容差范围。其中有的曝光图形和电路图形的容差超出容差范围时,则对该曝光图形做标记,在对所有超出容差范围的曝光图形做完标记后,输出上述所有超出容差范围的图形,由工程师对标记的曝光图形和电路图形进行核对,有的可能是虚假错误,可以忽略不计,有的不可以忽略,即仍然存在需要修改的光罩图案,则执行步骤211、改变recipe,重复执行步骤208,直至修正后的曝光图形在容差范围内,再执行步骤210。
OPC修正上述经过hot spot修正的电路图形,光罩上的光罩图案如图3e所示,正常尺寸的横向连线与其上方的纵向连线距离为65.5纳米;同时,实际曝光和曝光显影后在晶片衬底上形成的图形如图3f所示,横向连线与其上方的纵向连线相距130纳米,即相比hot spot修正后的电路图形,纵向连线的长度没有缩短,符合电路图形设计要求。此外,在进行OPC修正前就已经对hot spot进行了修正,因此,减少了步骤208所需的时间以及重复执行步骤208的次数,缩短了OPC修正回转时间。
从本发明的具体实施例可以看出,在对电路图形进行OPC修正前加入检查和修正电路图形中hot spot步骤,再对修正后的电路图形进行OPC修正,可以减少OPC修正所需的时间,且OPC修正后的光罩图案曝光后得到的曝光图案符合电路图形设计要求。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (3)

1.一种光学邻近修正方法,该方法包括,
根据理论计算的极限值和在OPC过程中经验积累的工艺错误敏感图形建立工艺错误敏感图形数据库,并确定所述数据库中的任一工艺错误敏感图形对应的修正方案;
对比电路图形和所述工艺错误敏感图形数据库中的工艺错误敏感图形,确定电路图形中的所有工艺错误敏感图形,所述对比电路图形和所述工艺错误敏感图形数据库中的工艺错误敏感图形,确定电路图形中的所有工艺错误敏感图形的方法是,首先调用工艺错误敏感图形数据库中的某工艺错误敏感图形,所述工艺错误敏感图形数据库中的某工艺错误敏感图形表示具有一定范围的图形,把工艺错误敏感图形和电路图形中具有相同图形范围的部分电路图形逐个进行异或运算,然后把运算得到的形状不同的图形的面积除以所述部分电路图形的总面积,得到两个对比图形的容差,如果容差在预先设定容差范围内,就认为所述部分电路图形是工艺错误敏感图形;否则,认为其不是工艺错误敏感图形;
根据所述工艺错误敏感图形对应的修正方案,修正所述电路图形中的工艺错误敏感图形,得到修正后的电路图形;
输出修正后的电路图形到OPC修正流程,进行OPC修正。
2.如权利要求1所述的方法,其特征在于,所述设定容差范围是10%。
3.如权利要求1所述的方法,其特征在于,所述修正是把电路图形中各工艺错误敏感图形用所述该工艺错误敏感图形对应的修正方案的图形代替。
CN201010022522A 2010-01-04 2010-01-04 一种光学邻近修正方法 Active CN102117010B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010022522A CN102117010B (zh) 2010-01-04 2010-01-04 一种光学邻近修正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010022522A CN102117010B (zh) 2010-01-04 2010-01-04 一种光学邻近修正方法

Publications (2)

Publication Number Publication Date
CN102117010A CN102117010A (zh) 2011-07-06
CN102117010B true CN102117010B (zh) 2012-09-26

Family

ID=44215827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010022522A Active CN102117010B (zh) 2010-01-04 2010-01-04 一种光学邻近修正方法

Country Status (1)

Country Link
CN (1) CN102117010B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104698761B (zh) * 2013-12-05 2017-06-13 中芯国际集成电路制造(上海)有限公司 基于面积的opc模型校准方法
CN105740486B (zh) * 2014-12-09 2020-06-23 中芯国际集成电路制造(上海)有限公司 版图设计规则检查的方法及系统
CN104716068B (zh) * 2015-03-20 2017-07-11 上海华力微电子有限公司 避免虚假错误的光学临近修正检查方法
CN106980719B (zh) * 2017-03-21 2020-07-31 上海华力微电子有限公司 版图重复单元光学邻近效应修正一致性检查方法
CN107590303B (zh) * 2017-07-17 2021-11-09 上海华虹宏力半导体制造有限公司 快速查找和修正版图数据中异常图形的方法
CN108009316B (zh) * 2017-11-09 2021-08-13 上海华力微电子有限公司 Opc修正方法
CN112824972B (zh) * 2019-11-21 2024-06-18 中芯国际集成电路制造(上海)有限公司 目标版图和掩膜版版图的修正方法、掩膜版及半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1882987A2 (en) * 2006-07-27 2008-01-30 ASML Netherlands BV System and method to compensate for critical dimension non-uniformity in a lithography system
CN101430500A (zh) * 2007-11-06 2009-05-13 中芯国际集成电路制造(上海)有限公司 形成辅助通孔的opc修正方法
CN101458446A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 光学临近修正、光掩模版制作及图形化方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1882987A2 (en) * 2006-07-27 2008-01-30 ASML Netherlands BV System and method to compensate for critical dimension non-uniformity in a lithography system
CN101430500A (zh) * 2007-11-06 2009-05-13 中芯国际集成电路制造(上海)有限公司 形成辅助通孔的opc修正方法
CN101458446A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 光学临近修正、光掩模版制作及图形化方法

Also Published As

Publication number Publication date
CN102117010A (zh) 2011-07-06

Similar Documents

Publication Publication Date Title
US11747786B2 (en) Synchronized parallel tile computation for large area lithography simulation
Liebmann et al. TCAD development for lithography resolution enhancement
US7010775B2 (en) Method for creating mask pattern for circuit fabrication and method for verifying mask pattern for circuit fabrication
CN106468853B (zh) 觉知周围环境的opc
CN102117010B (zh) 一种光学邻近修正方法
US11415896B2 (en) Dissection method for layout patterns in semiconductor device, optical proximity correction method including the same and method of manufacturing semiconductor device including the same
US11024623B2 (en) Layout modification method for exposure manufacturing process
US10083270B2 (en) Target optimization method for improving lithography printability
CN103513507A (zh) 用于邻近修正的方法
KR20170047101A (ko) Opc 이용한 마스크 제조방법 및 반도체 소자 제조방법
US10877380B1 (en) Using inverse lithography technology in a method of mask data preparation for generating integrated circuit
CN106469235A (zh) 集成电路方法以及集成电路设计系统
US6544699B1 (en) Method to improve accuracy of model-based optical proximity correction
US20230367943A1 (en) Critical dimension uniformity
KR102570888B1 (ko) 마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 소자의 제조방법
US8782572B1 (en) Method of optical proximity correction
CN106707681B (zh) 一种增强opc处理精度的方法
US6571383B1 (en) Semiconductor device fabrication using a photomask designed using modeling and empirical testing
US11275880B2 (en) Region based shrinking methodology for integrated circuit layout migration
CN110968981B (zh) 集成电路布局图生成方法和系统
CN108628109B (zh) 光刻曝光设备及光刻曝光方法
JP2008020734A (ja) 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
CN116520631A (zh) 用于制造光掩模布图的方法和制造半导体器件的方法
JP6338368B2 (ja) パターンの光学像の評価方法
JP2004219587A (ja) 光近接補正パターンを有するフォトマスク用データの作成方法と、光近接補正パターンを有するフォトマスク

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121119

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121119

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation