JP2008020734A - 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 - Google Patents
半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008020734A JP2008020734A JP2006193130A JP2006193130A JP2008020734A JP 2008020734 A JP2008020734 A JP 2008020734A JP 2006193130 A JP2006193130 A JP 2006193130A JP 2006193130 A JP2006193130 A JP 2006193130A JP 2008020734 A JP2008020734 A JP 2008020734A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- design pattern
- design
- semiconductor device
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【課題】リソグラフィ工程において十分なプロセスマージンを有する、汎用性の高い半導体装置の設計パターン作成方法を提供すること。
【解決手段】半導体装置の設計パターン作成方法は、半導体装置の設計パターンからマスクパターンを生成する工程(ステップ101)と、前記マスクパターンから2つ以上の異なるプロセス条件に従って半導体基板上に形成されるレジストパターンの平面形状を前記プロセス条件毎に算出する工程(ステップ102、103)と、前記プロセス条件毎に算出された前記レジストパターンの平面形状の差分を算出する工程(ステップ104)と、前記差分が予め与えられた条件を満たすか否かを判定する工程(ステップ105)と、前記条件を満たさないと判定された場合に、前記差分が生ずる位置に対応する前記設計パターンを修正する工程(ステップ107)とを含む。
【選択図】 図1
【解決手段】半導体装置の設計パターン作成方法は、半導体装置の設計パターンからマスクパターンを生成する工程(ステップ101)と、前記マスクパターンから2つ以上の異なるプロセス条件に従って半導体基板上に形成されるレジストパターンの平面形状を前記プロセス条件毎に算出する工程(ステップ102、103)と、前記プロセス条件毎に算出された前記レジストパターンの平面形状の差分を算出する工程(ステップ104)と、前記差分が予め与えられた条件を満たすか否かを判定する工程(ステップ105)と、前記条件を満たさないと判定された場合に、前記差分が生ずる位置に対応する前記設計パターンを修正する工程(ステップ107)とを含む。
【選択図】 図1
Description
本発明は、半導体集積回路の製造における露光工程で用いるマスクパターンのもととなる設計パターンの作成方法に関する。また、この設計パターン作成方法をコンピュータに実行させるためのプログラム、更にはこの設計パターン作成方法を用いて半導体基板上にレジストパターンを形成する半導体装置の製造方法に関する。
近年の半導体製造技術の進歩は非常に目覚しく、最小加工寸法0.13μmサイズの半導体が量産されている。このような微細化はマスクプロセス技術、光リソグラフィ技術、およびエッチング技術等の微細パターン形成技術の飛躍的な進歩により実現されている。
パターンサイズが十分大きい時代には、ウェハ上に形成したいLSIパターンの平面形状をそのまま設計パターンとして描き、その設計パターンに忠実なマスクパターンを作成していた。そのマスクパターンを投影光学系によってウェハ上に転写し、下地をエッチングすることによってほぼ設計パターン通りのパターンをウェハ上に形成することができた。
しかしパターンの微細化が進むにつれて、各プロセスでパターンを忠実に形成することが困難になってきており、最終仕上り寸法が設計パターン通りにならないという問題が生じてきた。これらの問題を解決するために、各プロセスでの変換誤差を考慮して、最終仕上り寸法が設計パターン寸法と等しくなるように、設計パターンと異なるマスクパターンを作成する手段(以下、マスクデータ処理(Mask Data Processing:MDP)と言う)が非常に重要になっている。
マスクデータ処理には、図形演算処理やデザインルールチェッカー(Design Rule Checker:DRC)等を用いてマスクパターンを変化させるMDP処理、近年では光近接効果(Optical Proximity Effect:OPE)を補正するためのOPC(Optical Proximity Correction)処理等があり、これらの処理を行うことによって最終仕上り寸法が所望の形状になるようにマスクパターンを適切に補正する。
近年では、デバイスパターンの微細化に伴いリソグラフィプロセスにおけるk1値(k1=W/(λ/NA)、W:設計パターンの寸法、λ:露光装置の露光波長、NA:露光装置に使用されているレンズの開口数)がますます低減している。
その結果、OPEがより増大する傾向にあるため、OPC処理の負荷が非常に大きくなってきている。従って、OPC処理の高精度化を達成するために、OPEを正確に予測できる光強度シミュレータを搭載して、マスクパターンごとに適切な補正値を計算できるモデルベースOPC手法が現在主流となっている。
一方で、k1値増大のためにレンズ開口数(NA)はますます増大し、それに伴いNAの2乗に比例して、焦点深度(Depth of Focus:DoF)が小さくなっている。DoFの低減により、特に孤立したパターンでのフォーカスマージンの確保が困難になってくる。
上記の課題を解決するために、孤立パターンの設計寸法をOPC処理の直前に所定の幅だけ大きくし、十分なフォーカスマージンを確保する手法が提案されている(例えば、特許文献1、2参照。)。
これらの手法は、設計パターンのうち所定のリソグラフィマージンを確保できないパターンを特定し、そのパターンに対して所定のリソグラフィマージンを確保できるように設計パターンの寸法を予め定めたルールに基づいてリサイズする(一般的には太くする)という方法である。
この方法では、設計パターンのサイズをOPC前のMDP処理によって変化させてしまうため、配線容量等のデバイス特性に影響が及ぶことになる。従って、設計者との合意の上で、上記ルールを作成することが重要となる。
一方でリソグラフィプロセスの観点から見ると、この方法を用いることにより孤立パターンの設計パターンを太くすることが可能であり、所定のフォーカスマージンを確保することができる。この方法は、リソグラフィマージンを確保できないパターンの線幅をルールベースで変更することにより、リソグラフィマージンを向上させることができる非常に有効な方法である。
しかし、ルールベースでの設計パターン変更であるために、複雑なパターン形状を有するパターンに対して適用できるとは限らず、予め定めたルールが全てのパターンバリエーションに対して適用可能であることを保証するのは難しい。そのため、より汎用性の高い手法が求められている。
特開2002−131882号公報
特開2005−24903号公報
本発明は、リソグラフィ工程において十分なプロセスマージンを有する、汎用性の高い半導体装置の設計パターン作成方法、該設計パターン作成方法をコンピュータに実行させるためのプログラム、及び該設計パターン作成方法を用いて半導体基板上にレジストパターンを形成する半導体装置の製造方法を提供する。
この発明の第1の態様に係る半導体装置の設計パターン作成方法は、半導体装置の設計パターンからマスクパターンを生成する工程と、前記マスクパターンから2つ以上の異なるプロセス条件に従って半導体基板上に形成されるレジストパターンの平面形状を前記プロセス条件毎に算出する工程と、前記プロセス条件毎に算出された前記レジストパターンの平面形状の差分を算出する工程と、前記差分が予め与えられた条件を満たすか否かを判定する工程と、前記条件を満たさないと判定された場合に、前記差分が生ずる位置に対応する前記設計パターンを修正する工程とを含む。
この発明の第2の態様に係るプログラムは、コンピュータに、半導体装置の設計パターンからマスクパターンを生成する手順と、前記マスクパターンから2つ以上の異なるプロセス条件に従って半導体基板上に形成されるレジストパターンの平面形状を前記プロセス条件毎に算出する手順と、前記プロセス条件毎に算出された前記レジストパターンの平面形状の差分を算出する手順と、前記差分が予め与えられた条件を満たすか否かを判定する手順と、前記条件を満たさないと判定された場合に、前記差分が生ずる位置に対応する前記設計パターンを修正する手順とを実行させる。
この発明の第3の態様に係る半導体装置の製造方法は、第1の態様に係る半導体装置の設計パターン作成方法を用いてフォトマスクを作成し、このフォトマスクを用いて半導体基板上にパターンを転写する工程を含む。
本発明によれば、リソグラフィ工程において十分なプロセスマージンを有する、汎用性の高い半導体装置の設計パターン作成方法、該設計パターン作成方法をコンピュータに実行させるためのプログラム、及び該設計パターン作成方法を用いて半導体基板上にレジストパターンを形成する半導体装置の製造方法を提供することができる。
以下、図面を参照して本発明の実施形態について詳細に説明する。
図1は、本発明の第1及び第2の実施形態に係る半導体装置の設計パターン作成方法を示したフローチャートである。
まず設計パターンに対してOPC処理等のマスクデータ処理を行ったマスクパターンデータを作成する(ステップ101)。
そのマスクパターンデータを用いて、第1のリソグラフィ(プロセス)条件にてシミュレーションを行い、ウェハ上でのレジストパターンの平面形状1を算出する(ステップ102)。そしてさらに、第1のリソグラフィ条件とは異なる第2のリソグラフィ条件を用いて、ウェハ上でのレジストパターンの平面形状2を算出する(ステップ103)。
ここで用いるリソグラフィ条件、即ちプロセス条件としては、露光装置のフォーカス値、照明形状および照明強度、偏光度、収差量、瞳透過率分布、レジスト中の酸の拡散長、現像、エッチング、マスク寸法ばらつき、露光量(Dose値)等でもよい。ウェハ上でのレジストパターンの平面形状に影響を及ぼすあらゆるプロセス条件を考慮して、それらの最適値及び、現実に取り得る最悪値を、複数の条件として選択してよい。
例えば、第1のリソグラフィ条件は、フォーカスが最適値、即ちベストフォーカス条件であって、第2のリソグラフィ条件は、露光装置の性能やウエハ上の凹凸等に起因するフォーカス値のずれが最適値に加わったフォーカス条件であってよい。
次に、平面形状1と平面形状2との差分を算出し(ステップ104)、その差分が予め定めた条件を満たすか否かを判定する。例えば、差分の絶対値が予め定めた閾値より小さいか否かを判定する(ステップ105)。また、上記差分は、平面形状の複数の箇所で算出されてよく、例えば、その中で絶対値が最大の差分に対してステップ105の判定が実行されてもよい。
条件を満たす、即ち差分の絶対値が予め定めた閾値より小さい場合には、その設計パターンを用いて(ステップ106)マスクパターンを作成し、ウェハ上にレジストパターンを形成する。
一方、条件を満たさない場合には、その設計パターンは十分なリソグラフィマージンが確保できないパターンであると認定される。この場合には、設計パターンそのものを修正した新たな設計パターンであるターゲット(Target)パターンを作成する必要がある。
従って、例えば、閾値を超えた差分に所定の係数を乗算することにより、差分が閾値を超えた箇所での設計パターンの修正量が算出され、その修正量分だけ設計パターンを修正する(ステップ107)。これが、新たな設計パターン(ターゲットパターン)となる。
修正後は、ステップ101に再び戻り、差分が条件を満たすまで、即ち差分の絶対値が閾値より小さくなるまで、ステップ101〜105及び107を繰り返す。設計パターンの全ての箇所において差分が条件を満たした時点で、使用する最終的な設計パターンが決定される(ステップ106)。
以上述べたように、本実施形態の設計パターン作成方法により、複雑な形状のパターンに対しても、与えたプロセス条件の変動に対して実際のレジストパターンの形状の変動が所定量以下に抑えられた設計パターン、即ち、プロセスマージンの高い設計パターンを作成することが可能となる。
ここで、従来技術と対比した本実施形態の位置付け及び利点を明確にするために、従来技術について以下に説明する。
図2及び図3に孤立パターンのEDツリーを示す。図2はNAが小さい場合であり、図3はNAが大きい場合の一例である。EDツリーにおいては、横軸に露光量(dose)、縦軸にフォーカス(focus)を取り、原点が露光量及びフォーカスが最適なポイントとなっている。そして、露光量及びフォーカスが最適点からずれた場合に、露光量-フォーカス(dose-focus)空間上でウェハ上でのレジストパターンの寸法がどのように変化するかを示す投影図が、EDツリーである。
図2及び図3ではそれぞれパターン寸法±10%となるdose-focus値を結んでいる。即ち、まず、原点において露光量及びフォーカスが最適なポイントとなっている孤立パターンを考える。その孤立パターンが露光量及びフォーカスが最適点からずれて露光された場合の寸法を、縦軸及び横軸と垂直、即ち紙面と垂直な方向にとり、パターン寸法±10%となる等寸法線を結んで紙面に投影している。従って、斜線で塗りつぶされた楕円は、パターン寸法±10%を守るためのプロセスマージンとして、どれだけ露光量とフォーカスが最適値からずれても許されるかを示している。
孤立パターンのEDツリーは一般的に一方向に歪んだ形状となり、この結果、パターンが決定すると、露光量を固定した場合、フォーカスの変動の方向に依らずレジストパターンの寸法は必ず細る。或いは、ダマシンプロセスの(レジストパターン以外の部分に形成された溝に形成される)配線を考えれば、必ず太る。
微細パターンの解像度を向上させるためには、NAを大きくする必要があるが、それに伴い孤立パターンのEDツリーの歪みは、図2から図3に変化するように、さらに大きくなる。従って、焦点深度(Depth of Focus:DOF)の確保が困難になる。
図4に上記の様子を模式的に示した図を示す。デザインパターン(設計パターン)41に対して光近接効果補正(OPC)を適用したマスクパターン42を作成することにより、ベストフォーカス時にデザインとウェハ上でのレジストパターンの形状43とを一致させることができる。しかし、NAが大きい場合には、デフォーカス(Defocus)時の形状44の孤立パターン部での線幅変動が著しく大きくなり、十分なフォーカスマージンを確保することが困難となる。
図5に上記問題を解決するための従来知られた手法を示す。NAが大きい場合における孤立パターンでのフォーカスマージン確保のために、孤立パターン部での設計寸法を太くしたターゲットパターン52を生成する。このターゲットパターンがウェハ上に形成されるべきレジストパターンの形状となる。
図6で示すように、図5の手法でターゲットパターンを生成し、さらにOPCを適用すると、ベストフォーカス時にはターゲットと同じレジストパターンが形成され、さらにデフォーカス時でも所定のフォーカスマージンを確保することが可能となる。
従って、デザインからターゲットを生成するために、どの程度のリサイズを入れるかをルール化しておくことが必要である。図7にルールの一例を示す。ライン間のスペースの幅Sが大きくなるに従ってフォーカスマージンを確保するために、デザインパターンを太くしたターゲットを作成することが必要となる。
従来知られたこの手法はルールベースであるために、設計レイアウト検証のためのデザインルールチェッカー(DRC)で実現可能であり、設計者も自らで書いたデザインがどのようなターゲットパターンに変更されるのかを容易に理解可能である。その結果、回路性能、デバイス性能を予測する際に、このルールを考慮して設計を行うことが可能となる。
一方で、このルールはパターンエッジの垂直な方向のみのスペース幅によってのみリサイズ量が決定されるため、実デバイスに存在する複雑なパターントポロジーに対して全て有効であることは保証できなかった。
本実施形態は、図1のフローチャートで示したようにリソグラフィシミュレーションを利用することにより、上に示した従来ルールベースで行われてきたターゲットパターン(新しい設計パターン)の作成をより汎用的に行うことが可能である。
ここで、ステップ105の閾値及びステップ107の所定の係数の値は、設計パターンのトポロジー(例えば、パターンの幅、形状、隣接スペース間距離)に応じて異なる値にしてもよい。さらに、設計パターンのエッジをある長さに分割して、それぞれの分割単位毎に差分を規定し、その分割単位毎に設計パターン修正を行ってもよい。また、ステップ105で用いる差分については、ステップ104で求めたエッジ上のいくつかの位置での差分の平均値を用いてもよい。
さらに、設計パターンに対してOPC処理を行うステップ101の前に、従来法で示したルールに基づくターゲットパターン作成の処理を入れても良い。この処理は、マスク、リソグラフィ、エッチング工程で生じる寸法変換差低減させるための設計パターンに対するリサイズ処理を含んでよい。
この場合にはまず、ルールベースに基づくターゲットパターン作成処理を行い、1次元的なシンプルなパターンに対するリソグラフィマージンを確保しておくことになる。そして、その後にルールを適用することが困難な複雑なパターントポロジーに対して、本実施形態に示したモデルベースのパターン修正を行ってターゲットパターンを作成するフローとなる。
また本実施形態は、図1で示した各ステップを手順としてコンピュータに実行させるためのプログラムを作成して、それを用いて設計パターン及びマスクパターンを作成するのが好ましい。
さらに、図1で示した各工程に従って、ステップ101〜105及び107を繰り返し、ステップ105で差分が予め定めた条件を満たした場合に、その時のマスクパターンのデータに基いてフォトマスクを作成するのが好ましい。その時の設計パターンは十分なプロセスマージンを有しており、それに基づいたマスクパターンを用いて半導体基板上にレジストパターンを形成して半導体装置を製造すれば、歩留りの向上が期待できる。
さらに具体的な実施形態を、以下で説明する。
(第1の実施形態)
本発明の第1の実施形態に係る設計パターン作成方法を、図1及び図8乃至図10を用いて説明する。
本発明の第1の実施形態に係る設計パターン作成方法を、図1及び図8乃至図10を用いて説明する。
まず、図8のデザイン(設計)パターンに対して所定のリソグラフィ条件でOPC処理を行ってマスクパターン生成する(図1のステップ101)。さらに、このマスクパターンから、2つの異なるフォーカス値でウェハ上でのレジストパターンの平面形状を算出する(ステップ102及び103)。
そして、それらの平面形状の差分をデザインパターン上の所定の位置(複数の位置でもよい)で算出する(ステップ104)。その差分が予め定めた閾値以上である場合(ステップ105)に、係数0.5を乗算した値を修正量とする(ステップ107)。
そのときパターンのエッジを修正する向きは、リソグラフィマージンが向上する方向、即ち、差分(の絶対値)が小さくなる方向に修正を行う。例えば、図9に示すように、ベストフォーカス条件でのエッジ位置のずれ量(設計パターンのエッジ位置とウェハ上のレジストパターンのエッジ位置とのずれ量)をEPEb、フォーカス条件(ベストフォーカスから、露光装置の誤差等に起因して実際上想定し得る量ずれたフォーカス値の時)のエッジ位置ずれ量をEPEfとすると、
設計パターンのエッジ修正量=(EPEb−EPEf)× 係数
として表される。
設計パターンのエッジ修正量=(EPEb−EPEf)× 係数
として表される。
一定露光量を孤立パターンに照射した場合、図2及び図3から分かるようにフォーカスの変動の方向に依らずレジストパターンの寸法は必ず細る、即ちEPEb>EPEfとなる。十分なフォーカスマージンを保証するためには、|EPEb−EPEf|の値が予め定めた閾値より小さくなるという条件を満たすことが必要である。
したがって、条件を満たさない場合には、この差分(の絶対値)がより小さくなるようにエッジ修正量を決める必要がある。図8の場合にはパターンを太くすることによりこの差分は小さくなる。このようにして修正後の設計パターンを再びOPC処理してマスクパターンを生成し(ステップ101)、図1のステップ101〜105及び107の工程を繰り返すことにより、差分(の絶対値)を閾値より小さい値に追い込むことが可能となる。
図10は、複数の箇所での差分が全て条件を満たした後のターゲットパターンであり、このパターン形状がウェハ上に形成されることになる。さらにこのターゲットパターンに対してOPC処理を行ったマスクパターンが図11に示されている。
図11の形状を有するマスクを実際に作成して、露光を行った結果、図10と同じ平面形状のレジストパターンをウェハ上に得ることができ、十分なフォーカスマージンが得られることを確認できた。
(第2の実施形態)
本発明の第2の実施形態に係る設計パターン作成方法を、図12を用いて説明する。図12は、複雑な形状の設計パターンに対して本実施形態に係る設計パターン作成方法を適用したものである。
本発明の第2の実施形態に係る設計パターン作成方法を、図12を用いて説明する。図12は、複雑な形状の設計パターンに対して本実施形態に係る設計パターン作成方法を適用したものである。
このケースでは、当初の設計パターン120では、点線の円の部分においてプロセスマージンが不足していた。しかし例えば、第1の実施形態と同様にフォーカス値を変化させ、その差分をもとに設計パターンを修正することによって黒線で示すターゲットパターン122を作成し、点線の円の部分におけるプロセスマージンの不足を解消できることが確認できた。
このような複雑な形状の設計パターンに対しては、従来のルールベースでのターゲットパターン作成手法を適切に適用することが困難であった。しかし、本実施形態の設計パターン作成方法によって、より複雑な設計パターンに対しても、リソグラフィマージンを確保したターゲットパターンを作成できることが確認できた。
従来、設計パターンの修正はルールに基づいて行われており、1次元的なパターンに対しては有効であるものの、複雑なパターン形状に対して必ずしも有効ではなかった。しかしながら、上述した実施形態においては、プロセス変動に起因するレジストパターンの平面形状の変動量に基づいて設計パターンを修正する。
(第3の実施形態)
第1及び第2の実施形態においては、2つのリソグラフィ条件のみを用いたが、それ以上、例えば3つのリソグラフィ条件を用いてもよい。3つのリソグラフィ条件を用いた、本発明の第3の実施形態に係る設計パターン作成方法を、図13のフローチャートを用いて説明する。
第1及び第2の実施形態においては、2つのリソグラフィ条件のみを用いたが、それ以上、例えば3つのリソグラフィ条件を用いてもよい。3つのリソグラフィ条件を用いた、本発明の第3の実施形態に係る設計パターン作成方法を、図13のフローチャートを用いて説明する。
本実施形態においては例えば、第1のリソグラフィ条件は、フォーカス及び露光量が共に最適値である。そして、第2のリソグラフィ条件は、露光量は最適値であるがフォーカスが現実の誤差要因を反映して最適値からずれており、第3のリソグラフィ条件は、フォーカスは最適値であるが露光量が現実の誤差要因を反映して最適値からずれているとする。
図13に示すように、それぞれのリソグラフィ条件のもとでシミュレーションによりレジストパターンの平面形状1乃至3を算出する(ステップ1302〜1304)。そして例えばパターン上の所定の箇所において、平面形状1と2との差分である第1の差分、及び平面形状1と3との差分である第2の差分を算出する(ステップ1305)。
第1及び第2の差分の絶対値が共に、予め定めた閾値より小さいという条件を満たすか否かを判定し(ステップ1306)、条件を満たす場合にはそのときの設計パターンを最終的な設計パターンとして使用する(ステップ1307)。
条件が満たされない場合には、条件が満たされないパターン上の箇所において、例えば、条件を満たさない差分が第1或いは第2の差分のいずれであるか及びその符号等にも依存して設計パターンの修正量を算出し、設計パターンを修正する(ステップ1308)。
これらの工程を繰り返すことにより、プロセスマージンがさらに向上した設計パターンを作成することが可能となる。
また、本実施形態の設計パターン作成方法にもとづいて、図13で示した各ステップを手順としてコンピュータに実行させるためのプログラムを作成して、それを用いて設計パターン及びマスクパターンを作成するのが好ましい。コンピュータに実行させるプログラムとして、例えばフレキシブルディスクやハードディスク等の磁気ディスク、CD、DVD及びMO等の光ディスク、あるいは半導体メモリ等の記憶媒体に書き込んだり、各種装置に適用したり通信媒体により伝達して各種装置に適用したりすることも可能である。さらに、図13で示した各工程に従って、ステップ1301〜1306及び108を繰り返し、ステップ1306で差分が予め定めた条件を満たした場合に、その時のマスクパターンのデータに基いてフォトマスクを作成し、このフォトマスクを半導体装置製造の露光工程に用いて半導体装置を製造するのが好ましい。
なお、リソグラフィ(プロセス)条件の数は、3より多くてもよい。また、ステップ1305において差分を取る平面形状の組み合わせ、ステップ1306における判定のための条件、及びステップ1308における設計パターンの修正量の算出方法等は、本実施形態に制限されるものではない。
上記実施形態により、設計パターンの形状に依存せず、かつ十分なプロセスマージンを有する設計パターンの作成を行うことが可能となった。従って、実際のデバイスに存在する複雑な形状を有する設計パターンに対してもプロセスマージンを向上させることが可能となった。
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
41、51、61、120…デザイン(設計)パターン、42、63…マスクパターン、43、44、64、65…ウェハ上でのレジストパターンの形状、52、62、122…ターゲットパターン、101〜107、1301〜1308…ステップ。
Claims (5)
- 半導体装置の設計パターンからマスクパターンを生成する工程と、
前記マスクパターンから2つ以上の異なるプロセス条件に従って半導体基板上に形成されるレジストパターンの平面形状を前記プロセス条件毎に算出する工程と、
前記プロセス条件毎に算出された前記レジストパターンの平面形状の差分を算出する工程と、
前記差分が予め与えられた条件を満たすか否かを判定する工程と、
前記条件を満たさないと判定された場合に、前記差分が生ずる位置に対応する前記設計パターンを修正する工程とを含む
ことを特徴とする半導体装置の設計パターン作成方法。 - 前記判定する工程は、前記差分の絶対値が予め与えられた閾値より小さいかどうかを判定する工程である
ことを特徴とする請求項1に記載の半導体装置の設計パターン作成方法。 - 前記設計パターンを修正する工程の後に、修正された設計パターンを新たな設計パターンとして前記各工程を再び行うループを、前記判定する工程において前記差分が前記条件を満たすと判定されるまで繰り返し、前記条件を満たすと判定されたときの設計パターンを最終設計パターンとする
ことを特徴とする請求項1、又は2に記載の半導体装置の設計パターン作成方法。 - コンピュータに、
半導体装置の設計パターンからマスクパターンを生成する手順と、
前記マスクパターンから2つ以上の異なるプロセス条件に従って半導体基板上に形成されるレジストパターンの平面形状を前記プロセス条件毎に算出する手順と、
前記プロセス条件毎に算出された前記レジストパターンの平面形状の差分を算出する手順と、
前記差分が予め与えられた条件を満たすか否かを判定する手順と、
前記条件を満たさないと判定された場合に、前記差分が生ずる位置に対応する前記設計パターンを修正する手順とを
実行させるためのプログラム。 - 請求項1乃至3のいずれかに記載の半導体装置の設計パターン作成方法を用いてフォトマスクを作成し、このフォトマスクを用いて半導体基板上にパターンを転写する工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006193130A JP2008020734A (ja) | 2006-07-13 | 2006-07-13 | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006193130A JP2008020734A (ja) | 2006-07-13 | 2006-07-13 | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008020734A true JP2008020734A (ja) | 2008-01-31 |
Family
ID=39076690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006193130A Pending JP2008020734A (ja) | 2006-07-13 | 2006-07-13 | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008020734A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009229812A (ja) * | 2008-03-24 | 2009-10-08 | Toshiba Corp | マスクパターンデータ生成方法、マスクの製造方法、半導体装置の製造方法及びパターンデータ生成プログラム |
JP2010044101A (ja) * | 2008-08-08 | 2010-02-25 | Toshiba Corp | パターン予測方法、プログラム及び装置 |
JP2010128279A (ja) * | 2008-11-28 | 2010-06-10 | Toshiba Corp | パターン作成方法及びパターン検証プログラム |
JP2010152356A (ja) * | 2008-12-18 | 2010-07-08 | Brion Technologies Inc | リソグラフィプロセスウィンドウ最大化光近接効果補正のための方法及びシステム |
JP2011154117A (ja) * | 2010-01-26 | 2011-08-11 | Renesas Electronics Corp | 半導体装置の設計方法、半導体装置の製造方法、半導体設計装置、及びプログラム |
-
2006
- 2006-07-13 JP JP2006193130A patent/JP2008020734A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009229812A (ja) * | 2008-03-24 | 2009-10-08 | Toshiba Corp | マスクパターンデータ生成方法、マスクの製造方法、半導体装置の製造方法及びパターンデータ生成プログラム |
JP4594994B2 (ja) * | 2008-03-24 | 2010-12-08 | 株式会社東芝 | マスクパターンデータ生成方法、マスクの製造方法、半導体装置の製造方法及びパターンデータ生成プログラム |
JP2010044101A (ja) * | 2008-08-08 | 2010-02-25 | Toshiba Corp | パターン予測方法、プログラム及び装置 |
JP2010128279A (ja) * | 2008-11-28 | 2010-06-10 | Toshiba Corp | パターン作成方法及びパターン検証プログラム |
JP2010152356A (ja) * | 2008-12-18 | 2010-07-08 | Brion Technologies Inc | リソグラフィプロセスウィンドウ最大化光近接効果補正のための方法及びシステム |
US9360766B2 (en) | 2008-12-18 | 2016-06-07 | Asml Netherlands B.V. | Method and system for lithography process-window-maximixing optical proximity correction |
US10310371B2 (en) | 2008-12-18 | 2019-06-04 | Asml Netherlands B.V. | Method and system for lithography process-window-maximizing optical proximity correction |
JP2011154117A (ja) * | 2010-01-26 | 2011-08-11 | Renesas Electronics Corp | 半導体装置の設計方法、半導体装置の製造方法、半導体設計装置、及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7194704B2 (en) | Design layout preparing method | |
US7788626B2 (en) | Pattern data correction method, pattern checking method, pattern check program, photo mask producing method, and semiconductor device manufacturing method | |
US8166424B2 (en) | Method for constructing OPC model | |
US20090007053A1 (en) | Method of Manufacturing Mask for Semiconductor Device | |
JP2006023649A (ja) | 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム | |
JP2009294308A (ja) | パターン検証方法、パターン検証装置、プログラム、及び半導体装置の製造方法 | |
JP4852083B2 (ja) | パタンデータの作成方法およびパタンデータ作成プログラム | |
JP4709511B2 (ja) | マスクパターン補正方法、マスクパターン補正プログラム、フォトマスクの作製方法及び半導体装置の製造方法 | |
TW200532398A (en) | Design pattern correction method, mask producing method , semiconductor device producing method, mask pattern producing method, design pattern correction system and recording media | |
JP2008176303A (ja) | マスク生成方法、マスク形成方法、パターン形成方法および半導体装置 | |
JP4345804B2 (ja) | マスクパターン補正プログラムおよびマスクパターン補正システム | |
US7337426B2 (en) | Pattern correcting method, mask making method, method of manufacturing semiconductor device, pattern correction system, and computer-readable recording medium having pattern correction program recorded therein | |
US11763057B2 (en) | Critical dimension uniformity | |
JP4755655B2 (ja) | 差分交互位相シフト・マスクの最適化 | |
JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
JP2007102207A (ja) | 複雑度低減のためのルールベース光学近接効果補正における可変バイアス・ルールの作成および適用 | |
JP2011028120A (ja) | パタン作成方法、パタン作成プログラムおよび半導体デバイスの製造方法 | |
JP2009169259A (ja) | パターン作成方法および半導体装置の製造方法 | |
JP2006154245A (ja) | パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム | |
US6413685B1 (en) | Method of reducing optical proximity effect | |
KR20090110553A (ko) | 반도체 소자의 마스크 제조 방법 및 반도체 소자의 제조방법 | |
JP2009170839A (ja) | マスクパターンデータ作成方法および半導体装置の製造方法 | |
TWI806311B (zh) | 光學微影方法 | |
KR100834234B1 (ko) | 반도체 장치 제조용 마스크 패턴 결정 방법 | |
JP2011197304A (ja) | マスクデータ作成方法、リソグラフィ用マスクの製造方法、半導体装置の製造方法およびフレア補正プログラム |