JP2011028120A - パタン作成方法、パタン作成プログラムおよび半導体デバイスの製造方法 - Google Patents
パタン作成方法、パタン作成プログラムおよび半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP2011028120A JP2011028120A JP2009175700A JP2009175700A JP2011028120A JP 2011028120 A JP2011028120 A JP 2011028120A JP 2009175700 A JP2009175700 A JP 2009175700A JP 2009175700 A JP2009175700 A JP 2009175700A JP 2011028120 A JP2011028120 A JP 2011028120A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- sraf
- feature
- edge
- relationship
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】形成するパタンの形状に応じた適切な位置にSRAFを配置するパタン作成方法を提供すること。
【解決手段】SRAFが配置されたパタンデータから、SRAFの影響を受けるパタンの着目エッジEaの特徴量を着目エッジ特徴量Exとして算出する第1の算出ステップと、着目エッジEaに接続する接続エッジEbの特徴量を接続エッジ特徴量Eyとして算出する第2の算出ステップと、着目エッジ特徴量Exと接続エッジ特徴量Eyとを比較して、特徴量間の関係が、基板上に形成する回路パタンの形状に応じた関係を有しているか否かを判定する判定ステップと、特徴量間の関係が、回路パタンの形状に応じた関係を有していない場合に、特徴量間の関係が回路パタンの形状に応じた関係を有するようSRAFを補正する補正ステップと、を含む。
【選択図】図3
【解決手段】SRAFが配置されたパタンデータから、SRAFの影響を受けるパタンの着目エッジEaの特徴量を着目エッジ特徴量Exとして算出する第1の算出ステップと、着目エッジEaに接続する接続エッジEbの特徴量を接続エッジ特徴量Eyとして算出する第2の算出ステップと、着目エッジ特徴量Exと接続エッジ特徴量Eyとを比較して、特徴量間の関係が、基板上に形成する回路パタンの形状に応じた関係を有しているか否かを判定する判定ステップと、特徴量間の関係が、回路パタンの形状に応じた関係を有していない場合に、特徴量間の関係が回路パタンの形状に応じた関係を有するようSRAFを補正する補正ステップと、を含む。
【選択図】図3
Description
本発明は、パタン作成方法、パタン作成プログラムおよび半導体デバイスの製造方法に関する。
近年の半導体製造技術の進歩は非常に目覚しく、最小加工寸法40nmサイズの半導体装置が量産されている。このような半導体装置の微細化は、マスクプロセス技術、光リソグラフィ技術、およびエッチング技術等の微細パタン形成技術の飛躍的な進歩により実現されている。パタンサイズが十分大きい時代には、ウエハ上に形成したい集積回路パタンの平面形状をそのまま設計パタンとして描き、その設計パタンに忠実なマスクパタンを作成していた。そして、作成したマスクパタンを投影光学系によってウエハ上に転写し、下地をエッチングすることによってほぼ設計パタン通りのパタンがウエハ上に形成できた。
ところが、集積回路パタンの微細化が進むにつれて、各プロセスでパタンを忠実に形成することが困難になってきており、この結果、最終的な仕上り寸法が設計パタン通りにならない問題が生じてきた。特に微細加工を達成するために最も重要なリソグラフィやエッチングプロセスでは、形成したいパタンの周辺に配置された他のパタンが、形成したいパタンの寸法精度に大きく影響を与える。このような影響を回避するために開発されたのが、光近接効果補正(OPC:Optical Proximity Correction)やプロセス近接効果補正(PPC:Process Proximity Correction)という技術である。これらの技術は、加工後の集積回路パタン形状が設計パタン(所望値)になるよう、予め補助パタンを付加したり、パタンの幅を太めたり細めたりするといったものである(例えば、特許文献1参照)。このようなOPCやPPCを用いることにより、設計者が描いたパタン(設計パタンデータ)をほぼ所望通りにウエハ上に形成することが可能となっている。
しかしながら、OPCやPPCのみでは、製造工程でばらつきが発生した場合のウエハ上のパタン寸法・形状を規格内に収めることができなかった。このため、所望とするパタンの周辺にSRAF(Sub Resolution Assist Feature)と呼ばれる、解像限界以下のパタンを配置する技術が開発された。SRAFの配置の方法としては、例えばルールベースと呼ばれる方法が採用されている。ルールベースでは、着目パタンと隣のパタンまでの距離に応じてSRAFの位置を決定し配置している。このルールベースを例えばコンタクトホール層などの矩形の設計データに対して適用する場合、ロジックデバイスなどのランダムに配置されたコンタクトホールには、必ずしも適切な位置にSRAFを配置することができていなかった。
本発明は、上記に鑑みてなされたものであって、形成するパタンの形状に応じた適切な位置にSRAFを配置するパタン作成方法、パタン作成プログラムおよび半導体デバイスの製造方法を提供することを目的とする。
本願発明の一態様によれば、基板上に形成する回路パタンに対応し且つ補助パタンが配置されたパタンデータから、前記補助パタンの影響を受けるパタンの第1のパタンエッジの特徴量を第1のパタンエッジ特徴量として算出する第1の算出ステップと、前記第1のパタンエッジに接続する第2のパタンエッジの特徴量を第2のパタンエッジ特徴量として算出する第2の算出ステップと、前記第1の特徴量と前記第2の特徴量とを比較して、前記第1の特徴量と前記第2の特徴量との間の特徴量間の関係が、前記回路パタンに応じた所望の関係を有しているか否かを判定する判定ステップと、前記特徴量間の関係が、前記回路パタンの形状に応じた関係を有していない場合に、前記特徴量間の関係が前記回路パタンの形状に応じた関係を有するよう前記補助パタンを配置する配置ステップと、を含むことを特徴とするパタン作成方法が提供される。
また、本願発明の一態様によれば、基板上に形成する回路パタンに対応し且つ補助パタンが配置されたパタンデータから、前記補助パタンの影響を受けるパタンの第1のパタンエッジの特徴量を第1のパタンエッジ特徴量として算出する第1の算出テップと、前記第1のパタンエッジに接続する第2のパタンエッジの特徴量を第2のパタンエッジ特徴量として算出する第2の算出ステップと、前記第1の特徴量と前記第2の特徴量とを比較して、前記第1の特徴量と前記第2の特徴量との間の特徴量間の関係が、前記回路パタンの形状に応じた関係を有しているか否かを判定する判定ステップと、前記特徴量間の関係が、前記回路パタンの形状に応じた関係を有していない場合に、前記特徴量間の関係が前記回路パタンの形状に応じた関係を有するよう前記補助パタンを配置する配置ステップと、をコンピュータに実行させることを特徴とするパタン作成プログラムが提供される。
また、本願発明の一態様によれば、基板上に形成する回路パタンに対応し且つ補助パタンが配置されたパタンデータから、前記補助パタンの影響を受けるパタンの第1のパタンエッジの特徴量を第1のパタンエッジ特徴量として算出する第1の算出ステップと、前記第1のパタンエッジに接続する第2のパタンエッジの特徴量を第2のパタンエッジ特徴量として算出する第2の算出ステップと、前記第1の特徴量と前記第2の特徴量とを比較して、前記第1の特徴量と前記第2の特徴量との間の特徴量間の関係が、前記回路パタンの形状に応じた関係を有しているか否かを判定する判定ステップと、前記特徴量間の関係が、前記回路パタンの形状に応じた関係を有していない場合に、前記特徴量間の関係が前記回路パタンの形状に応じた関係を有するよう前記補助パタンを配置する配置ステップと、配置された前記補助パタンを用いてフォトマスクを作製するマスク作製ステップと、前記フォトマスクを用いて半導体デバイスを作製するデバイス作製ステップと、を含むことを特徴とする半導体デバイスの製造方法が提供される。
本発明によれば、形成するパタンの形状に応じた適切な位置にSRAFを配置することが可能になるという効果を奏する。
以下に添付図面を参照して、本発明の実施の形態に係るパタン作成方法、パタン作成プログラムおよび半導体デバイスの製造方法を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
(実施の形態)
図1は、実施の形態に係るパタン補正装置の構成を示すブロック図である。パタン補正装置(パタン作成装置)1は、半導体装置(集積回路)の設計パタンデータのうち、複数のエッジに同時に着目することにより、適切な位置に解像限界以下のSRAF(サブレゾリューション補助構造体)を配置するコンピュータなどの装置である。パタン補正装置1は、設計パタンデータの中でSRAFの影響を受けるパタンの所定エッジ(後述の着目エッジEa)の特徴量(寸法など)と、着目エッジEaに接続している所定エッジ(後述の接続エッジEb)の特徴量と、に基づいて、所望の回路パタンをウエハなどの基板上に形成できるようSRAFを変更する。具体的には、設計パタンデータ(例えば半導体集積回路における穴工程)に対して、SRAFを配置した後、着目エッジEaと接続エッジEbの特徴量情報(EPE(エッジ・プレイスメント・エラー)、NILS(正規化イメージログスロープ)、CD(寸法)など)が近い値になるようSRAFの位置、大きさなどを調整(補正)する。
図1は、実施の形態に係るパタン補正装置の構成を示すブロック図である。パタン補正装置(パタン作成装置)1は、半導体装置(集積回路)の設計パタンデータのうち、複数のエッジに同時に着目することにより、適切な位置に解像限界以下のSRAF(サブレゾリューション補助構造体)を配置するコンピュータなどの装置である。パタン補正装置1は、設計パタンデータの中でSRAFの影響を受けるパタンの所定エッジ(後述の着目エッジEa)の特徴量(寸法など)と、着目エッジEaに接続している所定エッジ(後述の接続エッジEb)の特徴量と、に基づいて、所望の回路パタンをウエハなどの基板上に形成できるようSRAFを変更する。具体的には、設計パタンデータ(例えば半導体集積回路における穴工程)に対して、SRAFを配置した後、着目エッジEaと接続エッジEbの特徴量情報(EPE(エッジ・プレイスメント・エラー)、NILS(正規化イメージログスロープ)、CD(寸法)など)が近い値になるようSRAFの位置、大きさなどを調整(補正)する。
なお、SRAFは、設計パタン上に配置してもよいし、設計パタンデータを用いて作成されたリソターゲット上に配置してもよい。パタン補正装置1は、設計パタン上に配置されているSRAFを変更してもよいし、リソターゲット上に配置されているSRAFを変更してもよい。以下の説明では、パタン補正装置1が設計パタンデータに配置されたSRAFを変更する場合について説明する。
パタン補正装置1は、入力部11、SRAF配置部12、着目エッジ特徴量算出部13、接続エッジ特徴量算出部14、特徴量比較部15、判定部16、SRAF変更部17、出力部18を有している。
入力部11は、設計パタンデータ(レイアウトデータ)やリソターゲットなどのパタンデータや種々の指示情報などを入力する。入力部11は、入力した設計パタンデータをSRAF配置部12に送る。SRAF配置部12は、設計パタンデータにSRAFを配置する。
着目エッジ特徴量算出部13は、設計パタンデータを用いて、SRAFの影響を受ける着目エッジEaの特徴量(後述の着目エッジ特徴量Ex)を算出(抽出)する。接続エッジ特徴量算出部14は、設計パタンデータを用いて、着目エッジEaに接続している接続エッジEb(例えば、着目エッジEaに垂直なエッジ)の特徴量(後述の接続エッジ特徴量Ey)を算出する。なお、以下の説明では着目エッジ特徴量Exや接続エッジ特徴量Eyを特徴量という場合がある。
着目エッジ特徴量Exは、例えば、着目エッジEaの光学像(シミュレーションを用いて算出した光強度分布)の傾き、着目エッジEaと垂直な方向の寸法(ウエハ上に形成されるパタンのリソ後寸法)、着目エッジEaの位置(設計パタン上の位置またはリソターゲット上の位置)とシミュレーション像とのずれ量などである。同様に、接続エッジ特徴量Eyは、例えば、接続エッジEbの光学像(シミュレーションを用いて算出した光強度分布)の傾き、接続エッジEbと垂直な方向のリソ後寸法、接続エッジEbの位置とシミュレーション像とのずれ量などである。
特徴量比較部15は、着目エッジ特徴量Exと接続エッジ特徴量Eyと、を比較する。判定部16は、特徴量比較部15による比較結果(特徴量間の関係)に基づいて、SRAFを変更する必要があるか否かを判定する。SRAF変更部17は、判定部16がSRAFを変更する必要があると判定した場合に、ウエハ上に所望のパタンを形成できるようSRAFを変更する。
出力部18は、SRAF変更部17によってSRAFが変更された設計パタンデータを出力する。なお、出力部18は、SRAF変更部17によってSRAFが変更されていない場合は設計パタンデータ(リソターゲット)をそのまま出力する。
つぎに、パタン補正装置1が行うパタン補正の処理手順について説明する。従来、設計パタンデータを用いたマスクデータ(フォトマスク上に形成させるパタンデータ)の作成処理(MDP:Mask Data Preparation)としては、SRAFの変更などを行うことなくマスクデータを作成していた。具体的には、従来は、設計パタンデータを元に、SRAF配置、OPC等を実施して、マスク用のデータを作成していた。本実施の形態では、ウエハ上に所望のパタンを形成できるようSRAFを変更したマスクデータを作成する。
図2は、パタン補正の処理手順を示すフローチャートである。入力部11へは、設計パタンデータが入力される(ステップS10)。入力部11は、入力した設計パタンデータをSRAF配置部12に送る。SRAF配置部12は、入力部11から送られてきた設計パタンデータにSRAFを配置する(ステップS20)。
この後、着目エッジ特徴量算出部13は、設計パタンデータを用いて、SRAFの影響を受ける着目エッジEaの特徴量を着目エッジ特徴量Exとして算出する。接続エッジ特徴量算出部14は、設計パタンデータを用いて、着目エッジEaに接続している接続エッジEbの特徴量を接続エッジ特徴量Eyとして算出する。
そして、特徴量比較部15は、着目エッジ特徴量Exと接続エッジ特徴量Eyとを比較し、判定部16は、特徴量比較部15による比較結果に基づいて、SRAFを変更する必要があるか否かを判定する。SRAF変更部17は、判定部16がSRAFを変更する必要があると判定した場合に、ウエハ上に所望のパタンを形成できるようSRAFを変更する。このように、本実施の形態では、着目エッジ特徴量Exと接続エッジ特徴量Eyの算出(特徴量算出処理)や、特徴量の比較結果に基づくSRAFの変更処理(調整処理)などが行われる(ステップS30)。
出力部18は、SRAF変更部17によってSRAFが変更された設計パタンデータを出力する。出力部18から出力された設計パタンデータは、OPC装置などによってOPC処理され(ステップS40)、マスクデータが決定される(ステップS50)。基板上に形成されるパタンは、SRAFの変更によって縦寸法と横寸法の比(着目エッジEaと接続エッジEbとの寸法比)などが調整され、OPC処理でパタン寸法の大きさが調整される。
つぎに、パタン補正の処理手順を詳細に説明する。図3は、パタン補正の処理手順を詳細に示すフローチャートである。図3では、着目エッジ特徴量Exや接続エッジ特徴量Eyの算出処理、SRAF調整処理などを詳細に示したマスクデータの作成処理手順(パタン補正処理手順)を示している。
入力部11へは、設計パタンデータが入力される(ステップS110)。入力部11は、入力した設計パタンデータをSRAF配置部12に送る。SRAF配置部12は、入力部11から送られてきた設計パタンデータにSRAFを配置する(ステップS120)。SRAF配置部12は、例えばルールベースを用いた方法やリソグラフィシミュレーションを用いたモデルベースなど何れの方法を用いてSRAFを配置してもよい。
この後、着目エッジ特徴量算出部13は、設計パタンデータを用いて、SRAFの影響を受ける着目エッジEaの特徴量を着目エッジ特徴量Exとして算出する(ステップS130)。接続エッジ特徴量算出部14は、設計パタンデータを用いて、着目エッジEaに接続している接続エッジEbの特徴量を接続エッジ特徴量Eyとして算出する(ステップS140)。
ここで、着目エッジEaと接続エッジEbについて説明する。図4は、着目エッジと接続エッジを説明するための図である。図4では、SRAFの配置された設計パタンデータの一部を上面から見た場合の設計パタンの一例を示している。
ウエハ上に形成するパタンの設計データ上のパタン(設計パタン20)に対してSRAF31を配置した場合、設計パタン20のパタンエッジのうち、何れかのパタンエッジは、SRAF31の影響を受けることとなる。図4では、SRAF31の影響を受けるパタンエッジが着目エッジEaである場合について説明する。着目エッジ特徴量算出部13は、設計パタン20の中から着目エッジEaを抽出する。そして、接続エッジ特徴量算出部14は、設計パタン20の中から着目エッジEaに接続している接続エッジEbを抽出する。図4では、設計パタン20が矩形であり、着目エッジEaが図内の横方向に延びる上辺側の辺であり、接続エッジEbが図内の縦方向に延びる辺である場合を示している。なお、接続エッジ特徴量算出部14は、同様の接続エッジEbが複数ある場合、1つの接続エッジEbのみを抽出してもよい。
着目エッジ特徴量算出部13は、抽出した着目エッジEaの特徴量を着目エッジ特徴量Exとして算出し、接続エッジ特徴量算出部14は、抽出した接続エッジEbの特徴量を接続エッジ特徴量Eyとして算出する。
着目エッジ特徴量Exは、前述したように、例えば、着目エッジEaの光学像の傾き、着目エッジEaと垂直な方向のリソ後寸法、着目エッジEaの位置とシミュレーション像とのずれ量などである。同様に、接続エッジ特徴量Eyは、例えば、接続エッジEbの光学像の傾き、接続エッジEbと垂直な方向のリソ後寸法、接続エッジEbの位置とシミュレーション像とのずれ量などである。
着目エッジEaと垂直な方向のリソ後寸法は、設計パタン20の縦方向のリソ後寸法であり、接続エッジEbと垂直な方向のリソ後寸法は、設計パタン20の横方向のリソ後寸法である。着目エッジEaと垂直な方向のリソ後寸法や接続エッジEbと垂直な方向のリソ後寸法は、例えばSRAF31を配置した設計パタンデータを用いたリソグラフィシミュレーションによって算出される。
この後、特徴量比較部15は、着目エッジ特徴量Exと接続エッジ特徴量Eyとを比較する。特徴量比較部15は、例えば、着目エッジ特徴量Exと接続エッジ特徴量Eyとの差(以下、特徴量差という)を算出する。なお、特徴量比較部15は、着目エッジ特徴量Exと接続エッジ特徴量Eyと用いて所定の指標値を算出してもよい(ステップS150)。
判定部16は、特徴量比較部15による比較結果や指標値の値に基づいて、SRAF31を変更する必要があるか否かを判定する。具体的には、判定部16は、特徴量間の関係が、基板上に形成される回路パタンの形状に応じた関係を有しているか否かを判定する。換言すると、判定部16は、特徴量差や指標値が予め決められたスペックの範囲内(許容範囲内)であるか否かを判定する(ステップS160)。ここでの許容範囲は、ウエハ上に所望のパタンを形成できるか否かを示す範囲である。例えば、回路パタンの形状が円形状の場合、特徴量差がNILSの差であれば、着目エッジ特徴量Exと接続エッジ特徴量Eyとの差が所定範囲内の時にウエハ上に所望の円形状が形成できると判断される。判定部16は、SRAF31を変更する必要があるか否かの判定結果を、SRAF変更部17に送る。
特徴量差や指標値が許容範囲内でなければ(ステップS160、No)、SRAF変更部17は、特徴量差や指標値が許容範囲内に収まるようSRAF31を変更する。換言すると、SRAF変更部17は、特徴量間の関係が、基板上に形成する回路パタンの形状に応じた関係を有するようSRAF31を補正する。SRAF変更部17は、例えば特徴量差が小さくなるようSRAF31を変更する。これにより、SRAF変更部17は、ウエハ上に所望のパタンを形成できるようSRAF31を変更する。具体的には、SRAF変更部17は、SRAF31の変更処理として、SRAF31の移動(位置調整)、サイズ変更、SRAF31の追加、削除などを行う(ステップS170)。
図5は、SRAFの変更処理を説明するための図である。図5の(a)では、SRAF31をSRAF32Aの位置に変更する処理を示し、図5の(b)では、SRAF31をSRAF32Bの大きさに変更する処理を示している。なお、SRAF31のサイズ調整としては、SRAF31が小さくなるよう変更する場合に限らず、SRAF31が大きくなるよう変更してもよい。
また、図5の(c)では、SRAF31に加えてSRAF31Cを追加する処理を示し、図5(d)では、SRAF31をパタン面内で回転させる処理を示し、図5の(e)では、SRAF31を削除する処理を示している。
また、図5の(f)では、SRAF31を長方形のSRAF32Fに変更する処理を示し、図5の(g)では、SRAF31を階段形状のSRAF32Gに変更する処理を示している。なお、SRAF31のパタン形状を変更する処理としては、SRAF31をSRAF32FやSRAF32Gに変更する場合に限らず何れの形状に変更してもよい。
ここで、SRAF31の変更結果について説明する。図6は、SRAFを変更しない場合の輪郭データの一例を示す図であり、図7は、本実施の形態のSRAF変更処理を行った場合の輪郭データの一例を示す図である。図6および図7に示す輪郭データ40,50は、図4に示した設計パタン20のリソ後パタンの輪郭(シミュレーション結果)を示している。
ここでは、図4に示した設計パタン20(リソターゲット)が85nmの正方形(40nmロジックデバイスの一部)であり、着目エッジEaのシミュレーションCD(寸法)と接続エッジEbのシミュレーションCDとが5%以内の歪み率であることが許容範囲であると定義した場合について説明する。
歪み率などの指標値は、例えば式(1)によって示すことができる。なお、ここでは着目エッジEaのシミュレーションCD(着目エッジCD41a,51a)を「SimCD」とし、着目エッジEaの設計パタン(設計パタン20の横辺)のCDを「TCD」としている。また、接続エッジEbのシミュレーションCD(接続エッジCD41b,51b)を「ASimCD」とし、接続エッジEbの設計パタン(設計パタン20の縦辺)のCDを「ATCD」としている。
歪み率=|100−(SimCD/ASimCD)/(TCD/ATCD)|・・・(1)
歪み率=|100−(SimCD/ASimCD)/(TCD/ATCD)|・・・(1)
なお、ここでは「TCD」や「ATCD」を設計パタンのCDとしたが、「TCD」や「ATCD」をリソグラフィターゲットのCDとしてもよい。SRAF31を変更しない場合、TCD=ATCD=85nm、SimCD=96.7nm、ASimCD=87.7nmであった。上記式(1)を用いて歪み率を求めると、9.3%である。このように、SRAF31を変更しない場合、例えば輪郭データ40は図6に示すような楕円形状になる。
一方、パタン補正装置1によってSRAF31を変更すると、SimCD=93.2nm、ASimCD=90.9nmであった。上記式(1)を用いて歪み率を求めると、歪み率は2.5%となり、SRAF31を変更しない場合と比べて歪み率が大幅に改善した。このように、着目エッジ特徴量Exと接続エッジ特徴量Eyに基づいて、SRAF31を変更した場合、例えば輪郭データ50は図7に示すような略円形状になる。
なお、ここでは指標値の算出に着目エッジEaや接続エッジEbの設計パタンを用いたが、着目エッジEaや接続エッジEbのリソターゲット寸法を用いて指標値を算出してもよい。
SRAF変更部17が、特徴量差や指標値が許容範囲内に収まるようSRAF31を変更した後、パタン補正装置1は、SRAF31を変更した後の設計パタンデータを用いてステップS130〜S160の処理を繰り返す。具体的には、SRAF31を変更した後の設計パタンデータを用いて着目エッジ特徴量Exと接続エッジ特徴量Eyを抽出し、着目エッジ特徴量Exと接続エッジ特徴量Eyとが比較される。そして、特徴量差や指標値が許容範囲内にあるかが判定される。特徴量差や指標値が許容範囲内でなければ(ステップS160)、SRAF31の変更処理が行われる。パタン補正装置1は、特徴量差や指標値が許容範囲内となるまで、ステップS130〜S160の処理を繰り返す。特徴量差や指標値が許容範囲内となれば、パタン補正装置1は、出力部18からSRAF31を変更した設計パタンデータを出力する。出力部18から出力された設計パタンデータは、OPC装置などによってOPC処理される。
歪み率を改善する前のパタンデータ(SRAF31を配置した設計パタンデータ)を用いて、OPCを実施すると、最終的なシミュレーション像が所望のリソターゲット(設計寸法)±1nmの寸法に収まるまでに17回の繰り返し計算(OPC処理)が必要となる。一方、パタン補正装置1がパタン補正(SRAF31を変更)したパタンデータ(歪み率を改善した後のパタン)を用いてOPCを実施すると、最終的なシミュレーション像が所望のリソターゲット±1nmの寸法に収まるまでに10回の繰り返し計算でよい。OPCの処理に必要な時間は、前記繰り返し計算に依存する部分が大きいので、SRAF31を変更して歪み率を低減させておくことによって、マスクデータの作成を短時間行うことが可能となる。また、SRAF31を変更して歪み率を低減させておくことにより、プロセスばらつきを考慮した際の寸法変動量が、SRAF31を変更しない場合の15.3nmからSRAF31を変更した場合の11.4nmまで低減することが分かった。
なお、本実施の形態では、直接設計パタンデータ(リソターゲット)にSRAF31を配置して特徴量(着目エッジ特徴量Exや接続エッジ特徴量Ey)を算出しているが、設計パタンデータをそのまま用いても特徴量を算出できない場合がある。この場合は、設計パタンデータを一律で大きくしたり小さくしたりする補正処理をした後に特徴量を算出する。
図8は、特徴量を算出する前に設計パタンデータを補正する場合のパタン補正の処理手順を詳細に示すフローチャートである。なお、図8に示す処理のうち図3で説明した処理と同様の処理についてはその説明を省略する。
入力部11へは、設計パタンデータが入力される(ステップS210)。入力部11は、入力した設計パタンデータをSRAF配置部12に送る。SRAF配置部12は、入力部11から送られてきた設計パタンデータにSRAF31を配置する(ステップS220)。
この後、設計パタンデータ(リソターゲット)を一律で大きくしたり小さくしたりする補正処理が行われる。この設計パタンデータを補正する処理は、パタン補正装置1のSRAF配置部12などが行ってもよいし、他の装置(OPC装置など)が行ってもよい。設計パタンデータを補正する処理は、例えば数回の簡易なOPCが繰り返されることによって行なわれる。また、設計パタンデータを補正する処理としては、設計パタンデータに一律でバイアス処理を行って設計パタンデータを一律で大きくしたり小さくしたりしてもよい(ステップS230)。この後、図3で説明した特徴量の算出処理などが行われる(ステップS240〜S280)。なお、図8のステップS240〜S280の処理が、図3のステップS130〜S170の処理に対応している。
また、本実施の形態では、着目エッジ特徴量Exや接続エッジ特徴量Eyを1回算出した後、OPC処理を行う場合について説明したが、特徴量の算出処理とOPC処理とを2回以上繰り返してもよい。
図9は、特徴量の算出処理とOPC処理とを複数回繰り返す場合のパタン補正の処理手順を示すフローチャートである。なお、図9に示す処理のうち図2で説明した処理と同様の処理についてはその説明を省略する。
入力部11へは、設計パタンデータが入力される(ステップS310)。SRAF配置部12は、入力部11に入力された設計パタンデータにSRAF31を配置する(ステップS320)。
この後、1回目の特徴量算出・調整処理(A1)として、着目エッジ特徴量Exと接続エッジ特徴量Eyの算出や、特徴量の比較結果に基づくSRAF31の調整処理などが行われる(ステップS330)。そして、SRAF31の位置などが調整された後に1回目のOPC処理(C1)が行われる(ステップS340)。
さらに、2回目の特徴量算出・調整処理(A2)として、着目エッジ特徴量Exと接続エッジ特徴量Eyの算出や、特徴量の比較結果に基づくSRAF31の調整処理などが行われる(ステップS350)。そして、SRAF31の位置などが調整された後に2回目のOPC処理(C2)が行われ(ステップS360)、マスクデータが決定される(ステップS370)。なお、図9では、特徴量の算出処理とOPC処理とを2回繰り返す場合について説明したが、特徴量の算出処理とOPC処理とを複数回繰り返してもよい。
パタン補正装置1がSRAF31を変更してマスクデータが決定した後、このマスクデータを用いてフォトマスクが作製される。そして、ウェハプロセスに作製したフォトマスクを用いて半導体デバイスなどの半導体装置(半導体集積回路)が製造される。具体的には、露光装置がSRAF31の変更されたフォトマスクを用いてウエハへの露光処理を行い、その後、ウエハの現像処理、エッチング処理を行う。換言すると、リソグラフィ工程で転写により形成したレジストパターンでマスク材を加工し、さらにパターンニングされたマスク材を使用して被加工膜をエッチングによりパターンニングする。半導体装置を製造する際には、上述した露光処理、現像処理、エッチング処理がレイヤ毎に繰り返される。
図10は、パタン補正装置のハードウェア構成を示す図である。パタン補正装置1は、半導体装置製造工程の露光処理に用いるフォトマスクの設計パタンデータに配置するSRAF31を変更(パタン補正)するコンピュータなどの装置であり、CPU(Central Processing Unit)91、ROM(Read Only Memory)92、RAM(Random Access Memory)93、表示部94、入力部95を有している。パタン補正装置1では、これらのCPU91、ROM92、RAM93、表示部94、入力部95がバスラインを介して接続されている。
CPU91は、パタンの補正(SRAF31の変更)を行うコンピュータプログラムであるパタン補正プログラム(パタン作成プログラム)97を用いて設計パタンデータのパタン補正を行う。表示部94は、液晶モニタなどの表示装置であり、CPU91からの指示に基づいて、設計パタンデータ、リソターゲット、SRAF31などを表示する。入力部95は、マウスやキーボードを備えて構成され、使用者から外部入力される指示情報(パタン補正に必要なパラメータ等)を入力する。入力部95へ入力された指示情報は、CPU91へ送られる。
パタン補正プログラム97は、ROM92内に格納されており、バスラインを介してRAM93へロードされる。CPU91はRAM93内にロードされたパタン補正プログラム97を実行する。具体的には、パタン補正装置1では、使用者による入力部95からの指示入力に従って、CPU91がROM92内からパタン補正プログラム97を読み出してRAM93内のプログラム格納領域に展開して各種処理を実行する。CPU91は、この各種処理に際して生じる各種データをRAM93内に形成されるデータ格納領域に一時的に記憶させておく。
なお、本実施の形態では、パタン補正装置1が設計パタンデータにSRAF31を配置する場合について説明したが、SRAF31の配置は他の装置が行ってもよい。この場合、パタン補正装置1は、SRAF配置部12を有していなくてもよい。入力部11へは、SRAF31を配置した設計パタンデータが入力され、SRAF31の配置された設計パタンデータを用いてSRAF31の変更が行われる。
また、本実施の形態では、SRAF31が矩形状である場合について説明したが、SRAF31は矩形以外の形状であってもよい。また、予め種々のテストパタンを用いて、設計パタンデータ毎に適切なSRAF31の位置や形状などを算出しておき、算出したSRAF31の位置や形状などをデータベースに登録しておいてもよい。この場合、データベースに登録しておいたSRAF31の位置や形状などを用いて、設計パタンデータに応じた適切なSRAF31の変更が行われる。
このように実施の形態によれば、着目エッジ特徴量Exと接続エッジ特徴量Eyとの特徴量差が予め決められたスペックの範囲内となるようSRAF31を調整することによって、ウエハ上に所望のパタンを形成できるようSRAF31を変更するので、ウエハ上に形成するパタンの形状に応じた適切な位置にSRAF31を配置することが可能になる。
また、OPC処理やTATを短縮することが可能になるとともに、プロセスマージンを拡大させることが可能となる。
また、OPC処理やTATを短縮することが可能になるとともに、プロセスマージンを拡大させることが可能となる。
また、式(1)などによって定義された歪み率を、SRAF31を変更するか否かを判定するための指標値としているので、SRAF31を変更するか否かを容易に判定することが可能となる。
また、SRAF31を補正する処理は、SRAF31の大きさを変更する処理、SRAF31の位置を変更する処理、SRAF31の形状を変更する処理、SRAF31を追加する処理およびSRAF31を削除する処理の少なくとも1つなので、SRAF31の変更を容易に行うことが可能となる。
また、特徴量を算出する前に予め設計パタンデータをOPCなどによって補正しておくので、設計パタンデータのパタンサイズによらず設計パタンデータをそのまま用いて特徴量を算出することが可能となる。また、特徴量の算出処理とOPC処理とを複数回繰り返すので、特徴量の算出処理が1回の場合よりも、適切にSRAF31を補正することが可能となる。
1 パタン補正装置、13 着目エッジ特徴量算出部、14 接続エッジ特徴量算出部、15 特徴量比較部、16 判定部、17 SRAF変更部、20 設計パタン、31,32A〜32G SRAF、Ea 着目エッジ、Eb 接続エッジ。
Claims (5)
- 基板上に形成する回路パタンに対応し且つ補助パタンが配置されたパタンデータから、前記補助パタンの影響を受けるパタンの第1のパタンエッジの特徴量を第1のパタンエッジ特徴量として算出する第1の算出ステップと、
前記第1のパタンエッジに接続する第2のパタンエッジの特徴量を第2のパタンエッジ特徴量として算出する第2の算出ステップと、
前記第1の特徴量と前記第2の特徴量とを比較して、前記第1の特徴量と前記第2の特徴量との間の特徴量間の関係が、前記回路パタンに応じた所望の関係を有しているか否かを判定する判定ステップと、
前記特徴量間の関係が、前記回路パタンの形状に応じた関係を有していない場合に、前記特徴量間の関係が前記回路パタンの形状に応じた関係を有するよう前記補助パタンを配置する配置ステップと、
を含むことを特徴とするパタン作成方法。 - 前記第1の特徴量および前記第2の特徴量は、それぞれ前記第1のパタンエッジに垂直な方向のパタン寸法である第1のパタン寸法および前記第2のパタンエッジに垂直な方向のパタン寸法である第2のパタン寸法であり、
前記特徴量の関係は、前記パタンデータ上での第1のパタン寸法と第2のパタン寸法との比率と、前記パタンデータを用いたシミュレーションで算出したシミュレーション結果としての第1のパタン寸法と第2のパタン寸法との比率と、で定義されるパタンの歪み率であることを特徴とする請求項1に記載のパタン作成方法。 - 前記補助パタンを配置する処理は、前記補助パタンの大きさを変更する処理、前記補助パタンの位置を変更する処理、前記補助パタンの形状を変更する処理、前記補助パタンを追加する処理および前記補助パタンを削除する処理の少なくとも1つを含むことを特徴とする請求項1または2に記載のパタン作成方法。
- 基板上に形成する回路パタンに対応し且つ補助パタンが配置されたパタンデータから、前記補助パタンの影響を受けるパタンの第1のパタンエッジの特徴量を第1のパタンエッジ特徴量として算出する第1の算出テップと、
前記第1のパタンエッジに接続する第2のパタンエッジの特徴量を第2のパタンエッジ特徴量として算出する第2の算出ステップと、
前記第1の特徴量と前記第2の特徴量とを比較して、前記第1の特徴量と前記第2の特徴量との間の特徴量間の関係が、前記回路パタンの形状に応じた関係を有しているか否かを判定する判定ステップと、
前記特徴量間の関係が、前記回路パタンの形状に応じた関係を有していない場合に、前記特徴量間の関係が前記回路パタンの形状に応じた関係を有するよう前記補助パタンを配置する配置ステップと、
をコンピュータに実行させることを特徴とするパタン作成プログラム。 - 基板上に形成する回路パタンに対応し且つ補助パタンが配置されたパタンデータから、前記補助パタンの影響を受けるパタンの第1のパタンエッジの特徴量を第1のパタンエッジ特徴量として算出する第1の算出ステップと、
前記第1のパタンエッジに接続する第2のパタンエッジの特徴量を第2のパタンエッジ特徴量として算出する第2の算出ステップと、
前記第1の特徴量と前記第2の特徴量とを比較して、前記第1の特徴量と前記第2の特徴量との間の特徴量間の関係が、前記回路パタンの形状に応じた関係を有しているか否かを判定する判定ステップと、
前記特徴量間の関係が、前記回路パタンの形状に応じた関係を有していない場合に、前記特徴量間の関係が前記回路パタンの形状に応じた関係を有するよう前記補助パタンを配置する配置ステップと、
配置された前記補助パタンを用いてフォトマスクを作製するマスク作製ステップと、
前記フォトマスクを用いて半導体デバイスを作製するデバイス作製ステップと、
を含むことを特徴とする半導体デバイスの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009175700A JP2011028120A (ja) | 2009-07-28 | 2009-07-28 | パタン作成方法、パタン作成プログラムおよび半導体デバイスの製造方法 |
US12/843,314 US20110029938A1 (en) | 2009-07-28 | 2010-07-26 | Pattern creating method, computer program product, and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009175700A JP2011028120A (ja) | 2009-07-28 | 2009-07-28 | パタン作成方法、パタン作成プログラムおよび半導体デバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011028120A true JP2011028120A (ja) | 2011-02-10 |
Family
ID=43528181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009175700A Abandoned JP2011028120A (ja) | 2009-07-28 | 2009-07-28 | パタン作成方法、パタン作成プログラムおよび半導体デバイスの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110029938A1 (ja) |
JP (1) | JP2011028120A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5450262B2 (ja) | 2010-05-28 | 2014-03-26 | 株式会社東芝 | 補助パターン配置方法、プログラムおよびデバイス製造方法 |
CN102654729B (zh) * | 2012-04-06 | 2014-06-25 | 北京理工大学 | 带辅助线条的双层衰减相移接触孔掩模衍射场的计算方法 |
US8631360B2 (en) * | 2012-04-17 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methodology of optical proximity correction optimization |
US10616045B2 (en) * | 2016-12-22 | 2020-04-07 | Nicira, Inc. | Migration of centralized routing components of logical router |
CN114488681B (zh) * | 2022-04-01 | 2022-07-19 | 合肥晶合集成电路股份有限公司 | 光学临近修正方法及装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5242770A (en) * | 1992-01-16 | 1993-09-07 | Microunity Systems Engineering, Inc. | Mask for photolithography |
US5821014A (en) * | 1997-02-28 | 1998-10-13 | Microunity Systems Engineering, Inc. | Optical proximity correction method for intermediate-pitch features using sub-resolution scattering bars on a mask |
US7107573B2 (en) * | 2002-04-23 | 2006-09-12 | Canon Kabushiki Kaisha | Method for setting mask pattern and illumination condition |
DE10230532B4 (de) * | 2002-07-05 | 2007-03-08 | Infineon Technologies Ag | Verfahren zum Bestimmen des Aufbaus einer Maske zum Mikrostrukturieren von Halbleitersubstraten mittels Fotolithographie |
US7266800B2 (en) * | 2004-06-04 | 2007-09-04 | Invarium, Inc. | Method and system for designing manufacturable patterns that account for the pattern- and position-dependent nature of patterning processes |
KR100807083B1 (ko) * | 2006-08-11 | 2008-02-25 | 동부일렉트로닉스 주식회사 | 컨택홀 형성을 위한 마스크, 마스크 제작 방법 및 상기마스크를 이용한 플래시 메모리 소자 제조 방법 |
US20090191468A1 (en) * | 2008-01-29 | 2009-07-30 | International Business Machines Corporation | Contact Level Mask Layouts By Introducing Anisotropic Sub-Resolution Assist Features |
-
2009
- 2009-07-28 JP JP2009175700A patent/JP2011028120A/ja not_active Abandoned
-
2010
- 2010-07-26 US US12/843,314 patent/US20110029938A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20110029938A1 (en) | 2011-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5289343B2 (ja) | 露光量決定方法、半導体装置の製造方法、露光量決定プログラムおよび露光量決定装置 | |
CN110456610B (zh) | 优化通孔层工艺窗口的辅助图形及方法 | |
US20060033049A1 (en) | Design pattern data preparing method, mask pattern data preparing method, mask manufacturing method, semiconductor device manufacturing method, and program recording medium | |
TWI416248B (zh) | Mask pattern correction program and mask pattern correction system | |
JP5677356B2 (ja) | マスクパターンの生成方法 | |
JP2011145564A (ja) | マスクパターン生成方法、半導体装置の製造方法およびマスクパターン生成プログラム | |
JP2002323748A (ja) | マスクおよびその形成方法 | |
JP2011028120A (ja) | パタン作成方法、パタン作成プログラムおよび半導体デバイスの製造方法 | |
JP2010016044A (ja) | 設計レイアウトデータ作成方法および半導体装置の製造方法 | |
JP2005338650A (ja) | パターンのデータ作成方法、及びパターン検証手法 | |
US20080320435A1 (en) | Optical proximity correction improvement by fracturing after pre-optical proximity correction | |
JP2006276491A (ja) | マスクパターン補正方法、及びフォトマスク作製方法 | |
US8443309B2 (en) | Multifeature test pattern for optical proximity correction model verification | |
JP2009042275A (ja) | プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法 | |
JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
JP5356089B2 (ja) | エッチング近接効果補正モデルの作成方法、エッチング近接効果補正モデル、マスクパターンの補正方法、フォトマスク、半導体装置の製造方法、および半導体装置 | |
JP2004279950A (ja) | フォトマスクとその製造方法および半導体集積回路とその製造方法 | |
US20100064274A1 (en) | Proximity correction method and system | |
US8146022B2 (en) | Mask pattern data generation method, mask manufacturing method, semiconductor device manufacturing method, and pattern data generation program | |
JP2004040039A (ja) | 露光方法の選択方法 | |
US20090235224A1 (en) | Method for Processing Optical Proximity Correction | |
JP2008235553A (ja) | パターン作成方法、パターン検証方法およびプログラム | |
KR20090072670A (ko) | 노광마스크 형성방법 및 이를 이용한 반도체소자 형성방법 | |
JP2011197304A (ja) | マスクデータ作成方法、リソグラフィ用マスクの製造方法、半導体装置の製造方法およびフレア補正プログラム | |
JP2004212482A (ja) | フォトマスクの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110912 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20120518 |