JP2004279950A - フォトマスクとその製造方法および半導体集積回路とその製造方法 - Google Patents
フォトマスクとその製造方法および半導体集積回路とその製造方法 Download PDFInfo
- Publication number
- JP2004279950A JP2004279950A JP2003074215A JP2003074215A JP2004279950A JP 2004279950 A JP2004279950 A JP 2004279950A JP 2003074215 A JP2003074215 A JP 2003074215A JP 2003074215 A JP2003074215 A JP 2003074215A JP 2004279950 A JP2004279950 A JP 2004279950A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- small section
- pattern data
- photomask
- correction amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【解決手段】分割処理部24は、フォトマスク用のパターンデータを所定の形状の小区画に分割する。第一補正量算出処理部26は、係数情報格納部23aより影響度係数情報を参照して、式(1)の係数Aを含む項を計算することで、小区画におけるローディング効果補正量を算出する。補正量算出処理部27は、算出したローディング効果補正量と、プロセスリサイズ量とを加算して、該小区画のパターンデータ補正量を算出する。補正処理部28は、小区画毎に算出したパターンデータ補正量を用いて、小区画毎にパターンデータを補正する。
【選択図】 図2
Description
【発明の属する技術分野】
この発明は、コンピュータシステムに係わり、特にパターンデータを用いて製造されたフォトマスクとその製造方法および半導体集積回路とその製造方法に関するものである。
【0002】
【従来の技術】
従来より、フォトマスクの製造過程においては、リソグラフィやエッチング等のパターン形成プロセスが行なわれている。
(1)リソグラフィにより回路パターンの描画、現像を行なう場合、当該回路パターンの描画装置や、フォトマスクの製造に利用する現像装置やエッチング装置に固有の特性、使用するレジストと現像液の組み合わせ、現像条件等により、描画・現像後のパターンが、描画前の設計データ上のパターンに比較してパターン形状に誤差を生ずることが多々ある。
(2)また、エッチングの過程で生ずる寸法変動は、パターンの疎密差が大きくなるにつれて増大する。
【0003】
上記の(1)のパターン形状の誤差、(2)の寸法変動は、リソグラフィのプロセスの改善やエッチング条件の改善のみで対処することは困難である。このため、上記の問題は一般にレイアウトパターンに補正を施すことで対処している。(1)の描画・現像に伴うパターン形状の誤差の補正は、一般に「プロセスリサイズ」と称し、(2)のエッチングの過程で生ずる寸法変動の補正は、一般に「ローディング効果補正」と称する。
【0004】
ここで、「プロセスリサイズ」について更に説明すると、パターンの描画、現像のプロセスにて発生するパターンの拡大・縮小・変形等を相殺するために、描画前の設計データ上のパターンを一定の幅だけ拡大あるいは縮小させて補正することである。その補正量(幅)は、描画装置、レジスト、現像装置、現像条件、エッチング装置、エッチング条件、レジスト剥膜装置、レジスト剥膜条件を定義する工程フローにより予め定まる。
【0005】
また、「ローディング効果」について更に説明すると、ドライエッチング工程において、レジストがポジ型レジストの場合、フォトマスクブランクスに形成すべきパターンが疎な領域にはエッチングに必要な活性種が必要以上に多く供給され、逆に、フォトマスクブランクスに形成すべきパターンが密な領域ではエッチングに必要とされる活性種の供給量が不足する現象である。その結果、パターンの密度に依存して所望寸法のパターンが得られなくなる。すなわち、フォトマスクブランクスに形成すべきパターンが疎な領域では、ドライエッチングにより形成されたパターンの寸法が所望のパターン寸法(基になるパターンデータで定まる寸法)より大きくなり、フォトマスクブランクスに形成すべきパターンが密な領域では、ドライエッチングにより形成されたパターンの寸法が所望のパターン寸法より小さくなる。これを補正するのが「ローディング効果補正」である。
尚、従来技術として、描画パターンの変更要求などに対して、計算処理時間やデータ量の増大を招くことなく迅速に対応することができる技術(特許文献1)や、エッチング後のパターンの寸法精度を向上し、設計データにより近い寸法のパターンを形成する技術(特許文献2)が公開されている。
また、本願出願人は、本願発明の関連技術を既に特許出願済み(特願2001−309151)である。
【0006】
【特許文献1】
特開平5−13311号公報
【特許文献2】
特開平11−154635号公報
【0007】
【発明が解決しようとする課題】
ここで、従来においては、「プロセスリサイズ」や「ローディング効果補正」の方式によって、パターン描画、現像の際に生じるパターン形状の誤差や、エッチングの過程で生じる寸法変動が決まることとなる。
【0008】
本発明は、上記の問題点に鑑みてなされたもので、パターン描画、現像の際に生じるパターン形状の誤差や、エッチングの過程で生じる寸法変動を小さくしたフォトマスクとその製造方法および、当該フォトマスクを用いた半導体集積回路とその製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
この発明は、上述した課題を解決すべくなされたもので、フォトマスク用のパターンデータを所定の形状の小区画に分割するステップと、前記小区画毎に、該小区画の面積に占める、プロセスリサイズ量で補正したパターンの面積の割合である面積密度を算出するステップと、前記小区画毎に、該小区画および該小区画の周辺の小区画が、該小区画へ与えるローディング効果の影響度係数を定める影響度係数情報を参照して、該小区画および周辺の小区画の前記面積密度と前記影響度係数を積算して積算値を求め、該積算値を全て加算した加算値に所定の係数を乗算することで、該小区画におけるローディング効果補正量を算出するステップと、該小区画において、算出した前記ローディング効果補正量と、前記プロセスリサイズ量とを加算して、該小区画のパターンデータ補正量を算出するステップと、前記小区画毎の前記パターンデータ補正量を用いて、前記小区画毎に前記パターンデータを補正するステップと、当該補正したパターンデータが示すパターンを、透明基板上に少なくともパターン形成層とレジスト層を形成したフォトマスクブランクスに描画するステップと、そのフォトマスクブランクスを現像するステップと、前記フォトマスクブランクスの前記レジスト層が現像によって取り除かれた部分の前記パターン形成層をエッチングするステップと、エッチング後のフォトマスクブランクスのレジスト層を剥膜するステップとを有するフォトマスク製造方法を用いて製造されたフォトマスクである。
【0010】
また本発明は、フォトマスク用のパターンデータを所定の形状の小区画に分割するステップと、前記小区画毎に、該小区画の面積に占める、プロセスリサイズ量で補正したパターンの面積の割合である面積密度を算出するステップと、前記小区画毎に、該小区画および該小区画の周辺の小区画が、該小区画へ与えるローディング効果の影響度係数を定める影響度係数情報を参照して、該小区画および周辺の小区画の前記面積密度と前記影響度係数を積算して積算値を求め、該積算値を全て加算した加算値に所定の係数を乗算することで、該小区画におけるローディング効果補正量を算出するステップと、該小区画において、算出した前記ローディング効果補正量と、前記プロセスリサイズ量とを加算して、該小区画のパターンデータ補正量を算出するステップと、前記小区画毎の前記パターンデータ補正量を用いて、前記小区画毎に前記パターンデータを補正するステップと、当該補正したパターンデータが示すパターンを、透明基板上に少なくともパターン形成層とレジスト層を形成したフォトマスクブランクスに描画するステップと、そのフォトマスクブランクスを現像するステップと、前記フォトマスクブランクスの前記レジスト層が現像によって取り除かれた部分の前記パターン形成層をエッチングするステップと、エッチング後のフォトマスクブランクスのレジスト層を剥膜するステップとを有することを特徴とするフォトマスク製造方法である。
【0011】
また本発明は、上述のフォトマスク製造方法により製造されたフォトマスクを介してレジスト層と被加工層を表面に形成した基板上に光を照射する過程を有することを特徴とする半導体集積回路の製造方法である。
【0012】
また本発明は、上述の製造方法を用いて製造された半導体集積回路である。
【0013】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明する。ただし、以下の実施の形態は特許請求の範囲に記載された発明を限定するものではなく、また実施の形態の中で説明されている特徴の組み合わせのすべてが発明の解決手段に必要であるとは限らない。
まず、本発明の一実施形態におけるパターンデータ補正装置を具備するパターン描画装置の概略構成について図を用いて説明する。
【0014】
図1は、本発明の一実施形態によるパターンデータ補正装置を具備するパターン描画装置の概略構成を示すブロック図である。この図において符号10は、フォトマスクブランクス12へパターンデータを描画してパターン描画済みのフォトマスクブランクス13を製造するパターン描画部11と、上述したプロセスリサイズやローディング効果を考慮したパターンデータの補正を行うパターンデータ補正装置14とを少なくとも具備するパターン描画装置である。尚フォトマスクブランクスは石英などの透明基板にパターン形成層(例えば遮光層(金属の薄い膜。例えばクロム(Cr)など))とレジスト層(光や電子線を照射する事により、現像液への溶解性が変化する材料)を形成したものである。
【0015】
図1に示すように、パターン描画装置10のパターン描画部11は、パターンデータ補正装置14が出力する補正後のパターンデータをフォトマスクブランクス12へ描画して、パターン描画済みのフォトマスクブランクス13を製造する。尚、パターン描画部11は、パターン描画済みのフォトマスクブランクス13を製造する為の装置であればよく、機種や台数は任意でよい。また、図示するようにパターン描画装置10が、パターンデータ補正装置14を具備する構成に限らず、補正後のパターンデータを授受できる構成であればよい。
【0016】
次に、本発明の一実施形態におけるパターンデータ補正装置14の内部構成について図を用いて説明する。
図2は、本発明の一実施形態によるパターンデータ補正装置14の概略構成を示すブロック図である。この図において符号21は、パターンデータ補正装置14内のデータを制御する制御部である。22は、フォトマスクブランクス12へ描画するパターンデータおよびプロセスリサイズ量を特定するための工程フロー情報が入力される入力処理部である。尚、入力処理部22は、パターンデータが記録媒体を介して入力される場合は記録媒体読取機能を具備してもよく、ネットワーク経由でパターンデータを受信する機能を具備してもよい。
【0017】
23は、パターンデータの補正処理を行う為の種々の情報を格納する格納部である。ここで、格納部23が具備する係数情報格納部23aとプロセスリサイズ情報格納部23bついて図を用いて説明する。
まず、係数情報格納部23aについて説明する。図3は、本発明の一実施形態における係数情報格納部23aの構成例および影響度係数パターン例を示す図である。図3(a)に示すように、影響度係数パターン1、影響度係数パターン2、影響度係数パターン3、…と種々の影響度係数パターンが格納されている。また、影響度係数パターン例を図3(b)に示す。図に示すように、ローディング効果補正量を求める小区画を中心に、該小区画の影響度係数を“100”として、周辺の小区画の影響度係数を定義している。尚、この影響度係数パターンは、描画装置の機種や、小区画の分割方法などにより変更して好適である。
【0018】
次に、プロセスリサイズ情報格納部23bについて説明する。図4は、本発明の一実施形態におけるプロセスリサイズ情報格納部23bの構成例を示す図である。図4に示すように、入力処理部22に入力される工程フロー情報で特定される工程フローを識別する情報である工程フロー1、工程フロー2、工程フロー3、…毎に、プロセスリサイズ量1、プロセスリサイズ量2、プロセスリサイズ量3、…が定められている。尚、工程フロー情報とは、プロセスリサイズ量を決める要素となる情報である、フォトマスクブランクス12の材料情報、現像条件情報、エッチング条件情報、パターン描画部11の機種情報などを含む。
以上に示すように、格納部23は、係数情報格納部23aとプロセスリサイズ情報格納部23bを具備し、種々の情報を格納する。
【0019】
24は、入力処理部22より入力されたパターンデータを所定の形状の小区画に分割する分割処理部である。例えば、図6に示すような多数の小区画へ分割する。尚、図6は、フォトマスクブランクス12に描画されるパターンの一部であり、小区画Aについてローディング効果の影響を考慮する際の周辺の小区画数について具体例を示す図である。25は、分割処理部24が分割した小区画毎に、該小区画の面積に占める、プロセスリサイズ量で補正したパターンの面積の割合である面積密度を算出する面積密度算出処理部である。
【0020】
26は、係数情報格納部23aより図3(b)に示した影響度係数パターン1(影響度係数情報)を参照して、例えば、図6に示す範囲において、小区画Aおよび周辺の小区画の面積密度と影響度係数を積算して積算値を求め、該積算値を全て加算した加算値に所定の係数を乗算することで、小区画Aにおけるローディング効果補正量を算出する第一補正量算出処理部である。27は、小区画Aにおいて、第一補正量算出処理部26が算出したローディング効果補正量と、プロセスリサイズ量とを加算して、小区画Aのパターンデータ補正量を算出する補正量算出処理部である。
【0021】
ここで、図6に示す、各小区画について、縦軸方向に1、2、…、i、…C(Cは任意の整数であり図6ではC=7)とし、横軸方向に1、2、…、j、…Cとした場合に、座標i、jにおける面積密度をX(i,j)、影響度係数パターン1で定まる影響度係数をD(i,j)とすると、小区画Aのパターンデータ補正量は下記の式(1)で求まる
【数1】
ただし、式(1)のAは、第一補正量算出処理部26が計算する際に用いる所定の係数であり、小区画A周辺の小区画の面積密度X(i,j)と影響度係数D(i,j)を積算して積算値を求め、該積算値を全て加算した加算値をローディング効果補正量(距離)へ変換するための係数である。
【0022】
28は、第一補正量算出処理部26および補正量算出処理部27が式(1)を用いて小区画毎に算出したパターンデータ補正量を用いて、小区画毎にパターンデータを補正する補正処理部である。図7(a)にパターンデータの補正例を示す。図7(a)に示すように、各小区画毎に、パターンデータ補正量が違う。29は、パターン描画部11へ補正後のパターンデータを出力する出力処理部である。
【0023】
また、ここで、面積密度算出処理部25がプロセスリサイズ量を考慮した面積密度X(i,j)を算出する方法の一例について図を用いて以下に示す。
図7(b)に示すように、小区画70にパターン面積Sのパターン71がある場合に、面積密度算出処理部25は、パターン71の周囲長Lを算出(L=L1+L2+L3+L4+L5)する。次に、プロセスリサイズ量がeとすると、面積密度算出処理部25は、パターン71に対してプロセスリサイズ量を補正した場合の補正面積を以下の式(2)により求める。
補正面積=L*e … (2)
【0024】
次に、面積密度算出処理部25は、補正前のパターン面積Sと補正面積との差を用いて、プロセスリサイズ量を補正した面積密度を以下の式(3)により算出する。
面積密度=(S+補正面積)/小区画の面積 … (3)
以上に示したように、面積密度算出処理部25が、面積密度を求める過程で、周囲長Lとプロセスリサイズ量eを用いて、近似的なプロセスリサイズ量の補正による補正面積を簡便に求めることで、パターンデータ補正装置14の面積計算による処理負荷を大幅に軽減することができる。
【0025】
尚、図2に示した各処理部は専用のハードウェアにより実現されるものであってもよく、また、各処理部はメモリおよびCPU(中央演算装置)により構成され、各処理部の機能を実現する為のプログラムをメモリにロードして実行することによりその機能を実現させるものであってもよい。
また、上記メモリは、ハードディスク装置や光磁気ディスク装置、フラッシュメモリ等の不揮発性のメモリや、CD−ROM等の読み出しのみが可能な記録媒体、RAM(Random Access Memory)のような揮発性のメモリ、あるいはこれらの組み合わせによるコンピュータ読み取り、書き込み可能な記録媒体より構成されるものとする。
【0026】
次に、上述したパターンデータ補正装置14の動作について説明する。
図5は、本発明の一実施形態によるパターンデータ補正装置14の動作を示すフロー図である。まず、パターンデータを入力処理部22へ入力する(ステップS10)。この際、プロセスリサイズ量を定める工程フロー情報も入力する。次に、分割処理部24は、入力処理部22より入力されたパターンデータを図6に示した小区画に分割する(ステップS11)。
【0027】
次に、面積密度算出処理部25は、分割処理部24が分割した小区画毎に、該小区画の面積に占める、プロセスリサイズ量で補正したパターンの面積の割合である面積密度を算出する(ステップS12)。次に、第一補正量算出処理部26は、式(1)の係数Aを含む項を計算することでローディング効果補正量を算出する(ステップS13)。次に、補正量算出処理部27は、各小区画において、第一補正量算出処理部26が算出したローディング効果補正量と、プロセスリサイズ量とを加算して、該小区画のパターンデータ補正量を算出する(ステップS14)。
【0028】
次に、補正処理部28は、第一補正量算出処理部26および補正量算出処理部27が式(1)を用いて小区画毎に算出したパターンデータ補正量を用いて、小区画毎にパターンデータを補正する(ステップS15)。
以上に示したように、パターンデータ補正装置14は、プロセスリサイズ量およびローディング効果補正量を考慮したパターンデータの補正を行うことができる。このローディング効果補正量を考慮しない場合はエッチングの過程で生じる寸法変動が20nm以上あったが、ローディング効果補正量を考慮することで、数nmまで寸法変動を抑制することができる。
【0029】
尚、分割処理部24が分割する小区画の大きさは、パターン描画装置10がフォトマスクブランクス12へ一度で描画する単位であるフィールドサイズと同じもしくは整数倍が好ましい。
【0030】
次に、パターン描画済みのフォトマスクが製造されるまでの工程を図8を用いて説明する。
図8はフォトマスクが製造されるまでの工程を示す図である。
まず、パターン描画装置10のパターン描画部はパターンデータ補正装置14から受付けた補正後のパターンデータの示すパターンを、フォトマスクブランクス12に描画する。このパターンの描画は光(例えば、紫外線、g線、i線、Deep−UV線、エキシマレーザー光、X線など)や電子線などをパターンにあわせてフォトマスクブランクス12に照射することである。尚、光や電子線を照射した部分のフォトマスクブランクスのレジスト層が感光する。そして次に、現像工程において、レジスト層の感光した部分を取り除く。次にエッチング工程においてレジスト層が取り除かれた部分のパターン形成層を除去するエッチングを行い、さらに、レジスト剥膜工程においてフォトマスクブランクスに塗布されているレジスト層を剥膜することにより、フォトマスク15が製造される。なお現像工程とエッチング工程とレジスト剥膜工程はそれぞれの専用装置(現像装置、エッチング装置、レジスト剥膜装置)で行われる。また、このフォトマスクの製造工程はフォトマスクブランクスにポジ型レジストを用いた場合の工程を示しているが、ネガ型レジストを用いるようにしてもよい。
【0031】
そして製造されたフォトマスク15を用いて、シリコンウエハ基板に電子回路のパターンが転写される。なお電子回路のパターンの転写は半導体製造工場などで行われる。このパターン転写方法においては、例えば、まず被加工層を表面に形成したシリコンウエハ基板上にフォトレジスト層を設け、上述の製造したフォトマスク15を介して、光をパターンデータの示すパターンで照射する。そして、現像工程において、シリコンウエハ基板上の不必要な部分のフォトレジスト層を除去し、シリコンウエハ基板上にパターンニングされたフォトレジスト膜を形成させたのち、このパターンニングされたフォトレジスト膜をマスクとして被加工層をエッチング処理する。次いで、パターンニングされたフォトレジスト膜を除去する。これにより、フォトマスクのパターンが忠実にシリコンウエハ基板の表面の被加工層に転写される。
そしてシリコンウエハ基板上へのパターン転写が終了すると、その上に新たに別の被加工層を形成した後、上記と同様の処置を施す。これらの工程を反復することにより半導体集積回路が製造される。
【0032】
尚、図2において各種処理を行う処理部の機能を実現する為のプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより各処理を行っても良い。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。
また、「コンピュータシステム」とは、WWWシステムを利用している場合であれば、ホームページ提供環境(あるいは表示環境)も含むものとする。
【0033】
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発メモリ(RAM)のように、一定時間プログラムを保持しているものも含むものとする。
【0034】
また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク(通信網)や電話回線等の通信回線(通信線)のように情報を伝送する機能を有する媒体のことをいう。
また、上記プログラムは、前述した機能の一部を実現する為のものであっても良い。さらに、前述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル(差分プログラム)であっても良い。
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【0035】
【発明の効果】
以上説明したように本発明においては、フォトマスク用のパターンデータを所定の形状の小区画に分割するステップと、小区画毎に、該小区画の面積に占める、プロセスリサイズ量で補正したパターンの面積の割合である面積密度を算出するステップと、小区画毎に、該小区画および該小区画の周辺の小区画が、該小区画へ与えるローディング効果の影響度係数を定める影響度係数情報を参照して、該小区画および周辺の小区画の面積密度と影響度係数を積算して積算値を求め、該積算値を全て加算した加算値に所定の係数を乗算することで、該小区画におけるローディング効果補正量を算出するステップと、該小区画において、算出したローディング効果補正量と、プロセスリサイズ量とを加算して、該小区画のパターンデータ補正量を算出するステップと、小区画毎の前記パターンデータ補正量を用いて、小区画毎にパターンデータを補正するステップとを有するパターン補正方法により補正したパターンデータをフォトマスクブランクスに描画して製造したフォトマスクであり、上述のパターン補正方法はプロセスリサイズ量およびローディング効果補正量を考慮したパターンデータの補正を行うことができる方法である。これにより、パターン描画、現像の際に生じるパターン形状の誤差とエッチングの過程で生じる寸法変動を有効に抑制したフォトマスクを製造することができる。
【0036】
また、本発明においては、上記フォトマスク製造方法により製造されたフォトマスクを介してレジスト層と被加工層を表面に形成した基板上に光を照射して半導体集積回路を製造方法であるので、基板上にパターン形成を精度よく行うことができる。これにより、製造前の設計の段階で計画したパターンを忠実に再現した回路パターンを精度良く形成した半導体集積回路を製造する事ができる。
【図面の簡単な説明】
【図1】本発明の一実施形態によるパターンデータ補正装置を具備するパターン描画装置の概略構成を示すブロック図である。
【図2】本発明の一実施形態によるパターンデータ補正装置14の概略構成を示すブロック図である。
【図3】本発明の一実施形態における係数情報格納部23aの構成例および影響度係数パターン例を示す図である。
【図4】本発明の一実施形態におけるプロセスリサイズ情報格納部23bの構成例を示す図である。
【図5】本発明の一実施形態によるパターンデータ補正装置14の動作を示すフロー図である。
【図6】本発明の一実施形態におけるフォトマスクブランクス12に描画されるパターンの一部であり、小区画Aについてローディング効果の影響を考慮する際の周辺の小区画数について具体例を示す図である。
【図7】本発明の一実施形態によるパターンデータの補正例およびプロセスリサイズによる補正面積例を示す図である。
【図8】本発明の一実施形態によるフォトマスクが製造されるまでの工程を示す図である。
【符号の説明】
10 パターン描画装置
11 パターン描画部
12 フォトマスクブランクス
13 パターン描画済みのフォトマスクブランクス
14 パターンデータ補正装置
15 フォトマスク
21 制御部
22 入力処理部
23 格納部
23a 係数情報格納部
23b プロセスリサイズ情報格納部
24 分割処理部
25 面積密度算出処理部
26 第一補正量算出処理部
27 補正量算出処理部
28 補正処理部
29 出力処理部
Claims (4)
- フォトマスク用のパターンデータを所定の形状の小区画に分割するステップと、
前記小区画毎に、該小区画の面積に占める、プロセスリサイズ量で補正したパターンの面積の割合である面積密度を算出するステップと、
前記小区画毎に、該小区画および該小区画の周辺の小区画が、該小区画へ与えるローディング効果の影響度係数を定める影響度係数情報を参照して、該小区画および周辺の小区画の前記面積密度と前記影響度係数を積算して積算値を求め、該積算値を全て加算した加算値に所定の係数を乗算することで、該小区画におけるローディング効果補正量を算出するステップと、
該小区画において、算出した前記ローディング効果補正量と、前記プロセスリサイズ量とを加算して、該小区画のパターンデータ補正量を算出するステップと、
前記小区画毎の前記パターンデータ補正量を用いて、前記小区画毎に前記パターンデータを補正するステップと、
当該補正したパターンデータが示すパターンを、透明基板上に少なくともパターン形成層とレジスト層を形成したフォトマスクブランクスに描画するステップと、
そのフォトマスクブランクスを現像するステップと、
前記フォトマスクブランクスの前記レジスト層が現像によって取り除かれた部分の前記パターン形成層をエッチングするステップと、
エッチング後のフォトマスクブランクスのレジスト層を剥膜するステップと
を有するフォトマスク製造方法を用いて製造されたフォトマスク。 - フォトマスク用のパターンデータを所定の形状の小区画に分割するステップと、
前記小区画毎に、該小区画の面積に占める、プロセスリサイズ量で補正したパターンの面積の割合である面積密度を算出するステップと、
前記小区画毎に、該小区画および該小区画の周辺の小区画が、該小区画へ与えるローディング効果の影響度係数を定める影響度係数情報を参照して、該小区画および周辺の小区画の前記面積密度と前記影響度係数を積算して積算値を求め、該積算値を全て加算した加算値に所定の係数を乗算することで、該小区画におけるローディング効果補正量を算出するステップと、
該小区画において、算出した前記ローディング効果補正量と、前記プロセスリサイズ量とを加算して、該小区画のパターンデータ補正量を算出するステップと、
前記小区画毎の前記パターンデータ補正量を用いて、前記小区画毎に前記パターンデータを補正するステップと、
当該補正したパターンデータが示すパターンを、透明基板上に少なくともパターン形成層とレジスト層を形成したフォトマスクブランクスに描画するステップと、
そのフォトマスクブランクスを現像するステップと、
前記フォトマスクブランクスの前記レジスト層が現像によって取り除かれた部分の前記パターン形成層をエッチングするステップと、
エッチング後のフォトマスクブランクスのレジスト層を剥膜するステップと
を有することを特徴とするフォトマスク製造方法。 - 請求項2に記載のフォトマスク製造方法により製造されたフォトマスクを介してレジスト層と被加工層を表面に形成した基板上に光を照射する過程
を有することを特徴とする半導体集積回路の製造方法。 - 請求項3に記載の製造方法を用いて製造された半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003074215A JP4543614B2 (ja) | 2003-03-18 | 2003-03-18 | フォトマスクの製造方法および半導体集積回路の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003074215A JP4543614B2 (ja) | 2003-03-18 | 2003-03-18 | フォトマスクの製造方法および半導体集積回路の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004279950A true JP2004279950A (ja) | 2004-10-07 |
JP4543614B2 JP4543614B2 (ja) | 2010-09-15 |
Family
ID=33289920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003074215A Expired - Fee Related JP4543614B2 (ja) | 2003-03-18 | 2003-03-18 | フォトマスクの製造方法および半導体集積回路の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4543614B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006210840A (ja) * | 2005-01-31 | 2006-08-10 | Toshiba Corp | パターン形成方法、フォトマスクの製造方法、半導体装置の製造方法およびプログラム |
JP2007249167A (ja) * | 2006-02-14 | 2007-09-27 | Nuflare Technology Inc | パタン作成方法及び荷電粒子ビーム描画装置 |
JP2009032904A (ja) * | 2007-07-27 | 2009-02-12 | Nuflare Technology Inc | 荷電粒子ビーム描画装置、パターン寸法のリサイズ装置、荷電粒子ビーム描画方法及びパターン寸法のリサイズ方法 |
JP2009194062A (ja) * | 2008-02-13 | 2009-08-27 | Nuflare Technology Inc | 荷電粒子ビーム描画装置、パターンの寸法誤差補正装置及びパターンの寸法誤差補正方法 |
JP2011197520A (ja) * | 2010-03-23 | 2011-10-06 | Toppan Printing Co Ltd | フォトマスク製造方法 |
JP2011228489A (ja) * | 2010-04-20 | 2011-11-10 | Nuflare Technology Inc | 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法 |
US8065635B2 (en) | 2006-09-14 | 2011-11-22 | Nuflare Technology, Inc. | Method for resizing pattern to be written by lithography technique, and charged particle beam writing method |
JP2012182506A (ja) * | 2006-02-14 | 2012-09-20 | Nuflare Technology Inc | パタン作成方法及び荷電粒子ビーム描画装置 |
JP2013076790A (ja) * | 2011-09-30 | 2013-04-25 | Toppan Printing Co Ltd | ドライエッチング装置、ドライエッチング方法、フォトマスク製造装置及びフォトマスク製造方法 |
US20180033592A1 (en) * | 2016-07-29 | 2018-02-01 | Nuflare Technology, Inc. | Charged particle beam drawing method and charged particle beam drawing apparatus |
WO2018235669A1 (ja) * | 2017-06-19 | 2018-12-27 | 大日本印刷株式会社 | 図形パターンの形状補正装置および形状補正方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11102062A (ja) * | 1997-07-31 | 1999-04-13 | Toshiba Corp | マスクデータ作成方法及びその作成装置、マスクデータ補正方法及びマスクデータ補正装置コンピュータ読み取り可能な記録媒体 |
JP2000020564A (ja) * | 1998-06-29 | 2000-01-21 | Mitsubishi Electric Corp | レイアウトパターンデータ補正装置、レイアウトパターンデータ補正方法、その補正方法を用いた半導体装置の製造方法、および、半導体装置の製造プログラムを記録した記録媒体 |
JP2002148779A (ja) * | 2000-11-07 | 2002-05-22 | Toshiba Corp | マスクパターン補正方法、フォトマスク及びマスクパターン補正方法プログラムを格納したコンピュータ読み取り可能な記録媒体 |
JP2002296754A (ja) * | 2001-03-29 | 2002-10-09 | Toshiba Corp | マスクの製造方法 |
JP2003043661A (ja) * | 2001-07-30 | 2003-02-13 | Toshiba Corp | パターン形成方法 |
JP2003114513A (ja) * | 2001-10-04 | 2003-04-18 | Toppan Printing Co Ltd | パターンデータ補正方法、パターンデータ補正装置およびそのプログラム |
JP2003151885A (ja) * | 2001-11-15 | 2003-05-23 | Hitachi Ltd | パターン形成方法および半導体装置の製造方法 |
JP2004077837A (ja) * | 2002-08-19 | 2004-03-11 | Sony Corp | 設計パターンの補正方法 |
-
2003
- 2003-03-18 JP JP2003074215A patent/JP4543614B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11102062A (ja) * | 1997-07-31 | 1999-04-13 | Toshiba Corp | マスクデータ作成方法及びその作成装置、マスクデータ補正方法及びマスクデータ補正装置コンピュータ読み取り可能な記録媒体 |
JP2000020564A (ja) * | 1998-06-29 | 2000-01-21 | Mitsubishi Electric Corp | レイアウトパターンデータ補正装置、レイアウトパターンデータ補正方法、その補正方法を用いた半導体装置の製造方法、および、半導体装置の製造プログラムを記録した記録媒体 |
JP2002148779A (ja) * | 2000-11-07 | 2002-05-22 | Toshiba Corp | マスクパターン補正方法、フォトマスク及びマスクパターン補正方法プログラムを格納したコンピュータ読み取り可能な記録媒体 |
JP2002296754A (ja) * | 2001-03-29 | 2002-10-09 | Toshiba Corp | マスクの製造方法 |
JP2003043661A (ja) * | 2001-07-30 | 2003-02-13 | Toshiba Corp | パターン形成方法 |
JP2003114513A (ja) * | 2001-10-04 | 2003-04-18 | Toppan Printing Co Ltd | パターンデータ補正方法、パターンデータ補正装置およびそのプログラム |
JP2003151885A (ja) * | 2001-11-15 | 2003-05-23 | Hitachi Ltd | パターン形成方法および半導体装置の製造方法 |
JP2004077837A (ja) * | 2002-08-19 | 2004-03-11 | Sony Corp | 設計パターンの補正方法 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006210840A (ja) * | 2005-01-31 | 2006-08-10 | Toshiba Corp | パターン形成方法、フォトマスクの製造方法、半導体装置の製造方法およびプログラム |
JP2007249167A (ja) * | 2006-02-14 | 2007-09-27 | Nuflare Technology Inc | パタン作成方法及び荷電粒子ビーム描画装置 |
JP2012182506A (ja) * | 2006-02-14 | 2012-09-20 | Nuflare Technology Inc | パタン作成方法及び荷電粒子ビーム描画装置 |
US8429575B2 (en) | 2006-09-14 | 2013-04-23 | Nuflare Technology, Inc. | Method for resizing pattern to be written by lithography technique, and charged particle beam writing method |
US8527913B2 (en) | 2006-09-14 | 2013-09-03 | Nuflare Technology, Inc. | Method for resizing pattern to be written by lithography technique, and charged particle beam writing method |
US8065635B2 (en) | 2006-09-14 | 2011-11-22 | Nuflare Technology, Inc. | Method for resizing pattern to be written by lithography technique, and charged particle beam writing method |
JP2009032904A (ja) * | 2007-07-27 | 2009-02-12 | Nuflare Technology Inc | 荷電粒子ビーム描画装置、パターン寸法のリサイズ装置、荷電粒子ビーム描画方法及びパターン寸法のリサイズ方法 |
JP2009194062A (ja) * | 2008-02-13 | 2009-08-27 | Nuflare Technology Inc | 荷電粒子ビーム描画装置、パターンの寸法誤差補正装置及びパターンの寸法誤差補正方法 |
US8122390B2 (en) | 2008-02-13 | 2012-02-21 | Nuflare Technology, Inc. | Charged particle beam writing apparatus, and apparatus and method for correcting dimension error of pattern |
JP2011197520A (ja) * | 2010-03-23 | 2011-10-06 | Toppan Printing Co Ltd | フォトマスク製造方法 |
JP2011228489A (ja) * | 2010-04-20 | 2011-11-10 | Nuflare Technology Inc | 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法 |
JP2013076790A (ja) * | 2011-09-30 | 2013-04-25 | Toppan Printing Co Ltd | ドライエッチング装置、ドライエッチング方法、フォトマスク製造装置及びフォトマスク製造方法 |
US20180033592A1 (en) * | 2016-07-29 | 2018-02-01 | Nuflare Technology, Inc. | Charged particle beam drawing method and charged particle beam drawing apparatus |
JP2018019019A (ja) * | 2016-07-29 | 2018-02-01 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置 |
US10217606B2 (en) | 2016-07-29 | 2019-02-26 | Nuflare Technology, Inc. | Charged particle beam drawing method and charged particle beam drawing apparatus |
WO2018235669A1 (ja) * | 2017-06-19 | 2018-12-27 | 大日本印刷株式会社 | 図形パターンの形状補正装置および形状補正方法 |
JP6508504B1 (ja) * | 2017-06-19 | 2019-05-08 | 大日本印刷株式会社 | 図形パターンの形状補正装置および形状補正方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4543614B2 (ja) | 2010-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4104574B2 (ja) | エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンic設計のための改善された方法および装置 | |
US7987084B2 (en) | Using a suggested solution to speed up a process for simulating and correcting an integrated circuit layout | |
JP5078543B2 (ja) | 階層opcのための局所的な色付け | |
US20050233226A1 (en) | Apparatus and method for correcting pattern dimension and photo mask and test photo mask | |
JP2002148779A (ja) | マスクパターン補正方法、フォトマスク及びマスクパターン補正方法プログラムを格納したコンピュータ読み取り可能な記録媒体 | |
JP4461806B2 (ja) | パターン描画装置及びパターン描画方法ならびにそのプログラム、フォトマスクとその製造方法および半導体集積回路とその製造方法 | |
JP4543614B2 (ja) | フォトマスクの製造方法および半導体集積回路の製造方法 | |
US8788982B2 (en) | Layout design defect repair using inverse lithography | |
EP3339957B1 (en) | Process dose and process bias determination for beam lithography | |
CN109828433B (zh) | 校正掩模布局的方法和使用其制造半导体器件的方法 | |
US20080320435A1 (en) | Optical proximity correction improvement by fracturing after pre-optical proximity correction | |
US20090077529A1 (en) | Design pattern correcting method, design pattern forming method, process proximity effect correcting method, semiconductor device and design pattern correcting program | |
US7818711B2 (en) | System and method for making photomasks | |
US6689520B2 (en) | Exposure method for correcting dimension variation in electron beam lithography | |
JP4316026B2 (ja) | マスクパターンの作製方法及びフォトマスク | |
US7930654B2 (en) | System and method of correcting errors in SEM-measurements | |
JP2002072441A (ja) | レイアウトパターンデータ補正装置及び方法及びそれを用いた半導体装置の製造方法並びにレイアウトパターンデータ補正プログラムを記録した媒体 | |
JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
US6795955B2 (en) | Method and apparatus for identifying an identical cell in an IC layout with an existing solution | |
US20090004573A1 (en) | System and method for making photomasks | |
JP2003248296A (ja) | 露光マスクおよびその製造方法、ならびに転写パターンの形成方法 | |
JP2005003996A (ja) | フォトマスクとフォトマスクの製造方法及びマスクデータ生成方法 | |
US7353493B2 (en) | Exposure mask, optical proximity correction device, optical proximity correction method, manufacturing method of semiconductor device, and optical proximity correction program | |
JP4048752B2 (ja) | パターンデータ補正方法、パターンデータ補正装置およびそのプログラム | |
JP2009170839A (ja) | マスクパターンデータ作成方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100621 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |