JP2002296754A - マスクの製造方法 - Google Patents

マスクの製造方法

Info

Publication number
JP2002296754A
JP2002296754A JP2001095971A JP2001095971A JP2002296754A JP 2002296754 A JP2002296754 A JP 2002296754A JP 2001095971 A JP2001095971 A JP 2001095971A JP 2001095971 A JP2001095971 A JP 2001095971A JP 2002296754 A JP2002296754 A JP 2002296754A
Authority
JP
Japan
Prior art keywords
pattern
mask
area
layout
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001095971A
Other languages
English (en)
Other versions
JP2002296754A5 (ja
Inventor
Mari Inoue
麻里 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Dai Nippon Printing Co Ltd
Original Assignee
Toshiba Corp
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Dai Nippon Printing Co Ltd filed Critical Toshiba Corp
Priority to JP2001095971A priority Critical patent/JP2002296754A/ja
Priority to EP02007238A priority patent/EP1246010B1/en
Priority to DE60217213T priority patent/DE60217213T2/de
Priority to KR10-2002-0016995A priority patent/KR100472267B1/ko
Priority to US10/107,247 priority patent/US6689625B2/en
Priority to CNB021087296A priority patent/CN1215531C/zh
Priority to TW091106327A priority patent/TW578196B/zh
Publication of JP2002296754A publication Critical patent/JP2002296754A/ja
Priority to US10/698,356 priority patent/US20040091797A1/en
Publication of JP2002296754A5 publication Critical patent/JP2002296754A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】面内の開口率やパターン密度が異なるマスクパ
ターンに対して、収率良く所望の寸法精度や位置精度を
得るフォトマスクの製造方法を提供すること。 【解決手段】与えられたマスクのレイアウトパターンの
設計データから、前記マスクの面積に対する、光透過パ
ターン部或いは遮光パターン部の面積の割合であるパタ
ーン面積率と、与えられたレイアウトパターンから抽出
された領域の面積に対する、該領域内の前記光透過パタ
ーン部或いは遮光パターン部の割合であるパターン密度
とをそれぞれ演算するステップ（Ｓ２０３，Ｓ２１２）
と、演算されたパターン面積率及びパターン密度から、
前記与えられたレイアウトパターンを用いてマスクにパ
ターンを形成した場合に、形成されるパターンの寸法を
予測するステップ（Ｓ２２１）と、予測されたパターン
寸法に基づいて、前記レイアウトパターンの設計データ
に補正量を与えるステップ（Ｓ２２２）とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、被露光基板に所定
の光像パターンを転写するためのマスクのレイアウトパ
ターンの設計データを補正するマスクの製造方法、及び
この補正方法により補正されたレイアウトパターンを用
いて加工されたマスク、及びこのマスクを用いた半導体
装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の回路パターンの微細化に伴
いその原版となるフォトマスクのパターン寸法も微細化
が進み、精度要求も厳しくなっている。近年デバイスプ
ロセスでは数ｎｍの精度を達成するために例えば光近接
効果補正（ＯＰＣ：Optica1 Proximity Correction）の
ように、設計パターンにも様々な補正を施すようになっ
ている。このためフォトマスクの精度はデバイスプロセ
スにおいても非常に重要な因子となる。
【０００３】半導体装置やフォトマスクの製造プロセス
において、現像やドライエッチング時のマイクロローデ
ィング効果によりパターン開口率やパターン密度に依存
して寸法が変動することは一般に知られている。フォト
マスク上のパターンはウェハ上に転写されるイメージの
数倍となるため、レイヤーによってマスクのパターン開
口率は大きく異なり、開口率の差により生ずる寸法差も
大きくなる。またデバイス種類の多様化でメモリ混載ロ
ジック・デバイス等の疎密差の大きいデバイスではマス
ク上においても領域毎にパターンの疎密差が大きくなる
ためマイクロローディング効果による寸法変動が微細化
要求に対応する寸法精度や位置精度向上の妨げとなって
きた。
【０００４】以下にパターン開口率やパターン密度によ
る寸法変動を制御するための従来のフォトマスク作成方
法を説明する。
【０００５】描画データは基本的に初期設計データと同
じで描画パターン線幅＝所望パターン線幅である。但
し、例えばＥＢ（Electron Beam）／ＶＳＢ（Variable
ShapedBeam）描画におけるショット繋ぎの低減、またパ
ターン像質、寸法精度向上等の理由で、仕上がり寸法が
設計データよりシフトするような場合には、描画データ
には設計データに対して一律の変換差（リサイズ）を設
けている。いずれの場合もパターン開口率によらずある
プロセスに対しては描画データの変換差は一律である。
【０００６】しかし例えばコンタクトホール系パターン
と、ゲート電極等の配線系パターンとでは被エッチング
面積に大きな差があるためエッチングレートが異なり、
パターン形状差や数１０ｎｍにも及ぶ仕上がり寸法差を
生ずる。これを解決するために、パターン種類を主にコ
ンタクトホール系と配線系とに大別し、パターン種類別
にドーズ量、現像、エッチング時間などのプロセス条件
を調整してマスクを作成し、寸法を制御していた。
【０００７】加工されたマスクの仕上がり寸法や位置精
度、ＸＹ差が規格外となればマスクはＮＧとなり、プロ
セス条件を調整変更して再作成となる。このようにして
所望の規格を満たすマスクができるまで同様の工程が繰
返される。
【０００８】しかしながら、同じ配線系パターンでも線
幅やチップ面積が異なれば開口率も異なり、またパター
ン疎密差が異なれば同様に寸法変動が起こり、パターン
間の寸法差は数１０ｎｍにも及ぶことがあり、これは同
時にパターンの位置精度やＸＹ差精度にも影響を与え
る。このように大きな寸法差をプロセス条件のみで制御
することは困難で、条件を何度も調整しながら再作成を
繰返したり、条件によってはプロセスマージンの低下を
招き、例えば欠陥増加等の弊害を引き起こしたりするこ
とも有った。
【０００９】特にロジック・デバイスなどの疎密差の大
きいパターンでは特に寸法変動が大きくプロセス条件の
調整が難しいため新しいパターンに対しては一枚目がＮ
Ｇとなってしまうことが多い。このような方法では歩留
り低下を招くという問題があった。
【００１０】
【発明が解決しようとする課題】上述したように、設計
データに対する加工寸法の精度を向上させるため、パタ
ーンの種別に応じてプロセス条件を変化させていたが、
プロセス条件のみで制御を行い且つ歩留りを確保するこ
とが困難であるという問題があった。
【００１１】本発明の目的は、上記問題を解決するため
になされたもので、マスク面内のパターン開口率やパタ
ーン密度が異なるマスクパターンに対して、収率良く所
望の寸法精度や位置精度を得るフォトマスクの製造方法
を提供することにある。
【００１２】
【課題を解決するための手段】［構成］本発明は、上記
目的を達成するために以下のように構成されている。
【００１３】被露光基板表面に所定の光像パターンを形
成するため、光透過パターン部と遮光パターン部とが配
置されたマスクのレイアウトパターンを補正するマスク
の製造方法であって、与えられたマスクのレイアウトパ
ターンの設計データから、前記マスクの面積に対する、
光透過パターン部或いは遮光パターン部の面積の割合で
あるパターン面積率と、与えられたレイアウトパターン
から抽出された領域の面積に対する、該領域内の前記光
透過パターン部或いは遮光パターン部の割合であるパタ
ーン密度とをそれぞれ演算するステップと、演算された
パターン面積率及びパターン密度から、前記与えられた
レイアウトパターンの設計データを用いてマスクにパタ
ーンを形成した場合に、形成されるパターンの寸法，位
置精度又はＸＹ差を予測するステップと、予測されたパ
ターン寸法，位置精度又はＸＹ差に基づいて、前記与え
られたレイアウトパターンの設計データに補正量を与え
るステップとを含むことを特徴とする。
【００１４】本発明の好ましい実施態様を以下に記す。
前記レイアウトパターンから抽出された領域は、レイア
ウトパターンの中で最も高い寸法精度を必要とするパタ
ーンを含む領域であること。前記パターン寸法，位置精
度，又はＸＹ差の予測は、前記パターン面積率と、マス
クを実際に加工して得られるパターン寸法との関係を表
す第１の関数、前記パターン密度と、マスクを実際に加
工して得られるパターン寸法との関係を表す第２の関
数、及び前記パターン面積率及びパターン密度と、マス
クを実際に加工して得られるパターン寸法との関係を表
す第３の関数の何れかを用いて行われること。第２の関
数及び第３の関数は、各領域内の複数のパターン密度が
変化する寸法測定パターンが配置され、パターン面積率
が異なる複数のパターンデータを用いて加工された、そ
れぞれの評価用マスクの寸法，位置精度，又はＸＹ差を
測定することにより導出されること。
【００１５】［作用］本発明は、上記構成によって以下
の作用・効果を有する。
【００１６】以上説明したように本発明によれば、パタ
ーン面積率やパターン密度からマスクに形成されるパタ
ーンの寸法，位置精度，及びＸＹ差を予め予想し、予想
量に応じてレイアウトパターンの設計データに補正を施
すことにより、パターンによって照射量やプロセス条件
を調整することなく所望の寸法および位置精度およびＸ
Ｙ差精度を得ることができる。
【００１７】同時に多種のパターンに対し個々に条件出
しをする必要が無くなることによりプロセス条件数が減
りプロセス管理が容易になると共にプロセスマージンを
犠牲にすることなく同じプロセス条件を適用できる。結
果、フォトマスク製造において安定的に高い歩留りを得
ることができる。
【００１８】
【発明の実施の形態】本発明の実施の形態を以下に図面
を参照して説明する。 ［第１の実施形態］第１の実施形態ではＤＲＡＭに代表
されるような面内のパターン密度が比較的均一なメモリ
デバイスを対象とするマスクパターンの作製方法を述べ
る。図１は、本発明のマスクレイアウトデータ変換装置
の概略構成を示すブロック図である。図１において、１
０１は補正が行われるマスクレイアウトデータ、１０２
はマスクレイアウトデータ１０１から新たなデータに変
換するのに必要なデータを演算する変換差パラメータ演
算部、１０２ａはパターン面積率演算部、１０２ｂはパ
ターン密度演算部、１０３は変換差パラメータ演算部１
０２で演算されたパラメータと後述する相関関係１０４
を用いて、マスクレイアウトデータ１０１を変換（補
正）し、変換されたマスクレイアウトデータ１０５を出
力するレイアウトデータ変換部である。
【００１９】なお、変換差パラメータ演算部１０２及び
レイアウトデータ変換部１０３の後述する各機能は、ハ
ードウエアで実現しても良いし、各機能をプログラムで
記述し、コンピュータに実行させても良い。
【００２０】先ず、マスクレイアウトデータを変換する
のに必要な相関関係１０４の導出方法について図２を用
いて説明する。図２は、本発明における第１の実施形態
に係わる関数の導出方法を示すフローチャートである。
【００２１】ここで導出する相関関係１０４は、マスク
パターン面積率Ｃ及びパターン密度Ｄに対して、マスク
レイアウトデータに与える変換量ｒ＝Ｆ（Ｃ，Ｄ）を与
える関数である。
【００２２】なお、仕上がり寸法Ｗとは、レイアウトデ
ータに基づいて形成された加工後のマスク上のパターン
寸法と、レイアウトデータ上の設計寸法との差である。
また、マスクパターン面積率Ｃは、マスクの面積Ａｍに
対する、マスク中の光透過パターン部（遮光パターン
部）の面積の割合である。また、パターン密度Ｄは、マ
スクから抽出された領域の面積に対する光透過パターン
部（遮光パターン部）の面積の割合である。
【００２３】（ステップＳ１０１）先ず、パターン面積
率Ｃがマスク毎にそれぞれ異なり、複数のパターン密度
Ｄを有しそれぞれのマスクに同一なパターンが配置され
た複数の評価用マスクを作製する。評価用マスクの概略
構成を図３に示す。図３（ａ）は評価用マスク全体の概
略を示す平面図、図３（ｂ）は図３（ａ）に示したマス
クに形成されたチップ領域の概略を示す平面図、図３
（ｃ），（ｄ）は図３（ｂ）に示すチップ領域に形成さ
れた寸法測定パターンの概略を示す平面図である。
【００２４】図３（ａ）に示すように、評価用マスク２
０１には、複数のチップ領域２０２が配設されている。
図３（ｂ）に示すように、各チップ領域２０２には、中
央部に配置され、寸法測定パターンが形成された寸法測
定パターン領域２０４と、寸法測定パターン領域２０４
の周囲に形成され、マスク毎に開口率が異なる開口率変
化領域２０３が形成されている。
【００２５】パターン形成領域２０４に形成される寸法
測定パターンは、各チップ領域及び各評価用マスクで共
通のパターンが形成される。寸法測定パターン２０５
は、図３（ｃ），（ｄ）に示すように、各領域でパター
ン密度が異なるパターンが形成されている。例えば、配
線パターンのパターン密度Ｄを変える（図３（ｃ））、
或いはホールパターンの密度を変える（図３（ｄ））。
パターン密度が変化する各領域Ｐn（ｎは抽出する領域
番号）に対する、パターン密度をＤnとする。
【００２６】また、開口率変化領域２０３では、遮光膜
の面積を各評価用マスク毎に変化させる。各評価用マス
ク毎に、開口率変化領域の開口率を変えることにより、
各々のマスクの面内パターン面積率が変えられる。
【００２７】（ステップＳ１０２）次いで、各評価用マ
スクに形成された、寸法測定パターンを測定し、測定値
から設計寸法値に対するシフト量である仕上がり寸法Ｗ
を求める。ここでは、パターン密度が異なる各領域のパ
ターンについて、パターンの寸法測定を行う。
【００２８】（ステップＳ１０３）測定の結果、図４及
び図５に示すようなパターン面積率Ｃとパターン密度Ｄ
と仕上がり寸法Ｗとの相関関係が得られるので、これを
相関関数ｆ（Ｃ，Ｄ）で表す。ここで図４と図５とは別
々のプロセス条件で処理した場合に得られた相関関係を
示す。このように複数の処理プロセスが存在する場合は
プロセス条件ごとに評価用マスクを作製し、各々相関関
数ｆを求める。
【００２９】（ステップＳ１０４）次いで、ステップＳ
１０３で求められた相関関数ｆ（Ｃ，Ｄ）から、マスク
レイアウトデータに与える変換量ｒを与える関数ｒ＝Ｆ
（Ｃ，Ｄ）を求める。仕上がり寸法Ｗは設計寸法値に対
するシフト量であり、これをデータ変換差とする。本実
施形態ではデータ変換差ｒをｆ（Ｃ，Ｄ）／２として片
側エッジ分のシフト量として定義する。なお、データ変
換差ｒは、パターンデータ合成時の定義によるもので１
／２にしなくてもよい。
【００３０】図３に示す、レイアウトパターンにおいて
領域２０４には様々な密度のパターンが配置されている
ため、このマスクを用いることによりプロセス条件が共
通の場合はメモリだけでなくロジック・デバイスやメモ
リ混載デバイスなどの疎密差のあるレイアウトパターン
に共通な関数ｆを求めることができる。
【００３１】次に、先に求められた変換量ｒ＝ｆ（Ｃ，
Ｄ）／２に基づいて、与えられたレイアウトを変換し、
マスクデータを作成するマスクレイアウトデータ変換装
置の動作について、図６を用いて説明する。
【００３２】先ず、変換差パラメータ演算部１０２にお
いて製品マスクのレイアウトデータ１０１についてマス
ク面内におけるパターン面積率Ｃｍと、特定領域Ｐｎを
抽出し該特定領域内のパターン密度Ｄｎとを計算する。
【００３３】先ず、パターン面積率演算部１０２ａによ
るパターン面積率Ｃの測定について説明する。 （ステップＳ２０１）先ず、レイアウトデータ１０１か
ら、レイアウトに対する開口部の割合を計算し、求めら
れた割合をレイアウトパターン面積率Ｃwとする。
【００３４】（ステップＳ２０２）次いで、レイアウト
パターン面積率Ｃwを、チップ面積Ａwとマスク基板面積
Ａmとから、マスク基板上でのパターン面積率Ｃaに換算
する。ここで、パターン面積率Ｃaは、レイアウトパタ
ーン面積率Ｃw，チップ面積Ａw及びマスク基板面積Ａm
から、 Ｃa＝Ｃw×Ａw／Ａm、 で計算される。
【００３５】（ステップＳ２０３）次いで、パターン面
積率Ｃaにマスクに配置される各種の周辺マークの面積
率Ｃbを加算して、マスク上の全パターン面積率Ｃmを求
める。以上説明したステップにより、パターン面積率演
算部１０２ａが、パターン面積率Ｃmを求めることがで
きる。
【００３６】次に、パターン密度演算部１０２ｂによる
パターン密度Ｄの測定について説明する。 （ステップＳ２１１）先ず、レイアウト内で最も高い寸
法精度を必要とするパターンを含む領域を特定領域Ｐn
として抽出する。特定領域Ｐnの大きさは任意であるが
チップ面積Ａwより充分に小さいこと（Ｐn<<Ａw）が必
要である。
【００３７】本実施形態では、パターン密度が均一なメ
モリデバイスが対象なので、メモリセル部を特定領域と
して抽出する。ここで、抽出領域数は１、即ちｎ＝１で
Ｐ1＝メモリセル部とし、大きさはメモリセル１ユニッ
ト以下に設定する。
【００３８】（ステップＳ２１２）次いで、特定領域Ｐ
1におけるパターン密度Ｄ1（Ｐ1内の開口率）を計算す
る。以上の説明したステップにより、パターン密度演算
部１０２ｂが、パターン密度Ｄ1を求めることができ
る。なお、パターン面積率演算部１０２ａによるパター
ン面積率の演算と、パターン密度演算部１０２ｂによる
パターン密度の演算とは、パラレルに行っても良いし、
順番に行っても良い。演算の順番は、どちらを先にやっ
ても良い。
【００３９】次に、レイアウトデータ変換部１０３に動
作について説明する。 （ステップＳ２２１）先ず、予め求められているデータ
変換差ｒを与える相関関係１０４に対して、先に求めら
れたマスクのパターン面積率Ｃmとパターン密度Ｄ1を代
入し、データ変換差ｒを求める。ここで、変換差ｒは、
ｒ＝ｆ（Ｃm，Ｄ1）／２として求められる。
【００４０】（ステップＳ２２２）求められたデータ変
換差ｒを用いて、マスクレイアウトデータ１０１にデー
タ変換差ｒ（＝ｆ（Ｃm，Ｄ1）／２）を与え、変換され
たマスクレイアウトデータ１０５を出力する。以上のス
テップで、新たなマスクレイアウトデータが形成され
る。
【００４１】次に、変換されたマスクレイアウトデータ
１０５に基づいて、マスクを作製する。こうして作成さ
れたマスクは所望の仕上がり寸法を得ることができる。
【００４２】このような方法で作成されるマスクは予め
データに寸法補正が施されているためパターン毎に露光
量やプロセス条件を調整する必要がないため、プロセス
マージンが確保でき安定したプロセスで処理ができ、歩
留り変動が少ないという利点がある。
【００４３】同時に多種のパターンに対し個々に条件出
しをする必要が無くなることによりプロセス条件数が減
りプロセス管理が容易になると共にプロセスマージンを
犠牲にすることなく同じプロセス条件を適用できる。結
果、フォトマスク製造において安定的に高い歩留りを得
ることができる。
【００４４】また本実施形態では、パターン面積率とパ
ターン密度をパラメータとする仕上がり寸法の関数を用
いたが、この関数は図７に示すようなパターン面積率と
パターン密度をパラメータとする位置精度Ｌの関数（Ｌ
＝ｇ（ｃ，ｄ））、または図８に示すようなパターン面
積率とパターン密度をパラメータとするＸＹ差Ｓの関数
（Ｓ＝ｈ（ｃ，ｄ））を用いることにより、前述の寸法
と同じ方法で各々所望の位置精度またはＸＹ差精度を歩
留り良く得ることができる。
【００４５】（第２の実施形態）第２の実施形態では、
面内にパターン密度が異なるユニットデバイスが複数レ
イアウトされているような主にメモリ混載ロジック・デ
バイスを対象とするマスクパターンの作製方法の例を述
べる。
【００４６】図９は、本発明の第２の実施形態に係わる
マスクレイアウトデータの変換方法を示すフローチャー
トである。
【００４７】本実施形態における相関関数ｆの導出は、
第１の実施形態で図２を用いて説明した工程と同様なの
で説明を省略する。又、図９において、パターン面積率
Ｃmの算出する工程（ステップＳ２０１〜Ｓ２０３）
は、第１の実施形態と同様なので、その説明を省略す
る。
【００４８】（ステップＳ３１１）パターン密度演算部
１０２ｂにおいて、まずマスクレイアウトデータ１０１
をユニットデバイス毎にブロック分割し、各々を特定領
域Ｐ1〜Ｐnとする。 （ステップＳ３１２）次いで、特定領域Ｐ1〜Ｐnにおけ
るパターン密度Ｄ1〜Ｄnをそれぞれ計算する。
【００４９】（ステップＳ３２１）次に、パターンデー
タ変換部において、パターン密度Ｄ1〜Ｄnとパターン面
積率Ｃｍとを、相関関係１０４に代入して、特定領域Ｐ
1〜Ｐnにおける変換差ｒ1〜ｒnを求める。なお、特定領
域Ｐ1〜Ｐnにおける変換差ｒ1〜ｒnは、 ｒ1＝ｆ（Ｃm，Ｄ1）／２， ｒ2＝ｆ（Ｃm，Ｄ2）／２， ・・・・・， ｒn＝ｆ（Ｃm，Ｄn）／２， である。
【００５０】（ステップＳ３２２）次いで、求められた
データ変換差ｒ1〜ｒnに対応するユニットデバイス単位
Ｐi（ｉ＝１〜ｎ）に入力してパターンデータを再合成
し、再合成後のデータを用いてマスクを作成する。この
ようにして面内のパターン密度が異なるユニットデバイ
スが複数レイアウトされているようなメモリ混載ロジッ
ク・デバイスについてもマスク上で所望の仕上がり寸法
を得ることができる。
【００５１】尚本実施形態の方法は混載ロジック・デバ
イスに限らず、レイアウトパターンが類似のパターン密
度によってブロック分割できるマスクパターンであれば
適用できる。
【００５２】このような方法で作成されるマスクは予め
データに寸法補正が施されているためパターン毎に露光
量やプロセス条件を調整する必要がないため、プロセス
マージンが確保でき安定したプロセスで処理ができ、歩
留り変動が少ないという利点がある。
【００５３】また第１の実施形態と同様に、この方法を
位置精度またはＸＹ差精度の補正に適用することによ
り、所望の位置精度またはＸＹ差精度を歩留り良く得る
ことができる。
【００５４】（第３の実施形態）第３の実施形態では、
面内のパターン密度が均一でなく、レイアウトパターン
が容易に分割できないようなロジック・デバイスを対象
にしたマスクパターンの作製方法の例を述べる。
【００５５】図１０は、本発明の第３の実施形態に係わ
るマスクレイアウトデータの変換方法を示すフローチャ
ートである。
【００５６】本実施形態における相関関数ｆの導出は、
第１の実施形態で図２を用いて説明した工程と同様なの
で説明を省略する。又、図１０において、パターン面積
率Ｃmの算出する工程（ステップＳ２０１〜Ｓ２０３）
は、第１の実施形態と同様なので、その説明を省略す
る。
【００５７】特定領域パターン密度Ｄnの算出において
は、まずレイアウトパターンについてマスク内で最も寸
法精度を必要とするパターンを抽出し該パターン周辺１
００μｍの領域をＰ1とする。
【００５８】次に領域Ｐ1におけるパターン密度Ｄ１を
計算する。
【００５９】次に、パターンデータ変換部においてパタ
ーン密度Ｄ１とパターン面積率Ｃｍとを相関関数ｒに代
入すると、ｒ1＝ｆ（Ｃｍ，Ｄ１）／２となり、変換差
ｒ1が求められる。
【００６０】求めたデータ変換差ｒ1を入力してパター
ンデータを再合成し、再合成後のデータを用いてマスク
を作成する。このようにしてマスク面内のパターン密度
が均一でないロジック・デバイスパターンについても所
望の仕上がり寸法を得ることができる。
【００６１】尚本実施形態ではマスク内で最も寸法精度
を必要とするパターン１つを抽出してＰ1としたが、レ
イアウト内の複数のパターンを抽出しておき各々周辺１
００μｍ領域のパターン密度を計算し、これらの平均値
をＤ１としてもよい。また周辺領域の大きさは１００μ
ｍとしたがこの限りではない。
【００６２】また本実施形態の方法はロジック・デバイ
スに限らず様々なレイアウトパターンに対して適用可能
であり、変換差が１つの値であるためパターンデータの
再合成が容易であるという利点もある。
【００６３】また第１，第２の実施形態と同様に、この
方法を位置精度またはＸＹ差精度の補正に適用すること
により、所望の位置精度またはＸＹ差精度を歩留り良く
得ることができる。
【００６４】なお、本発明は、上記実施形態に限定され
るものではなく、その旨を逸脱しない範囲で、種々変形
して実施することが可能である。
【００６５】
【発明の効果】以上説明したように本発明によれば、パ
ターン面積率やパターン密度からマスクに形成されるパ
ターンの寸法，位置精度，及びＸＹ差を予め予想し、予
想量に応じてレイアウトパターンの設計データに補正を
施すことにより、パターンによって照射量やプロセス条
件を調整することなく所望の寸法および位置精度および
ＸＹ差精度を得ることができる。
【図面の簡単な説明】
【図１】第１の実施形態に係わるマスクレイアウトパタ
ーンデータ変換装置の概略構成を示すブロック図。
【図２】第１の実施形態に係わる関数の導出方法を示す
フローチャート。
【図３】関数の導出に用いる評価用マスクの概略構成を
示す図。
【図４】パターン面積率Ｃ及びパターン密度Ｄに対す
る、仕上がり寸法Ｗの相関関係を示す図。
【図５】パターン面積率Ｃ及びパターン密度Ｄに対す
る、仕上がり寸法Ｗの相関関係を示す図。
【図６】図１に示す、マスクレイアウトパターンの補正
方法を示すフローチャート。
【図７】パターン面積率Ｃ及びパターン密度Ｄに対す
る、位置精度Ｌの相関関係を示す図。
【図８】パターン面積率Ｃ及びパターン密度Ｄに対す
る、位置精度ＬのＸＹ差Ｓの関数ｈ（ｃ，ｄ）相関関係
を示す図。
【図９】第２の実施形態に係わる、マスクレイアウトパ
ターンの補正方法を示すフローチャート。
【図１０】第３の実施形態に係わる、マスクレイアウト
パターンの補正方法を示すフローチャート。
【符号の説明】
１０１…マスクレイアウトデータ １０２…変換差パラメータ演算部 １０２ａ…パターン面積率演算部 １０２ｂ…パターン密度演算部 １０３…レイアウトデータ変換部 １０４…関数 １０５…変換されたマスクレイアウトデータ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H095 BB01

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】被露光基板表面に所定の光像パターンを形
    成するため、光透過パターン部と遮光パターン部とが配
    置されたマスクのレイアウトパターンを補正するマスク
    の製造方法であって、 与えられたマスクのレイアウトパターンの設計データか
    ら、前記マスクの面積に対する、光透過パターン部或い
    は遮光パターン部の面積の割合であるパターン面積率
    と、与えられたレイアウトパターンから抽出された領域
    の面積に対する、該領域内の前記光透過パターン部或い
    は遮光パターン部の割合であるパターン密度とをそれぞ
    れ演算するステップと、 演算されたパターン面積率及びパターン密度から、前記
    与えられたレイアウトパターンの設計データを用いてマ
    スクにパターンを形成した場合に、形成されるパターン
    の寸法を予測するステップと、 予測されたパターン寸法に基づいて、前記与えられたレ
    イアウトパターンの設計データに補正量を与えるステッ
    プとを含むことを特徴とするマスクの製造方法。
  2. 【請求項２】前記レイアウトパターンから抽出された領
    域は、レイアウトパターンの中で最も高い寸法精度を必
    要とするパターンを含む領域であることを特徴とする請
    求項１記載のマスクの製造方法。
  3. 【請求項３】前記パターン寸法の予測は、 前記パターン面積率と、マスクを実際に加工して得られ
    るパターン寸法との関係を表す第１の関数、 前記パターン密度と、マスクを実際に加工して得られる
    パターン寸法との関係を表す第２の関数、 及び前記パターン面積率及びパターン密度と、マスクを
    実際に加工して得られるパターン寸法との関係を表す第
    ３の関数の何れかを用いて行われることを特徴とする請
    求項１に記載のマスクの製造方法。
  4. 【請求項４】第２の関数及び第３の関数は、複数のパタ
    ーン密度を有する寸法測定パターンが配置され、パター
    ン面積率が異なる複数のパターンデータを用いて加工さ
    れた、それぞれの評価用マスクのパターン寸法を測定す
    ることにより導出されることを特徴とする請求項３に記
    載のマスクの製造方法。
  5. 【請求項５】被露光基板表面に所定の光像パターンを形
    成するため、光透過パターン部と遮光パターン部とが配
    置されたマスクのレイアウトパターンを補正するマスク
    の製造方法であって、 与えられたマスクのレイアウトパターンの設計データか
    ら、前記マスクの面積に対する、光透過パターン部或い
    は遮光パターン部の面積の割合であるパターン面積率
    と、与えられたレイアウトパターンから抽出された領域
    の面積に対する、該領域内の前記光透過パターン部或い
    は遮光パターン部の割合であるパターン密度とをそれぞ
    れ演算するステップと、 演算されたパターン面積率及びパターン密度から、前記
    与えられたレイアウトパターンの設計データを用いてマ
    スクにパターンを形成した場合に、形成されるパターン
    の位置精度を予測するステップと、 予測された位置精度に基づいて、前記与えられたレイア
    ウトパターンに補正量を与えるステップとを含むことを
    特徴とするマスクの製造方法。
  6. 【請求項６】被露光基板表面に所定の光像パターンを形
    成するため、光透過パターン部と遮光パターン部とが配
    置されたマスクのレイアウトパターンを補正するマスク
    の製造方法であって、 与えられたマスクのレイアウトパターンの設計データか
    ら、前記マスクの面積に対する、光透過パターン部或い
    は遮光パターン部の面積の割合であるパターン面積率
    と、与えられたレイアウトパターンから抽出された領域
    の面積に対する、該領域内の前記光透過パターン部或い
    は遮光パターン部の割合であるパターン密度とをそれぞ
    れ演算するステップと、 演算されたパターン面積率及びパターン密度から、前記
    与えられたレイアウトパターンの設計データを用いてマ
    スクにパターンを形成した場合に、形成されるパターン
    のＸＹ差を予測するステップと、 予測されたＸＹ差に基づいて、前記与えられたレイアウ
    トパターンに補正量を与えるステップとを含むことを特
    徴とするマスクの製造方法。
  7. 【請求項７】請求項１，５及び６の何れかに記載された
    マスクの製造方法を用いて補正されたマスクのレイアウ
    トパターンに基づいて形成されたことを特徴とするマス
    ク。
  8. 【請求項８】請求項７に記載されたマスクを用いて形成
    されたことを特徴とする半導体装置。
JP2001095971A 2001-03-29 2001-03-29 マスクの製造方法 Pending JP2002296754A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2001095971A JP2002296754A (ja) 2001-03-29 2001-03-29 マスクの製造方法
EP02007238A EP1246010B1 (en) 2001-03-29 2002-03-28 Photomask manufacturing method
DE60217213T DE60217213T2 (de) 2001-03-29 2002-03-28 Methode zur Herstellung einer Fotomaske
KR10-2002-0016995A KR100472267B1 (ko) 2001-03-29 2002-03-28 마스크의 제조 방법, 이 제조 방법에 의해 제조된 마스크,및 이 마스크를 이용한 반도체 장치의 제조 방법
US10/107,247 US6689625B2 (en) 2001-03-29 2002-03-28 Method for correcting a design data of a layout pattern of a photomask, photomask manufactured by said method, and semiconductor device method using said photomask
CNB021087296A CN1215531C (zh) 2001-03-29 2002-03-29 掩模的制造方法
TW091106327A TW578196B (en) 2001-03-29 2002-03-29 Photomask manufacturing method, and semiconductor device method using said photomask
US10/698,356 US20040091797A1 (en) 2001-03-29 2003-11-03 Photomask manufacturing method, photomask manufactured by said manufacturing method, and semiconductor device method using said photomask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001095971A JP2002296754A (ja) 2001-03-29 2001-03-29 マスクの製造方法

Publications (2)

Publication Number Publication Date
JP2002296754A true JP2002296754A (ja) 2002-10-09
JP2002296754A5 JP2002296754A5 (ja) 2006-08-24

Family

ID=18949957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001095971A Pending JP2002296754A (ja) 2001-03-29 2001-03-29 マスクの製造方法

Country Status (7)

Country Link
US (2) US6689625B2 (ja)
EP (1) EP1246010B1 (ja)
JP (1) JP2002296754A (ja)
KR (1) KR100472267B1 (ja)
CN (1) CN1215531C (ja)
DE (1) DE60217213T2 (ja)
TW (1) TW578196B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004279950A (ja) * 2003-03-18 2004-10-07 Toppan Printing Co Ltd フォトマスクとその製造方法および半導体集積回路とその製造方法
JP2007034143A (ja) * 2005-07-29 2007-02-08 Toppan Printing Co Ltd フォトマスクのパターン描画方法
JP2009032904A (ja) * 2007-07-27 2009-02-12 Nuflare Technology Inc 荷電粒子ビーム描画装置、パターン寸法のリサイズ装置、荷電粒子ビーム描画方法及びパターン寸法のリサイズ方法
JP2011022617A (ja) * 2010-10-29 2011-02-03 Toppan Printing Co Ltd フォトマスクのパターン描画方法
US8443311B2 (en) 2011-01-28 2013-05-14 Kabushiki Kaisha Toshiba Flare value calculation method, flare correction method, and computer program product
US8522172B2 (en) 2010-12-17 2013-08-27 Samsung Electronics Co., Ltd. Method of forming photomask using calibration pattern, and photomask having calibration pattern
JP2013231856A (ja) * 2012-04-27 2013-11-14 Canon Inc 補正方法、プログラムおよび情報処理装置
WO2014021034A1 (ja) * 2012-08-01 2014-02-06 日立オートモティブシステムズ株式会社 熱式空気流量センサ
US9583310B2 (en) 2014-10-20 2017-02-28 Nuflare Technology, Inc. Charged particle beam writing apparatus, charged particle beam writing method, and shot correction method of charged particle beam writing method

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4190227B2 (ja) * 2002-07-31 2008-12-03 富士通マイクロエレクトロニクス株式会社 フォトマスク、その設計方法及びそれを用いた半導体装置の製造方法
JP4296943B2 (ja) * 2003-01-28 2009-07-15 ソニー株式会社 露光用マスクの製造方法および露光方法ならびに３次元形状の製造方法
JP2004279643A (ja) * 2003-03-14 2004-10-07 Renesas Technology Corp フォトマスクの製造方法
JP2005258387A (ja) 2003-07-29 2005-09-22 Sony Corp 露光用マスクおよびマスクパターンの製造方法
US20060111886A1 (en) * 2004-11-23 2006-05-25 Mahesh Siddappa Method and system for modeling of a differential bus device
JP5133087B2 (ja) * 2007-02-23 2013-01-30 株式会社ニューフレアテクノロジー 半導体装置の製造方法
CN101271267B (zh) * 2007-03-21 2012-09-19 鸿富锦精密工业（深圳）有限公司 曝光光罩及薄膜图案层的制造方法
CN104698761B (zh) * 2013-12-05 2017-06-13 中芯国际集成电路制造(上海)有限公司 基于面积的opc模型校准方法
KR101661629B1 (ko) 2016-03-11 2016-09-30 주식회사 베프스 Pzt 무결정 합금 도금액 및 이를 사용한 pzt 무결정 합금 도금방법
JP6575455B2 (ja) * 2016-07-29 2019-09-18 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置
TWI690768B (zh) * 2019-01-25 2020-04-11 力晶積成電子製造股份有限公司 光罩的設計方法與半導體微影製程

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4499595A (en) * 1981-10-01 1985-02-12 General Electric Co. System and method for pattern recognition
JPH06138643A (ja) * 1992-10-30 1994-05-20 Toshiba Corp 半導体装置用ガラスマスクおよびその製造方法
JP2975843B2 (ja) 1994-04-26 1999-11-10 三洋電機株式会社 測長用モニター
JP3406506B2 (ja) * 1997-03-24 2003-05-12 シャープ株式会社 フォトマスクのパターン補正方法およびフォトマスクのパターン補正装置
JP2000020564A (ja) * 1998-06-29 2000-01-21 Mitsubishi Electric Corp レイアウトパターンデータ補正装置、レイアウトパターンデータ補正方法、その補正方法を用いた半導体装置の製造方法、および、半導体装置の製造プログラムを記録した記録媒体
JP2000075467A (ja) 1998-08-31 2000-03-14 Matsushita Electronics Industry Corp フォトマスク及びその製造方法、並びにそのフォトマスクを用いた半導体装置の製造方法
JP2000089448A (ja) * 1998-09-11 2000-03-31 Fujitsu Ltd 露光用パターン表示・検査・修正方法
JP3344347B2 (ja) * 1999-01-14 2002-11-11 日本電気株式会社 近接効果補正方法及びｅｂマスク
US6654488B1 (en) * 1999-07-01 2003-11-25 International Business Machines Corporation Fill pattern inspection
JP2002148779A (ja) * 2000-11-07 2002-05-22 Toshiba Corp マスクパターン補正方法、フォトマスク及びマスクパターン補正方法プログラムを格納したコンピュータ読み取り可能な記録媒体

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4543614B2 (ja) * 2003-03-18 2010-09-15 凸版印刷株式会社 フォトマスクの製造方法および半導体集積回路の製造方法
JP2004279950A (ja) * 2003-03-18 2004-10-07 Toppan Printing Co Ltd フォトマスクとその製造方法および半導体集積回路とその製造方法
JP4682734B2 (ja) * 2005-07-29 2011-05-11 凸版印刷株式会社 フォトマスクのパターン描画方法
JP2007034143A (ja) * 2005-07-29 2007-02-08 Toppan Printing Co Ltd フォトマスクのパターン描画方法
JP2009032904A (ja) * 2007-07-27 2009-02-12 Nuflare Technology Inc 荷電粒子ビーム描画装置、パターン寸法のリサイズ装置、荷電粒子ビーム描画方法及びパターン寸法のリサイズ方法
JP2011022617A (ja) * 2010-10-29 2011-02-03 Toppan Printing Co Ltd フォトマスクのパターン描画方法
JP4683163B2 (ja) * 2010-10-29 2011-05-11 凸版印刷株式会社 フォトマスクのパターン描画方法
US8522172B2 (en) 2010-12-17 2013-08-27 Samsung Electronics Co., Ltd. Method of forming photomask using calibration pattern, and photomask having calibration pattern
US8443311B2 (en) 2011-01-28 2013-05-14 Kabushiki Kaisha Toshiba Flare value calculation method, flare correction method, and computer program product
JP2013231856A (ja) * 2012-04-27 2013-11-14 Canon Inc 補正方法、プログラムおよび情報処理装置
WO2014021034A1 (ja) * 2012-08-01 2014-02-06 日立オートモティブシステムズ株式会社 熱式空気流量センサ
JP2014032014A (ja) * 2012-08-01 2014-02-20 Hitachi Automotive Systems Ltd 熱式空気流量センサ
US9719824B2 (en) 2012-08-01 2017-08-01 Hitachi Automotive Systems, Ltd. Thermal air flow sensor
US9583310B2 (en) 2014-10-20 2017-02-28 Nuflare Technology, Inc. Charged particle beam writing apparatus, charged particle beam writing method, and shot correction method of charged particle beam writing method

Also Published As

Publication number Publication date
US6689625B2 (en) 2004-02-10
US20040091797A1 (en) 2004-05-13
EP1246010A2 (en) 2002-10-02
CN1215531C (zh) 2005-08-17
KR100472267B1 (ko) 2005-02-21
DE60217213D1 (de) 2007-02-15
DE60217213T2 (de) 2007-10-04
TW578196B (en) 2004-03-01
EP1246010A3 (en) 2003-10-22
KR20020077185A (ko) 2002-10-11
CN1379443A (zh) 2002-11-13
EP1246010B1 (en) 2007-01-03
US20020142233A1 (en) 2002-10-03

Similar Documents

Publication Publication Date Title
JP2002296754A (ja) マスクの製造方法
US5994009A (en) Interlayer method utilizing CAD for process-induced proximity effect correction
US7971160B2 (en) Creating method of photomask pattern data, photomask created by using the photomask pattern data, and manufacturing method of semiconductor apparatus using the photomask
US9034562B2 (en) Pattern improvement in multiprocess patterning
JPH10133358A (ja) 露光パターンの補正方法および露光パターンの補正装置および露光マスクおよび露光方法並びに半導体装置
CN100594424C (zh) 图形尺寸校正装置及方法、光掩模以及试验用光掩模
US20090024978A1 (en) Semiconductor device mask, method of forming the same and method of manufacturing semiconductor device using the same
JP2000098584A (ja) マスクパタ―ン補正方法及びマスクパタ―ン補正プログラムを記録した記録媒体
KR20020030729A (ko) 포토마스크 제조 방법, 포토마스크 및 그의 노출 방법
JP3914085B2 (ja) プロセスパラメータの作成方法、プロセスパラメータの作成システム及び半導体装置の製造方法
JP4874149B2 (ja) マスクパターン補正方法および半導体装置の製造方法
US6571383B1 (en) Semiconductor device fabrication using a photomask designed using modeling and empirical testing
JP4643302B2 (ja) マスクパターン作成方法、レイアウト作成方法、フォトマスクの製造方法、フォトマスク、及び半導体装置の製造方法
JP2006276491A (ja) マスクパターン補正方法、及びフォトマスク作製方法
CN1577722B (zh) 图形修正方法、系统、掩模、半导体器件制造方法和半导体器件
KR100871750B1 (ko) 마스크 형성 방법
US7026078B2 (en) Method of manufacturing photomask
KR100809705B1 (ko) 반도체 소자의 패턴 예측을 위한 이미지 콘투어 형성방법
JP2004040039A (ja) 露光方法の選択方法
JP4691840B2 (ja) マスクパターン生成方法およびフォトマスク
JP4153678B2 (ja) マスクデータ生成方法、露光マスク作成方法およびパターン形成方法
JP4876299B2 (ja) フォトマスクパタンデータ作成方法
JP2002099073A (ja) 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法
JP2008098203A (ja) 膜のパターニング方法及び露光用マスク
Yang et al. OPC accuracy enhancement through systematic OPC calibration and verification methodology for sub-100nm node

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060705

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090901