JP2000075467A - フォトマスク及びその製造方法、並びにそのフォトマスクを用いた半導体装置の製造方法 - Google Patents
フォトマスク及びその製造方法、並びにそのフォトマスクを用いた半導体装置の製造方法Info
- Publication number
- JP2000075467A JP2000075467A JP24536798A JP24536798A JP2000075467A JP 2000075467 A JP2000075467 A JP 2000075467A JP 24536798 A JP24536798 A JP 24536798A JP 24536798 A JP24536798 A JP 24536798A JP 2000075467 A JP2000075467 A JP 2000075467A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- photomask
- data
- area
- design data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
【課題】 ＣＭＯＳロジック集積回路のように、粗密が
あるパターンをドライエッチングで加工したときのマイ
クロローディング効果を軽減するフォトマスクの製造方
法を提供する。 【解決手段】 まず、フォトマスクパターン全体の設計
データを縦及び横にマス目状の小領域のパターンデータ
に分割し、さらにそれぞれの小領域毎に、パターンの占
有面積率を求める。一方で、占有面積率と実際にエッチ
ングなどで得られた加工寸法との関数を求めておき、そ
れと求めた占有面積率に基づいて、半導体基板上に実際
に加工されるパターン寸法を予想する。次に、予想結果
に基づいて小領域毎に、フォトマスクパターンの設計デ
ータに補正量を与え、最後に補正した小領域設計データ
を合成する。これによって、パターン密度に応じた精密
な寸法補正が可能となり、粗密による寸法ばらつきを防
止できる。
あるパターンをドライエッチングで加工したときのマイ
クロローディング効果を軽減するフォトマスクの製造方
法を提供する。 【解決手段】 まず、フォトマスクパターン全体の設計
データを縦及び横にマス目状の小領域のパターンデータ
に分割し、さらにそれぞれの小領域毎に、パターンの占
有面積率を求める。一方で、占有面積率と実際にエッチ
ングなどで得られた加工寸法との関数を求めておき、そ
れと求めた占有面積率に基づいて、半導体基板上に実際
に加工されるパターン寸法を予想する。次に、予想結果
に基づいて小領域毎に、フォトマスクパターンの設計デ
ータに補正量を与え、最後に補正した小領域設計データ
を合成する。これによって、パターン密度に応じた精密
な寸法補正が可能となり、粗密による寸法ばらつきを防
止できる。
Description
【０００１】
【発明の属する技術分野】この発明は、投影光学系を介
して、加工対象にパターン転写を行うために使用するフ
ォトマスク及びその製造方法、並びにそのフォトマスク
を用いた半導体装置の製造方法に関するものである。
して、加工対象にパターン転写を行うために使用するフ
ォトマスク及びその製造方法、並びにそのフォトマスク
を用いた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置、特にＬＳＩデバイスを構成
する素子寸法の微細化に伴い、要求される半導体基板上
のパターン寸法精度は日々高まっている。しかしなが
ら、特にＭＯＳロジック分野では、回路パターンがラン
ダムであり、また、個々のフォトマスクレイヤーのパタ
ーン面積率［（パターン面積）／（チップ面積）］も半
導体装置によって大きく異なるため、マスク合わせ時の
現像速度のばらつきやエッチング時のマイクロローディ
ング効果が発生し、パターン寸法精度向上の妨げとなっ
ている。
する素子寸法の微細化に伴い、要求される半導体基板上
のパターン寸法精度は日々高まっている。しかしなが
ら、特にＭＯＳロジック分野では、回路パターンがラン
ダムであり、また、個々のフォトマスクレイヤーのパタ
ーン面積率［（パターン面積）／（チップ面積）］も半
導体装置によって大きく異なるため、マスク合わせ時の
現像速度のばらつきやエッチング時のマイクロローディ
ング効果が発生し、パターン寸法精度向上の妨げとなっ
ている。
【０００３】その対応策として、これまでのパターン寸
法の半導体装置においては、パターン面積率に依存しな
い、プロセスウインドウの広いリソグラフィ技術及びエ
ッチング技術を設定することで対応していたが、要求さ
れるパターン寸法精度が厳しくなるに従って、従来のリ
ソグラフィ技術やエッチング技術等のプロセス条件の最
適化では所望の精度が得られなくなったため、最近で
は、パターン転写を行うためのフォトマスクパターンに
修正を加えて対策するようになっている。
法の半導体装置においては、パターン面積率に依存しな
い、プロセスウインドウの広いリソグラフィ技術及びエ
ッチング技術を設定することで対応していたが、要求さ
れるパターン寸法精度が厳しくなるに従って、従来のリ
ソグラフィ技術やエッチング技術等のプロセス条件の最
適化では所望の精度が得られなくなったため、最近で
は、パターン転写を行うためのフォトマスクパターンに
修正を加えて対策するようになっている。
【０００４】以下に、半導体基板上のパターン寸法精度
を向上するための従来のフォトマスクパターン修正設計
方法について説明する。
を向上するための従来のフォトマスクパターン修正設計
方法について説明する。
【０００５】図２は、従来のフォトマスクパターン作成
方法を示すフロー図である。まず、フォトマスク作成工
程において、半導体基板上の加工対象のパターン転写を
行うために使用するフォトマスクの初期設計データＰを
パターン補正装置に入力する。次に、パターン補正装置
を用いて、半導体基板上の全領域に対して、加工対象の
パターンが占める面積率Ｓを求める。
方法を示すフロー図である。まず、フォトマスク作成工
程において、半導体基板上の加工対象のパターン転写を
行うために使用するフォトマスクの初期設計データＰを
パターン補正装置に入力する。次に、パターン補正装置
を用いて、半導体基板上の全領域に対して、加工対象の
パターンが占める面積率Ｓを求める。
【０００６】一方、パターン占有面積率が異なる評価用
フォトマスクを数種類事前に準備し、実際に半導体装置
の製造工程で、フォトリソグラフィ技術とエッチング技
術を用いて基板上にパターンを形成し、仕上がり寸法を
測定して、占有面積率Ｓと仕上がり寸法との相関関係を
把握する。そして、その相関関係を表す関数ｆをパター
ン補正装置に入力する。
フォトマスクを数種類事前に準備し、実際に半導体装置
の製造工程で、フォトリソグラフィ技術とエッチング技
術を用いて基板上にパターンを形成し、仕上がり寸法を
測定して、占有面積率Ｓと仕上がり寸法との相関関係を
把握する。そして、その相関関係を表す関数ｆをパター
ン補正装置に入力する。
【０００７】次に、パターン占有面積率Ｓと関数ｆを用
いて、半導体基板上に形成される仕上がり寸法を予想す
る。次いで、予想された仕上がり寸法と所望の寸法との
差をパターン補正装置で計算し、その差を補正するよう
な、フォトマスクの初期設計データＰに補正量を付加し
た設計データＰ´を求める。次に、設計データＰ´に基
づいてフォトマスクを作成する。
いて、半導体基板上に形成される仕上がり寸法を予想す
る。次いで、予想された仕上がり寸法と所望の寸法との
差をパターン補正装置で計算し、その差を補正するよう
な、フォトマスクの初期設計データＰに補正量を付加し
た設計データＰ´を求める。次に、設計データＰ´に基
づいてフォトマスクを作成する。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来のフォトマスク作成方法では、パターン面積率Ｓは、
チップ全体の面積に対する、そのパターンのチップ全体
に占める面積の比として定義されている。したがって、
チップ上で平均化したフォトマスクの補正量を決定する
ことから、ＭＯＳメモリデバイスのような、半導体基板
上で同じような寸法、密度のパターンがほぼ均一に分布
するデバイスでは問題とならないが、ＤＲＡＭや不揮発
性メモリを混載化したｅｍｂｅｄｄｅｄマイコン等に象
徴されるような、半導体基板上のデバイスによってパタ
ーン密度が大きく異なるデバイスにとっては、パターン
密部と粗部が混在するため、ドライエッチングによって
半導体基板上の、ある領域では所望の加工仕上がり寸法
が得られても、別の領域では仕上がり寸法が目標に対し
て大きくずれ、結果として必要な半導体装置の性能が得
られないという問題が発生していた。
来のフォトマスク作成方法では、パターン面積率Ｓは、
チップ全体の面積に対する、そのパターンのチップ全体
に占める面積の比として定義されている。したがって、
チップ上で平均化したフォトマスクの補正量を決定する
ことから、ＭＯＳメモリデバイスのような、半導体基板
上で同じような寸法、密度のパターンがほぼ均一に分布
するデバイスでは問題とならないが、ＤＲＡＭや不揮発
性メモリを混載化したｅｍｂｅｄｄｅｄマイコン等に象
徴されるような、半導体基板上のデバイスによってパタ
ーン密度が大きく異なるデバイスにとっては、パターン
密部と粗部が混在するため、ドライエッチングによって
半導体基板上の、ある領域では所望の加工仕上がり寸法
が得られても、別の領域では仕上がり寸法が目標に対し
て大きくずれ、結果として必要な半導体装置の性能が得
られないという問題が発生していた。
【０００９】本発明は、上記従来の課題を解決するもの
で、半導体チップ上のパターン密度にばらつきが存在し
ても、半導体基板上のすべての領域で所望の仕上がり寸
法を得ることができるフォトマスクの製造方法を提供す
ることを主たる目的とするものである。
で、半導体チップ上のパターン密度にばらつきが存在し
ても、半導体基板上のすべての領域で所望の仕上がり寸
法を得ることができるフォトマスクの製造方法を提供す
ることを主たる目的とするものである。
【００１０】
【課題を解決するための手段】上記課題を解決するため
の本発明のフォトマスクの製造方法は、フォトマスクパ
ターンの設計データを抽出する工程と、フォトマスクパ
ターンの設計データを小領域のパターンデータに分割
し、さらに小領域毎に、小領域の面積に対するパターン
の面積が占める割合を求める工程と、求めたパターン面
積が占める割合に基づいて、半導体基板などの加工対象
上に実際に加工されるパターン寸法がどうなるかを予想
する工程と、予想結果に基づいて小領域毎に、フォトマ
スクパターンの設計データに補正量を与える工程と、小
領域毎に補正量を与えた設計データを合成する工程とを
有するものである。
の本発明のフォトマスクの製造方法は、フォトマスクパ
ターンの設計データを抽出する工程と、フォトマスクパ
ターンの設計データを小領域のパターンデータに分割
し、さらに小領域毎に、小領域の面積に対するパターン
の面積が占める割合を求める工程と、求めたパターン面
積が占める割合に基づいて、半導体基板などの加工対象
上に実際に加工されるパターン寸法がどうなるかを予想
する工程と、予想結果に基づいて小領域毎に、フォトマ
スクパターンの設計データに補正量を与える工程と、小
領域毎に補正量を与えた設計データを合成する工程とを
有するものである。
【００１１】上記の小領域データは、具体的には、
（１）フォトマスクパターンデータを縦及び横にマス目
状に分割して形成、（２）フォトマスクパターンデータ
を、ユニットデバイス領域データ毎に分割して形成、あ
るいは、（３）フォトマスクパターンデータを、パター
ン密度がほぼ同じ領域データ毎に分割して形成したもの
にすることができる。
（１）フォトマスクパターンデータを縦及び横にマス目
状に分割して形成、（２）フォトマスクパターンデータ
を、ユニットデバイス領域データ毎に分割して形成、あ
るいは、（３）フォトマスクパターンデータを、パター
ン密度がほぼ同じ領域データ毎に分割して形成したもの
にすることができる。
【００１２】また、上記半導体基板などの加工対象上に
実際にエッチングなどで加工されるパターン寸法を予想
する工程は、具体的には、パターン面積と実際にエッチ
ングなどで加工して得られた加工寸法との関数を求め、
それを用いて行う。
実際にエッチングなどで加工されるパターン寸法を予想
する工程は、具体的には、パターン面積と実際にエッチ
ングなどで加工して得られた加工寸法との関数を求め、
それを用いて行う。
【００１３】上記本発明のフォトマスクの製造方法にお
いては、特にフォトマスクパターンの設計データを小領
域のパターンデータに分割し、さらにその小領域毎に、
フォトマスクパターンの設計データに補正量を与えるこ
とによって、小領域毎のパターン密度に応じた適切で精
密な寸法補正が可能になり、最後に小領域毎に補正量を
与えた設計データを合成すれば、フォトマスクパターン
に粗密があっても全体として、半導体基板上に所望の寸
法のパターンを得ることができる。
いては、特にフォトマスクパターンの設計データを小領
域のパターンデータに分割し、さらにその小領域毎に、
フォトマスクパターンの設計データに補正量を与えるこ
とによって、小領域毎のパターン密度に応じた適切で精
密な寸法補正が可能になり、最後に小領域毎に補正量を
与えた設計データを合成すれば、フォトマスクパターン
に粗密があっても全体として、半導体基板上に所望の寸
法のパターンを得ることができる。
【００１４】また、課題を解決するための本発明のフォ
トマスクの他の製造方法は、先に説明した製造方法にお
いて、分割した小領域毎に、小領域の面積に対するパタ
ーンの面積が占める割合を求める代りに、小領域に存在
するパターンの個数を求め、そのパターンの個数に基づ
いて、加工対象上に実際に加工されるパターン寸法を予
想する工程を有するものである。
トマスクの他の製造方法は、先に説明した製造方法にお
いて、分割した小領域毎に、小領域の面積に対するパタ
ーンの面積が占める割合を求める代りに、小領域に存在
するパターンの個数を求め、そのパターンの個数に基づ
いて、加工対象上に実際に加工されるパターン寸法を予
想する工程を有するものである。
【００１５】このようにしても、パターン密度の粗密に
よらず、半導体基板上の全領域で精度の高い仕上がり寸
法を実現できる。
よらず、半導体基板上の全領域で精度の高い仕上がり寸
法を実現できる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。
て、図面を参照しながら詳細に説明する。
【００１７】図１は、本発明の一実施の形態におけるフ
ォトマスクパターンの作成方法を示すフロー図である。
まず、フォトマスク作成工程において、半導体基板上に
加工対象のパターン転写を行うために使用するフォトマ
スクの初期設計データＰをパターン補正装置に入力す
る。次に、初期設計データＰを任意の面積のｎ個のユニ
ットＰｎに分割する。
ォトマスクパターンの作成方法を示すフロー図である。
まず、フォトマスク作成工程において、半導体基板上に
加工対象のパターン転写を行うために使用するフォトマ
スクの初期設計データＰをパターン補正装置に入力す
る。次に、初期設計データＰを任意の面積のｎ個のユニ
ットＰｎに分割する。
【００１８】ここて、設計データの分割については、ま
ず、フォトマスクの全受光領域をマス目状にｎ個（横ｉ
個×縦ｊ個）に分け、次に、ｎ11（１行１列目のマス
目）と初期設計データＰとを重ね合わせて（Ａｎｄ処
理）、Ｐ11とし、これをＰijまで繰り返して、初期設計
データＰをＰｎ個に分割する方法を実施する。
ず、フォトマスクの全受光領域をマス目状にｎ個（横ｉ
個×縦ｊ個）に分け、次に、ｎ11（１行１列目のマス
目）と初期設計データＰとを重ね合わせて（Ａｎｄ処
理）、Ｐ11とし、これをＰijまで繰り返して、初期設計
データＰをＰｎ個に分割する方法を実施する。
【００１９】次に、パターン補正装置を用いて、各ユニ
ットＰij毎に加工対象のパターンが占める面積率Ｓを求
める。個々での面積率は、マス目領域全体の面積に対す
るパターンが占める面積との比である。
ットＰij毎に加工対象のパターンが占める面積率Ｓを求
める。個々での面積率は、マス目領域全体の面積に対す
るパターンが占める面積との比である。
【００２０】一方、パターン占有面積率が異なる評価用
のフォトマスクを数種類事前に準備しておき、実際に半
導体装置の製造工程で、フォトリソグラフィ技術とエッ
チング技術を用いて、基板上にパターンを形成して仕上
がり寸法を測定し、占有面積率と仕上がり寸法との相関
関係を把握する。そしてその相関関係を示す関数ｆをパ
ターン補正装置に入力する。
のフォトマスクを数種類事前に準備しておき、実際に半
導体装置の製造工程で、フォトリソグラフィ技術とエッ
チング技術を用いて、基板上にパターンを形成して仕上
がり寸法を測定し、占有面積率と仕上がり寸法との相関
関係を把握する。そしてその相関関係を示す関数ｆをパ
ターン補正装置に入力する。
【００２１】このようにした後、パターン占有面積率Ｓ
と関数ｆを用いて、半導体基板上に形成される各マス目
領域での仕上がり寸法を予想する。次に、それぞれのマ
ス目領域について、予想された仕上がり寸法と所望の寸
法との差をパターン補正装置で計算し、対応する領域の
フォトマスクの初期設計データＰｎに前記差に相当する
補正量を付加した設計データＰｎ´を求める。次に、す
べての設計データＰｎ´を合成して設計データＰ´を算
出し、設計データＰ´に基づいてフォトマスクを作成す
る。
と関数ｆを用いて、半導体基板上に形成される各マス目
領域での仕上がり寸法を予想する。次に、それぞれのマ
ス目領域について、予想された仕上がり寸法と所望の寸
法との差をパターン補正装置で計算し、対応する領域の
フォトマスクの初期設計データＰｎに前記差に相当する
補正量を付加した設計データＰｎ´を求める。次に、す
べての設計データＰｎ´を合成して設計データＰ´を算
出し、設計データＰ´に基づいてフォトマスクを作成す
る。
【００２２】従来では、既に述べたように、初期設計デ
ータＰに対して基本的に均一に１個の補正量を加えて補
正設計データＰ´としていたのに比べて、本発明では、
初期設計データＰに対してデータＰを複数個の領域のデ
ータに分割し、それぞれの領域毎のパターン占有面積率
に応じた補正量を、それぞれの領域に加えて全体として
の補正設計データＰ´を算出するので、領域毎のパター
ン密度に応じたきめ細かい精密なパターン寸法補正をす
ることができる。
ータＰに対して基本的に均一に１個の補正量を加えて補
正設計データＰ´としていたのに比べて、本発明では、
初期設計データＰに対してデータＰを複数個の領域のデ
ータに分割し、それぞれの領域毎のパターン占有面積率
に応じた補正量を、それぞれの領域に加えて全体として
の補正設計データＰ´を算出するので、領域毎のパター
ン密度に応じたきめ細かい精密なパターン寸法補正をす
ることができる。
【００２３】そして、このような本発明の方法でパター
ン補正され、作成されたフォトマスクを用いて半導体装
置を製造する。特に、ドライエッチング加工すること
で、半導体チップ上のパターン密度の粗密に対応した補
正量の効果により、半導体装置上のすべての領域で、所
望の仕上がり寸法を得ることができる。
ン補正され、作成されたフォトマスクを用いて半導体装
置を製造する。特に、ドライエッチング加工すること
で、半導体チップ上のパターン密度の粗密に対応した補
正量の効果により、半導体装置上のすべての領域で、所
望の仕上がり寸法を得ることができる。
【００２４】なお、本発明の実施の形態においては、そ
のパターンの占有面積率に対する仕上がり寸法の関数ｆ
を用いた。しかし、異なる配線層同士を結線するコンタ
クトパターンマスク系のフォトマスクレイヤーについて
は、パターン占有面積率の代りに、各マス目領域内に存
在するコンタクトパターン個数を用いた仕上がり寸法の
関数を用いて寸法補正をすることができる。これは、こ
の種のコンタクト径がチップ上どこでも大体同じで密度
だけが異なっている場合が多いからである。
のパターンの占有面積率に対する仕上がり寸法の関数ｆ
を用いた。しかし、異なる配線層同士を結線するコンタ
クトパターンマスク系のフォトマスクレイヤーについて
は、パターン占有面積率の代りに、各マス目領域内に存
在するコンタクトパターン個数を用いた仕上がり寸法の
関数を用いて寸法補正をすることができる。これは、こ
の種のコンタクト径がチップ上どこでも大体同じで密度
だけが異なっている場合が多いからである。
【００２５】また、データＰの分割方法として、ｎ個の
マス目領域にする方法以外に、チップ上のユニットデバ
イスの領域、すなわち例えばメモリー領域、ＣＰＵ領域
などパターン密度のよく似た領域データ毎に分解するこ
ともできる。この方法によれば、分割がより少ない個数
で効率よくできるという利点がある。
マス目領域にする方法以外に、チップ上のユニットデバ
イスの領域、すなわち例えばメモリー領域、ＣＰＵ領域
などパターン密度のよく似た領域データ毎に分解するこ
ともできる。この方法によれば、分割がより少ない個数
で効率よくできるという利点がある。
【００２６】
【発明の効果】以上説明したように、本発明は、フォト
マスクパターンの設計データを任意の小領域に分割し、
小領域毎に最適な補正量を決定して、最後にそれらを合
成したフォトマスクを作成することで、パターン密度の
粗密に依らず、半導体装置上の全ての領域で所望の仕上
がり寸法を得ることができる優れたフォトマスクの製造
方法であり、それを用いて、微小寸法のパターンを有す
る半導体装置の製造が実現できるものである。
マスクパターンの設計データを任意の小領域に分割し、
小領域毎に最適な補正量を決定して、最後にそれらを合
成したフォトマスクを作成することで、パターン密度の
粗密に依らず、半導体装置上の全ての領域で所望の仕上
がり寸法を得ることができる優れたフォトマスクの製造
方法であり、それを用いて、微小寸法のパターンを有す
る半導体装置の製造が実現できるものである。
【図１】本発明の一実施の形態におけるフォトマスクパ
ターンの作成方法を示すフロー図
ターンの作成方法を示すフロー図
【図２】従来のフォトマスクパターンの作成方法を示す
フロー図
フロー図
Claims (8)
- 【請求項１】 投影光学系を介して、加工対象にパター
ン転写を行うために使用するフォトマスクの製造方法で
あって、フォトマスクパターンの設計データを抽出する
工程と、前記フォトマスクパターンの設計データを小領
域パターンデータに分割する工程と、前記小領域毎に、
前記小領域の面積に対するパターンの面積が占める割合
を求める工程と、前記パターン面積が占める割合に基づ
いて、前記加工対象上に実際に加工されるパターン寸法
を予想する工程と、前記予想結果に基づいて前記小領域
毎に、前記フォトマスクパターンの設計データに補正量
を与える工程と、前記小領域毎に前記補正量を与えた設
計データを合成する工程とを含むことを特徴とするフォ
トマスクの製造方法。 - 【請求項２】 小領域データは、フォトマスクパターン
データを縦及び横にマス目状に分割したものであること
を特徴とする請求項１記載のフォトマスクの製造方法。 - 【請求項３】 小領域データは、フォトマスクパターン
データを、ユニットデバイス領域データ毎に分割したも
のであることを特徴とする請求項１記載のフォトマスク
の製造方法。 - 【請求項４】 小領域データは、フォトマスクパターン
データを、パターン密度がほぼ同じ領域データ毎に分割
したものであることを特徴とする請求項１記載のフォト
マスクの製造方法。 - 【請求項５】 パターン面積が占める割合に基づいて、
加工対象上に実際に加工されるパターン寸法を予想する
工程は、パターン面積と実際に加工して得られた加工寸
法との関数を用いて予想する工程であることを特徴とす
る請求項１ないし４のいずれかに記載のフォトマスクの
製造方法。 - 【請求項６】 投影光学系を介して、加工対象にパター
ン転写を行うために使用するフォトマスクの製造方法で
あって、フォトマスクパターンの設計データを抽出する
工程と、前記フォトマスクパターンの設計データを小領
域パターンデータに分割する工程と、前記小領域毎に、
前記小領域に存在するパターンの個数を求める工程と、
前記パターンの個数に基づいて、前記加工対象上に実際
に加工されるパターン寸法を予想する工程と、前記予想
結果に基づいて前記小領域毎に、前記フォトマスクパタ
ーンの設計データに補正量を与える工程と、前記小領域
毎に前記補正量を与えた設計データを合成する工程とを
含むことを特徴とするフォトマスクの製造方法。 - 【請求項７】 請求項１ないし６のいずれか１項に記載
の製造方法によって得られたフォトマスク。 - 【請求項８】 請求項７に記載のフォトマスクを用い
て、半導体基板上にパターンを転写することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24536798A JP2000075467A (ja) | 1998-08-31 | 1998-08-31 | フォトマスク及びその製造方法、並びにそのフォトマスクを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24536798A JP2000075467A (ja) | 1998-08-31 | 1998-08-31 | フォトマスク及びその製造方法、並びにそのフォトマスクを用いた半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000075467A true JP2000075467A (ja) | 2000-03-14 |
Family
ID=17132620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24536798A Pending JP2000075467A (ja) | 1998-08-31 | 1998-08-31 | フォトマスク及びその製造方法、並びにそのフォトマスクを用いた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000075467A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002357889A (ja) * | 2001-03-28 | 2002-12-13 | Sony Corp | 位相シフトマスクの作製装置及び作製方法並びに位相シフトマスクを使用するパターン形成方法 |
| US6689625B2 (en) | 2001-03-29 | 2004-02-10 | Kabushiki Kaisha Toshiba | Method for correcting a design data of a layout pattern of a photomask, photomask manufactured by said method, and semiconductor device method using said photomask |
| WO2004013696A1 (ja) * | 2002-07-31 | 2004-02-12 | Fujitsu Limited | パターン寸法補正装置及びパターン寸法補正方法 |
| JP2005128395A (ja) * | 2003-10-27 | 2005-05-19 | Renesas Technology Corp | 転写用マスクデータ補正装置 |
| JP2006323023A (ja) * | 2005-05-17 | 2006-11-30 | Toshiba Microelectronics Corp | マスクパターン作成方法 |
| JP2006337857A (ja) * | 2005-06-03 | 2006-12-14 | Toshiba Microelectronics Corp | 半導体装置の製造方法と、半導体装置のチップパタンの補正プログラム |
| JP2007249167A (ja) * | 2006-02-14 | 2007-09-27 | Nuflare Technology Inc | パタン作成方法及び荷電粒子ビーム描画装置 |
| JP2008249872A (ja) * | 2007-03-29 | 2008-10-16 | Fujitsu Microelectronics Ltd | マスクパターン補正方法および半導体装置の製造方法 |
| KR100870333B1 (ko) | 2002-07-31 | 2008-11-25 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 시험용 포토마스크, 플레어 평가 방법, 및 플레어 보정 방법 |
| US7495243B2 (en) | 2006-03-08 | 2009-02-24 | Nuflare Technology, Inc. | Writing method of charged particle beam, support apparatus of charged particle beam writing apparatus, writing data generating method and program-recorded readable recording medium |
| JP2010181652A (ja) * | 2009-02-05 | 2010-08-19 | Sk Electronics:Kk | カラーフィルタ及びその製造方法、フォトマスク |
| JP2012182506A (ja) * | 2006-02-14 | 2012-09-20 | Nuflare Technology Inc | パタン作成方法及び荷電粒子ビーム描画装置 |
| JP2013174902A (ja) * | 2007-02-23 | 2013-09-05 | Nuflare Technology Inc | 半導体装置の製造方法及び露光用マスクへのパターン形成方法 |
| US10120275B2 (en) | 2016-05-12 | 2018-11-06 | Toshiba Memory Corporation | Layout method of mask pattern, manufacturing method of a semiconductor device and exposure mask |
-
1998
- 1998-08-31 JP JP24536798A patent/JP2000075467A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002357889A (ja) * | 2001-03-28 | 2002-12-13 | Sony Corp | 位相シフトマスクの作製装置及び作製方法並びに位相シフトマスクを使用するパターン形成方法 |
| US6689625B2 (en) | 2001-03-29 | 2004-02-10 | Kabushiki Kaisha Toshiba | Method for correcting a design data of a layout pattern of a photomask, photomask manufactured by said method, and semiconductor device method using said photomask |
| KR100870333B1 (ko) | 2002-07-31 | 2008-11-25 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 시험용 포토마스크, 플레어 평가 방법, 및 플레어 보정 방법 |
| WO2004013696A1 (ja) * | 2002-07-31 | 2004-02-12 | Fujitsu Limited | パターン寸法補正装置及びパターン寸法補正方法 |
| US7240307B2 (en) | 2002-07-31 | 2007-07-03 | Fujitsu Limited | Pattern size correcting device and pattern size correcting method |
| JP2005128395A (ja) * | 2003-10-27 | 2005-05-19 | Renesas Technology Corp | 転写用マスクデータ補正装置 |
| JP4562374B2 (ja) * | 2003-10-27 | 2010-10-13 | ルネサスエレクトロニクス株式会社 | 転写用マスクデータ補正装置 |
| JP2006323023A (ja) * | 2005-05-17 | 2006-11-30 | Toshiba Microelectronics Corp | マスクパターン作成方法 |
| JP4728042B2 (ja) * | 2005-05-17 | 2011-07-20 | 株式会社ニューフレアテクノロジー | マスクパターン作成方法 |
| JP2006337857A (ja) * | 2005-06-03 | 2006-12-14 | Toshiba Microelectronics Corp | 半導体装置の製造方法と、半導体装置のチップパタンの補正プログラム |
| JP2007249167A (ja) * | 2006-02-14 | 2007-09-27 | Nuflare Technology Inc | パタン作成方法及び荷電粒子ビーム描画装置 |
| JP2012182506A (ja) * | 2006-02-14 | 2012-09-20 | Nuflare Technology Inc | パタン作成方法及び荷電粒子ビーム描画装置 |
| US7495243B2 (en) | 2006-03-08 | 2009-02-24 | Nuflare Technology, Inc. | Writing method of charged particle beam, support apparatus of charged particle beam writing apparatus, writing data generating method and program-recorded readable recording medium |
| JP2013174902A (ja) * | 2007-02-23 | 2013-09-05 | Nuflare Technology Inc | 半導体装置の製造方法及び露光用マスクへのパターン形成方法 |
| JP2008249872A (ja) * | 2007-03-29 | 2008-10-16 | Fujitsu Microelectronics Ltd | マスクパターン補正方法および半導体装置の製造方法 |
| JP2010181652A (ja) * | 2009-02-05 | 2010-08-19 | Sk Electronics:Kk | カラーフィルタ及びその製造方法、フォトマスク |
| US10120275B2 (en) | 2016-05-12 | 2018-11-06 | Toshiba Memory Corporation | Layout method of mask pattern, manufacturing method of a semiconductor device and exposure mask |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6567964B2 (en) | Continuously variable dummy pattern density generating systems, methods and computer program products for patterning integrated circuits | |
| US7870514B2 (en) | Method of designing a pattern | |
| JP2000075467A (ja) | フォトマスク及びその製造方法、並びにそのフォトマスクを用いた半導体装置の製造方法 | |
| US8793638B2 (en) | Method of optimizing design for manufacturing (DFM) | |
| US6689625B2 (en) | Method for correcting a design data of a layout pattern of a photomask, photomask manufactured by said method, and semiconductor device method using said photomask | |
| JP4256408B2 (ja) | 不良確率の算出方法、パターン作成方法及び半導体装置の製造方法 | |
| JP2003043661A (ja) | パターン形成方法 | |
| JP3708058B2 (ja) | フォトマスクの製造方法およびそのフォトマスクを用いた半導体装置の製造方法 | |
| TW201423462A (zh) | 製造積體電路設計佈局的方法、積體電路設計佈局以及於積體電路佈局中定位圖樣的方法 | |
| US6136478A (en) | Mask pattern correction method and exposure mask to be used for such a method | |
| CN112668272A (zh) | 保持一致性的光学邻近校正方法和使用其制造掩模的方法 | |
| JP4463589B2 (ja) | 荷電粒子ビーム露光における下層構造に基づく後方散乱強度の生成方法及びその方法を利用した半導体装置の製造方法 | |
| JP2010016044A (ja) | 設計レイアウトデータ作成方法および半導体装置の製造方法 | |
| JP2008139688A (ja) | 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法 | |
| JP2003203841A (ja) | 評価方法、製造条件補正方法及び半導体装置の製造方法 | |
| CN110568726A (zh) | 一种曝光聚焦补偿方法 | |
| JP2003149793A (ja) | マスクブランクスの選択方法、露光マスクの形成方法、および半導体装置の製造方法 | |
| JP2004077837A (ja) | 設計パターンの補正方法 | |
| US20090103799A1 (en) | Pattern matching method in manufacturing semiconductor memory devices | |
| US20040060033A1 (en) | Mask data processor | |
| US7026078B2 (en) | Method of manufacturing photomask | |
| CN112415864B (zh) | 一种确定opc最小分割长度的方法 | |
| US6766507B2 (en) | Mask/wafer control structure and algorithm for placement | |
| JP4153678B2 (ja) | マスクデータ生成方法、露光マスク作成方法およびパターン形成方法 | |
| JPH06138643A (ja) | 半導体装置用ガラスマスクおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040302 |