JP2008249872A - マスクパターン補正方法および半導体装置の製造方法 - Google Patents
マスクパターン補正方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008249872A JP2008249872A JP2007089169A JP2007089169A JP2008249872A JP 2008249872 A JP2008249872 A JP 2008249872A JP 2007089169 A JP2007089169 A JP 2007089169A JP 2007089169 A JP2007089169 A JP 2007089169A JP 2008249872 A JP2008249872 A JP 2008249872A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- correction
- mask pattern
- mask
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 title claims abstract description 166
- 238000000034 method Methods 0.000 title claims abstract description 63
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000002955 isolation Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 238000012795 verification Methods 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 3
- 238000005192 partition Methods 0.000 claims description 2
- 238000013461 design Methods 0.000 description 18
- 235000012431 wafers Nutrition 0.000 description 17
- 230000000694 effects Effects 0.000 description 12
- 238000001459 lithography Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 206010040844 Skin exfoliation Diseases 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000013041 optical simulation Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】活性領域のサイズや形成されるトランジスタの種別によって段差量が異なる環境下でも、均一なゲート寸法を実現するマスクパターンの補正方法を提供する。
【解決手段】露光マスク上に形成されるマスクパターンのパターン補正方法において、前記マスクパターンに対して行う補正量を、前記マスクパターンが転写される活性領域のサイズごとに規定し、前記規定された補正量に基づいて、前記マスクパターンを補正する。
【選択図】 図４
【解決手段】露光マスク上に形成されるマスクパターンのパターン補正方法において、前記マスクパターンに対して行う補正量を、前記マスクパターンが転写される活性領域のサイズごとに規定し、前記規定された補正量に基づいて、前記マスクパターンを補正する。
【選択図】 図４
Description
本発明は、半導体装置の製造プロセスで用いるマスクパターンの補正方法に関し、特に素子分離領域と活性領域の段差に起因するトランジスタ寸法のバラツキを解消するマスクパターンの補正技術に関する。
半導体集積回路のプロセス技術において、微細化に伴って、光の波長以下の幅でパターンを形成するために、露光技術の他にマスク技術が重要になってきている。微細パターン形成するためにＮＡ（開口数）を大きくするとＤＯＦ（焦点深度）が小さくなり、パターン形成にあたって下地の影響が無視できなくなってきている。例えば下地の段差に起因するゲート電極幅の変動は、トランジスタの動作速度やリーク電流に顕著に現れ、トランジスタ性能そのものに影響を及ぼす。そこで、通常は、所望のゲート電極幅を形成するために、マスクパターンで、実際に形成されるパターンをシミュレーション評価する。
一方、半導体装置の高集積化による微細化に伴い、露光工程における近接効果の影響が顕著に現われるようになり、設計データ通りに半導体装置を製造することが困難になってきている。これを防止するため、近接効果の影響を事前に取得して、設計通りの寸法が得られるように、設計データの回路パターンを補正する近接効果補正（ＯＰＣ：Optical Proximity Correction）技術が、一般的に採用されている。
ＯＰＣ用のデータを取得する際に、通常はＳＴＩの段差のない（活性領域や素子分離領域を形成していない）基板を使っている。平坦な基板上に、酸化膜、ポリシリコン膜、絶縁膜系ハードマスク材料を積層し、反射防止膜とレジストを塗布して、ライン／スペース等の各種寸法に応じたテストパターンを有するマスクで転写、エッチングを行う。そして加工後の寸法データを測定する。この測定データと光学シミュレーションに基づいてモデル式を抽出して、マスクパターンの補正を行なってきた。つまり、トランジスタの種類とは無関係に同一の補正が行われ、また、活性領域の寸法の相異も考慮されていなかった。
素子分離領域と活性領域の段差は、面内、パターン間、トランジスタ種間、ＮＭＯＳ、ＰＭＯＳ間等で、すべて同一であることが望ましい。しかし、電源電圧の異なるトランジスタに代表されるように、注入される不純物のイオン種や注入量、剥離回数の違いにより、ＳＴＩ領域に埋め込まれている酸化膜（ＨＤＰ）の後退量に差が生じる。マルチゲートトランジスタを形成する工程においても同様の問題が生じる。また、同一種類のトランジスタであっても、活性領域のサイズによっても段差がばらつく。その結果、実際の製品とシミュレーション結果との間にズレが生じている。
具体的には、活性領域をＳＴＩ領域より凸に形成される場合、図１（ａ）に示すＷ幅とソース（Ｓ）領域とドレイン領域（Ｄ）に至るＳＤ幅で区画される活性領域１１０において、図１（ｂ）に示すように、シリコン基板１０１上の活性領域１１０のＷ幅またはＳＤ幅が異なると、形成されるゲート酸化膜１０３または犠牲酸化膜の膜厚が変動する。その理由は、酸化膜を形成すると、側壁方向の酸化レートの方が早く、例えば広Ｗ幅の活性領域に比べて、狭Ｗ幅の活性領域でより厚い酸化膜が形成されることになるからである。
よって、図２に示すように、その後のフッ酸処理により、活性領域１１０のＷ幅またはＳＤ幅の相異によって、活性領域１１０の沈み込み量が異なり、段差のばらつきが大きくなる。この段差は、図３（ａ）、３（ｂ）に示すように、その後のゲート形成プロセスでゲート電極膜１０４上の反射防止膜１０５の塗布状態に影響し、反射防止膜１０５の膜厚や、場合によってはレジスト１０６の膜厚が不均一になってしまう。その結果、ＤＯＦや反射率が変動し、ゲート電極１０８を形成するためのパターニングで、活性領域幅に依存した寸法のバラツキが生じる。
さらに、近年パターニング寸法より細いゲート電極加工のために、エッチングにおいてトリミング技術が用いられているが、反射防止膜１０５の膜厚差は、反射防止膜１０５のトリミングによるエッチシフト量にも影響する。段差に対応して反射防止膜１０５の膜厚が異なってくると、ゲート電極１０８の加工時のエッチシフトも各所で異なってくる可能性が高い。
トランジスタ種ごとに素子分離領域と活性領域の段差を改善することは、プロセスフロー上困難であるため、この段差による影響は重要な課題となる。
なお、ＳＴＩ（素子分離）形成以外にウエル等の下地の影響を見込んだ段差補正方法や（たとえば、特許文献１参照）、素子分離領域と活性領域との境界において、活性領域端でのゲート寸法変動に対する補正方法（たとえば、特許文献２参照）が提案されている。
特開２００２−１７４８９０号公報
特開２００１−１３３９５６号公報
上記の特許文献では、トランジスタ種ごとの補正や活性領域のＷ幅、ＳＤ幅に応じた補正までは考慮されていない。また、反射防止膜厚の変動に起因するゲート寸法の変動については触れられていない。
異種トランジスタの混載や活性領域の寸法の多様化を考えると、ＳＴＩ段差設計はいっそう重要になり、以下の二点を新たな課題として考慮しなければならない。
（１）活性領域と素子分離（ＳＴＩ）領域との段差は、混載するトランジスタの種類ごとに異なる。
（２）同一トランジスタ種であっても、活性領域とＳＴＩの段差設計によっては、酸化膜形成工程で、活性領域のサイズの変化に応じた酸化量の変動が生じるため、段差も異なってくる。
（１）活性領域と素子分離（ＳＴＩ）領域との段差は、混載するトランジスタの種類ごとに異なる。
（２）同一トランジスタ種であっても、活性領域とＳＴＩの段差設計によっては、酸化膜形成工程で、活性領域のサイズの変化に応じた酸化量の変動が生じるため、段差も異なってくる。
そこで、本発明は、作製方法の異なる各種トランジスタの混載や、活性領域の寸法（Ｗ幅やＳＤ幅）の相異によって段差量が異なってくる環境下でも、高均一なパターン寸法を得られるマスクパターンの補正方法と、これを用いた半導体装置の製造方法を提供することを課題とする。
上記課題を実現するために、ウェーハ上に混載されるトランジスタの種別と、活性領域サイズの相異の少なくとも一方が反映される補正データを取得、生成して、マスクパターンに近接効果補正（ＯＰＣ）をかける。トランジスタ種別の相異や、活性領域サイズの相異による段差量のバラツキを考慮した補正データを用いることによって、実際に形成されるパターン寸法を均一にする。
補正データの取得方法としては、活性領域のサイズごとに種々のパターン（例えばライン・アンド・スペースパターン）を形成して、設計値からのずれを実測することによって補正データを取得する。あるいは、これを、トランジスタの種類ごとに行って補正データを取得する。
より具体的には、第１の側面では、露光マスク上に形成されるマスクパターンのパターン補正方法において、
前記マスクパターンに対して行う補正量を、前記マスクパターンが転写される活性領域のサイズごとに規定し、
前記規定された補正量に基づいて、前記マスクパターンを補正する、
ことを特徴とする。
前記マスクパターンに対して行う補正量を、前記マスクパターンが転写される活性領域のサイズごとに規定し、
前記規定された補正量に基づいて、前記マスクパターンを補正する、
ことを特徴とする。
第２の側面では、露光マスク上に形成されるマスクパターンのパターン補正方法において、
前記マスクパターンに対して行う補正量を、前記マスクパターンが転写されるトランジスタの種別ごとに規定し、
前記規定された補正量に基づいて、前記マスクパターンを補正する、
ことを特徴とする。
前記マスクパターンに対して行う補正量を、前記マスクパターンが転写されるトランジスタの種別ごとに規定し、
前記規定された補正量に基づいて、前記マスクパターンを補正する、
ことを特徴とする。
これらのパターン補正方法を、半導体装置の製造に適用する場合、第１のパターン補正方法に対応する製造方法は、
露光マスク上に形成されるマスクパターンの補正量を、前記マスクパターンが転写される活性領域サイズごとに規定する工程と、
前記規定された補正量に基づいて前記マスクパターンを補正する工程と、
半導体基板上に、前記補正後のマスクパターンを露光する工程と、
を有する。
露光マスク上に形成されるマスクパターンの補正量を、前記マスクパターンが転写される活性領域サイズごとに規定する工程と、
前記規定された補正量に基づいて前記マスクパターンを補正する工程と、
半導体基板上に、前記補正後のマスクパターンを露光する工程と、
を有する。
第２のパターン補正方法に対応する半導体装置の製造方法は、
露光マスク上に形成されるマスクパターンの補正量を、前記マスクパターンにより形成されるトランジスタの種別ごとに規定する工程と、
前記補正量に基づいて、前記マスクパターンを補正する工程と、
半導体基板上に、前記補正後のマスクパターンを露光する工程と、
を有することを特徴とする。
露光マスク上に形成されるマスクパターンの補正量を、前記マスクパターンにより形成されるトランジスタの種別ごとに規定する工程と、
前記補正量に基づいて、前記マスクパターンを補正する工程と、
半導体基板上に、前記補正後のマスクパターンを露光する工程と、
を有することを特徴とする。
混載トランジスタの種類ごと、活性領域の寸法ごとのＯＰＣデータ補正を行うことで、段差によって生じる反射防止膜の膜厚変動に起因するゲート電極パターニング時の寸法の変動や、エッチシフト量の変動を考慮したマスクパターンの補正が可能になる。
このように補正されたパターンのフォトマスクを用いることで、実際に形成されるゲート電極の寸法の設計値からのズレを吸収し、段差量のある環境下で高精度なゲート寸法が得られる。その結果、回路性能バラツキやリークを抑制することができる。
以下で、添付図面を参照して、本発明の良好な実施形態について説明する。図４は、本発明の一実施形態に係る半導体装置製造工程におけるマスクパターン補正のフローチャートである。
まず、ステップＳ１１で、データ処理装置に、マスクパターンの設計データを入力する。この設計データは、たとえば異なる種類のトランジスタを混載した半導体装置（集積回路）の各層のレイアウトデータである。
ステップＳ１２で、エッチシフトと活性領域の寸法を考慮した第１補正データを取得しておき、ステップＳ１３で、この補正データを用いて、ルールベースのＯＰＣを行う。第１補正データの取得方法については、図５を参照して後述する。さらに、ステップＳ１４で、リソグラフィを考慮した第２補正データを取得しておき、ステップＳ１５で、この補正データを用いて、モデルベースの近接効果補正（ＯＰＣ）を行う。ステップＳ１６で、ＯＰＣ処理後の設計データから露光データを作成し、露光データに基づいてフォトマスクを作製する。ステップＳ１７で、作製されたフォトマスクを用いて実際にパターン露光を行い、ウェーハ上に半導体装置のパターンを形成する。
このマスクパターン補正例では、ルールベースＯＰＣ（Ｓ１３）とモデルベースＯＰＣ（Ｓ１５）を行っている。一般的なルールベースＯＰＣは、回路パターンの線幅（Ｌ）や、隣接する回路パターンまでの距離（スペースＳ）に応じた補正量に基づいて、入力設計データを近接効果補正する手法である。モデルベースＯＰＣは、光強度シミュレーションを用いて補正する手法であり、ルールベースＯＰＣによる補正が困難となる複雑な形状の回路パターンの補正に適している。近年の微細加工には、モデルベースＯＰＣがほとんど必須であるといわれている。
本実施形態のルールベースＯＰＣ（Ｓ１３）では、補正データとして、回路パターンの変化のみに応じた補正量を用いるのではなく、活性領域サイズの変化をも考慮した補正量を取得して用いている。
図５は、図４のステップＳ１２で行われる第１補正データの取得処理を示すフローチャートである。まず、ステップＳ２１で、多様なゲートライン幅（Ｌ）とスペース幅（Ｓ）の組み合わせ（「Ｌ／Ｓモニタパターン」と称する）ごとに、リソグラフィの線幅データを取得する。ステップＳ２２で、Ｌ／Ｓモニタパターンごとに、実際にエッチング加工した後の線幅を測定する。ステップＳ２３で、各Ｌ／Ｓモニタパターンについて、線幅データとエッチング後の測定値との差を求めて、これをエッチシフト量とする。
この段階で、図６に示すようなＬ／Ｓモニタパターンテーブル４１を生成することができる。図６のＬ／Ｓモニタパターンテーブル４１の各エントリには、Ｓ２３で計算したエッチシフト量に代えて、あるいはエッチシフト量とともに、Ｓ２２で測定したエッチング後のゲート線幅の実測値を補正値として記録してもよい。ルールベースのＯＰＣでは、Ｌ／Ｓモニタパターンテーブル４１上に規定される補正値に従って、例えば、隣接する回路パターンがある一定距離以上離れている場合には、回路パターンの幅を太くしたり、隣接する回路パターンが近接している場合には、回路パターンの幅を細めたりする。
次に、本実施形態では、下地となる活性領域のサイズ（Ｗ幅やＳＤ幅）も補正のパラメータとするため、ＳＤ幅とＷ幅を種々変化させた活性領域（「ＳＤ／Ｗパターン」と称する）がゲート直下に配置されるようなモニタリングを行う。
そこで、ステップＳ２４において、種々のサイズのモニタ用活性領域が区画されるようにＳＴＩを形成したウェーハを用意して、異なる活性領域サイズ（ＳＤ／Ｗパターン）ごとに、ステップＳ２１〜Ｓ２３を行って、モニタパターンの形成とパターン測定を行い、図７に示す補正テーブル４２を作成する。補正テーブル４２は、ライン・アンド・スペース（Ｌ／Ｓ）の補正に下地の影響を反映させるべく、図６のＬ／Ｓモニタパターンテーブル４１を、ＳＤ／Ｗマトリクスの各エントリに取り込んだ構成を有する。このように、各ゲートパターンに活性領域のサイズ（Ｗ幅およびＳＤ幅）の変化を反映させることによって、活性領域サイズに起因する段差の影響を考慮した補正データを得ることができる。
さらに、本実施例では、ウェーハ上に混載される異なる種類のトランジスタごとに段差補正を行うために、ステップＳ２５で、異なるトランジスタの種類ごとにＳ２１〜Ｓ２４を繰り返して、トランジスタ種別ごとの補正テーブル４２を作成する。たとえば、図８に示すように、コアトランジスタでは、素子分離領域（ＳＴＩ）に埋め込まれた酸化膜は活性領域よりも低く落ち込み、活性領域を基準にするとマイナスの段差Ｓが生じるが、高耐圧トランジスタでは、活性領域よりも高く突出するプラスの段差Ｓが生じる。また、同じコアトランジスタや、同じ高耐圧トランジスタであっても、ＮＭＯＳかＰＭＯＳかによって段差量も異なってくる。そこで、導電型も含めたトランジスタ種別ごとに図７の補正テーブル４２を作成し、補正データに基づいて入力された設計データを補正する。これによって、異種トランジスタを混載する半導体装置においても、ウェーハ上に形成されるパターンの線幅を均一にする。ただし、ＳＴＩの段差が同じ程度か、あまり差がない場合は、２以上のトランジスタ種の間で補正テーブル４２を共有してもよい。
図４に戻って、実施形態では補正テーブル４２を用いたルールベースＯＰＣに引き続いて、モデルベースＯＰＣが行われる。この例では、モデルベースＯＰＣはリソグラフィのみを考慮した補正データを用いているが、その理由は、モデルベース補正は光強度シミュレーションをもとにした補正なので、リソグラフィ以外のプロセス要因、例えば、エッチングによる影響を表わすパラメータ（エッチシフト量など）に対しては、補正が困難になるからである。
図９は、図４のパターン補正フローの変形例１であり、図４の処理フローを、異種トランジスタ混載ウェーハ用のマスクパターンの補正に適用したものである。ステップＳ３１で設計データをデータ処理装置に入力し、ステップＳ３２で、補正対象とするトランジスタの種別を検出する。ステップＳ３３で、検出したトランジスタの種別に応じた補正テーブル４２を読み出す。ステップＳ３４で、読み出した補正テーブル４２を用いて、ルールベースＯＰＣを行う。上述のように、補正テーブル４２には、Ｌ／Ｓモニタパターンごとの補正量に加え、下地の活性領域のサイズに応じたＳＤ／Ｗパターンごとの補正量が規定されているので、Ｓ３４で行われるルールベースのＯＰＣは、トランジスタ種別、活性領域サイズ、エッチシフト量のすべてが反映されている。
その後、ステップＳ３５で、たとえばリソグラフィを考慮した補正データを用いてモデルベースＯＰＣを行う。ステップＳ３６で露光データを生成して、フォトマスクを作製する。最後に、ステップＳ３７で、作製したフォトマスクを用いて露光を行い、ウェーハ上に半導体装置のパターンを形成する。
図１０は、図４のパターン補正フローの変形例２である。変形例２では、モデルベースＯＰＣのみが行われるが、このモデルベースＯＰＣを行う際に、リソグラフィ、エッチシフト、活性領域サイズを考慮した補正データを用いる。すなわち、ステップＳ１１で入力されたマスクパターンの設計データに対して、ステップＳ４２で取得した補正データを用いて、ステップＳ４５でモデルベースの近接効果補正（ＯＰＣ）を行う。Ｓ４２で取得する補正データは、たとえば、図５のＳ２１で得られるＬ／Ｓパターンごとのリソグラフィの線幅データと、Ｓ２３で得られるＬ／Ｓパターンごとのエッチシフト量の双方を、図７の補正テーブル４２の各ボックスに取り込んだものである。
続いて、ステップＳ４６でモデルベースＯＰＣ処理後の設計データから露光データを生成して、フォトマスクを作製する。ステップＳ４７で、作製されたフォトマスクを用いて露光を行い、ウェーハ上に半導体装置を構成するパターンを形成する。
この補正方法は、一回のＯＰＣ処理で微細パターンの補正に対応できるので、有利である。この補正を、異種トランジスタ混載ウェーハ用のマスクパターンに対して行う場合には、図９のＳ３２、Ｓ３３に示すように、今回の補正の対象となるトランジスタの種別を検出し、その種別に応じた補正テーブルを読み出して、モデルベースＯＰＣを行う。
最後に、上述したパターン補正方法で補正データを取得するためのモニタパターンの形成について説明する。補正データの取得は、実デバイス評価マスクに補正データ取得用のモニタを搭載することでも可能であるが、別途、Ｌ／Ｓモニタパターン用のテストマスクで、ウェーハごとに、全面に混載トランジスタの中の１種ずつを作製してデータ取得することもできる。あるいは、テスト評価用のフルプロセスマスクセットを用意して補正データを取得してもよい。また、一連のパターンセットを、考えられ得る混載トランジスタ種別ごとに配置し、転写しエッチング加工して補正データを取得してもよい。
（補正データ取得の具体例１）
デバイス評価マスクに、混載トランジスタ種別ごとに補正データ取得用のモニタパターンを搭載する。使用する測定モニタは、図６と図７の組み合わせ、かつ混載トランジスタの種別をすべて反映したものとなる。
（補正データ取得の具体例２）
ＯＰＣデータ取得用のテストマスクにおいて、各種のトランジスタごとに活性領域サイズに応じてデータ補正されたマスクパターンを形成し、ウェーハごとに、混載トランジスタの中の１種のモニタパターンを加工、形成して、エッチシフトを測定する。各ウェーハでは、図６と図７の組み合わせのみ（活性領域サイズごとの各Ｌ／Ｓモニタパターンでのエッチシフト量）が考慮される。この場合、ウェーハ測定枚数が混載されるトランジスタ種の数となるので、処理枚数は多くなるが、マスク数が少なくてすむ。
（補正データ取得の具体例３）
ＯＰＣデータ取得用テストマスクにおいて、イオン注入用レチクルも作製し、デバイスサンプルと同数のフルプロセスマスクセットで、混載トランジスタ種別ごとの補正データを取得する。使用する測定モニタは、図６と図７の組み合わせ、かつ混載トランジスタの種別をすべて反映したものとなる。
（補正データ取得の具体例１）
デバイス評価マスクに、混載トランジスタ種別ごとに補正データ取得用のモニタパターンを搭載する。使用する測定モニタは、図６と図７の組み合わせ、かつ混載トランジスタの種別をすべて反映したものとなる。
（補正データ取得の具体例２）
ＯＰＣデータ取得用のテストマスクにおいて、各種のトランジスタごとに活性領域サイズに応じてデータ補正されたマスクパターンを形成し、ウェーハごとに、混載トランジスタの中の１種のモニタパターンを加工、形成して、エッチシフトを測定する。各ウェーハでは、図６と図７の組み合わせのみ（活性領域サイズごとの各Ｌ／Ｓモニタパターンでのエッチシフト量）が考慮される。この場合、ウェーハ測定枚数が混載されるトランジスタ種の数となるので、処理枚数は多くなるが、マスク数が少なくてすむ。
（補正データ取得の具体例３）
ＯＰＣデータ取得用テストマスクにおいて、イオン注入用レチクルも作製し、デバイスサンプルと同数のフルプロセスマスクセットで、混載トランジスタ種別ごとの補正データを取得する。使用する測定モニタは、図６と図７の組み合わせ、かつ混載トランジスタの種別をすべて反映したものとなる。
以上の手法により、従来の補正技術で考慮されていなかった混載トランジスタ種ごと、活性領域サイズごとのＯＰＣデータ補正を行うことができる。その結果、段差に起因する反射防止膜の膜厚変動によるパターニング寸法の変動や、エッチシフト量の変動を考慮したパターン補正が可能になる。
このように補正したマスクパターンを有するフォトマスクを用いることで、実際に形成されるゲート電極パターンの設計値からのバラツキを吸収し、段差量の存在する環境下でも高精度なゲート寸法を達成できる。その結果、回路性能バラツキや、リークが抑制され製品の信頼性が向上する。
最後に、以上の説明に関して、以下の付記を開示する。
（付記１）
露光マスク上に形成されるマスクパターンのパターン補正方法において、
前記マスクパターンに対して行う補正量を、前記マスクパターンが転写される活性領域のサイズごとに規定し、
前記規定された補正量に基づいて、前記マスクパターンを補正する、
ことを特徴とするマスクパターン補正方法。
（付記２）
露光マスク上に形成されるマスクパターンのパターン補正方法において、
前記マスクパターンに対して行う補正量を、前記マスクパターンが転写されるトランジスタの種別ごとに規定し、
前記規定された補正量に基づいて、前記マスクパターンを補正する、
ことを特徴とするパターン補正方法。
（付記３）
前記マスクパターンに対する補正量を、前記活性領域サイズごとに規定する補正テーブルを作成する工程、
をさらに含み、前記補正テーブルを用いて前記マスクパターンを補正することを特徴とする付記１に記載のパターン補正方法。
（付記４）
前記マスクパターンに対する補正量を、前記トランジスタの種別ごとに規定する補正テーブルを作成する工程、
をさらに含み、前記補正テーブルを用いて前記マスクパターンを補正することを特徴とする付記２に記載のパターン補正方法。
（付記５）
前記マスクパターンを、前記活性領域を区画するように素子分離領域が形成されたウェーハ上に転写し、前記転写されたパターンのエッチングシフト量を実測して前記補正量とする、
ことを特徴とする付記１に記載のパターン補正方法。
（付記６）
前記マスクパターンをデバイス検証用マスクに組み込み、
前記デバイス検証用マスクを用いて露光を行って、前記マスクパターンをウェーハ上に転写、加工し、
前記加工後のパターンを測定することによって前記補正量を取得する、
ことを特徴とする付記１に記載のパターン補正方法。
（付記７）
前記マスクパターンを、前記トランジスタの種別中の１種に対して１枚のウェーハを使用して加工、形成し、前記ウェーハごとに加工後の前記パターンを測定することによって前記補正量を取得する、
ことを特徴とする付記２に記載のパターン補正方法。
（付記８）
前記マスクパターンの補正量を、前記マスクパターンの線幅（Ｌ）と、補正対象となる前記マスクパターンに隣接するパターンとの間隔（Ｓ）とによって規定するパターンテーブルを作成し、
前記パターンテーブルを、前記活性領域サイズをゲート幅（Ｗ）とソース・ドレイン幅（ＳＤ）で規定するテーブルに取り込むことによって、前記補正テーブルを作成する、
ことを特徴とする付記３に記載のパターン補正方法。
（付記９）
前記マスクパターンの補正は、前記活性領域サイズごとに規定される補正量を用いて、設計データに対してモデルベースの近接効果補正を行うことを特徴とする付記１に記載のパターン補正方法。
（付記１０）
前記マスクパターンの補正は、前記活性領域サイズごとに規定される補正量を用いて、設計データに対してルールベースの近接効果補正を行い、その後、プロセス変動を含まないパラメータでモデルベースの近接効果補正を行うことを特徴とする付記１に記載のパターン補正方法。
（付記１１）
前記トランジスタの種別は、前記トランジスタの動作電圧によって規定されることを特徴とする付記２に記載のパターン補正方法。
（付記１２）
露光マスク上に形成されるマスクパターンの補正量を、前記マスクパターンが転写される活性領域サイズごとに規定する工程と、
前記規定された補正量に基づいて前記マスクパターンを補正する工程と、
半導体基板上に、前記補正後のマスクパターンを露光する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１３）
露光マスク上に形成されるマスクパターンの補正量を、前記マスクパターンにより形成されるトランジスタの種別ごとに規定する工程と、
前記補正量に基づいて、前記マスクパターンを補正する工程と、
半導体基板上に、前記補正後のマスクパターンを露光する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１）
露光マスク上に形成されるマスクパターンのパターン補正方法において、
前記マスクパターンに対して行う補正量を、前記マスクパターンが転写される活性領域のサイズごとに規定し、
前記規定された補正量に基づいて、前記マスクパターンを補正する、
ことを特徴とするマスクパターン補正方法。
（付記２）
露光マスク上に形成されるマスクパターンのパターン補正方法において、
前記マスクパターンに対して行う補正量を、前記マスクパターンが転写されるトランジスタの種別ごとに規定し、
前記規定された補正量に基づいて、前記マスクパターンを補正する、
ことを特徴とするパターン補正方法。
（付記３）
前記マスクパターンに対する補正量を、前記活性領域サイズごとに規定する補正テーブルを作成する工程、
をさらに含み、前記補正テーブルを用いて前記マスクパターンを補正することを特徴とする付記１に記載のパターン補正方法。
（付記４）
前記マスクパターンに対する補正量を、前記トランジスタの種別ごとに規定する補正テーブルを作成する工程、
をさらに含み、前記補正テーブルを用いて前記マスクパターンを補正することを特徴とする付記２に記載のパターン補正方法。
（付記５）
前記マスクパターンを、前記活性領域を区画するように素子分離領域が形成されたウェーハ上に転写し、前記転写されたパターンのエッチングシフト量を実測して前記補正量とする、
ことを特徴とする付記１に記載のパターン補正方法。
（付記６）
前記マスクパターンをデバイス検証用マスクに組み込み、
前記デバイス検証用マスクを用いて露光を行って、前記マスクパターンをウェーハ上に転写、加工し、
前記加工後のパターンを測定することによって前記補正量を取得する、
ことを特徴とする付記１に記載のパターン補正方法。
（付記７）
前記マスクパターンを、前記トランジスタの種別中の１種に対して１枚のウェーハを使用して加工、形成し、前記ウェーハごとに加工後の前記パターンを測定することによって前記補正量を取得する、
ことを特徴とする付記２に記載のパターン補正方法。
（付記８）
前記マスクパターンの補正量を、前記マスクパターンの線幅（Ｌ）と、補正対象となる前記マスクパターンに隣接するパターンとの間隔（Ｓ）とによって規定するパターンテーブルを作成し、
前記パターンテーブルを、前記活性領域サイズをゲート幅（Ｗ）とソース・ドレイン幅（ＳＤ）で規定するテーブルに取り込むことによって、前記補正テーブルを作成する、
ことを特徴とする付記３に記載のパターン補正方法。
（付記９）
前記マスクパターンの補正は、前記活性領域サイズごとに規定される補正量を用いて、設計データに対してモデルベースの近接効果補正を行うことを特徴とする付記１に記載のパターン補正方法。
（付記１０）
前記マスクパターンの補正は、前記活性領域サイズごとに規定される補正量を用いて、設計データに対してルールベースの近接効果補正を行い、その後、プロセス変動を含まないパラメータでモデルベースの近接効果補正を行うことを特徴とする付記１に記載のパターン補正方法。
（付記１１）
前記トランジスタの種別は、前記トランジスタの動作電圧によって規定されることを特徴とする付記２に記載のパターン補正方法。
（付記１２）
露光マスク上に形成されるマスクパターンの補正量を、前記マスクパターンが転写される活性領域サイズごとに規定する工程と、
前記規定された補正量に基づいて前記マスクパターンを補正する工程と、
半導体基板上に、前記補正後のマスクパターンを露光する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１３）
露光マスク上に形成されるマスクパターンの補正量を、前記マスクパターンにより形成されるトランジスタの種別ごとに規定する工程と、
前記補正量に基づいて、前記マスクパターンを補正する工程と、
半導体基板上に、前記補正後のマスクパターンを露光する工程と、
を有することを特徴とする半導体装置の製造方法。
１０１ 半導体基板
１０２ ＳＴＩ（素子分離領域）
１０３ ケート絶縁膜
１０４ ポリシリコン
１０５ 反射防止膜
１０６ レジスト
１０８ ゲート電極
１１０ 活性領域
１０２ ＳＴＩ（素子分離領域）
１０３ ケート絶縁膜
１０４ ポリシリコン
１０５ 反射防止膜
１０６ レジスト
１０８ ゲート電極
１１０ 活性領域
Claims (10)
- 露光マスク上に形成されるマスクパターンのパターン補正方法において、
前記マスクパターンに対して行う補正量を、前記マスクパターンが転写される活性領域のサイズごとに規定し、
前記規定された補正量に基づいて、前記マスクパターンを補正する、
ことを特徴とするマスクパターン補正方法。 - 露光マスク上に形成されるマスクパターンのパターン補正方法において、
前記マスクパターンに対して行う補正量を、前記マスクパターンが転写されるトランジスタの種別ごとに規定し、
前記規定された補正量に基づいて、前記マスクパターンを補正する、
ことを特徴とするパターン補正方法。 - 前記マスクパターンに対する補正量を、前記活性領域サイズごとに規定する補正テーブルを作成する工程、
をさらに含み、前記補正テーブルを用いて前記マスクパターンを補正することを特徴とする請求項１に記載のパターン補正方法。 - 前記マスクパターンに対する補正量を、前記トランジスタの種別ごとに規定する補正テーブルを作成する工程、
をさらに含み、前記補正テーブルを用いて前記マスクパターンを補正することを特徴とする請求項２に記載のパターン補正方法。 - 前記マスクパターンを、前記活性領域を区画するように素子分離領域が形成されたウェーハ上に転写し、前記転写されたパターンのエッチングシフト量を実測して前記補正量とする、
ことを特徴とする請求項１に記載のパターン補正方法。 - 前記マスクパターンをデバイス検証用マスクに組み込み、
前記デバイス検証用マスクを用いて露光を行って、前記マスクパターンをウェーハ上に転写、加工し、
前記加工後のパターンを測定することによって前記補正量を取得する、
ことを特徴とする請求項１に記載のパターン補正方法。 - 前記マスクパターンを、前記トランジスタの種別中の１種に対して１枚のウェーハを使用して加工、形成し、前記ウェーハごとに加工後の前記パターンを測定することによって前記補正量を取得する、
ことを特徴とする請求項２に記載のパターン補正方法。 - 前記トランジスタの種別は、前記トランジスタの動作電圧によって規定されることを特徴とする請求項２に記載のパターン補正方法。
- 露光マスク上に形成されるマスクパターンの補正量を、前記マスクパターンが転写される活性領域サイズごとに規定する工程と、
前記規定された補正量に基づいて前記マスクパターンを補正する工程と、
半導体基板上に、前記補正後のマスクパターンを露光する工程と、
を有することを特徴とする半導体装置の製造方法。 - 露光マスク上に形成されるマスクパターンの補正量を、前記マスクパターンにより形成されるトランジスタの種別ごとに規定する工程と、
前記補正量に基づいて、前記マスクパターンを補正する工程と、
半導体基板上に、前記補正後のマスクパターンを露光する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007089169A JP4874149B2 (ja) | 2007-03-29 | 2007-03-29 | マスクパターン補正方法および半導体装置の製造方法 |
| US12/052,965 US8062810B2 (en) | 2007-03-29 | 2008-03-21 | Method of correcting a mask pattern and method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007089169A JP4874149B2 (ja) | 2007-03-29 | 2007-03-29 | マスクパターン補正方法および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008249872A true JP2008249872A (ja) | 2008-10-16 |
| JP4874149B2 JP4874149B2 (ja) | 2012-02-15 |
Family
ID=39795117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007089169A Expired - Fee Related JP4874149B2 (ja) | 2007-03-29 | 2007-03-29 | マスクパターン補正方法および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8062810B2 (ja) |
| JP (1) | JP4874149B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022549808A (ja) * | 2019-09-23 | 2022-11-29 | アプライド マテリアルズ インコーポレイテッド | リソグラフィシミュレーション及び光近接効果補正 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8151221B2 (en) * | 2010-04-29 | 2012-04-03 | United Microelectronics Corp. | Method to compensate optical proximity correction |
| TWI460766B (zh) * | 2010-04-29 | 2014-11-11 | United Microelectronics Corp | 光學鄰近修正的補償方法 |
| US9652580B2 (en) | 2014-07-23 | 2017-05-16 | Samsung Electronics Co., Ltd. | Integrated circuit layout design system and method |
| WO2018008068A1 (ja) * | 2016-07-04 | 2018-01-11 | 三菱電機株式会社 | 半導体装置の製造方法 |
| CN114556218A (zh) * | 2019-10-16 | 2022-05-27 | 应用材料公司 | 光刻系统及形成图案的方法 |
| KR20220022527A (ko) * | 2020-08-18 | 2022-02-28 | 삼성전자주식회사 | Opc 방법 및 이를 이용한 반도체 소자의 제조 방법 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11133586A (ja) * | 1997-08-22 | 1999-05-21 | Toshiba Corp | マスクパターン補正方法及び該補正方法に用いられる露光マスク |
| JP2000075467A (ja) * | 1998-08-31 | 2000-03-14 | Matsushita Electronics Industry Corp | フォトマスク及びその製造方法、並びにそのフォトマスクを用いた半導体装置の製造方法 |
| JP2000314954A (ja) * | 1999-03-04 | 2000-11-14 | Matsushita Electric Ind Co Ltd | Ｌｓｉ用パターンのレイアウト作成方法、ｌｓｉ用パターンの形成方法及びｌｓｉ用マスクデータの作成方法 |
| JP2001133956A (ja) * | 1999-11-09 | 2001-05-18 | Matsushita Electronics Industry Corp | マスクパタ−ン補正方法、フォトマスク及び半導体装置 |
| JP2002174890A (ja) * | 2000-12-07 | 2002-06-21 | Hitachi Ltd | 半導体集積回路の製造方法 |
| JP2002175969A (ja) * | 2000-12-07 | 2002-06-21 | Hitachi Ltd | パターン検証方法及びデータ処理システム |
| JP2003177505A (ja) * | 2001-12-11 | 2003-06-27 | Sony Corp | 露光パターンの形成方法 |
| JP2003344986A (ja) * | 2002-05-23 | 2003-12-03 | Sony Corp | フォトマスクの製造方法及びマスクパターンの補正情報作成装置 |
| JP2005049403A (ja) * | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | 露光用マスク、光近接効果補正装置、光近接効果補正方法、半導体装置の製造方法および光近接効果補正プログラム |
| JP2005062601A (ja) * | 2003-08-18 | 2005-03-10 | Matsushita Electric Ind Co Ltd | フォトマスクパターン検証および補正方法 |
| JP2005227666A (ja) * | 2004-02-16 | 2005-08-25 | Toshiba Corp | マスクデータ補正方法と半導体装置の製造方法 |
| JP2007012855A (ja) * | 2005-06-30 | 2007-01-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路、標準セル、標準セルライブラリ、半導体集積回路の設計方法および半導体集積回路の設計装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW486753B (en) * | 1997-08-22 | 2002-05-11 | Toshiba Corp | Method for aligning pattern of optical mask and optical mask used in the method |
| US6691297B1 (en) * | 1999-03-04 | 2004-02-10 | Matsushita Electric Industrial Co., Ltd. | Method for planning layout for LSI pattern, method for forming LSI pattern and method for generating mask data for LSI |
-
2007
- 2007-03-29 JP JP2007089169A patent/JP4874149B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-21 US US12/052,965 patent/US8062810B2/en not_active Expired - Fee Related
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11133586A (ja) * | 1997-08-22 | 1999-05-21 | Toshiba Corp | マスクパターン補正方法及び該補正方法に用いられる露光マスク |
| JP2000075467A (ja) * | 1998-08-31 | 2000-03-14 | Matsushita Electronics Industry Corp | フォトマスク及びその製造方法、並びにそのフォトマスクを用いた半導体装置の製造方法 |
| JP2000314954A (ja) * | 1999-03-04 | 2000-11-14 | Matsushita Electric Ind Co Ltd | Ｌｓｉ用パターンのレイアウト作成方法、ｌｓｉ用パターンの形成方法及びｌｓｉ用マスクデータの作成方法 |
| JP2001133956A (ja) * | 1999-11-09 | 2001-05-18 | Matsushita Electronics Industry Corp | マスクパタ−ン補正方法、フォトマスク及び半導体装置 |
| JP2002174890A (ja) * | 2000-12-07 | 2002-06-21 | Hitachi Ltd | 半導体集積回路の製造方法 |
| JP2002175969A (ja) * | 2000-12-07 | 2002-06-21 | Hitachi Ltd | パターン検証方法及びデータ処理システム |
| JP2003177505A (ja) * | 2001-12-11 | 2003-06-27 | Sony Corp | 露光パターンの形成方法 |
| JP2003344986A (ja) * | 2002-05-23 | 2003-12-03 | Sony Corp | フォトマスクの製造方法及びマスクパターンの補正情報作成装置 |
| JP2005049403A (ja) * | 2003-07-29 | 2005-02-24 | Seiko Epson Corp | 露光用マスク、光近接効果補正装置、光近接効果補正方法、半導体装置の製造方法および光近接効果補正プログラム |
| JP2005062601A (ja) * | 2003-08-18 | 2005-03-10 | Matsushita Electric Ind Co Ltd | フォトマスクパターン検証および補正方法 |
| JP2005227666A (ja) * | 2004-02-16 | 2005-08-25 | Toshiba Corp | マスクデータ補正方法と半導体装置の製造方法 |
| JP2007012855A (ja) * | 2005-06-30 | 2007-01-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路、標準セル、標準セルライブラリ、半導体集積回路の設計方法および半導体集積回路の設計装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022549808A (ja) * | 2019-09-23 | 2022-11-29 | アプライド マテリアルズ インコーポレイテッド | リソグラフィシミュレーション及び光近接効果補正 |
| JP7381730B2 (ja) | 2019-09-23 | 2023-11-15 | アプライド マテリアルズ インコーポレイテッド | リソグラフィシミュレーション及び光近接効果補正 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080241973A1 (en) | 2008-10-02 |
| JP4874149B2 (ja) | 2012-02-15 |
| US8062810B2 (en) | 2011-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7569309B2 (en) | Gate critical dimension variation by use of ghost features | |
| JP4874149B2 (ja) | マスクパターン補正方法および半導体装置の製造方法 | |
| US7886254B2 (en) | Method for amending layout patterns | |
| US7670755B2 (en) | Photomask correcting method and manufacturing method of semiconductor device | |
| JP5530804B2 (ja) | 半導体装置、半導体装置製造用マスク及び光近接効果補正方法 | |
| JP2002296754A (ja) | マスクの製造方法 | |
| JP2006054346A (ja) | 自動設計システム、自動設計方法及び半導体装置の製造方法 | |
| US20060141369A1 (en) | Method for correcting pattern data and method for manufacturing semiconductor device using same | |
| JP2012208350A (ja) | レジストパターンの形成方法、立体構造の製造方法、及び半導体装置の製造方法 | |
| US8584053B2 (en) | Manufacturability enhancements for gate patterning process using polysilicon sub layer | |
| JP4643302B2 (ja) | マスクパターン作成方法、レイアウト作成方法、フォトマスクの製造方法、フォトマスク、及び半導体装置の製造方法 | |
| US7524591B2 (en) | Photomask and manufacturing method thereof, fabrication process of an electron device | |
| JP2010211046A (ja) | パターン検証方法およびパターン検証プログラム | |
| JP5169575B2 (ja) | フォトマスクパターンの作成方法 | |
| KR100809705B1 (ko) | 반도체 소자의 패턴 예측을 위한 이미지 콘투어 형성방법 | |
| JP4788258B2 (ja) | 荷電粒子用転写マスク及びその製造方法並びに荷電粒子用転写マスクを用いた転写方法 | |
| TW201303483A (zh) | 輔助圖案之製作方法 | |
| JP2005284272A (ja) | マスクパターン補正方法、マスクパターン検証方法、フォトマスク製造方法および半導体装置製造方法 | |
| JP2004341158A (ja) | 露光用マスク、光近接効果補正装置、光近接効果補正方法、半導体装置の製造方法および光近接効果補正プログラム | |
| JP2008203634A (ja) | フォトマスクデータ作成方法、フォトマスクおよびパターン形成方法 | |
| KR100510754B1 (ko) | 바이어스를 위한 마스크 내 테스트 패턴 구성 방법 | |
| KR100924337B1 (ko) | 반도체 소자의 웨이퍼 패턴 형성 방법 | |
| KR20200125822A (ko) | Opc 모델링 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
| KR20100001814A (ko) | 반도체 소자의 제조방법 | |
| JP2008058428A (ja) | フォトマスク、フォトマスクの作成装置及び作成方法、半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4874149 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |