JPH11133586A - マスクパターン補正方法及び該補正方法に用いられる露光マスク - Google Patents
マスクパターン補正方法及び該補正方法に用いられる露光マスクInfo
- Publication number
- JPH11133586A JPH11133586A JP23684998A JP23684998A JPH11133586A JP H11133586 A JPH11133586 A JP H11133586A JP 23684998 A JP23684998 A JP 23684998A JP 23684998 A JP23684998 A JP 23684998A JP H11133586 A JPH11133586 A JP H11133586A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- correction
- mask
- dimension
- coarse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
【課題】ウエハ寸法の変動量と補正量の相関を考慮して
マスク補正ルールを作成し、複数の異なる製造装置でも
同一デバイスの作成を可能にすること。 【解決手段】トータルプロセスを経たウエハでＡＣＬＶ
を用いて、寸法変動量とパターン疎密依存性を電気的に
測定し、ウエハ上での片側エッジ当たりの寸法変動量を
求める（ステップＳ１１ａ、Ｓ１２ａ）。また、設計寸
法と仕上がり寸法の相関値から、補正ファクタを取得
し、該補正ファクタのパターン疎密依存性を取得する
（ステップＳ１１ｂ、Ｓ１２ｂ）。次に、パターンの疎
密依存性を一致させて、片エッジ当たりの寸法変動量を
上記補正ファクタで除する（ステップＳ１３）。この結
果を、マスク描画装置の最小グリッド幅で分割して、マ
スク描画装置のグリッドにのる点のｘ座標を求める（ス
テップＳ１４）。このｘ座標に基いて、１グリッド分の
補正領域、２グリッド分の補正領域、…を決定する（ス
テップＳ１５）。
マスク補正ルールを作成し、複数の異なる製造装置でも
同一デバイスの作成を可能にすること。 【解決手段】トータルプロセスを経たウエハでＡＣＬＶ
を用いて、寸法変動量とパターン疎密依存性を電気的に
測定し、ウエハ上での片側エッジ当たりの寸法変動量を
求める（ステップＳ１１ａ、Ｓ１２ａ）。また、設計寸
法と仕上がり寸法の相関値から、補正ファクタを取得
し、該補正ファクタのパターン疎密依存性を取得する
（ステップＳ１１ｂ、Ｓ１２ｂ）。次に、パターンの疎
密依存性を一致させて、片エッジ当たりの寸法変動量を
上記補正ファクタで除する（ステップＳ１３）。この結
果を、マスク描画装置の最小グリッド幅で分割して、マ
スク描画装置のグリッドにのる点のｘ座標を求める（ス
テップＳ１４）。このｘ座標に基いて、１グリッド分の
補正領域、２グリッド分の補正領域、…を決定する（ス
テップＳ１５）。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置製造
に於けるリソグラフィー工程で用いられる露光用マスク
のマスクパターン補正方法及びそれを用いた露光マスク
に関するものである。
に於けるリソグラフィー工程で用いられる露光用マスク
のマスクパターン補正方法及びそれを用いた露光マスク
に関するものである。
【０００２】
【従来の技術】近年、半導体デバイスの高集積化、高速
化に伴い、デバイスパターンの寸法制御に対する要求が
ますます厳しくなってきている。また、デバイスの微細
化に伴い、プロセス起因の近接効果（０ＰＥ：０ｐｔｉ
ｃａｌ ＰｒｏｘｉｍｉｔｙＥｆｆｅｃｔ）の問題が近
年大きく顕在化してきている。以下、この近接効果につ
いて説明する。
化に伴い、デバイスパターンの寸法制御に対する要求が
ますます厳しくなってきている。また、デバイスの微細
化に伴い、プロセス起因の近接効果（０ＰＥ：０ｐｔｉ
ｃａｌ ＰｒｏｘｉｍｉｔｙＥｆｆｅｃｔ）の問題が近
年大きく顕在化してきている。以下、この近接効果につ
いて説明する。
【０００３】半導体装置では、その設計回路の中でプロ
セスマージンが最も小さな箇所が所望通り（設計寸法通
り）になるように、プロセス条件がチューニングされ
る。この箇所とは、一般的には最も設計寸法が微細なと
ころであり、例えば半導体メモリ素子の場合には、最も
パターン密度が高いメモリセル部がこれに相当する。こ
こで、プロセス条件を密パターンであるメモリセル部に
合わせると、比較的疎なパターンの多い周辺回路部はプ
ロセス起因の近接効果を受け、必ずしも設計寸法通りに
はならない。この現象が近接効果（ＯＰＥ）と称されて
おり、その発生要因は、露光マスクを透過した後の光学
像、レジスト中の潜像、レジストの塗布・現像プロセ
ス、下地膜の形成具合、下地膜のエッチング、洗浄や酸
化等の後処理、露光マスク作成プロセス等の影響が複雑
に絡み合っている。
セスマージンが最も小さな箇所が所望通り（設計寸法通
り）になるように、プロセス条件がチューニングされ
る。この箇所とは、一般的には最も設計寸法が微細なと
ころであり、例えば半導体メモリ素子の場合には、最も
パターン密度が高いメモリセル部がこれに相当する。こ
こで、プロセス条件を密パターンであるメモリセル部に
合わせると、比較的疎なパターンの多い周辺回路部はプ
ロセス起因の近接効果を受け、必ずしも設計寸法通りに
はならない。この現象が近接効果（ＯＰＥ）と称されて
おり、その発生要因は、露光マスクを透過した後の光学
像、レジスト中の潜像、レジストの塗布・現像プロセ
ス、下地膜の形成具合、下地膜のエッチング、洗浄や酸
化等の後処理、露光マスク作成プロセス等の影響が複雑
に絡み合っている。
【０００４】この近接効果は、必ずしも光学的な要因だ
けで生じるものではない。上記近接効果を解決するた
め、マスク上で設計寸法に補正をかけるＯＰＣ（Ｏｐｔ
ｉｃａｌ ｐｒｏｘｉｍｉｔｙ ｃｏｒｒｅｃｔｉｏ
ｎ）技術の研究が多くの機関でなされている。学会論文
発表等によると、現在のＯＰＣは、光学像シミュレーシ
ョンに基いた補正方法であるものが多い。
けで生じるものではない。上記近接効果を解決するた
め、マスク上で設計寸法に補正をかけるＯＰＣ（Ｏｐｔ
ｉｃａｌ ｐｒｏｘｉｍｉｔｙ ｃｏｒｒｅｃｔｉｏ
ｎ）技術の研究が多くの機関でなされている。学会論文
発表等によると、現在のＯＰＣは、光学像シミュレーシ
ョンに基いた補正方法であるものが多い。
【０００５】しかしながら、上述したように、ＯＰＥに
は光学的な要因以外のマスク・ウエハプロセスによるも
のもあるので、高精度な補正を実現するには実際のトー
タルプロセスを経たウエハでのＯＰＥを調査し、マスク
上での寸法に補正をかける必要がある。
は光学的な要因以外のマスク・ウエハプロセスによるも
のもあるので、高精度な補正を実現するには実際のトー
タルプロセスを経たウエハでのＯＰＥを調査し、マスク
上での寸法に補正をかける必要がある。
【０００６】このトータルプロセスを考慮した１次元ゲ
ートパターンの補正方法として、Ｂｕｃｋｅｔｓ方式
（Ｌ．Ｌｉｅｂｍａｎ ｅｔ ａｌ， ＳＰｌＥ Ｖｏ
ｌ．２３２２ Ｐｈｏｔｏｍａｓｋ Ｔｅｃｈｎｏｌｏ
ｇｙ ａｎｄ Ｍａｎａｇｅｍｅｎｔ（１９９４）２２
９）等が知られている。以下、このＢｕｃｋｅｔｓ方式
について、図１８乃至図２２を参照して説明する。
ートパターンの補正方法として、Ｂｕｃｋｅｔｓ方式
（Ｌ．Ｌｉｅｂｍａｎ ｅｔ ａｌ， ＳＰｌＥ Ｖｏ
ｌ．２３２２ Ｐｈｏｔｏｍａｓｋ Ｔｅｃｈｎｏｌｏ
ｇｙ ａｎｄ Ｍａｎａｇｅｍｅｎｔ（１９９４）２２
９）等が知られている。以下、このＢｕｃｋｅｔｓ方式
について、図１８乃至図２２を参照して説明する。
【０００７】トータルプロセスを経たウエハでＡＣＬＶ
（Ａｃｒｏｓｓ ｔｈｅ ＣｈｉｐＬｉｎｅｗｉｄｔｈ
Ｖａｒｉａｔｉｏｎ）と称される仕上がり寸法測長Ｔ
ＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）（図１
８参照）を用いて、寸法変動量（設計寸法と仕上がり寸
法の差）と隣接パターンまでの距離Ｓの関係（パターン
疎密依存性）を電気的に測定する。
（Ａｃｒｏｓｓ ｔｈｅ ＣｈｉｐＬｉｎｅｗｉｄｔｈ
Ｖａｒｉａｔｉｏｎ）と称される仕上がり寸法測長Ｔ
ＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）（図１
８参照）を用いて、寸法変動量（設計寸法と仕上がり寸
法の差）と隣接パターンまでの距離Ｓの関係（パターン
疎密依存性）を電気的に測定する。
【０００８】そして、図１９に示されるような特性デー
タを用いて、ウエハ上での片側エッジ当たりの寸法変動
量を求める。この測定結果を所望寸法からの寸法変動量
が“０”の点を基準として、マスク描画装置の（ウエハ
上の）最小グリッド幅で分割することによって、マスク
描画装置のグリッドにのる電気的特性上の点を摘出す
る。この摘出された点のｘ座標（ａ、ｂ、ｃ、…）によ
り、１グリッド分の補正領域、２グリッド分の補正領
域、…を決定し、図２０に示されるようなマスク補正ル
ールを作成する。
タを用いて、ウエハ上での片側エッジ当たりの寸法変動
量を求める。この測定結果を所望寸法からの寸法変動量
が“０”の点を基準として、マスク描画装置の（ウエハ
上の）最小グリッド幅で分割することによって、マスク
描画装置のグリッドにのる電気的特性上の点を摘出す
る。この摘出された点のｘ座標（ａ、ｂ、ｃ、…）によ
り、１グリッド分の補正領域、２グリッド分の補正領
域、…を決定し、図２０に示されるようなマスク補正ル
ールを作成する。
【０００９】この手法を用いることにより、疎密による
理論的には片側エッジ当たりの所望寸法からの寸法差が
△１から△２まで低減される。
理論的には片側エッジ当たりの所望寸法からの寸法差が
△１から△２まで低減される。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
たＬ．Ｗ．ＬｉｅｂｍａｎらによるＢｕｃｋｅｔｓ方式
の補正方法では、次のような課題を有していた。これ
を、図２１及び図２２を参照して説明する。
たＬ．Ｗ．ＬｉｅｂｍａｎらによるＢｕｃｋｅｔｓ方式
の補正方法では、次のような課題を有していた。これ
を、図２１及び図２２を参照して説明する。
【００１１】（課題１）通常、デバイスの補正にあたっ
ては、図２１に示されるように、先ず設計プロセスＳ１
で所定の寸法値でパターン設計がなされる。次いで、マ
スクプロセスＳ２、リソグラフィーブロセスＳ３を経た
後、エッチングプロセスＳ３で実際のパターンが作成さ
れる。そして、測定プロセスＳ５により電気的にパター
ンの測長がなされて、ウエハ上の寸法決定プロセスＳ６
でパターンが作成される。
ては、図２１に示されるように、先ず設計プロセスＳ１
で所定の寸法値でパターン設計がなされる。次いで、マ
スクプロセスＳ２、リソグラフィーブロセスＳ３を経た
後、エッチングプロセスＳ３で実際のパターンが作成さ
れる。そして、測定プロセスＳ５により電気的にパター
ンの測長がなされて、ウエハ上の寸法決定プロセスＳ６
でパターンが作成される。
【００１２】上述したＬ．Ｗ．ＬｉｅｂｍａｎらのＢｕ
ｃｋｅｔｓ補正方式による従来の補正方法では、図２１
のプロセスＳ６に於けるウエハ寸法の寸法変動量と補正
量との相関（補正ファクタ）を“１”と仮定して、マス
ク補正ルールが作成されている。これは、例えば、ウエ
ハ上の寸法が５０ｎｍ所望のパターン寸法より太かった
場合、設計上で５０ｎｍ細めることを意味している。
ｃｋｅｔｓ補正方式による従来の補正方法では、図２１
のプロセスＳ６に於けるウエハ寸法の寸法変動量と補正
量との相関（補正ファクタ）を“１”と仮定して、マス
ク補正ルールが作成されている。これは、例えば、ウエ
ハ上の寸法が５０ｎｍ所望のパターン寸法より太かった
場合、設計上で５０ｎｍ細めることを意味している。
【００１３】しかしながら、上述したように、０ＰＥは
様々なプロセス（マスク、リソグラフィー、エッチング
等のプロセス）によって影響を受けるため、図２１に示
される各々のプロセス間でリニアリティが“１”になる
とは限らない。例えば、リソグラフィーのプロセスＳ３
に於いても、図２２の特性図に示されるように、パター
ンサイズが微細になるにつれて（図２２に於ける破線よ
り左側の部分）、リニアリティ（線形性）が保持できな
くなり、相関値は“１”よりも大きくなる。
様々なプロセス（マスク、リソグラフィー、エッチング
等のプロセス）によって影響を受けるため、図２１に示
される各々のプロセス間でリニアリティが“１”になる
とは限らない。例えば、リソグラフィーのプロセスＳ３
に於いても、図２２の特性図に示されるように、パター
ンサイズが微細になるにつれて（図２２に於ける破線よ
り左側の部分）、リニアリティ（線形性）が保持できな
くなり、相関値は“１”よりも大きくなる。
【００１４】この相関値が“１”を越える状態では、従
来のＬ．Ｗ．ＬｉｅｂｍａｎらのＢｕｃｋｅｔｓ補正方
式では、ウエハ上の寸怯が５０ｎｍ所望寸法よりも太っ
た場合、設計上で５０ｎｍ細めることは、補正のしすぎ
を意味する。このため、従来方式では高精度なマスク補
正を行うことができないという課題があった。
来のＬ．Ｗ．ＬｉｅｂｍａｎらのＢｕｃｋｅｔｓ補正方
式では、ウエハ上の寸怯が５０ｎｍ所望寸法よりも太っ
た場合、設計上で５０ｎｍ細めることは、補正のしすぎ
を意味する。このため、従来方式では高精度なマスク補
正を行うことができないという課題があった。
【００１５】（課題２）また、Ｌ．Ｗ．Ｌｉｅｂｍａｎ
らのＢｕｃｋｅｔｓ補正方式では、図１９に示されるよ
うに、片側エッジ当たりの仕上がり寸法と所望寸法の差
はマスク描画装置のグリッド幅で決定され、その値は△
２である。この差は、更に低減させる必要がある。
らのＢｕｃｋｅｔｓ補正方式では、図１９に示されるよ
うに、片側エッジ当たりの仕上がり寸法と所望寸法の差
はマスク描画装置のグリッド幅で決定され、その値は△
２である。この差は、更に低減させる必要がある。
【００１６】（課題３）加えて、量産ベースでこの補正
方式を使用すると、次のような点で問題である。
方式を使用すると、次のような点で問題である。
【００１７】一般的に、デバイスの作製は、同一デバイ
スであっても複数の工場間、若しくは同一工場であって
も複数の生産ライン間、或いは同一生産ラインであって
も複数の製造装置間で行われる。当然のことながら、こ
れら複数の工場間、生産ライン間、製造装置間で得られ
るウエハ上の仕上がり寸法のパターン疎密依存性は、異
なるものと考えられる。もちろん、この仕上がり寸法の
パターン疎密依存性が異なると、補正ルールが変化し、
上記工場間、生産ライン間、製造装置間で異なる補正マ
スクが必要となる。
スであっても複数の工場間、若しくは同一工場であって
も複数の生産ライン間、或いは同一生産ラインであって
も複数の製造装置間で行われる。当然のことながら、こ
れら複数の工場間、生産ライン間、製造装置間で得られ
るウエハ上の仕上がり寸法のパターン疎密依存性は、異
なるものと考えられる。もちろん、この仕上がり寸法の
パターン疎密依存性が異なると、補正ルールが変化し、
上記工場間、生産ライン間、製造装置間で異なる補正マ
スクが必要となる。
【００１８】しかし、異なる工場間、生産ライン間、製
造装置間で同一デバイス作製を行うのに、異なる補正マ
スクを使用することは、マスクの作製及び運用の面にお
いて困難な場合が多く、生産効率を低下させる恐れがあ
る。そのため、同一デバイス作製を、異なる工場、生産
ライン、製造装置によらずに同一補正マスクを使用して
行うことのできる補正方法が必要となっている。
造装置間で同一デバイス作製を行うのに、異なる補正マ
スクを使用することは、マスクの作製及び運用の面にお
いて困難な場合が多く、生産効率を低下させる恐れがあ
る。そのため、同一デバイス作製を、異なる工場、生産
ライン、製造装置によらずに同一補正マスクを使用して
行うことのできる補正方法が必要となっている。
【００１９】したがって、この発明は上記課題に鑑みて
なされたものであり、その目的は複数の異なる工場間、
生産ライン間、製造装置間によらず同一補正マスクを使
用して同一デバイスを作成可能なマスクパターン補正方
法及び該補正方法に用いられる露光マスクを提供するこ
とである。
なされたものであり、その目的は複数の異なる工場間、
生産ライン間、製造装置間によらず同一補正マスクを使
用して同一デバイスを作成可能なマスクパターン補正方
法及び該補正方法に用いられる露光マスクを提供するこ
とである。
【００２０】
【課題を解決するための手段】すなわち請求項１に記載
の発明は、半導体ウエハ上のパターン寸法とパターン設
計寸法との相関係数を求める第１のプロセスと、この第
１のプロセスにより求められた相関係数に基いて、マス
クパターンの捕正を行う第２のプロセスとを具備するこ
とを特徴とする。
の発明は、半導体ウエハ上のパターン寸法とパターン設
計寸法との相関係数を求める第１のプロセスと、この第
１のプロセスにより求められた相関係数に基いて、マス
クパターンの捕正を行う第２のプロセスとを具備するこ
とを特徴とする。
【００２１】また請求項２に記載の発明は、半導体ウエ
ハ上の第１のパターン寸法とパターン設計寸法との相関
係数を求める第１のプロセスと、上記半導体ウエハ上の
第１のパターン寸法のパターン疎密依存性を求める第２
のプロセスと、上記パターン疎密依存性を上記相関係数
で除して第２のパ夕ーン寸法とパターン疎密依存性を得
る第３のプロセスと、上記第２のパターン寸法とパター
ン疎密依存性を所望のパターン寸法を基準としてマスク
を作成する描画装置の描画グリッド幅で分割して上記マ
スク描画グリッド上に現れる上記第２のパターン寸法と
パターン疎密依存性上の点を抽出し、パターン近接度と
基準からのパターン寸法差を求める第４のプロセスと、
上記パターン近接度に応じて、上記基準からのパターン
寸法差に最も近い上記描画グリッド幅の整数倍の補正を
行う第５のプロセスとを具備することを特徴とする。
ハ上の第１のパターン寸法とパターン設計寸法との相関
係数を求める第１のプロセスと、上記半導体ウエハ上の
第１のパターン寸法のパターン疎密依存性を求める第２
のプロセスと、上記パターン疎密依存性を上記相関係数
で除して第２のパ夕ーン寸法とパターン疎密依存性を得
る第３のプロセスと、上記第２のパターン寸法とパター
ン疎密依存性を所望のパターン寸法を基準としてマスク
を作成する描画装置の描画グリッド幅で分割して上記マ
スク描画グリッド上に現れる上記第２のパターン寸法と
パターン疎密依存性上の点を抽出し、パターン近接度と
基準からのパターン寸法差を求める第４のプロセスと、
上記パターン近接度に応じて、上記基準からのパターン
寸法差に最も近い上記描画グリッド幅の整数倍の補正を
行う第５のプロセスとを具備することを特徴とする。
【００２２】請求項３に記載の発明は、請求項２に於い
て、上記第３のプロセスは、上記パターン疎密依存性を
それぞれのパターン疎密に対応した上記相関係数で除し
て上記第２のパターン寸法とパターン疎密依存性を得る
ことを特徴とする。
て、上記第３のプロセスは、上記パターン疎密依存性を
それぞれのパターン疎密に対応した上記相関係数で除し
て上記第２のパターン寸法とパターン疎密依存性を得る
ことを特徴とする。
【００２３】請求項４に記載の発明は、請求項３に於い
て、上記第５のプロセスは、上記第２のパターン寸法と
パターン疎密依存性を所望の値を基準とし、この基準に
基いて補正を行うことを特徴とする。
て、上記第５のプロセスは、上記第２のパターン寸法と
パターン疎密依存性を所望の値を基準とし、この基準に
基いて補正を行うことを特徴とする。
【００２４】請求項５に記載の発明は、請求項３に於い
て、上記第５のプロセスは、上記第２のパターン寸法と
パターン疎密依存性を所望のパターン寸法に上記マスク
描画グリッド幅の１／２を加算した値を基準とし、この
基準に基いて補正を行うことを特徴とする。
て、上記第５のプロセスは、上記第２のパターン寸法と
パターン疎密依存性を所望のパターン寸法に上記マスク
描画グリッド幅の１／２を加算した値を基準とし、この
基準に基いて補正を行うことを特徴とする。
【００２５】請求項６に記載の発明は、請求項４及び５
に於いて、上記相関係数及びパターン疎密依存性は、電
気的測定若しくは走査型電子顕微鏡を使用して得られる
ことを特徴とする。
に於いて、上記相関係数及びパターン疎密依存性は、電
気的測定若しくは走査型電子顕微鏡を使用して得られる
ことを特徴とする。
【００２６】請求項７に記載の発明は、請求項２乃至５
の何れか１に於いて、上記相関係数は、パターンピッチ
がー定の下で得られることを特徴とする。
の何れか１に於いて、上記相関係数は、パターンピッチ
がー定の下で得られることを特徴とする。
【００２７】請求項８に記載の発明は、請求項２乃至５
の何れか１に於いて、上記相関係数は、それぞれのパタ
ーン疎密により得られることを特徴とする。
の何れか１に於いて、上記相関係数は、それぞれのパタ
ーン疎密により得られることを特徴とする。
【００２８】請求項９に記載の発明は、請求項４及び５
に於いて、上記第５のプロセスは、前記パターンの幅に
応じて複数の異なるパターン幅について複数の補正テー
ブルを作成し、上記異なるパターン幅に対応して該複数
の補正テーブルに従って補正を行うことを特徴とする。
に於いて、上記第５のプロセスは、前記パターンの幅に
応じて複数の異なるパターン幅について複数の補正テー
ブルを作成し、上記異なるパターン幅に対応して該複数
の補正テーブルに従って補正を行うことを特徴とする。
【００２９】請求項１０に記載の発明は、請求項４及び
５に於いて、上記第５のプロセスは、１つのパターンに
対して隣接パターンまでの距離を２つ以上有する場合
に、ジョグを有することで１つのパターンに補正テーブ
ルに従い２つ以上の補正値を用いることを特徴とする。
５に於いて、上記第５のプロセスは、１つのパターンに
対して隣接パターンまでの距離を２つ以上有する場合
に、ジョグを有することで１つのパターンに補正テーブ
ルに従い２つ以上の補正値を用いることを特徴とする。
【００３０】請求項１１に記載の発明は、請求項４及び
５に於いて、上記第５のプロセスは、上記パターンの幅
に応じて複数の異なるパターン幅について、複数の補正
テーブルを作成すると共に、１つのパターンに対して隣
接パターンまでの距離を２つ以上有する場合にジョグを
有して１つのパターンに補正テーブルに従い２つ以上の
補正値を用いることを特徴とする。
５に於いて、上記第５のプロセスは、上記パターンの幅
に応じて複数の異なるパターン幅について、複数の補正
テーブルを作成すると共に、１つのパターンに対して隣
接パターンまでの距離を２つ以上有する場合にジョグを
有して１つのパターンに補正テーブルに従い２つ以上の
補正値を用いることを特徴とする。
【００３１】請求項１２に記載の発明は、半導体ウエハ
上の第１のパターン寸法とパターン設計寸法との相関係
数を求める第１のプロセスと、上記半導体ウエハ上の第
１のパターン寸法のパターン疎密依存性を求める第２の
プロセスと、上記パターン疎密依存性を上記相関係数で
除して第２のパ夕ーン寸法とパターン疎密依存性を得る
第３のプロセスと、上記第２のパターン寸法とパターン
疎密依存性を所望のパターン寸法を基準としてマスクを
作成する描画装置の描画グリッド幅で分割して上記マス
ク描画グリッド上に現れる上記第２のパターン寸法とパ
ターン疎密依存性上の点を抽出し、パターン近接度と基
準からのパターン寸法差を求める第４のプロセスと、上
記パターン近接度に応じて、上記基準からのパターン寸
法差に最も近い上記描画グリッド幅の整数倍の補正を行
う第５のプロセスとを具備し、複数の異なる工場間、製
造ライン間、製造装置間に於けるパターン疎密の最大寸
法差を２×マスク描画装置の最小描画グリッド幅×上記
補正係数以内に収まる場合は、それぞれの工場間、製造
ライン間、製造装置間で使用するマスクは同じ補正を行
うことを特徴とする。
上の第１のパターン寸法とパターン設計寸法との相関係
数を求める第１のプロセスと、上記半導体ウエハ上の第
１のパターン寸法のパターン疎密依存性を求める第２の
プロセスと、上記パターン疎密依存性を上記相関係数で
除して第２のパ夕ーン寸法とパターン疎密依存性を得る
第３のプロセスと、上記第２のパターン寸法とパターン
疎密依存性を所望のパターン寸法を基準としてマスクを
作成する描画装置の描画グリッド幅で分割して上記マス
ク描画グリッド上に現れる上記第２のパターン寸法とパ
ターン疎密依存性上の点を抽出し、パターン近接度と基
準からのパターン寸法差を求める第４のプロセスと、上
記パターン近接度に応じて、上記基準からのパターン寸
法差に最も近い上記描画グリッド幅の整数倍の補正を行
う第５のプロセスとを具備し、複数の異なる工場間、製
造ライン間、製造装置間に於けるパターン疎密の最大寸
法差を２×マスク描画装置の最小描画グリッド幅×上記
補正係数以内に収まる場合は、それぞれの工場間、製造
ライン間、製造装置間で使用するマスクは同じ補正を行
うことを特徴とする。
【００３２】請求項１３に記載の発明は、請求項１２に
於いて、上記複数の工場間、製造ライン間及びまたは製
造装置間に於けるパターン疎密の最大寸法差を２×マス
ク描画装置の最小描画グリッド幅×上記補正係数より大
きい場合は、それぞれの工場間、製造ライン間、製造装
置間で使用するマスクは同じ異なる線幅の補正テーブル
で補正を行うことを特徴とする。
於いて、上記複数の工場間、製造ライン間及びまたは製
造装置間に於けるパターン疎密の最大寸法差を２×マス
ク描画装置の最小描画グリッド幅×上記補正係数より大
きい場合は、それぞれの工場間、製造ライン間、製造装
置間で使用するマスクは同じ異なる線幅の補正テーブル
で補正を行うことを特徴とする。
【００３３】請求項１４に記載の発明は、請求項１３に
於いて、上記パターン疎密依存性は、上記工場間、製造
ライン間、製造装置間で得られた異なるパターン疎密依
存性を各々の装置間で各々の上記補正係数で除したもの
の平均値を用いることを特徴とする。
於いて、上記パターン疎密依存性は、上記工場間、製造
ライン間、製造装置間で得られた異なるパターン疎密依
存性を各々の装置間で各々の上記補正係数で除したもの
の平均値を用いることを特徴とする。
【００３４】更に、この発明の請求項１５に記載の露光
マスクは、請求項１乃至請求項１４の何れかの半導体デ
バイスのマスクパターン補正方法に用いられることを特
徴とする。
マスクは、請求項１乃至請求項１４の何れかの半導体デ
バイスのマスクパターン補正方法に用いられることを特
徴とする。
【００３５】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態を説明する。
実施の形態を説明する。
【００３６】図１乃至図３は、この発明の第１の実施の
形態であるマスクパターン補正方法を説明するための図
である。この第１の実施の形態では、設計寸法とウエハ
上の仕上がり寸法の相関を考慮してマスク補正ルールを
作成する方法について述べる。
形態であるマスクパターン補正方法を説明するための図
である。この第１の実施の形態では、設計寸法とウエハ
上の仕上がり寸法の相関を考慮してマスク補正ルールを
作成する方法について述べる。
【００３７】半導体デバイスの作成工程は、上述した図
１５のフローチャートと同じである。すなわち、設計プ
ロセスＳ１で所定の寸法値でパターン設計がなされ、次
いでマスクプロセスＳ２、リソグラフィーブロセスＳ３
を経た後、エッチングプロセスＳ３で実際のパターンが
作成される。そして、測定プロセスＳ５により電気的に
パターンの測長がなされて、ウエハ上の寸法決定プロセ
スＳ６でパターンが作成される。
１５のフローチャートと同じである。すなわち、設計プ
ロセスＳ１で所定の寸法値でパターン設計がなされ、次
いでマスクプロセスＳ２、リソグラフィーブロセスＳ３
を経た後、エッチングプロセスＳ３で実際のパターンが
作成される。そして、測定プロセスＳ５により電気的に
パターンの測長がなされて、ウエハ上の寸法決定プロセ
スＳ６でパターンが作成される。
【００３８】そして、図１のフローチャートに示される
ように、ステップＳ１１ａに於いて、トータルプロセス
を経たウエハで、上述したＡＣＬＶと称される仕上がり
寸法測長ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｐ
ｅ）（図１８）を用いて、寸法変動量（設計寸法と仕上
がり寸法の差）と隣接パターンまでの距離の関係（パタ
ーン疎密依存性）が電気的に測定される。次いで、ステ
ップＳ１２ａにて、ウエハ上での片側エッジ当たりの寸
法変動量が求められる。
ように、ステップＳ１１ａに於いて、トータルプロセス
を経たウエハで、上述したＡＣＬＶと称される仕上がり
寸法測長ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｐ
ｅ）（図１８）を用いて、寸法変動量（設計寸法と仕上
がり寸法の差）と隣接パターンまでの距離の関係（パタ
ーン疎密依存性）が電気的に測定される。次いで、ステ
ップＳ１２ａにて、ウエハ上での片側エッジ当たりの寸
法変動量が求められる。
【００３９】一方、ステップＳ１１ｂに於いて、図２に
示されるように、設計寸法と仕上がり寸法（ウエハ上の
寸法）の相関（リニアリティ）から、補正ファクタが取
得される。ここで、この発明の補正方式に於ける補正フ
ァクタは、下記式の如く定義される。
示されるように、設計寸法と仕上がり寸法（ウエハ上の
寸法）の相関（リニアリティ）から、補正ファクタが取
得される。ここで、この発明の補正方式に於ける補正フ
ァクタは、下記式の如く定義される。
【００４０】 補正ファクタ＝ΔＣＤWafer ／ΔＣＤdesign ここで、ＣＤ（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏ
ｎ）とは寸法を指している。また、補正ファクタを求め
る際の測定パターンと隣接するパターンのピッチは一定
のものとする。
ｎ）とは寸法を指している。また、補正ファクタを求め
る際の測定パターンと隣接するパターンのピッチは一定
のものとする。
【００４１】補正ファクタが取得されたならば、ステッ
プＳ１２ｂにて、該補正ファクタのパターン疎密依存性
が取得される。
プＳ１２ｂにて、該補正ファクタのパターン疎密依存性
が取得される。
【００４２】次に、ステップＳ１３に於いて、上記ステ
ップＳ１１ａ及び１２ａにより得られた片エッジ当たり
の寸法変動量が、上記ステップＳ１１ｂ及びＳ１２ｂで
得られた補正ファクタで除される。この場合、パターン
の疎密依存性は一致させるものとする。
ップＳ１１ａ及び１２ａにより得られた片エッジ当たり
の寸法変動量が、上記ステップＳ１１ｂ及びＳ１２ｂで
得られた補正ファクタで除される。この場合、パターン
の疎密依存性は一致させるものとする。
【００４３】この結果が、上述したＬ．Ｗ．Ｌｉｅｂｍ
ａｎらのＢｕｃｋｅｔｓ補正方式と同様に、ステップＳ
１４にて、マスク描画装置の（ウエハ上の）最小グリッ
ド幅で分割される。すなわち、上記ステップＳ１３によ
り得られたウエハ上での片エッジ当たりの寸法変動量
が、所望値から寸法変動量が“０”の点を基準に、マス
ク描画装置の最小グリッド幅で分割される。これによ
り、マスク描画装置のグリッドにのる点のｘ座標が求め
られる。
ａｎらのＢｕｃｋｅｔｓ補正方式と同様に、ステップＳ
１４にて、マスク描画装置の（ウエハ上の）最小グリッ
ド幅で分割される。すなわち、上記ステップＳ１３によ
り得られたウエハ上での片エッジ当たりの寸法変動量
が、所望値から寸法変動量が“０”の点を基準に、マス
ク描画装置の最小グリッド幅で分割される。これによ
り、マスク描画装置のグリッドにのる点のｘ座標が求め
られる。
【００４４】こうして求められたｘ座標に基いて、ステ
ップＳ１５に於いて、１グリッド分の補正領域、２グリ
ッド分の補正領域、…が決定される。これにより、図４
に示されるようなマスク補正ルールが作成される。この
場合、ｘ座標上でａ〜ｂが１グリッド補正領域、ｂ〜ｃ
が２グリッド補正領域、ｃ以降が３グリッド補正領域と
なっている。
ップＳ１５に於いて、１グリッド分の補正領域、２グリ
ッド分の補正領域、…が決定される。これにより、図４
に示されるようなマスク補正ルールが作成される。この
場合、ｘ座標上でａ〜ｂが１グリッド補正領域、ｂ〜ｃ
が２グリッド補正領域、ｃ以降が３グリッド補正領域と
なっている。
【００４５】このようにして、ウエハ寸法の寸法変動量
と補正値の相関を考慮した高精度なマスク補正が実施可
能になる。
と補正値の相関を考慮した高精度なマスク補正が実施可
能になる。
【００４６】図５は、通常マスク、従来の補正方式
（Ｌ．Ｗ．ＬｉｅｂｍａｎらのＢｕｃｋｅｔｓ補正方
式）、第１の実施の形態による補正方式による補正後の
ロジックデバイスのゲート層に於ける実パターン測長値
を示したものである。尚、図５に於ける横軸の番号は、
ロジックデバイスのゲート層であり、様々なパターン近
接度と疎密を有する実パターンの測定位置を示してい
る。
（Ｌ．Ｗ．ＬｉｅｂｍａｎらのＢｕｃｋｅｔｓ補正方
式）、第１の実施の形態による補正方式による補正後の
ロジックデバイスのゲート層に於ける実パターン測長値
を示したものである。尚、図５に於ける横軸の番号は、
ロジックデバイスのゲート層であり、様々なパターン近
接度と疎密を有する実パターンの測定位置を示してい
る。
【００４７】図５より、通常マスクで所望寸法（２５０
ｎｍ）からの寸法のズレ量が最大でで約６０ｎｍ、実パ
ターン寸法バラツキで約４０ｎｍあったのが、第１の実
施の形態による補正方式によれば、所望寸法からの寸法
のズレ量が最大で約２０ｎｍ、実パターン寸法バラツキ
で約３０ｎｍと低減していることがわかる。
ｎｍ）からの寸法のズレ量が最大でで約６０ｎｍ、実パ
ターン寸法バラツキで約４０ｎｍあったのが、第１の実
施の形態による補正方式によれば、所望寸法からの寸法
のズレ量が最大で約２０ｎｍ、実パターン寸法バラツキ
で約３０ｎｍと低減していることがわかる。
【００４８】しかし、Ｌ．Ｗ．Ｌｉｅｂｍａｎらによる
Ｂｕｃｋｅｔｓ方式の従来の補正方式では、所望寸法か
らの寸法のズレ量が最大で約６０ｎｍ、実パターン寸法
パラツキが約４５ｎｍと、期待した補正結果が得られな
かった。
Ｂｕｃｋｅｔｓ方式の従来の補正方式では、所望寸法か
らの寸法のズレ量が最大で約６０ｎｍ、実パターン寸法
パラツキが約４５ｎｍと、期待した補正結果が得られな
かった。
【００４９】このように、第１の実施の形態による補正
方式が、従来のＬ．Ｗ．ＬｉｅｂｍａｎらによるＢｕｃ
ｋｅｔｓ補正方式より、所望寸法からの寸法のズレ量、
寸法バラツキを低減させる点で優れていることが明らか
である。もちろん、同実施の形態で説明した補正方式
は、他のロジックデバイスやメモリデバイスの他の層に
も適用可能であることは言うまでもない。
方式が、従来のＬ．Ｗ．ＬｉｅｂｍａｎらによるＢｕｃ
ｋｅｔｓ補正方式より、所望寸法からの寸法のズレ量、
寸法バラツキを低減させる点で優れていることが明らか
である。もちろん、同実施の形態で説明した補正方式
は、他のロジックデバイスやメモリデバイスの他の層に
も適用可能であることは言うまでもない。
【００５０】次に、この発明の第２の実施の形態を説明
する。
する。
【００５１】図６は、この発明の第２の実施の形態によ
るマスクパターン補正方法を説明するためのフローチャ
ート、図７はこの発明の第２の実施の形態によるマスク
パターン補正方法を説明するためのＡＣＬＶの電気特性
図である。
るマスクパターン補正方法を説明するためのフローチャ
ート、図７はこの発明の第２の実施の形態によるマスク
パターン補正方法を説明するためのＡＣＬＶの電気特性
図である。
【００５２】図６のフローチャートに於いて、ステップ
Ｓ１１ａ、Ｓ１２ａ、Ｓ１１ｂ、Ｓ１２ｂ及びＳ１３
は、上述した第１の実施の形態と同じであるので説明は
省略する。
Ｓ１１ａ、Ｓ１２ａ、Ｓ１１ｂ、Ｓ１２ｂ及びＳ１３
は、上述した第１の実施の形態と同じであるので説明は
省略する。
【００５３】そして、上述した第１の実施の形態では、
上記ステップＳ１３で得られた測定結果が所望寸法から
の寸法変動量が０の点を基準としていたが、この第２の
実施の形態では、ステップＳ１６に於いて、所望寸法か
らの寸法変動量が“０”の点（図７にＰで示される）か
ら半グリッドシフトした点（図７にＱで示される）が基
準にされて、マスク描画装置の（ウエハ上で）最小グリ
ッド幅で分割されることによって、マスク描画装置のグ
リッドにのる電気特性上の点が摘出されるようになって
いる。
上記ステップＳ１３で得られた測定結果が所望寸法から
の寸法変動量が０の点を基準としていたが、この第２の
実施の形態では、ステップＳ１６に於いて、所望寸法か
らの寸法変動量が“０”の点（図７にＰで示される）か
ら半グリッドシフトした点（図７にＱで示される）が基
準にされて、マスク描画装置の（ウエハ上で）最小グリ
ッド幅で分割されることによって、マスク描画装置のグ
リッドにのる電気特性上の点が摘出されるようになって
いる。
【００５４】この摘出された点のｘ座標により、ステッ
プＳ１５にて、１グリッド分の補正領域、２グリッド分
の補正領域、…が決定され、図８に示されるようなマス
ク補正ルールが作成される。
プＳ１５にて、１グリッド分の補正領域、２グリッド分
の補正領域、…が決定され、図８に示されるようなマス
ク補正ルールが作成される。
【００５５】図８は、この第２の実施の形態によるマス
ク補正方法で作成されたマスク補正ルールを表した図で
ある。
ク補正方法で作成されたマスク補正ルールを表した図で
ある。
【００５６】この場合、測定パターンと隣接するパター
ンとのスペース距離Ｓと摘出された点のｘ座標（ａ′、
ｂ′、ｃ′、…）との関係に従って、１グリッド分の補
正領域、２グリッド分の補正領域、…が決定される。
ンとのスペース距離Ｓと摘出された点のｘ座標（ａ′、
ｂ′、ｃ′、…）との関係に従って、１グリッド分の補
正領域、２グリッド分の補正領域、…が決定される。
【００５７】このルールを用いてマスクを補正した場
合、片エッジ当たりの所望寸法からの寸法ズレ量は最大
で△３であり、従来のＬ．Ｗ．Ｌｉｅｂｍａｎらによる
Ｂｕｃｋｅｔｓ補正方式に比べ、所望寸法からの寸法ズ
レ量は半減される（図７参照）。
合、片エッジ当たりの所望寸法からの寸法ズレ量は最大
で△３であり、従来のＬ．Ｗ．Ｌｉｅｂｍａｎらによる
Ｂｕｃｋｅｔｓ補正方式に比べ、所望寸法からの寸法ズ
レ量は半減される（図７参照）。
【００５８】また、上述した第１の実施の形態による補
正方式と併用すれば、ウエハ上で所望寸法からの寸法ズ
レ量が最大で、グリッド分×補正ファクタまで低減され
る。
正方式と併用すれば、ウエハ上で所望寸法からの寸法ズ
レ量が最大で、グリッド分×補正ファクタまで低減され
る。
【００５９】次に、この発明の第３の実施の形態を説明
する。
する。
【００６０】図９はこの発明の第３の実施の形態による
マスクパターン補正方法を説明するフローチャート、図
１０は半導体デバイスの製造ラインの一例を概略的に示
した図、図１１はこの発明第３の実施の形態であるマス
クパターン補正方法によるマスクパターン補正方法を説
明するためのＡＣＬＶの電気特性図である。
マスクパターン補正方法を説明するフローチャート、図
１０は半導体デバイスの製造ラインの一例を概略的に示
した図、図１１はこの発明第３の実施の形態であるマス
クパターン補正方法によるマスクパターン補正方法を説
明するためのＡＣＬＶの電気特性図である。
【００６１】図１０に示されるような製造ラインで同一
デバイスを作製する場合、例えばリソグラフィー工程、
エッチング工程に於いて、複数の異なるツールによって
作業がなされる。そして、各々の製造装置でＬ．Ｗ．Ｌ
ｉｅｂｍａｎらによる従来の補正方式同様、トータルプ
ロセスを経たウエハでＡＣＬＶと称される仕上がり寸法
測長ＴＥＧ（図１８参照）が用いられて、寸法変動量
（設計寸法と仕上がり寸法の差）と隣接パターンまでの
距離の関係（パターン疎密依存性）が電気的に測定さ
れ、図１１に示されるようなウエハ上での寸法変動量が
求められる。次いで、これら各々の製造装置で得られた
測定結果が、各々の疎密で得られた補正ファクタで除さ
れる。
デバイスを作製する場合、例えばリソグラフィー工程、
エッチング工程に於いて、複数の異なるツールによって
作業がなされる。そして、各々の製造装置でＬ．Ｗ．Ｌ
ｉｅｂｍａｎらによる従来の補正方式同様、トータルプ
ロセスを経たウエハでＡＣＬＶと称される仕上がり寸法
測長ＴＥＧ（図１８参照）が用いられて、寸法変動量
（設計寸法と仕上がり寸法の差）と隣接パターンまでの
距離の関係（パターン疎密依存性）が電気的に測定さ
れ、図１１に示されるようなウエハ上での寸法変動量が
求められる。次いで、これら各々の製造装置で得られた
測定結果が、各々の疎密で得られた補正ファクタで除さ
れる。
【００６２】すなわち、図９のフローチャートに於い
て、ステップＳ１１ａ、Ｓ１２ａ、Ｓ１１ｂ、Ｓ１２ｂ
及びＳ１３のプロセスが、各製造装置毎に行われる。
て、ステップＳ１１ａ、Ｓ１２ａ、Ｓ１１ｂ、Ｓ１２ｂ
及びＳ１３のプロセスが、各製造装置毎に行われる。
【００６３】次に、ステップＳ７にて、上記補正ファク
タで除された各々の測定結果について、平均値が取得さ
れる。そして、ステップＳ１８に於いて、この平均値
が、上述した第２の実施の形態と同様に、所望寸法から
の寸法変動量が“０の”点から半グリッドシフトされた
点が基準とされて、マスク描画装置の（ウエハ上の）最
小グリッド幅で分割されることによって、マスク描画装
置のグリッドにのる電気的特性上の点が摘出される。
タで除された各々の測定結果について、平均値が取得さ
れる。そして、ステップＳ１８に於いて、この平均値
が、上述した第２の実施の形態と同様に、所望寸法から
の寸法変動量が“０の”点から半グリッドシフトされた
点が基準とされて、マスク描画装置の（ウエハ上の）最
小グリッド幅で分割されることによって、マスク描画装
置のグリッドにのる電気的特性上の点が摘出される。
【００６４】次いで、ステップＳ１５にて、摘出された
点のｘ座標により、１グリッド分の補正領域、２グリッ
ド分の補正領域、…が決定され、マスク補正ルールが作
成される。
点のｘ座標により、１グリッド分の補正領域、２グリッ
ド分の補正領域、…が決定され、マスク補正ルールが作
成される。
【００６５】ここで、図１１に示されるように、例えば
工場間、生産ライン間、製造装置間に於ける疎密の最大
寸法差△ａを、マスク描画装置の最小描画グリッド×２
×補正ファクタ以内に制御すると、最大補正幅が工場
間、生産ライン間、製造装置間で同じになるため、工場
間、生産ライン間、製造装置間で同じ補正マスクを使用
しても差し支えないものとする。
工場間、生産ライン間、製造装置間に於ける疎密の最大
寸法差△ａを、マスク描画装置の最小描画グリッド×２
×補正ファクタ以内に制御すると、最大補正幅が工場
間、生産ライン間、製造装置間で同じになるため、工場
間、生産ライン間、製造装置間で同じ補正マスクを使用
しても差し支えないものとする。
【００６６】すなわち、工場間、生産ライン間、製造装
置間で疎密の最大寸法差△ａが２グリッド分×補正ファ
クタ以内ならば同一補正マスクを便用する。そして、上
記疎密の最大寸法差△ａが２グリッド分×補正ファクタ
以上であれば、多数の補正マスクを使用するようにすれ
ば良い。
置間で疎密の最大寸法差△ａが２グリッド分×補正ファ
クタ以内ならば同一補正マスクを便用する。そして、上
記疎密の最大寸法差△ａが２グリッド分×補正ファクタ
以上であれば、多数の補正マスクを使用するようにすれ
ば良い。
【００６７】尚、上述した第１乃至第３の実施の形態に
於いて、片エッジ当たりの寸法変動量の測定プロセス
（ステップＳ１１ａ）及びその寸法変動量のパターン疎
密依存性の取得プロセス（ステップＳ１２ａ）と、補正
ファクタの取得プロセス（ステップＳ１１ｂ）及び該補
正ファクタのパターン疎密依存性の取得プロセス（ステ
ップＳ１２ｂ）は、並行して行うようにしていたが、こ
れに限られるものではない。例えば、ステップＳ１１ａ
及びＳ１２ａのプロセスの後にステップＳ１１ｂ及びＳ
１２ｂのプロセスを行うようにしても良い。
於いて、片エッジ当たりの寸法変動量の測定プロセス
（ステップＳ１１ａ）及びその寸法変動量のパターン疎
密依存性の取得プロセス（ステップＳ１２ａ）と、補正
ファクタの取得プロセス（ステップＳ１１ｂ）及び該補
正ファクタのパターン疎密依存性の取得プロセス（ステ
ップＳ１２ｂ）は、並行して行うようにしていたが、こ
れに限られるものではない。例えば、ステップＳ１１ａ
及びＳ１２ａのプロセスの後にステップＳ１１ｂ及びＳ
１２ｂのプロセスを行うようにしても良い。
【００６８】次に、この発明の第４の実施の形態につい
て説明する。
て説明する。
【００６９】上述した第１乃至第３の実施の形態に於い
ては、パターンの幅を１種類、例えば０．２５μｍとし
て説明してきた。しかしながら、実際に設計する上では
種々の異なる幅を有するパターンが存在する。
ては、パターンの幅を１種類、例えば０．２５μｍとし
て説明してきた。しかしながら、実際に設計する上では
種々の異なる幅を有するパターンが存在する。
【００７０】図１２は、この発明の第４の実施の形態に
よるマスクパターン補正方法を説明するためのＡＣＬＶ
の電気特性図である。
よるマスクパターン補正方法を説明するためのＡＣＬＶ
の電気特性図である。
【００７１】この第４の実施の形態では、例えば３種類
の異なる線幅を有するパターンＡ、Ｂ、Ｃ（それぞれの
線幅は順にＡ、Ｂ、Ｃ）に対するマスク補正ルールの作
成を行う。尚、パターンの幅はＡ＜Ｂ＜Ｃの関係で太く
なっているものとする。
の異なる線幅を有するパターンＡ、Ｂ、Ｃ（それぞれの
線幅は順にＡ、Ｂ、Ｃ）に対するマスク補正ルールの作
成を行う。尚、パターンの幅はＡ＜Ｂ＜Ｃの関係で太く
なっているものとする。
【００７２】そして、上述した第１乃至第３の実施の形
態と同様に、幅Ａ、幅Ｂ及び幅Ｃのパターンそれぞれに
ついて補正ファクタが取得される。補正ファクタが取得
されたならば、該補正ファクタのパターン疎密依存性が
取得される。次に、片エッジ当たりの寸法変動量が、上
記補正ファクタで除され、マスク描画装置の（ウエハ上
の）最小グリッド幅で分割される。これにより、マスク
描画装置のグリッドにのる点のｘ座標が求められる。こ
うして求められたｘ座標に基いて、それぞれのパターン
幅について、１グリッド分の補正領域、２グリッド分の
補正領域、…が決定される。
態と同様に、幅Ａ、幅Ｂ及び幅Ｃのパターンそれぞれに
ついて補正ファクタが取得される。補正ファクタが取得
されたならば、該補正ファクタのパターン疎密依存性が
取得される。次に、片エッジ当たりの寸法変動量が、上
記補正ファクタで除され、マスク描画装置の（ウエハ上
の）最小グリッド幅で分割される。これにより、マスク
描画装置のグリッドにのる点のｘ座標が求められる。こ
うして求められたｘ座標に基いて、それぞれのパターン
幅について、１グリッド分の補正領域、２グリッド分の
補正領域、…が決定される。
【００７３】そして、幅Ａ、幅Ｂ、幅Ｃのパターンにつ
いてマスク補正ルールが作成されたならば、パターンの
幅がＡとＢの間のもの、パターン幅がＢとＣの間のも
の、それ以上のものについて、図１３乃至図１５に示さ
れるようなマスク補正ルールが作成される。
いてマスク補正ルールが作成されたならば、パターンの
幅がＡとＢの間のもの、パターン幅がＢとＣの間のも
の、それ以上のものについて、図１３乃至図１５に示さ
れるようなマスク補正ルールが作成される。
【００７４】パターン幅の設計値（ＣＤ）が、ＣＤ≦
（Ａ＋Ｂ）／２の場合は、図１３に示されるような補正
ルールに従って補正が行われる。図１２のｘ座標上で隣
接パターンまでの距離がａ〜ｂで１グリッド補正領域、
ｂ〜ｃで２グリッド補正領域、ｃ〜ｄで３グリッド補正
領域、ｄ〜ｅで４グリッド補正領域、そしてｅを超える
と５グリッド補正領域となっている。
（Ａ＋Ｂ）／２の場合は、図１３に示されるような補正
ルールに従って補正が行われる。図１２のｘ座標上で隣
接パターンまでの距離がａ〜ｂで１グリッド補正領域、
ｂ〜ｃで２グリッド補正領域、ｃ〜ｄで３グリッド補正
領域、ｄ〜ｅで４グリッド補正領域、そしてｅを超える
と５グリッド補正領域となっている。
【００７５】また、パターン幅の設計値（ＣＤ）が、
（Ａ＋Ｂ）／２＜ＣＤ≦（Ｂ＋Ｃ）／２の場合は、図１
４に示されるような補正ルールに従って補正が行われ
る。図１２のｘ座標上で隣接パターンまでの距離がａ〜
ｂ′で１グリッド補正領域、ｂ′〜ｃ′で２グリッド補
正領域、ｃ′を超えると３グリッド補正領域となってい
る。
（Ａ＋Ｂ）／２＜ＣＤ≦（Ｂ＋Ｃ）／２の場合は、図１
４に示されるような補正ルールに従って補正が行われ
る。図１２のｘ座標上で隣接パターンまでの距離がａ〜
ｂ′で１グリッド補正領域、ｂ′〜ｃ′で２グリッド補
正領域、ｃ′を超えると３グリッド補正領域となってい
る。
【００７６】更に、パターン幅の設計値（ＣＤ）が、Ｃ
Ｄ＞（Ｂ＋Ｃ）／２の場合は、図１５に示されるような
補正ルールに従って補正が行われる。図１２のｘ座標上
で隣接パターンまでの距離がａ〜ｂ″で１グリッド補正
領域、ｂ″を超えると２グリッド補正領域となってい
る。
Ｄ＞（Ｂ＋Ｃ）／２の場合は、図１５に示されるような
補正ルールに従って補正が行われる。図１２のｘ座標上
で隣接パターンまでの距離がａ〜ｂ″で１グリッド補正
領域、ｂ″を超えると２グリッド補正領域となってい
る。
【００７７】このようにして、パターン幅の異なる場合
でも、それに応じた補正ルールを作成することができる
ので、高精度なマスク補正が実施可能になる。
でも、それに応じた補正ルールを作成することができる
ので、高精度なマスク補正が実施可能になる。
【００７８】尚、ここでは３種類のパターン幅とした
が、もちろんこれに限られずに種々のパターン幅の場合
にも応用可能である。
が、もちろんこれに限られずに種々のパターン幅の場合
にも応用可能である。
【００７９】次に、この発明の第５の実施の形態につい
て説明する。
て説明する。
【００８０】上述した第１乃至第４の実施の形態は、測
定パターンと隣接パターンの距離は同じであるものとし
て説明したが、実際のレイアウト上に於いては、測定パ
ターンと隣接パターンとの距離が途中で変わる場合があ
る。
定パターンと隣接パターンの距離は同じであるものとし
て説明したが、実際のレイアウト上に於いては、測定パ
ターンと隣接パターンとの距離が途中で変わる場合があ
る。
【００８１】図１６は、こうしたレイアウトの一例を示
したもので、例えばトランジスタのゲート領域付近の配
置を表した図である。図１６に於いて、測定パターン１
０の隣接パターンとしては、距離Ｓ１だけ離れてアクテ
ィブエリア１１近傍に配置されたパターン１２と、距離
Ｓ２離れたパターン１３が存在している。ここで、隣接
パターン１２は、アクティブエリア１１の途中までしか
存在しておらず、隣接パターン１２の存在している部分
とそうでない部分とで、測定パターンに対する距離が異
なっている。
したもので、例えばトランジスタのゲート領域付近の配
置を表した図である。図１６に於いて、測定パターン１
０の隣接パターンとしては、距離Ｓ１だけ離れてアクテ
ィブエリア１１近傍に配置されたパターン１２と、距離
Ｓ２離れたパターン１３が存在している。ここで、隣接
パターン１２は、アクティブエリア１１の途中までしか
存在しておらず、隣接パターン１２の存在している部分
とそうでない部分とで、測定パターンに対する距離が異
なっている。
【００８２】このような場合、上述した第１乃至第３の
実施の形態と同様に、線幅Ａ（測定パターン１０）につ
いて補正ファクタが取得される。補正ファクタが取得さ
れたならば、該補正ファクタのパターン疎密依存性が取
得される。次に、片エッジ当たりの寸法変動量が、前記
補正ファクタで除され、マスク描画装置の（ウエハ上
の）最小グリッド幅で分割される。これにより、マスク
描画装置のグリッドにのる点のｘ座標が求められる。こ
うして求められたｘ座標に基いて、１グリッド分の補正
領域、２グリッド分の補正領域、…が決定され、図１７
に示されるような補正ルールが作成される。
実施の形態と同様に、線幅Ａ（測定パターン１０）につ
いて補正ファクタが取得される。補正ファクタが取得さ
れたならば、該補正ファクタのパターン疎密依存性が取
得される。次に、片エッジ当たりの寸法変動量が、前記
補正ファクタで除され、マスク描画装置の（ウエハ上
の）最小グリッド幅で分割される。これにより、マスク
描画装置のグリッドにのる点のｘ座標が求められる。こ
うして求められたｘ座標に基いて、１グリッド分の補正
領域、２グリッド分の補正領域、…が決定され、図１７
に示されるような補正ルールが作成される。
【００８３】例えば、距離Ｓ１、Ｓ２をそれぞれａ＜Ｓ
１≦ｂ、ｂ＜Ｓ２≦ｃとすると、図１７に示される補正
ルールに従って補正が行われる。つまり、ｘ座標上で隣
接パターンまでの距離がａ〜ｂで１グリッド補正領域、
ｂ〜ｃで２グリッド補正領域、ｃ〜ｄで３グリッド補正
領域、ｄ〜ｅで４グリッド補正領域、そしてｅを超える
と５グリッド補正領域となっている。
１≦ｂ、ｂ＜Ｓ２≦ｃとすると、図１７に示される補正
ルールに従って補正が行われる。つまり、ｘ座標上で隣
接パターンまでの距離がａ〜ｂで１グリッド補正領域、
ｂ〜ｃで２グリッド補正領域、ｃ〜ｄで３グリッド補正
領域、ｄ〜ｅで４グリッド補正領域、そしてｅを超える
と５グリッド補正領域となっている。
【００８４】これにより、測定パターン１０は隣接パタ
ーン１２の存在の有無により、延出するパターンの途中
で補正領域が１グリッドから２グリッドに切り替わるジ
ョクを有した構成となっている。
ーン１２の存在の有無により、延出するパターンの途中
で補正領域が１グリッドから２グリッドに切り替わるジ
ョクを有した構成となっている。
【００８５】このように、途中で測定パターンと隣接パ
ターンとの距離が変わっていても、正確な補正ルールを
提供して高精度なマスク補正が実施可能になる。
ターンとの距離が変わっていても、正確な補正ルールを
提供して高精度なマスク補正が実施可能になる。
【００８６】次に、この発明の第６の実施の形態につい
て説明する。
て説明する。
【００８７】この第６の実施の形態は、上述した第４の
実施の形態と第５の実施の形態の併用である。
実施の形態と第５の実施の形態の併用である。
【００８８】パターン幅が異なり、更に途中で測定パタ
ーンと隣接パターンとの距離が変わる場合でも、それに
応じた補正ルールを作成し、ジョグを有することで高精
度なマスク補正が実現可能になる。
ーンと隣接パターンとの距離が変わる場合でも、それに
応じた補正ルールを作成し、ジョグを有することで高精
度なマスク補正が実現可能になる。
【００８９】
【発明の効果】以上のようにこの発明によれば、複数の
異なる工場間、生産ライン間、製造装置間によらず同一
補正マスクを使用して同一デバイスを作成可能なマスク
パターン補正方法及び該補正方法に用いられる露光マス
クを提供することができる。したがって、このようなマ
スクパターン補正方法で作成された補正マスクを用いて
半導体集積回路を製造した場合、デバイス内でのプロセ
ス起因の近接効果による所望寸法からの寸法ズレ量や寸
法バラツキを大幅に低減させることが可能である。
異なる工場間、生産ライン間、製造装置間によらず同一
補正マスクを使用して同一デバイスを作成可能なマスク
パターン補正方法及び該補正方法に用いられる露光マス
クを提供することができる。したがって、このようなマ
スクパターン補正方法で作成された補正マスクを用いて
半導体集積回路を製造した場合、デバイス内でのプロセ
ス起因の近接効果による所望寸法からの寸法ズレ量や寸
法バラツキを大幅に低減させることが可能である。
【図１】この発明の第１の実施の形態であるマスクパタ
ーン補正方法を説明するフローチャートである。
ーン補正方法を説明するフローチャートである。
【図２】この発明の第１の実施の形態であるマスクパタ
ーン補正方法を説明するためのもので、補正ファクタ導
出の過程を表した図である。
ーン補正方法を説明するためのもので、補正ファクタ導
出の過程を表した図である。
【図３】この発明の第１の実施の形態であるマスクパタ
ーン補正方法を説明するためのもので、ＡＣＬＶの電気
的特性を示した図である。
ーン補正方法を説明するためのもので、ＡＣＬＶの電気
的特性を示した図である。
【図４】第１の実施の形態に於けるマスク補正ルールを
表した図である。
表した図である。
【図５】通常マスク、従来の補正方式（Ｌ．Ｗ．Ｌｉｅ
ｂｍａｎら提案によるＢｕｃｋｅｔｓ方式）、第１の実
施の形態の補正方式による補正後のロジックデバイスの
ゲート層に於ける実パターン測長値を示した図である。
ｂｍａｎら提案によるＢｕｃｋｅｔｓ方式）、第１の実
施の形態の補正方式による補正後のロジックデバイスの
ゲート層に於ける実パターン測長値を示した図である。
【図６】この発明の第２の実施の形態であるマスクパタ
ーン補正方法を説明するフローチャートである。
ーン補正方法を説明するフローチャートである。
【図７】この発明の第２の実施の形態であるマスクパタ
ーン補正方法を説明するためのもので、ＡＣＬＶの電気
的特性を示した図である。
ーン補正方法を説明するためのもので、ＡＣＬＶの電気
的特性を示した図である。
【図８】第２の実施の形態に於けるマスク補正ルールを
表した図である。
表した図である。
【図９】この発明の第３の実施の形態によるマスクパタ
ーン補正方法を説明するフローチャートである。
ーン補正方法を説明するフローチャートである。
【図１０】半導体デバイスの製造ラインの一例を概略的
に示した図である。
に示した図である。
【図１１】この発明第３の実施の形態であるマスクパタ
ーン補正方法によるマスクパターン補正方法を説明する
ためのＡＣＬＶの電気特性図である。
ーン補正方法によるマスクパターン補正方法を説明する
ためのＡＣＬＶの電気特性図である。
【図１２】この発明の第４の実施の形態であるマスクパ
ターン補正方法を説明するためのもので、ＡＣＬＶの電
気的特性を示した図である。
ターン補正方法を説明するためのもので、ＡＣＬＶの電
気的特性を示した図である。
【図１３】第４の実施の形態に於けるマスク補正ルール
を表した図である。
を表した図である。
【図１４】第４の実施の形態に於けるマスク補正ルール
を表した図である。
を表した図である。
【図１５】第４の実施の形態に於けるマスク補正ルール
を表した図である。
を表した図である。
【図１６】この発明の第５の実施の形態である仕上がり
寸法測長ＴＥＧの一例を示した図である。
寸法測長ＴＥＧの一例を示した図である。
【図１７】第５の実施の形態に於けるマスク補正ルール
を表した図である。
を表した図である。
【図１８】ＡＣＬＶと称される仕上がり寸法測長ＴＥＧ
の一例を示した図である。
の一例を示した図である。
【図１９】従来のＬ．Ｗ．ＬｉｅｂｍａｎらのＢｕｃｋ
ｅｔｓ方式による補正方式によるＡＣＬＶの電気特性図
である。
ｅｔｓ方式による補正方式によるＡＣＬＶの電気特性図
である。
【図２０】従来のＬ．Ｗ．ＬｉｅｂｍａｎらのＢｕｃｋ
ｅｔｓ方式による補正方式のマスク補正ルールを表した
図である。
ｅｔｓ方式による補正方式のマスク補正ルールを表した
図である。
【図２１】各プロセスと補正ファクタとの関係を説明す
るための図である。
るための図である。
【図２２】リソグラフィ工程での寸法りニアリティを説
明するための図である。
明するための図である。
Claims (15)
- 【請求項１】 半導体ウエハ上のパターン寸法とパター
ン設計寸法との相関係数を求める第１のプロセスと、 この第１のプロセスにより求められた相関係数に基い
て、マスクパターンの捕正を行う第２のプロセスとを具
備することを特徴とするマスクパターン補正方法。 - 【請求項２】 半導体ウエハ上の第１のパターン寸法と
パターン設計寸法との相関係数を求める第１のプロセス
と、 上記半導体ウエハ上の第１のパターン寸法のパターン疎
密依存性を求める第２のプロセスと、 上記パターン疎密依存性を上記相関係数で除して第２の
パ夕ーン寸法とパターン疎密依存性を得る第３のプロセ
スと、 上記第２のパターン寸法とパターン疎密依存性を所望の
パターン寸法を基準としてマスクを作成する描画装置の
描画グリッド幅で分割して上記マスク描画グリッド上に
現れる上記第２のパターン寸法とパターン疎密依存性上
の点を抽出し、パターン近接度と基準からのパターン寸
法差を求める第４のプロセスと、 上記パターン近接度に応じて、上記基準からのパターン
寸法差に最も近い上記描画グリッド幅の整数倍の補正を
行う第５のプロセスとを具備することを特徴とするマス
クパターン補正方法。 - 【請求項３】 上記第３のプロセスは、上記パターン疎
密依存性をそれぞれのパターン疎密に対応した上記相関
係数で除して上記第２のパターン寸法とパターン疎密依
存性を得ることを特徴とする請求項２に記載のマスクパ
ターン補正方法。 - 【請求項４】 上記第５のプロセスは、上記第２のパタ
ーン寸法とパターン疎密依存性を所望の値を基準とし、
この基準に基いて補正を行うことを特徴とする請求項３
に記載のマスクパターン補正方法。 - 【請求項５】 上記第５のプロセスは、上記第２のパタ
ーン寸法とパターン疎密依存性を所望のパターン寸法に
上記マスク描画グリッド幅の１／２を加算した値を基準
とし、この基準に基いて補正を行うことを特徴とする請
求項３に記載のマスクパターン補正方法。 - 【請求項６】 上記相関係数及びパターン疎密依存性
は、電気的測定若しくは走査型電子顕微鏡を使用して得
られることを特徴とする請求項４及び５に記載のマスク
パターン補正方法。 - 【請求項７】 上記相関係数は、パターンピッチがー定
の下で得られることを特徴とする請求項２乃至５の何れ
か１に記載のマスクパターン補正方法。 - 【請求項８】 上記相関係数は、それぞれのパターン疎
密により得られることを特徴とする請求項２乃至５の何
れか１に記載のマスクパターン補正方法。 - 【請求項９】 上記第５のプロセスは、前記パターンの
幅に応じて複数の異なるパターン幅について複数の補正
テーブルを作成し、上記異なるパターン幅に対応して該
複数の補正テーブルに従って補正を行うことを特徴とす
る請求項４及び５に記載のマスクパターン補正方法。 - 【請求項１０】 上記第５のプロセスは、１つのパター
ンに対して隣接パターンまでの距離を２つ以上有する場
合に、ジョグを有することで１つのパターンに補正テー
ブルに従い２つ以上の補正値を用いることを特徴とする
請求項４及び５に記載のマスクパターン補正方法。 - 【請求項１１】 上記第５のプロセスは、上記パターン
の幅に応じて複数の異なるパターン幅について、複数の
補正テーブルを作成すると共に、１つのパターンに対し
て隣接パターンまでの距離を２つ以上有する場合にジョ
グを有して１つのパターンに補正テーブルに従い２つ以
上の補正値を用いることを特徴とする請求項４及び５に
記載のマスクパターン補正方法。 - 【請求項１２】 半導体ウエハ上の第１のパターン寸法
とパターン設計寸法との相関係数を求める第１のプロセ
スと、 上記半導体ウエハ上の第１のパターン寸法のパターン疎
密依存性を求める第２のプロセスと、 上記パターン疎密依存性を上記相関係数で除して第２の
パ夕ーン寸法とパターン疎密依存性を得る第３のプロセ
スと、 上記第２のパターン寸法とパターン疎密依存性を所望の
寸法通りとなるパターン寸法を基準としてマスクを作成
する描画装置の描画グリッド幅で分割して上記マスク描
画グリッド上に現れる上記第２のパターン寸法とパター
ン疎密依存性上の点を抽出し、パターン近接度と基準か
らのパターン寸法差を求める第４のプロセスと、 上記パターン近接度に応じて、上記基準からのパターン
寸法差に最も近い上記描画グリッド幅の整数倍の補正を
行う第５のプロセスとを具備し、 複数の異なる工場間、製造ライン間、製造装置間に於け
るパターン疎密の最大寸法差を２×マスク描画装置の最
小描画グリッド幅×上記補正係数以内に収まる場合は、
それぞれの工場間、製造ライン間、製造装置間で使用す
るマスクは同じ補正を行うことを特徴とするマスクパタ
ーン補正方法。 - 【請求項１３】 上記複数の工場間、製造ライン間及び
または製造装置間に於けるパターン疎密の最大寸法差を
２×マスク描画装置の最小描画グリッド幅×上記補正係
数より大きい場合は、それぞれの工場間、製造ライン
間、製造装置間で使用するマスクは同じ異なる線幅の補
正テーブルで補正を行うことを特徴とする請求項１２に
記載のマスクパターン補正方法。 - 【請求項１４】 上記パターン疎密依存性は、上記工場
間、製造ライン間、製造装置間で得られた異なるパター
ン疎密依存性の平均値を用いることを特徴とする請求項
１２に記載のマスクパターン補正方法。 - 【請求項１５】 請求項１乃至請求項１４の何れかのマ
スクパターン補正方法に用いられることを特徴とする露
光マスク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23684998A JP3284102B2 (ja) | 1997-08-22 | 1998-08-24 | マスクパターン補正方法及び該補正方法に用いられる露光マスク並びに半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-226679 | 1997-08-22 | ||
| JP22667997 | 1997-08-22 | ||
| JP23684998A JP3284102B2 (ja) | 1997-08-22 | 1998-08-24 | マスクパターン補正方法及び該補正方法に用いられる露光マスク並びに半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11133586A true JPH11133586A (ja) | 1999-05-21 |
| JP3284102B2 JP3284102B2 (ja) | 2002-05-20 |
Family
ID=26527298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23684998A Expired - Fee Related JP3284102B2 (ja) | 1997-08-22 | 1998-08-24 | マスクパターン補正方法及び該補正方法に用いられる露光マスク並びに半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3284102B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002122977A (ja) * | 2000-10-17 | 2002-04-26 | Sony Corp | フォトマスクの作成法、フォトマスク、並びに露光方法 |
| KR100488123B1 (ko) * | 1999-12-10 | 2005-05-09 | 미쓰비시덴키 가부시키가이샤 | 모니터 마크를 포함하는 사진 제판용 마스크 및 그 제조방법 |
| KR100506106B1 (ko) * | 2001-09-29 | 2005-08-05 | 가부시끼가이샤 도시바 | 마스크 패턴 작성 방법 및 반도체 장치의 제조 방법 |
| JP2007150299A (ja) * | 2005-11-29 | 2007-06-14 | Internatl Business Mach Corp <Ibm> | プロセス画像誘起欠陥を検出する方法 |
| JP2008249872A (ja) * | 2007-03-29 | 2008-10-16 | Fujitsu Microelectronics Ltd | マスクパターン補正方法および半導体装置の製造方法 |
| US7475383B2 (en) | 2005-10-28 | 2009-01-06 | Samsung Electronics Co. Ltd. | Method of fabricating photo mask |
| KR100940270B1 (ko) | 2008-03-11 | 2010-02-05 | 주식회사 하이닉스반도체 | 극자외선 리소그라피용 마스크 및 그 형성 방법. |
| US8789002B2 (en) | 2007-12-26 | 2014-07-22 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device on the basis of changed design layout data |
-
1998
- 1998-08-24 JP JP23684998A patent/JP3284102B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488123B1 (ko) * | 1999-12-10 | 2005-05-09 | 미쓰비시덴키 가부시키가이샤 | 모니터 마크를 포함하는 사진 제판용 마스크 및 그 제조방법 |
| JP2002122977A (ja) * | 2000-10-17 | 2002-04-26 | Sony Corp | フォトマスクの作成法、フォトマスク、並びに露光方法 |
| KR100506106B1 (ko) * | 2001-09-29 | 2005-08-05 | 가부시끼가이샤 도시바 | 마스크 패턴 작성 방법 및 반도체 장치의 제조 방법 |
| US7475383B2 (en) | 2005-10-28 | 2009-01-06 | Samsung Electronics Co. Ltd. | Method of fabricating photo mask |
| JP2007150299A (ja) * | 2005-11-29 | 2007-06-14 | Internatl Business Mach Corp <Ibm> | プロセス画像誘起欠陥を検出する方法 |
| JP2008249872A (ja) * | 2007-03-29 | 2008-10-16 | Fujitsu Microelectronics Ltd | マスクパターン補正方法および半導体装置の製造方法 |
| US8789002B2 (en) | 2007-12-26 | 2014-07-22 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device on the basis of changed design layout data |
| KR100940270B1 (ko) | 2008-03-11 | 2010-02-05 | 주식회사 하이닉스반도체 | 극자외선 리소그라피용 마스크 및 그 형성 방법. |
| US8163445B2 (en) | 2008-03-11 | 2012-04-24 | Hynix Semiconductor Inc. | Extreme ultraviolet mask and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3284102B2 (ja) | 2002-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7318214B1 (en) | System and method for reducing patterning variability in integrated circuit manufacturing through mask layout corrections | |
| US6194104B1 (en) | Optical proximity correction (OPC) method for improving lithography process window | |
| US7506301B2 (en) | Method for correcting a mask pattern, system for correcting a mask pattern, program, method for manufacturing a photomask and method for manufacturing a semiconductor device | |
| US6586341B2 (en) | Method of manufacturing semiconductor device | |
| US7908572B2 (en) | Creating and applying variable bias rules in rule-based optical proximity correction for reduced complexity | |
| US6964832B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6601231B2 (en) | Space classification for resolution enhancement techniques | |
| TWI236574B (en) | Forming method of exposure mask pattern, exposure mask pattern and manufacturing method of semiconductor device | |
| KR100661952B1 (ko) | 마스크 데이터 생성 시스템, 방법 및 프로그램, 노광마스크, 및 반도체 장치 제조 방법 | |
| CN104698773B (zh) | 光刻对准标记结构及其制造方法 | |
| US6136478A (en) | Mask pattern correction method and exposure mask to be used for such a method | |
| US9864831B2 (en) | Metrology pattern layout and method of use thereof | |
| TWI747983B (zh) | 光罩建模方法 | |
| JP4160203B2 (ja) | マスクパターン補正方法及びマスクパターン補正プログラムを記録した記録媒体 | |
| US8875067B2 (en) | Reusable cut mask for multiple layers | |
| JP3284102B2 (ja) | マスクパターン補正方法及び該補正方法に用いられる露光マスク並びに半導体装置の製造方法 | |
| CN110568726B (zh) | 一种曝光聚焦补偿方法 | |
| JP3286225B2 (ja) | パターン設計方法 | |
| JP2004163472A (ja) | フォトマスクの設計方法、フォトマスク、及び半導体装置 | |
| CN114594655A (zh) | 光学临近效应修正方法及系统和掩膜版 | |
| KR100688893B1 (ko) | 반도체 소자의 마스크 패턴 형성 방법 | |
| CN109656093B (zh) | 设计光掩模的布局的方法以及制造光掩模的方法 | |
| JP4153678B2 (ja) | マスクデータ生成方法、露光マスク作成方法およびパターン形成方法 | |
| KR100816194B1 (ko) | 오피씨 모델 형성을 위한 반도체 장치 및 포토 마스크 | |
| JP2001092107A (ja) | マスクパターン補正方法とそれを用いた露光用マスク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080301 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110301 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120301 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130301 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130301 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140301 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |