JP2005049403A - 露光用マスク、光近接効果補正装置、光近接効果補正方法、半導体装置の製造方法および光近接効果補正プログラム - Google Patents

露光用マスク、光近接効果補正装置、光近接効果補正方法、半導体装置の製造方法および光近接効果補正プログラム Download PDF

Info

Publication number
JP2005049403A
JP2005049403A JP2003203105A JP2003203105A JP2005049403A JP 2005049403 A JP2005049403 A JP 2005049403A JP 2003203105 A JP2003203105 A JP 2003203105A JP 2003203105 A JP2003203105 A JP 2003203105A JP 2005049403 A JP2005049403 A JP 2005049403A
Authority
JP
Japan
Prior art keywords
optical proximity
proximity effect
region
correction
effect correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003203105A
Other languages
English (en)
Inventor
Hisashi Akiyama
久志 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003203105A priority Critical patent/JP2005049403A/ja
Publication of JP2005049403A publication Critical patent/JP2005049403A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】光近接効果補正精度の劣化を抑制しつつ、光近接効果補正の効率化を図る。
【解決手段】設計パターンデータで特定されるマスクパターンを限定領域A〜Cに分割し、参照データベースRBに登録されている補正結果を流用することにより、限定領域AについてのOPC付加パターンを生成し、限定領域BについてルールベースOPCを適用することにより、限定領域BについてのOPC付加パターンを生成し、これら限定領域A、BについてのOPC付加パターンおよび限定領域Cの元のマスクパターンを合成する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は露光用マスク、光近接効果補正(OPC:Optical Proximity Correction)装置、光近接効果補正方法、半導体装置の製造方法および光近接効果補正プログラムに関し、特に、光近接効果補正を行う領域の抽出方法に適用して好適なものである。
【0002】
【従来の技術】
光近接効果補正方法では、シミュレーションベースOPCと、ルールベースOPCの2通りの方法が一般的に用いられている。
ここで、シミュレーションベースOPCでは、マスクパターンの各辺を細分化して、光強度シミュレーションを行う。そして、マスクパターンの変形や寸法変動させた後の形状と、元のマスクパターンの形状との差分を抽出し、その抽出結果からマスクパターンの各辺のバイアス量が決定される。
【0003】
このため、シミュレーションベースOPCでは、マスクパターンの各辺の細分化を細かくすることで、光近接効果補正の精度を容易に向上させることができるが、精度を追求すると、処理時間およびデータ量が膨大になるという問題がある。
一方、ルールベースOPCでは、マスクパターンの大きさや形状、隣接するマスクパターンとの近接状況などのマスクパターンの属性から、マスクパターンの各エッジに対するバイアス量が決定される。
【0004】
このため、ルールベースOPCでは、光強度シミュレーションを行うことなく、光近接効果補正を行うことができ、処理時間およびデータ量を少なくすることができるが、多様化するマスクパターンに対して光近接効果補正を精度よく行うためには、バイアス量を決定するマスクパターンの大きさや形状、周辺パターンとの位置関係などを詳細に設定する必要があり、アルゴリズムが複雑化するという問題がある。
【0005】
また、例えば、特許文献1には、製品のマスク払い出しまでのTATを大幅に短縮するために、製品論理ごとにパターンが変化しないセルパターンに対して配置配線前にOPC処理を予め行い、このOPC処理済みセルパターンをデータベースに登録するとともに、これとは別に、製品論理の配線情報に従って生成された配線パターンに対してOPC処理を行い、このOPC処理済み配線パターンと、前記データベースに登録されたOPC処理済みセルパターンを配置した配置パターンとを合成してOPC処理済みチップパターンを生成する方法が開示されている。
【0006】
【特許文献1】
特開2002−55431号公報
【0007】
【発明が解決しようとする課題】
しかしながら、従来の光近接効果補正方法では、製品論理の配線情報に従って生成された配線パターン全体が光近接効果補正の対象となり、光近接効果補正を必ずしも行う必要のない領域も光近接効果補正の対象となるため、光近接効果補正処理に無駄な時間が費やされることが多かった。
【0008】
そこで、本発明の目的は、光近接効果補正精度の劣化を抑制しつつ、光近接効果補正の効率化を図ることが可能な露光用マスク、光近接効果補正装置、光近接効果補正方法、半導体装置の製造方法および光近接効果補正プログラムを提供することである。
【0009】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る露光用マスクによれば、マスクパターンの形成領域のうち一部の領域に限定して光近接効果補正が施されていることを特徴とする。
これにより、光近接効果補正を必ずしも行う必要のない領域を除外しつつ、光近接効果補正を行うことが可能となり、光近接効果補正の精度の劣化を抑制しつつ、多様化するマスクパターンの光近接効果補正の効率化を図ることが可能となる。
【0010】
また、本発明の一態様に係る露光用マスクによれば、マスクパターンのライン&スペースが所定範囲の領域に限定して光近接効果補正が施されていることを特徴とする。
これにより、アルゴリズムの複雑化を防止しつつ、光近接効果補正を必ずしも行う必要のない領域を除外することが可能となり、処理時間の短縮を可能としつつ、光近接効果補正された露光用マスクを作成することができる。
【0011】
また、本発明の一態様に係る露光用マスクによれば、リソグラフィールールチェックに基づいて抽出されたルールに基づいて光近接効果補正が施されていることを特徴とする。
これにより、市販されているリソグラフィーシミュレータを用いることで、光近接効果補正の必要な領域を抽出することが可能となる。このため、光近接効果補正を必ずしも行う必要のない領域を容易に判別することが可能となり、処理時間の短縮を可能としつつ、光近接効果補正された露光用マスクを作成することができる。
【0012】
また、本発明の一態様に係る露光用マスクによれば、プロセスモデルに基づいて抽出されたルールに基づいて光近接効果補正が施されていることを特徴とする。
これにより、様々のライン&スペースについてのライン幅の補正量を自動的に算出することが可能となる。このため、ライン&スペースについての補正量をルール化することが可能となり、処理時間の短縮を可能としつつ、光近接効果補正された露光用マスクを作成することができる。
【0013】
また、本発明の一態様に係る光近接効果補正装置によれば、光近接効果補正が行われたマスクパターンを登録する参照データベースと、マスクパターン生成領域から光近接効果補正を行わない領域を抽出する第1領域抽出手段と、前記マスクパターン生成領域から前記参照データベースに登録された領域を抽出する第2領域抽出手段と、前記参照データベースの参照結果に基づいて、前記第2領域抽出手段により抽出された領域についての光近接効果補正を行う第1光近接効果補正手段と、前記第1領域抽出手段および前記第2領域抽出手段のいずれによっても抽出されない領域についての光近接効果補正を行う第2光近接効果補正手段と、前記第1領域抽出手段により抽出された領域と、前記第1光近接効果補正手段により光近接効果補正が行われた領域と、前記第2光近接効果補正手段により光近接効果補正が行われた領域とを合成する合成手段とを備えることを特徴とする。
【0014】
これにより、光近接効果補正を必ずしも行う必要のない領域を除外して光近接効果補正を行うことが可能となるとともに、参照データベースを活用することで汎用性の低下を補完することが可能となり、マスクパターンの多様化に対応しつつ、マスクパターンの光近接効果補正の効率化を図ることが可能となる。
また、本発明の一態様に係る光近接効果補正装置によれば、リソグラフィールールチェックに基づいて、リソグラフィー時のライン幅またはパターン間の間隔が規定範囲内に収まらない領域を抽出する領域抽出手段と、前記領域抽出手段による領域抽出結果に基づいて、光近接効果補正を行うためのルールを設定するルール設定手段とを備えることを特徴とする。
【0015】
これにより、市販されているリソグラフィーシミュレータを用いることで、光近接効果補正の必要な領域を抽出することを可能として、光近接効果補正を行うためのルールを規定することが可能となる。このため、光近接効果補正の精度の劣化を抑制しつつ、光近接効果補正を行うためのルールを簡略化することが可能となり、処理時間の短縮を可能としつつ、光近接効果補正を精度よく行うことができる。
【0016】
また、本発明の一態様に係る光近接効果補正装置によれば、プロセスモデルに基づいてレジストのライン幅の補正量を算出する補正量算出手段と、前記補正量算出手段により算出された補正量に基づいて、所定範囲のライン&スペースごとに補正量をルール化するルール化手段とを備えることを特徴とする。
これにより、様々のライン&スペースについてのライン幅の補正量を自動的に算出することが可能となる。このため、ライン&スペースについての補正量を容易にルール化することが可能となり、アルゴリズムの複雑化を防止しつつ、光近接効果補正の処理時間の短縮することができる。
【0017】
また、本発明の一態様に係る光近接効果補正装置によれば、リソグラフィールールチェックに基づいて、リソグラフィー時のライン幅またはパターン間の間隔が規定範囲内に収まらない領域を抽出する領域抽出手段と、前記領域抽出手段により抽出された領域以外については補正を行わないようにすることにより、前記ルール化手段によりルール化されたルールを簡略化する簡略化手段をさらに備えることを特徴とする。
【0018】
これにより、市販されているリソグラフィーシミュレータを用いることで、様々のライン&スペースから光近接効果補正が必ずしも必要のないライン&スペースを除外することが可能となる。このため、光近接効果補正の精度の劣化を抑制しつつ、プロセスモデルに基づいてルール化されたルールを簡略化することが可能となり、処理時間の短縮を可能としつつ、光近接効果補正を精度よく行うことができる。
【0019】
また、本発明の一態様に係る光近接効果補正方法によれば、マスクパターン生成領域から光近接効果補正を行わない第1領域を抽出するステップと、以前に光近接効果補正されたパターンと同一のパターンを有する第2領域を前記マスクパターン生成領域から抽出するステップと、以前に光近接効果補正されたパターンの補正結果に基づいて、前記第2領域についての光近接効果補正を行うステップと、前記第1および第2領域以外の第3領域についての光近接効果補正を行うステップと、光近接効果補正前の第1領域ならびに光近接効果補正後の第2および第3領域を合成するステップとを備えることを特徴とする。
【0020】
これにより、光近接効果補正を必ずしも行う必要のない領域を除外して光近接効果補正を行うことが可能となるとともに、以前に光近接効果補正されたパターンと同一のパターンを有する領域については、以前に光近接効果補正されたパターンの補正結果を流用することが可能となる。このため、新たに光近接効果補正することが必要な領域を限定することが可能となり、光近接効果補正の精度の劣化を抑制しつつ、マスクパターンの光近接効果補正の効率化を図ることが可能となる。
【0021】
また、本発明の一態様に係る光近接効果補正方法によれば、前記第3領域についての光近接効果補正を行うステップは、前記第3領域について寸法制御不要な領域を除外するステップと、プロセスモデルに基づいて所定範囲のライン&スペースごとに補正量のルールを設定するステップと、リソグラフィールールチェックに基づいて前記ルールを簡略化するステップと、前記簡略化されたルールに基づいて、前記第3領域についての光近接効果補正を行うステップとを備えることを特徴とする。
【0022】
これにより、簡略化されたルールに基づいて、光近接効果補正を必ずしも行う必要のない領域を除外しながら、光近接効果補正を行うことが可能となり、光近接効果補正の精度の劣化を抑制しつつ、光近接効果補正の処理時間を短縮することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体ウェハ上にフォトレジストを塗布する工程と、マスクパターンの形成領域のうち一部の領域に限定して光近接効果補正が施された露光用マスクを介して前記フォトレジストを露光する工程と、前記露光されたフォトレジストを現像する工程と、前記現像されたフォトレジストをマスクとして前記半導体ウェハのイオン注入処理またはエッチング処理を行う工程とを備えることを特徴とする。
【0023】
これにより、光近接効果補正を必ずしも行う必要のない領域を除外して光近接効果補正が行われた露光マスクを用いて、フォトリソグラフィーを行うことが可能となり、露光用マスクの作成時間の短縮化を図りつつ、露光マスクで規定されたパターンに忠実にイオン注入処理またはエッチング処理を行うことが可能となる。
【0024】
また、本発明の一態様に係る光近接効果補正プログラムによれば、リソグラフィールールチェックに基づいて、リソグラフィー時のライン幅またはパターン間の間隔が規定範囲内に収まらない領域を抽出するステップと、前記領域抽出結果に基づいて、光近接効果補正を行うためのルールを設定するステップとをコンピュータに実行させることを特徴とする。
【0025】
これにより、光近接効果補正プログラムをコンピュータに実行させることで、必要な領域に限定して光近接効果補正を行うためのルールを規定することが可能となり、光近接効果補正の精度の劣化を抑制しつつ、光近接効果補正の効率化を図ることができる。
また、本発明の一態様に係る光近接効果補正プログラムによれば、プロセスモデルに基づいてレジストのライン幅の補正量を算出するステップと、前記算出された補正量に基づいて、所定範囲のライン&スペースごとに補正量をルール化するステップとをコンピュータに実行させることを特徴とする。
【0026】
これにより、光近接効果補正プログラムをコンピュータに実行させることで、ライン&スペースについての補正量を容易にルール化することが可能となり、アルゴリズムの複雑化を防止しつつ、光近接効果補正の処理時間の短縮することができる。
【0027】
【発明の実施の形態】
以下、本発明の実施形態に係る光近接効果補正方法について図面を参照しながら説明する。
図1は、本発明の第1実施形態に係る光近接効果補正方法を示すブロック図である。
【0028】
図1において、参照データベースRBには、以前に光近接効果補正されたパターンおよびそのパターンの補正結果が登録されている。そして、マスクパターンを生成するための設計パターンデータが入力されると(K1)、参照データベースRBを参照することにより、設計パターンデータで特定されるマスクパターンを限定領域A〜Cに分割する(K2〜K4)。なお、設計パターンデータで特定されるマスクパターンを限定領域A〜Cに分割する場合、例えば、DRC(デザインルールチェック)機能を用いることができる。
【0029】
ここで、限定領域Aは、参照データベースRBに登録されているマスクパターンを含む領域を示す。なお、限定領域Aのマスクパターンとしては、例えば、メモリセルやゲートアレーなどのレイアウトパターンを挙げることができる。限定領域Cは、光近接効果補正を行わない領域を示す。なお、限定領域Cのマスクパターンとしては、例えば、電源ラインや配線などの寸法精度の緩いパターンを挙げることができる。限定領域Bは、限定領域A、Cを除いた領域を示す。
【0030】
そして、設計パターンデータで特定されるマスクパターンから限定領域Aが抽出されると、参照データベースRBに登録されている補正結果を流用することにより、限定領域AについてのOPC付加パターンを生成する(K5)。
また、設計パターンデータで特定されるマスクパターンから限定領域Bが抽出されると、限定領域BについてルールベースOPCを適用することにより、限定領域BについてのOPC付加パターンを生成する(K6)。
【0031】
なお、限定領域BについてのOPC付加パターンを生成する場合、限定領域Bについてのマスクパターンを処理対象パーツに分割することができ、処理対象パーツとしては、例えば、ラインエンド領域、コーナー領域およびライン&スペース領域を挙げることができる。
なお、ラインエンド領域はマスクパターンの端部に相当し、コーナー領域はマスクパターンのコーナー部(インコーナおよびアウトコーナーを含む。)に相当し、ライン&スペース領域はラインエンド領域およびコーナー領域を除いた残りの領域に相当する。また、ライン&スペース領域には、アイソレーションライン(単独の線状パターン)を含ませることができる。
【0032】
そして、マスクパターンのライン&スペース領域、ラインエンド領域、アウトコーナー領域およびインコーナ領域に対し、バイアス、ハンマーヘッド、ポジセリフおよびネガセリフをそれぞれ付加することにより、限定領域BについてのOPC付加パターンを生成することができる。
そして、限定領域BについてのOPC付加パターンが生成されると、限定領域Bの元のマスクパターンおよびOPC付加パターンを参照データベースRBに登録することができる。
【0033】
また、限定領域A、BについてのOPC付加パターンがそれぞれ生成されると、これら限定領域A、BについてのOPC付加パターンおよび限定領域Cの元のマスクパターンを合成することにより、合成パターンを生成する(K7)。
これにより、光近接効果補正を必ずしも行う必要のない限定領域Cを除外して光近接効果補正を行うことが可能となるとともに、以前に光近接効果補正されたパターンと同一のパターンを有する限定領域Aについては、以前に光近接効果補正されたパターンの補正結果を流用することが可能となり、光近接効果補正の精度の劣化を抑制しつつ、マスクパターンの光近接効果補正の効率化を図ることが可能となる。
【0034】
図2は、図1の限定領域A〜Cの抽出方法の具体例を示す平面図である。
図2において、露光マスク1には、例えば、CPUレイアウトパターン領域2、ドライバレイアウトパターン領域3、デコーダレイアウトパターン領域4、I/Oレイアウトパターン領域5、メモリレイアウトパターン領域6およびロジックレイアウトパターン領域7が配置されるものとする。
【0035】
この場合、デコーダレイアウトパターン領域4およびI/Oレイアウトパターン領域5はデザインルールが緩いとすると、デコーダレイアウトパターン領域4およびI/Oレイアウトパターン領域5は限定領域Cと判定することができる。また、ドライバレイアウトパターン領域3およびメモリレイアウトパターン領域6は使用済みであるとすると、ドライバレイアウトパターン領域3およびメモリレイアウトパターン領域6は限定領域Aと判定することができる。また、CPUレイアウトパターン領域2およびロジックレイアウトパターン領域7はデザインルールが厳しく、かつ未使用であるとすると、CPUレイアウトパターン領域2およびロジックレイアウトパターン領域7は限定領域Bと判定することができる。
【0036】
この結果、デコーダレイアウトパターン領域4およびI/Oレイアウトパターン領域5については、光近接効果補正を行う必要がなくなるとともに、ドライバレイアウトパターン領域3およびメモリレイアウトパターン領域6については、以前の補正結果を流用することが可能となる
このため、CPUレイアウトパターン領域2およびロジックレイアウトパターン領域7についてのみルールベースによる光近接効果補正を行うことが可能となり、光近接効果補正の精度の劣化を抑制しつつ、光近接効果補正にかかる処理時間を短縮することが可能となる。
【0037】
ここで、ルールベースOPCを適用することにより、限定領域BについてのOPC付加パターンを生成する場合、プロセスモデルおよびリソグラフィールールチェック(LRC)に基づいて、OPC付加パターンを生成するためのルールを簡素化することができる。
図3は、本発明の第2実施形態に係る光近接効果補正時のルールの簡素化方法を示すフローチャートである。
【0038】
図3において、プロセスモデルに基づいて光近接効果補正を行うためのルールを抽出する(ステップS1)。ここで、プロセスモデルでは、1次元(または2次元)の寸法データが与えられると、光強度・レジストモデルに基づいてライン幅の補正量を自動的に算出することができる。なお、光強度・レジストモデルのパラメータとしては、例えば、露光器のNA、露光器のσ、レジストの拡散定数、焦点深度、カーネル(光強度分布)の積算などを設定することができる。
【0039】
ここで、光強度・レジストモデルに基づいて連続的なライン幅の補正量が算出されると、ライン&スペースを所定範囲ごとに区分し、区分されたライン&スペースごとに補正量を設定することができる。
次に、寸法制御必要な項目を列挙し、OPC付加する領域を抜粋する(ステップS2)。ここで、寸法制御必要な項目としては、例えば、アクティブ領域のゲート幅やゲート長などを挙げることができ、寸法制御不要な項目としては、例えば、コンタクト領域などを挙げることができる。
【0040】
次に、光近接効果補正前のマスクパターンをリソグラフィールールチェックにかけることにより、光近接効果補正の必要な領域を抽出し、光近接効果補正を行うためのルールを簡略化する(ステップS3)。すなわち、光近接効果補正前のマスクパターンに対してリソグラフィールールチェックを行うことにより、リソグラフィー時にレジストパターンが抜けなくなる部分や、レジストパターンが規定値以下に細ったり、レジストパターンが規定値を越えて太ったりする部分を抽出することができる。そして、光近接効果補正の必要な領域が抽出されると、これ以外の領域については光近接効果補正が行われないようにすることにより、光近接効果補正を行うためのルールを簡略化することができる。
【0041】
図4は、本発明の第3実施形態に係る光近接効果補正時のルールの簡素化方法の具体例を示す図である。
図4において、大きさや形状、周辺パターンとの位置関係などの異なる様々のマスクパターンP1、P2、・・・について、プロセスモデルに基づくシミュレーションを行うことにより連続的なライン幅の補正量を算出する。そして、連続的なライン幅の補正量が算出されると、マスクパターンP1、P2、・・・のパターン幅Lおよびパターン間隔Sを所定範囲ごとに区分する。そして、区分されたパターン幅Lおよびパターン間隔Sごとに補正量を設定することにより、光近接効果補正を行うためのルール抽出を行う。
【0042】
例えば、マスクパターンP1について、例えば、L<0.18μmかつS<0.25μmの範囲内では補正量を−10nm、0.18≦L<0.25μmかつS<0.25μmの範囲内では補正量を−20nm、0.25≦L<0.35μmかつS<0.25μmの範囲内では補正量を−20nm、0.35μm<LかつS<0.25μmの範囲内では補正量を−20nmとすることができる。
【0043】
次に、マスクパターンP1、P2、・・・をリソグラフィールールチェックにかけることにより、光近接効果補正の必要な領域を抽出し、これ以外の領域については光近接効果補正が行われないようにすることにより、光近接効果補正を行うためのルールを簡略化する。
例えば、マスクパターンP1について、例えば、L<0.18μmかつS<0.25μmの範囲内の部分についてのみ、パターンの変動量が規定範囲内に収まらなかったものとすると、L<0.18μmかつS<0.25μmの範囲内の部分についてのみ補正量を−10nmとし、それ以外の部分については補正量を0nmとすることにより、光近接効果補正を行うためのルールを簡略化することができる。
【0044】
これにより、様々のマスクパターンP1、P2、・・・についての補正量を容易にルール化することが可能となるとともに、光近接効果補正の精度の劣化を抑制しつつ、光近接効果補正を行うためのルールを簡略化することが可能となり、アルゴリズムの複雑化を防止しつつ、光近接効果補正の処理時間の短縮することができる。
【0045】
図5は、本発明の第4実施形態に係る光近接効果補正時のルールの簡素化方法の具体例を示す平面図である。
図5(a)において、光近接効果補正前のマスクパターンP11〜P14が与えられたものとする。そして、コンタクト領域に対応するマスクパターンP14については、光近接効果補正を行わないものとすると、マスクパターンP14については光近接効果補正の対象から除外する。
【0046】
次に、図5(b)に示すように、図5(a)のマスクパターンP11〜P14をリソグラフィールールチェックにかけることにより、マスクパターンP11〜P14に基づいて生成されたリソグラフィー後のLRCパターンP11´〜P14´を再現させる。
ここで、図5(c)に示すように、例えば、マスクパターンP12の幅W1に対応するレジストパターンの幅の許容範囲が0.15〜0.20μmに設定され、リソグラフィールールチェック後のLRCパターンP12´の幅W2が0.13μmとなったものとすると、リソグラフィールールチェックにてフラグ領域F1を抽出することができる。
【0047】
また、例えば、マスクパターンP12とマスクパターンP13との間の間隔D1に対応するレジストパターンの間隔の許容範囲が100nm以上に設定され、リソグラフィールールチェック後のLRCパターンP12´とLRCパターンP13´との間の間隔D2が100nmに満たないものとすると、リソグラフィールールチェックにてフラグ領域F2を抽出することができる。
【0048】
そして、リソグラフィールールチェックにてフラグ領域F1、F2が抽出されると、フラグ領域F1、F2でそれぞれ特定された部分を光近接効果補正の対象とし、それ以外の部分を光近接効果補正の対象から除外することにより、光近接効果補正を行うためのルールを簡略化することができる。
そして、リソグラフィールールチェックにてフラグ領域F1、F2が抽出されると、フラグ領域F1、F2でそれぞれ特定された部分にハンマーヘッドHおよびバイアスBSをそれぞれ付加することにより、マスクパターンP11〜P14についての光近接効果補正を行うことができる。
【0049】
これにより、市販されているリソグラフィーシミュレータを用いることで、光近接効果補正の必要な領域を抽出することを可能として、光近接効果補正を行うためのルールを簡略化することが可能となる。このため、光近接効果補正の精度の劣化を抑制しつつ、光近接効果補正を行うためのルールを簡略化することが可能となり、処理時間の短縮を可能としつつ、光近接効果補正を精度よく行うことができる。
【図面の簡単な説明】
【図1】第1実施形態に係る光近接効果補正方法を示すブロック図。
【図2】図1の限定領域A〜Cの抽出方法の具体例を示す平面図。
【図3】第2実施形態に係る光近接効果補正方法を示すフローチャート。
【図4】第3実施形態に係る光近接効果補正方法を示す図。
【図5】第4実施形態に係る光近接効果補正方法を示す平面図。
【符号の説明】
1 露光マスク、2 CPUレイアウトパターン領域、3 ドライバレイアウトパターン領域、4 デコーダレイアウトパターン領域、5 I/Oレイアウトパターン領域、6 メモリレイアウトパターン領域、7 ロジックレイアウトパターン領域、P1、P2、P11〜P14 マスクパターン、P11´〜P14´ LRCパターン、F1、F2 フラグ領域、H ハンマーヘッド、BS バイアス

Claims (13)

  1. マスクパターンの形成領域のうち一部の領域に限定して光近接効果補正が施されていることを特徴とする露光用マスク。
  2. マスクパターンのライン&スペースが所定範囲の領域に限定して光近接効果補正が施されていることを特徴とする請求項1記載の露光用マスク。
  3. リソグラフィールールチェックに基づいて抽出されたルールに基づいて光近接効果補正が施されていることを特徴とする露光用マスク。
  4. プロセスモデルに基づいて抽出されたルールに基づいて光近接効果補正が施されていることを特徴とする露光用マスク。
  5. 光近接効果補正が行われたマスクパターンを登録する参照データベースと、
    マスクパターン生成領域から光近接効果補正を行わない領域を抽出する第1領域抽出手段と、
    前記マスクパターン生成領域から前記参照データベースに登録された領域を抽出する第2領域抽出手段と、
    前記参照データベースの参照結果に基づいて、前記第2領域抽出手段により抽出された領域についての光近接効果補正を行う第1光近接効果補正手段と、
    前記第1領域抽出手段および前記第2領域抽出手段のいずれによっても抽出されない領域についての光近接効果補正を行う第2光近接効果補正手段と、
    前記第1領域抽出手段により抽出された領域と、前記第1光近接効果補正手段により光近接効果補正が行われた領域と、前記第2光近接効果補正手段により光近接効果補正が行われた領域とを合成する合成手段とを備えることを特徴とする光近接効果補正装置。
  6. リソグラフィールールチェックに基づいて、リソグラフィー時のライン幅またはパターン間の間隔が規定範囲内に収まらない領域を抽出する領域抽出手段と、
    前記領域抽出手段による領域抽出結果に基づいて、光近接効果補正を行うためのルールを設定するルール設定手段とを備えることを特徴とする光近接効果補正装置。
  7. プロセスモデルに基づいてレジストのライン幅の補正量を算出する補正量算出手段と、
    前記補正量算出手段により算出された補正量に基づいて、所定範囲のライン&スペースごとに補正量をルール化するルール化手段とを備えることを特徴とする光近接効果補正装置。
  8. リソグラフィールールチェックに基づいて、リソグラフィー時のライン幅またはパターン間の間隔が規定範囲内に収まらない領域を抽出する領域抽出手段と、
    前記領域抽出手段により抽出された領域以外については補正を行わないようにすることにより、前記ルール化手段によりルール化されたルールを簡略化する簡略化手段をさらに備えることを特徴とする請求項7記載の光近接効果補正装置。
  9. マスクパターン生成領域から光近接効果補正を行わない第1領域を抽出するステップと、
    以前に光近接効果補正されたパターンと同一のパターンを有する第2領域を前記マスクパターン生成領域から抽出するステップと、
    以前に光近接効果補正されたパターンの補正結果に基づいて、前記第2領域についての光近接効果補正を行うステップと、
    前記第1および第2領域以外の第3領域についての光近接効果補正を行うステップと、
    光近接効果補正前の第1領域ならびに光近接効果補正後の第2および第3領域を合成するステップとを備えることを特徴とする光近接効果補正方法。
  10. 前記第3領域についての光近接効果補正を行うステップは、
    前記第3領域について寸法制御不要な領域を除外するステップと、
    プロセスモデルに基づいて所定範囲のライン&スペースごとに補正量のルールを設定するステップと、
    リソグラフィールールチェックに基づいて前記ルールを簡略化するステップと、
    前記簡略化されたルールに基づいて、前記第3領域についての光近接効果補正を行うステップとを備えることを特徴とする請求項9記載の光近接効果補正方法。
  11. 半導体ウェハ上にフォトレジストを塗布する工程と、
    マスクパターンの形成領域のうち一部の領域に限定して光近接効果補正が施された露光用マスクを介して前記フォトレジストを露光する工程と、
    前記露光されたフォトレジストを現像する工程と、
    前記現像されたフォトレジストをマスクとして前記半導体ウェハのイオン注入処理またはエッチング処理を行う工程とを備えることを特徴とする半導体装置の製造方法。
  12. リソグラフィールールチェックに基づいて、リソグラフィー時のライン幅またはパターン間の間隔が規定範囲内に収まらない領域を抽出するステップと、
    前記領域抽出結果に基づいて、光近接効果補正を行うためのルールを設定するステップとをコンピュータに実行させることを特徴とする光近接効果補正プログラム。
  13. プロセスモデルに基づいてレジストのライン幅の補正量を算出するステップと、
    前記算出された補正量に基づいて、所定範囲のライン&スペースごとに補正量をルール化するステップとをコンピュータに実行させることを特徴とする光近接効果補正プログラム。
JP2003203105A 2003-07-29 2003-07-29 露光用マスク、光近接効果補正装置、光近接効果補正方法、半導体装置の製造方法および光近接効果補正プログラム Withdrawn JP2005049403A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003203105A JP2005049403A (ja) 2003-07-29 2003-07-29 露光用マスク、光近接効果補正装置、光近接効果補正方法、半導体装置の製造方法および光近接効果補正プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003203105A JP2005049403A (ja) 2003-07-29 2003-07-29 露光用マスク、光近接効果補正装置、光近接効果補正方法、半導体装置の製造方法および光近接効果補正プログラム

Publications (1)

Publication Number Publication Date
JP2005049403A true JP2005049403A (ja) 2005-02-24

Family

ID=34262593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003203105A Withdrawn JP2005049403A (ja) 2003-07-29 2003-07-29 露光用マスク、光近接効果補正装置、光近接効果補正方法、半導体装置の製造方法および光近接効果補正プログラム

Country Status (1)

Country Link
JP (1) JP2005049403A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008249872A (ja) * 2007-03-29 2008-10-16 Fujitsu Microelectronics Ltd マスクパターン補正方法および半導体装置の製造方法
JP2011085616A (ja) * 2009-10-13 2011-04-28 Toshiba Corp マスクパターン検証装置、マスクパターン検証方法及びその方法を用いた半導体装置の製造方法
JP2011248223A (ja) * 2010-05-28 2011-12-08 Toshiba Corp 補助パターン配置方法、プログラムおよびデバイス製造方法
US8112724B2 (en) 2007-03-20 2012-02-07 Sony Corporation Method of designing semiconductor integrated circuit, apparatus for designing semiconductor integrated circuit, recording medium, and mask manufacturing method
KR101264114B1 (ko) 2007-08-31 2013-05-13 삼성전자주식회사 포토마스크 레이아웃의 생성 방법 및 이를 수행하는프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한저장 매체 및 마스크 이미징 시스템
JP2014107331A (ja) * 2012-11-26 2014-06-09 Canon Inc マスクパターンおよび露光条件を決定する方法、ならびにプログラム
CN110716386A (zh) * 2019-10-29 2020-01-21 中国科学院微电子研究所 一种光学临近效应的修正方法、修正装置及掩模

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8112724B2 (en) 2007-03-20 2012-02-07 Sony Corporation Method of designing semiconductor integrated circuit, apparatus for designing semiconductor integrated circuit, recording medium, and mask manufacturing method
JP2008249872A (ja) * 2007-03-29 2008-10-16 Fujitsu Microelectronics Ltd マスクパターン補正方法および半導体装置の製造方法
KR101264114B1 (ko) 2007-08-31 2013-05-13 삼성전자주식회사 포토마스크 레이아웃의 생성 방법 및 이를 수행하는프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한저장 매체 및 마스크 이미징 시스템
JP2011085616A (ja) * 2009-10-13 2011-04-28 Toshiba Corp マスクパターン検証装置、マスクパターン検証方法及びその方法を用いた半導体装置の製造方法
JP2011248223A (ja) * 2010-05-28 2011-12-08 Toshiba Corp 補助パターン配置方法、プログラムおよびデバイス製造方法
JP2014107331A (ja) * 2012-11-26 2014-06-09 Canon Inc マスクパターンおよび露光条件を決定する方法、ならびにプログラム
CN110716386A (zh) * 2019-10-29 2020-01-21 中国科学院微电子研究所 一种光学临近效应的修正方法、修正装置及掩模
CN110716386B (zh) * 2019-10-29 2023-10-20 中国科学院微电子研究所 一种光学临近效应的修正方法、修正装置及掩模

Similar Documents

Publication Publication Date Title
US20210240907A1 (en) Method and Apparatus for Integrated Circuit Mask Patterning
US11747786B2 (en) Synchronized parallel tile computation for large area lithography simulation
US8589830B2 (en) Method and apparatus for enhanced optical proximity correction
JP2009510526A (ja) モデルを基にしたsrafの挿入
TWI564653B (zh) 遮罩圖案產生方法,記錄媒介,及資訊處理裝置
TWI742184B (zh) 目標最佳化方法
JP2008033277A (ja) 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法
US20200293709A1 (en) Method of modeling a mask by taking into account of mask pattern edge interaction
US10866505B2 (en) Mask process correction
US8234596B2 (en) Pattern data creating method, pattern data creating program, and semiconductor device manufacturing method
US20210326507A1 (en) Critical Dimension Uniformity
TWI557584B (zh) 設計半導體裝置的方法、準備積體電路裝置佈局的方法及電腦可讀取儲存媒體
JP2006053248A (ja) 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム
EP2113109A1 (en) Simulation site placement for lithographic process models
KR20170048281A (ko) 패턴 생성 방법, 프로그램, 정보 처리 장치, 및 마스크 제조 방법
JP4316026B2 (ja) マスクパターンの作製方法及びフォトマスク
US20080153009A1 (en) Exposure mask, optical proximity correction device, optical proximity correction method, manufacturing method of semiconductor device, and optical proximity correction program
JP2005049403A (ja) 露光用マスク、光近接効果補正装置、光近接効果補正方法、半導体装置の製造方法および光近接効果補正プログラム
JP4543614B2 (ja) フォトマスクの製造方法および半導体集積回路の製造方法
JP2004341157A (ja) 露光用マスク、光近接効果補正装置、光近接効果補正方法、半導体装置の製造方法および光近接効果補正プログラム
KR101911993B1 (ko) 패턴을 생성하기 위한 방법, 저장 매체 및 정보 처리 장치
JP2014229662A (ja) 現像ローディング補正プログラム、計算機、描画システム、現像ローディング補正方法
JP2011197304A (ja) マスクデータ作成方法、リソグラフィ用マスクの製造方法、半導体装置の製造方法およびフレア補正プログラム
US8775981B1 (en) Correcting for overexposure due to overlapping exposures in lithography
TW202331408A (zh) 用於製造光罩佈局的方法及用於製造半導體器件的方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061003