JP2009510526A - モデルを基にしたsrafの挿入 - Google Patents

モデルを基にしたsrafの挿入 Download PDF

Info

Publication number
JP2009510526A
JP2009510526A JP2008533555A JP2008533555A JP2009510526A JP 2009510526 A JP2009510526 A JP 2009510526A JP 2008533555 A JP2008533555 A JP 2008533555A JP 2008533555 A JP2008533555 A JP 2008533555A JP 2009510526 A JP2009510526 A JP 2009510526A
Authority
JP
Japan
Prior art keywords
features
mask
pattern
printing
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2008533555A
Other languages
English (en)
Inventor
シュマイ ディー. シャン,
リサ スワロー,
ユーリ グラニク,
Original Assignee
メンター・グラフィクス・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by メンター・グラフィクス・コーポレーション filed Critical メンター・グラフィクス・コーポレーション
Publication of JP2009510526A publication Critical patent/JP2009510526A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G03F1/64Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof characterised by the frames, e.g. structure or material, including bonding means therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

マスクのレイアウトデータを作り出すシステムは、特徴のパターンまたはその一部分を定義する標的のレイアウトデータと、多数の印刷特徴と多数の非印刷特徴とを含む最適化されたマスクのレイアウトパターンとを検索する。次に、1つ以上の準解像度の補助特徴(SRAF)に対するマスクのレイアウトデータが定義され、最適化されたマスクのレイアウトパターンの1つ以上の非印刷特徴を近似する。本発明は、フォトリソグラフィ処理システムにおいて使用する、レイアウトデータの準備に関し、詳細には、半導体ウェハ上に印刷されるレイアウトパターンの質を改善する解像度向上技術に関する。

Description

本発明は、フォトリソグラフィ処理システムにおいて使用する、レイアウトデータの準備に関し、詳細には、半導体ウェハ上に印刷されるレイアウトパターンの質を改善する解像度向上技術に関する。
従来のフォトリソグラフィプロセスにおいて、集積回路は、マスクまたはレチクル上に印刷された特徴のパターンを用いてウェハを露光することによって半導体ウェハ上に作成される。特徴のパターンはウェハ上の感光性の化学物質を選択的に露光し、次に、該ウェハは、化学的かつ機械的にさらに処理され、集積回路の層を構築する。
マスク上の特徴が小さくなれば小さくなるほど、光学的なゆがみが生じ得、それによってウェハ上の露光パターンはマスク上の特徴のパターンに一致しなくなる。これを補正するために、多数の解像度向上技術(RET)が、画像の質を改善するために利用され得、その結果、ウェハ上の露光パターンが、マスク上の所望の特徴のパターンにより忠実に一致する。このようなRETは、多くの場合に、画像化処理における既知のゆがみを補償するために、マスク上の対応する特徴のパターンに対して大規模な変更を行うことを包含する。
従来の解像度向上技術を用いると、対応する特徴のパターンをマスク上に印刷する方法を見積るために、マスクの特徴のパターンに対するデータが、コンピュータプログラムを用いて解析される。ウェハ上に作成されたパターンが所望のレイアウトにより忠実に調和するように、個々のマスク特徴またはその一部分に関するデータは調節され得る。さらに、準解像度の補助特徴(SRAF)などの特徴が、印刷の忠実度を改善するために、必要に応じてレイアウトデータに加えられ得る。一般的に、SRAFは、特徴のコントラストを改善するために特徴の縁に隣接して配置される長方形の要素である。SRAFの形状、サイズおよび位置は、一般的に、事前に決定されており、多くの場合に、単純な幾何学的規則に従う。
従来の解像度向上技術は、一部の処理のゆがみを補償することに機能し得るが、作り出される画像と所望される画像との間のより良い調和が達成され得る。
所望のレイアウトパターンに対するリソグラフィの画像の忠実度をさらに改善するために、本発明は、マスクのレイアウトデータを生成するシステムであり、該マスクのレイアウトデータは、フォトリソグラフィ処理を用いて特徴の標的のパターンを印刷するために計算された最適化されたマスクのレイアウトパターンを近似する。標的のレイアウトパターンまたはその一部分が受信され、最適化されたマスクのレイアウトパターンが、標的のレイアウトパターンと、フォトリソグラフィの印刷システムの既知のパラメータとを使用して計算される。最適化されたマスクのレイアウトパターンは、標的のレイアウト内の特徴に対応する多数の印刷特徴(printing feature)と多数の非印刷特徴(non−printing feature)とを含む。本発明の一実施形態において、マスクのレイアウトデータは、準解像度の補助特徴(SRAF)として1つ以上の非印刷特徴を近似することによって、最適化されたマスクのレイアウトパターンから生成される。これらのSRAFは、特に、マスクの製造および/またはウェハの製造プロセスから導き出された製造可能性パラメータに基づいたさらなる制約および基準を用いて生成され得る。
本発明は添付の図面と共に以下の詳細な記述を参照することによってさらに良く理解され、本発明の上記の局面および多数の付随する利点が、さらに容易に理解される。
上に示されたように、本発明は、フォトリソグラフィ処理を用いて特徴の標的パターンを印刷する際に使用する最適化されたマスクのレイアウトパターンを近似するシステムである。図1は、半導体ウェハ上に作成される標的の特徴8a、8b、8c・・・8hなどのレイアウトパターンを例示する。
示された例において、標的の特徴8a〜8hなどは、集積回路内の正方形または長方形の接触パッドである。例においては、通常の4xの倍率の、ウェハ特徴を覆うマスク特徴が想定されているが、マスク特徴は対応するウェハと同じ比率で示されている。
図2は、図1の標的の特徴を印刷するために計算された、1つの可能な最適化されたマスクのレイアウトパターンを例示する。図2に示された例において、最適化されたマスクのレイアウトパターンは、不規則な多角形10a、10b、10cなどを含み、ウェハ上に作成される各標的の特徴/接触パッド8a、8b、8c・・・と対応し、かつほぼ同じ位置を占めている。また、最適化されたマスクのレイアウトパターンに含まれるものは、多数の1次の非印刷特徴12a、12b、12c・・・、および2次の非印刷特徴14a、14b、14c・・・である。少なくとも一部の特徴が、個々の標的の特徴8a〜8h・・・の最適な印刷を達成するために必要である。非印刷特徴12a、12b、12c・・・は、概して、不規則な形状の多角形である。これは、概して、最適化されたマスクのレイアウトパターンを計算するために行なわれる逆算の関数である。印刷特徴および非印刷特徴に対する各多角形が、レイアウトデータベースに格納される。
本発明の一実施形態において、図2に示された最適化されたマスクのレイアウトパターンは、レイアウトデータベースから標的のレイアウトデータまたはその一部分を読み取ることによって計算される。一般的に、標的のレイアウトデータは、GDS−IIまたはOASISTMなどのレイアウト言語で、多数の多角形として格納される。示された実施形態において、標的のレイアウトデータベースは、ウェハ上に作成される接触パッドのそれぞれに対する多角形を格納する。一部の実施形態において、レイアウトデータベースは、多角形を階層的に格納し得、それにより、反復的な標的の特徴に対するデータが、標的の特徴の各例がウェハ上に印刷される場所のリストと共に、一旦、データベースに定義され得る。
受信された標的のレイアウトデータと、ウェハ上にマスクのレイアウトデータを印刷するために使用され得るフォトリソグラフィシステムの既知の特質とから、計算がコンピュータシステムを用いて行われ、ウェハ上に特徴8の標的のレイアウトを実際に印刷するためには、最適化されたマスクのレイアウトパターンはどのようなものであるべきかを決定する。本発明の一実施形態において、最適化されたマスクのレイアウトパターンの計算は、フーリエ変換と数値的なデコンボリューション(decovolution)を使用して、標的のパターンの原像を作成することを含む。本発明の一実施形態において、マスクのレイアウトのシミュレーションされた画像と標的の画像との間の相違に基づいた目的関数の勾配が、デコンボリューションによって解析的に生成され、マスクのレイアウト内の個々の画素に対する変更は、この目的関数を最小化するように体系的に変更される。本発明の一実施形態において、個々の画素に対する変更は、さらなるマスクの制約、例えば、最小画素サイズ、マスクライタのショットの合計数、または他のマスクの書き込みの制限によってさらに制約され得る。本発明の一実施形態において、最適化されたマスクのレイアウトパターンの計算は、マスクと照明との両方を最適化することを含む。
本発明の一実施形態において、最適化されたマスクのレイアウトパターンの計算は、Optical Microlithography XVIII、Proceedings of the SPIE Vol.5754、pp.506〜526(2005年5月)において発表された、Yuri Granikによる論文「Solving Inverse Problems of Optical Microlithography」に記述され、かつ、米国仮特許出願第60/658,278号に含まれている手法に従って行われている。これらは特に参考として援用される。本発明の別の実施形態において、最適化されたマスクのレイアウトパターンは、Yuri Granikによる「Fast Pixel−Based Mask Optimization for Inverse Lithography」と題される米国仮特許出願第60/722,840号(代理人整理番号第MEGC−1−26523号)に記述された方法に従って計算される。該米国仮特許出願は、本出願と共に同時に出願されており、かつ、本明細書において特に参考として援用される。
本明細書において使用される場合、用語「最適化された」マスクのレイアウトパターンは、標的のレイアウトのデータと、1つ以上の光学パラメータ、例えば、照明システム、開口数NA、照明波長λなどと、処理パラメータ、例えば、印刷バイアス、レジスト閾値、エッチバイアスなどとから数学的に計算される。
最適化されたマスクのレイアウトパターンが、ウェハ上に特徴の標的のパターンを印刷するために計算されると、マスクのパターンの非印刷特徴が解析される。非印刷特徴のうちの一部、例えば、特徴12aは、印刷特徴、すなわち、特徴10aを完全に囲む。他の非印刷特徴、例えば、特徴12eは、単に、対応する印刷特徴、例えば、10gの近くにあるだけである。上に示されたように、最適化されたマスクのレイアウトパターンはまた、多数の2次の非印刷特徴14a、14bなどを含む。例えば、特徴14aは、印刷特徴10aに対する2次の特徴である。なぜならば、特徴14aは、第1または1次の非印刷特徴12aよりも、印刷特徴10aから遠くに離れているからである。
図3は、印刷特徴10a〜10hなどが取り除かれ、それにより非印刷特徴12a、12b、12c・・・、14a、14b、・・・を残している、最適化されたマスクのレイアウトパターンを例示している。本発明の一実施形態に従って、2次の非印刷特徴は、作成されるマスクのレイアウトデータ内において近似されない。しかしながら、時間と処理能力が許し、特徴がマスク上で近似され得る場合には、このような2次(またはより高度)の特徴は、所望される場合には、最終的なマスクのレイアウトデータ内に含まれ得る。
図4は、2次の非印刷特徴14(影をつけずに示されている)から識別された1次の非印刷特徴12(影をつけて示されている)を例示する。一実施形態において、1次の非印刷特徴12は、一連の多角形を作成することによって、最適化されたマスクのレイアウトパターン内で識別され、印刷特徴のそれぞれが多角形によって囲まれる。多角形の寸法は、一般的には、所定の量だけ広がる印刷特徴の寸法である。この量は、一般的には、1)印刷特徴と1次の非印刷特徴との間の所定の許容可能な距離と、2)全ての非印刷特徴を収容するために加えられた追加の量との合計である。この追加の量は、例えば、一般的な非印刷特徴の幅の2倍以上であり得る。次に、論理ブール演算(一般的にはAND演算)が、最適化されたマスクのレイアウトパターンの特徴と多角形との間で実行される。多角形と重なる非印刷特徴は、1次の非印刷特徴であると考えられるが、多角形と重ならない非印刷特徴は、より高次の非印刷特徴であると考えられる。印刷特徴と1次の非印刷特徴との間の臨界最大距離は、マスクの最適化データの全てを評価することによって決定される。この距離は、一般的に、使用される特定のフォトリソグラフィ処理と作成される標的の設計とに従って変化する。
見られ得るように、図3および図4に示された非印刷特徴は、概して、不規則な形状を有しており、該不規則な形状は、マスク上に直接的に作り出され得ないか、またはマスク上に正確に作り出すにはあまりにも時間またはメモリを必要とするかのいずれかである。一般的に、ビームライタに対する最小のジョグの幅とマスク特徴が定義され得る一定の可能な角度とを含む1つ以上のパラメータによって、マスクライタは制限されており、マスクの書き込み時間は、必要とされる露光ショットの数に比例して増加し得る。湾曲した特徴を近似するために、いくつかのショットが必要とされ得、1つのショットだけが、等価の長方形に必要とされる。これらの制限が、非印刷特徴がマスク上に直接的に書き込まれることを妨げ得る。さらに、マスクライタのフォーマットにデータを変換するために使用されるフラクチャリングソフトウェア(fracturing software)による、これらの詳細な形状の不正確な解釈は、妙(odd)な多角形の形状、追加の望ましくないジョグ、またはマスク上に含まれたときに正確に機能しない他の構造と共に、これらの特徴が不正確にレンダリングされる結果を招き得る。従って、本発明の一実施形態において、最適化されたマスクのレイアウトの非印刷特徴のうちの1つ以上が、マスク上に印刷され得る準解像度の補助特徴を用いて解析および近似される。
最適化されたマスクのレイアウトパターン内の非印刷特徴のうちの1つ以上を近似するマスク特徴を生成する1つの方法が、図5に示されている。示された実施形態において、最適化されたマスクのレイアウトパターンのエリア50が選択され、多数のセルを有するグリッドに分割されている。一実施形態において、各グリッドセルは、マスクを作成する際に使用されるマスクライタの最小のジョグのサイズに対応する寸法を有する。グリッドセルは正方形であり得るが、正方形であることが必要とされているわけではない。サーチエリア50は数学的アルゴリズムまたは数値プログラムを用いて解析され、該サーチエリア50においては、解析窓52は、グリッドセルの事前に設定された数に等しい長さと幅とを有する。解析窓52は、概して、長方形または正方形であるが、他の形状でもあり得る。図5に示された例において、解析窓52は4つのグリッドセルの幅と2つのグリッドセルの高さとを有する長方形である。窓52のコーナーをグリッドセルの対応するコーナーに配置し、次に、グリッドセルのそれぞれにわたって1つずつ位置をステップする数値アルゴリズムを使用することによって、解析窓52はサーチエリア50の様々な領域と比較される。次に、解析窓52が一次の非印刷特徴のエリアと重なるかが決定される。示された実施形態において、解析窓52に含まれる非印刷特徴のエリアが解析窓のエリアと比較され、窓のうちの何パーセントが非印刷特徴によって占められているかを決定する。占められたエリアが一部の所定の閾値を上回る場合には、解析窓52の寸法と等しい寸法を有する多角形が、マスクのレイアウトデータ内に定義される。マスクのレイアウトデータは、別のデータ層に作成され、この別のデータ層は、一般的に、標的のレイアウトの多角形を表すために使用されるデータ層と異なり、かつ、最適化されたマスクのレイアウトパターンを表すデータ層とも異なる。窓がサーチエリア全体にわたってステップされるまで、このプロセスは繰り返される。
解析窓52が正方形ではない場合には、窓の向きが変更され、窓は、この場合もまた、サーチエリア50にわたってステップされ得る。示された例において、解析窓52は90度回転され、2つのグリッドセルの幅と4つのグリッドセルの高さとなり、非印刷特徴の垂直に向けられた部分を捕捉する。図6は、非印刷特徴12aに重なる多数の多角形60、62、64、66を例示する。多角形60〜66は非印刷特徴12aの一部分を近似するように定義される。多角形60および62は、最適化されたマスクのレイアウトパターンにわたり、水平方向に向けられた長方形の解析窓をステップすることによって作成される。さらに、多角形64および66は、最適化されたマスクのレイアウトパターンにわたり、垂直方向に向けられた長方形の解析窓をステップすることによって、特徴12aの一部分を近似するように定義される。
一部の例において、マスクライタは、±45度などの角度で幾何形状を書き込み得る。従って、マスクのレイアウトデータが、このようなマスクライタと共に使用される場合には、最適化されたマスクのレイアウトパターンが、±45度だけ回転され、解析窓を有するサーチングエリアに関する上記プロセスが繰り返され得る。図7は、対応する特徴12aの±に配置された追加の多角形68、70、72、74を例示する。多角形68〜79がマスクのレイアウトデータにおいて定義され、非印刷特徴12aを近似する。最適化されたマスクのレイアウトパターンの座標を±45度の角度で回転したバージョンを作成し、上で記述された方法でこのパターンにわたって長方形のサーチ窓をステップし、次に、最初の回転の逆回転によって、このステップにおいて生成されたマスクのデータの座標を回転することによって、多角形68〜74が獲得される。全てのマスクのデータが、最初の標的のデータと同じ向きを使用して書き込まれるということを、逆回転は確実にする。
理解され得るように、多角形60〜74のそれぞれは、最初に、解析窓の形状に対応する一連の長方形(または他の形状)の多角形として定義される。例えば、単一の多角形は、重なる多角形の外周を含むことによって、各群の重なっている多角形に対して定義され得る。組み合わされた多角形は、マスクのレイアウトデータの中に準解像度の補助特徴を定義する。なぜならば、多角形は、ウェハ上に印刷するには充分な大きさではないが、標的の特徴を印刷することを補助するからである。
最適化されたマスクのレイアウトパターンの非印刷特徴のうちの1つ以上を近似するマスクデータが決定されると、データのクリーンアップステップが実行され得る。一実施形態において、重なる多角形のうちの1つの密度が別の重なる多角形の密度を下回る場合には、マスクのレイアウトデータ内の多角形またはその一部分の重なりが除去され得る。同様に、個々の多角形の最大幅は、使用されるフォトリソグラフィ処理システムに対する非印刷特徴の最大幅を下回る幅を有するように薄くされ得る。同様に、任意の多角形の最大長は、非印刷特徴の最大長を下回るように短くされ得る。
さらに別の実施形態において、非印刷特徴またはその一部分を近似する不規則な形状の多角形は、マスク上に書き込むことが困難であるジョグまたは他の特徴を除去するために単純化され得るか、または書き込み時間が非常に長くなるような程度まで、ショットの数が増加される。クリーンアップの正確なパラメータと制限とは、ユーザによって選択され得、かつ、マスクライタの印刷能力から導き出されたルールに基づいた基準を使用し得るか、またはフォトリソグラフィ処理の間、多角形がどのように振舞い得るかに関するモデルシュミレーションに基づき得る。
記述された本発明の実施形態は、最適化されたマスクのレイアウトパターン内の1つ以上の1次の非印刷特徴を近似するマスクのレイアウトデータの特徴を作成するように動作するが、所望される場合には、2次またはより高い非印刷特徴を近似する多角形もまた、マスクのレイアウトデータに含まれ得るということを理解されたい。
図8は、標的のレイアウトパターンを印刷するための、1つ以上のマスクに対するマスクのレイアウトデータを作り出すために、本発明の一実施形態によって行われる一連のステップを例示する流れ図である。100において開始すると、レイアウト設計またはその一部分に対する標的のレイアウトデータがレイアウトデータベースから検索される。102において、最適化されたマスクのレイアウトパターンが、標的のレイアウトと、標的のレイアウトを印刷する際に利用されるフォトリソグラフィシステムの光学的特質とから計算される。
104において、最適化されたマスクのレイアウトパターンの非印刷特徴が識別される。これらは、これらの非印刷特徴だけを含む別個のデータ層にコピーされ得るか、または印刷特徴と合わせてデータ層に残され得る。ステップ106において、1つ以上の非印刷特徴のうちの全てまたは一部分を近似するマスク特徴が定義される。上に記述されたように、本発明の一実施形態において、準解像度の補助特徴が定義され、1次の非印刷特徴だけを近似する。しかしながら、より高次の非印刷特徴を近似する準解像度の補助特徴は、所望される場合には、マスクのレイアウトデータに含まれ得る。108において、マスクのレイアウトデータが、印刷特徴と、非印刷特徴に対応する準解像度の補助特徴とを合わせることによって作成され、データベースに格納される。
印刷特徴に対するデータは、最適化されたマスクのレイアウトパターンにおいて計算された多角形10であるか、または最初の標的の特徴8を記述する多角形であるかのいずれかであり得る。次に、標的の特徴に対するデータと非印刷特徴に対応するデータとを含むマスクのレイアウトデータが最終的に決定される。本発明の一部の実施形態において、マスクのレイアウトデータに関する追加の解析と補正(例えば、DRC、OPC、PSMなど)とが、110において行われる。112において、最終的に決定されたデータは、GDS−IIまたはOASISなどの標準的なカプセル化フォーマットに変換されるか、マスクライタのフォーマット(MEBES、Hitachi、MICなど)に変換(フラクチャ)される。114において、最終的に決定され、変換されたデータが、例えば、マスクライタにエクスポートされ、半導体ウェハ上に標的のパターン特徴を作成するために使用される1つ以上のマスクを作成する。
図9は、本発明を実装するために使用され得るコンピュータシステムの一実施形態を例示する。示された例において、コンピュータシステム200は、コンピュータで読み取り可能な媒体202において、一連の実行可能な命令を受信する1つ以上のプログラム可能なプロセッサを含む。あるいは、命令は、ワイヤレスまたは有線の通信リンク204から受信され得る。コンピュータシステム200は、マスクのレイアウトデータを計算するために、レイアウトデータベース206から標的のレイアウトデータを受信する命令を実行し、該マスクのレイアウトデータは、上に記述されたように、マスクライタ210に送信され得る。
コンピュータシステム200は、スタンドアロン、単体もしくはマルチプロセッサのデバイスであり得るか、またはネットワークに接続されたもしくは並行処理のコンピュータシステムであり得る。さらに、コンピュータシステム200は、インターネットなどの通信リンク220によって、1つ以上の遠隔に位置するコンピュータ240に接続され得る。標的のレイアウトデータはレイアウトデータベースから検索され、遠隔に位置するコンピュータ240に送信され得、該遠隔に位置するコンピュータ240は、米国内または米国外に存在し、上で述べられたようなマスクのデータの計算を行い得る。遠隔に位置するコンピュータ240からのマスクのレイアウトデータは、コンピュータシステム200に返信され得るか、またはマスクライタ210に直接的に送信され得、1つ以上の対応するマスクまたはレチクルを作成する。
本発明の実施形態が例示されかつ記述されてきたが、本発明の範囲を逸脱することなく、様々な変更が行われ得るということが理解される。従って、本発明の範囲は、添付の特許請求の範囲およびその均等物から決定されるということが意図されている。
排他的な所有権または特権が請求される本発明の実施形態は、添付の特許請求の範囲のように定義される。
図1は、半導体ウェハ上に作成された特徴の標的パターンに対する例を例示する。 図2は、図1に示された半導体ウェハ上に特徴の標的パターンを印刷するために計算された最適化されたマスクのレイアウトパターンを例示する。 図3は、図2に示された最適化されたマスクのレイアウトパターンに含まれる、多数の非印刷特徴を例示する。 図4は、最適化されたマスクのレイアウトパターンの中で識別された、多数の1次または第1の非印刷特徴を例示する。 図5は、本発明の実施形態に従った、最適化されたマスクのレイアウトパターンにおける1つ以上の非印刷特徴を近似するマスクのレイアウトデータを作成する方法を例示する。 図6は、1つ以上の非印刷特徴を近似するための、マスクのレイアウトデータ内に定義された多数の多角形を例示する。 図7は、45度の角度で向けられた多角形を含む1つ以上の非印刷特徴を近似するための、マスクのレイアウトデータ内に定義された多数の多角形を例示する。 図8は、本発明の実施形態に従った、最適化されたマスクのレイアウトパターンを近似するマスクのレイアウトデータを作成する方法の流れ図である。 図9は、本発明を実装し得る代表的なコンピュータシステムを例示する。

Claims (12)

  1. 半導体ウェハ上に特徴のパターンを作成するフォトリソグラフィの印刷システムにおいて使用するマスクのレイアウトデータを準備する方法であって、
    該半導体ウェハ上に印刷される特徴のパターンを定義する標的のレイアウトデータを受信することと、
    半導体ウェハ上に該特徴のパターンを作り出す最適化されたマスクのレイアウトパターンを決定することであって、該最適化されたマスクのレイアウトパターンは、印刷特徴に関するデータと多数の非印刷特徴に関するデータとを含む、ことと、
    1つ以上の非印刷特徴を近似する、該マスクのレイアウトデータ内の1つ以上の準解像度の補助特徴を定義することと、
    該マスクのレイアウトデータを作成するために、該準解像度の補助特徴に関するデータと、該印刷特徴に関するデータとを組み合わせることと
    を包含する、方法。
  2. 前記非印刷特徴を近似する前記準解像度の補助特徴は、
    前記最適化されたマスクのレイアウトパターン内の非印刷特徴に重なる、前記マスクのレイアウトデータ内の1つ以上の多角形を定義すること
    によって定義される、請求項1に記載の方法。
  3. 前記最適化されたマスクのレイアウトパターンの一部分にわたって解析窓をステップし、該解析窓が非印刷特徴の±に配置されているかを決定することによって、前記マスクのレイアウトデータ内の前記多角形は定義され、該解析窓と非印刷特徴とが所定の量だけ重なる場合には、該解析窓の形状を有する多角形は、該マスクのレイアウトデータ内に定義される、請求項2に記載の方法。
  4. 前記マスクのレイアウトデータ内の重なっている多角形は、該重なっている多角形の外縁と等しい周囲を有する単一の多角形として定義され、準解像度の補助特徴を定義する、請求項1に記載の方法。
  5. 準解像度の補助特徴を定義する、前記マスクのレイアウトデータ内の前記多角形のサイズを調節し、該多角形が前記半導体ウェハ上に印刷しないということを確実にすることをさらに包含する、請求項4に記載の方法。
  6. 前記最適化されたマスクのレイアウトパターンは、
    前記標的のレイアウトパターンのフーリエ変換の近似を計算すること
    によって決定される、請求項1に記載の方法。
  7. 前記最適化されたマスクのレイアウトパターンは、
    デコンボリューションを計算すること
    によって決定される、請求項1に記載の方法。
  8. 前記最適化されたマスクのレイアウトパターンは、
    デコンボリューションの逆フーリエ変換を計算すること
    によってさらに決定される、請求項6に記載の方法。
  9. 前記最適化されたマスクのレイアウトパターンは、
    前記標的のレイアウトデータを多数の画素に分割することと、
    目的関数を決定することと、
    前記標的のマスクのデータにおける画素の値を体系的に変更することと、
    該目的関数の結果を改善する、該画素の値に関する変更を維持することと
    によって決定される、請求項1に記載の方法。
  10. デコンボリューションによって解析的に前記目的関数の勾配を計算すること
    をさらに包含する、請求項9に記載の方法。
  11. 一連のプログラム命令を含むコンピュータ読取り可能な媒体であって、該一連の命令は、コンピュータによって実行されると、
    半導体ウェハ上に印刷される特徴のパターンを定義する標的のレイアウトデータを受信することと、
    該半導体ウェハ上に該特徴のパターンを作り出す最適化されたマスクのレイアウトパターンを決定することであって、該最適化されたマスクのレイアウトパターンは、印刷特徴に関するデータと多数の非印刷特徴に関するデータとを含む、ことと、
    1つ以上の非印刷特徴を近似する、該マスクのレイアウトデータ内の1つ以上の準解像度の補助特徴を定義することと、
    該マスクのレイアウトデータを作成するために、該準解像度の補助特徴に関するデータと、該印刷特徴に関するデータとを組み合わせることと
    を包含する方法を行う、コンピュータ読取り可能な媒体。
  12. 半導体ウェハ上に特徴の標的のパターンを作成するマスクであって、該マスクは、
    作成される特徴のパターンに対応する、該マスク上に印刷された多数の多角形と、
    該特徴の標的のパターンを印刷するために計算された最適化されたマスクのレイアウトパターンの非印刷特徴を近似する多数の準解像度の補助特徴と
    を含む、マスク。
JP2008533555A 2005-09-30 2006-09-25 モデルを基にしたsrafの挿入 Ceased JP2009510526A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/241,732 US8037429B2 (en) 2005-03-02 2005-09-30 Model-based SRAF insertion
PCT/US2006/037603 WO2007041135A1 (en) 2005-09-30 2006-09-25 Model-based sraf insertion

Publications (1)

Publication Number Publication Date
JP2009510526A true JP2009510526A (ja) 2009-03-12

Family

ID=37496471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008533555A Ceased JP2009510526A (ja) 2005-09-30 2006-09-25 モデルを基にしたsrafの挿入

Country Status (5)

Country Link
US (1) US8037429B2 (ja)
EP (2) EP2357528B1 (ja)
JP (1) JP2009510526A (ja)
TW (1) TWI364679B (ja)
WO (1) WO2007041135A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012098397A (ja) * 2010-10-29 2012-05-24 Canon Inc マスクのデータを作成するためのプログラム

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7293249B2 (en) * 2002-01-31 2007-11-06 Juan Andres Torres Robles Contrast based resolution enhancement for photolithographic processing
US6931613B2 (en) 2002-06-24 2005-08-16 Thomas H. Kauth Hierarchical feature extraction for electrical interaction calculations
WO2005111874A2 (en) 2004-05-07 2005-11-24 Mentor Graphics Corporation Integrated circuit layout design methodology with process variation bands
US7240305B2 (en) 2004-06-02 2007-07-03 Lippincott George P OPC conflict identification and edge priority system
US7493587B2 (en) * 2005-03-02 2009-02-17 James Word Chromeless phase shifting mask for integrated circuits using interior region
US7681170B2 (en) * 2006-02-09 2010-03-16 Qualcomm Incorporated Method and apparatus for insertion of filling forms within a design layout
US7712068B2 (en) * 2006-02-17 2010-05-04 Zhuoxiang Ren Computation of electrical properties of an IC layout
US7546573B1 (en) * 2006-06-06 2009-06-09 Kla-Tencor Corporation Semiconductor device pattern generation
US8056022B2 (en) * 2006-11-09 2011-11-08 Mentor Graphics Corporation Analysis optimizer
US7966585B2 (en) 2006-12-13 2011-06-21 Mentor Graphics Corporation Selective shielding for multiple exposure masks
US7802226B2 (en) * 2007-01-08 2010-09-21 Mentor Graphics Corporation Data preparation for multiple mask printing
US7739650B2 (en) * 2007-02-09 2010-06-15 Juan Andres Torres Robles Pre-bias optical proximity correction
US7799487B2 (en) * 2007-02-09 2010-09-21 Ayman Yehia Hamouda Dual metric OPC
KR101096145B1 (ko) * 2007-06-04 2011-12-19 에이에스엠엘 네델란즈 비.브이. 모델-기반 리소그래피 안내 레이아웃 설계를 수행하는 방법들
US7882480B2 (en) * 2007-06-04 2011-02-01 Asml Netherlands B.V. System and method for model-based sub-resolution assist feature generation
US8713483B2 (en) 2007-06-05 2014-04-29 Mentor Graphics Corporation IC layout parsing for multiple masks
US9779186B2 (en) 2007-08-28 2017-10-03 Asml Netherlands B.V. Methods for performing model-based lithography guided layout design
US8028252B2 (en) * 2007-09-14 2011-09-27 Luminescent Technologies Inc. Technique for determining mask patterns and write patterns
EP2040120B1 (en) 2007-09-19 2011-03-02 Canon Kabushiki Kaisha Mask data generation method, mask fabrication method, exposure method, device fabrication method, and program
US7805699B2 (en) * 2007-10-11 2010-09-28 Mentor Graphics Corporation Shape-based photolithographic model calibration
US7897302B2 (en) * 2008-08-18 2011-03-01 Sharp Laboratories Of America, Inc. Error diffusion-derived sub-resolutional grayscale reticle
US8103979B2 (en) * 2008-10-20 2012-01-24 Advanced Micro Devices, Inc. System for generating and optimizing mask assist features based on hybrid (model and rules) methodology
US8010913B2 (en) * 2009-04-14 2011-08-30 Synopsys, Inc. Model-based assist feature placement using inverse imaging approach
US8539397B2 (en) * 2009-06-11 2013-09-17 Advanced Micro Devices, Inc. Superscalar register-renaming for a stack-addressed architecture
JP5185235B2 (ja) * 2009-09-18 2013-04-17 株式会社東芝 フォトマスクの設計方法およびフォトマスクの設計プログラム
US8477299B2 (en) * 2010-04-01 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for monitoring mask process impact on lithography performance
US8313992B2 (en) 2010-10-04 2012-11-20 Sandisk Technologies Inc. Method of patterning NAND strings using perpendicular SRAF
EP2570854B1 (en) * 2011-09-16 2016-11-30 Imec Illumination-source shape definition in optical lithography
US9355201B2 (en) 2012-08-17 2016-05-31 Mentor Graphics Corporation Density-based integrated circuit design adjustment
US9360750B2 (en) 2012-08-31 2016-06-07 Taiwan Semiconductor Manufacturing Company Limited Balancing mask loading
US8751978B2 (en) 2012-08-31 2014-06-10 Taiwan Semiconductor Manufacturing Company Limited Balancing mask loading
US8975195B2 (en) * 2013-02-01 2015-03-10 GlobalFoundries, Inc. Methods for optical proximity correction in the design and fabrication of integrated circuits
US9310674B2 (en) 2014-02-20 2016-04-12 International Business Machines Corporation Mask that provides improved focus control using orthogonal edges
US9740092B2 (en) 2014-08-25 2017-08-22 Globalfoundries Inc. Model-based generation of dummy features
US9754068B2 (en) 2014-12-09 2017-09-05 Globalfoundries Inc. Method, computer readable storage medium and computer system for creating a layout of a photomask
US9805154B2 (en) 2015-05-15 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of lithography process with inserting scattering bars
US20170053058A1 (en) * 2015-08-21 2017-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Model-based rule table generation
US9904757B2 (en) 2015-12-31 2018-02-27 Globalfoundries Inc. Test patterns for determining sizing and spacing of sub-resolution assist features (SRAFs)
US10386714B2 (en) * 2017-01-09 2019-08-20 Globalfoundries Inc. Creating knowledge base for optical proximity correction to reduce sub-resolution assist feature printing
TWI745351B (zh) * 2017-02-24 2021-11-11 聯華電子股份有限公司 半導體佈局圖案分割方法
US10867107B2 (en) * 2018-09-25 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing photomask and semiconductor thereof
CN112433441A (zh) * 2019-08-26 2021-03-02 长鑫存储技术有限公司 Opc修正方法及opc修正装置
US11714951B2 (en) * 2021-05-13 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Geometric mask rule check with favorable and unfavorable zones

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08297359A (ja) * 1995-02-27 1996-11-12 Hitachi Ltd 位相シフトマスクの製造方法および半導体集積回路装置の製造方法
JP2005025210A (ja) * 2003-06-30 2005-01-27 Asml Masktools Bv イメージ・フィールド・マップを利用して補助フィーチャを生成するための、方法、プログラム製品及び装置
JP2005141241A (ja) * 2003-10-31 2005-06-02 Asml Masktools Bv 強化した干渉マッピングリソグラフィを使用するフューチャの最適化

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US658278A (en) 1899-12-21 1900-09-18 Ruey Peet Fan attachment for doors.
US4532650A (en) * 1983-05-12 1985-07-30 Kla Instruments Corporation Photomask inspection apparatus and method using corner comparator defect detection algorithm
JPS6246518A (ja) * 1985-08-23 1987-02-28 Toshiba Corp 荷電ビ−ム描画方法
FR2590376A1 (fr) * 1985-11-21 1987-05-22 Dumant Jean Marc Procede de masquage et masque utilise
IL99823A0 (en) * 1990-11-16 1992-08-18 Orbot Instr Ltd Optical inspection method and apparatus
US5396584A (en) * 1992-05-29 1995-03-07 Destiny Technology Corporation Multi-bit image edge enhancement method and apparatus
JP2531114B2 (ja) * 1993-10-29 1996-09-04 日本電気株式会社 光強度分布解析方法
JPH08297692A (ja) * 1994-09-16 1996-11-12 Mitsubishi Electric Corp 光近接補正装置及び方法並びにパタン形成方法
US5646870A (en) * 1995-02-13 1997-07-08 Advanced Micro Devices, Inc. Method for setting and adjusting process parameters to maintain acceptable critical dimensions across each die of mass-produced semiconductor wafers
US5682323A (en) * 1995-03-06 1997-10-28 Lsi Logic Corporation System and method for performing optical proximity correction on macrocell libraries
JP3409493B2 (ja) * 1995-03-13 2003-05-26 ソニー株式会社 マスクパターンの補正方法および補正装置
JP3934719B2 (ja) * 1995-12-22 2007-06-20 株式会社東芝 光近接効果補正方法
US5723233A (en) * 1996-02-27 1998-03-03 Lsi Logic Corporation Optical proximity correction method and apparatus
US6269472B1 (en) * 1996-02-27 2001-07-31 Lsi Logic Corporation Optical proximity correction method and apparatus
JP3551660B2 (ja) * 1996-10-29 2004-08-11 ソニー株式会社 露光パターンの補正方法および露光パターンの補正装置および露光方法
KR100257710B1 (ko) * 1996-12-27 2000-06-01 김영환 리소그라피 공정의 시물레이션 방법
US5886908A (en) * 1997-03-27 1999-03-23 International Business Machines Corporation Method of efficient gradient computation
JPH10335202A (ja) * 1997-05-28 1998-12-18 Mitsubishi Electric Corp 電子ビームデータ生成装置
US6016357A (en) * 1997-06-16 2000-01-18 International Business Machines Corporation Feedback method to repair phase shift masks
EP1023640B1 (en) 1997-09-17 2013-07-03 Synopsys, Inc. Data hierarchy layout correction and verification method and apparatus
US6453452B1 (en) * 1997-12-12 2002-09-17 Numerical Technologies, Inc. Method and apparatus for data hierarchy maintenance in a system for mask description
US6370679B1 (en) * 1997-09-17 2002-04-09 Numerical Technologies, Inc. Data hierarchy layout correction and verification method and apparatus
US6470489B1 (en) * 1997-09-17 2002-10-22 Numerical Technologies, Inc. Design rule checking system and method
WO1999014636A1 (en) 1997-09-17 1999-03-25 Numerical Technologies, Inc. Method and apparatus for data hierarchy maintenance in a system for mask description
US6243855B1 (en) * 1997-09-30 2001-06-05 Kabushiki Kaisha Toshiba Mask data design method
US6499003B2 (en) * 1998-03-03 2002-12-24 Lsi Logic Corporation Method and apparatus for application of proximity correction with unitary segmentation
KR100585466B1 (ko) * 1998-03-17 2006-06-02 에이에스엠엘 마스크툴즈 비.브이. 고 투과성 “감쇠” 위상 시프트 마스크를 갖는서브-0.25λ 라인 피쳐를 패터닝하는 방법
US6128067A (en) * 1998-04-28 2000-10-03 Kabushiki Kaisha Toshiba Correcting method and correcting system for mask pattern
US6120952A (en) * 1998-10-01 2000-09-19 Micron Technology, Inc. Methods of reducing proximity effects in lithographic processes
US6263299B1 (en) * 1999-01-19 2001-07-17 Lsi Logic Corporation Geometric aerial image simulation
US6467076B1 (en) * 1999-04-30 2002-10-15 Nicolas Bailey Cobb Method and apparatus for submicron IC design
US6249904B1 (en) * 1999-04-30 2001-06-19 Nicolas Bailey Cobb Method and apparatus for submicron IC design using edge fragment tagging to correct edge placement distortion
US6301697B1 (en) * 1999-04-30 2001-10-09 Nicolas B. Cobb Streamlined IC mask layout optical and process correction through correction reuse
US6187483B1 (en) * 1999-05-28 2001-02-13 Advanced Micro Devices, Inc. Mask quality measurements by fourier space analysis
US6317859B1 (en) * 1999-06-09 2001-11-13 International Business Machines Corporation Method and system for determining critical area for circuit layouts
US6080527A (en) * 1999-11-18 2000-06-27 United Microelectronics Corp. Optical proximity correction of L and T shaped patterns on negative photoresist
US6643616B1 (en) * 1999-12-07 2003-11-04 Yuri Granik Integrated device structure prediction based on model curvature
US6792159B1 (en) * 1999-12-29 2004-09-14 Ge Medical Systems Global Technology Company, Llc Correction of defective pixels in a detector using temporal gradients
US6665845B1 (en) * 2000-02-25 2003-12-16 Sun Microsystems, Inc. System and method for topology based noise estimation of submicron integrated circuit designs
US6416907B1 (en) * 2000-04-27 2002-07-09 Micron Technology, Inc. Method for designing photolithographic reticle layout, reticle, and photolithographic process
US6430737B1 (en) * 2000-07-10 2002-08-06 Mentor Graphics Corp. Convergence technique for model-based optical and process correction
US6815129B1 (en) * 2000-09-26 2004-11-09 Euv Llc Compensation of flare-induced CD changes EUVL
US6453457B1 (en) * 2000-09-29 2002-09-17 Numerical Technologies, Inc. Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout
US6792590B1 (en) * 2000-09-29 2004-09-14 Numerical Technologies, Inc. Dissection of edges with projection points in a fabrication layout for correcting proximity effects
US6728946B1 (en) * 2000-10-31 2004-04-27 Franklin M. Schellenberg Method and apparatus for creating photolithographic masks
US6574784B1 (en) * 2001-06-14 2003-06-03 George P. Lippincott Short edge management in rule based OPC
US6649309B2 (en) * 2001-07-03 2003-11-18 International Business Machines Corporation Method for correcting optical proximity effects in a lithographic process using the radius of curvature of shapes on a mask
US6668367B2 (en) * 2002-01-24 2003-12-23 Nicolas B. Cobb Selective promotion for resolution enhancement techniques
US7293249B2 (en) * 2002-01-31 2007-11-06 Juan Andres Torres Robles Contrast based resolution enhancement for photolithographic processing
US7013439B2 (en) * 2002-01-31 2006-03-14 Juan Andres Torres Robles Contrast based resolution enhancing technology
US6887633B2 (en) * 2002-02-08 2005-05-03 Chih-Hsien Nail Tang Resolution enhancing technology using phase assignment bridges
JP4152647B2 (ja) * 2002-03-06 2008-09-17 富士通株式会社 近接効果補正方法及びプログラム
SG144749A1 (en) * 2002-03-25 2008-08-28 Asml Masktools Bv Method and apparatus for decomposing semiconductor device patterns into phase and chrome regions for chromeless phase lithography
US6973633B2 (en) * 2002-07-24 2005-12-06 George Lippincott Caching of lithography and etch simulation results
US6912435B2 (en) * 2002-08-28 2005-06-28 Inficon Lt Inc. Methods and systems for controlling reticle-induced errors
US7172838B2 (en) * 2002-09-27 2007-02-06 Wilhelm Maurer Chromeless phase mask layout generation
US6857109B2 (en) * 2002-10-18 2005-02-15 George P. Lippincott Short edge smoothing for enhanced scatter bar placement
US6901576B2 (en) * 2002-11-20 2005-05-31 International Business Machines Corporation Phase-width balanced alternating phase shift mask design
US6928634B2 (en) * 2003-01-02 2005-08-09 Yuri Granik Matrix optical process correction
SG125109A1 (en) * 2003-01-14 2006-09-29 Asml Masktools Bv Method and apparatus for providing optical proximity features to a reticle pattern for deep sub-wavelength optical lithography
JP4202214B2 (ja) * 2003-09-01 2008-12-24 富士通マイクロエレクトロニクス株式会社 シミュレーション方法及び装置
US7155689B2 (en) * 2003-10-07 2006-12-26 Magma Design Automation, Inc. Design-manufacturing interface via a unified model
US7010776B2 (en) * 2003-10-27 2006-03-07 International Business Machines Corporation Extending the range of lithographic simulation integrals
US7073162B2 (en) * 2003-10-31 2006-07-04 Mentor Graphics Corporation Site control for OPC
US7861207B2 (en) * 2004-02-25 2010-12-28 Mentor Graphics Corporation Fragmentation point and simulation site adjustment for resolution enhancement techniques
WO2005111874A2 (en) * 2004-05-07 2005-11-24 Mentor Graphics Corporation Integrated circuit layout design methodology with process variation bands
US7240305B2 (en) * 2004-06-02 2007-07-03 Lippincott George P OPC conflict identification and edge priority system
US7459248B2 (en) * 2005-02-24 2008-12-02 James Word Performing OPC on structures with virtual edges
US7552416B2 (en) * 2005-02-28 2009-06-23 Yuri Granik Calculation system for inverse masks
US7487489B2 (en) * 2005-02-28 2009-02-03 Yuri Granik Calculation system for inverse masks
US7493587B2 (en) * 2005-03-02 2009-02-17 James Word Chromeless phase shifting mask for integrated circuits using interior region
US20070006113A1 (en) * 2005-06-30 2007-01-04 Bin Hu Determining an optimizaton for generating a pixelated photolithography mask with high resolution imaging capability
US7266803B2 (en) * 2005-07-29 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Layout generation and optimization to improve photolithographic performance
US7434199B2 (en) * 2005-09-27 2008-10-07 Nicolas Bailey Cobb Dense OPC
US8056022B2 (en) * 2006-11-09 2011-11-08 Mentor Graphics Corporation Analysis optimizer
US7799487B2 (en) * 2007-02-09 2010-09-21 Ayman Yehia Hamouda Dual metric OPC

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08297359A (ja) * 1995-02-27 1996-11-12 Hitachi Ltd 位相シフトマスクの製造方法および半導体集積回路装置の製造方法
JP2005025210A (ja) * 2003-06-30 2005-01-27 Asml Masktools Bv イメージ・フィールド・マップを利用して補助フィーチャを生成するための、方法、プログラム製品及び装置
JP2005141241A (ja) * 2003-10-31 2005-06-02 Asml Masktools Bv 強化した干渉マッピングリソグラフィを使用するフューチャの最適化

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012098397A (ja) * 2010-10-29 2012-05-24 Canon Inc マスクのデータを作成するためのプログラム

Also Published As

Publication number Publication date
WO2007041135A1 (en) 2007-04-12
EP2357528A1 (en) 2011-08-17
TWI364679B (en) 2012-05-21
EP2357528B1 (en) 2012-12-12
US20060200790A1 (en) 2006-09-07
US8037429B2 (en) 2011-10-11
TW200809558A (en) 2008-02-16
EP1932058A1 (en) 2008-06-18
EP1932058B1 (en) 2012-11-14

Similar Documents

Publication Publication Date Title
US8037429B2 (en) Model-based SRAF insertion
US11747786B2 (en) Synchronized parallel tile computation for large area lithography simulation
US8732625B2 (en) Methods for performing model-based lithography guided layout design
US8336006B2 (en) Mask-layout creating method, apparatus therefor, and computer program product
JP4717153B2 (ja) 相補的マスクを生成する方法、コンピュータ・プログラム製品、デバイス製造方法及びウェハに写像する方法
JP4074816B2 (ja) 分解能向上技術の適用に優先順位を付ける方法及び装置
JP6192372B2 (ja) マスクパターンの作成方法、プログラムおよび情報処理装置
US20080082952A1 (en) Method of inclusion of sub-resolution assist feature(s)
US9990460B2 (en) Source beam optimization method for improving lithography printability
US20200293709A1 (en) Method of modeling a mask by taking into account of mask pattern edge interaction
US9779186B2 (en) Methods for performing model-based lithography guided layout design
TW201823852A (zh) 具有任意角之圖案的光罩建模方法
JP2009229669A (ja) フォトマスク、そのフォトマスクを有する半導体装置の製造装置、およびそのフォトマスクを用いた半導体装置の製造方法
US8498469B2 (en) Full-field mask error enhancement function
US6465138B1 (en) Method for designing and making photolithographic reticle, reticle, and photolithographic process
US20130191795A1 (en) Layout Design Defect Repair Using Inverse Lithography
US8826196B2 (en) Integration of optical proximity correction and mask data preparation
US9213233B2 (en) Photolithography scattering bar structure and method
US6413685B1 (en) Method of reducing optical proximity effect
JP2023045120A (ja) マスク設計方法及びその記録媒体
US8775981B1 (en) Correcting for overexposure due to overlapping exposures in lithography

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101025

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110131

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110303

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110324

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110706

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20111125