JPH08297359A - 位相シフトマスクの製造方法および半導体集積回路装置の製造方法 - Google Patents

位相シフトマスクの製造方法および半導体集積回路装置の製造方法

Info

Publication number
JPH08297359A
JPH08297359A JP29710695A JP29710695A JPH08297359A JP H08297359 A JPH08297359 A JP H08297359A JP 29710695 A JP29710695 A JP 29710695A JP 29710695 A JP29710695 A JP 29710695A JP H08297359 A JPH08297359 A JP H08297359A
Authority
JP
Japan
Prior art keywords
hole
phase shift
opening
mask
shift mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29710695A
Other languages
English (en)
Inventor
Noboru Moriuchi
昇 森内
Seiichiro Shirai
精一郎 白井
Toshihiko Onozuka
利彦 小野塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP29710695A priority Critical patent/JPH08297359A/ja
Priority to KR1019960002363A priority patent/KR960032623A/ko
Priority to US08/600,736 priority patent/US5725971A/en
Publication of JPH08297359A publication Critical patent/JPH08297359A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70283—Mask effects on the imaging process

Abstract

(57)【要約】 【課題】 位相シフトマスクの製作に要する設計および
製造時間の増加を抑えることのできる技術を提供する。 【解決手段】 一つの実開口およびその周辺四方に近接
して設けられた補助開口群をユニットセル化してなる一
つのホール用ユニットセルを作成し、同一の配向で第１
のピッチで配置された第１のホール用ユニットセル２６
ｃ1 〜２６ｃ3 および同一の配向で上記第１のピッチよ
りも狭い第２のピッチで配置された第２のホール用ユニ
ットセル２７ｃ1 〜２７ｃ3 を第１のレイアウトデータ
上にレイアウトすることによって、半導体基板上に設け
られたレジスト膜にホールパターン群を形成する際に用
いられる第１の位相シフトマスクの実開口と補助開口群
からなるホール開口群のデータを作成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、露光技術に関し、
特に、半導体集積回路装置の一工程である露光工程にお
いて用いる位相シフトマスクの製造技術およびそれを用
いた半導体集積回路パターンの転写技術に適用して有効
な技術に関するものである。
【０００２】
【従来の技術】ユー・エル・エス・アイ（ＵＬＳＩ：Ul
tra-Large Scale Integrated Circuit）においては、直
径0.３〜0.４μｍの微細孔（ホールパターン）の形成が
必須となっている。
【０００３】しかし、マスク上の所定のパターンを、光
を利用して半導体基板上に設けられたレジスト膜に転写
するフォトリソグラフィ工程では、マスク上の実開口の
微細化が進むにつれて、波長の短いｉ線（λ＝0.３６５
μｍ）を用いても、レジスト膜上で急峻な光の振幅強度
が得られにくくなり、マスク上の実開口を精度よく半導
体基板上のレジスト膜に転写することが難しくなってい
る。
【０００４】この問題を改善する手段として、例えば、
マスク上の遮光領域を挟んだ一対の透過領域のそれぞれ
を透過した光の間に位相差を生じさせ、これらの光がレ
ジスト膜の本来遮光領域となる領域で、干渉して打ち消
し合うことにより、レジスト膜上で急峻な光の振幅強度
を得ることができる位相シフト技術がある。
【０００５】この位相シフト技術を用いて半導体基板上
のレジスト膜にホールパターンを形成する方法が、例え
ば、特開昭６２−６７５１４号公報に記載されている。
【０００６】すなわち、マスク上の遮光領域の一部を除
去して実開口を形成した後、この実開口またはその近傍
に存在する透過領域のいずれか一方に位相シフト膜（シ
フタ）を設け、実開口を透過した光と透過領域を透過し
た光との間に位相差を生じさせることによって、実開口
を透過した光の振幅分布が横方向に広がるのを防止して
いる。
【０００７】また、セミ（ＳＥＭＩ：Semiconductor Eq
uipment and Materials International)・テクノロジー
シンポジウム９２講演予稿集「I-Line Lithography and
Phase Shirting Technique 」１９９２年、Ｐ１７〜Ｐ
２１では、マスク上の遮光領域の一部を除去して形成さ
れた実開口、およびその周辺四方に近接して位置するシ
フタが設けられた透過領域（補助開口）群によって構成
された位相シフトマスクについて記載されており、レジ
スト膜上で急峻な光の振幅強度および深い焦点深度を得
るための、補助開口群を構成する補助開口の長さおよび
幅の最適設計について述べられている。
【０００８】
【発明が解決しようとする課題】しかしながら、本発明
者は、前記位相シフトマスクを用いた前記位相シフト技
術によって、半導体基板上に塗布されたレジスト膜に微
細なホールパターンを形成するにあたり、以下の問題点
があることを見い出した。
【０００９】（１）位相シフトマスクを用いて半導体基
板上のレジスト膜に多数のホールパターンを形成する場
合、マスクパターンのデータの作成および検証を行うパ
ターンデータ作成装置に入力されるデータ、ならびにマ
スク基板上にマスクパターンを描画する電子線露光装置
に入力されるマスク描画データなどの著しい増加によ
り、位相シフトマスクの製作に多大な時間を要してしま
う。
【００１０】すなわち、従来の補助開口群のないマスク
では、半導体基板上のレジスト膜に形成される一つのホ
ールパターンに対して、一つの実開口をマスク基板上に
形成すればよい。
【００１１】従って、半導体基板上のレジスト膜に形成
される一つのホールパターンに対して、パターンデータ
作成装置に入力されるデータおよび電子線露光装置に入
力されるマスク描画データの数はそれぞれ一つでよい。
【００１２】これに対して、図１に示すように、補助開
口群を有する位相シフトマスクＳＭ1 では、半導体基板
上のレジスト膜に形成される一つのホールパターンに対
して、一つの実開口１ｔ1 （１ｔ2 ）、実開口１ｔ
1 （１ｔ2 ）の各辺に沿って配置された四つの補助開口
２ａ1 〜２ａ4 （２ａ5 〜２ａ8 ）、および実開口１ｔ
1（１ｔ2 ）上に設けられた一つのシフタ３ａ（３ｂ）
が形成される。なお、図中の符号４はマスク基板、５は
遮蔽膜、６ａ〜６ｈはマスク基板露出部を示している。
【００１３】従って、半導体基板上のレジスト膜に形成
される一つのホールパターンに対して、パターンデータ
作成装置に入力されるデータおよび電子線露光装置に入
力するマスク描画データの数はそれぞれ６個となる。
【００１４】なお、図１に示した位相シフトマスクＳＭ
1 では、実開口１ｔ1 （１ｔ2 ）上に光の位相差を生じ
させるためのシフタ３ａ（３ｂ）を設けたが、図２に示
した位相シフトマスクＳＭ2 のように、実開口７ｔ
1 （７ｔ2 ）の各辺に沿って配置された四つの補助開口
８ａ1 〜８ａ4 （８ａ5 〜８ａ8 ）上にシフタ９ａ〜９
ｄ（９ｅ〜９ｈ）をそれぞれ設けてもよい。図３は、図
１に示された位相シフトマスクＳＭ1 のＡ−Ａ方向の断
面図であり、図４は、図２に示された位相シフトマスク
ＳＭ2 のＢ−Ｂ方向の断面図である。なお、図中の符号
５ａ〜５ｇは遮蔽膜、９ａ〜９ｈはシフタ、１０はマス
ク基板、１１，１１ａ〜１１ｇは遮蔽膜、１２ａ，１２
ｂはマスク基板露出部を示している。
【００１５】（２）配置間隔の狭いホールパターンを半
導体基板上のレジスト膜に形成するため、位相シフトマ
スク上の隣接する実開口間の距離を短くすると、隣接す
る実開口の周辺四方に近接して設けられた補助開口群の
うち隣接する補助開口を透過したそれぞれの光の振幅分
布がレジスト膜上で重なり、この部分での補助開口によ
る光の振幅強度が強くなって、不要なパターンが半導体
基板上のレジスト膜の本来遮光領域となる領域に転写さ
れてしまう。
【００１６】例えば、図１に示した位相シフトマスクＳ
Ｍ1 と１／５縮小投影露光装置を用いて半導体基板上の
レジスト膜に直径0.４μｍのホールパターンを形成する
場合、レジスト膜上で急峻な光の振幅強度を得るため
に、位相シフトマスクＳＭ1 上の実開口１ｔ1 ，１ｔ2
は一辺の長さａ2.０μｍの正方形、実開口１ｔ1 ，１ｔ
2 の各辺に沿って平行に配置される補助開口２ａ1 〜２
ａ8 は幅ｂ1.０μｍ，長さｃ2.０μｍの長方形、実開口
と補助開口の距離ｄは1.０μｍと設計される。
【００１７】しかし、前記したサイズの実開口および前
記したサイズの補助開口によって構成される補助開口群
を有する位相シフトマスクＳＭ1 では、隣接する実開口
の各辺に沿って配置された補助開口群のうち、隣接する
補助開口２ａ3 と補助開口２ａ5 間の最小距離ｅが1.０
μｍより短くなると、転写されるべきホールパターンの
他に、隣接する補助開口によって不要なパターンが半導
体基板上のレジスト膜の本来遮光領域となる領域に転写
されてしまう。
【００１８】従って、この様な不要なパターンの転写を
防ぐには、位相シフトマスクＳＭ1上の実開口の最小ピ
ッチｐを 式（１） ｐ＝（ａ＋２ｂ＋２ｄ）＋ｅ＝6.０μｍ＋1.
０μｍ＝7.０μｍ とする必要があり、レジスト膜に形成されるホールパタ
ーンの最小ピッチは、１／５縮小露光装置を用いている
ので、7.０μｍの５分の１の1.４μｍとなる。
【００１９】すなわち、位相シフトマスクを用いること
により、直径0.４μｍのホールパターンを半導体基板上
のレジスト膜に形成できても、ホールパターンの配置間
隔を1.４μｍ以下に縮めることができない。
【００２０】次に、ＳＲＡＭ（Static Random Access M
emory ）のメモリセルを例にとり、前記従来技術の問題
点（１）および（２）を説明する。
【００２１】図５にＳＲＡＭのメモリセルＭＣの等価回
路図を示す。図示のように、ＳＲＡＭのメモリセルは一
対の相補性データ線（ＤＬ1 ，ＤＬ2 ）とワード線ＷＬ
との交差部に配置された一対の駆動用ＭＩＳＦＥＴ（Me
tal Insulator Semiconductor Field Effect Transisto
r ）Ｑｄ1 ，Ｑｄ2 、一対の負荷用ＭＩＳＦＥＴＱ
ｐ1 ，Ｑｐ2 、および一対の転送用ＭＩＳＦＥＴＱ
ｔ1 ，Ｑｔ2 で構成されている。駆動用ＭＩＳＦＥＴＱ
ｄ1 ，Ｑｄ2 および転送用ＭＩＳＦＥＴＱｔ1 ，Ｑｔ2
はｎチャネル型で構成され、負荷用ＭＩＳＦＥＴＱ
ｐ1 ，Ｑｐ2 はｐチャネル型で構成されている。すなわ
ち、このメモリセルは、４個のｎチャネル型ＭＩＳＦＥ
Ｔと２個のｐチャネル型ＭＩＳＦＥＴとを使った完全Ｃ
ＭＯＳ型で構成されている。
【００２２】図６に、従来の補助開口群のないマスクを
形成する際に、データとしてパターンデータ作成装置に
入力されるＳＲＡＭのメモリセルのパターンレイアウト
図を示す。
【００２３】図中には、メモリセルでの活性領域ＡＲ、
転送用ＭＩＳＦＥＴＱｔ1 ，Ｑｔ2のゲート電極（ワー
ド線ＷＬ）１３、駆動用ＭＩＳＦＥＴＱｄ1 ，Ｑｄ2 と
負荷用ＭＩＳＦＥＴＱｐ1 ，Ｑｐ2 のゲート電極１４
ａ，１４ｂを合成して示しており、さらに、活性領域Ａ
Ｒ上またはゲート電極１４ａ，１４ｂ上に設けられるコ
ンタクトホールを形成するための実開口１５ｔ1 〜１５
ｔ12を示している。
【００２４】ここで、実開口１５ｔ1 〜１５ｔ12は１辺
0.４μｍの正方形であり、また、一つのメモリセルの大
きさは4.２×6.８μｍである。
【００２５】従来の補助開口のないマスクでは、一つの
コンタクトホールを形成するのに必要なパターンは、一
つの実開口であり、従って、一つのメモリセルに配置さ
れるコンタクトホールを形成するために必要なデータ数
は、実開口のデータ数の１２でよい。
【００２６】図７に、補助開口群を有する位相シフトマ
スクを形成する際に、データとしてパターンデータ作成
装置に入力されるＳＲＡＭのメモリセルのパターンレイ
アウト図を示す。
【００２７】図中には、前記図６と同様に、メモリセル
での活性領域ＡＲ、転送用ＭＩＳＦＥＴＱｔ1 ，Ｑｔ2
のゲート電極（ワード線ＷＬ）１３、駆動用ＭＩＳＦＥ
ＴＱｄ1 ，Ｑｄ2 と負荷用ＭＩＳＦＥＴＱｐ1 ，Ｑｐ2
のゲート電極１４ａ，１４ｂを合成して示している。さ
らに、活性領域ＡＲ上またはゲート電極１４ａ，１４ｂ
上に設けられるコンタクトホールを形成するための実開
口１５ｔ1 〜１５ｔ12および実開口１５ｔ1 〜１５ｔ12
の各辺に沿って平行に配置される補助開口１６ａ1 〜１
６ａ48を示している。
【００２８】ここで、実開口１５ｔ1 〜１５ｔ12は１辺
0.４μｍの正方形、補助開口１６ａ1 〜１６ａ48は0.４
×0.２μｍの長方形であり、一つのメモリセルの大きさ
は4.２×6.８μｍである。
【００２９】補助開口群を有する位相シフトマスクで
は、一つのコンタクトホールを形成するのに必要なパタ
ーンは、一つの実開口と四つの補助開口であり、さら
に、少なくとも一つのシフタが必要とされる。従って、
一つのメモリセルに配置されるコンタクトホールを形成
するために必要なデータ数は、実開口のデータ数１２、
補助開口のデータ数４８、シフタのデータ数１２を合わ
せた７２となり、従来の補助開口群のないマスクでのデ
ータ数の少なくとも６倍に増加する。
【００３０】さらに、図７の円内に示すように、1.３μ
ｍ以下の間隔で実開口を配置すると、実開口の各辺に沿
って配置された補助開口群のうちの隣接する補助開口間
の距離が短くなり、隣接する補助開口がつながってしま
う箇所も生じる。このため、図７に示した実開口および
補助開口群からなるマスクパターンを有する位相シフト
マスクを用いてマスクパターンを半導体基板上のレジス
ト膜に転写すると、転写されるべきホールパターンの他
に、不要なパターンが半導体基板上のレジスト膜の本来
遮光領域となる領域にも転写されてしまう。
【００３１】このような不要なパターンの半導体基板上
のレジスト膜への転写を防ぐために、通常は、実開口を
配置した後、実開口の配置間隔に依存した補助開口の形
状やサイズを設計する方法がとられているが、設計時間
が著しく増加してしまう。
【００３２】本発明の目的は、位相シフトマスクの製作
に要する設計および製造時間の増加を抑えることのでき
る技術を提供することにある。
【００３３】本発明の他の目的は、半導体集積回路装置
の高集積化を促進することのできる技術を提供すること
にある。
【００３４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００３５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。すなわち、 （１）本発明の半導体集積回路装置の製造のための位相
シフトマスクの製造方法は、以下の工程を有する。
【００３６】（イ）一つの実開口とその周辺四方に近接
して設けられ、前記実開口に対して位相が反転した補助
開口群とからなるマスク主面上のホール開口群に対応す
る第１のホール用ユニットセルをコンピュータ処理によ
り第１の位相シフトマスクのための第１のレイアウトデ
ータ上にレイアウトすることによって、ウエハ上に第１
のピッチで配置された第１のホールパターン群に対応す
る多数のホール開口群からなる第１のホール開口分布領
域をレイアウトする第１ホール開口分布領域レイアウト
工程； （ロ）前記第１のホール用ユニットセルをコンピュータ
処理により前記第１の位相シフトマスクの前記第１のレ
イアウトデータ上に最近接の任意の一対のホール開口群
に属する一対の補助開口の長手方向の辺または側部同士
が近接対向しないような配向でレイアウトすることによ
って、前記ウエハ上に隣同士近接して前記第１のピッチ
よりも狭い第２のピッチで配置された第２のホールパタ
ーン群に対応する多数のホール開口群からなる第２のホ
ール開口分布領域をレイアウトする第２ホール開口分布
領域レイアウト工程； （ハ）レイアウトが完了した前記第１のレイアウトデー
タまたはそれから作られた第１のマスク描画データに基
づいて前記第１の位相シフトマスクの前記主面上に前記
第１および第２のホール開口分布領域を描画する第１ホ
ール開口分布領域描画工程。
【００３７】（２）本発明の半導体集積回路装置の製造
のための位相シフトマスクの製造方法は、前記（１）の
位相シフトマスクの製造方法において、前記第１のホー
ル開口分布領域および前記第２のホール開口分布領域の
各ホール開口群は同一の配向でレイアウトされている。
【００３８】（３）本発明の半導体集積回路装置の製造
のための位相シフトマスクの製造方法は、前記（２）の
位相シフトマスクの製造方法において、前記第２のホー
ル開口分布領域の前記最近接の任意の一対のホール開口
群のそれぞれに属する一対の補助開口の中心を結ぶ線分
が正面で対向するように配向されている。
【００３９】（４）本発明の半導体集積回路装置の製造
のための位相シフトマスクの製造方法は、前記（３）の
位相シフトマスクの製造方法において、前記実開口は正
方形であり、前記補助開口群を構成する各補助開口は前
記実開口の各辺にその長手方向が沿うように配置された
長方形である。
【００４０】（５）本発明の半導体集積回路装置の製造
のための位相シフトマスクの製造方法は、前記（４）の
位相シフトマスクの製造方法において、前記第１のホー
ルパターン群は前記ウエハ上で隣同士近接して配置され
ている。
【００４１】（６）本発明の半導体集積回路装置の製造
のための位相シフトマスクの製造方法は、以下の工程を
有する。
【００４２】（イ）一つの実開口とその周辺四方に近接
して設けられ、前記実開口に対して位相が反転した補助
開口群とからなるマスク主面上のホール開口群に対応す
る第１のホール用ユニットセルをコンピュータ処理によ
り第１の位相シフトマスクのための第１のレイアウトデ
ータ上にレイアウトすることによって、ウエハ上に第１
のピッチで配置された第１のホールパターン群に対応す
る多数のホール開口群からなる第１のホール開口分布領
域をレイアウトする第１ホール開口分布領域レイアウト
工程； （ロ）前記第１のホール用ユニットセルをコンピュータ
処理により第２の位相シフトマスクの第２のレイアウト
データ上に最近接の任意の一対のホール開口群に属する
一対の補助開口の長手方向の辺または側部同士が近接対
向しないような配向でレイアウトすることによって、前
記ウエハ上に隣同士近接して前記第１のピッチよりも狭
い第２のピッチで配置された第２のホールパターン群に
対応する多数のホール開口群からなる第２のホール開口
分布領域をレイアウトする第２ホール開口分布領域レイ
アウト工程； （ハ）レイアウトが完了した前記第１のレイアウトデー
タまたはそれから作られた第１のマスク描画データに基
づいて前記第１の位相シフトマスクの前記主面上に前記
第１のホール開口分布領域を描画する第１ホール開口分
布領域描画工程； （ニ）レイアウトが完了した前記第２のレイアウトデー
タまたはそれから作られた第２のマスク描画データに基
づいて前記第２の位相シフトマスクの前記主面上に第２
のホール開口分布領域を描画する第２ホール開口分布領
域描画工程。
【００４３】（７）本発明の半導体集積回路装置の製造
のための位相シフトマスクの製造方法は、前記（６）の
位相シフトマスクの製造方法において、前記第１のホー
ル開口分布領域および前記第２のホール開口分布領域の
各ホール開口群は同一の配向でレイアウトされている。
【００４４】（８）本発明の半導体集積回路装置の製造
のための位相シフトマスクの製造方法は、前記（７）の
位相シフトマスクの製造方法において、前記第２のホー
ル開口分布領域の前記最近接の任意の一対のホール開口
群のそれぞれに属する一対の補助開口の中心を結ぶ線分
が正面で対向するように配向されている。
【００４５】（９）本発明の半導体集積回路装置の製造
のための位相シフトマスクの製造方法は、前記（８）の
位相シフトマスクの製造方法において、前記実開口は正
方形であり、前記補助開口群を構成する各補助開口は前
記実開口の各辺にその長手方向が沿うように配置された
長方形である。
【００４６】（１０）本発明の半導体集積回路装置の製
造のための位相シフトマスクの製造方法は、前記（９）
の位相シフトマスクの製造方法において、前記第１のホ
ールパターン群は前記ウエハ上で隣同士近接して配置さ
れている。
【００４７】（１１）本発明の半導体集積回路装置の製
造方法は、以下の工程を有する。
【００４８】（イ）一つの実開口とその周辺四方に近接
して設けられ、前記実開口に対して位相が反転した補助
開口群とからなるマスク主面上のホール開口群に対応す
る第１のホール用ユニットセルをコンピュータ処理によ
り第１の位相シフトマスクのための第１のレイアウトデ
ータ上にレイアウトすることによって、ウエハ上に第１
のピッチで配置された第１のホールパターン群に対応す
る多数のホール開口群からなる第１のホール開口分布領
域をレイアウトする第１ホール開口分布領域レイアウト
工程； （ロ）前記第１のホール用ユニットセルをコンピュータ
処理により前記第１の位相シフトマスクの前記第１のレ
イアウトデータ上に最近接の任意の一対のホール開口群
に属する一対の補助開口の長手方向の辺または側部同士
が近接対向しないような配向でレイアウトすることによ
って、前記ウエハ上に隣同士近接して前記第１のピッチ
よりも狭い第２のピッチで配置された第２のホールパタ
ーン群に対応する多数のホール開口群からなる第２のホ
ール開口分布領域をレイアウトする第２ホール開口分布
領域レイアウト工程； （ハ）レイアウトが完了した前記第１のレイアウトデー
タまたはそれから作られた第１のマスク描画データに基
づいて前記第１の位相シフトマスクの前記主面上に前記
第１および第２のホール開口分布領域を描画する第１ホ
ール開口分布領域描画工程； （ニ）完成した前記第１の位相シフトマスクを用いて、
縮小投影露光により前記第１および第２のホールパター
ン群を前記ウエハ上に転写する第１露光工程。
【００４９】（１２）本発明の半導体集積回路装置の製
造方法は、前記（１１）の半導体集積回路装置の製造方
法において、前記第１のホール開口分布領域および前記
第２のホール開口分布領域の各ホール開口群は同一の配
向でレイアウトされている。
【００５０】（１３）本発明の半導体集積回路装置の製
造方法は、前記（１２）の半導体集積回路装置の製造方
法において、前記特許請求の範囲第１２項の半導体集積
回路装置の製造方法において、前記第２のホール開口分
布領域の前記最近接の任意の一対のホール開口群のそれ
ぞれに属する一対の補助開口の中心を結ぶ線分が正面で
対向するように配向されている。
【００５１】（１４）本発明の半導体集積回路装置の製
造方法は、前記（１３）の半導体集積回路装置の製造方
法において、前記実開口は正方形であり、前記補助開口
群を構成する各補助開口は前記実開口の各辺にその長手
方向が沿うように配置された長方形である。
【００５２】（１５）本発明の半導体集積回路装置の製
造方法は、前記（１４）の半導体集積回路装置の製造方
法において、前記第１のホールパターン群は前記ウエハ
上で隣同士近接して配置されている。
【００５３】（１６）本発明の半導体集積回路装置の製
造方法は、以下の工程を有する。
【００５４】（イ）一つの実開口とその周辺四方に近接
して設けられ、前記実開口に対して位相が反転した補助
開口群とからなるマスク主面上のホール開口群に対応す
る第１のホール用ユニットセルをコンピュータ処理によ
り第１の位相シフトマスクのための第１のレイアウトデ
ータ上にレイアウトすることによって、ウエハ上に第１
のピッチで配置された第１のホールパターン群に対応す
る多数のホール開口群からなる第１のホール開口分布領
域をレイアウトする第１ホール開口分布領域レイアウト
工程； （ロ）前記第１のホール用ユニットセルをコンピュータ
処理により第２の位相シフトマスクの第２のレイアウト
データ上に最近接の任意の一対のホール開口群に属する
一対の補助開口の長手方向の辺または側部同士が近接対
向しないような配向でレイアウトすることによって、前
記ウエハ上に隣同士近接して前記第１のピッチよりも狭
い第２のピッチで配置された第２のホールパターン群に
対応する多数のホール開口群からなる第２のホール開口
分布領域をレイアウトする第２ホール開口分布領域レイ
アウト工程； （ハ）レイアウトが完了した前記第１のレイアウトデー
タまたはそれから作られた第１のマスク描画データに基
づいて前記第１の位相シフトマスクの前記主面上に第１
のホール開口分布領域を描画する第１ホール開口分布領
域描画工程； （ニ）レイアウトが完了した前記第２のレイアウトデー
タまたはそれから作られた第２のマスク描画データに基
づいて前記第２の位相シフトマスクの前記主面上に第２
のホール開口分布領域を描画する第２ホール開口分布領
域描画工程； （ホ）完成した前記第１の位相シフトマスクを用いて、
縮小投影露光により前記第１のホールパターン群を前記
ウエハ上に転写する第１露光工程； （ヘ）完成した前記第２の位相シフトマスクを用いて、
縮小投影露光により前記第２のホールパターン群を前記
ウエハ上に転写する第２露光工程。
【００５５】（１７）本発明の半導体集積回路装置の製
造方法は、前記（１６）の半導体集積回路装置の製造方
法において、前記第１のホール開口分布領域および前記
第２のホール開口分布領域の各ホール開口群は同一の配
向でレイアウトされている。
【００５６】（１８）本発明の半導体集積回路装置の製
造方法は、前記（１７）の半導体集積回路装置の製造方
法において、前記第２のホール開口分布領域の前記最近
接の任意の一対のホール開口群のそれぞれに属する一対
の補助開口の中心を結ぶ線分が正面で対向するように配
向されている。
【００５７】（１９）本発明の半導体集積回路装置の製
造方法は、前記（１８）の半導体集積回路装置の製造方
法において、前記実開口は正方形であり、前記補助開口
群を構成する各補助開口は前記実開口の各辺にその長手
方向が沿うように配置された長方形である。
【００５８】（２０）本発明の半導体集積回路装置の製
造方法は、前記（１９）の半導体集積回路装置の製造方
法において、前記第１のホールパターン群は前記ウエハ
上で隣同士近接して配置されている。
【００５９】その他の発明の概要を項に分けて簡単に記
載すれば以下のごとくである。すなわち、 １． 本発明の半導体集積回路装置の製造のための位相
シフトマスクの製造方法は、以下の工程を有する。
【００６０】（ａ）矩形の実開口およびその各辺に近接
して位置する補助開口によって構成される補助開口群の
ユニットセル化によってなり、パターンデータ作成装置
に入力されるレイアウトデータ上の必要とされる位置に
繰り返して配置されることが可能なホール用ユニットセ
ルを準備する工程； （ｂ）前記実開口および前記補助開口群のデータを前記
パターンデータ作成装置に入力して、前記実開口および
前記補助開口群のデータを有する実パターンデータを作
成する工程； （ｃ）前記ホール用ユニットセルのデータを前記パター
ンデータ作成装置に入力して、前記ホール用ユニットセ
ルのデータを有するレイアウトデータを作成する工程； （ｄ）シフタのデータを前記パターンデータ作成装置に
入力して、前記シフタのデータを有する位相シフトパタ
ーンデータを作成する工程； （ｅ）前記実パターンデータ上の前記実開口および前記
補助開口群のデータ、前記レイアウトデータ上の前記ホ
ール用ユニットセルのデータ、ならびに前記位相シフト
パターンデータ上の前記シフタのデータに基づいて、電
子線露光装置に入力される前記実開口および前記補助開
口群のマスク描画データ、前記ホール用ユニットセルの
マスク描画データ、ならびに前記シフタのマスク描画デ
ータをそれぞれ作成する工程； （ｆ）前記実開口および前記補助開口群のマスク描画デ
ータならびに前記ホール用ユニットセルのマスク描画デ
ータに基づいて、マスク基板上にホール開口群を形成
し、前記シフタのマスク描画データに基づいて、前記マ
スク基板上にシフタ群を形成する工程。
【００６１】２． 本発明の半導体集積回路装置の製造
のための位相シフトマスクの製造方法は、前記１．の位
相シフトマスクの製造方法において、前記ホール用ユニ
ットセルはパターンデータ作成装置に入力される各製造
工程に対応した各々のレイアウトデータ上で共通化して
使用される。
【００６２】３． 本発明の半導体集積回路装置の製造
のための位相シフトマスクの製造方法は、前記２．の位
相シフトマスクの製造方法において、隣接する前記実開
口の配置方向に対して前記実開口の各辺がほぼ４５度の
角度をなすように前記実開口は配置されている。
【００６３】４． 本発明の半導体集積回路装置の製造
のための位相シフトマスクの製造方法は、前記３．の位
相シフトマスクの製造方法において、前記補助開口の形
状は多角形である。
【００６４】５． 本発明の半導体集積回路装置の製造
のための位相シフトマスクの製造方法は、前記４．の位
相シフトマスクの製造方法において、前記補助開口は前
記実開口の各辺に接して配置されている。
【００６５】６． 本発明の半導体集積回路装置の製造
のための位相シフトマスクの製造方法は、以下の工程を
有する。
【００６６】（ａ）矩形の実開口およびマスク基板上に
転写されないように前記実開口の各辺に近接して配置さ
れた補助開口によって構成される補助開口群のユニット
セル化によってなり、パターンデータ作成装置に入力さ
れる各製造工程に対応した各々のレイアウトデータ上で
共通化して使用されることおよび前記レイアウトデータ
上の必要とされる位置に繰り返して配置されることが可
能なホール用ユニットセルを準備する工程； （ｂ）前記実開口および前記補助開口群のデータを前記
パターンデータ作成装置に入力して、前記実開口および
前記補助開口群のデータを有する実パターンデータを作
成する工程； （ｃ）前記ホール用ユニットセルのデータを前記パター
ンデータ作成装置に入力して、前記ホール用ユニットセ
ルのデータを有するレイアウトデータを作成する工程； （ｄ）シフタのデータを前記パターンデータ作成装置に
入力して、前記シフタのデータを有する位相シフトパタ
ーンデータを作成する工程； （ｅ）前記実パターンデータ上の前記実開口および前記
補助開口群のデータ、前記レイアウトデータ上の前記ホ
ール用ユニットセルのデータ、ならびに前記位相シフト
パターンデータ上の前記シフタのデータに基づいて、電
子線露光装置に入力される前記実開口および前記補助開
口群のマスク描画データ、前記ホール用ユニットセルの
マスク描画データ、ならびに前記シフタのマスク描画デ
ータをそれぞれ作成する工程； （ｆ）前記実開口および前記補助開口群のマスク描画デ
ータならびに前記ホール用ユニットセルのマスク描画デ
ータに基づいて、マスク基板上にホール開口群を形成
し、前記シフタのマスク描画データに基づいて、前記マ
スク基板上にシフタ群を形成する工程。
【００６７】７． 本発明の半導体集積回路装置の製造
のための位相シフトマスクの製造方法は、以下の工程を
有する。
【００６８】（ａ）隣接する実開口の配置方向に対して
前記実開口の各辺がほぼ４５度の角度をなすように配置
された矩形の前記実開口およびその各辺に近接して位置
する補助開口によって構成される補助開口群のユニット
セル化によってなり、パターンデータ作成装置に入力さ
れる各製造工程に対応した各々のレイアウトデータ上で
共通化して使用されることおよび前記レイアウトデータ
上の必要とされる位置に繰り返して配置されることが可
能なホール用ユニットセルを準備する工程； （ｂ）サイズの異なる数種類の前記実開口および前記補
助開口群、サイズの異なる数種類の前記実開口および前
記補助開口群のユニットセル化によってなるサイズの異
なる数種類の前記ホール用ユニットセル、ならびにサイ
ズの異なる数種類のシフタを準備する工程； （ｃ）数種類の前記実開口および前記補助開口群から所
望する実開口および補助開口群を選択し、選択された実
開口および補助開口群のデータを前記パターンデータ作
成装置に入力して、前記選択された実開口および補助開
口群のデータを有する実パターンデータを作成する工
程； （ｄ）数種類の前記ホール用ユニットセルから所望する
ホール用ユニットセルを選択し、選択されたホール用ユ
ニットセルのデータを前記パターンデータ作成装置に入
力して、前記選択されたホール用ユニットセルのデータ
を有するレイアウトデータを作成する工程； （ｅ）数種類の前記シフタから所望するシフタを選択
し、選択されたシフタのデータを前記パターンデータ作
成装置に入力して、前記選択されたシフタのデータを有
する位相シフトパターンデータを作成する工程； （ｆ）前記実パターンデータ上の前記選択された実開口
および補助開口群のデータ、前記レイアウトデータ上の
前記選択されたホール用ユニットセルのデータ、ならび
に前記位相シフトパターンデータ上の前記選択されたシ
フタのデータに基づいて、電子線露光装置に入力される
前記選択された実開口および補助開口群のマスク描画デ
ータ、前記選択されたホール用ユニットセルのマスク描
画データ、ならびに前記選択されたシフタのマスク描画
データをそれぞれ作成する工程； （ｇ）前記選択された実開口および補助開口群のマスク
描画データならびに前記選択されたホール用ユニットセ
ルのマスク描画データに基づいて、マスク基板上にホー
ル開口群を形成し、前記選択されたシフタのマスク描画
データに基づいて、前記マスク基板上にシフタ群を形成
する工程。
【００６９】８． 本発明の半導体集積回路装置の製造
のための位相シフトマスクの製造方法は、前記７．の位
相シフトマスクの製造方法において、前記補助開口の形
状は多角形である。
【００７０】９． 本発明の半導体集積回路装置の製造
のための位相シフトマスクの製造方法は、前記８．の位
相シフトマスクの製造方法において、前記補助開口は前
記実開口の各辺に接して配置されている。
【００７１】１０． 本発明の半導体集積回路装置の製
造のための位相シフトマスクの製造方法は、以下の工程
を有する。
【００７２】（ａ）矩形の実開口およびマスク基板上に
転写されないように前記実開口の各辺に近接して配置さ
れた補助開口によって構成される補助開口群のユニット
セル化によってなり、パターンデータ作成装置に入力さ
れる各製造工程に対応した各々のレイアウトデータ上で
共通化して使用されることおよび前記レイアウトデータ
上の必要とされる位置に繰り返して配置されることが可
能なホール用ユニットセルを準備する工程； （ｂ）サイズの異なる数種類の前記実開口および前記補
助開口群、サイズの異なる数種類の前記実開口および前
記補助開口群のユニットセル化によってなるサイズの異
なる数種類の前記ホール用ユニットセル、ならびにサイ
ズの異なる数種類のシフタを準備する工程； （ｃ）数種類の前記実開口および前記補助開口群から所
望する実開口および補助開口群を選択し、選択された実
開口および補助開口群のデータを前記パターンデータ作
成装置に入力して、前記選択された実開口および補助開
口群のデータを有する実パターンデータを作成する工
程； （ｄ）数種類の前記ホール用ユニットセルから所望する
ホール用ユニットセルを選択し、選択されたホール用ユ
ニットセルのデータを前記パターンデータ作成装置に入
力して、前記選択されたホール用ユニットセルのデータ
を有するレイアウトデータを作成する工程； （ｅ）数種類の前記シフタから所望するシフタを選択
し、選択されたシフタのデータを前記パターンデータ作
成装置に入力して、前記選択されたシフタのデータを有
する位相シフトパターンデータを作成する工程； （ｆ）前記実パターンデータ上の前記選択された実開口
および補助開口群のデータ、前記レイアウトデータ上の
前記選択されたホール用ユニットセルのデータ、ならび
に前記位相シフトパターンデータ上の前記選択されたシ
フタのデータに基づいて、電子線露光装置に入力される
前記選択された実開口および補助開口群のマスク描画デ
ータ、前記選択されたホール用ユニットセルのマスク描
画データ、ならびに前記選択されたシフタのマスク描画
データをそれぞれ作成する工程； （ｇ）前記選択された実開口および補助開口群のマスク
描画データならびに前記選択されたホール用ユニットセ
ルのマスク描画データに基づいて、マスク基板上にホー
ル開口群を形成し、前記選択されたシフタのマスク描画
データに基づいて、前記マスク基板上にシフタ群を形成
する工程。
【００７３】１１． 本発明の半導体集積回路装置の製
造方法は、以下の工程を有する。
【００７４】（ａ）矩形の実開口およびその各辺に近接
して位置する補助開口によって構成される補助開口群の
ユニットセル化によってなり、パターンデータ作成装置
に入力されるレイアウトデータ上の必要とされる位置に
繰り返して配置されることが可能なホール用ユニットセ
ルを準備する工程； （ｂ）前記実開口および前記補助開口群のデータを前記
パターンデータ作成装置に入力して、前記実開口および
前記補助開口群のデータを有する実パターンデータを作
成する工程； （ｃ）前記ホール用ユニットセルのデータを前記パター
ンデータ作成装置に入力して、前記ホール用ユニットセ
ルのデータを有するレイアウトデータを作成する工程； （ｄ）シフタのデータを前記パターンデータ作成装置に
入力して、前記シフタのデータを有する位相シフトパタ
ーンデータを作成する工程； （ｅ）前記実パターンデータ上の前記実開口および前記
補助開口群のデータ、前記レイアウトデータ上の前記ホ
ール用ユニットセルのデータ、ならびに前記位相シフト
パターンデータ上の前記シフタのデータに基づいて、電
子線露光装置に入力される前記実開口および前記補助開
口群のマスク描画データ、前記ホール用ユニットセルの
マスク描画データ、ならびに前記シフタのマスク描画デ
ータをそれぞれ作成する工程； （ｆ）前記実開口および前記補助開口群のマスク描画デ
ータならびに前記ホール用ユニットセルのマスク描画デ
ータに基づいて、マスク基板上にホール開口群を形成
し、前記シフタのマスク描画データに基づいて、前記マ
スク基板上にシフタ群を形成する工程； （ｇ）前記ホール開口群および前記シフタ群を有する位
相シフトマスクを用いて半導体基板の表面上のレジスト
膜に対して所定のホールパターン群を転写する工程。
【００７５】１２． 本発明の半導体集積回路装置の製
造方法は、前記１１．の半導体集積回路装置の製造方法
において、前記ホール用ユニットセルは前記パターンデ
ータ作成装置に入力される各製造工程に対応した各々の
レイアウトデータ上で共通化して使用される。
【００７６】１３． 本発明の半導体集積回路装置の製
造方法は、前記１２．の半導体集積回路装置の製造方法
において、隣接する前記実開口の配置方向に対して前記
実開口の各辺がほぼ４５度の角度をなすように前記実開
口は配置されている。
【００７７】１４． 本発明の半導体集積回路装置の製
造方法は、前記１３．の半導体集積回路装置の製造方法
において、前記補助開口の形状は多角形である。
【００７８】１５． 本発明の半導体集積回路装置の製
造方法は、前記１４．の半導体集積回路装置の製造方法
において、前記補助開口は前記実開口の各辺に接して配
置されている。
【００７９】１６． 本発明の半導体集積回路装置の製
造方法は、以下の工程を有する。
【００８０】（ａ）矩形の実開口およびマスク基板上に
転写されないように前記実開口の各辺に近接して配置さ
れた補助開口によって構成される補助開口群のユニット
セル化によってなり、パターンデータ作成装置に入力さ
れる各製造工程に対応した各々のレイアウトデータ上で
共通化して使用されることおよび前記レイアウトデータ
上の必要とされる位置に繰り返して配置されることが可
能なホール用ユニットセルを準備する工程； （ｂ）前記実開口および前記補助開口群のデータを前記
パターンデータ作成装置に入力して、前記実開口および
前記補助開口群のデータを有する実パターンデータを作
成する工程； （ｃ）前記ホール用ユニットセルのデータを前記パター
ンデータ作成装置に入力して、前記ホール用ユニットセ
ルのデータを有するレイアウトデータを作成する工程； （ｄ）シフタのデータを前記パターンデータ作成装置に
入力して、前記シフタのデータを有する位相シフトパタ
ーンデータを作成する工程； （ｅ）前記実パターンデータ上の前記実開口および前記
補助開口群のデータ、前記レイアウトデータ上の前記ホ
ール用ユニットセルのデータ、ならびに前記位相シフト
パターンデータ上の前記シフタのデータに基づいて、電
子線露光装置に入力される前記実開口および前記補助開
口群のマスク描画データ、前記ホール用ユニットセルの
マスク描画データ、ならびに前記シフタのマスク描画デ
ータをそれぞれ作成する工程； （ｆ）前記実開口および前記補助開口群のマスク描画デ
ータならびに前記ホール用ユニットセルのマスク描画デ
ータに基づいて、マスク基板上にホール開口群を形成
し、前記シフタのマスク描画データに基づいて、前記マ
スク基板上にシフタ群を形成する工程； （ｇ）前記ホール開口群および前記シフタ群を有する位
相シフトマスクを用いて半導体基板の表面上のレジスト
膜に対して所定のホールパターン群を転写する工程。
【００８１】１７． 本発明の半導体集積回路装置の製
造方法は、以下の工程を有する。
【００８２】（ａ）隣接する実開口の配置方向に対して
前記実開口の各辺がほぼ４５度の角度をなすように配置
された矩形の前記実開口およびその各辺に近接して位置
する補助開口によって構成される補助開口群のユニット
セル化によってなり、パターンデータ作成装置に入力さ
れる各製造工程に対応した各々のレイアウトデータ上で
共通化して使用されることおよび前記レイアウトデータ
上の必要とされる位置に繰り返して配置されることが可
能なホール用ユニットセルを準備する工程； （ｂ）サイズの異なる数種類の前記実開口および前記補
助開口群、サイズの異なる数種類の前記実開口および前
記補助開口群のユニットセル化によってなるサイズの異
なる数種類の前記ホール用ユニットセル、ならびにサイ
ズの異なる数種類のシフタを準備する工程； （ｃ）数種類の前記実開口および前記補助開口群から所
望する実開口および補助開口群を選択し、選択された実
開口および補助開口群のデータを前記パターンデータ作
成装置に入力して、前記選択された実開口および補助開
口群のデータを有する実パターンデータを作成する工
程； （ｄ）数種類の前記ホール用ユニットセルから所望する
ホール用ユニットセルを選択し、選択されたホール用ユ
ニットセルのデータを前記パターンデータ作成装置に入
力して、前記選択されたホール用ユニットセルのデータ
を有するレイアウトデータを作成する工程； （ｅ）数種類の前記シフタから所望するシフタを選択
し、選択されたシフタのデータを前記パターンデータ作
成装置に入力して、前記選択されたシフタのデータを有
する位相シフトパターンデータを作成する工程； （ｆ）前記実パターンデータ上の前記選択された実開口
および補助開口群のデータ、前記レイアウトデータ上の
前記選択されたホール用ユニットセルのデータ、ならび
に前記位相シフトパターンデータ上の前記選択されたシ
フタのデータに基づいて、電子線露光装置に入力される
前記選択された実開口および補助開口群のマスク描画デ
ータ、前記選択されたホール用ユニットセルのマスク描
画データ、ならびに前記選択されたシフタのマスク描画
データをそれぞれ作成する工程； （ｇ）前記選択された実開口および補助開口群のマスク
描画データならびに前記選択されたホール用ユニットセ
ルのマスク描画データに基づいて、マスク基板上にホー
ル開口群を形成し、前記選択されたシフタのマスク描画
データに基づいて、前記マスク基板上にシフタ群を形成
する工程； （ｈ）前記ホール開口群および前記シフタ群を有する位
相シフトマスクを用いて半導体基板の表面上のレジスト
膜に対して所定のホールパターン群を転写する工程。
【００８３】１８． 本発明の半導体集積回路装置の製
造方法は、前記１７．の半導体集積回路装置の製造方法
において、前記補助開口の形状は多角形である。
【００８４】１９． 本発明の半導体集積回路装置の製
造方法は、前記１８．の半導体集積回路装置の製造方法
において、前記補助開口は前記実開口の各辺に接して配
置されている。
【００８５】２０． 本発明の半導体集積回路装置の製
造方法は、以下の工程を有する。
【００８６】（ａ）矩形の実開口およびマスク基板上に
転写されないように前記実開口の各辺に近接して配置さ
れた補助開口によって構成される補助開口群のユニット
セル化によってなり、パターンデータ作成装置に入力さ
れる各製造工程に対応した各々のレイアウトデータ上で
共通化して使用されることおよび前記レイアウトデータ
上の必要とされる位置に繰り返して配置されることが可
能なホール用ユニットセルを準備する工程； （ｂ）サイズの異なる数種類の前記実開口および前記補
助開口群、サイズの異なる数種類の前記実開口および前
記補助開口群のユニットセル化によってなるサイズの異
なる数種類の前記ホール用ユニットセル、ならびにサイ
ズの異なる数種類のシフタを準備する工程； （ｃ）数種類の前記実開口および前記補助開口群から所
望する実開口および補助開口群を選択し、選択された実
開口および補助開口群のデータを前記パターンデータ作
成装置に入力して、前記選択された実開口および補助開
口群のデータを有する実パターンデータを作成する工
程； （ｄ）数種類の前記ホール用ユニットセルから所望する
ホール用ユニットセルを選択し、選択されたホール用ユ
ニットセルのデータを前記パターンデータ作成装置に入
力して、前記選択されたホール用ユニットセルのデータ
を有するレイアウトデータを作成する工程； （ｅ）数種類の前記シフタから所望するシフタを選択
し、選択されたシフタのデータを前記パターンデータ作
成装置に入力して、前記選択されたシフタのデータを有
する位相シフトパターンデータを作成する工程； （ｆ）前記実パターンデータ上の前記選択された実開口
および補助開口群のデータ、前記レイアウトデータ上の
前記選択されたホール用ユニットセルのデータ、ならび
に前記位相シフトパターンデータ上の前記選択されたシ
フタのデータに基づいて、電子線露光装置に入力される
前記選択された実開口および補助開口群のマスク描画デ
ータ、前記選択されたホール用ユニットセルのマスク描
画データ、ならびに前記選択されたシフタのマスク描画
データをそれぞれ作成する工程； （ｇ）前記選択された実開口および補助開口群のマスク
描画データならびに前記選択されたホール用ユニットセ
ルのマスク描画データに基づいて、マスク基板上にホー
ル開口群を形成し、前記選択されたシフタのマスク描画
データに基づいて、前記マスク基板上にシフタ群を形成
する工程； （ｈ）前記ホール開口群および前記シフタ群を有する位
相シフトマスクを用いて半導体基板の表面上のレジスト
膜に対して所定のホールパターン群を転写する工程。
【００８７】前記した手段によれば、実開口とその周辺
四方に近接して設けられる補助開口群をユニットセル化
してなるホール用ユニットセルを用いて、位相シフトマ
スクのレイアウトデータおよびマスク描画データを作成
することにより、位相シフトマスクの設計時間およびデ
ータ処理時間を短縮することが可能となる。
【００８８】さらに、実開口とその周辺四方に設けられ
る補助開口群の配置および形状の多様化によりホール用
ユニットセルの平面的な大きさを縮小して、ホール開口
群の配置間隔の狭い位相シフトマスクを作成することに
より、ウエハ上に設けられたレジスト膜に配置間隔の狭
いホールパターンを形成することが可能となる。
【００８９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００９０】なお、実施の形態を説明するための全図に
おいて同一機能を有するものは同一の符号を付し、その
繰り返しの説明は省略する。
【００９１】また、以下の実施の形態では、現時点で最
良と思える公的な代表例を具体的に記載するが、各実施
の形態を構成する発明の要素は本願に含まれる多数の発
明においてそのように特定した場合を除き必須のものと
は限らない。また、以下での幾何学的表現はマクロに見
た形状を言うのであって、ミクロな形状を問題とするも
のではない。したがって、「正方形」は数学的に厳密な
もの以外にそれに近い長方形、菱形、平行四辺形、台
形、四辺形等を含むものとする。同様に「同一」、「近
接」、「対向」等の属性を記述したときは逐一表記しな
いが、実質的にその属性を有するものも含むものとす
る。また、上記各要素の数についてはそのように特定し
た場合を除き必要に応じてそれよりも少なくてもよいし
それよりも多くてもよい。
【００９２】さらに、「ホール」とはコンタクトホー
ル、スルーホール、ビアホール等の露光の解像限界に近
い穴状のパターンを指し、紫外線露光で水銀ランプのｉ
線（0.３６５μｍ）を例にとれば、露光光の波長の５０
％から１５０％前後のサイズである縦横が0.１８μｍか
ら0.５５μｍ程度の寸法の正方形のパターンを言う。な
お、ホールの実開口の形状は、円またはそれに近い多角
形であってもよい。さらに、補助開口も通常使用される
正方形に近い長方形以外に、正方形、三角形、円、楕
円、多角形またはそれらの集合体であってもよい。
【００９３】また、マスク上または半導体ウエハ上にお
ける、開口、パターン等についての「近接」とは、位相
シフト技術においては自明なことであるが、問題とする
二つの対象がマスクや露光装置等に特別な対策を施さな
ければ相互の存在が相互の転写または投影特性に影響を
与えることがある程度に近い位置にあることを言う。
【００９４】さらに、「実開口」とは、マスク上の遮蔽
膜中の開口であって、半導体ウエハ上に転写されるよう
な比較的大きなサイズの開口を言い、「補助開口」と
は、マスク上の遮蔽膜中の開口であって、それ単独では
半導体ウエハ上に転写されないような比較的小さなサイ
ズの開口を言う。
【００９５】さらに、「位相シフトマスク」とは、一般
に、一枚または二枚の合成石英ガラスから構成されるマ
スク基板の主面上にシフタが設けられた開口とシフタが
設けられていない開口を形成し、コヒーレントまたは部
分的にコヒーレントな単色の紫外光を用いて、半導体基
板上のレジスト膜に縮小投影するものを指す。
【００９６】（実施の形態１）本発明の一実施の形態で
ある位相シフトマスクおよびその製造技術、ならびにこ
の位相シフトマスクを用いた露光技術を図８〜図２３を
用いて説明する。
【００９７】まず、位相シフトマスクのマスクパターン
のデータ作成技術について説明する。図８は、本実施の
形態１の位相シフトマスクのマスクパターンのデータの
作成および検証に用いるパターンデータ作成装置を示
す。
【００９８】パターンデータ作成装置１７は、ワークス
テーションシステム１８と大形計算機システム２０とを
有しており、ワークステーションシステム１８と大形計
算機システム２０とは、データ伝送用のケーブル２２を
通じて電気的に接続されている。
【００９９】ワークステーションシステム１８は、入力
装置１９ａと、ワークステーション本体１９ｂと、ディ
スプレイ１９ｃと、ワークステーション用の外部記憶装
置１９ｄとを有している。
【０１００】入力装置１９ａは、例えばキーボードやマ
ウス等、ワークステーション本体１９ｂに対して所定の
情報を入力するための装置である。ワークステーション
本体１９ｂは、入力装置１９ａから入力された情報に基
づいて、マスクパターンの作成および検証に関する所定
の情報処理を行う装置である。ディスプレイ１９ｃは、
作成中および検証中等のマスクパターン等を表示するた
めの出力装置である。なお、ワークステーション本体１
９ｂには、ディスプレイ１９ｃの他に、プリンタやプロ
ッタ等のような他の出力装置も電気的に接続されてい
る。
【０１０１】大形計算機システム２０は、大形計算機本
体２１ａと、大形計算機用の外部記憶装置２１ｂとを有
しており、外部記憶装置２１ｂには、検証中のマスクパ
ターンデータおよび検証後の完成された正しいマスクパ
ターンデータが格納されている。
【０１０２】次に、上記パターンデータ作成装置１７を
用いたマスクパターンのデータ作成技術およびマスクパ
ターンの配置方法について、図９〜図１１を用いて説明
する。図９に本発明の一実施の形態である位相シフトマ
スクのパターンデータの作成方法を説明するフロー図を
示す。
【０１０３】なお、以下の説明では、前記図１に示した
位相シフトマスクＳＭ1 を形成する場合を例とし、この
位相シフトマスクＳＭ1 上に一つの正方形の実開口、こ
の実開口の各辺に沿って配置される四つの長方形の補助
開口、および実開口上に配置されるシフタを形成する。
【０１０４】まず、一つの実開口および四つの補助開口
を一つの図形として処理した第１のホール用ユニットセ
ルを準備し、次いで、一つの実開口と四つの補助開口の
配置およびサイズに関するデータを実パターンデータ上
に格納する（工程１００）。
【０１０５】図１０に、一つの実開口２３、四つの補助
開口２４ａ1 〜２４ａ4 、および一つの実開口２３と四
つの補助開口２４ａ1 〜２４ａ4 のユニットセル化によ
ってなる一つの第１のホール用ユニットセル２５を示
す。図中には、実開口２３と、補助開口２４ａ1 〜２４
ａ4 と、第１のホール用ユニットセル２５とを重ね合わ
せた図も示す。
【０１０６】なお、位相シフトマスクに形成される隣接
する補助開口によって不要なパターンが半導体基板上の
レジスト膜へ転写するのを防ぐために、第１のホール用
ユニットセルには不要なパターンの転写を防ぐために必
要とされる隣接する補助開口間の最小距離ｅ’が含まれ
ている。
【０１０７】次に、第１のホール用ユニットセルを第１
のレイアウトデータ上にレイアウトし、シフタを位相シ
フトパターンデータ上にレイアウトすることによって、
第１のホール用ユニットセルのデータを第１のレイアウ
トデータ上に格納し、シフタのデータを位相シフトパタ
ーンデータ上に格納する（工程１０１）。
【０１０８】なお、第１のレイアウトデータ上の第１の
ホール用ユニットセルのデータおよび位相シフトパター
ンデータ上のシフタのデータは、個々独立して処理可能
になっているとともに、合成可能にもなっている。そし
て、その合成パターン等は、ディスプレイ等に表示さ
れ、目視可能になっている。
【０１０９】図１１に示すように、第１のレイアウトデ
ータ上には同一の配向で第１のピッチで配置された第１
のホール用ユニットセル２６ｃ1 〜２６ｃ3 と、上記第
１のピッチよりも狭い第２のピッチで配置された第１の
ホール用ユニットセル２７ｃ1 〜２７ｃ3 がレイアウト
されている。
【０１１０】すなわち、第１のホール用ユニットセル２
６ｃ1 〜２６ｃ3 の配置によって、第１のピッチで配置
された実開口と補助開口群からなるホール開口群を有す
る第１のホール開口分布領域が第１のレイアウトデータ
上にレイアウトされ、上記第１のホール用ユニットセル
２７ｃ1 〜２７ｃ3 の配置によって、第２のピッチで配
置された実開口と補助開口群からなるホール開口群を有
する第２のホール開口分布領域が第１のレイアウトデー
タ上にレイアウトされていることになる。
【０１１１】なお、図１１では、第２のホール開口分布
領域のホール開口群は、第１のホール開口分布領域のホ
ール開口群と隣同士最も接近して配置されている。図に
は、実開口２８ｔ1 〜２８ｔ6 および補助開口２９ａ1
〜２９ａ24が配置された従来のレイアウトデータも示
す。
【０１１２】次に、第１のレイアウトデータ上の第１の
ホール用ユニットセルのデータおよび位相シフトパター
ンデータ上のシフタのデータに対して、幾何学的ルール
および電気的ルール等が満足されているか否かを検図す
る（工程１０２）。
【０１１３】そして、それが満足されていない場合は、
満足されるまで、第１のホール用ユニットセルのデータ
およびシフタのデータの修正および検図を繰り返す。
【０１１４】作成されたマスクパターンのデータを検証
し、正しいマスクパターンのデータが完成すると、第１
のホール用ユニットセルのデータに基づいて第１のホー
ル用ユニットセルのマスク描画データを作成し、シフタ
のデータに基づいてシフタのマスク描画データを作成す
る（工程１０３）。次いで、第１のホール用ユニットセ
ルのマスク描画データに実開口および補助開口群のマス
ク描画データを置き換えて、ホール開口群からなる第１
のホール開口分布領域および第２のホール開口分布領域
のマスク描画データを作成し、このマスク描画データに
基づいて位相シフトマスク上に第１のホール開口群およ
び第２のホール開口群を形成する。さらに、シフタのマ
スク描画データに基づいて位相シフトマスク上にシフタ
群を形成する（工程１０４）。これにより位相シフトマ
スクＳＭ1 が完成する（工程１０５）。
【０１１５】ここで、マスク描画データとは、マスク基
板上に実開口、補助開口群またはシフタを形成するため
に用いる電子線露光装置で用いるパターン描画用のデー
タである。
【０１１６】また、上記第１のホール用ユニットセル
は、各製造工程に対応した各々のデータ上で共通化して
用いることも可能である。
【０１１７】例えば、図１２に示すように、同一の配向
で第１のピッチで配置された第１のホール用ユニットセ
ル２６ｃ1 〜２６ｃ3 は、第１の位相シフトマスクのた
めの第１のレイアウトデータ上にレイアウトされ、第１
のピッチよりも狭い第２のピッチで配置された第１のホ
ール用ユニットセル２７ｃ1 〜２７ｃ3 は、第２の位相
シフトマスクのための第２のレイアウトデータ上にレイ
アウトされている。
【０１１８】すなわち、上記第１のホール用ユニットセ
ル２６ｃ1 〜２６ｃ3 の配置によって、第１のピッチで
配置された実開口と補助開口群からなるホール開口群を
有する第１のホール開口分布領域が第１の位相シフトマ
スクのための第１のレイアウトデータ上にレイアウトさ
れ、上記第１のホール用ユニットセル２７ｃ1 〜２７ｃ
3 の配置によって、第２のピッチで配置された実開口と
補助開口群からなるホール開口群を有する第２のホール
開口分布領域が第２の位相シフトマスクのための第２の
レイアウトデータ上にレイアウトされている。
【０１１９】検図を行った後は、第１のホール用ユニッ
トセルのデータに基づいて第１のホール用ユニットセル
のマスク描画データを作成する。その後、第１のホール
用ユニットセルのマスク描画データに実開口および補助
開口群のマスク描画データを置き換えて、ホール開口群
からなる第１のホール開口分布領域のマスク描画データ
を作成し、このマスク描画データに基づいて第１の位相
シフトマスク上に第１のホール開口群を形成する。同様
にして、ホール開口群からなる第２のホール開口分布領
域のマスク描画データを作成し、このマスク描画データ
に基づいて第２の位相シフトマスク上に第２のホール開
口群を形成する。
【０１２０】また、配置または大きさ等の異なる実開口
および補助開口群をユニットセル化してなる数種のホー
ル用ユニットセルを準備しておき、この数種のホール用
ユニットセルを各製造工程に対応した各々のデータ上で
共通化し、配置することも可能である。
【０１２１】例えば、図１３に示すように、同一の配向
で第１のピッチで配置された第１のホール用ユニットセ
ル３０ｃ1 〜３０ｃ3 は、第１の位相シフトマスクのた
めの第１のレイアウトデータ上にレイアウトされ、上記
第１のホール用ユニットセル３０ｃ1 〜３０ｃ3 よりも
小さいサイズの第２のホール用ユニットセル３１ｃ1〜
３１ｃ3 は、第２の位相シフトマスクのための第２のレ
イアウトデータ上にレイアウトされ、さらに、上記第２
のホール用ユニットセル３１ｃ1 〜３１ｃ3 よりも小さ
いサイズの第３のホール用ユニットセル３２ｃ1 〜３２
ｃ5 は、第３の位相シフトマスクのための第３のレイア
ウトデータ上にレイアウトされている。
【０１２２】すなわち、上記第１のホール用ユニットセ
ル３０ｃ1 〜３０ｃ3 の配置によって、第１のピッチで
配置された実開口と補助開口群からなるホール開口群を
有する第１のホール開口分布領域が第１の位相シフトマ
スクのための第１のレイアウトデータ上にレイアウトさ
れ、上記第２のホール用ユニットセル３１ｃ1 〜３１ｃ
3 の配置によって、第２のピッチで配置された実開口と
補助開口群からなるホール開口群を有する第２のホール
開口分布領域が第２の位相シフトマスクのための第２の
レイアウトデータ上にレイアウトされ、上記第３のホー
ル用ユニットセル３２ｃ1 〜３２ｃ5 の配置によって、
第３のピッチで配置された実開口と補助開口群からなる
ホール開口群を有する第３のホール開口分布領域が第３
の位相シフトマスクのための第３のレイアウトデータ上
にレイアウトされている。
【０１２３】検図を行った後には、第１、第２および第
３のホール用ユニットセルのデータに基づいて第１、第
２および第３のホール用ユニットセルのマスク描画デー
タをそれぞれ作成する。その後、第１のホール用ユニッ
トセルのマスク描画データに実開口および補助開口群の
マスク描画データを置き換えて、ホール開口群からなる
第１のホール開口分布領域のマスク描画データを作成
し、このマスク描画データに基づいて第１の位相シフト
マスク上に第１のホール開口群を形成する。同様にし
て、ホール開口群からなる第２のホール開口分布領域の
マスク描画データに基づいて第２の位相シフトマスク上
に第２のホール開口群を形成し、ホール開口群からなる
第３のホール開口分布領域のマスク描画データに基づい
て第３の位相シフトマスク上に第３のホール開口群を形
成する。
【０１２４】次に、前記マスクパターンのデータを用い
て作成される本実施の形態１の位相シフトマスクについ
て説明する。図１４に、位相シフトマスクＳＭ3 の要部
断面図を示す。同図において、３３は合成石英ガラス等
からなるマスク基板、３４ａ〜３４ｄはクロム（Ｃｒ）
等からなる遮蔽膜、３５ａおよび３５ｂはシフタ、３６
はマスク基板露出部または非シフト光透過部である。な
お、基板露出部といっても、必ずしも石英ガラス基板そ
のものが露出しているとは限らず、上記基板そのものが
基板本体となる石英ガラス基板とその表面に形成された
薄い透明膜とから構成されていても良い。
【０１２５】上記シフタ３５ａ，３５ｂは、透明材質の
屈折率と透過光の波長によって決まる透明材質の厚さ
（シフタ開口中央部での厚さ）を指定したものであり、
ＳＯＧ（Spin On Glass)、酸化インジューム（Ｉｎ
ＯX ) 等からなる透明な薄膜である。
【０１２６】次に、上記位相シフトマスクＳＭ3 の作成
方法を図１５の工程２００〜工程２１９に沿って説明す
る。
【０１２７】まず、合成石英ガラス板の表面を研磨、洗
浄して図１４に示したマスク基板３３を作成した後（工
程２００）、その主面上の全面に、例えば0.０５〜0.３
μｍ程度のクロム（Ｃｒ）からなる金属遮光膜をスパッ
タリング法等によって堆積する（工程２０１）。
【０１２８】続いて、その金属遮光膜上の全面に、例え
ば膜厚0.１〜0.８μｍの感電子レジスト膜をスピンコー
ト法等によって塗布した後（工程２０２）、そのレジス
ト膜を、例えば電子線露光装置による直接描画法によっ
て露光し、金属遮光膜上の感電子レジスト膜に所望のホ
ール開口群のパターンを転写する（工程２０３）。
【０１２９】この電子線直接描画処理に際しては、上記
マスクパターンのデータ作成方法によって作成され、か
つ、パターンデータ作成装置１７の検証後、外部記憶装
置２１ｂに格納された正しいマスクパターンデータのう
ちの実開口、補助開口群およびホール用ユニットセルの
データに基づいて作成されたマスク描画データに従っ
て、電子線をマスク基板３３の指定位置に照射し、上記
感電子レジスト膜上に所定形状のホール開口群のパター
ンを転写する。
【０１３０】その後、上記感電子レジスト膜がポジ型の
場合は、露光部分を所定の現像液によって除去した後
（工程２０４）、残された感電子レジスト膜をエッチン
グマスクとして上記金属遮光膜をウエットエッチング法
等によってエッチングし、所定形状のホール開口群をマ
スク基板３３上に形成する（工程２０５）。
【０１３１】一方、上記感電子レジスト膜がネガ型の場
合は、未露光部分を所定の現像液によって除去した後
（工程２０４）、残された感電子レジスト膜をエッチン
グマスクとして上記金属遮光膜をウエットエッチング法
等によってエッチングし、所定形状のホール開口群をマ
スク基板３３上に形成する（工程２０５）。
【０１３２】次いで、レジスト膜除去工程２０６、金属
遮光膜欠け修正工程２０７、金属遮光膜残り修正工程２
０８およびマスク洗浄工程２０９を経た後、マスク基板
３３上に透過光の位相をシフトさせる、例えばＳＯＧ等
からなる位相シフト膜をスピンコート法等によって堆積
する（工程２１０）。
【０１３３】ここで、ＳＯＧは、上記マスク基板３３上
に塗布した後、高温ベークする。その際、光の位相を反
転させるには、位相シフト膜の厚さｄは、透過光の波長
をλ、透明膜の屈折率をｎとすると、ｄ＝λ／２（ｎ−
１）の関係を満たすようにする。
【０１３４】例えば露光に用いる光の波長λを0.３６５
μｍ（ｉ線）、位相シフト膜の屈折率ｎを、例えば1.５
とすると、位相シフト膜の厚さは、約0.３７μｍとすれ
ば良い。
【０１３５】続いて、位相シフト膜上に、例えば厚さが
0.０５μｍのアルミニウム（Ａｌ）からなる帯電防止膜
をスパッタリング法等によって堆積した後（工程２１
１）、位相シフト膜をパターニングするための感電子レ
ジスト膜を帯電防止膜上に塗布する（工程２１２）。
【０１３６】その後、そのレジスト膜を、上記と同様
に、電子線露光装置による直接描画法等によって露光
し、感電子レジスト膜に所望のシフタパターンを転写す
る（工程２１３）。
【０１３７】この電子線直接描画処理に際しては、上記
パターンデータ作成装置１７の検証後、外部記憶装置２
１ｂに格納された正しいマスクパターンデータのうちの
シフタのデータに基づいて作成されたマスク描画データ
に従って、電子線をマスク基板３３の指定位置に照射
し、感電子レジスト膜上に所定形状のシフタパターンを
転写する。
【０１３８】その後、現像工程２１４、現像処理によっ
て形成されたレジスト膜をエッチングマスクとして上記
位相シフト膜をエッチングするエッチング工程２１５、
レジスト膜の除去工程２１６、シフタ欠け修正工程２１
７、シフタ残り修正工程２１８およびマスク洗浄工程２
１９を経て位相シフトマスクＳＭ3 を作成する。
【０１３９】なお、図１４に示した位相シフトマスクＳ
Ｍ3 では、マスク基板３３上に遮蔽膜３４ａ〜３４ｄを
設け、この遮蔽膜３４ａ〜３４ｄを挟んでシフタ３５
ａ，３５ｂが形成された構造となっているが、図１６に
示すように、マスク基板３７上にシフタ３９ａ，３９ｂ
を設け、このシフタ３９ａ，３９ｂを挟んで遮蔽膜３８
ａ〜３８ｄを形成した構造の位相シフトマスクＳＭ4 を
用いてもよい。図中の符号４０はマスク基板露出部を示
している。
【０１４０】さらに、図１７に示すように、マスク基板
４１をエッチングで掘り込んだ構造の位相シフトマスク
ＳＭ5 を用いてもよい。図中の符号４２ａ〜４２ｄは遮
蔽膜、４３はマスク基板露出部、４４ａ，４４ｂは、マ
スク基板エッチング部を示している。
【０１４１】次に、このマスク基板掘り込み型の位相シ
フトマスクＳＭ5 の作成方法を図１８の工程３００〜工
程３２０に沿って説明する。
【０１４２】前記図１５に示した工程２００〜工程２１
３に従って、マスク基板４１上に、所定形状のホール開
口群を形成し、さらに、電子線をマスク基板の指定位置
に照射し、感電子レジスト膜上に所定形状のシフタパタ
ーンを転写する（工程３００〜工程３１３）。
【０１４３】その後、現像処理（工程３１４）によって
形成されたレジスト膜パターンをエッチングマスクとし
て上記位相シフト膜をエッチングし（工程３１５）、所
定形状の位相シフト膜からなるパターンをマスク基板４
１上に形成する。
【０１４４】次いで、レジスト膜を除去した後（工程３
１６）、上記位相シフト膜からなるパターンをエッチン
グマスクとして、マスク基板４１をエッチングする（工
程３１７）。
【０１４５】ここで、マスク基板露出部４３を透過する
光とマスク基板４１のエッチングされた領域（マスク基
板エッチング部）４４ａ，４４ｂを透過する光に位相差
が生じるように、マスク基板４１のエッチングの深さは
設定される（工程３１８）。
【０１４６】その後、位相シフト膜の除去工程３１９お
よびマスク洗浄工程３２０を経て、マスク基板掘り込み
型の位相シフトマスクＳＭ5 が完成する。
【０１４７】次に、前記方法によって作成された位相シ
フトマスクを用いた露光技術について説明する。
【０１４８】まず、図１９に、本実施の形態１の露光工
程で使用する縮小投影露光装置４５を示す。この露光に
適用可能なレンズ式ステップアンドリピート方式ｉ線
５：１縮小投影露光装置としては、例えば日本光学（Ｎ
ｉｋｏｎ）のｉ線ステッパＮＲＳ−１７５５ｉ７Ａ（Ｎ
Ａ＝0.５、露光エリア＝１7.５ｍｍ角）がある。
【０１４９】同図において、４６は、例えば５〜８イン
チのシリコン（Ｓｉ）単結晶等からなる半導体ウエハ、
４７は露光光源である高圧水銀ランプ、４８は集光ミラ
ー、４９は第１平面反射鏡、５０はシャッタ、５１はフ
ライアイレンズ、５２はコヒーレンスファクタσ（本実
施の形態１では、σ＝0.５で使用した。）を調整するた
めのアパーチャ、５３はｉ線（３６５ｎｍ）の場合にｉ
線よりも短波長の遠紫外をカットするためのショートカ
ットフィルタ、５４は第２平面反射鏡、５５は転写領域
の範囲を決めるためのマスクブラインド、５６はケーラ
ー（Ｋｏｅｈｌｅｒ）照明を形成するためのコンデンサ
レンズ、５７は位相シフトマスクＳＭを保持して少なく
ともＺ軸方向に微動可能なマスクホルダ、５８は一般に
多数のレンズ群からなる縮小投影レンズであり、上記例
示した縮小投影露光装置４５では上記半導体ウエハ４６
側がテレセントリックに構成されている。なお、位相シ
フトマスクＳＭ側もテレセントリックに構成することも
できる。５９は半導体ウエハ４６を吸着するウエハ吸着
台、６０はＺ軸移動台（高さ方向）、６１はＸ軸移動台
（水平横方向）、６２はＹ軸移動台（水平前後方向）で
あり、上記Ｘ軸移動台６１とともにＸＹステージを構成
する。
【０１５０】露光処理に際しては、高圧水銀ランプ４７
から放射された光を、第１平面反射鏡４９、シャッタ５
０、フライアイレンズ５１、アパーチャ５２、ショート
カットフィルタ５３、第２平面反射鏡５４、マスクブラ
インド５５、コンデンサレンズ５６、位相シフトマスク
ＳＭおよび縮小投影レンズ５８を介して、半導体ウエハ
４６の表面に照射する。
【０１５１】次に、前記位相シフトマスクを用いて半導
体基板上に塗布されたレジスト膜に微細なホールパター
ン群を転写し、続いて、レジスト膜下に設けられている
絶縁膜にホールパターン群を形成するフォトエッチング
工程について、図２０〜図２３を用いて簡単に説明す
る。
【０１５２】フォトエッチング工程は、半導体ウエハ上
にレジスト膜パターンを形成するフォトリソグラフィ工
程、上記レジスト膜パターンをマスクにして絶縁膜をエ
ッチングするエッチング工程、および上記レジスト膜パ
ターンを除去するレジスト膜除去工程に分類される。
【０１５３】まず、フォトリソグラフィ工程を、図２０
に示した工程４００〜工程４０８および図２１に示した
半導体ウエハの要部断面図を用いて説明する。
【０１５４】初めに、半導体ウエハ６３の表面または裏
面の異物を除去し、現像後のレジスト膜パターンの半導
体ウエハ６３への接着性を増強させるためのレジスト塗
布前処理を行う（工程４００）。
【０１５５】次に、図２１に示すように、塗布前処理の
終わった半導体ウエハ６３に、回転塗布（Spin Coatin
g）法によって、１〜２μｍの厚さのレジスト膜６５を
均一に塗布する（工程４０１）。この方法は、半導体ウ
エハ６３をスピンチャック上に置き、レジストを１〜５
ｍｌ滴下した後、半導体ウエハ６３を２０００〜５００
０ｒｐｍで回転させ、レジストを遠心力で飛散させて半
導体ウエハ６３の表面にレジスト膜６５を形成する方法
である。
【０１５６】なお、半導体製造に用いられているフォト
レジスト材料は、ネガ型紫外線レジストとポジ型紫外線
レジストであるが、高解像度が得られることから、主に
ポジ型紫外線レジストが用いられる。
【０１５７】次に、塗布直後のレジスト膜６５に多く含
まれている残留溶剤を揮発させて、感光時の光化学反応
を安定させるために、ホットプレートを用い、半導体ウ
エハ６３をベークする（工程４０２）。
【０１５８】次に、半導体ウエハ６３は、所定の位相シ
フトマスクと共に前記縮小投影露光装置４５にセット
し、正確な位置合わせを行った後、波長0.３６５μｍの
紫外線（ｉ線）を一定時間照射してマスクパターンを焼
き付ける（工程４０３）。
【０１５９】次に、現像液を半導体ウエハ６３の表面に
滴化させて表面張力を利用して盛り、所定の時間現像処
理を行った後、純水でのリンス、回転乾燥を連続的に行
う（工程４０４）。これによって、図２１に示すよう
に、露光時に急峻な光の振幅強度が得られた領域、すな
わち位相シフトマスクの実開口の位置に対応する領域の
レジスト膜６５が除去されて、レジスト膜６５にホール
パターン群が形成される。
【０１６０】続いて、半導体ウエハ６３を１２０℃前後
でベークして完全に乾燥させると共に、レジスト膜６５
の半導体ウエハ６３への接着性、熱架橋高分子化により
耐ドライエッチングを向上させる（工程４０５）。
【０１６１】次いで、金属顕微鏡で半導体ウエハ６３の
外観を検査する（工程４０６）。必要に応じて、レジス
ト膜に形成されたホールパターン群の寸法の測定および
位置合わせの検査を行う（工程４０７，４０８）。
【０１６２】次に、エッチング工程およびレジスト膜除
去工程を図２２および図２３に示した半導体ウエハの要
部断面図を用いてそれぞれ説明する。
【０１６３】まず、エッチングを良好に行うために半導
体ウエハ６３の表面処理を行う。代表的な表面処理とし
ては、レジスト膜の現像時に発生する残渣（スカム）を
取り除くＯ2 プラズマ処理がある。
【０１６４】次に、図２２に示すように、パターニング
されたレジスト膜６５ａ〜６５ｄをマスクにして、半導
体ウエハ６３に設けられた絶縁膜６６をドライエッチン
グ法で除去し、絶縁膜６６にホールパターン群６８ａ〜
６８ｃを形成する。
【０１６５】絶縁膜６６が酸化シリコン膜（ＳｉＯ2 ）
で構成されている場合は、例えば、ＣＦ4 にＨ2 を混合
したガスまたはＣＨＦ3 ガスなどを用いたマイクロ波プ
ラズマエッチング法によって、酸化シリコン膜のエッチ
ングを行う。
【０１６６】次に、下地膜６７表面のダメージ層を除去
するため、下地膜表面をわずかにエッチングする低ダメ
ージアッシャ処理を行う。
【０１６７】続いて、半導体ウエハ６３の外観を検査
し、必要に応じて特殊なパターンでエッチング後の絶縁
膜６６の厚さを測定し、所定のエッチング量となってい
るか否かを判定する。
【０１６８】次に、図２３に示すように、不要になった
レジスト膜６５ａ〜６５ｄを酸化プラズマにより灰化
（Ashing）するアッシャ除去法によって、半導体ウエハ
６３から剥離する。その後、アッシャ除去では除去しき
れないエッチング工程で付着した半導体ウエハ６３表面
の金属イオンや微小異物を除去するため、洗浄処理を行
う。洗浄処理としては、ＮＨ4 ＯＨ／Ｈ2 Ｏ2 洗浄、Ｈ
Ｃｌ／Ｈ2 Ｏ2 洗浄またはＮＨ4 ＯＨ／ＣＨ3 ＣＯＯＨ
洗浄等による方法がある。
【０１６９】最後に、外観不良の早期発見のために、ま
た、汚染した半導体ウエハ６３を次工程へ払い出さない
ために、金属顕微鏡で半導体ウエハ６３の外観を検査し
て半導体ウエハ６３のフォトエッチング工程が完了す
る。
【０１７０】このように、本実施の形態１によれば、一
つの実開口およびその周辺四方に近接して設けられた補
助開口群をユニットセル化してなる一つのホール用ユニ
ットセルを作成し、このホール用ユニットセルをレイア
ウトデータ上にレイアウトすることによって、半導体基
板上に設けられたレジスト膜にホールパターン群を形成
する際に用いられる位相シフトマスクのホール開口群の
データが作成される。従って、レイアウトデータ上に実
開口および補助開口群を個々に設計、配置する必要がな
く、また、パターンデータ作成装置に入力されるデータ
および電子線露光装置などに入力されるマスク描画デー
タのデータ数が減りデータの処理時間が短縮できるの
で、位相シフトマスクの設計および製造時間の増加を抑
えることができる。
【０１７１】（実施の形態２）本実施の形態２において
は、位相シフトマスクのマスクデータを作成する際に実
パターンデータ上に格納される一つの実開口およびその
周辺四方に近接して設けられる補助開口群の他の配置方
法について、図２４〜図２６を用いて説明する。
【０１７２】図２４に、本発明の実施の形態２である実
パターンデータ上での一つの正方形の実開口６９と四つ
の長方形の補助開口７０ａ1 〜７０ａ4 、およびレイア
ウトデータ上での上記一つの実開口６９と四つの補助開
口７０ａ1 〜７０ａ4 のユニットセル化によってなる一
つのホール用ユニットセル７１を示す。図中には、実開
口６９と、補助開口７０ａ1 〜７０ａ4 と、ホール用ユ
ニットセル７１を重ね合わせた図も示す。
【０１７３】図示のように、実開口６９および補助開口
７０ａ1 〜７０ａ4 は、前記図１０に示した実施の形態
１の正方形の実開口２３と長方形の補助開口２４ａ1 〜
２４ａ4 をほぼ４５度回転して配置されている。
【０１７４】すなわち、実開口の一辺の長さをａ’、補
助開口の幅と長さをそれぞれｂ’とｃ’、実開口と補助
開口の距離をｄ’、隣接する補助開口間の最小距離を
ｅ’とすると、ホール用ユニットセル７１の一辺の長さ
Ｌ2 は下記式（２）で表され、 式（２） Ｌ2 ＝（ａ’＋ｂ’＋ｄ’）／（２）1/2 ×
２＋ｅ’ 前記図１０に示したホール用ユニットセル２５の下記式
（３）で表される一辺の長さＬ1 よりも短くなり、ホー
ル用ユニットセルの平面的な大きさを縮小することがで
きる。
【０１７５】 式（３） Ｌ1 ＝ａ’＋２ｂ’＋２ｄ’＋ｅ’ なお、位相シフトマスク上の実開口を透過する光と位相
シフトマスク上の補助開口群を透過する光の間に位相差
を生じさせるために設けられるシフタは、実開口の上部
または補助開口群の上部のどちらかに配置される。
【０１７６】図２５に、実開口と補助開口群をレイアウ
トした従来方法のレイアウトデータ、および図２４に示
した本実施の形態２のホール用ユニットセルをレイアウ
トしたレイアウトデータを示す。なお、本実施の形態２
のレイアウトデータ上のホール用ユニットセルの中心位
置の配置間隔と、従来方法のレイアウトデータ上の実開
口の中心位置の配置間隔は同じとしている。
【０１７７】前記実施の形態１のホール用ユニットセル
を用いれば、マスクパターンの設計時間、パターンデー
タ作成装置および電子線露光装置におけるデータの処理
時間等を短縮することができるが、前記図１１に示した
ように、ホール用ユニットセルの配置間隔は従来方法の
実開口の配置間隔と同じである。
【０１７８】これに対して、本実施の形態２のホール用
ユニットセルを用いれば、マスクパターンの設計時間お
よびデータの処理時間等が短縮できることに加えて、図
２５に示すように、ホール用ユニットセル７２ｃ1 〜７
２ｃ6 の配置間隔を従来方法の実開口２８ｔ1 〜２８ｔ
6 の配置間隔よりも短くすることが可能となる。
【０１７９】次に、直径0.４μｍのホールパターン群を
半導体基板上に塗布されたレジスト膜に形成する際に用
いる位相シフトマスクに、前記図２４に示した実開口と
補助開口群の配置を適用した例について説明する。
【０１８０】位相シフトマスクＳＭ6 の平面図を図２６
に示す。図中の符号７５はマスク基板、７６は遮蔽膜、
７７ａ，７７ｂはシフタ、７８ａ〜７８ｈはマスク基板
露出部を示している。１／５縮小投影露光装置を用いる
場合は、レジスト膜上で急峻な光の振幅強度を得るため
に、従来方法と同様に、位相シフトマスクＳＭ6 上の実
開口７３ｔ1 ，７３ｔ2 は一辺の長さａ2.０μｍの正方
形、補助開口７４ａ1〜７４ａ8 は幅ｂ1.０μｍ，長さ
ｃ2.０μｍの長方形とし、実開口と補助開口の距離ｄは
1.０μｍと設計される。
【０１８１】しかし、従来方法では1.０μｍ必要であっ
た隣接する補助開口間の最小距離ｅが0.５μｍでも、半
導体基板上のレジスト膜の本来遮光領域となる領域に不
要なパターンが転写されない。
【０１８２】従って、位相シフトマスクＳＭ6 上の実開
口の最小ピッチｐは下記式（４）となる。
【０１８３】 式（４） ｐ＝（ａ＋ｂ＋ｄ）／（２）1/2 ×２＋ｅ ＝5.７μｍ＋0.５μｍ＝6.２μｍ すなわち、レジスト膜に形成されるホールパターンの最
小ピッチは、前記図１に示した従来方法では1.４μｍ必
要であったのに対し、6.２μｍの５分の１の1.２３μｍ
まで縮小できる。
【０１８４】このように本実施の形態２によれば、実開
口およびその周辺四方に設けられた補助開口群の各辺
が、近接する実開口の配置方向に対してほぼ４５度の角
度をなすように、上記実開口と補助開口群を配置するこ
とにより、レイアウトデータ上の実開口と補助開口群の
ユニットセル化によってなるホール用ユニットセルの平
面的な大きさを縮小することができる。これによって、
位相シフトマスク上に形成される実開口の間隔を短くす
ることができ、例えば、0.４μｍ径のホールパターンを
半導体基板上のレジスト膜に1.２３μｍ間隔で配置する
ことが可能となる。
【０１８５】（実施の形態３）本実施の形態３において
は、位相シフトマスクのマスクデータを作成する際に実
パターンデータ上に格納される一つの実開口およびその
周辺四方に近接して設けられる補助開口群の他の配置方
法について、図２７〜図２９を用いて説明する。
【０１８６】図２７に、本発明の他の実施の形態３であ
る実パターンデータ上での一つの正方形の実開口７９と
四つの長方形の補助開口８０ａ1 〜８０ａ4 、およびレ
イアウトデータ上での上記一つの実開口７９と四つの補
助開口８０ａ1 〜８０ａ4 のユニットセル化によってな
る一つのホール用ユニットセル８１を示す。図中には、
実開口７９と、補助開口８０ａ1 〜８０ａ4 と、ホール
用ユニットセル８１を重ね合わせた図も示す。
【０１８７】図示のように、実開口７９および補助開口
８０ａ1 〜８０ａ4 は、前記図１０に示した実施の形態
１の正方形の実開口２３と長方形の補助開口２４ａ1 〜
２４ａ4 をほぼ４５度回転させて配置し、さらに、補助
開口８０ａ1 〜８０ａ4 の長さｃ’は実開口７９の一辺
の長さａ’よりも短く設計されている。
【０１８８】すなわち、実開口と補助開口群を４５度回
転させて配置したことに加えて、補助開口の長さｃ’を
実開口の一辺の長さａ’よりも短くすることによって、
ホール用ユニットセル８１の一辺の長さＬ3 は、前記実
施の形態２で示したホール用ユニットセル７１の一辺の
長さＬ2 よりも下記式（５）で表されるΔＬ短くなり、 式（５） ΔＬ＝Ｌ2 −Ｌ3 ＝（ａ’−ｃ’）／（２）1/2 ホール用ユニットセルの平面的な大きさを縮小すること
ができる。
【０１８９】なお、位相シフトマスク上の実開口を透過
する光と位相シフトマスク上の補助開口群を透過する光
の間に位相差を生じさせるために設けられるシフタは、
実開口の上部または補助開口群の上部のどちらかに配置
される。
【０１９０】図２８に、実開口と補助開口群をレイアウ
トした従来方法のレイアウトデータ、および図２７に示
した本実施の形態３のホール用ユニットセルをレイアウ
トしたレイアウトデータを示す。なお、本実施の形態３
のレイアウトデータ上のホール用ユニットセルの中心位
置の配置間隔と、従来方法のレイアウトデータ上の実開
口の中心位置の配置間隔は同じとしている。
【０１９１】本実施の形態３のホール用ユニットセルを
用いれば、マスクパターンの設計時間およびデータの処
理時間等が短縮できることに加えて、図２８に示すよう
に、ホール用ユニットセル８２ｃ1 〜８２ｃ6 の配置間
隔を従来方法の実開口２８ｔ1 〜２８ｔ6 の配置間隔よ
りも短くすることが可能となる。
【０１９２】次に、直径0.４μｍのホールパターン群を
半導体基板上に塗布されたレジスト膜に形成する際に用
いる位相シフトマスクに、前記図２７に示した実開口と
補助開口群の配置を適用した例について説明する。
【０１９３】位相シフトマスクＳＭ7 の平面図を図２９
に示す。図中の符号８５はマスク基板、８６は遮蔽膜、
８７ａ，８７ｂはシフタ、８８ａ〜８８ｈはマスク基板
露出部を示している。１／５縮小投影露光装置を用いる
場合は、従来方法と同様に、位相シフトマスクＳＭ7 上
の実開口８３ｔ1 ，８３ｔ2 は一辺の長さａ2.０μｍの
正方形、補助開口８４ａ1 〜８４ａ8 は幅ｂ1.０μｍの
長方形とし、実開口と補助開口の距離ｄは1.０μｍ、隣
接する補助開口間の最小距離ｅは0.５μｍと設計され
る。
【０１９４】しかし、従来方法では2.０μｍと設計され
ていた補助開口８４ａ1 〜８４ａ8の長さｃは、1.５μ
ｍに設計される。
【０１９５】従って、位相シフトマスクＳＭ7 上の実開
口の最小ピッチｐは、式（５）から5.８μｍとなる。
【０１９６】すなわち、レジスト膜に形成されるホール
パターンの最小ピッチは、前記図１に示した従来方法で
は1.４μｍ必要であったのに対し、5.８μｍの５分の１
の1.１６μｍまで縮小できる。
【０１９７】このように本実施の形態３によれば、実開
口およびその周辺四方に設けられた補助開口群の各辺
が、近接する実開口の配置方向に対してほぼ４５度の角
度をなすように、上記実開口および補助開口群を配置
し、さらに補助開口の長さを実開口の一辺の長さよりも
短くすることにより、レイアウトデータ上の実開口と補
助開口群のユニットセル化によってなるホール用ユニッ
トセルの平面的な大きさを縮小することができる。これ
によって、位相シフトマスク上に形成される実開口の間
隔を短くすることができ、例えば、0.４μｍ径のホール
パターンを半導体基板上のレジスト膜に1.１６μｍ間隔
で配置することが可能となる。
【０１９８】（実施の形態４）本実施の形態４において
は、位相シフトマスクのマスクデータを作成する際に実
パターンデータ上に格納される一つの実開口およびその
周辺四方に近接して設けられる補助開口群の他の配置方
法について、図３０〜図３２を用いて説明する。
【０１９９】図３０に、本発明の他の実施の形態４であ
る実パターンデータ上での一つの正方形の実開口８９と
四つの補助開口９０ａ1 〜９０ａ4 、およびレイアウト
データ上での上記一つの実開口８９と四つの補助開口９
０ａ1 〜９０ａ4 のユニットセル化によってなる一つの
ホール用ユニットセル９１を示す。図中には、実開口８
９と、補助開口９０ａ1 〜９０ａ4 と、ホール用ユニッ
トセル９１を重ね合わせた図も示す。
【０２００】図示のように、実開口８９および補助開口
９０ａ1 〜９０ａ4 は、前記図１０に示した実施の形態
１の正方形の実開口２３と長方形の補助開口２４ａ1 〜
２４ａ4 をほぼ４５度回転させて配置し、さらに、補助
開口９０ａ1 〜９０ａ4 の形状は実開口８９に対して外
側に位置する長方形の角をほぼ４５度の角度で除去した
多角形である。
【０２０１】すなわち、位相シフトマスク上の実開口を
透過した光と位相シフトマスク上の補助開口群を透過し
た光が干渉してレジスト膜上で急峻な光強度分布を得る
ため、実開口に対向する補助開口の長さは短くせずに、
補助開口の面積を削減している。
【０２０２】従って、実開口の一辺をａ’、実開口と補
助開口の距離をｄ’、隣接する補助開口間の最小距離を
ｅ’とし、除去された補助開口の幅ｂ’の減少分をΔ
ｂ’とすると、ホール用ユニットセル９１の一辺の長さ
Ｌ4 は、前記実施の形態３で示したホール用ユニットセ
ル８１の一辺の長さＬ3 よりも下記式（６）で表される
ΔＬ短くなり、 式（６） ΔＬ＝Ｌ3 −Ｌ4 ＝Δｂ’／（２）1/2 ×２ ホール用ユニットセルの平面的な大きさを縮小すること
ができる。
【０２０３】上記減少分Δｂ’が長方形の補助開口の幅
ｂ’と同じ場合は、ホール用ユニットセル９１の一辺の
長さは下記式（７）で表される。
【０２０４】式（７） Ｌ4 ＝（ａ’＋ｄ’）／（２）
1/2 ×２＋ｅ’ なお、位相シフトマスク上の実開口を透過する光と位相
シフトマスク上の補助開口群を透過する光の間に位相差
を生じさせるために設けられるシフタは、実開口の上部
または補助開口群の上部のどちらかに配置される。
【０２０５】図３１に、実開口と補助開口群をレイアウ
トした従来方法のレイアウトデータ、および図３０に示
した本実施の形態４のホール用ユニットセルをレイアウ
トしたレイアウトデータを示す。なお、本実施の形態４
のレイアウトデータ上のホール用ユニットセルの中心位
置の配置間隔と、従来方法のレイアウトデータ上の実開
口の中心位置の配置間隔は同じとしている。
【０２０６】本実施の形態４のホール用ユニットセルを
用いれば、マスクパターンの設計時間およびデータの処
理時間等が短縮できることに加えて、図３１に示すよう
に、ホール用ユニットセル９２ｃ1 〜９２ｃ6 の配置間
隔を従来方法の実開口２８ｔ1 〜２８ｔ6 の配置間隔よ
りも短くすることが可能となる。
【０２０７】次に、直径0.４μｍのホールパターン群を
半導体基板上に塗布されたレジスト膜に形成する際に用
いる位相シフトマスクに、前記図３０に示した実開口と
補助開口群の配置を適用した例について説明する。
【０２０８】位相シフトマスクＳＭ8 の平面図を図３２
に示す。図中の符号９５はマスク基板、９６は遮蔽膜、
９７ａ，９７ｂはシフタ、９８ａ〜９８ｈはマスク基板
露出部を示している。１／５縮小投影露光装置を用いる
場合は、位相シフトマスクＳＭ8 上の実開口９３ｔ1 ，
９３ｔ2 は一辺の長さａ2.０μｍの正方形、補助開口９
４ａ1 〜９４ａ8 は底辺ｆ1.０μｍ，高さｇ1.０μｍの
三角形とし、実開口と補助開口の距離ｄは1.０μｍと設
計される。
【０２０９】従って、位相シフトマスクＳＭ8 上の実開
口の最小ピッチｐは下記式（８）で表され、 式（８） ｐ＝（ａ＋ｄ）／（２）1/2 ×２＋ｅ 隣接する補助開口間の最小距離ｅが1.０μｍでも、位相
シフトマスクＳＭ8 上の実開口の最小ピッチｐは5.２μ
ｍとなる。
【０２１０】すなわち、レジスト膜に形成されるホール
パターンの最小ピッチは、前記図１に示した従来方法で
は1.４μｍ必要であったのに対し、5.２４μｍの５分の
１の1.０５μｍまで縮小できる。
【０２１１】また、補助開口の面積が、従来の長方形の
補助開口の面積よりも小さいので、実開口と補助開口の
距離ｄおよび隣接する補助開口間の最小距離ｅは、上記
設計値よりも短くすることが可能である。
【０２１２】そこで、実開口と補助開口の距離ｄおよび
隣接する補助開口間の距離ｅを0.９μｍとすると、位相
シフトマスクＳＭ8 上の実開口の最小ピッチｐは5.００
μｍとなり、レジスト膜上に形成されるホールパターン
の最小ピッチは、5.００μｍの５分の１の1.００μｍま
で縮小できる。
【０２１３】このように本実施の形態４によれば、実開
口の各辺が、近接する実開口の配置方向に対してほぼ４
５度の角度をなすように上記実開口を配置し、さらに実
開口の周辺四方に設けられた補助開口群の形状を実開口
に対して外側に位置する長方形の角をほぼ４５度の角度
で除去した多角形とすることにより、レイアウトデータ
上の実開口と補助開口群のユニットセル化によってなる
ホール用ユニットセルの平面的な大きさを縮小すること
ができる。これによって、位相シフトマスク上に形成さ
れる実開口の間隔を短くすることができ、例えば、0.４
μｍ径のホールパターンを半導体基板上のレジスト膜に
1.００μｍ間隔で配置することが可能となる。
【０２１４】（実施の形態５）本実施の形態５において
は、位相シフトマスクのマスクデータを作成する際に実
パターンデータ上に格納される一つの実開口およびその
周辺四方に近接して設けられる補助開口群の他の配置方
法について、図３３〜図３８を用いて説明する。
【０２１５】図３３に、本発明の他の実施の形態５であ
る実パターンデータ上での一つの正方形の実開口９９と
四つの補助開口１００ａ1 〜１００ａ4 、位相シフトパ
ターンデータ上でのシフタ１０１、およびレイアウトデ
ータ上での上記一つの実開口９９と四つの補助開口１０
０ａ1 〜１００ａ4 のユニットセル化によってなる一つ
のホール用ユニットセル１０２を示す。図中には、実開
口９９と、補助開口１００ａ1 〜１００ａ4 と、シフタ
１０１と、ホール用ユニットセル１０２を重ね合わせた
図も示す。
【０２１６】図示のように、実開口９９および補助開口
１００ａ1 〜１００ａ4 は、前記図１０に示した実施の
形態１の正方形の実開口２３と長方形の補助開口２４ａ
1 〜２４ａ4 をほぼ４５度回転させて配置し、さらに、
補助開口１００ａ1 〜１００ａ4 の形状は実開口９９に
対して外側に位置する長方形の角をほぼ４５度の角度で
除去した多角形である。
【０２１７】しかし、補助開口１００ａ1 〜１００ａ4
が実開口９９の各辺に接しており、実開口９９と補助開
口１００ａ1 〜１００ａ4 をユニットセル化して一つの
ホール用ユニットセル１０２としている。
【０２１８】すなわち、実開口の一辺をａ’、実開口と
補助開口の距離をｄ’とすると、ホール用ユニットセル
１０２の一辺の長さＬ5 は、前記実施の形態４で示した
ホール用ユニットセル９１の一辺の長さＬ4 よりも下記
式（９）で表されるΔＬ短くなり、 式（９） ΔＬ＝Ｌ4 −Ｌ5 ＝（ｄ’）／（２）1/2 ×２ ホール用ユニットセルの平面的な大きさを縮小すること
ができる。
【０２１９】なお、実開口と補助開口群が接しているの
で、実パターンデータ上には、図３３に示すように、実
開口と補助開口群からなる一つのパターンのデータが格
納されている。
【０２２０】なお、位相シフトマスク上の実開口を透過
する光と位相シフトマスク上の補助開口群を透過する光
の間に位相差を生じさせるために設けられるシフタは、
実開口の上部または補助開口群の上部のどちらかに配置
される。図３３には、シフタが補助開口群の上部に配置
された場合を示している。
【０２２１】図３４に、実開口と補助開口群をレイアウ
トした従来方法のレイアウトデータ、および図３３に示
した本実施の形態５のホール用ユニットセルをレイアウ
トしたレイアウトデータを示す。なお、本実施の形態５
のレイアウトデータ上のホール用ユニットセルの中心位
置の配置間隔と、従来方法のレイアウトデータ上の実開
口の中心位置の配置間隔は同じとしている。
【０２２２】本実施の形態５のホール用ユニットセルを
用いれば、マスクパターンの設計時間およびデータの処
理時間等が短縮できることに加えて、図３４に示すよう
に、ホール用ユニットセル１０３ｃ1 〜１０３ｃ6 の配
置間隔を従来方法の実開口２８ｔ1 〜２８ｔ6 の配置間
隔よりも短くすることが可能となる。
【０２２３】次に、直径0.４μｍのホールパターン群を
半導体基板上に塗布されたレジスト膜に形成する際に用
いる位相シフトマスクに、前記図３３に示した実開口と
補助開口群の配置を適用した例について説明する。
【０２２４】位相シフトマスクＳＭ9 の平面図を図３５
に、その断面図を図３６に示す。図中の符号１０６はマ
スク基板、１０７，１０７ａ〜１０７ｃは遮蔽膜、１０
８，１０８ａ〜１０８ｃはシフタ、１０９ａ，１０９ｂ
はマスク基板露出部を示している。１／５縮小投影露光
装置を用いる場合は、位相シフトマスクＳＭ9 上の実開
口１０４ｔ1 ，１０４ｔ2 は一辺の長さａ2.０μｍの正
方形、補助開口１０５ａ1 〜１０５ａ8 は底辺ｆ1.０μ
ｍ，高さｇ1.０μｍの三角形と設計される。
【０２２５】従って、位相シフトマスクＳＭ9 上の実開
口の最小ピッチｐは下記式（１０）で表され、 式（１０） ｐ＝（ａ）／（２）1/2 ×２＋ｅ 隣接する補助開口間の最小距離ｅが1.０μｍでも、位相
シフトマスクＳＭ9 上の実開口の最小ピッチｐは3.８μ
ｍとなる。
【０２２６】すなわち、レジスト膜に形成されるホール
パターンの最小ピッチは、前記図１に示した従来方法で
は1.４μｍ必要であったのに対し、3.８３μｍの５分の
１の0.７７μｍまで縮小できる。
【０２２７】なお、位相シフトマスクにおいて隣接する
実開口との間での遮光効率を上げるために、図３７に示
すように、実開口１１０ｔ1 ，１１０ｔ2 の一辺の長さ
ａは図３５に示した実開口１０４ｔ1 ，１０４ｔ2 と同
じ1.０μｍとし、補助開口１１１ａ1 ，１１１ａ2 の面
積を図３５に示した補助開口１０５ａ1 〜１０５ａ8の
面積よりも大きくしてもよい。図中の符号１１２はマス
ク基板、１１３は遮蔽膜、１１４はシフタ、１１５ａ，
１１５ｂはマスク基板露出部を示している。
【０２２８】Δｆを補助開口のＸ方向への増加分（Δｇ
をＹ方向への増加分）とすると、図３７に示した位相シ
フトマスクＳＭ10上の実開口のＸ方向の最小ピッチｐは
下記式（１１）で表され、 式（１１） ｐ＝（ａ）／（２）1/2 ×２＋ｅ＋２Δｆ 前記式（１０）で表した最小ピッチよりも大きくなる。
【０２２９】しかし、増加分Δｆを位相シフトマスクＳ
Ｍ10上で0.５μｍとしても、レジスト膜に形成されるホ
ールパターンの最小ピッチは0.７７μｍ＋0.２μｍ＝0.
９７μｍとなり、1.０μｍ以下とすることができる。
【０２３０】次に、本実施の形態５のホール用ユニット
セルをＳＲＡＭのメモリセルのレイアウト設計に適用し
た場合について説明する。図３８にＳＲＡＭのメモリセ
ルのパターンレイアウト図を示す。
【０２３１】図中には、前記図６と同様に、メモリセル
での活性領域ＡＲ、転送用ＭＩＳＦＥＴＱｔ1 ，Ｑｔ2
のゲート電極（ワード線ＷＬ）１３、駆動用ＭＩＳＦＥ
ＴＱｄ1 ，Ｑｄ2 と負荷用ＭＩＳＦＥＴＱｐ1 ，Ｑｐ2
のゲート電極１４ａ，１４ｂを合成して示している。さ
らに、活性領域ＡＲ上およびゲート電極１４ａ，１４ｂ
上に設けられる0.４μｍ径のコンタクトホールを形成す
るためのホール用ユニットセル１１６ｃ1 〜１１６ｃ12
を示している。一つのメモリセルの大きさは4.２μｍ×
6.８μｍである。
【０２３２】ホール用ユニットセル１１６ｃ1 〜１１６
ｃ12の中心位置と、前記図７に示した実開口１５ｔ1 〜
１５ｔ12の中心位置が同じとなるように、ホール用ユニ
ットセル１１６ｃ1 〜１１６ｃ12は配置されている。な
お、前記図３５に示した実開口と補助開口群の配置を有
する位相シフトマスクＳＭ9 を用いることによって、レ
ジスト膜に1.００μｍ以下の間隔でホールパターンが形
成できることから、ホール用ユニットセル１１６ｃ1 〜
１１６ｃ12の寸法は1.０μｍ×1.０μｍとした。
【０２３３】図３８に示すように、半導体基板上に設け
られたレジスト膜に一つのコンタクトホールを形成する
のに必要なパターンは、一つのホール用ユニットセルで
あり、従って、一つのメモリセルに配置されるコンタク
トホールを形成するために必要なデータ数は、ホール用
ユニットセルのデータ数１２とシフタのデータ数１２を
合わせた２４となり、データ数の増加を抑えることがで
きる。
【０２３４】また、本実施の形態５で示した実開口と補
助開口群の形状および配置を用いることにより、隣接す
る実開口間の距離が1.０μｍでも、隣接する補助開口に
よる不要なパターンの半導体基板上のレジスト膜への転
写を防ぐことができる。
【０２３５】従って、隣接する実開口間の距離が広い領
域だけでなく、隣接する実開口間の距離が1.０μｍと狭
い領域にもホール用ユニットセルが配置できて、メモリ
セルのマスクパターンの設計が容易となる。
【０２３６】このように、本実施の形態５によれば、実
開口の各辺が、近接する実開口の配置方向に対してほぼ
４５度の角度をなすように上記実開口を配置し、実開口
の周辺四方に設けられた補助開口群の形状を実開口に対
して外側に位置する長方形の角をほぼ４５度の角度で除
去した多角形とし、さらに、補助開口群を実開口の各辺
に接して配置することにより、レイアウトデータ上の実
開口と補助開口群のユニットセル化によってなるホール
用ユニットセルの平面的な大きさを縮小することができ
る。これによって、位相シフトマスク上に形成される実
開口の間隔を短くすることができ、例えば、0.４μｍ径
のホールパターンを半導体基板上のレジスト膜に1.００
μｍ以下の間隔で配置することが可能となる。
【０２３７】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【０２３８】たとえば、前記実施の形態では、半導体基
板上のレジスト膜に形成される直径0.４μｍのホールパ
ターンに適用した場合について説明したが、ホールパタ
ーンの径には関係なく、位相シフトマスクによって形成
されるホールパターンのすべてに適用可能である。
【０２３９】また、前記実施の形態では、ＳＲＡＭのメ
モリセルの半導体素子と配線層を接続するためのコンタ
クトホールに同一のホール用ユニットセルを適用した場
合について説明したが、メモリセルだけでなく周辺回路
にも同一のホール用ユニットセルを配置して、一つのホ
ール用ユニットセルで一つのレイアウトデータ上のコン
タクトホールをすべて配置することができる。
【０２４０】また、前記実施の形態では、ＳＲＡＭのメ
モリセルの半導体素子と配線層を接続するためのコンタ
クトホールに同一のホール用ユニットセルを適用した場
合について説明したが、コンタクトホールだけでなく、
他のホールパターン、例えば上下に位置する配線層間を
接続するためのスルーホールなどにも同一のホール用ユ
ニットセルを適用してもよく、一つのホール用ユニット
セルで異なるレイアウトデータ上のホール開口群をすべ
て配置することができる。
【０２４１】また、前記実施の形態では、ＳＲＡＭのメ
モリセルにホール用ユニットセルを適用した場合につい
て説明したが、いかなる半導体集積回路装置にも適用可
能である。
【０２４２】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０２４３】本発明によれば、実開口とその周辺四方に
近接して設けられる補助開口群をユニットセル化してな
るホール用ユニットセルを用いて、位相シフトマスクの
レイアウトデータおよびマスク描画データを作成するこ
とにより、位相シフトマスクの設計時間およびデータ処
理時間を短縮することが可能となり、位相シフトマスク
の製作に要する設計、製造時間の増加を抑えることがで
きる。
【０２４４】さらに、実開口とその周辺四方に設けられ
る補助開口群の配置および形状の多様化によりホール用
ユニットセルの平面的な大きさを縮小して、ホール開口
群の配置間隔の狭い位相シフトマスクを作成することに
より、半導体ウエハ上に設けられたレジスト膜に配置間
隔の狭いホールパターンが形成することが可能となり、
半導体集積回路装置の高集積化を促進することができ
る。
【図面の簡単な説明】
【図１】従来の位相シフトマスクの要部平面図である。
【図２】従来の他の位相シフトマスクの要部平面図であ
る。
【図３】図１の位相シフトマスクのＡ−Ａ方向の要部断
面図である。
【図４】図２の位相シフトマスクのＢ−Ｂ方向の要部断
面図である。
【図５】ＳＲＡＭのメモリセルの等価回路図である。
【図６】従来の補助開口群のないマスクを用いる際のＳ
ＲＡＭのメモリセルのパターンレイアウト図である。
【図７】位相シフトマスクを用いる際のＳＲＡＭのメモ
リセルのパターンレイアウト図である。
【図８】本発明の一実施の形態である位相シフトマスク
のマスクパターンのデータ作成に用いるパターンデータ
作成装置の説明図である。
【図９】本発明の一実施の形態である位相シフトマスク
のパターンデータ作成方法を説明するフロー図である。
【図１０】本発明の一実施の形態である実開口と補助開
口群をユニットセル化してなるホール用ユニットセルを
模式的に示す説明図である。
【図１１】レイアウトデータ上に格納されたホール用ユ
ニットセルを模式的に示す説明図である。
【図１２】レイアウトデータ上に格納されたホール用ユ
ニットセルを模式的に示す説明図である。
【図１３】レイアウトデータ上に格納されたホール用ユ
ニットセルを模式的に示す説明図である。
【図１４】位相シフトマスクの要部断面図である。
【図１５】図１４の位相シフトマスクの製造工程を説明
する工程図である。
【図１６】他の位相シフトマスクの要部断面図である。
【図１７】他の位相シフトマスクの要部断面図である。
【図１８】図１７の位相シフトマスクの製造工程を説明
する工程図である。
【図１９】位相シフトマスクを用いる縮小投影露光装置
の説明図である。
【図２０】位相シフトマスクを用いたフォトリソグラフ
ィ工程を説明する工程図である。
【図２１】位相シフトマスクを用いたフォトリソグラフ
ィ工程を説明するための半導体ウエハの要部断面図であ
る。
【図２２】位相シフトマスクを用いたドライエッチング
工程を説明するための半導体ウエハの要部断面図であ
る。
【図２３】位相シフトマスクを用いたレジスト除去工程
を説明するための半導体ウエハの要部断面図である。
【図２４】本発明の他の実施の形態である実開口と補助
開口群をユニットセル化してなるホール用ユニットセル
を模式的に示す説明図である。
【図２５】レイアウトデータ上に格納されたホール用ユ
ニットセルを模式的に示す説明図である。
【図２６】図２４のパターンを用いて形成された位相シ
フトマスクの要部平面図である。
【図２７】本発明の他の実施の形態である実開口と補助
開口群をユニットセル化してなるホール用ユニットセル
を模式的に示す説明図である。
【図２８】レイアウトデータ上に格納されたホール用ユ
ニットセルを模式的に示す説明図である。
【図２９】図２７のパターンを用いて形成された位相シ
フトマスクの要部平面図である。
【図３０】本発明の他の実施の形態である実開口と補助
開口群をユニットセル化してなるホール用ユニットセル
を模式的に示す説明図である。
【図３１】レイアウトデータ上に格納されたホール用ユ
ニットセルを模式的に示す説明図である。
【図３２】図３０のパターンを用いて形成された位相シ
フトマスクの要部平面図である。
【図３３】本発明の他の実施の形態である実開口と補助
開口群をユニットセル化してなるホール用ユニットセル
を模式的に示す説明図である。
【図３４】レイアウトデータ上に格納されたホール用ユ
ニットセルを模式的に示す説明図である。
【図３５】図３３のパターンを用いて形成された位相シ
フトマスクの要部平面図である。
【図３６】図３５の位相シフトマスクのＣ−Ｃ方向の要
部断面図である。
【図３７】図３３のパターンを用いて形成された他の位
相シフトマスクの要部平面図である。
【図３８】位相シフトマスクを用いる際のＳＲＡＭのメ
モリセルのパターンレイアウト図である。
【符号の説明】
１ｔ1 ，１ｔ2 実開口 ２ａ1 〜２ａ8 補助開口 ３ａ シフタ ３ｂ シフタ ４ マスク基板 ５ 遮蔽膜 ５ａ 遮蔽膜 ５ｂ 遮蔽膜 ５ｃ 遮蔽膜 ５ｄ 遮蔽膜 ５ｅ 遮蔽膜 ５ｆ 遮蔽膜 ５ｇ 遮蔽膜 ６ａ マスク基板露出部 ６ｂ マスク基板露出部 ６ｃ マスク基板露出部 ６ｄ マスク基板露出部 ６ｅ マスク基板露出部 ６ｆ マスク基板露出部 ６ｇ マスク基板露出部 ６ｈ マスク基板露出部 ７ｔ1 ，７ｔ2 実開口 ８ａ1 〜８ａ8 補助開口 ９ａ シフタ ９ｂ シフタ ９ｃ シフタ ９ｄ シフタ ９ｅ シフタ ９ｆ シフタ ９ｇ シフタ ９ｈ シフタ １０ マスク基板 １１ 遮蔽膜 １１ａ 遮蔽膜 １１ｂ 遮蔽膜 １１ｃ 遮蔽膜 １１ｄ 遮蔽膜 １１ｅ 遮蔽膜 １１ｆ 遮蔽膜 １１ｇ 遮蔽膜 １２ａ マスク基板露出部 １２ｂ マスク基板露出部 １３ ゲート電極 １４ａ ゲート電極 １４ｂ ゲート電極 １５ｔ1 〜１５ｔ12 実開口 １６ａ1 〜１６ａ48 補助開口 １７ パターンデータ作成装置 １８ ワークステーションシステム １９ａ 入力装置 １９ｂ ワークステーション本体 １９ｃ ディスプレイ １９ｄ 外部記憶装置 ２０ 大形計算機システム ２１ａ 大形計算機本体 ２１ｂ 外部記憶装置 ２２ ケーブル ２３ 実開口 ２４ａ1 〜２４ａ4 補助開口 ２５ 第１のホール用ユニットセル ２６ｃ1 〜２６ｃ3 第１のホール用ユニットセル ２７ｃ1 〜２７ｃ3 第１のホール用ユニットセル ２８ｔ1 〜２８ｔ6 実開口 ２９ａ1 〜２９ａ24 補助開口 ３０ｃ1 〜３０ｃ3 第１のホール用ユニットセル ３１ｃ1 〜３１ｃ3 第２のホール用ユニットセル ３２ｃ1 〜３２ｃ5 第３のホール用ユニットセル ３３ マスク基板 ３４ａ 遮蔽膜 ３４ｂ 遮蔽膜 ３４ｃ 遮蔽膜 ３４ｄ 遮蔽膜 ３５ａ シフタ ３５ｂ シフタ ３６ マスク基板露出部 ３７ マスク基板 ３８ａ 遮蔽膜 ３８ｂ 遮蔽膜 ３８ｃ 遮蔽膜 ３８ｄ 遮蔽膜 ３９ａ シフタ ３９ｂ シフタ ４０ マスク基板露出部 ４１ マスク基板 ４２ａ 遮蔽膜 ４２ｂ 遮蔽膜 ４２ｃ 遮蔽膜 ４２ｄ 遮蔽膜 ４３ マスク基板露出部 ４４ａ マスク基板エッチング部 ４４ｂ マスク基板エッチング部 ４５ 縮小投影露光装置 ４６ 半導体ウエハ ４７ 高圧水銀ランプ ４８ 集光ミラー ４９ 第１平面反射鏡 ５０ シャッタ ５１ フライアイレンズ ５２ アパーチャ ５３ ショートカットフィルタ ５４ 第２平面反射鏡 ５５ マスクブラインド ５６ コンデンサレンズ ５７ マスクホルダ ５８ 縮小投影レンズ ５９ ウエハ吸着台 ６０ Ｚ軸移動台 ６１ Ｘ軸移動台 ６２ Ｙ軸移動台 ６３ 半導体ウエハ ６５ レジスト膜 ６５ａ レジスト膜 ６５ｂ レジスト膜 ６５ｃ レジスト膜 ６５ｄ レジスト膜 ６６ 絶縁膜 ６７ 下地膜 ６８ａ ホールパターン ６８ｂ ホールパターン ６８ｃ ホールパターン ６９ 実開口 ７０ａ1 〜７０ａ4 補助開口 ７１ ホール用ユニットセル ７２ｃ1 〜７２ｃ6 ホール用ユニットセル ７３ｔ1 ，７３ｔ2 実開口 ７４ａ1 〜７４ａ8 補助開口 ７５ マスク基板 ７６ 遮蔽膜 ７７ａ シフタ ７７ｂ シフタ ７８ａ マスク基板露出部 ７８ｂ マスク基板露出部 ７８ｃ マスク基板露出部 ７８ｄ マスク基板露出部 ７８ｅ マスク基板露出部 ７８ｆ マスク基板露出部 ７８ｇ マスク基板露出部 ７８ｈ マスク基板露出部 ７９ 実開口 ８０ａ1 〜８０ａ4 補助開口 ８１ ホール用ユニットセル ８２ｃ1 〜８２ｃ6 ホール用ユニットセル ８３ｔ1 ，８３ｔ2 実開口 ８４ａ1 〜８４ａ8 補助開口 ８５ マスク基板 ８６ 遮蔽膜 ８７ａ シフタ ８７ｂ シフタ ８８ａ マスク基板露出部 ８８ｂ マスク基板露出部 ８８ｃ マスク基板露出部 ８８ｄ マスク基板露出部 ８８ｅ マスク基板露出部 ８８ｆ マスク基板露出部 ８８ｇ マスク基板露出部 ８８ｈ マスク基板露出部 ８９ 実開口 ９０ａ1 〜９０ａ4 補助開口 ９１ ホール用ユニットセル ９２ｃ1 〜９２ｃ6 ホール用ユニットセル ９３ｔ1 ，９３ｔ2 実開口 ９４ａ1 〜９４ａ8 補助開口 ９５ マスク基板 ９６ 遮蔽膜 ９７ａ シフタ ９７ｂ シフタ ９８ａ マスク基板露出部 ９８ｂ マスク基板露出部 ９８ｃ マスク基板露出部 ９８ｄ マスク基板露出部 ９８ｅ マスク基板露出部 ９８ｆ マスク基板露出部 ９８ｇ マスク基板露出部 ９８ｈ マスク基板露出部 ９９ 実開口 １００ａ1 〜１００ａ4 補助開口 １０１ シフタ １０２ ホール用ユニットセル １０３ｃ1 〜１０３ｃ6 ホール用ユニットセル １０４ｔ1 ，１０４ｔ2 実開口 １０５ａ1 〜１０５ａ8 補助開口 １０６ マスク基板 １０７ 遮蔽膜 １０７ａ 遮蔽膜 １０７ｂ 遮蔽膜 １０７ｃ 遮蔽膜 １０８ シフタ １０８ａ シフタ １０８ｂ シフタ １０８ｃ シフタ １０９ａ マスク基板露出部 １０９ｂ マスク基板露出部 １１０ｔ1 ，１１０ｔ2 実開口 １１１ａ1 ，１１１ａ2 補助開口 １１２ マスク基板 １１３ 遮蔽膜 １１４ シフタ １１５ａ マスク基板露出部 １１５ｂ マスク基板露出部 １１６ｃ1 〜１１６ｃ12 ホール用ユニットセル ＳＭ 位相シフトマスク ＳＭ1 位相シフトマスク ＳＭ2 位相シフトマスク ＳＭ3 位相シフトマスク ＳＭ4 位相シフトマスク ＳＭ5 位相シフトマスク ＳＭ6 位相シフトマスク ＳＭ7 位相シフトマスク ＳＭ8 位相シフトマスク ＳＭ9 位相シフトマスク ＳＭ10 位相シフトマスク ＭＣ ＳＲＡＭのメモリセル ＡＲ 活性領域 ＤＬ1 データ線 ＤＬ2 データ線 ＷＬ ワード線 Ｑｄ1 駆動用ＭＩＳＦＥＴ Ｑｄ2 駆動用ＭＩＳＦＥＴ Ｑｐ1 負荷用ＭＩＳＦＥＴ Ｑｐ2 負荷用ＭＩＳＦＥＴ Ｑｔ1 転送用ＭＩＳＦＥＴ Ｑｔ2 転送用ＭＩＳＦＥＴ ａ 位相シフトマスク上の実開口の一辺の長さ ｂ 位相シフトマスク上の補助開口の幅 ｃ 位相シフトマスク上の補助開口の長さ ｄ 位相シフトマスク上の実開口と補助開口の距離 ｅ 位相シフトマスク上の隣接する補助開口間の最小距
離 ｆ 位相シフトマスク上の補助開口の底辺 ｇ 位相シフトマスク上の補助開口の高さ ｐ 位相シフトマスク上の実開口の最小ピッチ Δｆ 位相シフトマスク上の補助開口の底辺のＸ方向の
増加分 Δｇ 位相シフトマスク上の補助開口の高さのＹ方向の
増加分 ａ’ 実パターンデータ上の実開口の一辺の長さ ｂ’ 実パターンデータ上の補助開口の幅 ｃ’ 実パターンデータ上の補助開口の長さ ｄ’ 実パターンデータ上の実開口と補助開口の距離 ｅ’ 実パターンデータ上の隣接する補助開口間の最小
距離 Δｂ’ 実パターンデータ上の補助開口の幅の減少分 Ｌ1 ホール用ユニットセルの一辺の長さ Ｌ2 ホール用ユニットセルの一辺の長さ Ｌ3 ホール用ユニットセルの一辺の長さ Ｌ4 ホール用ユニットセルの一辺の長さ Ｌ5 ホール用ユニットセルの一辺の長さ

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 以下の工程よりなる半導体集積回路装置
    の製造のための位相シフトマスクの製造方法： （イ）一つの実開口とその周辺四方に近接して設けら
    れ、前記実開口に対して位相が反転した補助開口群とか
    らなるマスク主面上のホール開口群に対応する第１のホ
    ール用ユニットセルをコンピュータ処理により第１の位
    相シフトマスクのための第１のレイアウトデータ上にレ
    イアウトすることによって、ウエハ上に第１のピッチで
    配置された第１のホールパターン群に対応する多数のホ
    ール開口群からなる第１のホール開口分布領域をレイア
    ウトする第１ホール開口分布領域レイアウト工程； （ロ）前記第１のホール用ユニットセルをコンピュータ
    処理により前記第１の位相シフトマスクの前記第１のレ
    イアウトデータ上に最近接の任意の一対のホール開口群
    に属する一対の補助開口の長手方向の辺または側部同士
    が近接対向しないような配向でレイアウトすることによ
    って、前記ウエハ上に隣同士近接して前記第１のピッチ
    よりも狭い第２のピッチで配置された第２のホールパタ
    ーン群に対応する多数のホール開口群からなる第２のホ
    ール開口分布領域をレイアウトする第２ホール開口分布
    領域レイアウト工程； （ハ）レイアウトが完了した前記第１のレイアウトデー
    タまたはそれから作られた第１のマスク描画データに基
    づいて前記第１の位相シフトマスクの前記主面上に前記
    第１および第２のホール開口分布領域を描画する第１ホ
    ール開口分布領域描画工程。
  2. 【請求項２】 請求項１記載の位相シフトマスクの製造
    方法において、前記第１のホール開口分布領域および前
    記第２のホール開口分布領域の各ホール開口群は同一の
    配向でレイアウトされていることを特徴とする位相シフ
    トマスクの製造方法。
  3. 【請求項３】 請求項２記載の位相シフトマスクの製造
    方法において、前記第２のホール開口分布領域の前記最
    近接の任意の一対のホール開口群のそれぞれに属する一
    対の補助開口の中心を結ぶ線分が正面で対向するように
    配向されていることを特徴とする位相シフトマスクの製
    造方法。
  4. 【請求項４】 請求項３記載の位相シフトマスクの製造
    方法において、前記実開口は正方形であり、前記補助開
    口群を構成する各補助開口は前記実開口の各辺にその長
    手方向が沿うように配置された長方形であることを特徴
    とする位相シフトマスクの製造方法。
  5. 【請求項５】 請求項４記載の位相シフトマスクの製造
    方法において、前記第１のホールパターン群は前記ウエ
    ハ上で隣同士近接して配置されていることを特徴とする
    位相シフトマスクの製造方法。
  6. 【請求項６】 以下の工程よりなる半導体集積回路装置
    の製造のための位相シフトマスクの製造方法： （イ）一つの実開口とその周辺四方に近接して設けら
    れ、前記実開口に対して位相が反転した補助開口群とか
    らなるマスク主面上のホール開口群に対応する第１のホ
    ール用ユニットセルをコンピュータ処理により第１の位
    相シフトマスクのための第１のレイアウトデータ上にレ
    イアウトすることによって、ウエハ上に第１のピッチで
    配置された第１のホールパターン群に対応する多数のホ
    ール開口群からなる第１のホール開口分布領域をレイア
    ウトする第１ホール開口分布領域レイアウト工程； （ロ）前記第１のホール用ユニットセルをコンピュータ
    処理により第２の位相シフトマスクの第２のレイアウト
    データ上に最近接の任意の一対のホール開口群に属する
    一対の補助開口の長手方向の辺または側部同士が近接対
    向しないような配向でレイアウトすることによって、前
    記ウエハ上に隣同士近接して前記第１のピッチよりも狭
    い第２のピッチで配置された第２のホールパターン群に
    対応する多数のホール開口群からなる第２のホール開口
    分布領域をレイアウトする第２ホール開口分布領域レイ
    アウト工程； （ハ）レイアウトが完了した前記第１のレイアウトデー
    タまたはそれから作られた第１のマスク描画データに基
    づいて前記第１の位相シフトマスクの前記主面上に前記
    第１のホール開口分布領域を描画する第１ホール開口分
    布領域描画工程； （ニ）レイアウトが完了した前記第２のレイアウトデー
    タまたはそれから作られた第２のマスク描画データに基
    づいて前記第２の位相シフトマスクの前記主面上に第２
    のホール開口分布領域を描画する第２ホール開口分布領
    域描画工程。
  7. 【請求項７】 請求項６記載の位相シフトマスクの製造
    方法において、前記第１のホール開口分布領域および前
    記第２のホール開口分布領域の各ホール開口群は同一の
    配向でレイアウトされていることを特徴とする位相シフ
    トマスクの製造方法。
  8. 【請求項８】 請求項７記載の位相シフトマスクの製造
    方法において、前記第２のホール開口分布領域の前記最
    近接の任意の一対のホール開口群のそれぞれに属する一
    対の補助開口の中心を結ぶ線分が正面で対向するように
    配向されていることを特徴とする位相シフトマスクの製
    造方法。
  9. 【請求項９】 請求項８記載の位相シフトマスクの製造
    方法において、前記実開口は正方形であり、前記補助開
    口群を構成する各補助開口は前記実開口の各辺にその長
    手方向が沿うように配置された長方形であることを特徴
    とする位相シフトマスクの製造方法。
  10. 【請求項１０】 請求項９記載の位相シフトマスクの製
    造方法において、前記第１のホールパターン群は前記ウ
    エハ上で隣同士近接して配置されていることを特徴とす
    る位相シフトマスクの製造方法。
  11. 【請求項１１】 以下の工程よりなる半導体集積回路装
    置の製造方法： （イ）一つの実開口とその周辺四方に近接して設けら
    れ、前記実開口に対して位相が反転した補助開口群とか
    らなるマスク主面上のホール開口群に対応する第１のホ
    ール用ユニットセルをコンピュータ処理により第１の位
    相シフトマスクのための第１のレイアウトデータ上にレ
    イアウトすることによって、ウエハ上に第１のピッチで
    配置された第１のホールパターン群に対応する多数のホ
    ール開口群からなる第１のホール開口分布領域をレイア
    ウトする第１ホール開口分布領域レイアウト工程； （ロ）前記第１のホール用ユニットセルをコンピュータ
    処理により前記第１の位相シフトマスクの前記第１のレ
    イアウトデータ上に最近接の任意の一対のホール開口群
    に属する一対の補助開口の長手方向の辺または側部同士
    が近接対向しないような配向でレイアウトすることによ
    って、前記ウエハ上に隣同士近接して前記第１のピッチ
    よりも狭い第２のピッチで配置された第２のホールパタ
    ーン群に対応する多数のホール開口群からなる第２のホ
    ール開口分布領域をレイアウトする第２ホール開口分布
    領域レイアウト工程； （ハ）レイアウトが完了した前記第１のレイアウトデー
    タまたはそれから作られた第１のマスク描画データに基
    づいて前記第１の位相シフトマスクの前記主面上に前記
    第１および第２のホール開口分布領域を描画する第１ホ
    ール開口分布領域描画工程； （ニ）完成した前記第１の位相シフトマスクを用いて、
    縮小投影露光により前記第１および第２のホールパター
    ン群を前記ウエハ上に転写する第１露光工程。
  12. 【請求項１２】 請求項１１記載の半導体集積回路装置
    の製造方法において、前記第１のホール開口分布領域お
    よび前記第２のホール開口分布領域の各ホール開口群は
    同一の配向でレイアウトされていることを特徴とする半
    導体集積回路装置の製造方法。
  13. 【請求項１３】 請求項１２記載の半導体集積回路装置
    の製造方法において、前記第２のホール開口分布領域の
    前記最近接の任意の一対のホール開口群のそれぞれに属
    する一対の補助開口の中心を結ぶ線分が正面で対向する
    ように配向されていることを特徴とする半導体集積回路
    装置の製造方法。
  14. 【請求項１４】 請求項１３記載の半導体集積回路装置
    の製造方法において、前記実開口は正方形であり、前記
    補助開口群を構成する各補助開口は前記実開口の各辺に
    その長手方向が沿うように配置された長方形であること
    を特徴とする半導体集積回路装置の製造方法。
  15. 【請求項１５】 請求項１４記載の半導体集積回路装置
    の製造方法において、前記第１のホールパターン群は前
    記ウエハ上で隣同士近接して配置されていることを特徴
    とする半導体集積回路装置の製造方法。
  16. 【請求項１６】 以下の工程よりなる半導体集積回路装
    置の製造方法： （イ）一つの実開口とその周辺四方に近接して設けら
    れ、前記実開口に対して位相が反転した補助開口群とか
    らなるマスク主面上のホール開口群に対応する第１のホ
    ール用ユニットセルをコンピュータ処理により第１の位
    相シフトマスクのための第１のレイアウトデータ上にレ
    イアウトすることによって、ウエハ上に第１のピッチで
    配置された第１のホールパターン群に対応する多数のホ
    ール開口群からなる第１のホール開口分布領域をレイア
    ウトする第１ホール開口分布領域レイアウト工程； （ロ）前記第１のホール用ユニットセルをコンピュータ
    処理により第２の位相シフトマスクの第２のレイアウト
    データ上に最近接の任意の一対のホール開口群に属する
    一対の補助開口の長手方向の辺または側部同士が近接対
    向しないような配向でレイアウトすることによって、前
    記ウエハ上に隣同士近接して前記第１のピッチよりも狭
    い第２のピッチで配置された第２のホールパターン群に
    対応する多数のホール開口群からなる第２のホール開口
    分布領域をレイアウトする第２ホール開口分布領域レイ
    アウト工程； （ハ）レイアウトが完了した前記第１のレイアウトデー
    タまたはそれから作られた第１のマスク描画データに基
    づいて前記第１の位相シフトマスクの前記主面上に第１
    のホール開口分布領域を描画する第１ホール開口分布領
    域描画工程； （ニ）レイアウトが完了した前記第２のレイアウトデー
    タまたはそれから作られた第２のマスク描画データに基
    づいて前記第２の位相シフトマスクの前記主面上に第２
    のホール開口分布領域を描画する第２ホール開口分布領
    域描画工程； （ホ）完成した前記第１の位相シフトマスクを用いて、
    縮小投影露光により前記第１のホールパターン群を前記
    ウエハ上に転写する第１露光工程； （ヘ）完成した前記第２の位相シフトマスクを用いて、
    縮小投影露光により前記第２のホールパターン群を前記
    ウエハ上に転写する第２露光工程。
  17. 【請求項１７】 請求項１６記載の半導体集積回路装置
    の製造方法において、前記第１のホール開口分布領域お
    よび前記第２のホール開口分布領域の各ホール開口群は
    同一の配向でレイアウトされていることを特徴とする半
    導体集積回路装置の製造方法。
  18. 【請求項１８】 請求項１７記載の半導体集積回路装置
    の製造方法において、前記第２のホール開口分布領域の
    前記最近接の任意の一対のホール開口群のそれぞれに属
    する一対の補助開口の中心を結ぶ線分が正面で対向する
    ように配向されていることを特徴とする半導体集積回路
    装置の製造方法。
  19. 【請求項１９】 請求項１８記載の半導体集積回路装置
    の製造方法において、前記実開口は正方形であり、前記
    補助開口群を構成する各補助開口は前記実開口の各辺に
    その長手方向が沿うように配置された長方形であること
    を特徴とする半導体集積回路装置の製造方法。
  20. 【請求項２０】 請求項１９記載の半導体集積回路装置
    の製造方法において、前記第１のホールパターン群は前
    記ウエハ上で隣同士近接して配置されていることを特徴
    とする半導体集積回路装置の製造方法。
JP29710695A 1995-02-27 1995-11-15 位相シフトマスクの製造方法および半導体集積回路装置の製造方法 Pending JPH08297359A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP29710695A JPH08297359A (ja) 1995-02-27 1995-11-15 位相シフトマスクの製造方法および半導体集積回路装置の製造方法
KR1019960002363A KR960032623A (ko) 1995-02-27 1996-01-31 위상천이 마스크 제조방법 및 반도체집적회로장치 제조방법
US08/600,736 US5725971A (en) 1995-02-27 1996-02-13 Method of manufacturing phase shift masks and a method of manufacturing semiconductor integrated circuit devices

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3799495 1995-02-27
JP7-37994 1995-02-27
JP29710695A JPH08297359A (ja) 1995-02-27 1995-11-15 位相シフトマスクの製造方法および半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08297359A true JPH08297359A (ja) 1996-11-12

Family

ID=26377178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29710695A Pending JPH08297359A (ja) 1995-02-27 1995-11-15 位相シフトマスクの製造方法および半導体集積回路装置の製造方法

Country Status (3)

Country Link
US (1) US5725971A (ja)
JP (1) JPH08297359A (ja)
KR (1) KR960032623A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632744B2 (en) 2000-07-14 2003-10-14 Hitachi, Ltd. Manufacturing method of semiconductor integrated circuit device
KR100533145B1 (ko) * 2002-04-23 2005-12-02 캐논 가부시끼가이샤 마스크패턴 및 그 조명조건의 설정방법
JP2009510526A (ja) * 2005-09-30 2009-03-12 メンター・グラフィクス・コーポレーション モデルを基にしたｓｒａｆの挿入
JP2010210679A (ja) * 2009-03-06 2010-09-24 Renesas Electronics Corp マスクおよびその製造方法ならびに半導体装置の製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5817439A (en) * 1997-05-15 1998-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of blind border pattern layout for attenuated phase shifting masks
TW365654B (en) * 1997-07-01 1999-08-01 Matsushita Electronics Corp Electronic device phase shift mask and method using the same
US6893430B2 (en) * 1998-02-04 2005-05-17 Wit Ip Corporation Urethral catheter and guide
US6358672B2 (en) * 1998-02-05 2002-03-19 Samsung Electronics Co., Ltd. Method of forming semiconductor device pattern including cross-linking and flow baking a positive photoresist
JPH11282151A (ja) * 1998-03-27 1999-10-15 Mitsubishi Electric Corp マスクパターン検証装置、その方法およびそのプログラムを記録した媒体
US6284413B1 (en) * 1998-07-01 2001-09-04 Agere Systems Guardian Corp. Method of manufacturing semicustom reticles using reticle primitives and reticle exchanger
CN1174359C (zh) * 1999-03-04 2004-11-03 三星电子株式会社 反射型液晶显示器及其制造方法
EP1150171A3 (en) * 2000-04-28 2003-08-27 Infineon Technologies North America Corp. Group connection of reticle sub-shapes to reduce line shortening and improve pattern fidelity
KR100594223B1 (ko) * 2000-11-10 2006-07-03 삼성전자주식회사 두장의 교번 위상 반전 마스크를 이용한 패턴 형성 방법
JP2005136246A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
JP4499616B2 (ja) * 2005-05-31 2010-07-07 富士通マイクロエレクトロニクス株式会社 露光用マスクとその製造方法、及び半導体装置の製造方法
US20080305409A1 (en) * 2007-06-08 2008-12-11 Palmer Shane R Lithographic mask and method for printing features using the mask
KR20100055731A (ko) * 2008-11-18 2010-05-27 삼성전자주식회사 레티클 및 반도체 소자의 형성 방법
JP7298556B2 (ja) * 2020-06-30 2023-06-27 信越化学工業株式会社 フォトマスクブランクの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0690506B2 (ja) * 1985-09-20 1994-11-14 株式会社日立製作所 ホトマスク
JP3187859B2 (ja) * 1991-05-22 2001-07-16 株式会社日立製作所 マスクのパターンデータ作成方法および製造方法
JP3179520B2 (ja) * 1991-07-11 2001-06-25 株式会社日立製作所 半導体装置の製造方法
JP3328323B2 (ja) * 1992-07-20 2002-09-24 株式会社日立製作所 位相シフトマスクの製造方法および半導体集積回路装置の製造方法
JP3279758B2 (ja) * 1992-12-18 2002-04-30 株式会社日立製作所 半導体集積回路装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632744B2 (en) 2000-07-14 2003-10-14 Hitachi, Ltd. Manufacturing method of semiconductor integrated circuit device
US7001712B2 (en) 2000-07-14 2006-02-21 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
KR100533145B1 (ko) * 2002-04-23 2005-12-02 캐논 가부시끼가이샤 마스크패턴 및 그 조명조건의 설정방법
JP2009510526A (ja) * 2005-09-30 2009-03-12 メンター・グラフィクス・コーポレーション モデルを基にしたｓｒａｆの挿入
JP2010210679A (ja) * 2009-03-06 2010-09-24 Renesas Electronics Corp マスクおよびその製造方法ならびに半導体装置の製造方法

Also Published As

Publication number Publication date
US5725971A (en) 1998-03-10
KR960032623A (ko) 1996-09-17

Similar Documents

Publication Publication Date Title
JP2862183B2 (ja) マスクの製造方法
JP3179520B2 (ja) 半導体装置の製造方法
JPH08297359A (ja) 位相シフトマスクの製造方法および半導体集積回路装置の製造方法
US5521033A (en) Process for manufacturing semiconductor integrated circuit device, exposure method and mask for the process
US5308741A (en) Lithographic method using double exposure techniques, mask position shifting and light phase shifting
US7179570B2 (en) Chromeless phase shift lithography (CPL) masks having features to pattern large area line/space geometries
JP3279758B2 (ja) 半導体集積回路装置の製造方法
JPH0766178B2 (ja) フォトリソグラフィ・プロセスの最適化方法
JPH06118621A (ja) 欠陥のないプリントレチクルおよびその製造方法
JPH05127361A (ja) ハーフトーン位相シフトフオトマスク
JP2798796B2 (ja) パターン形成方法
JPH10274839A (ja) 修正用マスク及びハーフトーン位相シフトマスクの修正方法
US20080057410A1 (en) Method of repairing a photolithographic mask
JP2693805B2 (ja) レチクル及びこれを用いたパターン形成方法
JP3007846B2 (ja) マスク及びその製造方法並びにマスクを用いたパターン形成方法
KR100455384B1 (ko) 웨이브 가이드형 교번 위상 반전 마스크 및 그 제조방법
JP3417939B2 (ja) マスク及びマスクを用いたパターン形成方法
JPH04268556A (ja) レジストパターン形成方法
JP3225673B2 (ja) 位相シフト・マスクの製造方法
JPH05198479A (ja) レジストパターンの形成方法
JPH08227142A (ja) 光学マスク加工方法
JP3322837B2 (ja) マスク及びその製造方法並びにマスクを用いたパターン形成方法
JPH0750243A (ja) 露光方法、それに用いるマスク及びこれを用いた半導体装置の製造方法
JPH1055059A (ja) フォトマスクの製造方法および半導体集積回路装置の製造方法
JP2551102Y2 (ja) 位相シフト層を有するフォトマスク