JPH11282151A - マスクパターン検証装置、その方法およびそのプログラムを記録した媒体 - Google Patents
マスクパターン検証装置、その方法およびそのプログラムを記録した媒体Info
- Publication number
- JPH11282151A JPH11282151A JP8090598A JP8090598A JPH11282151A JP H11282151 A JPH11282151 A JP H11282151A JP 8090598 A JP8090598 A JP 8090598A JP 8090598 A JP8090598 A JP 8090598A JP H11282151 A JPH11282151 A JP H11282151A
- Authority
- JP
- Japan
- Prior art keywords
- layout
- generating
- mask pattern
- verification
- contour
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Evolutionary Computation (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Biochemistry (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【課題】 超解像技術によって生成されるマスクパター
ンの検証を容易に行なうことが可能なマスクパターン検
証装置を提供すること。 【解決手段】 マスクパターン検証装置は、半導体回路
データからレイアウトデータを生成するための半導体回
路レイアウト部２１と、半導体回路レイアウト部２１に
よって生成されたレイアウトデータのパターンをライン
幅とスペース幅とを加えたピッチに基づいて検証するた
めの超解像対応パターン検証部２２と、超解像対応パタ
ーン検証部２２によって検出されたピッチのエラー箇所
の光学シミュレーションを行ない、光強度を出力するた
めの光学シミュレーション部２３と、光学シミュレーシ
ョン部２３によって出力された光強度に基づいてコンタ
ーを生成し、出力するためのコンター出力部２４とを含
む。
ンの検証を容易に行なうことが可能なマスクパターン検
証装置を提供すること。 【解決手段】 マスクパターン検証装置は、半導体回路
データからレイアウトデータを生成するための半導体回
路レイアウト部２１と、半導体回路レイアウト部２１に
よって生成されたレイアウトデータのパターンをライン
幅とスペース幅とを加えたピッチに基づいて検証するた
めの超解像対応パターン検証部２２と、超解像対応パタ
ーン検証部２２によって検出されたピッチのエラー箇所
の光学シミュレーションを行ない、光強度を出力するた
めの光学シミュレーション部２３と、光学シミュレーシ
ョン部２３によって出力された光強度に基づいてコンタ
ーを生成し、出力するためのコンター出力部２４とを含
む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造に用い
られるリソグラフィプロセスにおけるマスクの検証装置
に関し、特に、超解像技術を用いたマスクパターン検証
装置、その方法およびそのプログラムを記録した媒体に
関する。
られるリソグラフィプロセスにおけるマスクの検証装置
に関し、特に、超解像技術を用いたマスクパターン検証
装置、その方法およびそのプログラムを記録した媒体に
関する。
【０００２】
【従来の技術】近年、半導体集積回路の高集積化に伴
い、マスク上に形成されるパターンの微細化の必要性が
高まっている。しかし、微細化に伴う解像度の向上にも
限界があり、光源の短波長化以外の方法で微細化を行な
う超解像技術が用いられてきている。この超解像技術に
は、たとえばレベンソン法と呼ばれる方法や変形照明法
と呼ばれる方法等がある。
い、マスク上に形成されるパターンの微細化の必要性が
高まっている。しかし、微細化に伴う解像度の向上にも
限界があり、光源の短波長化以外の方法で微細化を行な
う超解像技術が用いられてきている。この超解像技術に
は、たとえばレベンソン法と呼ばれる方法や変形照明法
と呼ばれる方法等がある。
【０００３】レベンソン法は、マスク上に位相シフタを
配置することにより、マスク上に形成するパターンの解
像度を高くして微細化を行なっている。また、変形照明
法は、光源自体の形状を変えることにより、マスク上に
形成されるパターンの解像度を高くし微細化を図ってい
る。これらの超解像技術を用いることにより、マスク上
にさらに微細なパターンを形成することが可能になる。
配置することにより、マスク上に形成するパターンの解
像度を高くして微細化を行なっている。また、変形照明
法は、光源自体の形状を変えることにより、マスク上に
形成されるパターンの解像度を高くし微細化を図ってい
る。これらの超解像技術を用いることにより、マスク上
にさらに微細なパターンを形成することが可能になる。
【０００４】一方、マスクに形成されるパターンの仕上
がり形状を予測するために、近年光学シミュレーション
が多く用いられている。図１６は、従来の光学シミュレ
ーションを用いたレイアウトの修正の処理手順を説明す
るためのフローチャートである。まず、回路設計によっ
て作成された半導体回路データからレイアウトデータを
生成する（Ｓ１０１）。このレイアウトデータ生成の
際、ライン幅（線幅）およびスペース幅（抜き幅）が所
定値以下となることを禁止している。次に、生成された
レイアウトデータから光学シミュレーション用マスクデ
ータを生成し、予め定められた光学条件に従って光学シ
ミュレーションを行なう（Ｓ１０２）。この光学シミュ
レーションにより、実際のマスクに形成されるパターン
を予測することが可能になる。
がり形状を予測するために、近年光学シミュレーション
が多く用いられている。図１６は、従来の光学シミュレ
ーションを用いたレイアウトの修正の処理手順を説明す
るためのフローチャートである。まず、回路設計によっ
て作成された半導体回路データからレイアウトデータを
生成する（Ｓ１０１）。このレイアウトデータ生成の
際、ライン幅（線幅）およびスペース幅（抜き幅）が所
定値以下となることを禁止している。次に、生成された
レイアウトデータから光学シミュレーション用マスクデ
ータを生成し、予め定められた光学条件に従って光学シ
ミュレーションを行なう（Ｓ１０２）。この光学シミュ
レーションにより、実際のマスクに形成されるパターン
を予測することが可能になる。
【０００５】使用者は、光学シミュレーションの結果を
参照することにより、レイアウトの検証を行なう（Ｓ１
０３）。たとえば、使用者は画面に表示された仕上がり
形状を目視により検証を行なう。そして、表示されたパ
ターンの仕上がり形状に不具合がある場合は、レイアウ
トを修正し（Ｓ１０４）、光学シミュレーション（Ｓ１
０２）以下の処理を繰返すことにより、パターンの仕上
がり形状の不具合をなくした後マスクの作成を行なう。
参照することにより、レイアウトの検証を行なう（Ｓ１
０３）。たとえば、使用者は画面に表示された仕上がり
形状を目視により検証を行なう。そして、表示されたパ
ターンの仕上がり形状に不具合がある場合は、レイアウ
トを修正し（Ｓ１０４）、光学シミュレーション（Ｓ１
０２）以下の処理を繰返すことにより、パターンの仕上
がり形状の不具合をなくした後マスクの作成を行なう。
【０００６】また、ステップＳ１０３におけるマニュア
ル検証を、図１７に示すＯＰＣ（Optical Proximity Co
rrection：光近接補正）を用いてレイアウトデータを自
動的に補正することも可能である。図１７（ａ）および
図１７（ｂ）に示すように、パターンのコーナーにおい
て光が十分照射されない部分が発生するので、その部分
におけるレイアウトパターンを大きくすることにより、
仕上がり形状を所望の形状に近づけようとするものであ
る。
ル検証を、図１７に示すＯＰＣ（Optical Proximity Co
rrection：光近接補正）を用いてレイアウトデータを自
動的に補正することも可能である。図１７（ａ）および
図１７（ｂ）に示すように、パターンのコーナーにおい
て光が十分照射されない部分が発生するので、その部分
におけるレイアウトパターンを大きくすることにより、
仕上がり形状を所望の形状に近づけようとするものであ
る。
【０００７】
【発明が解決しようとする課題】しかし、従来の光学シ
ミュレーションを用いたレイアウトの修正においては、
目視によって検証できる範囲が限られており、レイアウ
ト全体の検証を行なうためには多大な時間が必要である
という問題点があった。
ミュレーションを用いたレイアウトの修正においては、
目視によって検証できる範囲が限られており、レイアウ
ト全体の検証を行なうためには多大な時間が必要である
という問題点があった。
【０００８】また、ＯＰＣによってレイアウトパターン
を補正した場合にも、その補正結果が正しいものである
か否かを目視によって検証する必要がある。すなわち、
図１７に示すＯＰＣ後のレイアウトを検証するために
は、ＯＰＣ後のレイアウトを再度光学シミュレーション
を行なう必要があり、光学シミュレーションの結果を目
視によって検証する必要があるからである。
を補正した場合にも、その補正結果が正しいものである
か否かを目視によって検証する必要がある。すなわち、
図１７に示すＯＰＣ後のレイアウトを検証するために
は、ＯＰＣ後のレイアウトを再度光学シミュレーション
を行なう必要があり、光学シミュレーションの結果を目
視によって検証する必要があるからである。
【０００９】さらには、従来のレイアウト検証方法は、
超解像技術には対応していないので、レイアウトの修正
を行なうことが困難である。すなわち、超解像技術を用
いることにより、従来の解像限界のライン幅やスペース
幅に比べてこれらを小さくすることが可能となるが、あ
る寸法領域で突然仕上がりが太くなったり細くなったり
することがあり、しかもその寸法領域を特定して特別な
処理を行なうことは困難である。したがって、マスクの
パターンの仕上がり形状を予測することが困難となるか
らである。
超解像技術には対応していないので、レイアウトの修正
を行なうことが困難である。すなわち、超解像技術を用
いることにより、従来の解像限界のライン幅やスペース
幅に比べてこれらを小さくすることが可能となるが、あ
る寸法領域で突然仕上がりが太くなったり細くなったり
することがあり、しかもその寸法領域を特定して特別な
処理を行なうことは困難である。したがって、マスクの
パターンの仕上がり形状を予測することが困難となるか
らである。
【００１０】本発明は、上記問題点を解決するためにな
されたものであり、第１の目的は、超解像技術によって
生成されるマスクパターンの検証を容易に行なえ、精度
の高いレイアウトの修正が可能なマスクパターン検証装
置を提供することである。
されたものであり、第１の目的は、超解像技術によって
生成されるマスクパターンの検証を容易に行なえ、精度
の高いレイアウトの修正が可能なマスクパターン検証装
置を提供することである。
【００１１】第２の目的は、超解像技術によって生成さ
れるマスクパターンの検証を容易に行なえ、レイアウト
の修正を自動的に行なうことが可能なマスクパターン検
証装置を提供することである。
れるマスクパターンの検証を容易に行なえ、レイアウト
の修正を自動的に行なうことが可能なマスクパターン検
証装置を提供することである。
【００１２】第３の目的は、超解像技術によって生成さ
れるマスクパターンの検証を容易に行なえ、精度の高い
レイアウトの修正が可能なマスクパターン検証方法を提
供することである。
れるマスクパターンの検証を容易に行なえ、精度の高い
レイアウトの修正が可能なマスクパターン検証方法を提
供することである。
【００１３】第４の目的は、超解像技術によって生成さ
れるマスクパターンの検証を容易に行なえ、レイアウト
の修正を自動的に行なうことが可能なマスクパターン検
証方法を提供することである。
れるマスクパターンの検証を容易に行なえ、レイアウト
の修正を自動的に行なうことが可能なマスクパターン検
証方法を提供することである。
【００１４】第５の目的は、超解像技術によって生成さ
れるマスクパターンの検証を容易に行なえ、精度の高い
レイアウトの修正が可能なマスクパターン検証プログラ
ムを記録した媒体を提供することである。
れるマスクパターンの検証を容易に行なえ、精度の高い
レイアウトの修正が可能なマスクパターン検証プログラ
ムを記録した媒体を提供することである。
【００１５】第６の目的は、超解像技術によって生成さ
れるマスクパターンの検証を容易に行なえ、レイアウト
の修正を自動的に行なうことが可能なマスクパターン検
証プログラムを記録した媒体を提供することである。
れるマスクパターンの検証を容易に行なえ、レイアウト
の修正を自動的に行なうことが可能なマスクパターン検
証プログラムを記録した媒体を提供することである。
【００１６】
【課題を解決するための手段】請求項１に記載のマスク
パターン検証装置は、半導体回路データからレイアウト
データを生成するためのレイアウト生成手段と、レイア
ウト生成手段によって生成されたレイアウトデータのパ
ターンをライン幅とスペース幅とを加えたピッチに基づ
いて検証するためのパターン検証手段と、パターン検証
手段によって検出されたピッチのエラー箇所の光学シミ
ュレーションを行ない、光強度を出力するための光学シ
ミュレーション手段と、光学シミュレーション手段によ
って出力された光強度に基づいてコンターを生成し、出
力するためのコンター出力手段とを含む。
パターン検証装置は、半導体回路データからレイアウト
データを生成するためのレイアウト生成手段と、レイア
ウト生成手段によって生成されたレイアウトデータのパ
ターンをライン幅とスペース幅とを加えたピッチに基づ
いて検証するためのパターン検証手段と、パターン検証
手段によって検出されたピッチのエラー箇所の光学シミ
ュレーションを行ない、光強度を出力するための光学シ
ミュレーション手段と、光学シミュレーション手段によ
って出力された光強度に基づいてコンターを生成し、出
力するためのコンター出力手段とを含む。
【００１７】パターン検証手段は、レイアウト生成手段
によって生成されたレイアウトデータのパターンをライ
ン幅とスペース幅とを加えたピッチに基づいて検証する
ので、超解像技術に対応したレイアウトデータのパター
ンの検証が行なえるようになる。
によって生成されたレイアウトデータのパターンをライ
ン幅とスペース幅とを加えたピッチに基づいて検証する
ので、超解像技術に対応したレイアウトデータのパター
ンの検証が行なえるようになる。
【００１８】請求項２に記載のマスクパターン検証装置
は、請求項１記載のマスクパターン検証装置であって、
パターン検証手段はレイアウト生成手段によって生成さ
れたレイアウトデータのパターンの中から長さが所定範
囲内にあるピッチをエラー箇所として検出する。
は、請求項１記載のマスクパターン検証装置であって、
パターン検証手段はレイアウト生成手段によって生成さ
れたレイアウトデータのパターンの中から長さが所定範
囲内にあるピッチをエラー箇所として検出する。
【００１９】パターン検証手段は、レイアウトデータの
パターンの中から長さが所定範囲内にあるピッチをエラ
ー箇所として検出するので、超解像技術に対応したレイ
アウトパターンの検証が容易に行なえるようになる。
パターンの中から長さが所定範囲内にあるピッチをエラ
ー箇所として検出するので、超解像技術に対応したレイ
アウトパターンの検証が容易に行なえるようになる。
【００２０】請求項３に記載のマスクパターン検証装置
は、半導体回路データからレイアウトデータを生成する
ためのレイアウト生成手段と、レイアウト生成手段によ
って生成されたレイアウトデータのホールに対して隣接
するパターンの位置関係から当該ホールを検証するため
のホール検証手段と、ホール検証手段によって検出され
たホールのエラー箇所の光学シミュレーションを行な
い、光強度を出力するための光学シミュレーション手段
と、光学シミュレーション手段によって出力された光強
度に基づいてコンターを生成し、出力するためのコンタ
ー出力手段とを含む。
は、半導体回路データからレイアウトデータを生成する
ためのレイアウト生成手段と、レイアウト生成手段によ
って生成されたレイアウトデータのホールに対して隣接
するパターンの位置関係から当該ホールを検証するため
のホール検証手段と、ホール検証手段によって検出され
たホールのエラー箇所の光学シミュレーションを行な
い、光強度を出力するための光学シミュレーション手段
と、光学シミュレーション手段によって出力された光強
度に基づいてコンターを生成し、出力するためのコンタ
ー出力手段とを含む。
【００２１】ホール検証手段は、レイアウト生成手段に
よって生成されたレイアウトデータのホールに対して隣
接するパターンの位置関係から当該ホールを検証するの
で、超解像技術に対応したホールの検証が行なえるよう
になる。
よって生成されたレイアウトデータのホールに対して隣
接するパターンの位置関係から当該ホールを検証するの
で、超解像技術に対応したホールの検証が行なえるよう
になる。
【００２２】請求項４に記載のマスクパターン検証装置
は、請求項３記載のマスクパターン検証装置であって、
ホール検証手段はレイアウト生成手段によって生成され
たレイアウトデータのホールの寸法、当該ホールに隣接
するパターンの配置、および当該ホールに隣接するパタ
ーンまでの距離に基づいてエラー箇所を検出する。
は、請求項３記載のマスクパターン検証装置であって、
ホール検証手段はレイアウト生成手段によって生成され
たレイアウトデータのホールの寸法、当該ホールに隣接
するパターンの配置、および当該ホールに隣接するパタ
ーンまでの距離に基づいてエラー箇所を検出する。
【００２３】ホール検証手段は、ホールの寸法、当該ホ
ールに隣接するパターンの配置および当該ホールに隣接
するパターンまでの距離に基づいてエラー箇所を検出す
るので、超解像技術に対応したホールの検証が容易に行
なえるようになる。
ールに隣接するパターンの配置および当該ホールに隣接
するパターンまでの距離に基づいてエラー箇所を検出す
るので、超解像技術に対応したホールの検証が容易に行
なえるようになる。
【００２４】請求項５に記載のマスクパターン検証装置
は、請求項１〜４のいずれかに記載のマスクパターン検
証装置であって、コンター出力手段は生成されたコンタ
ーとレイアウト生成手段によって生成されたレイアウト
データとをオーバーラップして表示し、マスクパターン
検証装置はさらにユーザからの指示によってレイアウト
生成手段によって生成されたレイアウトデータを修正す
るためのレイアウト修正手段を含む。
は、請求項１〜４のいずれかに記載のマスクパターン検
証装置であって、コンター出力手段は生成されたコンタ
ーとレイアウト生成手段によって生成されたレイアウト
データとをオーバーラップして表示し、マスクパターン
検証装置はさらにユーザからの指示によってレイアウト
生成手段によって生成されたレイアウトデータを修正す
るためのレイアウト修正手段を含む。
【００２５】コンター出力手段は、生成されたコンター
とレイアウトデータとをオーバーラップして表示するの
で、ユーザはレイアウトデータの修正を容易に行なえる
ようになる。
とレイアウトデータとをオーバーラップして表示するの
で、ユーザはレイアウトデータの修正を容易に行なえる
ようになる。
【００２６】請求項６に記載のマスクパターン検証装置
は、半導体回路データからレイアウトデータを生成する
ためのレイアウト生成手段と、レイアウト生成手段によ
って生成されたレイアウトデータの光学シミュレーショ
ンを行ない、光強度を出力するための光学シミュレーシ
ョン手段と、光学シミュレーション手段によって出力さ
れた光強度に基づいてコンターを生成し、出力するため
のコンター出力手段と、レイアウト生成手段によって生
成されたレイアウトデータに基づいてコンター出力手段
によって出力されたコンターの歪みを検証するための歪
み検証手段と、歪み検証手段による歪み検証結果に基づ
いてレイアウトデータを修正するためのレイアウト修正
手段とを含む。
は、半導体回路データからレイアウトデータを生成する
ためのレイアウト生成手段と、レイアウト生成手段によ
って生成されたレイアウトデータの光学シミュレーショ
ンを行ない、光強度を出力するための光学シミュレーシ
ョン手段と、光学シミュレーション手段によって出力さ
れた光強度に基づいてコンターを生成し、出力するため
のコンター出力手段と、レイアウト生成手段によって生
成されたレイアウトデータに基づいてコンター出力手段
によって出力されたコンターの歪みを検証するための歪
み検証手段と、歪み検証手段による歪み検証結果に基づ
いてレイアウトデータを修正するためのレイアウト修正
手段とを含む。
【００２７】歪み検証手段は、レイアウト生成手段によ
って生成されたレイアウトデータに基づいてコンター出
力手段によって出力されたコンターの歪みを検証するの
で、レイアウトデータのエラー箇所を自動的に検証する
ことが可能となる。
って生成されたレイアウトデータに基づいてコンター出
力手段によって出力されたコンターの歪みを検証するの
で、レイアウトデータのエラー箇所を自動的に検証する
ことが可能となる。
【００２８】請求項７に記載のマスクパターン検証装置
は、請求項６記載のマスクパターン検証装置であって、
歪み検証手段はレイアウト生成手段によって生成された
レイアウトデータからレイアウト原図形のオーバーサイ
ズされた図形およびアンダーサイズされた図形を生成す
るためのレイアウト原図形処理手段と、コンター出力手
段によって出力されたコンターがレイアウト原図形処理
手段によって生成されたオーバーサイズされた図形とア
ンダーサイズされた図形との範囲内であるか否かによっ
てコンターの歪みを検証するためのコンター検証手段と
を含む。
は、請求項６記載のマスクパターン検証装置であって、
歪み検証手段はレイアウト生成手段によって生成された
レイアウトデータからレイアウト原図形のオーバーサイ
ズされた図形およびアンダーサイズされた図形を生成す
るためのレイアウト原図形処理手段と、コンター出力手
段によって出力されたコンターがレイアウト原図形処理
手段によって生成されたオーバーサイズされた図形とア
ンダーサイズされた図形との範囲内であるか否かによっ
てコンターの歪みを検証するためのコンター検証手段と
を含む。
【００２９】コンター検証手段は、コンター出力手段に
よって出力されたコンターがレイアウト原図形処理手段
によって生成されたオーバーサイズされた図形とアンダ
ーサイズされた図形との範囲内であるか否かによってコ
ンターの歪みを検証するので、超解像技術に対応したレ
イアウトの検証が自動的に行なえるようになる。
よって出力されたコンターがレイアウト原図形処理手段
によって生成されたオーバーサイズされた図形とアンダ
ーサイズされた図形との範囲内であるか否かによってコ
ンターの歪みを検証するので、超解像技術に対応したレ
イアウトの検証が自動的に行なえるようになる。
【００３０】請求項８に記載のマスクパターン検証装置
は、請求項７記載のマスクパターン検証装置であって、
歪み検証手段はさらにレイアウト原図形処理手段によっ
て生成されたオーバーサイズされた図形およびアンダー
サイズされた図形をパターンのコーナー部分において変
更するための図形変更手段を含む。
は、請求項７記載のマスクパターン検証装置であって、
歪み検証手段はさらにレイアウト原図形処理手段によっ
て生成されたオーバーサイズされた図形およびアンダー
サイズされた図形をパターンのコーナー部分において変
更するための図形変更手段を含む。
【００３１】図形変更手段は、レイアウト原図形処理手
段によって生成されたオーバーサイズされた図形および
アンダーサイズされた図形をパターンのコーナー部分に
おいて変更するので、本来エラーでない部分であるのに
エラーとして出力されるコーナー部の検証をさらに正確
に行なえるようになる。
段によって生成されたオーバーサイズされた図形および
アンダーサイズされた図形をパターンのコーナー部分に
おいて変更するので、本来エラーでない部分であるのに
エラーとして出力されるコーナー部の検証をさらに正確
に行なえるようになる。
【００３２】請求項９に記載のマスクパターン検証装置
は、請求項６〜８のいずれかに記載のマスクパターン検
証装置であって、レイアウト修正手段はレイアウトデー
タを光近接補正によって修正する。
は、請求項６〜８のいずれかに記載のマスクパターン検
証装置であって、レイアウト修正手段はレイアウトデー
タを光近接補正によって修正する。
【００３３】レイアウト修正手段は、レイアウトデータ
を光近接補正によって修正するので、レイアウトの修正
を含めた一連の処理がすべて自動的に行なえるようにな
る。
を光近接補正によって修正するので、レイアウトの修正
を含めた一連の処理がすべて自動的に行なえるようにな
る。
【００３４】請求項１０に記載のマスクパターン検証装
置は、請求項１〜４および６〜９のいずれかに記載のマ
スクパターン検証装置であって、コンター出力手段は光
強度のスレッショルド値を設定するためのスレッショル
ド値設定手段と、スレッショルド値設定手段によって設
定されたスレッショルド値に基づいてコンターを生成す
るためのコンター生成手段とを含む。
置は、請求項１〜４および６〜９のいずれかに記載のマ
スクパターン検証装置であって、コンター出力手段は光
強度のスレッショルド値を設定するためのスレッショル
ド値設定手段と、スレッショルド値設定手段によって設
定されたスレッショルド値に基づいてコンターを生成す
るためのコンター生成手段とを含む。
【００３５】コンター生成手段は、スレッショルド値設
定手段によって設定されたスレッショルド値に基づいて
コンターを生成するので、パターンの仕上がり精度を容
易に変更することが可能となる。
定手段によって設定されたスレッショルド値に基づいて
コンターを生成するので、パターンの仕上がり精度を容
易に変更することが可能となる。
【００３６】請求項１１に記載のマスクパターン検証装
置は、請求項１０記載のマスクパターン検証装置であっ
て、スレッショルド値設定手段は光学シミュレーション
手段によって出力された光強度のパターンごとに光強度
のスレッショルド値を設定する。
置は、請求項１０記載のマスクパターン検証装置であっ
て、スレッショルド値設定手段は光学シミュレーション
手段によって出力された光強度のパターンごとに光強度
のスレッショルド値を設定する。
【００３７】スレッショルド値設定手段は、光学シミュ
レータ手段によって出力された光強度のパターンごとに
光強度のスレッショルド値を設定するので、パターンご
とに仕上がり精度を変えることができレジストプロセス
やエッチングプロセスを考慮したコンターを容易に生成
できるようになる。
レータ手段によって出力された光強度のパターンごとに
光強度のスレッショルド値を設定するので、パターンご
とに仕上がり精度を変えることができレジストプロセス
やエッチングプロセスを考慮したコンターを容易に生成
できるようになる。
【００３８】請求項１２に記載のマスクパターン検証方
法は、半導体回路データからレイアウトデータを生成す
るステップと、ライン幅とスペース幅とを加えたピッチ
に基づいて生成されたレイアウトデータのパターンのピ
ッチのエラー箇所を検出するステップと、検出されたピ
ッチのエラー箇所の光学シミュレーションを行ない、光
強度を出力するステップと、出力された光強度に基づい
てコンターを生成して出力するステップとを含む。
法は、半導体回路データからレイアウトデータを生成す
るステップと、ライン幅とスペース幅とを加えたピッチ
に基づいて生成されたレイアウトデータのパターンのピ
ッチのエラー箇所を検出するステップと、検出されたピ
ッチのエラー箇所の光学シミュレーションを行ない、光
強度を出力するステップと、出力された光強度に基づい
てコンターを生成して出力するステップとを含む。
【００３９】生成されたレイアウトデータのパターンを
ライン幅とスペース幅とを加えたピッチに基づいてピッ
チのエラー箇所を検出するので、超解像技術に対応する
マスクパターンの検証が行なえるようになる。
ライン幅とスペース幅とを加えたピッチに基づいてピッ
チのエラー箇所を検出するので、超解像技術に対応する
マスクパターンの検証が行なえるようになる。
【００４０】請求項１３に記載のマスクパターン検証方
法は、半導体回路データからレイアウトデータを生成す
るステップと、生成されたレイアウトデータのホールに
対して隣接するパターンの位置関係からホールのエラー
箇所を検出するステップと、検出されたホールのエラー
箇所の光学シミュレーションを行ない、光強度を出力す
るステップと、出力された光強度に基づいてコンターを
生成して出力するステップとを含む。
法は、半導体回路データからレイアウトデータを生成す
るステップと、生成されたレイアウトデータのホールに
対して隣接するパターンの位置関係からホールのエラー
箇所を検出するステップと、検出されたホールのエラー
箇所の光学シミュレーションを行ない、光強度を出力す
るステップと、出力された光強度に基づいてコンターを
生成して出力するステップとを含む。
【００４１】生成されたレイアウトデータのホールに対
して隣接するパターンの位置関係からホールのエラー箇
所を検出するので、超解像技術に対応したホールの検証
が容易に行なえるようになる。
して隣接するパターンの位置関係からホールのエラー箇
所を検出するので、超解像技術に対応したホールの検証
が容易に行なえるようになる。
【００４２】請求項１４に記載のマスクパターン検証方
法は、半導体回路データからレイアウトデータを生成す
るステップと、生成されたレイアウトデータの光学シミ
ュレーションを行ない、光強度を出力するステップと、
出力された光強度に基づいてコンターを生成して出力す
るステップと、生成されたレイアウトデータに基づいて
出力されたコンターの歪みを検証するステップと、検証
結果に基づいてレイアウトデータを修正するステップと
を含む。
法は、半導体回路データからレイアウトデータを生成す
るステップと、生成されたレイアウトデータの光学シミ
ュレーションを行ない、光強度を出力するステップと、
出力された光強度に基づいてコンターを生成して出力す
るステップと、生成されたレイアウトデータに基づいて
出力されたコンターの歪みを検証するステップと、検証
結果に基づいてレイアウトデータを修正するステップと
を含む。
【００４３】生成されたレイアウトデータに基づいてコ
ンターの歪みを検証するので、レイアウトデータの検証
を人手を介さず自動的に行なうことが可能となる。
ンターの歪みを検証するので、レイアウトデータの検証
を人手を介さず自動的に行なうことが可能となる。
【００４４】請求項１５に記載の媒体に記録されたマス
クパターン検証プログラムは、半導体回路データからレ
イアウトデータを生成するステップと、ライン幅とスペ
ース幅とを加えたピッチに基づいて生成されたレイアウ
トデータのパターンのピッチのエラー箇所を検出するス
テップと、検出されたピッチのエラー箇所の光学シミュ
レーションを行ない、光強度を出力するステップと、出
力された光強度に基づいてコンターを生成して出力する
ステップとを含む。
クパターン検証プログラムは、半導体回路データからレ
イアウトデータを生成するステップと、ライン幅とスペ
ース幅とを加えたピッチに基づいて生成されたレイアウ
トデータのパターンのピッチのエラー箇所を検出するス
テップと、検出されたピッチのエラー箇所の光学シミュ
レーションを行ない、光強度を出力するステップと、出
力された光強度に基づいてコンターを生成して出力する
ステップとを含む。
【００４５】生成されたレイアウトデータのパターンを
ライン幅とスペース幅とを加えたピッチに基づいてピッ
チのエラー箇所を検出するので、超解像技術に対応した
マスクパターンの検証を容易に行なえるようになる。
ライン幅とスペース幅とを加えたピッチに基づいてピッ
チのエラー箇所を検出するので、超解像技術に対応した
マスクパターンの検証を容易に行なえるようになる。
【００４６】請求項１６に記載の媒体に記録されたマス
クパターン検証プログラムは、半導体回路データからレ
イアウトデータを生成するステップと、生成されたレイ
アウトデータのホールに対して隣接するパターンの位置
関係からホールのエラー箇所を検出するステップと、検
出されたホールのエラー箇所の光学シミュレーションを
行ない、光強度を出力するステップと、出力された光強
度に基づいてコンターを生成して出力するステップとを
含む。
クパターン検証プログラムは、半導体回路データからレ
イアウトデータを生成するステップと、生成されたレイ
アウトデータのホールに対して隣接するパターンの位置
関係からホールのエラー箇所を検出するステップと、検
出されたホールのエラー箇所の光学シミュレーションを
行ない、光強度を出力するステップと、出力された光強
度に基づいてコンターを生成して出力するステップとを
含む。
【００４７】生成されたレイアウトデータのホールに対
して隣接するパターンの位置関係からホールのエラー箇
所を検出するので、超解像技術に対応したホールの検証
が容易に行なえるようになる。
して隣接するパターンの位置関係からホールのエラー箇
所を検出するので、超解像技術に対応したホールの検証
が容易に行なえるようになる。
【００４８】請求項１７に記載の媒体に記録されたマス
クパターン検証プログラムは、半導体回路データからレ
イアウトデータを生成するステップと、生成されたレイ
アウトデータの光学シミュレーションを行ない、光強度
を出力するステップと、出力された光強度に基づいてコ
ンターを生成して出力するステップと、生成されたレイ
アウトデータに基づいて出力されたコンターの歪みを検
証するステップと、検証結果に基づいてレイアウトデー
タを修正するステップとを含む。
クパターン検証プログラムは、半導体回路データからレ
イアウトデータを生成するステップと、生成されたレイ
アウトデータの光学シミュレーションを行ない、光強度
を出力するステップと、出力された光強度に基づいてコ
ンターを生成して出力するステップと、生成されたレイ
アウトデータに基づいて出力されたコンターの歪みを検
証するステップと、検証結果に基づいてレイアウトデー
タを修正するステップとを含む。
【００４９】生成されたレイアウトデータに基づいてコ
ンターの歪みを検証するので、レイアウトデータの検証
を人手を介さずに自動的に行なうことが可能となる。
ンターの歪みを検証するので、レイアウトデータの検証
を人手を介さずに自動的に行なうことが可能となる。
【００５０】
【発明の実施の形態】図１は、本発明のマスクパターン
検証装置の外観を示す図である。マスクパターン検証装
置は、コンピュータ本体１、グラフィックディスプレイ
装置２、磁気テープ４が装着される磁気テープ装置３、
キーボード５、マウス６、ＣＤ−ＲＯＭ（Compact Disc
-Read Only Memory ）８が装着されるＣＤ−ＲＯＭ装置
７、および通信モデム９を含む。後述するようにマスク
パターン検証プログラムは、磁気テープ４またはＣＤ−
ＲＯＭ８等の記録媒体によって供給される。マスクパタ
ーン検証プログラムはコンピュータ本体１によって実行
され、操作者はグラフィックディスプレイ装置２を見な
がらキーボード５またはマウス６を操作することによっ
てマスクパターンの検証を行なう。また、マスクパター
ン検証プログラムは、他のコンピュータにより通信回線
を経由し、通信モデム９を介してコンピュータ本体１に
供給されてもよい。
検証装置の外観を示す図である。マスクパターン検証装
置は、コンピュータ本体１、グラフィックディスプレイ
装置２、磁気テープ４が装着される磁気テープ装置３、
キーボード５、マウス６、ＣＤ−ＲＯＭ（Compact Disc
-Read Only Memory ）８が装着されるＣＤ−ＲＯＭ装置
７、および通信モデム９を含む。後述するようにマスク
パターン検証プログラムは、磁気テープ４またはＣＤ−
ＲＯＭ８等の記録媒体によって供給される。マスクパタ
ーン検証プログラムはコンピュータ本体１によって実行
され、操作者はグラフィックディスプレイ装置２を見な
がらキーボード５またはマウス６を操作することによっ
てマスクパターンの検証を行なう。また、マスクパター
ン検証プログラムは、他のコンピュータにより通信回線
を経由し、通信モデム９を介してコンピュータ本体１に
供給されてもよい。
【００５１】図２は、本発明のマスクパターン検証装置
の構成を示すブロック図である。図１に示すコンピュー
タ本体１は、ＣＰＵ（Central Processing Unit ）１
０、ＲＯＭ（Read Only Memory）１１、ＲＡＭ（Random
Access Memory）１２およびハードディスク１３を含
む。ＣＰＵ１０は、グラフィックディスプレイ装置２、
磁気テープ装置３、キーボード５、マウス６、ＣＤ−Ｒ
ＯＭ装置７、通信モデム９、ＲＯＭ１１、ＲＡＭ１２ま
たはハードディスク１３との間でデータを入出力しなが
ら処理を行なう。磁気テープ４またはＣＤ−ＲＯＭ８に
記録されたマスクパターン検証プログラムは、ＣＰＵ１
０によって磁気テープ装置３またはＣＤ−ＲＯＭ装置７
を介して一旦ハードディスク１３に格納される。ＣＰＵ
１０は、ハードディスク１３から適宜マスクパターン検
証プログラムをＲＡＭ１２にロードして実行することに
よってマスクパターンの検証を行なう。以下、本発明の
実施の形態におけるマスクパターン検証装置について説
明するが、図１に示すマスクパターン検証装置の外観お
よび図２に示すマスクパターン検証装置の構成ブロック
図は各実施の形態において共通である。
の構成を示すブロック図である。図１に示すコンピュー
タ本体１は、ＣＰＵ（Central Processing Unit ）１
０、ＲＯＭ（Read Only Memory）１１、ＲＡＭ（Random
Access Memory）１２およびハードディスク１３を含
む。ＣＰＵ１０は、グラフィックディスプレイ装置２、
磁気テープ装置３、キーボード５、マウス６、ＣＤ−Ｒ
ＯＭ装置７、通信モデム９、ＲＯＭ１１、ＲＡＭ１２ま
たはハードディスク１３との間でデータを入出力しなが
ら処理を行なう。磁気テープ４またはＣＤ−ＲＯＭ８に
記録されたマスクパターン検証プログラムは、ＣＰＵ１
０によって磁気テープ装置３またはＣＤ−ＲＯＭ装置７
を介して一旦ハードディスク１３に格納される。ＣＰＵ
１０は、ハードディスク１３から適宜マスクパターン検
証プログラムをＲＡＭ１２にロードして実行することに
よってマスクパターンの検証を行なう。以下、本発明の
実施の形態におけるマスクパターン検証装置について説
明するが、図１に示すマスクパターン検証装置の外観お
よび図２に示すマスクパターン検証装置の構成ブロック
図は各実施の形態において共通である。
【００５２】［実施の形態１］図３は、本発明の実施の
形態におけるマスクパターン検証装置の概略構成とマス
クパターン検証装置を使用したマスク作成の処理手順を
説明するための図である。このマスクパターン検証装置
２０は、回路設計によって生成された半導体回路データ
からレイアウトデータを生成する半導体回路レイアウト
部２１、超解像技術に対応するマスクのパターンを検証
する超解像対応パターン検証部２２、超解像対応パター
ン検証部２２によって検証された後のレイアウトデータ
に基づいて光学シミュレーションを行なう光学シミュレ
ーション部２３、光学シミュレーション部２３から出力
される光強度に基づいてコンターを生成して出力するコ
ンター出力部２４およびコンター出力部２４から出力さ
れるコンターを参照して使用者がレイアウトの修正を行
なうレイアウト修正部２５を含む。
形態におけるマスクパターン検証装置の概略構成とマス
クパターン検証装置を使用したマスク作成の処理手順を
説明するための図である。このマスクパターン検証装置
２０は、回路設計によって生成された半導体回路データ
からレイアウトデータを生成する半導体回路レイアウト
部２１、超解像技術に対応するマスクのパターンを検証
する超解像対応パターン検証部２２、超解像対応パター
ン検証部２２によって検証された後のレイアウトデータ
に基づいて光学シミュレーションを行なう光学シミュレ
ーション部２３、光学シミュレーション部２３から出力
される光強度に基づいてコンターを生成して出力するコ
ンター出力部２４およびコンター出力部２４から出力さ
れるコンターを参照して使用者がレイアウトの修正を行
なうレイアウト修正部２５を含む。
【００５３】このマスクパターン検証装置の詳細を説明
する前に、このマスクパターン検証装置２０を用いたマ
スクパターンの検証について説明する。まず、使用者は
半導体回路の設計を行ない（Ｓ１０）、半導体回路デー
タから半導体回路レイアウトを作成する（Ｓ１１）。使
用者は、生成されたレイアウトデータに対してＤＲＣ
（Design Rule Check ）等のレイアウト検証を行ない、
エラー箇所があればレイアウトの修正を行なう。このレ
イアウト検証は、超解像技術に対応したものではなく、
従来技術で説明したＤＲＣによる検証である。
する前に、このマスクパターン検証装置２０を用いたマ
スクパターンの検証について説明する。まず、使用者は
半導体回路の設計を行ない（Ｓ１０）、半導体回路デー
タから半導体回路レイアウトを作成する（Ｓ１１）。使
用者は、生成されたレイアウトデータに対してＤＲＣ
（Design Rule Check ）等のレイアウト検証を行ない、
エラー箇所があればレイアウトの修正を行なう。このレ
イアウト検証は、超解像技術に対応したものではなく、
従来技術で説明したＤＲＣによる検証である。
【００５４】そして、使用者はマスクパターン検証装置
２０により超解像技術に対応したレイアウトの検証を行
ない、エラー箇所があればそのレイアウトデータを修正
してマスクを作成する（Ｓ１３）。そして、作成された
マスクを用いてウェハプロセスを行ない（Ｓ１４）、作
成された半導体を検証および検査することにより（Ｓ１
５）、マスクパターンの修正が必要であれば、ステップ
Ｓ１１に戻り再度半導体回路レイアウトを行なう。この
処理を繰返すことにより、超解像技術に対応したマスク
の作成が可能となる。
２０により超解像技術に対応したレイアウトの検証を行
ない、エラー箇所があればそのレイアウトデータを修正
してマスクを作成する（Ｓ１３）。そして、作成された
マスクを用いてウェハプロセスを行ない（Ｓ１４）、作
成された半導体を検証および検査することにより（Ｓ１
５）、マスクパターンの修正が必要であれば、ステップ
Ｓ１１に戻り再度半導体回路レイアウトを行なう。この
処理を繰返すことにより、超解像技術に対応したマスク
の作成が可能となる。
【００５５】図４は、超解像技術に対応したパターンの
検証を説明するための図である。従来の超解像技術に対
応しないＤＲＣにおいては、たとえばライン７１の幅Ｌ
と、ライン７１および７２の間のスペース幅Ｓ′の最小
値を規定し、この最小値以下となるラインまたはスペー
スをエラー箇所として出力していた。しかし、超解像技
術においては、ライン幅とスペース幅とを規定するだけ
でなく、１組のライン幅とスペース幅とを加えたピッチ
幅の概念を用いて、そのピッチ幅の値によってそのパタ
ーンがエラーであるか否かを判定する。このピッチ幅
は、たとえば図４のライン７１の幅Ｌとライン７１およ
び７４の間のスペース幅Ｓとを加えたＬ＋Ｓや、ライン
７１の幅Ｌとライン７１および７２の間のスペース幅
Ｓ′とを加えたＬ＋Ｓ′が相当する。
検証を説明するための図である。従来の超解像技術に対
応しないＤＲＣにおいては、たとえばライン７１の幅Ｌ
と、ライン７１および７２の間のスペース幅Ｓ′の最小
値を規定し、この最小値以下となるラインまたはスペー
スをエラー箇所として出力していた。しかし、超解像技
術においては、ライン幅とスペース幅とを規定するだけ
でなく、１組のライン幅とスペース幅とを加えたピッチ
幅の概念を用いて、そのピッチ幅の値によってそのパタ
ーンがエラーであるか否かを判定する。このピッチ幅
は、たとえば図４のライン７１の幅Ｌとライン７１およ
び７４の間のスペース幅Ｓとを加えたＬ＋Ｓや、ライン
７１の幅Ｌとライン７１および７２の間のスペース幅
Ｓ′とを加えたＬ＋Ｓ′が相当する。
【００５６】たとえば、ライン幅を固定してピッチ幅を
振った場合（スペース幅を徐々に大きくまたは小さくし
た場合）従来のＤＲＣルールではエラーとならない領域
においてもエラー箇所となる場合がある。すなわち、図
５に示すようにピッチ幅を徐々に大きくしていった場合
に固定にしているライン幅の寸法が変動し、ピッチ幅が
ある一定の値になると許容範囲を超える場合がある。図
５におけるＰ１およびＰ２間で寸法変動許容範囲を超え
ることとなり、このピッチ幅がエラー箇所として出力さ
れる。このエラー箇所が、図４に示すようにエラーフラ
グとして斜線を施した部分として出力される。なお、ス
ペース幅を固定してピッチ幅を振った場合や、ライン幅
とスペース幅とを同時に振った場合も同様である。
振った場合（スペース幅を徐々に大きくまたは小さくし
た場合）従来のＤＲＣルールではエラーとならない領域
においてもエラー箇所となる場合がある。すなわち、図
５に示すようにピッチ幅を徐々に大きくしていった場合
に固定にしているライン幅の寸法が変動し、ピッチ幅が
ある一定の値になると許容範囲を超える場合がある。図
５におけるＰ１およびＰ２間で寸法変動許容範囲を超え
ることとなり、このピッチ幅がエラー箇所として出力さ
れる。このエラー箇所が、図４に示すようにエラーフラ
グとして斜線を施した部分として出力される。なお、ス
ペース幅を固定してピッチ幅を振った場合や、ライン幅
とスペース幅とを同時に振った場合も同様である。
【００５７】図６は、光学シミュレーション部２３の概
略構成を示すブロック図である。光学シミュレーション
部２３は、レイアウトデータが入力されるレイアウトデ
ータ入力部３１、レイアウトデータを光学シミュレーシ
ョン用のマスクデータに変換するシミュレーション用マ
スクデータ変換部３２、実際のステッパで用いられる光
学条件が入力される光学条件入力部３３、シミュレーシ
ョン用マスクデータと光学条件とから光学シミュレーシ
ョンを行ない光強度を出力する光学シミュレーション実
行部３４および光学シミュレーション実行部３４による
シミュレーション結果である光強度を出力する光強度出
力部３５を含む。
略構成を示すブロック図である。光学シミュレーション
部２３は、レイアウトデータが入力されるレイアウトデ
ータ入力部３１、レイアウトデータを光学シミュレーシ
ョン用のマスクデータに変換するシミュレーション用マ
スクデータ変換部３２、実際のステッパで用いられる光
学条件が入力される光学条件入力部３３、シミュレーシ
ョン用マスクデータと光学条件とから光学シミュレーシ
ョンを行ない光強度を出力する光学シミュレーション実
行部３４および光学シミュレーション実行部３４による
シミュレーション結果である光強度を出力する光強度出
力部３５を含む。
【００５８】また、図７に示すようにコンター出力部２
４は、光学シミュレーション部２３から出力された光強
度が入力されるシミュレーション結果入力部４１、実測
によって得られる光強度のスレショルド値が設定される
スレショルド値設定部４２、光学シミュレーション部２
３から出力される光強度とスレショルド値設定部４２に
よって設定されたスレショルド値とからコンターを生成
するコンター生成部４３およびコンター生成部４３によ
って生成されたコンターを出力するコンター出力部４４
を含む。コンター生成部４３によって生成されたコンタ
ーは、光学シミュレーション結果（光強度）から予測さ
れるマスクパターンの仕上がり形状を表わしている。こ
のコンターは、光強度の等強度線等によって表わされ
る。なお、スレショルド値として０．３が用いられるこ
とが多い。
４は、光学シミュレーション部２３から出力された光強
度が入力されるシミュレーション結果入力部４１、実測
によって得られる光強度のスレショルド値が設定される
スレショルド値設定部４２、光学シミュレーション部２
３から出力される光強度とスレショルド値設定部４２に
よって設定されたスレショルド値とからコンターを生成
するコンター生成部４３およびコンター生成部４３によ
って生成されたコンターを出力するコンター出力部４４
を含む。コンター生成部４３によって生成されたコンタ
ーは、光学シミュレーション結果（光強度）から予測さ
れるマスクパターンの仕上がり形状を表わしている。こ
のコンターは、光強度の等強度線等によって表わされ
る。なお、スレショルド値として０．３が用いられるこ
とが多い。
【００５９】次に、マスクパターン検証装置２０の処理
手順について、図８に示すフローチャートを用いて説明
する。まず、半導体回路レイアウト部２１によって回路
データからレイアウトデータを生成し（Ｓ２０）、超解
像対応パターン検証部２２により図４および図５を用い
て説明した超解像ＤＲＣを用いたパターンの検証が行な
われる（Ｓ２１）。このとき、超解像対応パターン検証
部２２は、図４に示すように寸法変動量が許容範囲外に
ある領域をエラー箇所として識別できるように表示す
る。使用者は、このエラー箇所を参照することにより、
問題となる箇所であるか否かを判定する。エラー箇所の
まわりの状況によっては、パターンの変更が不可能であ
ったり、またエラー箇所が特に精度を要求されない箇所
である場合が考えられるからである。エラー箇所が問題
となる箇所であれば、その部分のみについて光学シミュ
レーションを行なう（Ｓ２２）。
手順について、図８に示すフローチャートを用いて説明
する。まず、半導体回路レイアウト部２１によって回路
データからレイアウトデータを生成し（Ｓ２０）、超解
像対応パターン検証部２２により図４および図５を用い
て説明した超解像ＤＲＣを用いたパターンの検証が行な
われる（Ｓ２１）。このとき、超解像対応パターン検証
部２２は、図４に示すように寸法変動量が許容範囲外に
ある領域をエラー箇所として識別できるように表示す
る。使用者は、このエラー箇所を参照することにより、
問題となる箇所であるか否かを判定する。エラー箇所の
まわりの状況によっては、パターンの変更が不可能であ
ったり、またエラー箇所が特に精度を要求されない箇所
である場合が考えられるからである。エラー箇所が問題
となる箇所であれば、その部分のみについて光学シミュ
レーションを行なう（Ｓ２２）。
【００６０】コンター出力部２４は、光学シミュレーシ
ョン部２３から出力された光強度からコンターを生成
し、このコンターとレイアウト原図形とを重ね合わせて
表示する。使用者は、この表示を参照することにより、
マスクパターンの仕上がり形状がレイアウト原図形から
どれだけ寸法変動が生じているかを確認することができ
る。コンターとレイアウト原図形とが重ね合わされて表
示される部分は、マスク全体の一部の領域のみであるの
で、使用者の目視による検証であってもそれほど多くの
時間を必要としない。使用者は、検証によりレイアウト
の修正が必要であと判断すれば、その箇所のレイアウト
をレイアウト修正部２５によって修正し（Ｓ２６）、ス
テップＳ２２へ戻り以上の処理を繰返す。
ョン部２３から出力された光強度からコンターを生成
し、このコンターとレイアウト原図形とを重ね合わせて
表示する。使用者は、この表示を参照することにより、
マスクパターンの仕上がり形状がレイアウト原図形から
どれだけ寸法変動が生じているかを確認することができ
る。コンターとレイアウト原図形とが重ね合わされて表
示される部分は、マスク全体の一部の領域のみであるの
で、使用者の目視による検証であってもそれほど多くの
時間を必要としない。使用者は、検証によりレイアウト
の修正が必要であと判断すれば、その箇所のレイアウト
をレイアウト修正部２５によって修正し（Ｓ２６）、ス
テップＳ２２へ戻り以上の処理を繰返す。
【００６１】以上説明したように、本実施の形態におけ
るマスクパターン検証装置によれば、超解像技術によっ
て生成されるマスクパターンの検証を容易に行なうこと
ができ、精度の高いレイアウトの修正が可能となった。
るマスクパターン検証装置によれば、超解像技術によっ
て生成されるマスクパターンの検証を容易に行なうこと
ができ、精度の高いレイアウトの修正が可能となった。
【００６２】［実施の形態２］図９は、本発明の実施の
形態２におけるマスクパターン検証装置の概略構成およ
びマスクパターン検証装置を用いたマスク作成の処理手
順を説明するための図である。本実施の形態におけるマ
スクパターン検証装置は、図３に示す実施の形態１にお
けるマスクパターン検証装置と比較して、超解像対応パ
ターン検証部２２が削除された点、および歪み検証部２
６がコンター出力部２４とレイアウト修正部２５′との
間に追加された点のみが異なる。したがって、重複する
構成および機能についての詳細な説明は繰返さない。
形態２におけるマスクパターン検証装置の概略構成およ
びマスクパターン検証装置を用いたマスク作成の処理手
順を説明するための図である。本実施の形態におけるマ
スクパターン検証装置は、図３に示す実施の形態１にお
けるマスクパターン検証装置と比較して、超解像対応パ
ターン検証部２２が削除された点、および歪み検証部２
６がコンター出力部２４とレイアウト修正部２５′との
間に追加された点のみが異なる。したがって、重複する
構成および機能についての詳細な説明は繰返さない。
【００６３】歪み検証部２６は、コンター出力部２４か
ら出力されるコンターを入力するコンター入力部５１、
レイアウト原図形からオーバーサイズおよびアンダーサ
イズした図形を生成するレイアウト原図形処理部５２、
レイアウト原図形とレイアウト原図形から生成したオー
バーサイズされた図形およびアンダーサイズされた図形
とを重ね合わせて照合するデータ照合部５３およびデー
タ照合部５３による照合によって検出されたエラーを出
力するエラー出力部５４を含む。
ら出力されるコンターを入力するコンター入力部５１、
レイアウト原図形からオーバーサイズおよびアンダーサ
イズした図形を生成するレイアウト原図形処理部５２、
レイアウト原図形とレイアウト原図形から生成したオー
バーサイズされた図形およびアンダーサイズされた図形
とを重ね合わせて照合するデータ照合部５３およびデー
タ照合部５３による照合によって検出されたエラーを出
力するエラー出力部５４を含む。
【００６４】図１１は、データ照合部５３における照合
を説明するための図である。データ照合部５３は、レイ
アウト原図形から作成したアンダーサイズされた図形お
よびオーバーサイズされた図形とコンターと重ね合わ
せ、コンターがアンダーサイズされた図形およびオーバ
ーサイズされた図形の範囲外の箇所をエラー箇所として
出力する。図１１の斜線を施した部分がこのエラー箇所
に該当する。実施の形態１におけるマスクパターン検証
装置は、エラー箇所の検証を使用者による目視により行
なっていたが、本実施の形態におけるマスクパターン検
証装置においては、歪み検証部２６により人手を介さず
自動的に検証を行なうことができる。
を説明するための図である。データ照合部５３は、レイ
アウト原図形から作成したアンダーサイズされた図形お
よびオーバーサイズされた図形とコンターと重ね合わ
せ、コンターがアンダーサイズされた図形およびオーバ
ーサイズされた図形の範囲外の箇所をエラー箇所として
出力する。図１１の斜線を施した部分がこのエラー箇所
に該当する。実施の形態１におけるマスクパターン検証
装置は、エラー箇所の検証を使用者による目視により行
なっていたが、本実施の形態におけるマスクパターン検
証装置においては、歪み検証部２６により人手を介さず
自動的に検証を行なうことができる。
【００６５】図１２は、本実施の形態におけるマスクパ
ターン検証装置の処理手順を説明するためのフローチャ
ートである。まず、半導体回路レイアウト部２１は、入
力された半導体回路データからレイアウトデータを生成
して出力する（Ｓ２０）。光学シミュレーション部２３
は、半導体回路レイアウト部２１から出力されたレイア
ウトデータの全領域に対して光学シミュレーションを行
なう（Ｓ２２）。そして、コンター出力部２４が光学シ
ミュレーション部２３から出力された光強度からコンタ
ーを生成して出力する（Ｓ２３）。歪み検証部２６は、
図１１に示すようにコンターとアンダーサイズされた図
形およびオーバーサイズされた図形とを重ね合わせ（Ｓ
２４）、図１１に示すような斜線を施したエラー箇所を
検出することによりコンターの歪みを検証する（Ｓ２
７）。使用者は、歪み検証部２６から出力されたエラー
箇所を参照することにより、レイアウト修正部２５を用
いてレイアウトの修正を行ない（Ｓ２６）、修正後のレ
イアウトで再度光学シミュレーションを行なう（Ｓ２
２）。以上の処理を繰返すことにより、レイアウトの修
正が行なわれる。
ターン検証装置の処理手順を説明するためのフローチャ
ートである。まず、半導体回路レイアウト部２１は、入
力された半導体回路データからレイアウトデータを生成
して出力する（Ｓ２０）。光学シミュレーション部２３
は、半導体回路レイアウト部２１から出力されたレイア
ウトデータの全領域に対して光学シミュレーションを行
なう（Ｓ２２）。そして、コンター出力部２４が光学シ
ミュレーション部２３から出力された光強度からコンタ
ーを生成して出力する（Ｓ２３）。歪み検証部２６は、
図１１に示すようにコンターとアンダーサイズされた図
形およびオーバーサイズされた図形とを重ね合わせ（Ｓ
２４）、図１１に示すような斜線を施したエラー箇所を
検出することによりコンターの歪みを検証する（Ｓ２
７）。使用者は、歪み検証部２６から出力されたエラー
箇所を参照することにより、レイアウト修正部２５を用
いてレイアウトの修正を行ない（Ｓ２６）、修正後のレ
イアウトで再度光学シミュレーションを行なう（Ｓ２
２）。以上の処理を繰返すことにより、レイアウトの修
正が行なわれる。
【００６６】なお、コンターとレイアウト原図形とを直
接比較した場合、コンターは滑らかな複雑な形状を有し
ているので、これらの比較によってエラー箇所を検出す
るのは非常に複雑なルールを必要とし、実用的でないこ
とを考慮すると、上述した歪み検証部２６による歪み検
証が非常に有効な検証方法であることがわかる。
接比較した場合、コンターは滑らかな複雑な形状を有し
ているので、これらの比較によってエラー箇所を検出す
るのは非常に複雑なルールを必要とし、実用的でないこ
とを考慮すると、上述した歪み検証部２６による歪み検
証が非常に有効な検証方法であることがわかる。
【００６７】また、マスクパターンのコーナー部におい
ては、パターンの仕上がり形状が丸い形状となるので、
本来エラー箇所でない箇所までがエラー箇所として出力
される場合がある。したがって、パターンのコーナー部
のルールを変更することにより本来エラー箇所でない部
分をエラーとして扱わないようにし、擬似エラーを減少
させるようにしてもよい。
ては、パターンの仕上がり形状が丸い形状となるので、
本来エラー箇所でない箇所までがエラー箇所として出力
される場合がある。したがって、パターンのコーナー部
のルールを変更することにより本来エラー箇所でない部
分をエラーとして扱わないようにし、擬似エラーを減少
させるようにしてもよい。
【００６８】以上説明したように、本実施の形態におけ
るマスクパターン検証装置によれば、超解像技術によっ
て生成されるマスクパターンの検証をフルチップに対し
て容易に行なえ、レイアウトの検証を自動的に行なうこ
とが可能となった。また、通常のＤＲＣの機能を用いて
歪み検証が行なえるため、非常に高速に検証を行なうこ
とが可能となる。
るマスクパターン検証装置によれば、超解像技術によっ
て生成されるマスクパターンの検証をフルチップに対し
て容易に行なえ、レイアウトの検証を自動的に行なうこ
とが可能となった。また、通常のＤＲＣの機能を用いて
歪み検証が行なえるため、非常に高速に検証を行なうこ
とが可能となる。
【００６９】［実施の形態３］図１３は、実施の形態３
におけるマスクパターン検証装置の概略構成およびマス
クパターン検証装置を用いたマスクの検証の処理手順を
説明するための図である。本実施の形態におけるマスク
パターン検証装置２０″は、図３に示す実施の形態１に
おけるマスクパターン検証装置と比較し、超解像対応パ
ターン検証部２２がホール対応検証部２７に置換された
点のみが異なる。したがって、重複する構成および機能
についての詳細な説明は繰返さない。超解像技術によっ
て生成されるマスクパターンのホールは、隣接するホー
ルの配置によってホール間のマスク上にエラー箇所が発
生する場合がある。ホール対応検証部２７は、これらの
ホールの配置によってエラー箇所を検証するものであ
る。図１４は、ホール対応検証部２７の概略構成を示す
ブロック図である。ホール対応検証部２７は、半導体回
路レイアウト部２１によって生成されたレイアウトデー
タが入力されるレイアウト入力部６１、レイアウトデー
タから検証対象ホールを抽出し当該ホールの寸法を所定
のルールに従って検証するホール寸法検証部６２、検証
対象ホールの周囲のパターンの配置および検証対象ホー
ルと周囲のパターンとの距離に基づいて検証を行なう周
辺ホール配置検証部６３、および抽出されたエラー箇所
を出力するエラー出力部６４を含む。
におけるマスクパターン検証装置の概略構成およびマス
クパターン検証装置を用いたマスクの検証の処理手順を
説明するための図である。本実施の形態におけるマスク
パターン検証装置２０″は、図３に示す実施の形態１に
おけるマスクパターン検証装置と比較し、超解像対応パ
ターン検証部２２がホール対応検証部２７に置換された
点のみが異なる。したがって、重複する構成および機能
についての詳細な説明は繰返さない。超解像技術によっ
て生成されるマスクパターンのホールは、隣接するホー
ルの配置によってホール間のマスク上にエラー箇所が発
生する場合がある。ホール対応検証部２７は、これらの
ホールの配置によってエラー箇所を検証するものであ
る。図１４は、ホール対応検証部２７の概略構成を示す
ブロック図である。ホール対応検証部２７は、半導体回
路レイアウト部２１によって生成されたレイアウトデー
タが入力されるレイアウト入力部６１、レイアウトデー
タから検証対象ホールを抽出し当該ホールの寸法を所定
のルールに従って検証するホール寸法検証部６２、検証
対象ホールの周囲のパターンの配置および検証対象ホー
ルと周囲のパターンとの距離に基づいて検証を行なう周
辺ホール配置検証部６３、および抽出されたエラー箇所
を出力するエラー出力部６４を含む。
【００７０】ホール寸法検証部６２は、ホールの最小寸
法を定めたルールに従って検証を行なうとともに、図４
を用いて説明した超解像対応パターン検証部２２の検証
方法と同様に、ホールの幅および他のパターンとの間の
スペース幅で規定されるピッチ幅によって寸法変動許容
範囲外の部分をエラー箇所として出力する。
法を定めたルールに従って検証を行なうとともに、図４
を用いて説明した超解像対応パターン検証部２２の検証
方法と同様に、ホールの幅および他のパターンとの間の
スペース幅で規定されるピッチ幅によって寸法変動許容
範囲外の部分をエラー箇所として出力する。
【００７１】図１５は、周辺ホール配置検証部６３にお
ける検証方法を説明するための図である。超解像技術、
特に位相シフト法を用いた場合、図１５に示すパターン
を形成すると、ホール８１，８２，８３および８４の真
中あたりに本来形成されるはずのないパターンが形成さ
れることがある。このようなエラー箇所の発生を防止す
るために、たとえばホール８１に隣接する４つのパター
ンの距離を規定したルールを用い、許容範囲内にない箇
所をエラー箇所として出力する。このとき、使用される
ルールは実測によるホール寸法許容値が使用される。
ける検証方法を説明するための図である。超解像技術、
特に位相シフト法を用いた場合、図１５に示すパターン
を形成すると、ホール８１，８２，８３および８４の真
中あたりに本来形成されるはずのないパターンが形成さ
れることがある。このようなエラー箇所の発生を防止す
るために、たとえばホール８１に隣接する４つのパター
ンの距離を規定したルールを用い、許容範囲内にない箇
所をエラー箇所として出力する。このとき、使用される
ルールは実測によるホール寸法許容値が使用される。
【００７２】以上説明したように、本実施の形態におけ
るマスクパターン検証装置によれば、ライン系のパター
ンだけでなく、ホールの形状を有するパターンに対して
も超解像技術に対応したマスクパターンの検証が容易に
行なえ、さらに精度の高いレイアウトの修正が可能とな
る。
るマスクパターン検証装置によれば、ライン系のパター
ンだけでなく、ホールの形状を有するパターンに対して
も超解像技術に対応したマスクパターンの検証が容易に
行なえ、さらに精度の高いレイアウトの修正が可能とな
る。
【００７３】［実施の形態４］実施の形態４におけるマ
スクパターン検証装置は、図３に示す実施の形態１にお
けるマスクパターン検証装置の構成と同じである。ただ
し、図７に示すコンター出力部２４内のスレショルド値
設定部４２の機能のみが異なる。このスレショルド値設
定部の参照符号を、実施の形態４におけるマスクパター
ン検証装置においては４２′として説明する。また、重
複する構成および機能の詳細な説明は繰返さない。
スクパターン検証装置は、図３に示す実施の形態１にお
けるマスクパターン検証装置の構成と同じである。ただ
し、図７に示すコンター出力部２４内のスレショルド値
設定部４２の機能のみが異なる。このスレショルド値設
定部の参照符号を、実施の形態４におけるマスクパター
ン検証装置においては４２′として説明する。また、重
複する構成および機能の詳細な説明は繰返さない。
【００７４】スレショルド値を設定する最も簡単な方法
として、まずパターンの中で最小寸法に相当するパター
ンを抽出し、そのパターンの仕上がりがそのパターンの
寸法に仕上がるように実測値を求め、その実測値をスレ
ショルド値として設定する方法である。このスレショル
ド値は、他のすべてのパターンにおいても使用され、す
べてのパターンの仕上がりがこのスレショルド値によっ
て決定される。この方法によれば、コンターを短時間で
検証することができる。また、仕上がり精度の面におい
てはあまりよくはないが、最近の高感度レジストを用い
た場合には実使用上それほど問題とはならない。したが
って、超解像技術に対応した検証方法の一部としては有
効な方法であるといえる。
として、まずパターンの中で最小寸法に相当するパター
ンを抽出し、そのパターンの仕上がりがそのパターンの
寸法に仕上がるように実測値を求め、その実測値をスレ
ショルド値として設定する方法である。このスレショル
ド値は、他のすべてのパターンにおいても使用され、す
べてのパターンの仕上がりがこのスレショルド値によっ
て決定される。この方法によれば、コンターを短時間で
検証することができる。また、仕上がり精度の面におい
てはあまりよくはないが、最近の高感度レジストを用い
た場合には実使用上それほど問題とはならない。したが
って、超解像技術に対応した検証方法の一部としては有
効な方法であるといえる。
【００７５】しかし、パターンがより微細になった場合
に、すべてのパターンに対して光強度のスレショルド値
を一定にすることは、精度が悪くなる可能性がある。こ
の問題を解決するために、パターンのレジストの仕上が
りの実測値と光強度計算によって算出されたパターンエ
ッジ部における光強度との相関を用いてパターンごとに
スレショルド値を決定する。スレショルド値設定部４
２′は、コンターの生成の際にパターンごとにスレショ
ルド値を設定する。この検証方法によれば、検証に要す
る時間が長くなるが、高精度の仕上がりを期待できるた
め、特に小領域のパターンの寸法予測に適している。こ
の方法により、レジスト効果を含めたパターンの寸法予
測および検証が可能となり、検出されたエラー箇所に対
して高精度なパターン補正を行なうことができる。
に、すべてのパターンに対して光強度のスレショルド値
を一定にすることは、精度が悪くなる可能性がある。こ
の問題を解決するために、パターンのレジストの仕上が
りの実測値と光強度計算によって算出されたパターンエ
ッジ部における光強度との相関を用いてパターンごとに
スレショルド値を決定する。スレショルド値設定部４
２′は、コンターの生成の際にパターンごとにスレショ
ルド値を設定する。この検証方法によれば、検証に要す
る時間が長くなるが、高精度の仕上がりを期待できるた
め、特に小領域のパターンの寸法予測に適している。こ
の方法により、レジスト効果を含めたパターンの寸法予
測および検証が可能となり、検出されたエラー箇所に対
して高精度なパターン補正を行なうことができる。
【００７６】また、エッチングによるパターンの仕上が
りについても、上述したレジストの場合と同様の方法に
より、さらに高精度なパターンの検証が可能となる。さ
らには、レジストの仕上がりを３次元のシミュレーショ
ンにより予測することにより、マスクの実測を不要とす
る高精度な検証装置を構築することが可能となる。
りについても、上述したレジストの場合と同様の方法に
より、さらに高精度なパターンの検証が可能となる。さ
らには、レジストの仕上がりを３次元のシミュレーショ
ンにより予測することにより、マスクの実測を不要とす
る高精度な検証装置を構築することが可能となる。
【００７７】以上説明したように、本実施の形態におけ
るマスクパターン検証装置によれば、レジストの仕上が
りやエッチングの仕上がりを含めたマスクパターンの検
証を容易に行なえ、精度の高いレイアウトの修正が可能
となった。
るマスクパターン検証装置によれば、レジストの仕上が
りやエッチングの仕上がりを含めたマスクパターンの検
証を容易に行なえ、精度の高いレイアウトの修正が可能
となった。
【００７８】［実施の形態５］実施の形態５におけるマ
スクパターン検証装置は、図９に示す実施の形態２にお
けるマスクパターン検証装置のレイアウト修正部２５の
機能のみが異なる。したがって、重複する構成および機
能の詳細な説明については繰返さない。また、本実施の
形態におけるレイアウト修正部の参照符号を２５′とし
て説明する。
スクパターン検証装置は、図９に示す実施の形態２にお
けるマスクパターン検証装置のレイアウト修正部２５の
機能のみが異なる。したがって、重複する構成および機
能の詳細な説明については繰返さない。また、本実施の
形態におけるレイアウト修正部の参照符号を２５′とし
て説明する。
【００７９】レイアウト修正部２５′は、歪み検証部２
６から出力されたエラー箇所を図１７を用いて説明した
ＯＰＣを用いることにより補正する。このように、レイ
アウト修正部２５′がＯＰＣを用いてパターンを補正す
るようにしたので、使用者によるレイアウトの修正が不
要となり、マスクパターン検証装置２０′のすべての処
理が自動的に行なえるようになる。
６から出力されたエラー箇所を図１７を用いて説明した
ＯＰＣを用いることにより補正する。このように、レイ
アウト修正部２５′がＯＰＣを用いてパターンを補正す
るようにしたので、使用者によるレイアウトの修正が不
要となり、マスクパターン検証装置２０′のすべての処
理が自動的に行なえるようになる。
【００８０】以上説明したように、本実施の形態におけ
るマスクパターン検証装置によれば、超解像技術によっ
て生成されるマスクパターンの検証を容易に行なえ、レ
イアウトの修正を自動的に行なうことが可能となった。
るマスクパターン検証装置によれば、超解像技術によっ
て生成されるマスクパターンの検証を容易に行なえ、レ
イアウトの修正を自動的に行なうことが可能となった。
【００８１】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００８２】
【発明の効果】請求項１におけるマスクパターン検証装
置によれば、レイアウトデータのパターンをライン幅と
スペース幅とを加えたピッチに基づいて検証するので、
超解像技術によって生成されるマスクパターンの検証を
容易に行なえるようになった。
置によれば、レイアウトデータのパターンをライン幅と
スペース幅とを加えたピッチに基づいて検証するので、
超解像技術によって生成されるマスクパターンの検証を
容易に行なえるようになった。
【００８３】請求項２におけるマスクパターン検証装置
によれば、レイアウトデータのパターンの中から長さが
所定範囲内にあるピッチをエラー箇所として検出するの
で、請求項１における効果に加えて、さらにマスクパタ
ーンの検証を容易に行なえるようになった。
によれば、レイアウトデータのパターンの中から長さが
所定範囲内にあるピッチをエラー箇所として検出するの
で、請求項１における効果に加えて、さらにマスクパタ
ーンの検証を容易に行なえるようになった。
【００８４】請求項３におけるマスクパターン検証によ
れば、レイアウトデータのホールに対して隣接するパタ
ーンの位置関係から当該ホールを検証するようにしたの
で、超解像技術によって生成されるホールの検証を容易
に行なうことが可能となった。
れば、レイアウトデータのホールに対して隣接するパタ
ーンの位置関係から当該ホールを検証するようにしたの
で、超解像技術によって生成されるホールの検証を容易
に行なうことが可能となった。
【００８５】請求項４におけるマスクパターン検証装置
によれば、レイアウトデータのホールの寸法、当該ホー
ルに隣接するパターンの配置、および当該ホールに隣接
するパターンまでの距離に基づいてエラー箇所を検出す
るようにしたので、請求項３の効果に加えて、さらにホ
ールの検証を容易に行なうことが可能となった。
によれば、レイアウトデータのホールの寸法、当該ホー
ルに隣接するパターンの配置、および当該ホールに隣接
するパターンまでの距離に基づいてエラー箇所を検出す
るようにしたので、請求項３の効果に加えて、さらにホ
ールの検証を容易に行なうことが可能となった。
【００８６】請求項５におけるマスクパターン検証装置
によれば、コンターとレイアウトデータとをオーバーラ
ップして表示し、ユーザがその表示を参照しながらレイ
アウトデータを修正するようにしたので、超解像技術に
よって生成されるマスクパターンの検証を容易に行な
え、精度の高いレイアウトの修正が可能となった。
によれば、コンターとレイアウトデータとをオーバーラ
ップして表示し、ユーザがその表示を参照しながらレイ
アウトデータを修正するようにしたので、超解像技術に
よって生成されるマスクパターンの検証を容易に行な
え、精度の高いレイアウトの修正が可能となった。
【００８７】請求項６におけるマスクパターン検証装置
によれば、レイアウトデータに基づいてコンターの歪み
を検証するようにしたので、超解像技術に対応したレイ
アウトの検証を自動的に行なうことが可能となった。
によれば、レイアウトデータに基づいてコンターの歪み
を検証するようにしたので、超解像技術に対応したレイ
アウトの検証を自動的に行なうことが可能となった。
【００８８】請求項７におけるマスクパターン検証装置
によれば、コンターがレイアウト原図形から生成された
オーバーサイズされた図形とアンダーサイズされた図形
との範囲内であるか否かによってコンターの歪みを検証
するようにしたので、請求項６の効果に加えて、さらに
容易にレイアウトの検証を自動的に行なえるようになっ
た。
によれば、コンターがレイアウト原図形から生成された
オーバーサイズされた図形とアンダーサイズされた図形
との範囲内であるか否かによってコンターの歪みを検証
するようにしたので、請求項６の効果に加えて、さらに
容易にレイアウトの検証を自動的に行なえるようになっ
た。
【００８９】請求項８におけるマスクパターン検証装置
によれば、レイアウト原図形から生成されたオーバーサ
イズされた図形およびアンダーサイズされた図形をパタ
ーンのコーナー部分において変更するようにしたので、
本来エラー箇所でない部分までもがエラー箇所として検
出されることを防止することが可能となった。
によれば、レイアウト原図形から生成されたオーバーサ
イズされた図形およびアンダーサイズされた図形をパタ
ーンのコーナー部分において変更するようにしたので、
本来エラー箇所でない部分までもがエラー箇所として検
出されることを防止することが可能となった。
【００９０】請求項９におけるマスクパターン検証装置
によれば、レイアウトとデータを光近接補正によって修
正するようにしたので、レイアウトの修正を含めて一連
のマスクパターンの検証がすべて自動的に行なえるよう
になった。
によれば、レイアウトとデータを光近接補正によって修
正するようにしたので、レイアウトの修正を含めて一連
のマスクパターンの検証がすべて自動的に行なえるよう
になった。
【００９１】請求項１０におけるマスクパターン検証装
置によれば、光強度のスレショルド値に基づいてコンタ
ーを生成するようにしたので、マスクパターンの検証が
短時間で行なえるようになった。
置によれば、光強度のスレショルド値に基づいてコンタ
ーを生成するようにしたので、マスクパターンの検証が
短時間で行なえるようになった。
【００９２】請求項１１におけるマスクパターン検証装
置によれば、光強度のパターンごとに光強度のスレショ
ルド値を設定するようにしたので、レジストの仕上がり
やエッチングの仕上がりを含めたパターンの検証を行な
えるようになった。
置によれば、光強度のパターンごとに光強度のスレショ
ルド値を設定するようにしたので、レジストの仕上がり
やエッチングの仕上がりを含めたパターンの検証を行な
えるようになった。
【００９３】請求項１２におけるマスクパターン検証方
法によれば、ライン幅とスペース幅とを加えたピッチに
基づいてレイアウトデータのパターンのエラー箇所を検
出するようにしたので、超解像技術によって生成される
マスクパターンの検証を容易に行なえるようになった。
法によれば、ライン幅とスペース幅とを加えたピッチに
基づいてレイアウトデータのパターンのエラー箇所を検
出するようにしたので、超解像技術によって生成される
マスクパターンの検証を容易に行なえるようになった。
【００９４】請求項１３におけるマスクパターン検証方
法によれば、レイアウトデータのホールに対して隣接す
るパターンの位置関係からホールのエラー箇所を検出す
るようにしたので、超解像技術によって生成されるホー
ルの検証を容易に行なえるようになった。
法によれば、レイアウトデータのホールに対して隣接す
るパターンの位置関係からホールのエラー箇所を検出す
るようにしたので、超解像技術によって生成されるホー
ルの検証を容易に行なえるようになった。
【００９５】請求項１４におけるマスクパターン検証方
法によれば、生成されたレイアウトデータに基づいてコ
ンターの歪みを検証するようにしたので、超解像技術に
対応したレイアウトの検証を自動的に行なうことが可能
となった。
法によれば、生成されたレイアウトデータに基づいてコ
ンターの歪みを検証するようにしたので、超解像技術に
対応したレイアウトの検証を自動的に行なうことが可能
となった。
【００９６】請求項１５における媒体に記録されたマス
クパターン検証プログラムによれば、ライン幅とスペー
ス幅とを加えたピッチに基づいてレイアウトデータのパ
ターンのエラー箇所を検出するようにしたので、超解像
技術によって生成されるマスクパターンの検証を容易に
行なえるようになった。
クパターン検証プログラムによれば、ライン幅とスペー
ス幅とを加えたピッチに基づいてレイアウトデータのパ
ターンのエラー箇所を検出するようにしたので、超解像
技術によって生成されるマスクパターンの検証を容易に
行なえるようになった。
【００９７】請求項１６における媒体に記録されたマス
クパターン検証プログラムによれば、レイアウトデータ
のホールに対して隣接するパターンの位置関係からホー
ルのエラー箇所を検出するようにしたので、超解像技術
によって生成されるホールの検証を容易に行なえるよう
になった。
クパターン検証プログラムによれば、レイアウトデータ
のホールに対して隣接するパターンの位置関係からホー
ルのエラー箇所を検出するようにしたので、超解像技術
によって生成されるホールの検証を容易に行なえるよう
になった。
【００９８】請求項１７における媒体に記録されたマス
クパターン検証プログラムによれば、レイアウトデータ
に基づいてコンターの歪みを検証するようにしたので、
超解像技術に対応したレイアウトの検証を自動的に行な
うことが可能となった。
クパターン検証プログラムによれば、レイアウトデータ
に基づいてコンターの歪みを検証するようにしたので、
超解像技術に対応したレイアウトの検証を自動的に行な
うことが可能となった。
【図１】 本発明のマスクパターン検証装置の外観を示
す図である。
す図である。
【図２】 本発明のマスクパターン検証装置の構成を示
すブロック図である。
すブロック図である。
【図３】 本発明の実施の形態１におけるマスクパター
ン検証装置の概略構成およびマスクパターン検証装置を
用いたマスクの検証の処理手順を説明するための図であ
る。
ン検証装置の概略構成およびマスクパターン検証装置を
用いたマスクの検証の処理手順を説明するための図であ
る。
【図４】 マスクパターンにおけるライン幅、スペース
幅およびピッチ幅を説明するための図である。
幅およびピッチ幅を説明するための図である。
【図５】 超解像技術によって生成されるマスクパター
ンにおけるピッチ幅とエラー箇所との関係を説明するた
めの図である。
ンにおけるピッチ幅とエラー箇所との関係を説明するた
めの図である。
【図６】 図３の光学シミュレーション部２３の概略構
成を示すブロック図である。
成を示すブロック図である。
【図７】 図３のコンター出力部２４の概略構成を示す
ブロック図である。
ブロック図である。
【図８】 本発明の実施の形態１におけるマスクパター
ン検証装置の処理手順を説明するためのフローチャート
である。
ン検証装置の処理手順を説明するためのフローチャート
である。
【図９】 本発明の実施の形態２におけるマスクパター
ン検証装置の概略構成およびこのマスクパターン検証装
置を用いたマスクの検証の処理手順を説明するための図
である。
ン検証装置の概略構成およびこのマスクパターン検証装
置を用いたマスクの検証の処理手順を説明するための図
である。
【図１０】 図９の歪み検証部２６の概略構成を示すブ
ロック図である。
ロック図である。
【図１１】 コンターの歪み検証を説明するための図で
ある。
ある。
【図１２】 本発明の実施の形態２におけるマスクパタ
ーン検証装置の処理手順を説明するためのフローチャー
トである。
ーン検証装置の処理手順を説明するためのフローチャー
トである。
【図１３】 本発明の実施の形態３におけるマスクパタ
ーン検証装置の概略構成およびこのマスクパターン検証
装置を用いたマスクの検証の処理手順を説明するための
図である。
ーン検証装置の概略構成およびこのマスクパターン検証
装置を用いたマスクの検証の処理手順を説明するための
図である。
【図１４】 図１３のホール対応検証部２７の概略構成
を示すブロック図である。
を示すブロック図である。
【図１５】 超解像技術によって生成されるホールの検
証を説明するための図である。
証を説明するための図である。
【図１６】 従来の光学シミュレーションを用いたマス
クパターンの検証方法を説明するためのフローチャート
である。
クパターンの検証方法を説明するためのフローチャート
である。
【図１７】 ＯＰＣを用いたマスクパターンの補正を説
明するための図である。
明するための図である。
１ コンピュータ本体、２ グラフィックディスプレイ
装置、３ 磁気テープ装置、４ 磁気テープ、５ キー
ボード、６ マウス、７ ＣＤ−ＲＯＭ装置、８ ＣＤ
−ＲＯＭ、９ 通信モデム、１０ ＣＰＵ、１１ ＲＯ
Ｍ １２ ＲＡＭ、１３ ハードディスク装置、２０，
２０′，２０″ マスクパターン検証装置、２１ 半導
体回路レイアウト部、２２ 超解像対応パターン検証
部、２３光学シミュレーション部、２４ コンター出力
部、２５ レイアウト修正部、２６ 歪み検証部、２７
ホール対応検証部、３１ レイアウトデータ入力部、
３２ シミュレーション用マスクデータ変換部、３３
光学条件入力部、３４ 光学シミュレーション実行部、
３５ 光強度出力部、４１ シミュレーション結果入力
部、４２ スレショルド値設定部、４３ コンター生成
部、４４ コンター出力部、５１ コンター入力部、５
２ レイアウト原図形処理部、５３ データ照合部、５
４ エラー出力部、６１ レイアウト入力部、６２ ホ
ール寸法検証部、６３ 周辺ホール配置検証部、６４
エラー出力部。
装置、３ 磁気テープ装置、４ 磁気テープ、５ キー
ボード、６ マウス、７ ＣＤ−ＲＯＭ装置、８ ＣＤ
−ＲＯＭ、９ 通信モデム、１０ ＣＰＵ、１１ ＲＯ
Ｍ １２ ＲＡＭ、１３ ハードディスク装置、２０，
２０′，２０″ マスクパターン検証装置、２１ 半導
体回路レイアウト部、２２ 超解像対応パターン検証
部、２３光学シミュレーション部、２４ コンター出力
部、２５ レイアウト修正部、２６ 歪み検証部、２７
ホール対応検証部、３１ レイアウトデータ入力部、
３２ シミュレーション用マスクデータ変換部、３３
光学条件入力部、３４ 光学シミュレーション実行部、
３５ 光強度出力部、４１ シミュレーション結果入力
部、４２ スレショルド値設定部、４３ コンター生成
部、４４ コンター出力部、５１ コンター入力部、５
２ レイアウト原図形処理部、５３ データ照合部、５
４ エラー出力部、６１ レイアウト入力部、６２ ホ
ール寸法検証部、６３ 周辺ホール配置検証部、６４
エラー出力部。
Claims (17)
- 【請求項１】 半導体回路データからレイアウトデータ
を生成するためのレイアウト生成手段と、 前記レイアウト生成手段によって生成されたレイアウト
データのパターンをライン幅とスペース幅とを加えたピ
ッチに基づいて検証するためのパターン検証手段と、 前記パターン検証手段によって検出されたピッチのエラ
ー箇所の光学シミュレーションを行ない、光強度を出力
するための光学シミュレーション手段と、 前記光学シミュレーション手段によって出力された光強
度に基づいてコンターを生成し、出力するためのコンタ
ー出力手段とを含むマスクパターン検証装置。 - 【請求項２】 前記パターン検証手段は、前記レイアウ
ト生成手段によって生成されたレイアウトデータのパタ
ーンの中から長さが所定範囲内にあるピッチを前記エラ
ー箇所として検出する、請求項１記載のマスクパターン
検証装置。 - 【請求項３】 半導体回路データからレイアウトデータ
を生成するためのレイアウト生成手段と、 前記レイアウト生成手段によって生成されたレイアウト
データのホールに対して隣接するパターンの位置関係か
ら当該ホールを検証するためのホール検証手段と、 前記ホール検証手段によって検出されたホールのエラー
箇所の光学シミュレーションを行ない、光強度を出力す
るための光学シミュレーション手段と、 前記光学シミュレーション手段によって出力された光強
度に基づいてコンターを生成し、出力するためのコンタ
ー出力手段とを含むマスクパターン検証装置。 - 【請求項４】 前記ホール検証手段は、前記レイアウト
生成手段によって生成されたレイアウトデータのホール
の寸法、当該ホールに隣接するパターンの配置、および
当該ホールに隣接するパターンまでの距離に基づいて前
記エラー箇所を検出する、請求項３記載のマスクパター
ン検証装置。 - 【請求項５】 前記コンター出力手段は、前記生成され
たコンターと前記レイアウト生成手段によって生成され
たレイアウトデータとをオーバーラップして表示し、 前記マスクパターン検証装置はさらに、ユーザからの指
示によって前記レイアウト生成手段によって生成された
レイアウトデータを修正するためのレイアウト修正手段
を含む、請求項１〜４のいずれかに記載のマスクパター
ン検証装置。 - 【請求項６】 半導体回路データからレイアウトデータ
を生成するためのレイアウト生成手段と、 前記レイアウト生成手段によって生成されたレイアウト
データの光学シミュレーションを行ない、光強度を出力
するための光学シミュレーション手段と、 前記光学シミュレーション手段によって出力された光強
度に基づいてコンターを生成し、出力するためのコンタ
ー出力手段と、 前記レイアウト生成手段によって生成されたレイアウト
データに基づいて前記コンター出力手段によって出力さ
れたコンターの歪みを検証するための歪み検証手段と、 前記歪み検証手段による歪み検証結果に基づいて前記レ
イアウトデータを修正するためのレイアウト修正手段と
を含むマスクパターン検証装置。 - 【請求項７】 前記歪み検証手段は、前記レイアウト生
成手段によって生成されたレイアウトデータからレイア
ウト原図形のオーバーサイズされた図形およびアンダー
サイズされた図形を生成するためのレイアウト原図形処
理手段と、 前記コンター出力手段によって出力されたコンターが前
記レイアウト原図形処理手段によって生成されたオーバ
ーサイズされた図形とアンダーサイズされた図形との範
囲内であるか否かによって前記コンターの歪みを検証す
るためのコンター検証手段とを含む、請求項６記載のマ
スクパターン検証装置。 - 【請求項８】 前記歪み検証手段はさらに、前記レイア
ウト原図形処理手段によって生成されたオーバーサイズ
された図形およびアンダーサイズされた図形をパターン
のコーナー部分において変更するための図形変更手段を
含む、請求項７記載のマスクパターン検証装置。 - 【請求項９】 前記レイアウト修正手段は、前記レイア
ウトデータを光近接補正によって修正する、請求項６〜
８のいずれかに記載のマスクパターン検証装置。 - 【請求項１０】 前記コンター出力手段は、光強度のス
レッショルド値を設定するためのスレッショルド値設定
手段と、 前記スレッショルド値設定手段によって設定されたスレ
ッショルド値に基づいてコンターを生成するためのコン
ター生成手段とを含む、請求項１〜４および６〜９のい
ずれかに記載のマスクパターン検証装置。 - 【請求項１１】 前記スレッショルド値設定手段は、前
記光学シミュレーション手段によって出力された光強度
のパターンごとに光強度のスレッショルド値を設定す
る、請求項１０記載のマスクパターン検証装置。 - 【請求項１２】 半導体回路データからレイアウトデー
タを生成するステップと、 ライン幅とスペース幅とを加えたピッチに基づいて前記
生成されたレイアウトデータのパターンのピッチのエラ
ー箇所を検出するステップと、 前記検出されたピッチのエラー箇所の光学シミュレーシ
ョンを行ない、光強度を出力するステップと、 前記出力された光強度に基づいてコンターを生成して出
力するステップとを含むマスクパターン検証方法。 - 【請求項１３】 半導体回路データからレイアウトデー
タを生成するステップと、 前記生成されたレイアウトデータのホールに対して隣接
するパターンの位置関係からホールのエラー箇所を検出
するステップと、 前記検出されたホールのエラー箇所の光学シミュレーシ
ョンを行ない、光強度を出力するステップと、 前記出力された光強度に基づいてコンターを生成して出
力するステップとを含むマスクパターン検証方法。 - 【請求項１４】 半導体回路データからレイアウトデー
タを生成するステップと、 前記生成されたレイアウトデータの光学シミュレーショ
ンを行ない、光強度を出力するステップと、 前記出力された光強度に基づいてコンターを生成して出
力するステップと、 前記生成されたレイアウトデータに基づいて前記出力さ
れたコンターの歪みを検証するステップと、 前記検証結果に基づいて前記レイアウトデータを修正す
るステップとを含むマスクパターン検証方法。 - 【請求項１５】 半導体回路データからレイアウトデー
タを生成するステップと、 ライン幅とスペース幅とを加えたピッチに基づいて前記
生成されたレイアウトデータのパターンのピッチのエラ
ー箇所を検出するステップと、 前記検出されたピッチのエラー箇所の光学シミュレーシ
ョンを行ない、光強度を出力するステップと、 前記出力された光強度に基づいてコンターを生成して出
力するステップとを含むマスクパターン検証プログラム
を記録した媒体。 - 【請求項１６】 半導体回路データからレイアウトデー
タを生成するステップと、 前記生成されたレイアウトデータのホールに対して隣接
するパターンの位置関係からホールのエラー箇所を検出
するステップと、 前記検出されたホールのエラー箇所の光学シミュレーシ
ョンを行ない、光強度を出力するステップと、 前記出力された光強度に基づいてコンターを生成して出
力するステップとを含むマスクパターン検証プログラム
を記録した媒体。 - 【請求項１７】 半導体回路データからレイアウトデー
タを生成するステップと、 前記生成されたレイアウトデータの光学シミュレーショ
ンを行ない、光強度を出力するステップと、 前記出力された光強度に基づいてコンターを生成して出
力するステップと、 前記生成されたレイアウトデータに基づいて前記出力さ
れたコンターの歪みを検証するステップと、 前記検証結果に基づいて前記レイアウトデータを修正す
るステップとを含むマスクパターン検証プログラムを記
録した媒体。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8090598A JPH11282151A (ja) | 1998-03-27 | 1998-03-27 | マスクパターン検証装置、その方法およびそのプログラムを記録した媒体 |
| US09/158,526 US6038020A (en) | 1998-03-27 | 1998-09-22 | Mask pattern verification apparatus employing super-resolution technique, mask pattern verification method employing super-resolution technique, and medium with program thereof |
| KR1019980051396A KR100300833B1 (ko) | 1998-03-27 | 1998-11-27 | 초해상기술을이용한마스크패턴검증장치,그방법및그프로그램을기록한매체 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8090598A JPH11282151A (ja) | 1998-03-27 | 1998-03-27 | マスクパターン検証装置、その方法およびそのプログラムを記録した媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11282151A true JPH11282151A (ja) | 1999-10-15 |
Family
ID=13731401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8090598A Pending JPH11282151A (ja) | 1998-03-27 | 1998-03-27 | マスクパターン検証装置、その方法およびそのプログラムを記録した媒体 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6038020A (ja) |
| JP (1) | JPH11282151A (ja) |
| KR (1) | KR100300833B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494964B1 (ko) * | 2002-01-08 | 2005-06-14 | 미쓰비시덴키 가부시키가이샤 | 반도체 디바이스의 레이아웃 패턴을 시뮬레이션하는리소그래피 프로세스 마진 평가 장치 |
| JP2005250360A (ja) * | 2004-03-08 | 2005-09-15 | Toshiba Microelectronics Corp | マスクパターンの検証装置および検証方法 |
| JP2006227407A (ja) * | 2005-02-18 | 2006-08-31 | Toshiba Microelectronics Corp | マスク製造システム及びマスクパターン補正方法 |
| JP2006337668A (ja) * | 2005-06-01 | 2006-12-14 | Toshiba Corp | 半導体装置の製造方法およびレイアウトパターンの作成プログラム |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000048052A (ja) * | 1998-07-27 | 2000-02-18 | Mitsubishi Electric Corp | レイアウト検証方法とレイアウト検証装置 |
| JP2000112112A (ja) * | 1998-10-05 | 2000-04-21 | Mitsubishi Electric Corp | パターン図形の解像性検証方法および半導体パターン形成方法 |
| KR100280552B1 (ko) * | 1999-01-21 | 2001-01-15 | 김영환 | 마스크 데이터 변환방법 |
| JP2000250960A (ja) * | 1999-03-02 | 2000-09-14 | Sony Corp | 描画装置用データの検証方法およびフォトマスクの製造方法 |
| US6834262B1 (en) * | 1999-07-02 | 2004-12-21 | Cypress Semiconductor Corporation | Scheme for improving the simulation accuracy of integrated circuit patterns by simulation of the mask |
| US6625800B1 (en) * | 1999-12-30 | 2003-09-23 | Intel Corporation | Method and apparatus for physical image based inspection system |
| US6642529B1 (en) | 2000-03-28 | 2003-11-04 | Koninklijke Philips Electronics N.V. | Methods for the automated testing of reticle feature geometries |
| JP3892205B2 (ja) | 2000-04-14 | 2007-03-14 | 松下電器産業株式会社 | レイアウトコンパクション方法 |
| JP2002174890A (ja) * | 2000-12-07 | 2002-06-21 | Hitachi Ltd | 半導体集積回路の製造方法 |
| US6602728B1 (en) | 2001-01-05 | 2003-08-05 | International Business Machines Corporation | Method for generating a proximity model based on proximity rules |
| KR100468741B1 (ko) | 2002-06-22 | 2005-01-29 | 삼성전자주식회사 | 노광 장치의 어퍼처 설계를 위한 시뮬레이션 방법 및장치, 그리고 시뮬레이션 방법을 기록한 기록매체 |
| US6931613B2 (en) | 2002-06-24 | 2005-08-16 | Thomas H. Kauth | Hierarchical feature extraction for electrical interaction calculations |
| US6769103B2 (en) * | 2002-07-19 | 2004-07-27 | Micron Technology, Inc. | Line width check in layout database |
| US7063920B2 (en) * | 2003-05-16 | 2006-06-20 | Asml Holding, N.V. | Method for the generation of variable pitch nested lines and/or contact holes using fixed size pixels for direct-write lithographic systems |
| JP4068541B2 (ja) * | 2003-09-25 | 2008-03-26 | 株式会社東芝 | 集積回路パターン検証装置と検証方法 |
| US7269817B2 (en) * | 2004-02-10 | 2007-09-11 | International Business Machines Corporation | Lithographic process window optimization under complex constraints on edge placement |
| US20060172207A1 (en) * | 2005-01-28 | 2006-08-03 | Megumi Asaba | Exposure analyzing system, method for analyzing exposure condition, and method for manufacturing semiconductor device |
| US20060199087A1 (en) * | 2005-03-03 | 2006-09-07 | Lucas Kevin D | Method of making an integrated circuit by modifying a design layout by accounting for a parameter that varies based on a location within an exposure field |
| WO2006127408A2 (en) * | 2005-05-20 | 2006-11-30 | Cadence Design Systems, Inc. | Method and system for increased accuracy for extraction of electrical parameters |
| JP4450769B2 (ja) * | 2005-06-16 | 2010-04-14 | 富士フイルム株式会社 | 画像処理装置、画像描画装置及びシステム |
| JP2007004585A (ja) * | 2005-06-24 | 2007-01-11 | Toshiba Corp | マスクパタンデータの検証方法、マスクの製造方法、マスクパタンデータの検証プログラム |
| US7712068B2 (en) * | 2006-02-17 | 2010-05-04 | Zhuoxiang Ren | Computation of electrical properties of an IC layout |
| US7512927B2 (en) * | 2006-11-02 | 2009-03-31 | International Business Machines Corporation | Printability verification by progressive modeling accuracy |
| US8219939B2 (en) * | 2009-11-12 | 2012-07-10 | Advanced Micro Devices, Inc. | Method of creating photolithographic masks for semiconductor device features with reduced design rule violations |
| KR101652830B1 (ko) * | 2010-07-02 | 2016-08-31 | 삼성전자주식회사 | 포토마스크 형성 방법, 이를 수행하는 프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한 저장 매체 및 마스크 이미징 시스템 |
| CN102128592A (zh) * | 2010-12-30 | 2011-07-20 | 徐春云 | 一种利用公差带的光电测量方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4445776A (en) * | 1980-09-29 | 1984-05-01 | High resistration photomask machine and computerized numerical control system | |
| US5086477A (en) * | 1990-08-07 | 1992-02-04 | Northwest Technology Corp. | Automated system for extracting design and layout information from an integrated circuit |
| JP3187859B2 (ja) * | 1991-05-22 | 2001-07-16 | 株式会社日立製作所 | マスクのパターンデータ作成方法および製造方法 |
| US5246800A (en) * | 1991-09-12 | 1993-09-21 | Etec Systems, Inc. | Discrete phase shift mask writing |
| ATE168791T1 (de) * | 1992-04-06 | 1998-08-15 | Microunity Systems Eng | Methode zur herstellung eines lithographischen musters in einem verfahren zur herstellung von halbleitervorrichtungen |
| JP3328323B2 (ja) * | 1992-07-20 | 2002-09-24 | 株式会社日立製作所 | 位相シフトマスクの製造方法および半導体集積回路装置の製造方法 |
| JPH08297359A (ja) * | 1995-02-27 | 1996-11-12 | Hitachi Ltd | 位相シフトマスクの製造方法および半導体集積回路装置の製造方法 |
| JPH08334888A (ja) * | 1995-06-07 | 1996-12-17 | Hitachi Ltd | マスクパターンデータ検査装置、及びマスクパターンデータ最適設計装置 |
-
1998
- 1998-03-27 JP JP8090598A patent/JPH11282151A/ja active Pending
- 1998-09-22 US US09/158,526 patent/US6038020A/en not_active Expired - Fee Related
- 1998-11-27 KR KR1019980051396A patent/KR100300833B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494964B1 (ko) * | 2002-01-08 | 2005-06-14 | 미쓰비시덴키 가부시키가이샤 | 반도체 디바이스의 레이아웃 패턴을 시뮬레이션하는리소그래피 프로세스 마진 평가 장치 |
| JP2005250360A (ja) * | 2004-03-08 | 2005-09-15 | Toshiba Microelectronics Corp | マスクパターンの検証装置および検証方法 |
| JP2006227407A (ja) * | 2005-02-18 | 2006-08-31 | Toshiba Microelectronics Corp | マスク製造システム及びマスクパターン補正方法 |
| JP4653515B2 (ja) * | 2005-02-18 | 2011-03-16 | 東芝マイクロエレクトロニクス株式会社 | マスク製造システム及びマスクパターン補正方法 |
| JP2006337668A (ja) * | 2005-06-01 | 2006-12-14 | Toshiba Corp | 半導体装置の製造方法およびレイアウトパターンの作成プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6038020A (en) | 2000-03-14 |
| KR19990076548A (ko) | 1999-10-15 |
| KR100300833B1 (ko) | 2001-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11282151A (ja) | マスクパターン検証装置、その方法およびそのプログラムを記録した媒体 | |
| US7784019B1 (en) | Yield based retargeting for semiconductor design flow | |
| US7657864B2 (en) | System and method for integrated circuit device design and manufacture using optical rule checking to screen resolution enhancement techniques | |
| US6952818B2 (en) | Method and system for optical proximity correction | |
| JP4922112B2 (ja) | パターン分解フィーチャのためのモデルベースｏｐｃを行うための方法および装置 | |
| JP4822330B2 (ja) | 集積化検証および製造適応ツール | |
| US7480890B2 (en) | Method for correcting and configuring optical mask pattern | |
| US11379647B2 (en) | Multilayer optical proximity correction (OPC) model for OPC correction | |
| US7631287B2 (en) | Calculating method, verification method, verification program and verification system for edge deviation quantity, and semiconductor device manufacturing method | |
| US7458060B2 (en) | Yield-limiting design-rules-compliant pattern library generation and layout inspection | |
| EP1620822A2 (en) | Effective proximity effect correction methodology | |
| KR101603859B1 (ko) | 프로세스 최적화를 위한 위상 조정 기법들 | |
| JP2000250198A (ja) | フォトマスクの自動欠陥検査装置及び方法 | |
| JP2003060039A (ja) | レイアウト検証方法およびそのプログラムおよびレイアウト検証装置 | |
| CN106707681B (zh) | 一种增强opc处理精度的方法 | |
| US7930654B2 (en) | System and method of correcting errors in SEM-measurements | |
| JP2004038046A (ja) | 補正マスクパターン検証装置および補正マスクパターン検証方法 | |
| WO2007048442A1 (en) | Method for forming a semiconductor device using optical proximity correction for the optical lithography | |
| JPH10239826A (ja) | フォトマスクパターン設計装置およびフォトマスクパターン設計方法 | |
| KR100913327B1 (ko) | 포토 마스크 기록 장치용 마스크 패턴 데이터의 비정상패턴을 검출하는 방법 및 비정상 마스크 패턴 데이터의검출 장치 | |
| US7914949B2 (en) | Method for testing a photomask | |
| JP2007199234A (ja) | フォトマスクの設計方法及び設計装置 | |
| KR20060112855A (ko) | 포토마스크 기록 장치용 마스크 패턴 데이터의 결함 정정시스템 및 마스크 패턴 데이터의 결함 정정 방법 | |
| TWI398905B (zh) | 選擇性修正佈局圖形之方法 | |
| CN116157736A (zh) | 用于制造光掩模的系统、方法和程序产品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080701 |