CN116157736A - 用于制造光掩模的系统、方法和程序产品 - Google Patents

用于制造光掩模的系统、方法和程序产品 Download PDF

Info

Publication number
CN116157736A
CN116157736A CN202180047279.7A CN202180047279A CN116157736A CN 116157736 A CN116157736 A CN 116157736A CN 202180047279 A CN202180047279 A CN 202180047279A CN 116157736 A CN116157736 A CN 116157736A
Authority
CN
China
Prior art keywords
photomask
pattern
structure patterns
defects
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180047279.7A
Other languages
English (en)
Inventor
M·拉马丹
M·格林
Y·汉姆
克里斯托弗·J·普洛格勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Photronics Inc
Original Assignee
Photronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Photronics Inc filed Critical Photronics Inc
Publication of CN116157736A publication Critical patent/CN116157736A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/13—Edge detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

用于从所获得的与在晶片上显示缺陷的光掩模相关的图案信息构建光掩模的方法和系统。对图案信息进行空间域分析，使得可以生成校正光掩模结构并可以将其应用于光掩模布局。使用校正光掩模结构来构建光掩模。验证了光掩模的有效性。

Description

用于制造光掩模的系统、方法和程序产品
相关申请的交叉引用
本申请要求2020年4月30日提交的美国临时专利申请No.63/018,471的权益和优先权，其全部内容通过援引并入本申请。
技术领域
本发明总体上涉及用于制造光掩模的系统和方法，该光掩模用于在硅晶片上制造集成电路。
背景技术
掩模技术是实现用于逻辑和存储器工艺(logic and memory processes)的先进集成电路技术节点的发展的关键。特别地，当挑战光学光刻和EUV光刻的传统限制时，严重地依赖掩模以实现充分的工艺窗口(PW)和最终产量。随着每一代新一代先进集成电路技术的线宽变得越来越小，掩模制造限制产生了关于如何使制造的掩模的准确度和一致性最大化的技术挑战。掩模工艺改进的晶片验证在以满负载运行的生产线和支持晶片表征的投入水平的情况下可能是非常困难且耗时的。因此，如果一种方法较高效且有效地提供图案保真度增强解决方案，则对于掩模制造商和晶片光刻商是有用的，而图案保真度包括但不限于临界尺寸均匀性(CDU-全局和局部、角部倒圆、H/V偏置、复杂2D图案的再现、LER、增强分辨率…。
目前，利用光刻感知LAMA应用中的掩模和晶片分析技术的工具包，可以预测一维(1D)结构和二维(2D)结构上的晶片缺陷率，诸如在金属、触点、多晶硅等上发现的晶片缺陷率，并且优化掩模工艺以增强图案保真度性能。举几个例子，接触孔面积损失、角部倒圆(corner rounding，CR)和不对称孔上掩模工艺引起的x-y误差，就如何优化以提供所需能力提出了技术挑战。此外，亚分辨率辅助特征(SRAF)提出了可以用该技术解决的进一步的技术挑战。解决这些关于掩模的问题提出了重大的技术挑战，特别是当寻求通过前一代设备扩展工艺能力时。需要一种克服这些技术挑战的掩模开发的工艺。
此外，随着IC技术节点的进步对掩模性能的更高需求，常规的工具(诸如单束写入工具)可能不再提供满足这些更高标准的期望结果，而同时，这些常规的工具不一定因为其他目的而过时。因此，需要扩展常规的工具的能力，以允许其在更高掩模性能领域中的使用，诸如在EUVL领域中。
需要的是一种系统和方法，通过该系统和方法，可以开发出能够克服前述问题的光掩模。
发明内容
本发明解决了这样的挑战：通过利用光刻感知掩模工艺校正应用(LAMA)技术的用于制造光掩模的新的和改进的计算机系统和方法，在EUVL和光学光刻中为集成电路产量实现增强的图案保真度用。如下所述，LAMA是多步骤数据流，在该多步骤数据流中，掩模工艺LAMA保真度与晶片工艺协调以增强光刻性能和产量图案化(yield patterning)。在LAMA技术的实施例中，基于预先存在的光掩模数据的空间域分析和/或已构建的掩模的SEM图像轮廓提取分析来设计LAMA标准图案。然后将由校正光掩模结构组成的所设计的LAMA标准图案并入掩模中。在实施例中，使用设计规则检查及/或图案匹配软件来确定哪些结构存在于掩模数据中且使用空间域分析来量化那些结构中的缺陷，该空间域分析包含但不限于描述图案搜索、特征统计分析及设计密度图。由此识别可受益于LAMA的结构。为了得到确定掩模结构的最佳校正方法所需的掩模级数据，使用构建初始掩模。基于此，LAMA校正脚本将应用于随后的掩码数据生成。然后在应用LAMA的情况下构建最终掩模。LAMA校正可以在掩模工艺校正、OPC或任何其他掩模准备步骤期间应用，以生成要在生产中使用的掩模数据。
在实施例中，一种制造光掩模的方法包括：(a)从晶片的扫描电子显微镜(SEM)图像检测晶片缺陷；(b)从先前制造的光掩模的SEM图像提取多个掩模轮廓，其中，所提取的掩模轮廓可以对应于检测到的晶片缺陷；(c)使用提取的多个掩模轮廓生成模拟制造的晶片；(d)检测模拟制造的晶片上的一个或多个缺陷；(e)基于模拟制造的晶片上的缺陷确定光掩模的一个或多个有问题的区域；(f)获得与先前制造的光掩模的有问题的区域相关的图案信息；(g)进行图案信息的空间域分析；(h)基于空间域分析确定多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；(i)基于空间域分析从多个光掩模结构图案生成多个潜在的校正光掩模结构图案，其中，生成包括：(i)选择要应用于多个光掩模结构图案的多个处理，所述多个光掩模结构图案显示一个或多个对应的缺陷；以及(ii)对于每个选择的处理，选择对应于该处理的多个参数；以及(iii)将具有所选择的参数的所选择的处理应用于多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；(j)将潜在的校正光掩模结构图案并入测试光掩模中；(k)分析测试光掩模上的潜在的校正光掩模结构图案；(l)从多个潜在的校正光掩模结构图案中选择多个校正光掩模结构图案；(m)基于对测试光掩模上的多个校正掩模结构图案的分析，生成一个或多个光掩模图案校正脚本；(n)执行一个或多个光掩模图案校正脚本，以将多个校正光掩模结构图案中的一个或多个校正光掩模结构图案应用于一整层的光掩模布局；(o)基于最终光掩模布局构建用于一整层的光掩模，在用于一整层的光掩模中已并入多个校正光掩模结构图案中的一个或多个校正光掩模结构图案；(p)确认一个或多个校正光掩模结构已经被应用于最终光掩模；以及(q)确定基于光掩模生产的晶片上的多个位置不显示与先前制造的光掩模的一个或多个缺陷相对应的缺陷，在光掩模中已并入多个校正光掩模结构图案中的一个或多个校正光掩模结构图案。
在实施例中，图案信息包括对应于先前制造的光掩模的布局的一个或多个数据文件。
在实施例中，空间域分析包括：(i)进行图案信息的图案描述搜索；(ii)基于图案描述搜索从图案信息识别光掩模结构；以及(iii)生成对应于识别的光掩模结构的图形。在实施例中，基于对应于识别的光掩模结构的图形，识别多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷。
在实施例中，分析测试光掩模上的校正光掩模结构图案包括：(i)基于光掩模执行制造模拟过程；以及(ii)评估制造模拟过程的结果。
在实施例中，将潜在的校正光掩模结构图案并入制造的光掩模上的未使用空间中。
在实施例中，一种制造光掩模的方法包括：(a)从晶片的扫描电子显微镜(SEM)图像检测晶片缺陷；(b)从先前制造的光掩模的SEM图像提取多个掩模轮廓，其中，所提取的掩模轮廓对应于检测到的晶片缺陷；(c)使用所提取的多个掩模轮廓生成模拟制造的晶片；(d)检测模拟制造的晶片上的一个或多个缺陷；(e)基于模拟制造的晶片上的缺陷确定先前制造的光掩模的一个或多个问题区域；(f)获得与先前制造的光掩模的问题区域相关的图案信息；(g)进行图案信息的空间域分析；(h)基于空间域分析确定多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；(i)基于空间域分析从多个光掩模结构图案生成多个校正光掩模结构图案，其中，生成包括：(i)选择要应用于多个光掩模结构图案的多个处理，所述多个光掩模结构图案显示一个或多个对应的缺陷；以及(ii)对于每个选择的处理，选择对应于处理的多个参数；以及(iii)将具有所选择的参数的所选择的处理应用于多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；(j)基于多个校正光掩模结构图案生成一个或多个光掩模图案校正脚本；(k)执行一个或多个光掩模图案校正脚本，以将多个校正光掩模结构图案中的一个或多个校正光掩模结构图案应用于光掩模布局；(l)基于一层的最终光掩模布局来构建光掩模，在所述光掩模中已并入多个校正光掩模结构图案中的一个或多个光掩模结构图案；(m)确认一个或多个校正光掩模结构已经被应用于光掩模；以及(n)确定基于光掩模生产的晶片上的多个位置不显示与先前制造的光掩模的一个或多个缺陷相对应的缺陷，在光掩模中已并入多个校正光掩模结构图案中的一个或多个校正光掩模结构图案。
在实施例中，图案信息包括对应于先前制造的光掩模的布局的一个或多个数据文件。
在实施例中，空间域分析包括：(i)进行图案信息的图案描述搜索；(ii)基于图案描述搜索从图案信息识别光掩模结构；以及(iii)生成对应于识别的光掩模结构的图形。在实施例中，基于对应于识别的光掩模结构的图形，识别多个光掩模结构图案，所述多个光掩模结构图案显示一个多个对应的缺陷。
在实施例中，将校正光掩模结构图案并入先前制造的光掩模上的未使用空间中。
在实施例中，一种用于制造光掩模的系统包括：一个或多个处理单元；以及存储器，其中，一个或多个处理单元被配置为执行机器可读指令，当所述机器可读指令在被执行时使系统：(a)从晶片的扫描电子显微镜(SEM)图像检测晶片缺陷；(b)从先前制造的光掩模的SEM图像提取多个掩模轮廓，其中，所提取的掩模轮廓对应于检测到的晶片缺陷；(c)使用提取的多个掩模轮廓生成模拟制造的晶片；(d)检测模拟制造的晶片上的一个或多个缺陷；(e)基于模拟制造的晶片上的缺陷确定光掩模的一个或多个有问题的区域；(f)获得与先前制造的光掩模的有问题的区域相关的图案信息；(g)进行图案信息的空间域分析；(h)基于空间域分析确定多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；(i)基于空间域分析从多个光掩模结构图案生成多个潜在的校正光掩模结构图案，其中，生成包括：(i)选择要应用于多个光掩模结构图案的多个处理，所述多个光掩模结构图案显示一个或多个对应的缺陷；以及(ii)对于每个选择的处理，选择对应于该处理的多个参数；以及(iii)将具有所选择的参数的所选择的处理应用于多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；(j)将潜在的校正光掩模结构图案并入到测试光掩模中；(k)分析测试光掩模上的潜在的校正光掩模结构图案；(l)从多个潜在的校正光掩模结构图案中选择多个校正光掩模结构图案；(m)基于对测试光掩模上的多个校正掩模结构图案的分析，生成一个或多个光掩模图案校正脚本；(n)执行一个或多个光掩模图案校正脚本，以将多个校正光掩模结构图案中的一个或多个校正光掩模结构图案应用于一整层的最终光掩模布局；(o)基于最终光掩模布局来构建用于一整层的光掩模，在用于一整层的光掩模中已并入多个校正光掩模结构图案中的一个或多个校正光掩模结构图案；(p)确认一个或多个校正光掩模结构已经被应用于最终光掩模；以及(q)确定基于光掩模生产的晶片上的多个位置不显示与先前制造的光掩模的一个或多个缺陷相对应的缺陷，在光掩模中已并入多个校正光掩模结构图案中的一个或多个校正光掩模结构图案。
在实施例中，图案信息包括对应于先前制造的光掩模的布局的一个或多个数据文件。
在实施例中，空间域分析包括：(i)进行图案信息的图案描述搜索；(ii)基于所述图案描述搜索从所述图案信息识别光掩模结构；以及(iii)生成对应于识别的光掩模结构的图形。在实施例中，基于对应于识别的光掩模结构的图形，识别多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷。
在实施例中，分析测试光掩模上的校正光掩模结构图案包括：(i)基于测试光掩模执行制造模拟过程；以及(ii)目视检查制造模拟过程的结果。
在实施例中，潜在的校正光掩模结构图案被并入先前制造的光掩模上的未使用空间中。
在实施例中，一种用于制造光掩模的系统包括：一个或多个处理单元；以及存储器，其中，所述一个或多个处理单元被配置为执行机器可读指令，当所述机器可读指令在被执行时使系统：(a)从晶片的扫描电子显微镜(SEM)图像检测晶片缺陷；(b)从先前制造的光掩模的SEM图像提取多个掩模轮廓，其中，所提取的掩模轮廓对应于检测到的晶片缺陷；(c)使用所提取的多个掩模轮廓生成模拟制造的晶片；(d)检测模拟制造的晶片上的一个或多个缺陷；(e)基于模拟制造的晶片上的缺陷确定先前制造的光掩模的一个或多个问题区域；(f)获得与先前制造的光掩模的问题区域相关的图案信息；(g)进行图案信息的空间域分析；(h)基于空间域分析确定多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；(i)基于空间域分析从多个光掩模结构图案生成多个校正光掩模结构图案，其中，生成包括：(i)选择要应用于多个光掩模结构图案的多个处理，多个光掩模结构图案显示一个或多个对应的缺陷；以及(ii)对于每个选择的处理，选择对应于该处理的多个参数；以及(iii)将具有所选择的参数的所选择的处理应用于多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；(j)基于多个校正光掩模结构图案生成一个或多个光掩模图案校正脚本；(k)执行一个或多个光掩模图案校正脚本，以将多个校正光掩模结构图案中的一个或多个校正光掩模结构图案应用于光掩模布局；(l)基于一层的最终光掩模布局来构建光掩模，在所述光掩模中已并入多个校正光掩模结构图案中的一个或多个校正光掩模结构图案；(m)确认一个或多个校正光掩模结构已经被应用于光掩模；以及(n)确定基于光掩模生产的晶片上的多个位置不显示与先前制造的光掩模的一个或多个缺陷相对应的缺陷，在光掩模中已并入多个校正光掩模结构图案中的一个或多个校正光掩模结构图案。
在实施例中，图案信息包括对应于先前制造的光掩模的布局的一个或多个数据文件。
在实施例中，空间域分析包括：(i)进行图案信息的图案描述搜索；(ii)基于图案描述搜索从图案信息识别光掩模结构；以及(iii)生成对应于识别的光掩模结构的图形。在实施例中，基于对应于识别的光掩模结构的图形，识别多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷。
在实施例中，校正光掩模结构图案被并入先前制造的光掩模上的未使用空间中。
在实施例中，一种掩模设计校正系统，包括一个或多个计算机系统，每个计算机系统包括一个或多个处理器和多个模块，所述一个或多个处理器可操作地连接至一个或多个存储器装置，所述多个模块存储在一个或多个存储器装置中并被编程以在一个或多个处理器中的一个或多个处理器上运行，多个模块包括：(a)扫描模块，所述扫描模块被配置为：(1)扫描晶片中的一层的第一扫描电子显微镜(SEM)图像；(2)从晶片的第一SEM图像检测晶片缺陷；并且(3)输出晶片上具有晶片缺陷的位置；(b)轮廓提取模块，所述轮廓提取模块可操作地连接至所述扫描模块并且被配置为：(1)获得晶片上具有晶片缺陷的位置；并且(2)从与晶片中的该层相关联的先前制造的光掩模的第二SEM图像提取多个掩模轮廓，其中，所提取的掩模轮廓对应于先前制造的光掩模上的对应于晶片的检测的晶片缺陷的位置；(c)模拟模块，所述模拟模块可操作地连接至轮廓提取模块并且被配置为：(1)获得多个所提取的掩模轮廓；并且(2)使用所提取的多个掩模轮廓生成模拟制造的晶片；(d)检测模块，所述检测模块可操作地连接至模拟模块并且被配置为：(1)获得模拟制造的晶片；(2)检测模拟制造的晶片上的一个或多个缺陷；(3)输出包括模拟制造的晶片上的缺陷的数据；(e)光掩模分析模块，所述光掩模分析模块可操作地连接至检测模块并且被配置为：(1)获得包括模拟制造的晶片上的缺陷的数据；(2)基于包括模拟制造的晶片上的缺陷的数据，确定先前制造的光掩模的一个或多个有问题的区域；并且(3)生成与先前制造的光掩模的有问题的区域相关的图案信息；(f)空间域分析模块，所述空间域分析模块可操作地连接至光掩模分析模块并且被配置为：(1)获得与先前制造的光掩模的问题区域相关的图案信息；(2)进行图案信息的空间域分析；并且(3)输出空间域分析的结果；(g)图案识别模块，所述图案识别模块可操作地连接至空间域分析模块并且被配置为：(1)获得空间域分析的结果；(2)基于空间域分析的结果确定多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；(3)输出对应于多个光掩模结构图案的数据，所述多个光掩模结构图案显示一个或多个对应的缺陷；(h)图案生成模块，所述图案生成模块可操作地连接至图案识别模块并且被配置为：(1)获得对应于多个光掩模结构图案的数据，所述多个光掩模结构图案的显示一个或多个对应的缺陷；(2)选择要应用于多个光掩模结构图案的多个处理，所述多个光掩模结构图案显示一个或多个对应的缺陷；并且(3)对于每个选择的处理，选择对应于该处理的多个参数；(4)将具有所选择的参数的所选择的处理应用于多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；(5)基于空间域分析从多个光掩模结构图案生成多个潜在的校正光掩模结构图案；(6)将潜在的校正光掩模结构图案并入测试光掩模中；(7)分析测试光掩模上的潜在校正光掩模结构图案；(8)从多个潜在校正光掩模结构图案中选择并输出多个校正光掩模结构图案；以及(i)脚本模块，所述脚本模块可操作地连接至图案选择模块，并且被配置为：(1)获得多个校正光掩模结构图案；(2)基于多个校正光掩模结构图案生成一个或多个光掩模图案校正脚本；并且(3)执行一个或多个光掩模图案校正脚本，以将多个校正光掩模结构图案中的一个或多个校正光掩模结构图案应用于光掩模布局。
在实施例中，图案信息包括对应于先前制造的光掩模的布局的一个或多个数据文件。
在实施例中，空间域分析包括：(i)进行图案信息的图案描述搜索；(ii)基于图案描述搜索从图案信息识别光掩模结构；以及(iii)生成对应于识别的光掩模结构的图形。在实施例中，基于对应于识别的光掩模结构的图形，识别多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷。
在实施例中，分析测试光掩模上的校正光掩模结构图案包括：(i)基于测试光掩模执行制造模拟过程；以及(ii)目视检查制造模拟过程的结果。
在实施例中，潜在的校正光掩模结构图案被并入先前制造的光掩模上的未使用空间中。
在实施例中，一种掩模设计校正系统，包括一个或多个计算机系统，每个计算机系统包括一个或多个处理器和多个模块，所述一个或多个处理器可操作地连接至一个或多个存储器装置，所述多个模块存储在一个或多个存储器装置中并被编程以在一个或多个处理器中的一个或多个处理器上运行，多个模块包括：(a)扫描模块，所述扫描模块被配置为：(1)扫描晶片中的一层的第一扫描电子显微镜(SEM)图像；(2)从晶片的第一SEM图像检测晶片缺陷；并且(3)输出晶片上具有晶片缺陷的位置；(b)轮廓提取模块，所述轮廓提取模块可操作地连接至扫描模块并且被配置为：(1)获得晶片上具有晶片缺陷的位置；并且(2)从与晶片中的该层相关联的先前制造的光掩模的第二SEM图像提取多个掩模轮廓，其中，所提取的掩模轮廓对应于先前制造的光掩模上的对应于晶片的检测到的晶片缺陷的位置；(c)模拟模块，所述模拟模块可操作地连接至轮廓提取模块并且被配置为：(1)获得多个提取的掩模轮廓；以及(2)使用提取的多个掩模轮廓生成模拟制造的晶片；(d)检测模块，所述检测模块可操作地连接至模拟模块并且被配置为：(1)获得模拟制造的晶片；(2)检测模拟制造的晶片上的一个或多个缺陷；(3)输出包括模拟制造的晶片上的缺陷的数据；(e)光掩模分析模块，所述光掩模分析模块可操作地连接至检测模块并且被配置为：(1)获得包括模拟制造的晶片上的缺陷的数据；(2)基于包括模拟制造晶片上的缺陷的数据，确定先前制造的光掩模的一个或多个有问题的区域；并且(3)生成与先前制造的光掩模的有问题的区域相关的图案信息；(f)空间域分析模块，所述空间域分析模块可操作地连接至光掩模分析模块并且被配置为：(1)获得与先前制造的光掩模的问题区域相关的图案信息；(2)进行图案信息的空间域分析；并且(3)输出空间域分析的结果；(g)图案识别模块，所述图案识别模块可操作地连接至空间域分析模块并且被配置为：(1)获得空间域分析的结果；(2)基于空间域分析的结果确定多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；(3)输出对应于多个光掩模结构图案的数据，所述多个光掩模结构图案显示一个或多个对应的缺陷；(h)图案生成模块，所述图案生成模块可操作地连接至图案识别模块并且被配置为：(1)获得对应于多个光掩模结构图案的数据，所述多个光掩模结构图案显示一个或多个对应的缺陷；(2)选择要应用多个光掩模结构图案的多个处理，所述多个光掩模结构图案显示一个或多个对应的缺陷；以及(3)对于每个选择的处理，选择对应于该处理的多个参数；以及(4)将具有所选择的参数的所选择的处理应用于多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；(5)基于空间域分析从多个光掩模结构图案生成多个校正光掩模结构图案；以及(i)脚本模块，所述脚本模块可操作地连接至图案生成模块，并且被配置为：(1)获得多个校正光掩模结构图案；(2)基于多个校正光掩模结构图案生成一个或多个光掩模图案校正脚本；并且(3)执行一个或多个光掩模图案校正脚本，以将多个校正光掩模结构图案中的一个或多个校正光掩模结构图案应用于光掩模布局。
在实施例中，图案信息包括对应于先前制造的光掩模的布局的一个或多个数据文件。
在实施例中，空间域分析包括：(i)进行图案信息的图案描述搜索；(ii)基于图案描述搜索从图案信息识别光掩模结构；以及(iii)生成对应于识别的光掩模结构的图形。在实施例中，基于对应于识别的光掩模结构的图形，识别多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷。
在实施例中，校正光掩模结构图案被并入先前制造的光掩模上的未使用空间中。
附图说明
将参照附图描述本发明的示例实施例，其中：
图1描绘了根据本发明的实施例的掩模设计校正系统；
图2描绘了根据本发明的示例实施例的用于创建光掩模的工艺流程的流程图；
图3A至图3C示出了根据本发明的示例实施例的用于创建光掩模的工艺的流程图；
图4描绘了根据本发明的示例实施例的由SEM图像至轮廓提取工具执行的示例算法；
图5是根据本发明的示例实施例的SEM图像至轮廓提取工具的输出日志文件的示例；
图6描绘了根据本发明的示例实施例的用于运行SEM图像至轮廓提取工具的样本选项；
图7描绘了根据本发明的示例实施例的由SEM图像至轮廓提取工具产生的平滑的像素化的轮廓；
图8(a)、图8(b)和图8(c)描绘了根据本发明的示例实施例的用于从SEM图像获得图案信息的过程；
图9描绘了根据本发明的示例实施例的图案搜索计算机代码的示例；
图10描绘了根据本发明的示例实施例的示例数据分析计算机代码；
图11描绘了根据本发明的示例实施例的生成显示一个或多个缺陷的一个或多个光掩模结构图案的示例过程；
图12描绘了根据本发明的示例实施例的要应用于光掩模结构图案以创建潜在的校正光掩模结构图案的角部倒圆增强和水平/竖直偏置的表；
图13描绘了根据本发明的示例实施例的要在不同时间应用于不同光掩模结构以创建一组潜在的校正光掩模结构的剂量调制的表；
图14描绘了根据本发明的示例实施例的要应用于不同光掩模结构以创建一组潜在的校正光掩模结构的空间间距设计及线间距设计；
图15描绘了根据本发明的示例实施例的要应用于不同光掩模结构以创建一组潜在的校正光掩模结构的线端设计及空间端设计；
图16描绘了根据本发明的示例实施例的要应用于不同光掩模结构以创建一组潜在的校正光掩模结构的DOT正交设计/孔正交设计；
图17描绘了根据本发明的示例实施例的要应用于不同光掩模结构以创建一组潜在的校正光掩模结构的DOT交错设计/保持交错设计；
图18描绘了根据本发明的示例实施例的包含用于将校正处理应用于一个或多个光掩模结构的规则的表；
图19描绘了根据本发明的示例实施例的不同光掩模的SEM图像之间的比较，一个光掩模未接受处理，另一个光掩模已通过校正光掩模结构进行处理；
图20描绘了根据本发明的示例实施例的处理的掩模与未处理的掩模之间的接触的改进；
图21描绘了根据本发明的示例实施例的不同光掩模的SEM图像之间的比较，一个光掩模未接受处理，且另一个光掩模已通过校正光掩模结构进行处理。
具体实施方式
本发明总体上涉及用于创建掩模的系统和方法，其解决了使用EUV光刻和光学光刻在晶片上制造集成电路的问题。
在实施例中，使用轮廓提取的LAMA表征方法可以用于表征工艺改进并预测晶片性能。所需的掩模工艺改进包括物理掩模工艺组件以及写数据优化技术，即，掩模工艺校正(MPC)。
EUVL中的掩模图案保真度尤其重要。在实施例中，如图19所示，使用LAMA方法的掩模和晶片工艺共同开发的方法显示了具有接触孔的1D结构的掩模保真度改进，该问题本质上是2D的。这种现象导致光掩模上的高局部CD均匀性(LCDU)误差，该光掩模上的高局部CD均匀性误差导致晶片上的LCDU误差。这可以通过LAMA处理技术稍微减轻，如图21所示。
图1描绘根据实施例的掩模设计校正系统的框图。掩模设计校正系统100可以使用例如一个或多个台式计算机、服务器级计算机、膝上型计算机、平板电脑和智能电话来实现(在下文中被称为掩模设计校正系统)。举几个例子，一个或多个计算装置可以耦合在有线或无线局域网、广域网、互联网中，或者经由云计算平台联接。
如图所示，掩模设计校正系统100包括扫描模块105。在实施例中，扫描模块105被配置为扫描晶片中的一层的第一扫描电子显微镜(SEM)图像，从晶片的第一SEM图像检测晶片缺陷，并且输出晶片上具有晶片缺陷的位置。轮廓提取模块110被配置为获得晶片上具有晶片缺陷的位置，并且从与晶片中的该层相关联的先前制造的光掩模的第二SEM图像提取多个掩模轮廓，其中，提取的掩模轮廓对应于在先前制造的光掩模上的对应于检测到的晶片的晶片缺陷的位置。模拟模块115被配置为获得多个提取的掩模轮廓并使用提取的多个掩模轮廓生成模拟制造的晶片。检测模块120被配置为获得模拟制造的晶片，检测模拟制造的晶片上的一个或多个缺陷，并且输出包括模拟制造的晶片上的缺陷的数据。光掩模分析模块125被配置为获得包括模拟制造晶片上的缺陷的数据，基于包括模拟制造晶片上的缺陷的数据确定先前制造的光掩模的一个或多个有问题的区域，并且生成与先前制造的光掩模的有问题的区域相关的图案信息。空间域分析模块130被配置为获得与先前制造的光掩模的问题区域相关的图案信息，进行图案信息的空间域分析，并且输出空间域分析的结果。图案识别模块135被配置为获得空间域分析的结果，基于空间域分析结果确定多个光掩模结构图案，该多个光掩模结构图案显示一个或多个对应的缺陷，并且输出对应于多个光掩模结构图案的数据，该多个光掩模结构图案的数据显示一个或多个对应的缺陷。图案生成模块140被配置为获得对应于多个光掩模结构图案的数据，该多个光掩模结构图案显示一个或多个对应的缺陷，选择要应用于多个光掩模结构图案的多个处理，该多个光掩模结构图案显示一个或多个对应的缺陷，针对每个选择的处理，选择对应于该处理的多个参数，将具有所选择的参数的所选择的处理应用于多个光掩模结构图案，该多个光掩模结构图案显示一个或多个对应的缺陷，基于空间域分析从多个光掩模结构图案生成多个潜在的校正光掩模结构图案，将潜在的校正光掩模结构图案并入测试光掩模中，分析测试光掩模上的潜在的校正光掩模结构图案，并从多个潜在的校正光掩模结构图案中选择并输出多个校正光掩模结构图案。脚本模块145被配置为获得多个校正光掩模结构图案，基于多个校正光掩模结构图案生成一个或多个光掩模图案校正脚本，并且执行一个或多个光掩模图案校正脚本以将多个校正光掩模结构图案中的一个或多个校正光掩模结构图案应用于光掩模布局。
图2是根据本发明的示例实施例的工艺流程的流程图。描绘的工艺流程示出了由掩模设计校正系统(诸如图1所描绘的系统100)的实施例执行的步骤。工艺流程包括数据分析步骤，其中执行空间域分析以识别需要校正的掩模结构。另外，可以执行SEM图像轮廓分析。设计和嵌入LAM标准图案步骤基于数据分析设计LAMA图案，并且将图案并入测试掩模中。LAMA图案分析和解决方案步骤分析测试掩模上的LAMA图案并构建定制的LAMA解决方案。接下来，将LAMA图案应用于掩模布局，并构建和验证最终掩模。最后，执行轮廓提取以评估最终掩模的预测晶片性能。
图3A至图3C示出了根据本发明的示例实施例的方法300的工艺流程。在实施例中，示出的工艺流程可以由一个或多个计算装置执行，例如，一个或多个台式计算机、服务器级计算机、膝上型计算机、平板电脑和智能电话(下文中被称为掩模设计校正系统)。举几个例子，一个或多个计算装置可以被耦合在有线或无线局域网、广域网、互联网中，或者经由云计算平台联接。在实施例中，网络将是安全网络。
方法300开始于步骤S302。在步骤S302处，在实施例中，使用空间域分析来识别由执行该方法的掩模设计校正系统分析的晶片中的一层的弱点候选和/或SEM图像。掩模设计校正系统分析晶片的SEM图像的缺陷，例如，线断裂和微桥。在不脱离本发明的范围或精神的情况下，也可能存在可以解决的其他缺陷。在实施例中，识别的缺陷可以用于识别要分析及/或校正的光掩模设计中的对应的区域。在实施例中，步骤S302可以由能够识别晶片的一层中潜在的热点或弱点或错误的其他工艺代替。
在步骤S304处，在实施例中，掩模设计校正系统提取光掩模的SEM图像的掩模轮廓，其中，光掩模是用于制造晶片的对应的光掩模。在实施例中，在步骤S302中使用晶片的SEM图像的情况下，光掩模对应于晶片中与晶片的SEM图像相关联的层。在使用其他工艺来识别晶片的一层中的热点的实施例中，光掩模对应于晶片中与识别的热点相关联的层。根据实施例，基于在SEM图像中识别的显示缺陷的区域来提取掩模轮廓。在实施例中，举几个例子，可以基于光掩模的SEM图像和/或光掩模的设计数据来执行提取。
接下来，在步骤S306处，掩模设计校正系统使用提取的掩模轮廓作为输入来运行制造模拟过程。该模拟生成模拟制造的晶片，然后可以分析该模拟制造的晶片的与在步骤S302中在物理晶片上检测到的缺陷类似的缺陷，或其他识别的实际和/或潜在的热点。
在步骤S308处，掩模设计校正系统检测模拟制造的晶片上的一个或多个缺陷。掩模设计校正系统可以通过利用例如目视检查工具、光学检验工具、临界尺寸测量工具来检测缺陷或弱点候选者。
在步骤S310处，掩模设计校正系统基于检测到的缺陷使用LAMA掩模和晶片协调模拟来确定光掩模的一个或多个有问题的区域。在实施例中，将识别一个或多个有问题的区域的位置，以在相应的层的掩模设计中进一步分析和校正。
然后，方法300进行到步骤S312。在步骤S312处，通过掩模设计校正系统获得与在步骤S310中识别的光掩模的一个或多个有问题的区域相关的图案信息。在实施例中，图案信息可以是描述先前制造的光掩模的布局的一个或多个数据文件的形式，该先前制造的光掩模显示识别的缺陷。在实施例中，图案信息可以是尚未制造的光掩模的设计，但已另外识别为包含这样的设计元素：如果未校正，预期该设计元素显示缺陷。
在实施例中，可以使用已存在的光掩模的扫描电子显微镜(SEM)轮廓提取分析来获得图案信息。这可以使用SEM图像至轮廓提取工具来实现，该SEM图像至轮廓提取工具执行轮廓提取算法，诸如图4描绘的LAMA轮廓提取工具算法。在实施例中，在不脱离本发明的范围或精神的情况下，可以使用其他轮廓提取算法。图5示出了LAMA SEM图像至轮廓提取工具的输出日志文件的示例。图6中示出了用于运行LAMA SEM图像至轮廓提取工具的样本选项，其中，从计算装置的命令行界面调用该工具。如所示的，可以指定的选项包括像素选择公差、平滑值使用、色调、忽略区域的尺寸、背景区域尺寸以及X和Y方向上的比例等。在实施例中，在不脱离本发明的范围或精神的情况下，可以使用晶片制造中的工艺步骤或材料选择的其他变型。在实施例中，SEM图像至轮廓提取工具可以产生如图7所示的平滑的像素化的轮廓。
图8(a)、图8(b)和图8(c)描绘了用于从SEM图像获得图案信息的过程。如图所示，图8(a)示出了掩模轮廓的SEM图像。掩模轮廓表示与如在步骤S310中确定的掩模的有问题的区域或“热点”或“弱点”相关联的掩模设计的至少一部分。图8(b)示出了通过与掩模设计的有问题的区域相关联的掩模设计至少一部分相关联的SEM图像至轮廓提取，从图8(a)中的图像提取的高强度图。高强度图使掩模设计校正系统能够识别掩模可能受益于校正的特定区域。在识别这些区域之后，掩模设计校正系统创建掩模设计文件(例如，图8(c)所示的OASIS/GDS)或任何布局格式文件。开放布线图系统互换标准(OASIS)是用于EDA(电子设计自动化)软件、IC掩模写入工具与掩模检查工具之间的互换的分层集成电路掩模布局数据格式的规范。OASIS文件存储掩模布局信息(该掩模布局信息包括掩模图案信息)以进行后续分析。在不脱离本发明的范围或精神的情况下，可以使用其他布局数据格式。
一旦在步骤S312中获得图案信息，方法300就前进到步骤S314。在方法300的步骤S314中，掩模设计校正系统可以对获得的图案信息进行空间域分析。根据实施例，通过执行图案描述搜索来进行空间域分析，该图案描述搜索使用大数据分析从图案信息提取图案。样本数据分析工具可以用于使用可用的商业EDA工具执行图案搜索。在实施例中，图案搜索可以被称为，例如，设计规则检查(DRC)、掩模规则检查(MRC)或图案匹配(PM)。在图9中描绘了商业可用的EDA工具图案搜索代码的示例。在不脱离本发明的范围或精神的情况下，可以使用其他图案搜索代码。对图案描述搜索软件的输入可以包括图案信息，诸如引入装置半导体数据。在不脱离本发明的范围或精神的情况下，其他输入数据可以与图案信息结合使用。
一旦执行图案描述搜索，在实施例中，接着可由掩模设计校正系统使用，例如，数据分析代码来分析提取的图案。图10中示出了数据分析代码的示例。在实施例中，数据分析代码输出示出可受益于LAMA的光掩模区域/结构的结果。
在不脱离本发明的范围或精神的情况下，可以使用这些和其他分析技术。
参考图3，在步骤S314进行空间域分析之后，方法300进行到步骤S316。在步骤S306处，在实施例中，掩模设计校正系统基于例如图案信息的空间域分析来确定一个或多个光掩模结构图案，该一个或多个光掩模结构图案显示一个或多个弱点候选，使得结构可以受益于LAMA的应用。举几个例子，示例的弱点候选和/或处理可以包括角部倒圆、水平和竖直偏置以及剂量调制(dose modulation)。在不脱离本发明的范围或精神的情况下，其他弱点候选和/或处理可能适合于LAMA校正。
在实施例中，掩模设计校正系统基于，例如，针对客户未来产品进行的空间/线空间采样来生成一个或多个光掩模结构图案，该一个或多个光掩模结构图案显示一个或多个弱点候选。在不脱离本发明的范围或精神的情况下，也可以生成其他弱点候选。如图11所示，将空间/线空间采样数据输入至python脚本，该python脚本基于数据生成各种图案。如图11所示，生成的图案可以包括，例如，规则线间距水平/垂直、线端水平/垂直、DOT正交/交错、规则空间间距水平/垂直、空间端水平/垂直和CNT正交/交错以及典型集成在逻辑和存储器设计中的结构。
在识别了显示一个或多个缺陷的一个或多个光掩模结构图案之后，方法300进行到步骤S318。在步骤S318处，在实施例中，掩模设计校正系统基于在步骤S316中识别的光掩模结构图案生成一个或多个潜在的校正光掩模结构图案。在实施例中，针对对应于在步骤S312处获得的图案信息的光掩模的一个或多个层生成潜在的校正光掩模结构。在实施例中，步骤S318需要基于数据分析来设计和生成光刻感知掩模过程校正应用(LAMA)标准。LAMA标准包括要用于构建测试光掩模的潜在的校正结构。步骤S318的输入包括制造知识、来自晶片制造商的数据和从数据分析提取的数据。例如，制造知识可以包括要使用光掩模的制造工艺的限制。制造数据可以包括例如最小空间和宽度参数、角到角测量和/或掩模工艺保真度表征(诸如角部倒圆、角部回调和间距)。用于生成校正的光掩模结构图案的数据分析的结果可以包括例如客户设计空间域数据、锚定/临界结构和/或要在LAMA标准中聚焦的一系列临界尺寸和设计形状。
在实施例中，掩模设计校正系统选择要应用于多个光掩模结构图案的多个处理，该多个光掩模结构图案显示一个或多个对应的缺陷。对于每个选择的处理，掩模设计校正系统选择对应于该处理的多个参数。在选择处理和对应于该处理的参数之后，掩模设计校正系统将具有所选择的参数的所选择的处理应用于多个光掩模结构图案，该多个光掩模结构图案显示一个或多个对应的缺陷。以这种方式，掩模设计校正系统基于图案信息生成新的光掩模结构图案。不同的处理是可以的，包括例如角部倒圆和剂量调节。掩模设计校正系统对有缺陷的光掩模图案结构应用多次处理，以生成可以潜在地校正缺陷的多个光掩模结构图案。
在实施例中，在要使用测试掩模时，如下所述，可以在测试掩模上识别和使用多个潜在校正结构。在实施例中，在可以使用用于该层的完全形成的光掩模时，可以选择特定的校正结构并将其应用于该层的完全形成的光掩模设计中，然后将其直接地应用以生成光掩模。在实施例中，可以使用这些技术的组合，例如，结合光掩模的未使用部分中的一个或多个潜在的校正结构来印刷用于该层的完全形成的光掩模设计。
在实施例中，LAMA标准可以被设计成为较小特征调节剂量并执行角部倒圆以增强分辨率。此外，未处理的图案可以用于保真度表征和用于限定光掩模限制。可以用于生成潜在的校正光掩模结构图案的LAMA标准设计的示例在如下的图12至图17中所示。在不脱离本发明的范围或精神的情况下，可以设计和/或应用其他LAMA标准。
图12描绘了要应用于光掩模结构图案以创建潜在的校正光掩模结构图案的角部倒圆增强和水平/竖直偏置的表。类似地，图13描绘了要在不同时间应用于不同光掩模结构以创建一组潜在的校正光掩模结构的剂量调制的表。图14描绘要应用于不同光掩模结构以创建一组潜在的校正光掩模结构的间空间间距及线间距设计。图15描绘了要应用于不同光掩模结构以创建一组潜在的校正光掩模结构的线端和空间端设计。图16描绘了要应用于不同光掩模结构以创建一组潜在的校正光掩模结构的DOT/孔正交设计。图17描绘了要应用于不同光掩模结构以创建一组潜在的校正光掩模结构的DOT/孔交错设计。这些LAMA保准设计表示对应于显示在图案信息中识别的一个或多个弱点的结构的潜在的校正光掩模结构的示例。LAMA标准图案可以是定制的尺寸，并且显示灵活性并易于放置在光掩模上的任何未使用空间中，这又节省了额外的掩模成本。在不脱离本发明的范围或精神的情况下，可以使用这些LAMA标准设计和/或其他LAMA标准设计中的一个或多个LAMA标准设计来形成一个或多个潜在的校正光掩模结构。
接下来，在步骤S320中，将潜在的校正光掩模结构图案并入光掩模设计中。根据实施例，在该步骤中，执行方法300的掩模设计校正系统读取包括潜在的校正光掩模结构的LAMA标准设计，并将这些设计元素应用于限定如何能够构建光掩模的光掩模数据。根据实施例，将潜在的校正光掩模结构并入已存在的光掩模布局上的未使用空间中。
在步骤S322处，掩模设计校正系统分析测试光掩模上的潜在的校正光掩模结构图案。根据实施例，掩模设计校正系统可使用SEM工具、CD工具或任何其它光学检验工具对其中已并入校正的光掩模结构的光掩模数据执行模拟及/或目视检查，以便确定在图案信息中显示的有问题的区域是否已经以优化和/或可接受的方式被校正及/或矫正。
在步骤S324处，掩模设计校正系统从多个潜在的校正光掩模结构图案选择包括多个校正的光掩模结构图案的子集。选择校正的光掩模结构图案是基于在步骤S322中执行的分析。在实施例中，选择显示识别的缺陷的最高校正程度的潜在的校正光掩模结构。在实施例中，选择的校正光掩模结构可以是两个潜在的校正光掩模结构图案之间的插值。也就是说，插值的校正光掩模结构图案是相邻图案的组合，该相邻图案的组合被确定为对识别的缺陷的更有效的解决方案。
接下来，在步骤S326处，掩模设计校正系统基于测试光掩模的分析生成一个或多个光掩模图案校正脚本。根据实施例，掩模设计校正系统构建一个或多个表，该一个或多个表包含用于将校正处理应用于一个或多个光掩模结构的规则。图18中描绘了这种表的示例。如所示，图18中的表包括要应用于测试光掩模的一组MRC规则(在这种情况下是角部倒圆规则)。图18的表是基于并入测试光掩模中并在步骤S324中选择的校正光掩模结构图案。掩模设计校正系统基于一个或多个表中阐述的规则生成一个或多个光掩模图案校正脚本。在实施例中，脚本以NCS语言生成。脚本也可以Python编程语言或任何其他EDA公司脚本语言生成。在不脱离本发明的范围或精神的情况下，可以使用其他脚本或编程语言。
接下来，在步骤S328处，掩模设计校正系统执行一个或多个光掩模图案校正脚本，以将校正光掩模结构应用于可用于形成期望IC结构的光掩模布局。参考图18，将执行从表生成的对应的脚本，以将列出的规则应用于可用于生成最终光掩模的光掩模布局。在不脱离本发明的范围或精神的情况下，可以使用其他脚本。
在各种示例实施例中，校正光掩模结构可以以合适的方式位于在掩模板上。例如，可以在板上形成多个校正掩模图案，使得可以使用校正掩模图案中的一个或多个来形成半导体器件的每一层。此外，应当理解，校正掩模图案可以应用于不包括或仅包括用于最终掩模设计的掩模图案中的一些掩模图案的测试掩模，或者可以应用于包含用于形成IC产品的一整层图案的最终掩模。此外，在示例实施例中，在IC制造过程期间可以不使用掩模上的所有校正掩模图案，并且在一些情况下，即使掩模上可能存在其他校正图案，也仅使用实现最佳校正的校正掩模图案。
在步骤S330处，根据本领域中已知的光掩模制造技术，基于用于一整层的最终光掩模布局，物理地制造并入用于该层的完整设计的最终光掩模。
在实施例中，可以将最终掩模设计以及与一整层的仅一部分相关联的校正掩模图案印刷到相同的光掩模，该最终掩模设计包括具有并入的选择的校正图案的一整层。在这样的实施例中，可以将一整层交付给客户，其潜在的校正和潜在的校正图案要测试以在该层的光掩模的未来版本或具有类似的设计元件的未来版本中使用。在这样的实施例中，可以跳过制造和分析单独的测试掩模的中间步骤。
在步骤S332处，掩模设计校正系统确认一个或多个校正光掩模结构已经应用于最终光掩模。根据实施例，掩模设计校正系统可以利用临界尺寸(CD)检查工具来分析得到的最终光掩模中的，例如，角部倒圆和水平/竖直偏置等。掩模设计校正系统使用CD检验工具来提取掩模SEM轮廓或SEM图像至轮廓提取工具，并将那些轮廓与最终光掩模布局设计进行比较。
在步骤S334处，掩模设计校正系统确定基于最终光掩模生产的晶片上的多个位置没有显示与在先前制造的光掩模上显示的一个或多个缺陷相对应的缺陷。在实施例中，可以选择最终光掩模上的多个位置，并将其与使用未处理的光掩模产生的先前制造的晶片上的对应的位置进行比较。目视地和使用分析工具两者对处理的和未处理的光掩模晶片进行比较。例如，图21描绘了未处理的光掩模的SEM图像与用孔结构的校正LAMA图案处理的光掩模的SEM图像之间的比较。如图所示，在处理的光掩模中，没有缺失的图案和增强的LCDU，更接近地符合掩模的设计规范。
图19描绘了不同光掩模的SEM图像之间的比较，一个光掩模未接受处理，另一个光掩模已经通过在步骤S324中选择的校正光掩模结构进行处理。如图所示，在处理的光掩模中，没有线断裂，并且线宽和间隔更紧密地符合掩模的设计规范。
图20描绘了处理的掩模与未处理的掩模之间的接触孔的改进的示例。如图所示，与处理的掩模相比，未处理的轮廓显示更多的角部回调。
可以通过使用根据本发明的校正LAMA图案来获得这些和其他改进。
******************
现在已经详细地示出和描述了本发明的实施例，对其的各种修改和改进对于本领域技术人员来说可以是显而易见的。因此，以上阐述的，本发明的示例实施例旨在是说明性的，而不是限制性的。本发明的精神和范围应被广义地解释。

Claims (33)

1.一种制造光掩模的方法，包括：
(a)从晶片的扫描电子显微镜(SEM)图像检测晶片缺陷；
(b)从先前制造的光掩模的SEM图像提取多个掩模轮廓，其中，所提取的掩模轮廓能够对应于检测到的所述晶片缺陷；
(c)使用所提取的所述多个掩模轮廓生成模拟制造的晶片；
(d)检测所述模拟制造的晶片上的一个或多个缺陷；
(e)基于所述模拟制造的晶片上的缺陷，确定所述光掩模的一个或多个有问题的区域；
(f)获得与所述先前制造的光掩模的有问题的区域相关的图案信息；
(g)进行所述图案信息的空间域分析；
(h)基于所述空间域分析确定多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；
(i)基于所述空间域分析从所述多个光掩模结构图案生成多个潜在的校正光掩模结构图案，其中，所述生成包括：
(i)选择要应用于所述多个光掩模结构图案的多个处理，所述多个光掩模结构图案显示一个或多个对应的缺陷；以及
(ii)对于每个选择的处理，选择对应于所述处理的多个参数；以及
(iii)将具有所选择的参数的所选择的所述处理应用于所述多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；
(j)将所述潜在的校正光掩模结构图案并入测试光掩模中；
(k)分析所述测试光掩模上的所述潜在的校正光掩模结构图案；
(l)从所述多个潜在的校正光掩模结构图案中选择多个校正光掩模结构图案；
(m)基于对所述测试光掩模上的所述多个校正掩模结构图案的分析，生成一个或多个光掩模图案校正脚本；
(n)执行所述一个或多个光掩模图案校正脚本，以将所述多个校正光掩模结构图案中的一个或多个校正光掩模结构图案应用于一整层的光掩模布局；
(o)基于最终光掩模布局构建用于所述一整层的光掩模，在用于所述一整层的光掩模中已并入所述多个校正光掩模结构图案中的一个或多个校正光掩模结构图案；
(p)确认所述一个或多个校正光掩模结构已经被应用于最终光掩模；以及
(q)确定基于所述光掩模生产的晶片上的多个位置不显示与先前制造的光掩模的所述一个或多个缺陷相对应的缺陷，在所述光掩模中已并入所述多个校正光掩模结构图案中的一个或多个校正光掩模结构图案。
2.根据权利要求1所述的方法，其中，所述图案信息包括对应于先前制造的光掩模的布局的一个或多个数据文件。
3.根据权利要求1所述的方法，其中，所述空间域分析包括：
(i)进行所述图案信息的图案描述搜索；
(ii)基于所述图案描述搜索从所述图案信息识别光掩模结构；以及
(iii)生成对应于识别的光掩模结构的图形。
4.根据权利要求3所述的方法，其中，基于对应于所述识别的光掩模结构的所述图形，识别所述多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷。
5.根据权利要求1所述的方法，其中，分析所述测试光掩模上的所述校正光掩模结构图案包括：
(i)基于所述光掩模执行制造模拟过程；以及
(ii)评估所述制造模拟过程的结果。
6.根据权利要求1所述的方法，其中，将所述潜在的校正光掩模结构图案并入制造的光掩模上的未使用空间中。
7.一种制造光掩模的方法，包括：
(a)从晶片的扫描电子显微镜(SEM)图像检测晶片缺陷；
(b)从先前制造的光掩模的SEM图像提取多个掩模轮廓，其中，所提取的掩模轮廓对应于检测到的晶片缺陷；
(c)使用所提取的多个掩模轮廓生成模拟制造的晶片；
(d)检测所述模拟制造的晶片上的一个或多个缺陷；
(e)基于所述模拟制造的晶片上的缺陷，确定所述先前制造的光掩模的一个或多个问题区域；
(f)获得与所述先前制造的光掩模的问题区域相关的图案信息；
(g)进行所述图案信息的空间域分析；
(h)基于所述空间域分析确定多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；
(i)基于所述空间域分析从所述多个光掩模结构图案生成多个校正光掩模结构图案，其中，所述生成包括：
(i)选择要应用于所述多个光掩模结构图案的多个处理，所述多个光掩模结构图案显示一个或多个对应的缺陷；以及
(ii)对于每个选择的处理，选择对应于所述处理的多个参数；以及
(iii)将具有所选择的参数的所选择的所述处理应用于所述多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；
(j)基于所述多个校正光掩模结构图案生成一个或多个光掩模图案校正脚本；
(k)执行所述一个或多个光掩模图案校正脚本，以将所述多个校正光掩模结构图案中的一个或多个校正光掩模结构图案应用于光掩模布局；
(l)基于一层的最终光掩模布局构建光掩模，在所述光掩模中已并入所述多个校正光掩模结构图案中的一个或多个校正光掩模结构图案；
(m)确认所述一个或多个校正光掩模结构已经被应用于所述光掩模；以及
(n)确定基于所述光掩模生产的晶片上的多个位置不显示与先前制造的光掩模的所述一个或多个缺陷相对应的缺陷，在所述光掩模中已并入所述多个校正光掩模结构图案中的一个或多个校正光掩模结构图案。
8.根据权利要求7所述的方法，其中，所述图案信息包括对应于先前制造的光掩模的布局的一个或多个数据文件。
9.根据权利要求7所述的方法，其中，所述空间域分析包括：
(i)进行所述图案信息的图案描述搜索；
(ii)基于所述图案描述搜索从所述图案信息识别光掩模结构；以及
(iii)生成对应于识别的光掩模结构的图形。
10.根据权利要求9所述的方法，其中，基于对应于所述识别的光掩模结构的所述图形，识别所述多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷。
11.根据权利要求7所述的方法，其中，将所述校正光掩模结构图案并入先前制造的光掩模上的未使用空间中。
12.一种用于制造光掩模的系统，包括：
一个或多个处理单元；以及
存储器，其中，所述一个或多个处理单元被配置为执行机器可读指令，当所述机器可读指令被执行时，使所述系统：
(a)从晶片的扫描电子显微镜(SEM)图像检测晶片缺陷；
(b)从先前制造的光掩模的SEM图像提取多个掩模轮廓，其中，所提取的掩模轮廓对应于检测到的晶片缺陷；
(c)使用所提取的所述多个掩模轮廓生成模拟制造的晶片；
(d)检测所述模拟制造的晶片上的一个或多个缺陷；
(e)基于所述模拟制造的晶片上的缺陷，确定所述光掩模的一个或多个有问题的区域；
(f)获得与所述先前制造的光掩模的有问题的区域相关的图案信息；
(g)进行所述图案信息的空间域分析；
(h)基于所述空间域分析确定多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；
(i)基于所述空间域分析从所述多个光掩模结构图案生成多个潜在的校正光掩模结构图案，其中，所述生成包括：
(i)选择要应用于所述多个光掩模结构图案的多个处理，所述多个光掩模结构图案显示一个或多个对应的缺陷；以及
(ii)对于每个选择的处理，选择对应于所述处理的多个参数；以及
(iii)将具有所选择的参数的所选择的所述处理应用于所述多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；
(j)将所述潜在的校正光掩模结构图案并入测试光掩模中；
(k)分析所述测试光掩模上的所述潜在的校正光掩模结构图案；
(l)从所述多个潜在的校正光掩模结构图案中选择多个校正光掩模结构图案；
(m)基于对所述测试光掩模上的所述多个校正掩模结构图案的分析，生成一个或多个光掩模图案校正脚本；
(n)执行所述一个或多个光掩模图案校正脚本，以将所述多个校正光掩模结构图案中的一个或多个校正光掩模结构图案应用于一整层的最终光掩模布局；
(o)基于所述最终光掩模布局构建用于所述一整层的光掩模，在用于所述一整层的光掩模中已并入所述多个校正光掩模结构图案中的一个或多个校正光掩模结构图案；
(p)确认所述一个或多个校正光掩模结构已经被应用于最终光掩模；以及
(q)确定基于所述光掩模生产的晶片上的多个位置不显示与先前制造的光掩模的所述一个或多个缺陷相对应的缺陷，在所述光掩模中已并入所述多个校正光掩模结构图案中的一个或多个校正光掩模结构图案。
13.根据权利要求12所述的系统，其中，所述图案信息包括对应于先前制造的光掩模的布局的一个或多个数据文件。
14.根据权利要求12所述的系统，其中，所述空间域分析包括：
(i)进行所述图案信息的图案描述搜索；
(ii)基于所述图案描述搜索从所述图案信息识别光掩模结构；以及
(iii)生成对应于识别的光掩模结构的图形。
15.根据权利要求14所述的系统，其中，基于对应于所述识别的光掩模结构的所述图形，识别所述多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷。
16.根据权利要求12所述的系统，其中，分析所述测试光掩模上的所述校正光掩模结构图案包括：
(i)基于所述测试光掩模执行制造模拟过程；以及
(ii)目视检查所述制造模拟过程的结果。
17.根据权利要求12所述的系统，其中，所述潜在的校正光掩模结构图案被并入先前制造的光掩模上的未使用空间中。
18.一种用于制造光掩模的系统，包括：
一个或多个处理单元；以及
存储器，其中，所述一个或多个处理单元被配置为执行机器可读指令，当所述机器可读指令被执行时，使所述系统：
(a)从晶片的扫描电子显微镜(SEM)图像检测晶片缺陷；
(b)从先前制造的光掩模的SEM图像提取多个掩模轮廓，其中，所提取的掩模轮廓对应于检测到的晶片缺陷；
(c)使用所提取的所述多个掩模轮廓生成模拟制造的晶片；
(d)检测所述模拟制造的晶片上的一个或多个缺陷；
(e)基于所述模拟制造的晶片上的缺陷，确定先前制造的光掩模的一个或多个问题区域；
(f)获得与所述先前制造的光掩模的问题区域相关的图案信息；
(g)进行所述图案信息的空间域分析；
(h)基于所述空间域分析确定多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；
(i)基于所述空间域分析从所述多个光掩模结构图案生成个校正光掩模结构图案，其中，所述生成包括：
(i)选择要应用于所述多个光掩模结构图案的多个处理，所述多个光掩模结构图案显示一个或多个对应的缺陷；以及
(ii)对于每个选择的处理，选择对应于所述处理的多个参数；以及
(iii)将具有所选择的参数的所选择的所述处理应用于所述多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；
(j)基于所述多个校正光掩模结构图案生成一个或多个光掩模图案校正脚本；
(k)执行所述一个或多个光掩模图案校正脚本，以将所述多个校正光掩模结构图案中的一个或多个校正光掩模结构图案应用于光掩模布局；
(l)基于一层的最终光掩模布局构建光掩模，在所述光掩模中已并入所述多个校正光掩模结构图案中的一个或多个校正光掩模结构图案；
(m)确认一个或多个校正光掩模结构已经被应用于所述光掩模；以及
(n)确定基于所述光掩模生产的晶片上的多个位置不显示与先前制造的光掩模的所述一个或多个缺陷相对应的缺陷，在所述光掩模中已并入所述多个校正光掩模结构图案中的一个或多个校正光掩模结构图案。
19.根据权利要求18所述的系统，其中，所述图案信息包括对应于先前制造的光掩模的布局的一个或多个数据文件。
20.根据权利要求18所述的系统，其中，所述空间域分析包括：
(i)进行所述图案信息的图案描述搜索；
(ii)基于所述图案描述搜索从所述图案信息识别光掩模结构；以及
(iii)生成对应于识别的光掩模结构的图形。
21.根据权利要求20所述的系统，其中，基于对应于所述识别的光掩模结构的所述图形，识别所述多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷。
22.根据权利要求20所述的系统，其中，所述校正光掩模结构图案被并入先前制造的光掩模上的未使用空间中。
23.一种掩模设计校正系统，包括一个或多个计算机系统，每个计算机系统包括一个或多个处理器和多个模块，所述一个或多个处理器可操作地连接至一个或多个存储器装置，所述多个模块存储在所述一个或多个存储器装置中并被编程以在所述一个或多个处理器中的一个或多个处理器上运行，所述多个模块包括：
(a)扫描模块，所述扫描模块被配置为：
(1)扫描晶片中的一层的第一扫描电子显微镜(SEM)图像；
(2)从晶片的所述第一SEM图像检测晶片缺陷；并且
(3)输出所述晶片上具有所述晶片缺陷的位置；
(b)轮廓提取模块，所述轮廓提取模块可操作地连接至所述扫描模块并且被配置为：
(1)获得所述晶片上具有所述晶片缺陷的所述位置；并且
(2)从与所述晶片中的所述层相关联的先前制造的光掩模的第二SEM图像提取多个掩模轮廓，其中，所提取的掩模轮廓对应于所述先前制造的光掩模上的对应于所述晶片的检测到的晶片缺陷的位置；
(c)模拟模块，所述模拟模块可操作地连接至所述轮廓提取模块并且被配置为：
(1)获得所提取的所述多个掩模轮廓；并且
(2)使用所提取的所述多个掩模轮廓生成模拟制造的晶片；
(d)检测模块，所述检测模块可操作地连接至所述模拟模块并且被配置为：
(1)获得所述模拟制造的晶片；
(2)检测所述模拟制造的晶片上的一个或多个缺陷；
(3)输出包括所述模拟制造的晶片上的缺陷的数据；
(e)光掩模分析模块，所述光掩模分析模块可操作地连接至所述检测模块并且被配置为：
(1)获得包括所述模拟制造的晶片上的缺陷的所述数据；
(2)基于包括所述模拟制造的晶片上的缺陷的所述数据，确定所述先前制造的光掩模的一个或多个有问题的区域；并且
(3)生成与所述先前制造的光掩模的有问题的区域相关的图案信息；
(f)空间域分析模块，所述空间域分析模块可操作地连接到所述光掩模分析模块并且被配置为：
(1)获得与所述先前制造的光掩模的问题区域相关的所述图案信息；
(2)进行所述图案信息的空间域分析；并且
(3)输出所述空间域分析的结果；
(g)图案识别模块，所述图案识别模块可操作地连接至所述空间域分析模块并且被配置为：
(1)获得所述空间域分析的结果；
(2)基于所述空间域分析的结果确定多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；
(3)输出对应于所述多个光掩模结构图案的数据，所述多个光掩模结构图案显示一个或多个对应的缺陷；
(h)图案生成模块，所述图案生成模块可操作地连接至所述图案识别模块并且被配置为：
(1)获得对应于多个光掩模结构图案的所述数据，所述多个光掩模结构图案的显示一个或多个对应的缺陷；
(2)选择要应用于所述多个光掩模结构图案的多个处理，所述多个光掩模结构图案显示一个或多个对应的缺陷；并且
(3)对于每个选择的处理，选择对应于所述处理的多个参数；
(4)将具有所选择的参数的所选择的所述处理应用于所述多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；
(5)基于所述空间域分析从所述多个光掩模结构图案生成多个潜在的校正光掩模结构图案；
(6)将所述潜在的校正光掩模结构图案并入测试光掩模中；
(7)分析所述测试光掩模上的所述潜在的校正光掩模结构图案；
(8)从所述多个潜在的校正光掩模结构图案中选择并输出多个校正光掩模结构图案；以及
(i)脚本模块，所述脚本模块可操作地连接至所述图像选择模块并且被配置为：
(1)获得所述多个校正光掩模结构图案；
(2)基于所述多个校正光掩模结构图案生成一个或多个光掩模图案校正脚本；并且
(3)执行所述一个或多个光掩模图案校正脚本，以将所述多个校正光掩模结构图案中的一个或多个校正光掩模结构图案应用于光掩模布局。
24.根据权利要求23所述的系统，其中，所述图案信息包括对应于先前制造的光掩模的布局的一个或多个数据文件。
25.根据权利要求23所述的系统，其中，所述空间域分析包括：
(i)进行所述图案信息的图案描述搜索；
(ii)基于所述图案描述搜索从所述图案信息识别光掩模结构；以及
(iii)生成对应于识别的光掩模结构的图形。
26.根据权利要求25所述的系统，其中，基于对应于所述识别的光掩模结构的所述图形，识别所述多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷。
27.根据权利要求23所述的系统，其中，分析所述测试光掩模上的所述校正光掩模结构图案包括：
(i)基于所述测试光掩模执行制造模拟过程；以及
(ii)目视检查所述制造模拟过程的结果。
28.根据权利要求23所述的系统，其中，所述潜在的校正光掩模结构图案被并入先前制造的光掩模上的未使用空间中。
29.一种掩模设计校正系统，包括一个或多个计算机系统，每个计算机系统包括一个或多个处理器和多个模块，所述一个或多个处理器可操作地连接至一个或多个存储器装置，所述多个模块存储在所述一个或多个存储器装置中并被编程以在所述一个或多个处理器中的一个或多个处理器上运行，所述多个模块包括：
(a)扫描模块，所述扫描模块被配置为：
(1)扫描晶片中的一层的第一扫描电子显微镜(SEM)图像；
(2)从晶片的所述第一SEM图像检测晶片缺陷；并且
(3)输出所述晶片上具有所述晶片缺陷的位置；
(b)轮廓提取模块，所述轮廓提取模块可操作地连接至所述扫描模块并且被配置为：
(1)获得所述晶片上具有所述晶片缺陷的所述位置；并且
(2)从与所述晶片中的所述层相关联的先前制造的光掩模的第二SEM图像提取多个掩模轮廓，其中，所提取的掩模轮廓对应于所述先前制造的光掩模上的对应于所述晶片的检测到的晶片缺陷的位置；
(c)模拟模块，所述模拟模块可操作地连接至所述轮廓提取模块并且被配置为：
(1)获得所提取的所述多个掩模轮廓；并且
(2)使用所提取的所述多个掩模轮廓生成模拟制造的晶片；
(d)检测模块，所述检测模块可操作地连接至所述模拟模块并且被配置为：
(1)获得所述模拟制造的晶片；
(2)检测所述模拟制造的晶片上的一个或多个缺陷；
(3)输出包括所述模拟制造的晶片上的缺陷的数据；
(e)光掩模分析模块，所述光掩模分析模块可操作地连接至所述检测模块并且被配置为：
(1)获得包括所述模拟制造的晶片上的缺陷的所述数据；
(2)基于包括所述模拟制造的晶片上的缺陷的所述数据，确定所述先前制造的光掩模的一个或多个有问题的区域；并且
(3)生成与所述先前制造的光掩模的有问题的区域相关的图案信息；
(f)空间域分析模块，所述空间域分析模块能操作地连接至所述光掩模分析模块并且被配置为：
(1)获得与所述先前制造的光掩模的问题区域相关的图案信息；
(2)进行所述图案信息的空间域分析；并且
(3)输出所述空间域分析的结果；
(g)图案识别模块，所述图案识别模块可操作地连接至所述空间域分析模块并且被配置为：
(1)获得所述空间域分析的结果；
(2)基于所述空间域分析的结果确定多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；
(3)输出对应于所述多个光掩模结构图案的输出数据，所述多个光掩模结构图案显示一个或多个对应的缺陷；
(h)图案生成模块，所述图案生成模块可操作地连接至所述图案识别模块并且被配置为：
(1)获得对应于所述多个光掩模结构图案的所述数据，所述多个光掩模结构图案显示一个或多个对应的缺陷；
(2)选择要应用于所述多个光掩模结构图案的多个处理，所述多个光掩模结构图案显示一个或多个对应的缺陷；并且
(3)对于每个选择的处理，选择对应于所述处理的多个参数；并
且
(4)将具有所选择的参数的所选择的所述处理应用于所述多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷；
(5)基于所述空间域分析从所述多个光掩模结构图案生成多个校正光掩模结构图案；以及
(i)脚本模块，所述脚本模块可操作地连接至所述图案生成模块并且被配置为：
(1)获得所述多个校正光掩模结构图案；
(2)基于所述多个校正光掩模结构图案生成一个或多个光掩模图案校正脚本；并且
(3)执行所述一个或多个光掩模图案校正脚本，以将所述多个校正光掩模结构图案中的一个或多个校正光掩模结构图案应用于光掩模布局。
30.根据权利要求29所述的系统，其中，所述图案信息包括对应于先前制造的光掩模的布局的一个或多个数据文件。
31.根据权利要求29所述的系统，其中，所述空间域分析包括：
(i)进行所述图案信息的图案描述搜索；
(ii)基于所述图案描述搜索从所述图案信息识别光掩模结构；以及
(iii)生成对应于识别的光掩模结构的图形。
32.根据权利要求31所述的系统，其中，基于对应于所述识别的光掩模结构的所述图形，识别所述多个光掩模结构图案，所述多个光掩模结构图案显示一个或多个对应的缺陷。
33.根据权利要求29所述的系统，其中，所述校正光掩模结构图案被并入先前制造的光掩模上的未使用空间中。
CN202180047279.7A 2020-04-30 2021-04-30 用于制造光掩模的系统、方法和程序产品 Pending CN116157736A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063018471P 2020-04-30 2020-04-30
US63/018,471 2020-04-30
PCT/US2021/030064 WO2021222688A1 (en) 2020-04-30 2021-04-30 System, method, and program product for manufacturing a photomask

Publications (1)

Publication Number Publication Date
CN116157736A true CN116157736A (zh) 2023-05-23

Family

ID=78292778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180047279.7A Pending CN116157736A (zh) 2020-04-30 2021-04-30 用于制造光掩模的系统、方法和程序产品

Country Status (7)

Country Link
US (1) US20210341832A1 (zh)
EP (1) EP4143637A1 (zh)
JP (1) JP2023524095A (zh)
KR (1) KR20230037491A (zh)
CN (1) CN116157736A (zh)
TW (2) TW202422211A (zh)
WO (1) WO2021222688A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6925202B2 (en) * 2001-03-20 2005-08-02 Synopsys, Inc. System and method of providing mask quality control
US9710903B2 (en) * 2008-06-11 2017-07-18 Kla-Tencor Corp. System and method for detecting design and process defects on a wafer using process monitoring features
US8607169B2 (en) * 2011-12-28 2013-12-10 Elitetech Technology Co., Ltd. Intelligent defect diagnosis method
JP2018056143A (ja) * 2014-12-26 2018-04-05 株式会社日立ハイテクノロジーズ 露光条件評価装置
US20160217240A1 (en) * 2015-01-28 2016-07-28 Dmo Systems Limited Methodology Of Incorporating Wafer Physical Measurement With Digital Simulation For Improving Semiconductor Device Fabrication
JP6840129B2 (ja) * 2015-08-10 2021-03-10 ケーエルエー コーポレイション ウエハレベル欠陥の転写性を予測する装置および方法
US9965901B2 (en) * 2015-11-19 2018-05-08 KLA—Tencor Corp. Generating simulated images from design information
WO2019145278A1 (en) * 2018-01-26 2019-08-01 Asml Netherlands B.V. Pre-scan feature determination methods and systems
US10866505B2 (en) * 2018-09-21 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Mask process correction
CN114556228B (zh) * 2019-09-05 2024-07-23 Asml荷兰有限公司 用于基于显影后图像确定图案缺陷的方法

Also Published As

Publication number Publication date
TW202422211A (zh) 2024-06-01
TW202208978A (zh) 2022-03-01
WO2021222688A1 (en) 2021-11-04
JP2023524095A (ja) 2023-06-08
TWI834969B (zh) 2024-03-11
EP4143637A1 (en) 2023-03-08
KR20230037491A (ko) 2023-03-16
US20210341832A1 (en) 2021-11-04

Similar Documents

Publication Publication Date Title
US6768958B2 (en) Automatic calibration of a masking process simulator
US7760347B2 (en) Design-based method for grouping systematic defects in lithography pattern writing system
US8705838B2 (en) Method for mask inspection for mask design and mask production
JP5334956B2 (ja) 個別マスクエラーモデルを使用するマスク検証を行うシステムおよび方法
US11120182B2 (en) Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication
US20070006116A1 (en) Method for real time monitoring and verifying optical proximity correction model and method
US9547745B1 (en) System and method for discovering unknown problematic patterns in chip design layout for semiconductor manufacturing
US9508138B2 (en) Method of detecting photolithographic hotspots
KR100725170B1 (ko) 포토마스크의 제작을 위한 시스템 및 방법
CN102193302A (zh) 一种掩膜图形缺陷的检测方法及系统
KR100655428B1 (ko) 광근접효과보정 시스템 및 방법
JP2004530143A (ja) 走査電子顕微鏡におけるプロセス効果および画像化効果をモデリングする装置および方法
CN104317159A (zh) 一种掩膜图形缺陷的检测方法及系统
CN113990770B (zh) 一种晶圆检测方法及检测装置
JP2005156606A (ja) 光近接効果補正の方法
CN106033171B (zh) 用于晶圆上坏点的失效分析的方法
Morokuma et al. A new matching engine between design layout and SEM image of semiconductor device
CN116157736A (zh) 用于制造光掩模的系统、方法和程序产品
Toyoda et al. SEM-Contour shape analysis based on circuit structure for advanced systematic defect inspection
Wei et al. Better prediction on patterning failure mode with hotspot aware OPC modeling
JP2005250360A (ja) マスクパターンの検証装置および検証方法
US8336004B2 (en) Dimension assurance of mask using plurality of types of pattern ambient environment
US20230132893A1 (en) Mask layout correction methods based on machine learning, and mask manufacturing methods including the correction methods
KR20090071737A (ko) 웨이퍼 패턴 계측 데이터를 이용한 패턴 레이아웃 보정방법
Yang et al. Multifeature focus exposure matrix for tool diagnosis

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination