JP4822330B2 - 集積化検証および製造適応ツール - Google Patents

Description

（関連出願）
本出願は、２０００年６月１３日に出願された米国特許出願シリアル番号０９／５９３,９２３の一部継続出願であり、３５Ｕ．Ｓ．Ｃ．§１２０章に基づいてその優先権を主
張する。同出願は、本明細書中で参考として援用される。

（発明の分野）
本発明は、集積デバイスのレイアウトに関する設計ツールに関する。より詳細には、本発明は、集積デバイスのレイアウトを修正かつ検証する際に用いられる集積ツールに関する。

（発明の背景）
大規模集積回路または他の集積デバイスは、元の性能仕様書を特定の回路構造に変換する一連の複雑な変換を介して設計される。現在、自動ソフトウェアツールが、これらの多くの設計変換のために用いられる。回路の通常の高レベルな説明は、ＶＨＤＬおよびＶｅｒｉｌｏｇ（登録商標）のような言語で見られる。ＶＨＤＬの一実施形態は、１９９４年６月６日に発行された「ＩＥＥＥ Ｓｔａｎｄａｒｄ ＶＨＤＬ Ｌａｎｇｕａｇｅ Ｒｅｆｅｒｅｎｃｅ Ｍａｎｕａｌ」ＡＮＳＩ Ｓｔｄ. １０７６−１９９３においてよ
り詳細に説明されている。Ｖｅｒｉｌｏｇ（登録商標）の一実施形態は、ＩＥＥＥ Ｓｔａｎｄａｒｄ １３６４−１９９５においてより詳細に説明されている。この段階における回路の説明は「ネットリスト」と呼ばれることが多い。

このネットリストを回路の物理的なレイアウトに変換するための自動ツールが存在する。図１は、ネットリストを物理的なレイアウトに変換するための一つのアプローチを示す。レイアウトは、ゲート、絶縁領域、相互接続部、接点、および、物理的デバイスを形成する他のデバイス素子の特定の大きさを規定し、通常、これらの形状は、それらの境界を規定するポリゴンで表される。

このレイアウトは、典型的に、回路内に製作されるべき実際のレイヤに相当するデータレイヤを含む。このレイアウトはまた、回路内の特定のデバイスのセットを規定するセルを含む。セルは、典型的に、セルが含むデバイスの製作に必要な全てのレイヤ上の全てのポリゴンを含む。セルは、他のセル内にネストされ得、多くの場合、かなり込み入った配置でネストされ得る。セルの構造はデータ階層と呼ばれることが多い。物理的なレイアウトのポリゴンに関する典型的なフォーマットは、ＧＤＳＩＩまたはＣＩＦである。

一度レイアウトが製作されると、レイアウトは、ネットリストからレイアウトへの変換が適切に行われていること、および、製造された最終的なレイアウトが特定の幾何学的な設計規則に従うことを確実にするため検証される。これらのレイアウトの検証演算は、それぞれ、ＬＶＳ（レイアウト対回路図）およびＤＲＣ（設計ルールチェック）と呼ばれることが多い。この検証工程を実行するために、いくつかの製品が製造されている。それらの製品は、Ｃａｌｉｆｏｒｎｉａ、Ｓａｎ ＪｏｓｅのＣａｄｅｎｃｅ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍｓから市販されているＤＲＡＣＵＬＡ^ＴＭ、Ｃａｌｉｆｏｒｎｉａ、ＦｒｅｍｏｎｔのＡｖａｎｔ！ Ｃｏｒｐｏｒａｔｉｏｎから市販されているＨＥＲＣＵＬＥＳ^ＴＭ、Ｏｒｅｇｏｎ、ＷｉｌｓｏｎｖｉｌｌｅのＭｅｎｔｏｒ Ｇｒａｐｈｉｃｓから市
販されているＣＡＬＩＢＲＥ（登録商標）を含む。異常またはエラーがこれらの検査ツールによって発見されると、設計者は、レイアウトが、マスク製作およびウェハ製造のためにマスク工場へ送られる前に、欠陥を修復しなければならない。

さらなる検査工程がまた、レイアウト検証に利用され得る。図２は、物理的なレイアウトへのネットリストの変換に関する強化アプローチを示す。これは、リソグラフィパターニング中に起こる製作歪みを予測するソフトウェアエンジンに基づいたシミュレーションを提供する。これらのエラーの規模が大きいと判定される場合、光学的プロセス修正（ＯＰＣ）で成るいくつかの形式を用いて修正される。ＯＰＣは、像の歪み、光近接効果、フォトレジスト運動効果、エッチローディング歪み、および、他の様々なプロセスによる影響を修正し得る。コントラストを強めるために、この時点で、位相シフトの特徴もまたレイアウトに加えられ得る。

この種の検査および修正の例は、Ｃ. Ｓｐｅｎｃｅらによる「Ａｕｔｏｍａｔｅｄ
Ｄｅｔｅｒｍｉｎａｔｉｏｎ ｏｆ ＣＡＤ Ｌａｙｏｕｔ Ｆａｉｌｕｒｅｓ Ｔｈｒｏｕｇｈ Ｆｏｃｕｓ： Ｅｘｐｅｒｉｍｅｎｔ ａｎｄ Ｓｉｍｕｌａｔｉｏｎ」 Ｏｐｔｉｃａｌ／Ｌａｓｅｒ Ｍｉｃｒｏｌｉｔｈｏｇｒａｐｈｙ ＶＩＩ、Ｐｒｏｃ.
ＳＰＩＥ２１９７、ｐ.３０２ｆｆ.（１９９４）、および、Ｅ. Ｂａｒｏｕｃｈらによ
る「ＯＰＴＩＭＡＳＫ： Ａｎ ＯＰＣ Ａｌｇｏｒｉｔｈｍ ｆｏｒ Ｃｈｒｏｍｅ ａｎｄ Ｐｈａｓｅ−ｓｈｉｆｔ Ｍａｓｋ Ｄｅｓｉｇｎ」 Ｏｐｔｉｃａｌ／Ｌａｓｅｒ Ｍｉｃｒｏｌｉｔｈｏｇｒａｐｈｙ ＶＩＩＩ、Ｐｒｏｃ. ＳＰＩＥ２４４０、
ｐ.１９２ｆｆ.（１９９５）において見つけられ得る。上述された従来技術は、全ての必要な工程を次から次へと実行する一続きの別個のソフトウェアツールによってレイアウトに演算するステップを含む。

図３は、このような集積回路（ＩＣ）設計の検証および修正の従来技術のプロセスの例に関する概念図である。必要なプロセス工程は、独立型のソフトウェアツールによって実行される。元のＩＣレイアウト３００は、物理的な回路レイヤを記述する。マスクおよび／またはレチクルが、この物理的な回路レイヤから生成され、設計レイアウトによって記述された回路を実現する。例えば、元のＩＣレイアウト３００は、製作されるべき回路のＧＤＳ−ＩＩの記述であり得る。

データインポートプロセス３１０は、元のＩＣレイアウト３００をデータベース３１５内の格納装置に対するフォーマットへ変換する。このデータは、検証データベース３１５に格納されると、元のＩＣレイアウト３００の設計を検証するために、レイアウト対回路図（ＬＶＳ）ツール３２０および設計ルールチェック（ＤＲＣ）ツール３２５によって利用される。ＬＶＳおよびＤＲＣの検証が完了すると、検証データベース３１５に格納されたデータは、データエクスポートプロセス３３０によってエクスポートされる。

データは、次いで、データインポートプロセス３３５によってインポートされる。このデータインポートプロセス３３５は、エクスポートされたデータを位相シフトマスク（ＰＳＭ）データベース３４０に対して用いられるフォーマットへ変換する。ＰＳＭツール３４５は、適切な場所で位相シフトを実行するために、ＰＳＭデータベース３４０に格納されたデータを演算する。独立型ＰＳＭ割り当てツールの例は、ＳＥＥＤ（上記のＢａｒｏｕｃｈによる参照中で論じられている）、および、このツールは、Ｃａｌｉｆｏｒｎｉａ、Ｓａｎ ＪｏｓｅのＮｕｍｅｒｉｃａｌ Ｔｅｃｈｎｏｌｏｇｉｅｓから市販されている製品のＩＮ−Ｐｈａｓｅ^ＴＭである。位相シフトされたレイアウト（単数または複数）を記述するデータは、データエクスポートプロセス３５０によってＰＳＭデータベース３４０からエクスポートされる。

データインポートプロセス３５５は、ＰＳＭツールによって生成されたデータを光学的プロセス修正（ＯＰＣ）データベース３６０へインポートする。ＯＰＣデータベース３６０は、典型的に平坦なデータベースであり、このことは、回路に属するあるレイヤの全てのポリゴンが単一のセル内に含まれ、階層構造を有しないことを意味する。データインポートプロセス３５５は、典型的に、データを階層的な表示から平坦な表示へと変換する。ＯＰＣツール３６５は、ＯＰＣデータベース３６０に格納されたデータについてＯＰＣ演算を実行する。独立型ＯＰＣツールの例は、上記のＢａｒｏｕｃｈによる参照中で論じられているＯＰＴＩＭＡＳＫおよび、Ａｖａｎｔ！ Ｃｏｒｐｏｒａｔｉｏｎから市販されている製品のＴａｕｒｕｓ^ＴＭである。データエクスポートプロセス３７０はＯＰＣデータベース３６０に格納されたデータをエクスポートする。

ＯＰＣツールによって生成されたデータは、次いで、典型的に、ＯＰＣが所望の修正効果を有することを確かめるために、シミュレーションツールにインポートされる。これは、光学的プロセスルールチェック、すなわち、ＯＲＣと呼ばれる場合もある。一度この検査が完了すると、データはＩＣ製造プロセス３９５で用いられるためにエクスポートされる。最終的な検証工程として、ＬＶＳツール３２０および／またはＤＲＣツール３２５がまた、ＯＰＣデータベース３６０のエクスポートで用いられ得る。ＬＶＳツール３２０および／またはＤＲＣツール３２５を用いた別の検査の実行には、データインポートプロセス３１０による別のインポートおよびデータエクスポートプロセス３３０による別のエクスポートが必要である。

図３に示されたプロセスに関して、いくつかの問題が存在する。例えば、各ツールへおよび各ツールからのデータのインポートおよびエクスポートによって、データの消失、または、データの不正確な転送といった形式のエラーとなる場合がある。大きなデータセット（ＶＬＳＩのＩＣとして現在一般的である）のインポートおよびエクスポートはまた、時間を要する。この場合、単一のインポート工程およびエクスポート工程は数時間続き得る。集積回路の設計図がより複雑になると、インポート工程およびエクスポート工程はより時間を要する。従って、新しい検証ツールを有することが望ましい。この新しい検証ツールでは、必要とされる全ての演算が実行され得るが、不正確な変換の恐れをなくし、かつ、多くの時間を要するインポートおよびエクスポート工程を必要としない。

本発明は、制限のためではなく、例示する目的のために示される。添付図面において同様の参照符号は同様の要素を指す。

（発明の要旨）
階層型または平らな様態の集積デバイスレイアウトの少なくとも一部を表す階層型データベースを有する、集積化検証および製造適応ツールである。この集積化検証および製造適応ツールは、標準のＤＲＣおよびＬＶＳ検証だけでなく、光学的プロセス修正（ＯＰＣ）を実行することが可能であり、そして、位相シフトマスク（ＰＳＭ）割り当てならびに光学およびプロセスルールチェック（ＯＲＣ）のためのシリコンシミュレーションを含む、他のデータ操作技術を実行することが可能である。さらに、集積化ソフトウェアツールは、データベース内の検証された機械語のデータをエクスポートする。このデータは、一以上のフォトリソグラフィックマスクを製作するマスクライタによって読み出され得る。

（好ましい実施形態の詳細な説明）
集積化検証および製造適応ツールが説明される。以下の説明において、説明を目的として、本発明を十分に理解させるために多くの特定の詳細を記述する。しかし、本発明がこれらの特定の詳細なしで実行され得ることは、当業者に明らかである。他の例では、本発明の不明瞭にしないために、構造および装置はブロック図の形式で示される。

明細書において「一実施形態」または「ある実施形態」を参照するが、これは、実施形態と関連して説明される特定の機能、構造、または、特徴が、本発明の少なくとも一つの実施形態に含まれることを意味する。明細書中の様々な箇所に現れる語句「一実施形態において」は、必ずしもすべて同じ実施形態を言及しているとは限らない。

方法および装置が、集積回路の製造に関して本明細書中で説明される。しかし、説明される技術は、任意の集積デバイスに関する製造および／または設計プロセスに適用され得る。集積デバイスは、集積回路、ミクロ電気機械、ディスクドライブヘッドのような薄いフィルム構造、遺伝子チップ、ミクロ電気機械システム（ＭＥＭＳ）、または、リソグラフィ技術を用いて製造された任意の他の工業製品を含む。

集積化検証および製造適応ツールによって、いくつかの異なる検証ツールを用いる検証よりも、集積デバイス設計の検証はより効率的になる。集積化検証および製造適応ツールは、複数の検証ツールコンポーネント（例えば、レイアウト対回路図、設計ルールチェック、光学的プロセス修正、位相シフトマスク割り当て）によってアクセスされる設計データを格納するための階層型データベースを含む。階層型データベースは、一以上のさらなる、または、中間レイヤ構造の表示を含む。これらの構造は、検証されている設計に実行される演算のために、検証ツールコンポーネントによって製作され、かつ、用いられている。設計図は単一のレイヤのみ含に得る。しかし、階層型データベースは、元の設計図の単一のレイヤに対して一以上の中間レイヤを含み得る。複数の検証工程に対して単一の階層型データベースを用いることにより、検証プロセスは合理化され、改善された検証ツールが提供される。

図４は、集積化検証および製造適応ツールの概念図である。図４の集積化検証および製造適応ツールは、ツール内の各コンポーネントによって用いられる単一の階層型データベースを含む。説明を目的として、集積化された検証および製造ツールは、データベースおよび複数のコンポーネントを含む。コンポーネントは図３の個々の独立型のツールにおける中心機能を果たす。しかし、コンポーネントが集積化検証および製造適応ツールに含まれるので、個々のコンポーネントはツールと呼ばれない。複数のコンポーネントに対して単一のデータベースを用いることによって、検証工程に必要とされる時間および労力が減少する。

図４は、ＬＶＳコンポーネント、ＤＲＣコンポーネント、光学的ルールチェック（ＯＲＣ）、ＰＳＭコンポーネント、ＯＰＣコンポーネント、および、さらなるコンポーネントが集積化検証および製造適応ツールに加えられ得ることを示す「他の」コンポーネント４７０を示す。別の実施形態において、より少ないコンポーネントが用いられ得る。例えば、ＤＲＣおよびＯＰＣコンポーネントのみが用いられ得る。

一実施形態において、ツールは、必要な入力および出力を決定するために、実行される所望の演算のリストを調べる（時折「ルールデッキ（ｒｕｌｅｄｅｃｋ）」と呼ばれる）。次いで、ツールは、必要とされる入力レイヤを入力データベースから読み出し、そして、計算の間に満たされるべき空のエクスポートレイヤを生成する。さらに、いくつかの中間または「作業」レイヤが生成され得、一時的な計算結果を保持し得る。一実施形態において、全ての入力、出力および中間の結果は、「レイヤ」と呼ばれる図形が集まったものであり、レイアウトの一以上のセル内の幾何学的形状の集合体として定義される。この定義は、レイアウトを表すための周知のＧＤＳＩＩデータベース標準フォーマットにおけるレイヤの定義と同じである。また、レイヤによって、階層データ表示が可能となる。

階層型データベースが形成され、必要なレイヤのリストがコンパイルされると、計算は
実行され、所望の出力レイヤは満たされる。検証プロセスが完了した後、階層型データベース４１０に格納される情報はデータエクスポートプロセス４８０によってエクスポートされる。エクスポートデータは、ＩＣ製作プロセス３９５に用いられ、ＩＣの設計図を製作し得る。

ＬＶＳコンポーネント４４０、ＤＲＣコンポーネント４５０、ＯＲＣコンポーネント４６０、ＰＳＭコンポーネント４２０、ＯＰＣコンポーネント４３０、および、「その他」４７０によって示される任意の他のコンポーネント（単数または複数）は、階層型データベース４１０に格納された元のＩＣレイアウト３００を表す階層データに演算する。一実施形態において、ＬＶＳコンポーネント４４０、ＤＲＣコンポーネント４５０、ＯＲＣコンポーネント４６０、ＰＳＭコンポーネント４２０、および、ＯＰＣコンポーネント４３０は、元のＩＣレイアウト３００を記述するエッジの階層表示に演算する。様々なコンポーネントは、エッジ表示、および、階層型データベース４１０に含まれる中間レイヤの構造を用いて、それぞれの演算を実行する。

集積化検証および製造適応ツールの別の実施形態は、製造されたシリコンの平坦化および物理的な平坦性を促進するために、小さな長方形のような一定の特徴片アレイをレイアウトに追加できるコンポーネントを含む。これらの特徴片は、時折、「ダミー充填」または「平坦化充填」と呼ばれる。レイアウトの特徴片密度を解析することによって、低密度領域は、新しい特徴片と特定され、充填される。

図５は、集積化検証および製造適応ツールの一実施形態の演算を示す。以下でより詳細に説明されるように、集積化検証および製造適応ツールは、一以上のコンピュータシステムによって実行され得る。

一実施形態において、集積化検証および製造適応ツール５００は、データを元のデータベース５２０から修正されたデータベース５１０へとインポートする。元のデータベース５２０は、比較的標準のフォーマット（例えば、ＧＤＳ−ＩＩ）で検証される設計を格納し得る。一方で、修正されたデータベース５１０は、修正された標準のフォーマットで、または、独立したフォーマットで設計図を格納し得る。一実施形態において、インポートは、階層型投入および／またはビン投入を実行することを含む。別の実施形態において、集積化検証および製造適応ツール５００は、修正された／独立のフォーマットでデータを受け取る。

一般的には、階層型投入とは、セルの配置の繰り返しパターンが認識され、そのパターンを含む新しいセルで置き換えられる技術である。階層型投入は、セル配置またはコンテクストの冗長パターン数を減少させることによって、元のデータベース５２０のより効率的な表現を作成する。一実施形態において、特別に設計されたヒューリスティックスは、パターンを認識し、新しいセルによって正しい表示を確定するために用いられる。

例えば、アレイへ階層を投入すること、および、高密度にオーバーラップした構造を選択的に平坦化することは、ヒューリスティックに含まれる。多くのレイアウトにおいて、セルのアレイは、検証の観点からは非効率に説明される。階層型投入ヒューリスティックスは、アレイを認識し、行、列またはサブアレイを新しいセルとして再定義する。

この追加された階層は、アレイの配置間で冗長する相互作用の数を著しく減少させることによって、計算の段階で促進される図形の総量を減少させる。特定の回路の種類において（例えば、ＦＰＧＡ）、二つの大きなセルまたはセルのアレイは、ある程度の広い範囲まで互いにオーバーラップする。この構成は「密度オーバーラップ」と呼ばれる。階層型投入は、このような例を認識し、最初に、オーバーラップする選択されたセルを平坦化し
、次いで、新しく、より相互作用の少ないセル構造を再び導入する。

ビン投入は、平坦なレイアウト図形をセルに分割するプロセスである。ビン投入はまた、より効率的にセル構造を再構成するために、セルのランダムな集合体に適用され得る。一実施形態において、ビン投入は、セルの名前別ではなく、図形のグリッド別にレイアウトを分割して達成される。ビン投入は、平坦なレイアウトを階層的なレイアウトへと変換する一技術である。

様々なインポート技術が、「ＰＬＡＣＥＭＥＮＴ ＢＡＳＥＤ ＤＥＳＩＧＮ
ＣＥＬＬＳ ＩＮＪＥＣＴＩＯＮ ＩＮＴＯ ＡＮ ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴ ＤＥＳＩＧＮ」と称され、１９９９年１月１９日に出願されたＬａｕｒｅｎｃｅ
Ｗ. Ｇｒｏｄｄによる米国特許出願第０９／２３４,０３０号でより詳細に説明される。同出願を本明細書中で参考として援用する。

修正されたデータベース５１０が、階層型投入および／またはビン投入によって生成されると、各コンポーネント（例えば、ＬＶＳ、ＤＲＣ、ＰＳＭ、ＯＰＣ、ＯＲＣ）は、集積デバイス設計図のレイアウトの一部を表す幾何学的図形のグループに演算する。これらのグループは、一般的に、「エッジ集合体」と呼ばれる。エッジ集合体は、ポリゴンへと組織され得る設計図からのエッジを含み、演算の性質に依存する。典型的なエッジ集合体は、単一のセルのエッジのみを含み、別のエッジ集合体は、セルまたは近くの要素のエッジを含み得る。さらに別のエッジ集合体は、任意の境界内の全てのエッジを含み得る。エッジは、それらの表すデータがポリゴンで成る場合にはポリゴン全体、または、自由なエッジのいずれかとしてエッジ集合体から取り出され得る。取り出され、操作されると、演算のエクスポートを表す新しいエッジは、エッジを取り出すレイヤに、および／または、修正されたデータベース５１０の未使用の中間レイヤに格納される。

選択促進とは、近くのセルに影響を与えるセル内の特定の図形が、階層の別のレベルまで「促進」される技術である。この促進によって、セル内の図形は、セルの配置に応じて衝突行動を防ぐ。例えば、自身の境界に極めて近い位置にある図形を有するセルの場合、このセルの一つの配置は別のセルと離され得るが、別の配置は別のセルの近くであり得る。この場合、境界近くの図形の計算結果は、近くのセルとの相互作用に起因して、位置ごとににおいて異なり得る。

この衝突を解決するために、境界近くで衝突している図形は、階層の次のレベルまで「促進」、または、平坦化される。これによって、二つの図形のバージョンが生成される。それらはセルの各位置に対して一つであり、各々の図形のバージョンによって異なる計算結果が生成される。固有の相互作用および衝突している図形の数を減少させることにより、促進された図形の総数は最小化され、その結果、計算量は少なくなり、ファイルサイズは小さくなる。促進は再帰的に達成され得る。

エッジ集合体の操作および選択促進の使用によって、データベース間でデータをインポートおよびエクスポートすることなく、複数の検証ツールコンポーネント間でデータを共有しやすくなる。以前の検証ツールは、典型的に、設計データベースの共有を考慮せず、特定のツールに対して最適化されるフォーマットのＩＣ設計図を表す。データの共有化は、インポート／エクスポートプロセスを介して達成された。

修正されたデータベース５１０によって提供された階層表示は、いくつかの性能における利点を提供する。例えば、これまでの検証ツールは、典型的に、冗長するコンテクストを排除するために、セルクローン化方式を用いた。しかし、いくつかの設計図では、非常に多くのクローンを生じ、これらによって検証プロセスの速度は遅くなった。選択促進お
よび階層的投入は、より効率の良い様態で、冗長するコンテクストを減少させる、または、排除さえもする。これにより、検証プロセスが、クローンに基づいた技術を用いるよりもより早く完了し得る。

あるいは、クローン技術は、セル内相互作用はいずれも局所的であるという想定に基づく。つまり、相互作用距離には限度がある。しかし、位相シフトマスク（またはレチクル）割り当て技術にとって、相互作用距離は潜在的に限度がない。これにより、潜在的に無限数のセルクローンを必要とする。このことは、階層的な位相割り当てを非実用的なものにしている。

一実施形態において、集積化検証および製造適応ツールは、ＬＶＳコンポーネント４４０およびＤＲＣコンポーネント４５０を含む。これらのコンポーネントは、修正されたデータベース５１０に格納されたエッジ集合体に対して、ＬＶＳ検証演算とＤＲＣ検証演算との両方を実行する。別の実施形態において、ＬＶＳ検証演算およびＤＲＣ検証演算は、別のコンポーネントによって実行される。

ＬＶＳ検証演算は、エッジ集合体を解析し、レイアウトが回路設計図に正確に一致するかどうかを判定する。一実施形態において、エッジ集合体は、設計図に一致するネットリストと比較され、レイアウトが正確にネットリストの表示を表すかどうかを判定する。ＬＶＳコンポーネントによって特定されたエラーには、フラグが付けられ、識別され、そして、可能な場合には修正され得る。一実施形態において、ＬＶＳコンポーネント、および／または、修正されたレイアウトによって生成されたデータは、修正されたデータベース５１０における一以上の中間レイヤに格納される。

ＤＲＣ検証演算は、エッジ集合体を解析し、任意の設計規則違反が存在するかどうかを判定する。設計規則は、例えば、最小ライン間隔、最小ライン幅、最小ゲート幅、または、他の幾何学的レイアウトのパラメータを含み得る。設計規則は、例えば、得られる設計レイアウトを製造するために用いられるべき製造プロセスに基づく。ＬＶＳコンポーネントを用いた場合、ＤＲＣコンポーネントによって特定されたエラーは、フラグが付けられ、識別され、そして、可能な場合には修正され得る。一実施形態において、ＤＲＣコンポーネント、および／または、修正されたレイアウトによって生成されたデータは、修正されたデータベース５１０における一以上の中間レイヤに格納される。

一実施形態において、ＯＲＣコンポーネント４６０は、ウェハ上で求められる性能をシミュレートすることによって、および、ウェハ構造が一組の製造許容範囲を越えるかどうかを判定することによって、エッジ集合体を解析する。ＯＲＣコンポーネント４６０はまた、例えば、レイアウトに対して実行されているＬＶＳおよびＤＲＣの前に、元のレイアウトを表すエッジ集合体に対して演算し得る。ＬＶＳおよびＤＲＣコンポーネントを用いた場合、ＯＲＣコンポーネントによって特定されたエラーは、フラグが付けられ、識別され、そして、可能な場合には修正され得る。

一実施形態において、ＰＳＭコンポーネント４２０は、ＯＲＣコンポーネント４６０によって修正されたエッジ集合体に対して演算する。しかし、ＰＳＭコンポーネント４２０は、他のエッジ集合体に対しても演算し得る。ＰＳＭコンポーネント４２０は、修正されたデータベース５１０に格納された設計のレチクルに関する位相シフト割り当てを生成する。位相生成割り当ては、例えば、極度に小さなゲート幅、および／または、ライン幅を可能にするために、行われ得る。結果として生じたレイヤ、および／または、レチクルレイヤは、修正されたデータベース５１０の中間レイヤに格納される。

一実施形態において、ＯＰＣコンポーネント４３０は、ＰＳＭコンポーネント４２０に
よって修正され、修正されたデータベース５１０の一以上の中間レイヤに格納された、エッジ集合体に対して演算する。ＯＰＣコンポーネント４３０はまた、例えば、ＰＳＭがレイアウトに対して実行されない場合、元のレイアウトを表すエッジ集合体に対して演算し得る。

現在、ＯＰＣの二つの一般的なカテゴリが用いられる。すなわち、規則に基づいたＯＰＣおよびモデルに基づいたＯＰＣである。これらのうち一つまたは両方が適用され得る。規則に基づいたＯＰＣにおいて、レチクルレイアウトは、幾何学的操作に関する一組の固定規則に従って修正される。モデルに基づいたＯＰＣにおいて、形成されるべきＩＣ構造はモデル化され、ウェハ上の構造の境界を表す閾値は、用いられたモデルに基づいて生成されたシミュレート結果から判定され得る。

モデルに基づいたＯＰＣの特定の局面は、以下の刊行物でより詳細に説明される。Ｃｏｂｂらによる「Ｍａｔｈｅｍａｔｉｃａｌ ａｎｄ ＣＡＤ Ｆｒａｍｅｗｏｒｋ ｆｏｒ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ」 Ｏｐｔｉｃａｌ Ｍｉｃｒｏｌｉｔｈｏｇｒａｐｈｙ ＩＸ、 Ｐｒｏｃ. ＳＰＩＥ２７２６、ｐｐ.２０８−２２２（１９９６）、Ｃｏｂｂらによる「Ｅｘｐｅｒｉｍｅｎｔａｌ Ｒｅｓｕｌｔｓ ｉｎ Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ ｗｉｔｈ Ｖａｒｉａｂｌｅ Ｔｈｒｅｓｈｏｌｄ Ｒｅｓｉｓｔ Ｍｏｄｅｌ」 Ｏｐｔｉｃａｌ Ｍｉｃｒｏｌｉｔｈｏｇｒａｐｈｙ Ｘ、 ＳＰＩＥ３０５１、ｐｐ.４５８−４６８（１９９８）、およ
び、Ｎｉｃｈｏｌａｓ Ｂ. Ｃｏｂｂによる「Ｆａｓｔ Ｏｐｔｉｃａｌ ａｎｄ Ｐ
ｒｏｃｅｓｓ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ Ａｌｇｏｒｉｔｈｍｓ ｆｏｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｍａｎｕｆａｃｔｕｒｉｎｇ」博士論文、Ｕｎｉｖ. Ｃａｌ. Ｂｅｒｋｅｌｙ（１９９８）。

ＯＰＣコンポーネント４６０は、一以上のエッジの配置を修正し、一以上のレチクルの改良された光学性能を提供する。レイアウトに適用され得る規則に基づいたＯＰＣの一実施例において、例えば、相互接続ラインに沿った準解像度バー、ライン端部におけるハンマヘッドの形状、または、ラインコーナーにおけるセリフ、といった支援形状が追加されている。他の支援形状もまた提供され得る。

ＯＰＣコンポーネント４６０はまた、モデルに基づく一以上のエッジの配置を修正し得る。モデルは、特定のレチクルレイアウトを用いて製作される構造を予測する。レチクルレイアウトは、モデリングの結果によって識別される欠陥を補償するための予測結果に基づいて修正され得る。一実施形態において、ＯＰＣコンポーネント４６０によって生成された結果は、修正されたデータベース５１０の一以上の中間レイヤに格納される。

本発明のさらなる別の実施形態において、図４Ａで示される集積化検証および製造適応ツールの他のコンポーネント４７０は、データベース内の最適化、共有化されたデータを、マスク製造ツールに直接供給され得るフォーマットに変換する。大部分のマスク製造ツールは、特定機械向けのフォーマットのレイアウトデータを用いる。この特定のフォーマットは、ＥＴＥＣシステムズ（ある応用材料の会社）製の電子ビームおよびレーザラスタライズ書き込みツール用のＭＥＢＥＳ、日立ベクトル走査電子ビームマスクライタ用の日立フォーマット、Ｍｉｃｒｏｎｉｃ Ｃｏｒｐｏｒａｔｉｏｎ製の、マスクライタで階層型処理するための.ＭＩＣフォーマットである。これらのマスクライタ用のデータの用意
には、標準フォーマットを特定機械向けのフォーマットに変換するために、レイアウトデータ（典型的にはＧＤＳＩＩ）を独立型の翻訳ツールにインポートすることを含む。

マスク書き込みツールは、ラスター走査マスク書き込みツール、ベクトル走査マスク書き込みツール、微視的なミラーのアレイを含むマスク書き込み要素の並行アレイを利用す
るツール、独立変調レーザビーム、走査プローブ顕微鏡素子、あるいは、フォトリソグラフマスクまたはレチクルを製造する他のメカニズムを含む。

従って、コンポーネント４７０は、データがエクスポートされる形式を決定するコンピュータコードを実行する。このような決定は、ユーザを促してこのような選択を行うことによって、または、デフォルトなどに基づいて行われる。次に、コンポーネントは、データベース内の共有データの（個々のデータレイヤのような）所望の部分を、選択されたマスク書き込み言語に変換する。データはまた、呼び出され、翻訳精度または速度を増加させるために、独立してまたは並行して処理されるデータレイヤのサブセットとして翻訳される。

データベースが階層的である本発明の好ましい実施形態において、所望のマスク書き込み言語へのデータベースの変換は、データレイヤの一部分を一時メモリへ読み出す工程と、特定機械向けの翻訳規格に従って、その部分を処理する工程と、翻訳された部分を出力ファイルに書き込む工程とを包含する。これは、レイヤ全体が、一部分ずつ変換されるまで、繰り返される。データレイヤの部分または他のサブセットによって分割される場合、このジョブはより扱いやすくあり得ることは理解される。しかし、いくつかの状況において利点を有し得る別の実施形態は、変換されるデータレイヤ全体を平坦化されたデータレイヤへ移動する工程と、平坦化されたデータレイヤ全体を特定の機械語に変換する工程とを含む。

理解されるように、検証され、最適化された設計データを直接マスク書き込み機械語にエクスポートし得るコンポーネント４７０に含むことによって、ソフトウェアシステム間の互換性の問題に起因するエラーの可能性が少なくなる。さらに、レイアウトデータを処理し、マスクを製造するために必要な時間もまた、短くなる。

本明細書および請求項を目的として、用語「マスク」は、従来のフォトリソグラフィック接触印刷マスク、および、レチクル、または、ウェハに照射光が達し得るかどうかを判定する、上にパターンが形成された他のデバイスを網羅するように意図されている。

図６は、コンピュータシステムの一実施形態のブロック図である。図６に示されるコンピュータシステムは、コンピュータシステムの範囲を表すように意図されている。別のコンピュータシステムは、より多い、より少ない、および／または、異なるコンポーネントを含み得る。

コンピュータシステム６００は、バス６０１または情報を通信する他の通信デバイス、および、情報を処理するためにバス６０１に結合されたプロセッサ６０２を含む。コンピュータシステム６００は単一のプロセッサで示されているが、コンピュータシステム６００は、複数のプロセッサおよび／または共同プロセッサを含んでもよい。複数のプロセッサを用いる実施形態において、様々な検証および製造適応ツールによって実行される演算は、セル、ビン、または、プロセッサ間で作業を分ける他の技術によって分けられる。例えば、単一のセルがあるプロセッサによって演算され、一方で、別のセルは異なるプロセッサによって演算される。セルの演算が完了すると、プロセッサは、別のセルに検証演算を実行し得る。

コンピュータシステム６００は、情報およびプロセッサ６０２によって実行されるべき命令を格納するために、バス６０１に結合されたランダムアクセスメモリ（ＲＡＭ）、または、他の動的格納デバイス６０４（メインメモリと呼ばれる）をさらに含む。メインメモリ６０４はまた、プロセッサ６０２が命令を実行する間、仮変数または他の中間情報を格納するために用いられ得る。

コンピュータシステム６００はまた、プロセッサ６０２に関する静的情報および命令を格納するために、バス６０１に結合された読み出し専用メモリ（ＲＯＭ）、および／または、他の静的格納デバイス６０６を含む。データ格納デバイス６０７は、情報および命令を格納するためにバス６０１に結合される。磁気ディスクまたは光ディスクようなデータ格納デバイス６０７、および、対応するドライブは、コンピュータシステム６００に結合され得る。

コンピュータシステム６００はまた、コンピュータユーザへ情報を表示するために、バス６０１を介して、陰極線管（ＣＲＴ）または液晶ディスプレイ（ＬＣＤ）のようなディスプレイデバイス６２１に結合され得る。文字数字および他のキーを含む文字数字入力デバイス６２２は、典型的に、情報およびコマンド選択をプロセッサ６０２に通信するために、バス６０１に結合される。別の種類のユーザ入力デバイスは、情報およびコマンド選択をプロセッサ６０２に通信し、かつ、ディスプレイ６２１上のカーソルの動きを制御するための、マウス、トラックボール、カーソル方向キーのようなカーソル制御６２３である。

コンピュータシステム６００は、ネットワークインターフェース６３０をさらに含み、ローカルエリアネットワークのようなネットワークへのアクセスを提供する。一実施形態に従って、集積化検証および製造適応ツールは、一以上のコンピュータシステムによって提供される。このコンピュータシステムは、コンピュータシステム６００、または、プロセッサ６０２のような一以上のプロセッサに応答する他の電子デバイスである。このプロセッサは、メインメモリ６０４のようなメモリに含まれる命令のシーケンスを実行する。

命令は、有線接続または無線接続のいずれか、などによるリモート接続（例えば、ネットワークインターフェース６３０を介するネットワーク）を介して、磁気ディスク、読み出し専用メモリ（ＲＯＭ）集積回路、ＣＤ−ＲＯＭまたはＤＶＤのような格納デバイスからメモリへ提供される。別の実施形態において、ハードワイヤード回路は、ソフトウェア命令の代わりに、または、ソフトウェア命令と組み合わせて用いられ、本発明を実施し得る。従って、本発明は、ハードウェア回路とソフトウェア命令との任意の特定の組み合わせに制限されない。

機械読み取り可能媒体は、ある機械（例えば、コンピュータ）によって読み取り可能な形式の情報を提供する（すなわち、格納するおよび／または伝達する）任意のメカニズムを含む。例えば、機械読み取り可能媒体は、読み出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスク格納媒体、光格納媒体、フラッシュメモリデバイス、電子、光、音響、または、伝搬信号（例えば、搬送波、赤外線信号、ディジタル信号など）の他の形式を含む。

図７は、集積化検証および製造適応ツールを用いた、設計検証の一実施形態のフローチャートである。図７は、検証手順の特定のセットを用いた特定のシーケンスを示す。特定の検証手順および検証が行われるシーケンスは、例えば、検証されている設計の種類に基づいて修正され得る。

７１０において、集積デバイス設計を説明するデータがインポートされる。一実施形態において、このデータは、ＧＤＳ−ＩＩファイルからインポートされる。しかし、他のフォーマットを用いてもよい。一般的に、あるフォーマットから別のフォーマットへのデータの変換は当該分野で公知である。上記されたように、インポートの間に、中間レイヤが、インポートされたデータに追加され、階層型データベース内に格納される。

一実施形態において、加えられた中間レイヤの数は、実行されるべき検証手順、おそらく検証手順が実行されるシーケンスに基づいて決定される。一以上の中間レイヤは、実行されるべき検証手順ごとに加えられる。一実施形態において、ジョブの説明は、集積デバイスの設計図のインポートに関連して解析される。このジョブの説明は、実行されるべき検証手順、および、設計図の検証されるべき部分を示す。

７２０において、レイアウト対回路図（ＬＶＳ）検証が実行される。一般的に、ＬＶＳ検証は、元の設計レイアウトと設計図内のコンポーネントの相互接続を説明したネットリストとを比較する。ＬＶＳ検証と関連する中間レイヤ（単数または複数）は、ＬＶＳ検証の結果を格納する。この中間レイヤ（単数または複数）は、例えば、ＬＶＳ検証中に見つけられたエラーの説明、または、ＬＶＳ検証プロセスの結果に基づく修正された設計図を格納し得る。

７３０において、設計ルールチェック（ＤＲＣ）が実行される。ＤＲＣは、予め決められた一組の状態（例えば、最小ライン幅、最小間隔）に違反する設計を検索し、設計ルール違反を見つけられたかどうかを示す結果を返す。ＤＲＣに関連する中間レイヤ（単数または複数）は、例えば、見つけられた設計規則エラーのリスト、または、設計規則を満たす修正された設計図を格納し得る。７４０において、光学的ルールチェック（ＯＲＣ）はで行われる。一実施形態において、ＯＲＣは、一以上のシミュレートされた集積デバイスレイヤに実行される。

一実施形態において、ＯＲＣは、シリコン印刷適応性エラーが生じると予測されるレイアウト内のエッジに「フラグを立てる」工程を含む。別の実施形態において、シミュレートされたシリコンの形状がレイアウトから生成され、次いで、ＤＲＣはシミュレートされたシリコンの形状に実行される。これは、「シリコンＤＲＣ」または別の応用ＯＲＣとして考えられ得る。

７５０において、位相シフトマスク割り当てが行われ、７６０において、光学的プロセス修正が実行される。７７０において、データは、データベースに格納されるフォーマットでエクスポートされ得る。あるいは、集積化検証および製造適応ツールが、共有データをマスク書き込み機械語に変換する集積コンポーネントを含む場合、データは、マスク書き込みツールによって直接読み出され得る形式でエクスポートされ得る。

上述の説明において、本発明は、特定の実施形態を参照して説明されてきた。しかし、本発明のより広い意図および範囲を逸脱することなく、様々な修正および変更が為され得ることは明らかである。従って、本明細書および図面は、制限を意図しているのではなくて例示とみなされるべきである。

本発明の好ましい実施形態が図示され、説明されてきたが、本発明の意図および範囲を逸脱することなく、様々な変更が為され得ることが、理解される。

図１は、検証に用いられる標準的なＩＣレイアウト設計シーケンスの図である。 図２は、ＯＰＣおよびＰＳＭ段階においてさらなるプロセス工程に適応する、修正されたフローを示す。 図３は、これらのさらなる工程を組み込んだ、集積回路設計の検証の従来技術の実行の概略図である。 図４は、集積化検証および製造適応ツールを示す概略図である。 図４Ａは、集積化検証および製造適応ツールは、マスクライタによって読み出され得る検証された機械語のデータをエクスポートするコンポーネントを含む本発明の別の実施形態を示す。 図５は、集積化検証および製造適応ツールの一実施形態における演算を示す。 図６は、本発明を実行する際の使用に適したコンピュータシステムの一実施形態を示す。 図７は、集積化検証および製造適応ツールを用いた設計検証の一実施形態のフローチャートである。

Claims (22)

1. コンピュータ上で実行される集積検証および製造適応プログラムであって、
   リソグラフィプロセスを介してデバイスを作成するための共有データが格納された階層型データベースであって、該共有データは、元のＩＣレイアウトから修正されたフォーマットにインポートされる、階層型データベースと、
   該共有データをインポートまたはエクスポートすることなく該階層型データベース内の該共有データを解析して、該デバイスの製造適応性を確認する複数の集積ソフトウェアプログラムであって、該階層型データベース内の該共有データに対してモデルベースの光学的プロセス修正を実行するモデルベースの光学的プロセス修正（ＯＰＣ）プログラムを含む複数の集積ソフトウェアプログラムと、
   該リソグラフィプロセスで用いられるべき一以上のリソグラフィマスクを作成するために、マスクライタにエクスポートされるマスク書き込み言語に該共有データを変換する集積プログラムと
   を含む、集積検証および製造適応プログラム。
2. 前記マスク書き込み言語は、データをラスタ走査マスク書き込みツールに提供する、請求項１に記載の集積検証および製造適応プログラム。
3. 前記マスク書き込み言語は、データをベクトル走査マスク書き込みツールに提供する、請求項１に記載の集積検証および製造適応プログラム。
4. 前記マスク書き込み言語は、データをマスク書き込み要素の並列アレイに提供する、請求項１に記載の集積検証および製造適応プログラム。
5. 前記並列マスク書き込み要素は、微視的ミラーのアレイである、請求項３に記載の集積検証および製造適応プログラム。
6. 前記並列マスク書き込み要素は、独立変調レーザビームである、請求項３に記載の集積検証および製造適応プログラム。
7. 前記並列マスク書き込み要素は、走査プローブ顕微鏡素子のアレイである、請求項３に記載の集積検証および製造適応プログラム。
8. 前記マスク書き込み言語は、前記データベースの前記階層構造の一部を保持する、請求項１に記載の集積検証および製造適応プログラム。
9. 前記マスク書き込み言語は、階層を有さず、かつ、平坦なデータを生成する、請求項１に記載の集積検証および製造適応プログラム。
10. 集積検証および製造適応プログラムであって、
    階層的に集積デバイスレイアウトの少なくとも一部を表す階層型データベースであって、該階層型データベースのデータは、元のＩＣレイアウトからインポートされる、階層型データベースと、
    モデルベースの光学的プロセス修正（ＯＰＣ）コンポーネントであって、該モデルベースの光学的プロセス修正（ＯＰＣ）コンポーネントは、該階層型データベースのデータをインポートまたはエクスポートすることなく該階層型データベースにアクセスすることによって、該集積デバイスレイアウト上で動作し、該集積デバイスレイアウト内の一以上のエッジフラグメントに対する修正を決定し、該階層型データベースに該修正を格納する、モデルベースの光学的プロセス修正（ＯＰＣ）コンポーネントと、
    光学的ルールチェック（ＯＲＣ）コンポーネントであって、該光学的ルールチェック（ＯＲＣ）コンポーネントは、該モデルベースのＯＰＣコンポーネントによって修正されたデータをインポートまたはエクスポートすることなく該階層型データベースに格納されている該ＯＰＣ修正にアクセスし、シミュレーションエンジンを用いて該ＯＰＣ修正を分析することにより、該集積デバイスレイアウトのエッジフラグメントが所望されるように印刷されることを確実にするように、該モデルベースのＯＰＣコンポーネントによって修正されたデータの検証を実行する、光学的ルールチェック（ＯＲＣ）コンポーネントと
    を備える、集積検証および製造適応プログラム。
11. 前記集積検証および製造適応プログラムは、前記階層型データベースにアクセスするレイアウト対回路図（ＬＶＳ）コンポーネントをさらに含む、請求項１０に記載の集積検証および製造適応プログラム。
12. 前記集積検証および製造適応プログラムは、前記階層型データベースにアクセスする設計ルールチェック（ＤＲＣ）コンポーネントをさらに含む、請求項１０に記載の集積検証および製造適応プログラム。
13. 前記集積検証および製造適応プログラムは、前記階層型データベースにアクセスする位相シフトマスク（ＰＳＭ）コンポーネントをさらに含む、請求項１０に記載の集積検証および製造適応プログラム。
14. 前記ＯＲＣツールは、前記シミュレーションエンジンにより印刷適応性エラーを有すると予測される、レイアウト内のエッジにフラグを立てる、請求項１０に記載の集積検証および製造適応プログラム。
15. 前記ＤＲＣは、シミュレートされたシリコンの形状に対して実行される、請求項１４に記載の集積検証および製造適応ツール。
16. 命令のシーケンスを格納した機械読み取り可能な媒体であって、該命令のシーケンスは、実行されると、請求項１０に記載の集積検証および製造適応プログラムとして一以上の電子システムを動作させる、媒体。
17. 集積検証および製造適応プログラムであって、
    階層的に集積デバイスレイアウトの少なくとも一部を格納する共通の階層型データベースであって、該共通の階層型データベースのデータは、元のＩＣレイアウトからインポートされる、共通の階層型データベースと、
    該階層型データベースのデータをインポートまたはエクスポートすることなく該階層型データベースにアクセスすることによって、該集積デバイスレイアウト上で動作する光学的プロセス修正（ＯＰＣ）コンポーネントであって、該光学的プロセス修正（ＯＰＣ）コンポーネントは、構造がどのようにウェハ上に形成されるかのシミュレーションを生成し、該共通の階層型データベースの一以上の層に該シミュレーションを格納する、光学的プロセス修正（ＯＰＣ）コンポーネントと、
    該共通の階層型データベースに格納された該シミュレーション上で動作するチェックコンポーネントであって、該チェックコンポーネントは、該シミュレーションをインポートまたはエクスポートすることなく該シミュレーションを分析し、該レイアウトが所望されるように印刷されることを確実にする、チェックコンポーネントと
    を備える、集積検証および製造適応プログラム。
18. 前記集積検証および製造適応プログラムは、前記共通の階層型データベースに格納された集積デバイスレイアウトの少なくとも一部にアクセスするレイアウト対回路図（ＬＶＳ）コンポーネントをさらに含む、請求項１７に記載の集積検証および製造適応プログラム。
19. 前記チェックコンポーネントは、前記共通の階層型データベースの一以上の層に格納された前記シミュレーションの少なくとも一部にアクセスする設計ルールチェック（ＤＲＣ）コンポーネントを含む、請求項１７に記載の集積検証および製造適応プログラム。
20. 前記集積検証および製造適応プログラムは、前記共通の階層型データベースに格納された前記集積デバイスレイアウトの少なくとも一部にアクセスする位相シフトマスク（ＰＳＭ）コンポーネントをさらに含む、請求項１７に記載の集積検証および製造適応プログラム。
21. 前記チェックコンポーネントは、光学的ルールチェック（ＯＲＣ）コンポーネントを含み、該光学的ルールチェック（ＯＲＣ）コンポーネントは、前記共通の階層型データベースの一以上の層に格納された前記シミュレーションの少なくとも一部にアクセスする、請求項１７に記載の集積検証および製造適応プログラム。
22. 命令のシーケンスを含む機械読み取り可能な媒体であって、該命令のシーケンスは、コンピュータによって実行されると、集積検証および製造適応ツールを提供し、
    階層的に集積デバイスレイアウトの少なくとも一部を格納する共通の階層型データベースであって、該共通の階層型データベースのデータは、元のＩＣレイアウトからインポートされる、共通の階層型データベースと、
    該階層型データベースのデータをインポートまたはエクスポートすることなく該階層型データベースにアクセスすることによって、該集積デバイスレイアウト上で動作する光学的プロセス修正（ＯＰＣ）コンポーネントであって、該光学的プロセス修正（ＯＰＣ）コンポーネントは、構造がウェハ上でどのように形成されるかのシミュレーションを生成し、該共通の階層型データベースの一以上の層に該シミュレーションを格納する、光学的プロセス修正（ＯＰＣ）コンポーネントと、
    該共通の階層型データベースに格納された該シミュレーション上で動作するチェックコンポーネントであって、該チェックコンポーネントは、該シミュレーションをインポートまたはエクスポートすることなく該シミュレーションを分析し、該レイアウトが所望されるように印刷されることを確実にする、チェックコンポーネントと
    を備える、機械読み取り可能な媒体。

Images