JP4389222B2 - マスクデータ作成方法 - Google Patents

マスクデータ作成方法 Download PDF

Info

Publication number
JP4389222B2
JP4389222B2 JP2005133834A JP2005133834A JP4389222B2 JP 4389222 B2 JP4389222 B2 JP 4389222B2 JP 2005133834 A JP2005133834 A JP 2005133834A JP 2005133834 A JP2005133834 A JP 2005133834A JP 4389222 B2 JP4389222 B2 JP 4389222B2
Authority
JP
Japan
Prior art keywords
pattern
auxiliary
auxiliary pattern
light intensity
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005133834A
Other languages
English (en)
Other versions
JP2006309039A (ja
Inventor
直生 安里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2005133834A priority Critical patent/JP4389222B2/ja
Priority to US11/414,290 priority patent/US7691543B2/en
Publication of JP2006309039A publication Critical patent/JP2006309039A/ja
Application granted granted Critical
Publication of JP4389222B2 publication Critical patent/JP4389222B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441Optical proximity correction [OPC]
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

本発明は、半導体装置の製造に用いられるマスクのデータ作成方法に係り、特に補助パターンを有するマスクにおけるマスクデータ作成方法に関する。
半導体装置の高集積化にともない、素子パターンは微細化が進んでいる。例えば、ダイナミック型ランダムアクセスメモリ(以下、DRAMと称する。)においては、1ギガビットの容量の製品が実用化されている。これらの大容量のDRAMには、微細化された素子パターン、配線幅及び間隔(ラインアンドスペース)が使用されている。現在のDRAMのメモリセルは1つのトランジスタと1つのキャパシタで構成され、X方向及びY方向に集積度に応じた所定の数だけ並べられ、メモリセルアレー領域を形成する。メモリセル情報の読み書きは、スイッチングトランジスタのゲートとなるワード線とキャパシタの情報を読み書きするためのビット線とをメモリセルアレーの周辺に配置した回路を用いて駆動させることにより行う。ワード線及びビット線は、それぞれ直交しており、配線(ライン)と配線間を分離するスペースとの繰り返しパターンとなる。
DRAMでは、限られたチップ面積上で、より多くのメモリ容量を実現するためにメモリセルアレー領域には最密状態でメモリセルが配置される。その結果、ワード線及びビット線はリソグラフィプロセス(露光装置及びレジスト等)で規定される限界解像度に近い幅の配線と配線間を分離するための間隔との繰り返し密集パターン(ラインアンドスペースパターン)で構成される。さらにメモリセルアレー領域にはその周辺回路としてセンスアンプ、デコーダ等の回路がメモリセルピッチと同じく配列されている。さらにその外周には制御回路や、入出力回路を備えている。DRAMにおいては、特に集積度向上に対する要求が強く、できるだけ小さな解像度を得る努力が続けられている。
ここで、解像度とは実用的な焦点深度をもってパターンを形成できる最小の周期パターンの1/2ピッチを意味している。そして、焦点深度とは、露光基板上のレジストにパターンが形成され得る焦点範囲を意味する。焦点深度が小さいと、例えばレジストの膜厚ばらつきや半導体基板表面の凹凸等の影響により、レジストを膜厚方向に充分に露光することができず、パターン形成が阻害される問題が顕在化する。したがって、焦点深度は大きい方が望ましい。
一般に解像度(R)は露光源の波長(λ)に比例し、レンズの開口数(NA)に反比例し、R=K1*λ/NA(ここでK1はプロセスで決まる係数)となることが知られている。そのため、露光源の波長(λ)は短く、NAは大きくなるように露光装置に改良が加えられている(短波長化、高NA化)。現在、露光源としてはKrFレーザー(波長248nm)及びArFレーザー(波長196nm)が用いられ始めている。また、NAは0.8以上が得られるようになっている。その他の工夫による効果も含めて、現状では100nm以下の臨界寸法が実現されている。
一方、マスクから半導体基板上にマスクパターンを転写するリソグラフィにおいては、小さな解像度を得ることと同時に照射光の焦点深度を確保することが重要な課題となっている。焦点深度(DOF)は、波長(λ)に比例し、開口数(NA)の2乗に反比例し、DOF=K2*λ/NA(K2はプロセスに依存した係数)で表される。そのため、解像度を微細にするため、短波長化および高NA化を行うと焦点深度はより小さくなってきており、焦点深度確保が重要な課題となっていた。
焦点深度を確保するための1つの方策として、輪帯照明などの斜入射照明法が用いられている。マスクを照明する光の内、垂直入射成分を排除し、斜め入射光のみでマスクを照射する方法である。4極照明や輪帯照明が実用化されている。従来の通常照明では、マスクパターンからの0次回折光と±一次回折光の3光束を投影レンズで集めた、3光束干渉による結像状態を用いていた。それに対し、斜入射照明では、±一次回折光の一方を捨てて(投影レンズに入らないように入射される)、0次光と±一次回折光の残りの一方との2光束干渉で像を形成している。
3光束干渉と2光束干渉の結像状態を最良の焦点レベルで比較すると、±一次回折光の一方を捨てているため、2光束干渉の方が光の強弱は低下する。しかし、半導体基板上の結像面での光束入射角度を考えると、2光束干渉の結像は3光束干渉の結像の1/2になっている。そのため、焦点がずれた時の像のぼけ方が小さくなり、広い焦点範囲で、レジストパターンの形成に充分な光強度分布を得ることができる。
また、別の方策として、ハーフトーン位相シフトマスクを用いると、さらに焦点深度を拡大できることが知られている。ハーフトーン位相シフトマスクとは、遮光領域であるマスク上パターンを半透明領域で形成し、2〜20%程度の光を漏らし、且つ、漏れた光と隣接する透明領域の光との位相を180度反転させるマスクである。前述のラインアンドスペースからなる密集パターンでは、回折光が生じることを利用して、ハーフトーンマスクと斜入射照明を組み合わせて用いると、0次回折光と±一次回折光の一方とのバランスが改善されて光の強弱が向上する。
しかし、これらの手法は、前述のラインアンドスペースからなる密集パターンに適用して大きな効果を示すが、回折光が生じない孤立パターンには斜入射照明法の適用の効果は少なく、焦点深度の拡大は期待できない。ここでの孤立パターンとは、隣接するパターン間隔が充分に大きい場合とパターン間隔が比較的近接しているが密集パターンほど混み入っていない中間ピッチの場合とを含んでいる。
これらの孤立パターンの焦点深度を拡大するためには、密集パターンの場合とは逆に、NA値の低減(マスクを垂直成分に近い光のみで照明する)や小σ化した方が効果的である。ここで、σはコヒーレンスフアクターと呼ばれ、照明光学系のNAと投影レンズのNAとの比で示され、小さい場合は点光源に近い小さな光源でマスクを照明することになり、大きい場合は大きな光源でマスクを照明することを意味する。ハーフトーン位相シフトマスクを用いる場合にも小σ照明の方が焦点深度は向上する。これら孤立パターンの焦点深度を拡大する条件は、いずれもラインアンドスペースからなる密集パターンの臨界寸法の低減を阻害する結果となる。そのため、微細な密集パターンと孤立パターンの露光特性を両立させるのが困難となっていた。
そこで、補助パターンと呼ばれる、それ自体は解像しない微細パターンを用いる手法が、密集パターンと孤立パターンの焦点深度を両立させるため検討されてきた。補助パターンは光強度調整パターン、アシストバー、散乱バー、回折バー、アシストフィーチャーなどと呼ばれる場合もある。孤立パターンに隣接して補助パターンを配置したマスクを斜入射照明条件下で用いることにより、2光束干渉の結像状態に近づき、焦点深度を拡大させることができる。補助パターンの配置においてはその位置および幅が、転写されるパターンの焦点深度に影響する。
補助パターンの配置はルールベースOPCの処理中で行なわれている。OPCとは、オプティカルプロキシミティコレクション(Optical Proximity Correction)の略で、リソグラフィの光近接効果の補正を意味している。一般にOPCの手法は、ルールベースOPCとモデルベースOPCに大別される。ルールベースOPCは、補助パターンを発生させる対象となるパターンの幅や、対象とするパターンとその周辺パターンとの間隔等のパラメータにより、予め決めた補助パターン発生対象部分の寸法補正量に基づきマスクパターンを補正する方法である。
一方、モデルベースOPCは、光学条件の他、レジストのパラメータ等を基にした光強度シミュレーションにより、所望の転写パターンが得られるようにマスクパターンを補正する方法である。モデルベースOPCのモデルを作成するには、各々の対象とする寸法に対して、その寸法を含む大小の領域でピッチを変化させ、転写されたパターンの寸法を実測し、その測定結果に合うようにパラメータの合わせ込みを行う必要がある。そして、求めたモデルでマスク各部の光強度分布を計算する。そして、光照射されたレジストが現像により溶解する限界の光強度をしきい値として、指定されたしきい値の光強度位置(レジストに転写されるパターンのエッジ位置に相当する)が所望の転写パターン寸法になるようにマスク寸法の補正を行う。
補助パターンの配置がルールベース手法を用いて行なわれる理由は、補助パターンを配置して効果のある位置が限定されるためである。すなわち、密集パターンの場合と同様に、2光束干渉の結像状態を形成するためには、パターンに隣接して、2光束干渉が起こり得る一定のピッチ間隔の位置に補助パターンを配置する。したがって、パターンごとにシミュレーションして最適位置を決定するモデルベースOPCは必要ない。ルール表を予め作成し、それに従い補正するルールベースOPCの方が、処理が高速なため適していることにある。
上記したように、補助パターンは隣接するパターンとの間で2光束干渉状態になる位置を選択して配置するので比較的容易に決めることができる。しかし、補助パターンの最適寸法(幅)はプロセス条件に大きく依存しているため、光学条件だけでは決めることができない。焦点深度改善効果を得るための補助パターンの寸法は、転写される大きさの上限に近く、且つ転写されない幅にすることが望ましい。
しかし、補助パターンが転写されるか、されないかは、レジストの感光特性にも大きく依存していることから、その幅の最適化には、異なるラインパターンの配置ごとに異なる幅の補助パターンを配置して、その転写性を評価するというように実験的に決定する必要があった。この寸法の最適化を図る工程が補助パターンを有するマスクのルールを作成する上で最も時間を要する部分となっていた。つまり、マスクルールを作成する工数が大きいという問題がある。
最小線幅が300nm程度の緩いルールで構成されていた従来の半導体装置に適用されるリソグラフィでは、ラインアンドスペースからなる密集パターンと、隣接パターン間隔が充分離れた疎パターンの2つの場合を考慮し、疎パターンに対する補助パターンの配置法を検討することが大きな課題であった。これに関連する補助パターンの配置法が特許文献1および特許文献2に記載されている。
しかし、現在のように、最小線幅が100nm程度の厳しいルールで構成される半導体装置に適用されるリソグラフィでは、疎パターンというよりも、比較的近接しつつも密集パターンほど密集状態ではない中間のピッチを有する隣接パターンの寸法補正が重要な課題となっている。この中間ピッチは、前述のメモリアレーの周辺に位置する周辺回路に多用されるため、単一ではなく種々の間隔を有している。従来施術では、パターン幅そのものが太かったため周辺回路に配置されるパターンは隣接するパターン相互の影響を受けない、もしくは影響を無視できる疎なパターンとして取り扱うことが可能であった。
しかし、現在では、集積度向上の要求からパターン幅そのものが小さくなり、且つ近接して配置する必要があり、周辺回路パターンであっても隣接するパターン相互の影響を無視できない状態にある。上記のように、種々の間隔を有する中間ピッチパターンの場合に応じて配置する補助パターンの最適幅を検討する必要がある。そのため、マスクのルール作成に要する時間をさらに増幅させ、問題をより大きくしている。
特許文献3には、種々の中間ピッチパターンに対して補助パターンの配置を可能とさせるために、場合に応じて幅の異なる補助パターンを配置する方法が記載されている。幅の異なる補助パターンを順次当てはめてみて、最適なパターンが得られるまで補助パターンの配置検討を試みるので、上述のようにマスク作成時間の増大をもたらす。また、特許文献4にも中問ピッチパターンに対する補助パターンの配置法が記載されているが、種々の中間ピッチに対して配置する補助パターンの幅を決定する困難さと簡便に決める方法については言及されていない。
USP−5,242,770号公報 USP−5,447,810号公報 USP−5,821,014号公報 特開平6−242594号公報
以上述べたように、従来技術では、補助パターンの位置、本数および幅の3つのパラメータをルールベースOPCで決定していた。配置位置は光学条件により、本数は予め決めたルールにより容易に設定することができるが、回路の微細化に伴い、種々の幅や間隔のパターンに対応するための補助パターンの幅を決めることに膨大な時間を要するようになり、大きなコスト要因となっていた。パターンが微細化され、今まで疎パターンとして扱われていたマスク上の中間ピッチパターンに対しても補正パターンが必要になった。その中間ピッチパターンは多種の寸法が使用され、ルールベースOPCのルール決定のために膨大な時間が必要であるという問題がある。
本発明の目的は、マスク上の中間ピッチパターンに隣接して、転写されない最適な補助パターンを配置し、半導体基板上に所望の中間ピッチ転写パターンを得るに際し、補助パターンの幅の最適化を簡便に行うマスクデータ作成方法を提供することにある。
本願は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。
本発明はラインパターンに隣接して配置される補助パターンを備えたマスクのマスクデータ作成方法において、前記ラインパターンと前記ラインパターンに隣接する他のラインパターンの間隔を基にルールベース手法により予め決められた位置に前記補助パターンを配置する工程と、前記補助パターンの寸法を最適化するモデルベース近接効果補正工程とを有することを特徴とする。
本発明の前記モデルベース近接効果補正工程においては、第一の光強度しきい値を用いて前記補助パターンのエッジを移動させる第一のモデルベース近接効果補正工程と、第二の光強度しきい値を用いて前記パターンのエッジを移動させる第二のモデルベース近接効果補正工程とを有することを特徴とする。
本発明の前記第一の光強度しきい値は、前記第二の光強度しきい値より高いことを特徴とする。
本発明の前記第一の光強度しきい値は、前記第二の光強度しきい値より4%から40%高いことを特徴とする。
本発明の前記第一のモデルベース近接効果補正工程においては、さらに前記補助パターンに0nmの幅に転写されるようにオフセットを与えることを特徴とする。
本発明のマスクデータ作成方法においては、前記ルールベース手法で配置される前記補助パターンの幅を一定としたことを特徴とする。
本発明の前記ルールベース手法においては、前記ラインパターンと前記ラインパターンに隣接する他のラインパターンの間隔を基にテーブルを作成し、該テーブルに従って前記補助パターンを配置し、前記モデルベース近接効果補正工程において前記補助パターン及び前記パターンの幅を補正することを特徴とする。
本発明の前記テーブルは、設置する補助パターンの本数毎に作成することを特徴とする。
本発明では、ある範囲のパターン間隔では幅の狭い補助パターン自身であってもパターンと同様に、モデルベースOPCで補正が可能であることを利用して、幅がー定の補助パターンをルールベースOPCで配置した後、モデルベースOPCを用いて、パターンの補正結果を加味しつつ補助パターン幅の最適補正をおこなうようにした。これにより、ルールベースOPCにおける補助パターンの幅を一定にできるのでルールの記述が極めて簡便になり、マスク作成の効率を向上できる。また、半導体基板上に形成される回路が微細化されパターンの幅や配置が複雑になっても、本発明では、パターン間隔による場合分けを細分化して、パターンおよび補助パターンの最適化に容易に対応できるので、より集積度の高い半導体装置を製造するためのマスクを提供できる効果がある。
以下に本発明の最良の形態について説明する。本発明は、露光波長が248nm以下で、120nm以下の寸法が得られる露光環境であって、最小の設計寸法の間隔でラインパターンが隣接する密な領域と、実質的に隣接していない疎な領域と、密な領域と疎な領域との中間の密パターン状態にある領域とを有するマスクにおいて、中間領域のパターンが精度良く転写されるように、中間領域のパターンに隣接して補助パターンを配置したマスクのデータ作成方法に関するものである。
本発明においては、マスク上の中間ピッチパターンを半導体基板上に転写する際の焦点深度を改善するための補助パターンの配置位置については照明条件に基づいて決定し、補助パターンの幅についてはレジストの感光特性に基づいて決定する方法を用いる。補助パターンの配置位置は、中間ピッチパターンと補助パターンの回折光のうち0次および±一次回折光の内の一方が投影レンズの瞳面を通過し、半導体基板上で2光束結像を実現するように配置される。したがって、補助パターンの配置位置は光学条件(投影レンズのNAおよび照明条件)だけで決定することができる。
一方、補助パターンの最適な幅は、光学条件のみならずレジストの感光特性に大きく依存している。たとえば、KrFレーザー(波長248nm)を光源に用いるリソグラフィで使用される化学増幅型レシストでは、酸拡散長が短い場合には細い補助パターンでも転写されやすく、拡散長が長い場合には比較的太い補助パターンでも転写されにくい。これら光学条件およびレジストの感光特性等は、モデルベースOPCのモデルに取り込むことが可能で、そのモデルベースOPCを用いて補助パターンの転写性を判断することができる。
本発明は、補助パターンの配置位置を、光学条件により決まる焦点深度を拡大できる位置にルールベースOPCを用いて配置し、配置した後補助パターンの幅を、レジストの感光特性が網羅されたモデルベースOPCにより最適化する。さらに詳しく言えば、本発明のマスクデータ作成方法は、中間ピッチパターンの間に配置する補助パターンの幅はー定として記述したルールを用いてルールベースOPCにより補助パターンを発生させる工程と、モデルベースOPCにより中間ピッチパターンより高いしきい値で補助パターンの幅を最適化する工程を有している。前述のUSP-5,821,014で述べられているような、幅の異なる種々の補助パターンを中間ピッチパターンに当てはめて評価を繰り返し、最適な補助パターンを実験的に探索する必要がない。
なお、上記のしきい値とは、後述の実施例で詳述するように、マスクを通過した、ある光強度分布を有する照射光がレジストに照射された場合に、現像でレジストが溶解するか否かの指標となる照射光強度の値である。ある光強度の値以上では現像され、以下では現像されずにレジストがパターンとして残る光強度の値を意味している。
以下に、より具体的な実施例について図面を用いて説明する。実施例においては、DRAMを例に、メモリセルアレーを構成する密集パターンと周辺回路を構成する中間ピッチパターンを同時に形成するリソグラフィエ程のマスクデータ作成方法について説明する。説明の前提として、露光装置は、縮小倍率4倍、開口数NA0.85、コヒーレンスファクタ― σ=0.85、2/3輪帯照明のKrF(波長248nm)スキャン方式を用いる。2/3輪帯とは、半径の2/3を占める中心部分が遮光されることを意味する。メモリアレー部のラインおよびスペースは100nmであり、周辺回路部の中間ピッチパターンを構成するパターンの幅は160nmである。また、補助パターンの幅は、メモリセルアレー部の寸法の80%で、80nm固定とした。
最初に、ルールベース手法を用いて補助パターンを配置する際のルールを決定する。補助パターンの配置位置は、補助パターンを配置することにより2光束干渉の状態となるピッチになるように決める。この場合、2極照明のような強い斜入射照明を用いる条件でなければ、完全な2光束干渉状態にはならない。それに伴い、焦点深度を拡大する効果を示す補助パターンの配置位置は、ある範囲を有する。そのため、余裕を持って配置することができる。本発明では2/3輪帯照明を用いることを前提にしているので上記の利点を有し、厳格に特定された位置に補助パターンを配置する必要はない。ここでは、表1に示す中間ピッチパターンのパターン間隔に応じて補助パターンを配置する方法を記述する。表1では、パターン間隔に応じて5つのケースに場合分けされており、各々のケースでのパターン間隔、補助パターンの本数、補助パターンの配置位置としてパターンエッジと補助パターンエッジとの距離が示されている。
Figure 0004389222
ケース1は、パターン間隔Dが300nmより小さい場合で図1にその配置図が示されている。隣接する2つのパターン1が間隔Dで配置されている。パターン間隔Dが300nm未満の場合には補助パターンは配置しない。これは補助パターンを配置しても、パターンエッジと補助パターンエッジの間隔が狭すぎるための悪影響が2光束干渉の効果を上回ってしまうためである。
ケース2は、パターン間隔Dが300nm以上、490nm未満の場合で図2にその配置図が示されている。間隔Dで隔離された隣接する2つのパターン1の間の中央に補助パターン2を1本配置する。パターンエッジと補助パターンエッジの間隔slは、D/2から40nm(補助パターンの幅の半分)を差し引いた値で示され、110nm以上、205nm未満となる。
ケース3は、パターン間隔Dが490nm以上、720nm未満の場合で図3にその配置図が示されている。間隔Dで隔離された隣接する2つのパターン1の間に補助パターン2を2本配置する。パターンエッジと補助パターンエッジの間隔s2は110nmとし、この場合、隣接する補助パターン2の間隔は110nm以上、340nm未満となる。
ケース4は、パターン間隔Dが720nm以上、920nm未満の場合で図4にその配置図が示されている。間隔Dで隔離された隣接するパターン1の間に補助パターン2を3本配置する。パターン1エッジと、そのエッジに隣接する補助パターン2のエッジ間隔s3aを110nmとして、各々のパターン1エッジに隣接して補助パターン2を1本ずつ配置する。さらに、隣接する補助パターン2の間の中央に補助パターン3を1本配置する。補助パターン2エッジと補助パターン3エッジの間隔s3bは130nm以上、230nm未満の範囲となる。
ケース5は、パターン間隔Dが920nm以上の場合で図5にその配置図が示されている。この場合は、パターン1の片側に補助パターンを2本配置する。パターン1のエッジと隣接する補助パターン2エッジの間隔s4aは110nmとし、補助パターン2エッジと隣接する補助パターン3エッジの間隔s4bは130nmとする。図5では。隣接したパターン1の状態が示されているが、パターン間隔Dが920nm以上では、各々のパターンは完全に孤立したパターンとして補助パターンを配置することができる。
上記ルールで、幅が80nmに固定された補助パターンを一旦配置した後、レジストの感光特性が入力されたモデルベースOPCをかけ、パターンの寸法補正と補助パターンの寸法補正とをパターン発生装置上で繰り返し、パターンおよび補助パターンの最適化を行う。ここでは、KrFレーザー光源(波長248nm)用の化学増幅系レジストを用い、化学増幅系レジストの特徴パラメータを示す酸拡散長が50nmと比較的長い条件で作成したモデルでOPCをかけた結果について説明する。
図6および図7に上記ルールで80nm幅の補助パターンを配置した直後のパターンを示す。図6は160nmラインパターンの間隔が300nmでその間に1本の補助パターンが配置されるケース1の場合である。これは最も密なラインパターン間に補助パターンが配置される場合である。また、図7は周りの十分広い範囲に他のパターンのない160nm孤立ラインパターンの左右に2本の補助パターンが配置されるケース5を示している。図6および図7に示すモデルベースOPC処理前のマスクパターンで得られる露光基板上の相対光強度分布を図8および図9に示す。横軸は半導体基板上の位置として示され、パターンおよび補助パターンの位置に対応している。
図8では半導体基板上の位置が0の点、460nmおよび−460nmの点を中心として、幅160nmのパターンが3本配置され、各々の間の中心に幅80nmで固定された補助パターンを1本ずつ配置した状態に対応している。各々のパターンエッジの間隔は300nmとなる。また、パターンエッジと補助パターンエッジの間隔は110nmとなる。また、図9に示す相対光強度分布の図では、半導体基板上の位置Onmにラインパターンの中心が位置し、十/−230nmと十/−440nmの位置が80nm幅の補助パターンの中心となる。そして、各図の縦軸は相対光強度を示している。相対光強度とは、完全遮光部を0、充分広い光透過部の光強度を1とした相対値であり、値が大きければ透過光量が多く、小さければ透過光量が少ないことを示している。
まずこのように一定幅の補助パターンを配置し、次にモデルベースOPCにより補助パターンおよびラインパターンの寸法を調整する。ラインパターンにモデルベースOPCをかける際のパターンの相対光強度のしきい値は0.2067と設定する。この値は、メモリセルアレー部の密集部におけるラインおよびスペースの幅100nmパターンが設計値通りに形成されるように設定した値である。しきい値とは、この値より小さい相対光強度の領域でレジストパターンが形成され、大きい領域のレジストは現像で除去される相対光強度レベルを意味している。図8および図9にて、しきい値0.2067のレベルが相対光強度を横切る交点を見ると、その交点を両端エッジとするパターンが形成されることになり、この場合では幅160nmのパターンを配置しているにも係らず、140nm程度の幅のパターンしか得られない。また、補助パターン部分にもこのしきい値を下回る箇所があり、補助パターン自体も転写されてしまう。
まずこのように一定幅の補助パターンを配し、次にモデルベースOPCにより補助パターンおよびラインパターンの寸法を調整する。図10に次のOPCの概念を示す。ラインパターンは半導体基板上に転写されるパターンなので、OPCを掛けない他のパターン(たとえばメモリセルアレイ)が所望寸法になる光強度しきい値Ithで所望の寸法になるようにマスク寸法が補正されることになる。一方、補助パターンは半導体基板上には転写されないパターンなので、同じ光強度I0で補正することはできない。補助パターン部の最低光強度Iminは光強度しきい値lth以上にする必要があり、露光量がアンダー側にずれたときの転写マージンを考慮すると、光強度I0より数%〜数十%高い値にしておく必要がある。
たとえは光強度I0の30%高い値で補助パターンを補正することで、補助パターンの最低光強度Iminを光強度しきい値Ith以上にすることができる。また、補助パターンのOPCのターゲット寸法にバイアスを加え、光強度しきい値Ithの10%程度の高い光強度でごく細い寸法(たとえが10nm程度)になるようにOPC処理を行っても、補助パターン部の最低光強度Iminを光強度しきい値Ith以上にすることができる。また、補助パターン部の最低光強度Iminはラインパターンが形成されるしきい値Ithより必要以上に大きいと、補助パターンを配置する本来の目的であるラインパターンの焦点深度向上効果が失われる。従って最低光強度Iminは光強度しきい値Ithより、ある程度高い適切な範囲(通常は1.4xIth>Imin>1.05xIth)に収まることが望まれる。
本実施例条件では、100nmラインアンドスペースパターンのメモリセルアレイパターンが設計寸法に形成される光強度しきい値lthは0.2067である。よって、ラインパターンに対しては0.2067というしきい値を設定するのに対して、補助パターンには10%高いしきい値として0.22737を設定する。かつ、補助パターンのOPCターゲット寸法には片側−40nmのバイアスを付加し、半導体基板上では、しきい値0.2273で0nmの寸法となるようにOPC処理を行う。
図11および図12は、上記図8および図9に対応する、モデルベースOPC補正後のバターンの相対光強度分布を示している。補正後の補助パターンの相対光強度は、ラインパターンが形成されるしきい値Ith=0.2067より10%近く高い値になり、他のパターンが半導体基板上に転写される条件(光強度しきい値lthでパターンが形成される条件)では転写されないようになったことが分かる。また、ラインパターンはしきい値lth=0.2067で所望の160nm幅のパターンが得られるようになっている。また、補助パターン部の光強度も光強度しきい値lth以上になり、半導体基板上に転写されなくなっている。
図13および図14にOPC補正後マスクパターンを示す。図13の密集パターン(ケース1のもとのラインパターン間隔300nm)の場合には、ラインパターン幅は160nmから174nmへ、補助パターン2の幅は80nmから68nmへ最適化されている。そして、パターンエッジと補助パターンエッジとの間隔は110nmから109nmへ短くなっている。また、図14の孤立ラインパターン(ケース5)ではラインパターン幅は160nmから174nmへ、補助パターン2の幅は80nmから74nmへ、補助パターン3の幅は80nmから108nmへ最適化されている。そして、パターンエッジと補助パターンエッジとの間隔は110nmから114nmへ、補助パターン間の間隔は130nmから118nmと短くなっている。
ここでは、説明の便宜上、中間パターンとして最も密集したパターン間(間隔300nm)に補助パターンが配置される場合と、孤立パターン(間隔920nm以上)の左右に2本ずつの補助パターンが配置される場合の例について説明したが、その他の場合においても、同様に補正することができる。また、本実施例では、パターン間隔が4つの場合について示したが、さらに細分化された場合分けに対しても容易に対応可能である。
本実施例によれば、ライン間隔に応じた本数と位置に幅固定幅の補助バターンをルールベース手法で配置し、その後補助パターンの幅の最適化およびパターン幅の最適化をモデルベースOPCにより行っている。その結果、マスク上でパターンおよび補助パターンの幅が適切に補正され、半導体基板上には補助パターンは転写されず、且つ半導体素子のパターンの焦点深度を最大限に向上することが可能なマスクを得ることができる。従来、ルールベース手法で種々の場合に対応して異なる幅の補助パターンを配置しては適正を判断するのに要していた時間とコストを大幅に短縮できる利点がある。
次に、第二の実施例としてレジストの酸拡散長がl0nmと比較的短く設定して作成したモデルでOPCを行った場合の結果について説明する。第1ステップとして実施例1と同様にルールベース手法によりパターン配置された図6および図7に対して適用した実施例である。
図15は先の実施例と同じく間隔300nmの場合にルールベース手法で補助パターンを配置した直後の相対光強度分布を示している。また、図16は孤立ラインパターン左右に幅80nmの補助パターンを配置した直後の相対光強度分布を示している。酸拡散長が短いと光学像の劣化が少なく光強度分布の急峻さが保たれる。そのため、補助パターン部の光強度がより低下し、補助パターンはさらに転写されやすくなる。このような相対光強度分布を有するレジストに対して、実施例1と同様、メモリアレーの密集部が設計値となるようにパターンヘのしきい値として0.2060と設定した。一方、補助パターンに対してはラインパターンより10%高い0.2266という値のしきい値として設定して同様にターゲット寸法としては−40nmのバイアスを加え、半導体基板上では、しきい値0.2266で0nmの寸法となるようにOPC処理を行う。
図17および図18にそれぞれ密集(間隔300nm)および孤立ラインパターン(間隔920nm以上)のOPC補正後の相対光強度分布を示した。補正後には補助パターン部の相対光強度は0.2266近傍レベルにあり、補助パターンの転写は防止されている。また、ラインパターンもしきい値0.2060以下がレジストパターンとして残るとすると160nmと設計どおりの寸法に形成されるようになる。
図19および図20に対応する補正後のパターン寸法を示した。図19に示す密集パターンではラインパターン1の幅は160nmから188nmへ太くなり、補助パターン2の幅は80nmから56nmへと細くなり、実施例1よりさらに細く修正されている。ラインパターンエッジと補助パターンエッジの間隔は108nmでほぼ同じてある。また、図20の孤立パターンではラインパターン1の幅は160nmから186nmへさらに太くなり、補助パターン2の幅は80nmから61nmへと細くなり、実施例1よりさらに細く修正されている。同様、補助パターン3は80nmから75nmに細く修正される。そして、パターンエッジと補助パターンエッジとの間隔は110nmから116nmへ、補助パターン間の間隔は130nmから128nmと変更されている。
本実施例では、酸拡散長が短いレジストを用いた場合でも、レジストの特性に合わせた補助パターンの補正が可能であり、種々のレジストに対応することができる効果がある。なお、上記実施例では補助パターンのしきい値をパターンのしきい値より10%高くしたが、これは必要とされる露光量マージンの大きさで調整することができる。アンダー露光による補助パターン転写の余裕を大きく確保する場合には、その分補助パターンのしきい値を高くすればよい。逆に、パターンの他の部分で露光マージンが律速されるような場合で補助パターンの転写マージンが必要でない場合には10%も高くする必要はない。また、対象とする補助パターンにバイアスを加える代わりに、しきい値をより高く設定する方法を用いても同等の補正結果を得ることができる。
なお、これら実施例ではKrF(波長λ=248nm)露光を示したが、特に波長に制限はない。たとえば、EUV露光(波長=13nm)等の反射マスクを用いる場合にも同様に適用できる。また、上記実例では、ラインパターンと補助パターンとを、同時にモデルベースOPCを行っているが、補助パターンにOPCを行い、その後再度ラインパターンにOPCを行うように分けることもできる。この場合も、補助パターンの転写防止し、かつラインパターンを所望の寸法にすることが出きる。また、パターン形状もラインパターンにかぎらず、ホールおよびスリット状の抜きパターンにも同様に適用することができる。
本発明では、ある範囲のパターン間隔では幅の狭い補助パターン自身であってもパターンと同様に、モデルベースOPCで補正が可能であることを利用して、幅がー定の補助パターンをルールベースOPCで配置した後、モデルベースOPCを用いて、パターンの補正結果を加味しつつ補助パターン幅の最適補正をおこなうようにした。第1段階として中間ピッチパターンのパターン間隔に応じてルールベース手法により幅が一定の補助パターンを配置する。第2段階として、モデルベースOPCとして最適なパターン幅を決定する。このときの補助パターンの光強度しきい値は、パターンの光強度しきい値に対し、1.04〜1.4倍とする。このようにすることで設計値どおりのデータパターンが得られる。本発明の手順により、設計値どおりのデータパターンが得られるマスクデータ作成方法、および半導体装置の製造に用いられるマスクが得られる。
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更して実施することが可能であり、本願に含まれることはいうまでもない。
パターン間隔が300nmより小さく、補助パターンが配置されていないパターン配置図である。 パターン間隔が300nm以上、490nm未満の場合で、本発明のルールベース手法による補助パターンが配置されたパターン配置図である。 パターン間隔が490nm以上、720nm未満の場合で、本発明のルールベース手法による補助パターンが配置されたパターン配置図である。 パターン間隔が720nm以上、920nm未満の場合で、本発明のルールベース手法による補助パターンが配置されたパターン配置図である。 パターン間隔が920nm以上の場合で、本発明のルールベース手法による補助パターンが配置されたパターン配置図である。 パターン間隔が300nmの場合で、本発明のルールベース手法による補助パターンが配置されたパターン配置図である。 孤立パターンの場合で、本発明のルールベース手法による補助パターンが配置されたパターン配置図である。 図6のパターン配置図に対する実施例1における相対光強度分布図である。 図7のパターン配置図に対する実施例1における相対光強度分布図である。 モデルベースOPCの概念説明図である。 図6のパターン配置図に対する実施例1におけるモデルベースOPC処理し、補正した後の相対光強度分布図である。 図7のパターン配置図に対する実施例1におけるモデルベースOPC処理し、補正した後の相対光強度分布図である。 図6のパターン配置図に対する実施例1におけるモデルベースOPC処理し、補正した後のパターン配置図である。 図7のパターン配置図に対する実施例1におけるモデルベースOPC処理し、補正した後のパターン配置図である。 図6のパターン配置図に対する実施例2における相対光強度分布図である。 図7のパターン配置図に対する実施例2における相対光強度分布図である。 図6のパターン配置図に対する実施例2におけるモデルベースOPC処理し、補正した後の相対光強度分布図である。 図7のパターン配置図に対する実施例2におけるモデルベースOPC処理し、補正した後の相対光強度分布図である。 図6のパターン配置図に対する実施例2におけるモデルベースOPC処理し、補正した後のパターン配置図である。 図7のパターン配置図に対する実施例2におけるモデルベースOPC処理し、補正した後のパターン配置図である。
符号の説明
1 パターン
2、3 補助パターン

Claims (8)

  1. ラインパターンに隣接して配置される補助パターンを備えたマスクのマスクデータ作成方法において、前記ラインパターンと前記ラインパターンに隣接する他のラインパターンの間隔を基にルールベース手法により予め決められた位置に前記補助パターンを配置する工程と、前記補助パターンの寸法を最適化するモデルベース近接効果補正工程とを有し、
    前記モデルベース近接効果補正工程においては、前記補助パターンエッジ上の第一の光強度しきい値及び前記ラインパターンエッジ上の第二の光強度しきい値を用いて前記補助パターンのエッジ及び前記ラインパターンのエッジを移動させる補正工程を含むことを特徴とするマスクデータ作成方法。
  2. 前記第一の光強度しきい値は、前記第二の光強度しきい値より高いことを特徴とする請求項に記載のマスクデータ作成方法。
  3. 前記第一の光強度しきい値は、前記第二の光強度しきい値より4%から40%高いことを特徴とする請求項に記載のマスクデータ作成方法。
  4. 前記第一のモデルベース近接効果補正工程においては、さらに前記補助パターンに0nmの幅に転写されるようにオフセットを与えることを特徴とする請求項に記載のマスクデータ作成方法。
  5. 前記ルールベース手法で配置される前記補助パターンの幅を一定としたことを特徴とする請求項1に記載のマスクデータ作成方法。
  6. 前記ルールベース手法においては、前記ラインパターンと前記ラインパターンに隣接する他のラインパターンの間隔を基にテーブルを作成し、該テーブルに従って前記補助パターンを配置し、前記モデルベース近接効果補正工程において前記補助パターン及び前記パターンの幅を補正することを特徴とする請求項1に記載のマスクデータ作成方法。
  7. 前記テーブルは、設置する補助パターンの本数毎に作成することを特徴とする請求項に記載のマスクデータ作成方法。
  8. ラインパターンと前記ラインパターンに隣接する他のラインパターンの間隔を基にルールベース手法により予め決められた位置に前記補助パターンを配置する工程と、前記補助パターンの寸法を最適化するモデルベース近接効果補正工程とを有し、
    前記モデルベース近接効果補正工程は、前記補助パターン上の光強度のしきい値を前記ラインパターン上のしきい値と異なるように条件設定し、前記補助パターンがレジスト上でパターン形成されないようにすることで、前記補助パターンの寸法を最適化することを特徴とするマスクデータ作成方法
JP2005133834A 2005-05-02 2005-05-02 マスクデータ作成方法 Active JP4389222B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005133834A JP4389222B2 (ja) 2005-05-02 2005-05-02 マスクデータ作成方法
US11/414,290 US7691543B2 (en) 2005-05-02 2006-05-01 Mask data creation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005133834A JP4389222B2 (ja) 2005-05-02 2005-05-02 マスクデータ作成方法

Publications (2)

Publication Number Publication Date
JP2006309039A JP2006309039A (ja) 2006-11-09
JP4389222B2 true JP4389222B2 (ja) 2009-12-24

Family

ID=37234827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005133834A Active JP4389222B2 (ja) 2005-05-02 2005-05-02 マスクデータ作成方法

Country Status (2)

Country Link
US (1) US7691543B2 (ja)
JP (1) JP4389222B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4488926B2 (ja) * 2005-02-21 2010-06-23 株式会社東芝 マスクパターンデータ形成方法、フォトマスク、及び半導体デバイスの製造方法
KR100817064B1 (ko) * 2006-10-02 2008-03-27 삼성전자주식회사 미세패턴을 형성하기 위한 마스크 및 그 형성방법
US8652710B2 (en) * 2007-05-25 2014-02-18 Asml Netherlands B.V. Device manufacturing method, method of making a mask, and mask
JP5082902B2 (ja) * 2008-02-07 2012-11-28 富士通セミコンダクター株式会社 フォトマスクの製造方法、フォトマスク製造装置及びフォトマスク
JP5455438B2 (ja) * 2008-06-06 2014-03-26 株式会社東芝 マスクパターンデータ作成方法
JP5100625B2 (ja) * 2008-12-11 2012-12-19 株式会社東芝 パターンレイアウト設計方法
JP5450262B2 (ja) 2010-05-28 2014-03-26 株式会社東芝 補助パターン配置方法、プログラムおよびデバイス製造方法
KR101093905B1 (ko) * 2010-08-04 2011-12-13 주식회사 하이닉스반도체 미세 패턴 형성 방법
JP5627394B2 (ja) * 2010-10-29 2014-11-19 キヤノン株式会社 マスクのデータ及び露光条件を決定するためのプログラム、決定方法、マスク製造方法、露光方法及びデバイス製造方法
JP2012248676A (ja) * 2011-05-27 2012-12-13 Nuflare Technology Inc Euvマスクおよびその製造方法
US8683394B2 (en) * 2012-01-31 2014-03-25 Mentor Graphics Corporation Pattern matching optical proximity correction
JPWO2013121485A1 (ja) 2012-02-13 2015-05-11 パナソニックIpマネジメント株式会社 フォトマスク及びそれを用いたパターン形成方法
TW201537304A (zh) * 2014-03-28 2015-10-01 Nuvoton Technology Corp 曝光方法、光罩及晶片基板
US9679100B2 (en) * 2015-08-21 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Environmental-surrounding-aware OPC
CN105807555B (zh) * 2016-05-30 2019-08-20 上海华力微电子有限公司 一种提高opc修正精度的方法
CN110361926B (zh) * 2018-04-10 2022-11-18 中芯国际集成电路制造(上海)有限公司 光学邻近效应修正模型及其建立方法和掩膜板的形成方法
US11054748B2 (en) * 2018-09-21 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy insertion for improving throughput of electron beam lithography
CN113219783B (zh) * 2020-01-21 2024-05-17 中芯国际集成电路制造(上海)有限公司 光学邻近矫正方法及相关装置、掩模板
JP7475209B2 (ja) * 2020-06-15 2024-04-26 株式会社エスケーエレクトロニクス プロキシミティー露光用フォトマスク
CN111812940B (zh) * 2020-08-11 2023-04-28 上海华力微电子有限公司 一种优化光学邻近效应修正中曝光辅助图形的方法
CN112099310B (zh) * 2020-10-30 2021-02-12 南京晶驱集成电路有限公司 光强阈值的获取方法以及辅助图形显影情况的检测方法
CN115437210B (zh) * 2022-11-09 2023-03-10 华芯程(杭州)科技有限公司 密集图案的光学临近修正方法及装置、电子设备
CN117434785B (zh) * 2023-12-21 2024-03-01 华芯程(杭州)科技有限公司 一种掩膜图案校正方法、装置、电子设备和可读存储介质

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242770A (en) * 1992-01-16 1993-09-07 Microunity Systems Engineering, Inc. Mask for photolithography
JPH06242594A (ja) 1993-02-15 1994-09-02 Sharp Corp 変形照明露光装置用マスク
US5447810A (en) * 1994-02-09 1995-09-05 Microunity Systems Engineering, Inc. Masks for improved lithographic patterning for off-axis illumination lithography
JP2917879B2 (ja) 1995-10-31 1999-07-12 日本電気株式会社 フォトマスク及びその製造方法
US5821014A (en) * 1997-02-28 1998-10-13 Microunity Systems Engineering, Inc. Optical proximity correction method for intermediate-pitch features using sub-resolution scattering bars on a mask
JPH117120A (ja) 1997-06-18 1999-01-12 Sony Corp マスクパターン作成方法およびマスクパターン作成装置並びにマスク作成装置
JP2000066372A (ja) 1998-08-17 2000-03-03 Seiko Epson Corp 半導体装置製造方法
US6249904B1 (en) 1999-04-30 2001-06-19 Nicolas Bailey Cobb Method and apparatus for submicron IC design using edge fragment tagging to correct edge placement distortion
JP2001100390A (ja) 1999-09-27 2001-04-13 Toshiba Microelectronics Corp 露光用マスクのパターン補正方法
US6425113B1 (en) * 2000-06-13 2002-07-23 Leigh C. Anderson Integrated verification and manufacturability tool
WO2001097096A1 (en) 2000-06-13 2001-12-20 Mentor Graphics Corporation Integrated verification and manufacturability tool
JP2002116529A (ja) 2000-10-06 2002-04-19 Dainippon Printing Co Ltd 半導体回路設計パタンデータの補正方法、該補正方法により得られたパタンデータにより作製されたフォトマスク
US6673638B1 (en) * 2001-11-14 2004-01-06 Kla-Tencor Corporation Method and apparatus for the production of process sensitive lithographic features
JP3957504B2 (ja) 2001-12-21 2007-08-15 Necエレクトロニクス株式会社 フォトマスク及び半導体装置の製造方法
US7233887B2 (en) * 2002-01-18 2007-06-19 Smith Bruce W Method of photomask correction and its optimization using localized frequency analysis
JP4225745B2 (ja) 2002-07-23 2009-02-18 株式会社ルネサステクノロジ パターン転写用フォトマスクのパターンレイアウト方法および半導体装置の製造方法
SG120106A1 (en) 2002-07-26 2006-03-28 Asml Masktools Bv Automatic optical proximity correction (OPC) rule generation
JP2004103674A (ja) 2002-09-06 2004-04-02 Renesas Technology Corp 半導体集積回路装置の製造方法
US7001693B2 (en) * 2003-02-28 2006-02-21 International Business Machines Corporation Binary OPC for assist feature layout optimization
JP4473555B2 (ja) 2003-11-12 2010-06-02 パナソニック株式会社 近接効果補正方法及び近接効果補正装置
US7572557B2 (en) * 2005-12-07 2009-08-11 Intel Corporation Non-collinear end-to-end structures with sub-resolution assist features

Also Published As

Publication number Publication date
US20060246362A1 (en) 2006-11-02
US7691543B2 (en) 2010-04-06
JP2006309039A (ja) 2006-11-09

Similar Documents

Publication Publication Date Title
JP4389222B2 (ja) マスクデータ作成方法
JP2917879B2 (ja) フォトマスク及びその製造方法
JP4383400B2 (ja) 1/4波長リソグラフィの焦点深さを上げるためにモデルに基づき散乱バーを配置する方法、プログラム製品および装置
US7749662B2 (en) Process margin using discrete assist features
JP5001235B2 (ja) リソグラフィ処理方法
US7512928B2 (en) Sub-resolution assist feature to improve symmetry for contact hole lithography
TWI435165B (zh) 在基於繞射圖徵分析之設計佈局中最佳化圖案之選擇
JP4199975B2 (ja) 多重可干渉性最適化露出および高透過率減衰psmを利用する、改良したリソグラフィパターニングのための方法
US7372540B2 (en) Lithographic apparatus and device manufacturing method
JP4495663B2 (ja) サブ分解能アシストフューチャとしてグレーバーを使用する光近接補正方法
US6556277B2 (en) Photolithographic apparatus
JP4646367B2 (ja) 半導体装置の製造方法および半導体装置
CN1862385B (zh) 使用测试特征检测光刻工艺中的焦点变化的系统和方法
US7681173B2 (en) Mask data generation method and mask
JP2006293081A (ja) 集積回路のパターンレイアウト、フォトマスク、半導体装置の製造方法、及びデータ作成方法
KR20080007297A (ko) 리소그래피 장치 및 디바이스 제조 방법
JP2004177968A (ja) 双極子照明に使用するモデルベースのレイアウト変換を実施するための方法および装置
JP2004511013A (ja) 高収率レチクル形成方法
JP4398852B2 (ja) プロセス・ラチチュードを向上させるためにマスク・パターンの透過率調整を行う方法
JP5524447B2 (ja) 露光用マスク、パターン形成方法及び露光用マスクの製造方法
JP2004251969A (ja) 位相シフトマスク、位相シフトマスクを用いたパターンの形成方法および電子デバイスの製造方法
JP2005157022A (ja) 補助パターン付きマスクの製造方法
JP2008191364A (ja) マスクパターンの設計方法
US7422829B1 (en) Optical proximity correction (OPC) technique to compensate for flare
Xu et al. OPC and modeling solution towards 0.55 NA EUV stitching

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4389222

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250