KR101093905B1 - 미세 패턴 형성 방법 - Google Patents

미세 패턴 형성 방법 Download PDF

Info

Publication number
KR101093905B1
KR101093905B1 KR1020100075253A KR20100075253A KR101093905B1 KR 101093905 B1 KR101093905 B1 KR 101093905B1 KR 1020100075253 A KR1020100075253 A KR 1020100075253A KR 20100075253 A KR20100075253 A KR 20100075253A KR 101093905 B1 KR101093905 B1 KR 101093905B1
Authority
KR
South Korea
Prior art keywords
auxiliary
patterns
width
hard mask
auxiliary patterns
Prior art date
Application number
KR1020100075253A
Other languages
English (en)
Inventor
김대우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100075253A priority Critical patent/KR101093905B1/ko
Priority to US12/955,871 priority patent/US7943481B1/en
Priority to US12/958,213 priority patent/US20120034782A1/en
Priority to CN201010584725.1A priority patent/CN102376545B/zh
Application granted granted Critical
Publication of KR101093905B1 publication Critical patent/KR101093905B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명의 실시 예에 따른 미세 패턴 형성방법은 하부막 상에 제1 내지 제3 보조막을 적층하는 단계, 상기 제3 보조막 내에 서로 이격되며 제1 폭을 갖는 제1 산 확산 영역들을 형성하고, 상기 제2 보조막 내에 서로 이격되며 상기 제1 폭보다 넓은 제2 폭을 갖는 제2 산 확산 영역들을 형성하고, 상기 제1 보조막 내에 서로 이격되며 상기 제1 폭보다 좁은 제3 폭을 갖는 제3 산 확산 영역들을 형성하는 단계, 상기 제1 내지 제3 산 확산 영역들을 제거하여 상기 제3 폭의 간격으로 분리되는 제1 보조 패턴들, 상기 제1 보조 패턴들 각각의 상부에 형성되며 상기 제2 폭의 간격으로 분리되는 제2 보조 패턴들, 및 상기 제2 보조 패턴들 각각의 상부에 형성되며 상기 제1 폭의 간격으로 분리되는 제3 보조 패턴들을 형성하는 단계, 상기 제1 보조 패턴들 사이에 제1 하드 마스크 패턴을 형성하고, 상기 제3 보조 패턴들 하부의 상기 제2 보조 패턴들 측벽에 제2 하드 마스크 패턴을 형성하는 단계, 상기 제3 보조 패턴들을 제거하여 상기 제2 보조 패턴들을 노출시키는 단계, 상기 제2 보조 패턴들 및 상기 제1 및 제2 하드 마스크 패턴 사이에서 노출된 상기 제1 보조 패턴들의 일부를 제거하는 단계, 및 상기 제2 보조 패턴들의 제거로 노출된 상기 제1 보조 패턴들의 일부를 제거하는 단계를 포함한다.

Description

미세 패턴 형성 방법{Method of manufacturing fine patterns}
본 발명은 반도체 소자의 패턴 형성방법에 관한 것으로 특히 노광 해상도 한계보다 미세한 패턴을 형성하는 방법에 관한 것이다.
반도체 소자의 패턴은 일반적으로 포토리소그래피(photolithography) 공정을 이용하여 형성한다. 포토리소그래피 공정은 타겟 패턴용 하부막 상에 포토레지스트막을 증착하는 공정, 포토레지스트막을 노광하는 공정, 및 노광된 포토레지스트막을 현상하는 공정으로 이루어진다. 이러한 포토리소그래피 공정을 통해 하부막 상에는 포토레지스트 패턴이 형성된다.
포토레지스트 패턴은 반도체 소자의 패턴을 패터닝할 때 식각 마스크로 이용된다. 이에 따라, 포토레지스트 패턴의 크기는 반도체 소자의 패턴 크기를 결정하는 요소로 작용한다.
포토레지스트 패턴의 크기는 노광 해상도에 의해 결정된다. 따라서, 노광 해상도 한계에 의해 포토레지스트 패턴을 미세화하는데 한계가 있다. 그 결과 반도체 소자의 패턴을 미세화하는데에도 한계가 있다. 그러나, 반도체 소자의 고집적화를 위해서 노광 해상도보다 미세한 패턴을 형성할 수 있는 방안이 요구된다.
본 발명은 노광 해상도보다 미세한 패턴을 형성할 수 있는 미세 패턴 형성방법을 제공한다.
본 발명의 실시 예에 따른 미세 패턴 형성방법은 하부막 상에 제1 내지 제3 보조막을 적층하는 단계, 상기 제3 보조막 내에 서로 이격되며 제1 폭을 갖는 제1 산 확산 영역들을 형성하고, 상기 제2 보조막 내에 서로 이격되며 상기 제1 폭보다 넓은 제2 폭을 갖는 제2 산 확산 영역들을 형성하고, 상기 제1 보조막 내에 서로 이격되며 상기 제1 폭보다 좁은 제3 폭을 갖는 제3 산 확산 영역들을 형성하는 단계, 상기 제1 내지 제3 산 확산 영역들을 제거하여 상기 제3 폭의 간격으로 분리되는 제1 보조 패턴들, 상기 제1 보조 패턴들 각각의 상부에 형성되며 상기 제2 폭의 간격으로 분리되는 제2 보조 패턴들, 및 상기 제2 보조 패턴들 각각의 상부에 형성되며 상기 제1 폭의 간격으로 분리되는 제3 보조 패턴들을 형성하는 단계, 상기 제1 보조 패턴들 사이에 제1 하드 마스크 패턴을 형성하고, 상기 제3 보조 패턴들 하부의 상기 제2 보조 패턴들 측벽에 제2 하드 마스크 패턴을 형성하는 단계, 상기 제3 보조 패턴들을 제거하여 상기 제2 보조 패턴들을 노출시키는 단계, 상기 제2 보조 패턴들 및 상기 제1 및 제2 하드 마스크 패턴 사이에서 노출된 상기 제1 보조 패턴들의 일부를 제거하는 단계, 및 상기 제2 보조 패턴들의 제거로 노출된 상기 제1 보조 패턴들의 일부를 제거하는 단계를 포함한다.
상기 제1 내지 제3 산 확산 영역들은 노광 공정으로 상기 제1 내지 제3 보조막의 내부에 산을 발생시키고, 베이킹 공정으로 상기 산을 확산시켜서 형성한다.
상기 제1 및 제2 하드 마스크 패턴들은 상기 제1 보조 패턴들의 사이 및 상기 제2 보조 패턴들의 사이를 하드 마스크막으로 채운 후, 상기 제3 보조 패턴들을 식각 마스크로 하여 상기 하드 마스크막의 노출된 영역을 식각하여 상기 제1 보조 패턴들 각각의 상부면 일부를 노출시켜 형성한다.
상기 제2 보조 패턴들의 제거로 노출된 상기 제1 보조 패턴들의 일부를 제거하는 단계 이 후, 상기 제1 및 제2 하드 마스크 패턴들을 식각 마스크로 상기 하부막을 식각하는 단계를 더 포함한다.
상기 제1 보조막은 TAG(Thermal Acid Generator) 또는 PAG(Photo Acid Generator) 중 적어도 어느 하나와, 광원을 흡수하는 수지(resin)와, 가교된 폴리머(cross-linking polymer)의 혼합물로 이루어질 수 있다. 상기 가교된 폴리머는 산에 의해 탈가교(decosslinking)되어 상기 제1 내지 제3 산 확산 영역들을 제거하는 현상액에 용해 가능한 상태가 된다. 상기 제2 보조막은 TAG(Thermal Acid Generator) 또는 PAG(Photo Acid Generator) 중 적어도 어느 하나와, 광원을 투과시키는 수지(resin)와, 가교된 폴리머(cross-linking polymer)의 혼합물로 이루어질 수 있다. 상기 가교된 폴리머는 산에 의해 탈가교(decosslinking)되어 상기 제1 내지 제3 산 확산 영역들을 제거하는 현상액에 용해 가능한 상태가 된다. 상기 제3 보조막은 포토레지스트로 형성할 수 있다.
상기 제1 내지 제3 보조막에는 산의 확산을 활성화시키는 첨가제가 혼합되며, 상기 첨가제의 함량은 상기 제3 보조막에 비해 상기 제2 보조막에서 더 크고, 상기 제3 보조막에 비해 상기 제1 보조막에서 더 작은 것이 바람직하다.
상기 제1 하드 마스크 패턴의 폭 및 상기 제2 하드 마스크 패턴의 폭은 동일하게 형성될 수 있다. 이를 위해 상기 제3 보조 패턴들 각각은 상기 제2 보조 패턴 양측으로 상기 제3 폭만큼 돌출되게 형성되고, 상기 제2 보조 패턴들 각각은 상기 제3 폭으로 형성되고, 상기 제1 보조 패턴들 각각은 상기 제3 보조 패턴 양측으로 상기 제3 폭만큼 돌출되게 형성되는 것이 바람직하다.
상기 하드 마스크막은 상기 제1 내지 제3 보조막과 식각률이 다른 물질로 형성하는 것이 바람직하다. 상기 하드 마스크막은 카본을 포함하는 혼합물로 형성할 수 있다.
본 발명은 순차적으로 적층된 제1 내지 제3 보조막 내에 서로 다른 폭을 가진 산 확산 영역들을 형성한 후, 산 확산 영역들을 제거하여 서로 분리된 제1 보조 패턴들, 제1 보조 패턴들 각각의 상부에 형성되며 제1 보조 패턴들보다 넓은 간격으로 분리되는 제2 보조 패턴들, 및 제2 보조 패턴들 각각의 상부에 형성되며 제2 보조 패턴들보다 좁은 간격으로 분리되는 제3 보조 패턴들을 형성한다. 그리고, 제1 보조 패턴들 사이에 제1 하드 마스크 패턴을 형성하고, 제3 보조 패턴들 하부의 제2 보조 패턴들 측벽에 제2 하드 마스크 패턴을 형성한다.
본 발명은 상술한 방법으로 제1 및 제2 하드 마스크 패턴을 형성하므로 제1 및 제2 하드 마스크 패턴들의 폭 및 간격을 제1 내지 제3 보조막 내에서의 산 확산 영역 폭을 제어하여 정의할 수 있다. 따라서, 본 발명은 제1 및 제2 하드 마스크 패턴들의 폭 및 간격을 노광 해상도 한계보다 좁게 형성할 수 있다.
더 나아가 본 발명은 노광 해상도 한계를 극복하여 미세하게 형성된 제1 및 제2 하드 마스크 패턴들을 식각 마스크로 하여 반도체 소자의 패턴을 패터닝함으로써 반도체 소자의 패턴 폭을 노광 해상도 한계보다 좁게 형성할 수 있다.
도 1a 내지 도 1g는 본 발명의 실시 예에 따른 미세 패턴 형성방법을 설명하기 위한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 내지 도 1g는 본 발명에 따른 미세 패턴 형성방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 타겟 패턴용 하부막(101) 상부에 제1 내지 제3 보조막(103, 105, 107)을 적층한다.
타겟 패턴용 하부막(101)은 반도체 기판이거나, 반도체 기판 상에 형성된 절연막이거나, 반도체 기판 상에 형성된 도전막이거나, 절연막 또는 도전막 상에 형성된 보조 하드 마스크막일 수 있다.
제1 내지 제3 보조막(103, 105, 107)은 광에 의해 산을 발생시킬 수 있는 광산발생제(PAG: Photo Acid Generator)를 포함하는 물질로 형성되는 것이 바람직하며, 노광 영역에서 산(acid)이 발생하여 현상 공정시 제거될 수 있는 물질로 형성되는 것이 바람직하다. 또한, 제2 및 제3 보조막(105, 107)은 제1 보조막(103) 상부에서 조사되는 광이 제2 및 제3 보조막(105, 107)을 투광하여 제1 보조막(103)에 조사될 수 있도록 광원을 투과시킬 수 있는 물질로 형성되는 것이 바람직하다. 그리고, 현상 공정시 제2 보조막(107)은 제1 및 제3 보조막(103, 107)에 비해 현상액에 대한 용해도가 크게 형성되고, 제1 보조막(103)은 제3 보조막(107)에 비해 현상액에 대한 용해도가 작게 형성되는 것이 바람직하다. 이를 위해 제1 내지 제3 보조막(103, 105, 107)에는 산의 확산을 활성화시키는 첨가제가 혼합될 수 있으며, 첨가제는 제3 보조막(107)에 비해 제2 보조막(105)에서 더 큰 함량으로 혼합되고, 제3 보조막(107)에 비해 제1 보조막(103)에서 더 작은 함량으로 혼합되는 것이 바람직하다. 이에 따라, 열 또는 광에 의한 산 확산 속도는 제3 보조막(107)에 비해 제2 보조막(105)에서 더 빠르고, 제3 보조막(107)에 비해 제1 보조막(103)에서 더 느리다.
예를 들어, 제3 보조막(107)은 포토레지스트로 형성할 수 있다. 포토레지스트는 광원을 투과시키는 수지(resin), 광산발생제(PAG: Photo Acid Generator) 및 열산발생제(TAG: Thermal Acid Generator)를 포함하는 혼합물로 이루어진다. 그리고, 제2 보조막(105)은 광산발생제 또는 열산발생제 중 적어도 어느 하나와, 광원을 투과시키는 수지(resin)와, 산(acid)에 의해 탈가교(decrosslinking)되어 현상액에 용해 가능한 상태가 되는 가교된 폴리머(crosslinking polymer)를 포함하는 혼합물로 이루어진다. 그리고 제1 보조막(103)은 D-BARC(develop soluble bottom anti-reflective coating)막으로 형성할 수 있다. D-BARC막은 광산발생제 또는 열산발생제 중 적어도 어느 하나와, 광원을 흡수하는 수지(resin)와, 산(acid)에 의해 탈가교(decrosslinking)되어 현상액에 용해 가능한 상태가 되는 가교된 폴리머(crosslinking polymer)를 포함하는 혼합물로 이루어진다.
도 1b를 참조하면, 제3 보조막 내에 서로 이격되며 제1 폭(W1)을 갖는 제1 산 확산 영역들을 형성하고, 제2 보조막 내에 서로 이격되며 제1 폭(W1)보다 넓은 제2 폭(W2)을 갖는 제2 산 확산 영역들을 형성하고, 제1 보조막 내에 서로 이격되며 제1 폭(W1)보다 좁은 제3 폭(W3)을 갖는 제3 산 확산 영역들을 형성한다. 이 후, 제1 내지 제3 산 확산 영역들을 제거하여 제3 폭(W3)의 간격으로 분리되는 제1 보조 패턴들(103a), 제1 보조 패턴들(103a) 각각의 상부에 형성되며 제2 폭(W2)의 간격으로 분리되는 제2 보조 패턴들(105a), 및 제2 보조 패턴들(105a) 각각의 상부에 형성되며 제1 폭(W1)의 간격으로 분리되는 제3 보조 패턴들(107a)을 형성한다.
제1 내지 제3 산 확산 영역들은 제1 내지 제3 보조막의 내부의 일부 영역에 산(acid)을 발생시키기 위한 노광 공정을 실시한 후, 제1 내지 제3 보조막의 노광 영역에서 발생한 산을 확산시키기 위한 PEB(Post Exposure Bake)공정을 실시함으로써 형성할 수 있다.
노광 공정은 레티클(reticle)(미도시)을 투과한 광을 통해 제1 내지 제3 보조막의 일부 영역을 노광하여 실시한다. 레티클은 투광 기판 상에 형성된 차광 패턴들을 포함한다. 차광 패턴은 제1 내지 제3 보조막의 노광 영역을 한정하는 역할을 한다. 이 때, 레티클에 형성된 차광 패턴의 폭은 형성하고자 하는 반도체 소자의 패턴 폭보다 크게 형성되는 것이 바람직하다. 한편, 미세 패턴을 형성하기 위해서 노광 공정시 ArF(193nm)의 광원을 가진 액침(immersion)용 노광장치를 이용할 수 있다.
PEB(Post Exposure Bake)공정에 의한 산의 확산은 제1 내지 제3 보조막에 혼합된 첨가제의 함유량 차이로 인해 제3 보조막에 비해 제2 보조막에서 더 빠르고, 제3 보조막에 비해 제1 보조막에서 더 느리다. 따라서, 제3 보조막 내에 형성된 제1 산 확산 영역은 제1 폭(W1)으로 형성되며, 제2 보조막 내에 형성된 제2 산 확산 영역은 제1 폭(W1)보다 넓은 제2 폭(W2)으로 형성되며, 제1 보조막 내에 형성된 제3 산 확산 영역은 제1 폭(W1)보다 좁은 제3 폭(W3)으로 형성된다. 제1 내지 제3 산 확산 영역들에서는 산에 의해 탈가교 반응이 일어나서 현상액에 용해 가능한 상태가 된다.
이 후, TMAH(tetramethylammonium hydroxide)등의 현상액을 이용한 현상 공정으로 제1 내지 제3 산 확산 영역들을 용해시켜 제거한다. 이로써, 제1 내지 제3 보조 패턴들(103a, 105a, 107a)이 형성된다.
상기에서 제3 보조 패턴들(107a) 각각의 양측은 제2 보조 패턴(105a)의 양측보다 돌출되게 형성되며, 제1 보조 패턴들(103a) 각각의 양측은 제3 보조 패턴(107a)의 양측보다 돌출되게 형성된다. 이에 따라, 제2 확산 영역이 제거된 부분의 가장자리는 제3 보조 패턴(107a)에 의해 보호된다.
제1 내지 제3 보조 패턴들(103a, 105a, 107a)의 폭 및 간격은 산 확 산을 제어하기 위한 첨가제의 함량을 조절하여 제어할 수 있다. 예를 들어, 후속에서 형성되는 제1 및 제2 하드 마스크 패턴들의 폭 및 간격을 동일하게 형성하기 위해 첨가제의 함량을 제어하여 제2 보조 패턴들(105a) 각각의 폭을 제3 폭(W3)으로 형성할 수 있다. 또한, 제3 보조 패턴들(107a) 각각의 양측이 제2 보조 패턴(105a)의 양측보다 제3 폭(W3)만큼 돌출되게 형성할 수 있다. 그리고, 제1 보조 패턴들(103a) 각각의 양측이 제3 보조 패턴(107a)의 양측보다 제3 폭(W3) 만큼 돌출되게 형성할 수 있다.
도 1c를 참조하면, 제2 보조 패턴들(105a)의 사이 및 제1 보조 패턴들(103a)의 사이를 MFHM(Multi Function Hard Mask)막(이하, '하드 마스크막'이라 함)(109)로 채운다. 이 때, 제2 보조 패턴들(105a)의 사이 및 제1 보조 패턴들(103a)의 사이가 충분히 채워질 수 있도록 하드 마스크막(109)을 제3 보조 패턴들(107a)의 높이까지 형성할 수 있다.
하드 마스크막(109)은 하부막(101)의 두께 및 종류에 따라 선택될 수 있다. 또한 하드 마스크막(109)은 제1 내지 제3 보조막에 대한 식각 선택비가 높은 물질로 형성하는 것이 바람직하다. 즉, 하드 마스크막(109)은 제1 내지 제3 보조막과 식각률이 다른 물질로 형성하는 것이 바람직하다. 그리고 하드 마스크막(109)은 유동성이 있어 코팅이 가능한 물질로 형성되는 것이 바람직하다. 이러한 하드 마스크막(109)로는 카본을 포함하는 혼합물이 있다.
도 1d를 참조하면, 제3 보조 패턴들(107a)을 식각 마스크로 하여 하드 마스크막을 에치-백(etch-back) 등의 공정으로 일정 높이로 제거함으로써 제1 보조 패턴들(103a) 각각의 상부면 일부가 노출된다. 이로써, 하드 마스크막은 제1 보조 패턴들(103a)의 사이에서 제1 하드 마스크 패턴(109a)으로서 잔여하며, 제3 보조 패턴들(107a) 하부의 제2 보조 패턴들(105a) 측벽에 제2 하드 마스크 패턴(109b)으로서 잔여한다. 제1 및 제2 하드 마스크 패턴들(109a, 190b)의 폭은 산 확산 정도 차이에 의해 형성되므로 노광 해상도 한계보다 좁게 형성할 수 있다.
도 1e를 참조하면, 제3 보조 패턴들을 제거하고, 제2 보조 패턴들 및 제1 보조 패턴들의 노출된 영역 제거하여 제4 보조 패턴들(103b)을 형성한다.
제4 보조 패턴들(103b)을 형성하는 방법에 대해 보다 구체적으로 설명하면, 먼저 제3 보조 패턴들을 제거하여 제2 보조 패턴들을 노출시킨다. 노출된 제2 보조 패턴들 및 제1 및 제2 하드 마스크 패턴들(109a, 109b) 사이에서 노출된 제1 보조 패턴의 일부를 제거하여 하부막(101)을 노출시킨다. 제1 및 제2 하드 마스크 패턴들(109a, 109b) 사이에서 노출된 제1 보조 패턴의 일부가 제거된 후 제1 보조막은 제4 보조 패턴(103b)으로서 잔여한다.
도 1f를 참조하면, 제2 보조 패턴들의 제거로 제2 하드 마스크 패턴들(109b) 사이에서 노출된 제4 보조 패턴을 제거하여 제5 보조 패턴들(103c)을 형성한다. 이에 따라 하부막(101)은 노광 해상도 한계보다 좁은 폭 및 간격으로 형성된 제1 및 제2 하드 마스크 패턴들(109a, 109b)에 의해 차단되거나 노출된다.
도 1g를 참조하면, 도 1f에서 상술한 제1 및 제2 하드 마스크 패턴들을 식각 마스크로 하부막(101)을 식각한다. 하부막(101)이 반도체 기판인 경우, 하부막(101)의 제거된 영역에는 노광 해상도 한계보다 좁은 소자 분리용 트렌치들(T)이 형성될 수 있으며, 트렌치들(T) 사이에는 노광 해상도 한계보다 좁은 액티브 영역(A)이 정의될 수 있다. 그러나, 본 발명은 하부막(101)이 반도체 기판인 경우에 제한되지 않고, 하부막(101)이 도전막, 절연막, 또는 보조 하드 마스크막인 경우에도 적용될 수 있다.
상술한 바와 같이 본 발명은 제1 내지 제3 보조막에서의 산 확산 속도 차이를 이용하여 제1 및 제2 하드 마스크 패턴들의 폭을 노광 해상도 한계보다 좁은 폭 및 간격으로 형성할 수 있다. 이러한 본 발명의 미세 패턴 형성 방법을 이용하는 경우, 10nm급의 미세 패턴을 형성할 수 있다.
한편, 노광 해상도 한계보다 미세한 하드 마스크 패턴을 형성할 때 스페이서 형성 공정을 이용할 수 있다. 스페이서를 이용한 하드 마스크 패턴 형성방법은 보다 구체적으로 설명하면, 먼저 포토레지스트 패턴을 이용하여 형성된 보조 패턴의 측벽에 스페이서를 형성한다. 이 때, 스페이서는 보조 패턴들 사이의 공간이 매립되지 않도록 보조 패턴들에 의해 정의되는 단차를 따라 산화막 또는 질화막으로 스페이서막을 증착한 후 에치-백등의 식각 공정을 실시함으로써 형성될 수 있다. 따라서, 스페이서막 증착 공정 시 스텝 커버리지 특성을 고려해야 하는 문제가 있다. 또한 단차의 에지부에 형성된 스페이서막에 경사가 발생하여 스페이서 상부면이 경사지게 형성될 수 있으므로 스페이서를 이용하여 패터닝 공정을 실시하면, 스페이서를 통해 형성된 패턴이 비대칭한 구조로 형성될 수 있는 문제가 있다.
이에 비해 본 발명에서는 제1 내지 제3 보조막들에서의 산 확산 속도 차이를 정량적으로 제어하여 제1 내지 제3 보조 패턴들의 폭들 및 간격들을 정량적으로 제어할 수 있다. 이에 따라 본 발명은 제1 내지 제3 보조 패턴들의 폭들 및 간격들에 의해 정의되는 제1 및 제2 하드 마스크 패턴들간 폭 및 간격을 균일하게 형성할 수 있다. 또한, 본 발명에서는 제1 및 제2 보조 패턴들 사이의 공간을 유동성의 하드 마스크막으로 채우므로 스텝 커버리지 문제를 고려하지 않아도 된다. 그리고, 본 발명에서는 스페이서를 이용하여 하드 마스크막을 형성하지 않으므로 스페이서 상부면에 경사로 인해 발생하는 패턴의 비대칭 문제를 개선할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
101: 하부막 103: 제1 보조막
105: 제2 보조막 107: 제3 보조막
103a: 제1 보조 패턴 105a: 제2 보조 패턴
107a: 제3 보조 패턴 109: 하드 마스크막
109a: 제1 하드 마스크 패턴 109b: 제2 하드 마스크 패턴
W1: 제1 폭 W2: 제2 폭
W3: 제3 폭

Claims (16)

  1. 하부막 상에 TAG(Thermal Acid Generator) 또는 PAG(Photo Acid Generator) 중 적어도 어느 하나에 산의 확산을 활성화시키는 첨가제가 혼합된 혼합물을 포함하는 제1 내지 제3 보조막을 적층하되, 상기 첨가제의 함량을 상기 제3 보조막에 비해 상기 제2 보조막에서 더 크고, 상기 제3 보조막에 비해 상기 제1 보조막에서 더 작게 형성하는 단계;
    상기 제1 내지 제3 보조막의 내부에서 산이 발생되어 확산되도록 노광 공정 및 베이킹 공정을 실시하여, 상기 제3 보조막 내에 서로 이격되며 제1 폭을 갖는 제1 산 확산 영역들을 형성하고, 상기 제2 보조막 내에 서로 이격되며 상기 제1 폭보다 넓은 제2 폭을 갖는 제2 산 확산 영역들을 형성하고, 상기 제1 보조막 내에 서로 이격되며 상기 제1 폭보다 좁은 제3 폭을 갖는 제3 산 확산 영역들을 형성하는 단계;
    상기 제1 내지 제3 산 확산 영역들을 제거하여 상기 제3 폭의 간격으로 분리되는 제1 보조 패턴들, 상기 제1 보조 패턴들 각각의 상부에 형성되며 상기 제2 폭의 간격으로 분리되는 제2 보조 패턴들, 및 상기 제2 보조 패턴들 각각의 상부에 형성되며 상기 제1 폭의 간격으로 분리되는 제3 보조 패턴들을 형성하는 단계;
    상기 제1 보조 패턴들의 사이 및 상기 제2 보조 패턴들의 사이를 하드 마스크막으로 채운 후, 상기 제3 보조 패턴들을 식각 마스크로 하여 상기 하드 마스크막의 노출된 영역을 식각하여 상기 제1 보조 패턴들 사이에 제1 하드 마스크 패턴을 형성하고, 상기 제3 보조 패턴들 하부의 상기 제2 보조 패턴들 측벽에 제2 하드 마스크 패턴을 형성하는 단계;
    상기 제3 보조 패턴들을 제거하여 상기 제2 보조 패턴들을 노출시키는 단계;
    상기 제2 보조 패턴들 및 상기 제1 및 제2 하드 마스크 패턴 사이에서 노출된 상기 제1 보조 패턴들의 일부를 제거하는 단계; 및
    상기 제2 보조 패턴들의 제거로 노출된 상기 제1 보조 패턴들의 일부를 제거하는 단계를 포함하는 미세 패턴 형성방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제2 보조 패턴들의 제거로 노출된 상기 제1 보조 패턴들의 일부를 제거하는 단계 이 후, 상기 제1 및 제2 하드 마스크 패턴들을 식각 마스크로 상기 하부막을 식각하는 단계를 더 포함하는 미세 패턴 형성방법.
  5. 제 1 항에 있어서,
    상기 제1 보조막은 광원을 흡수하는 수지(resin)와, 가교된 폴리머(cross-linking polymer)를 더 포함하는 미세 패턴 형성방법.
  6. 제 5 항에 있어서,
    상기 가교된 폴리머는 산에 의해 탈가교(decosslinking)되어 상기 제1 내지 제3 산 확산 영역들을 제거하는 현상액에 용해 가능한 상태가 되는 미세 패턴 형성방법.
  7. 제 1 항에 있어서,
    상기 제2 보조막은 광원을 투과시키는 수지(resin)와, 가교된 폴리머(cross-linking polymer)를 더 포함하는 미세 패턴 형성방법.
  8. 제 7 항에 있어서,
    상기 가교된 폴리머는 산에 의해 탈가교(decosslinking)되어 상기 제1 내지 제3 산 확산 영역들을 제거하는 현상액에 용해 가능한 상태가 되는 미세 패턴 형성방법.
  9. 제 1 항에 있어서,
    상기 제3 보조막은 포토레지스트로 형성하는 미세 패턴 형성방법.
  10. 삭제
  11. 제 1 항에 있어서,
    상기 제1 하드 마스크 패턴의 폭 및 상기 제2 하드 마스크 패턴의 폭은 동일하게 형성되는 미세 패턴 형성방법.
  12. 제 1 항에 있어서,
    상기 제3 보조 패턴들 각각은 상기 제2 보조 패턴 양측으로 상기 제3 폭만큼 돌출되게 형성된 미세 패턴 형성방법.
  13. 제 1 항에 있어서,
    상기 제2 보조 패턴들 각각은 상기 제3 폭으로 형성된 미세 패턴 형성방법.
  14. 제 1 항에 있어서,
    상기 제1 보조 패턴들 각각은 상기 제3 보조 패턴 양측으로 상기 제3 폭만큼 돌출되게 형성된 미세 패턴 형성방법.
  15. 제 1 항에 있어서,
    상기 하드 마스크막은 상기 제1 내지 제3 보조막과 식각률이 다른 물질로 형성하는 미세 패턴 형성방법.
  16. 제 15 항에 있어서,
    상기 하드 마스크막은 카본을 포함하는 혼합물로 형성하는 미세 패턴 형성방법.
KR1020100075253A 2010-08-04 2010-08-04 미세 패턴 형성 방법 KR101093905B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100075253A KR101093905B1 (ko) 2010-08-04 2010-08-04 미세 패턴 형성 방법
US12/955,871 US7943481B1 (en) 2010-08-04 2010-11-29 Method of forming fine patterns
US12/958,213 US20120034782A1 (en) 2010-08-04 2010-12-01 Method of Forming Fine Patterns
CN201010584725.1A CN102376545B (zh) 2010-08-04 2010-12-13 形成精细图案的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100075253A KR101093905B1 (ko) 2010-08-04 2010-08-04 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR101093905B1 true KR101093905B1 (ko) 2011-12-13

Family

ID=43981542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100075253A KR101093905B1 (ko) 2010-08-04 2010-08-04 미세 패턴 형성 방법

Country Status (3)

Country Link
US (1) US7943481B1 (ko)
KR (1) KR101093905B1 (ko)
CN (1) CN102376545B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048762B2 (en) * 2008-08-25 2011-11-01 Elpida Memory, Inc. Manufacturing method of semiconductor device
KR20120062385A (ko) * 2010-12-06 2012-06-14 에스케이하이닉스 주식회사 반도체 메모리 소자의 형성방법
CN106373880B (zh) * 2015-07-22 2021-05-25 联华电子股份有限公司 半导体元件及其形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063688A (en) * 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
JP3698688B2 (ja) * 2002-06-26 2005-09-21 東京応化工業株式会社 微細パターンの形成方法
JP4389222B2 (ja) * 2005-05-02 2009-12-24 エルピーダメモリ株式会社 マスクデータ作成方法
KR100822622B1 (ko) * 2007-04-20 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
JP5155017B2 (ja) * 2008-05-29 2013-02-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
KR20100074639A (ko) * 2008-12-24 2010-07-02 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
JP4826846B2 (ja) * 2009-02-12 2011-11-30 信越化学工業株式会社 パターン形成方法
KR101573464B1 (ko) * 2009-07-28 2015-12-02 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법

Also Published As

Publication number Publication date
US7943481B1 (en) 2011-05-17
CN102376545A (zh) 2012-03-14
CN102376545B (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
US7851135B2 (en) Method of forming an etching mask pattern from developed negative and positive photoresist layers
KR100475080B1 (ko) Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법
ITMI980673A1 (it) Materiale per formare una configurazione fine e procedimento per fabbricare un dispositivo semiconduttore impiegante il medesimo
KR20090115564A (ko) 산 확산을 이용하는 더블 패터닝 공정에 의한 반도체소자의 미세 패턴 형성 방법
JP6737991B2 (ja) オープンフィーチャ内に誘電体分離構造を作成するサブトラクティブ法
KR20160121454A (ko) 이미지 반전, 유도 자기 조립, 및 선택적 퇴적에 도움을 주는 서브 해상도 개구 이용
KR101093905B1 (ko) 미세 패턴 형성 방법
US7049241B2 (en) Method for forming a trench in a layer or a layer stack on a semiconductor wafer
CN108333866B (zh) 光刻图案化的方法
JP3874989B2 (ja) パターンの形成方法
KR20110119896A (ko) 비휘발성 메모리 장치 제조 방법
US9989846B2 (en) Method for patterning incorporating misalignment error protection
KR20120126715A (ko) 반도체 소자의 패턴 형성 방법
CN112309837B (zh) 具有增强粘附性的半导体结构的图案化工艺方法
US20070264598A1 (en) Method of forming a fine pattern
KR101093969B1 (ko) 미세 패턴 형성방법
KR101056900B1 (ko) 미세 패턴 형성 방법
US8765363B2 (en) Method of forming a resist pattern with multiple post exposure baking steps
US7387869B2 (en) Method of forming pattern for semiconductor device
KR102507301B1 (ko) 포토리소그래피용 린스액 및 이를 이용한 집적회로 소자의 제조 방법
KR20100070927A (ko) 현상가능한 반사방지막을 이용한 반도체 소자의 패터닝 방법
KR20030049116A (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
CN111696860B (zh) 半导体结构及其制作方法
KR20100074639A (ko) 반도체 소자의 미세 패턴 형성 방법
KR101044693B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8