CN102376545B - 形成精细图案的方法 - Google Patents

形成精细图案的方法 Download PDF

Info

Publication number
CN102376545B
CN102376545B CN201010584725.1A CN201010584725A CN102376545B CN 102376545 B CN102376545 B CN 102376545B CN 201010584725 A CN201010584725 A CN 201010584725A CN 102376545 B CN102376545 B CN 102376545B
Authority
CN
China
Prior art keywords
auxiliary
layer
auxiliary patterns
width
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010584725.1A
Other languages
English (en)
Other versions
CN102376545A (zh
Inventor
金大祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102376545A publication Critical patent/CN102376545A/zh
Application granted granted Critical
Publication of CN102376545B publication Critical patent/CN102376545B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

形成精细图案的方法包括：在基础层之上层叠第一、第二和第三辅助层；分别在第三、第二和第一辅助层内形成彼此分开且每个分别具有第一、第二和第三宽度的第一、第二和第三酸扩散区；分别去除第一至第三酸扩散区，形成彼此间距第三宽度的第一辅助图案、在各第一辅助图案上且彼此间距第二宽度的第二辅助图案、和在各第二辅助图案上且彼此间距第一宽度的第三辅助图案；在第一辅助图案之间形成第一硬掩模图案，并在各第三辅助图案下的每个第二辅助图案的侧壁上形成第二硬掩模图案；去除第三辅助图案以暴露第二辅助图案；去除第二辅助图案和暴露在第一与第二硬掩模图案之间的一些第一辅助图案；和去除因去除第二辅助图案暴露的一些第一辅助图案。

Description

形成精细图案的方法
相关申请的交叉引用
本申请要求2010年8月4日提交的韩国专利申请号为10-2010-0075253的优先权，本文通过引用包括该申请的全部内容。
技术领域
本发明的示例性实施例总的来说涉及形成半导体器件的图案的方法，更具体而言，涉及形成比曝光分辨极限更精细的图案的方法。
背景技术
通常通过使用光刻工艺来形成半导体器件的图案。光刻工艺包括在用于目标图案的基础层上沉积光致抗蚀剂层的工艺、将光致抗蚀剂层曝光的工艺和将曝光的光致抗蚀剂层显影的工艺。于是，通过光刻工艺在基础层上形成光致抗蚀剂图案。
在图案化半导体器件的图案时，使用光致抗蚀剂图案作为刻蚀掩模。因此，光致抗蚀剂图案的尺寸起到确定半导体器件的图案的尺寸的要素的作用。
光致抗蚀剂图案的尺寸是由曝光分辨率来确定的。因此，由于曝光分辨率极限的原因，光致抗蚀剂图案的精细化受到了限制。因此，半导体器件的图案的精细化受到限制。但是，为了使半导体器件高度集成，需要一种能形成比曝光分辨极限更精细的图案的方案。
发明内容
本发明的一个示例性实施例涉及一种形成比曝光分辨极限更精细的图案的方法。
根据本说明书的一个方面，一种形成精细图案的方法包括以下步骤：在基础层之上层叠第一辅助层、第二辅助层和第三辅助层各层；在第三辅助层内形成彼此分隔开且每个都具有第一宽度的第一酸扩散区，在第二辅助层内形成彼此分隔开且每个都具有比第一宽度宽的第二宽度的第二酸扩散区，以及在第一辅助层内形成彼此分隔开且每个都具有比第一宽度窄的第三宽度的第三酸扩散区；分别去除第一酸扩散区至第三酸扩散区，来形成彼此以第三宽度的间距分隔开的第一辅助图案，形成处在各个第一辅助图案上且彼此以第二宽度的间距分隔开的第二辅助图案，以及形成处在各个第二辅助图案上且彼此以第一宽度的间距分隔开的第三辅助图案；在第一辅助图案之间形成第一硬掩模图案并且在各个第三辅助图案下方的第二辅助图案的每个的侧壁上形成第二硬掩模图案；去除第三辅助图案以暴露第二辅助图案；去除第二辅助图案和在第一硬掩模图案与第二硬掩模图案之间暴露的第一辅助图案的一些；以及去除因第二辅助图案的去除而暴露出的第一辅助图案中的一些。
优选地，利用曝光工艺分别在第三辅助层至第一辅助层内产生酸并通过烘焙工艺使酸扩散，来形成第一酸扩散区至第三酸扩散区。
优选地，在第一辅助图案之间以及在第二辅助图案之间填充硬掩模层，并且使用第三辅助图案作为刻蚀掩模，来刻蚀所述硬掩模层的暴露区域以使第一辅助图案的上表面的一些暴露，以形成第一硬掩模图案和第二硬掩模图案。
所述方法优选地还包括以下步骤：在去除因第二辅助图案的去除而暴露出的第一辅助图案的一些的步骤之后，使用第一硬掩模图案和第二硬掩模图案作为刻蚀掩模来刻蚀基础层。
第一辅助层优选地由包括热致产酸剂(TAG)和光致产酸剂(PAG)中的至少一种、光吸收树脂和交联聚合物的混合物形成。所述交联聚合物优选地由酸来被解交联，使得解交联了的聚合物可溶于用来去除第一酸扩散区至第三酸扩散区的显影剂。
第二辅助层优选地由包括热致产酸剂(TAG)和光致产酸剂(PAG)中的至少一种、透光树脂和交联聚合物的混合物形成。所述交联聚合物优选地由酸来被解交联，使得解交联了的聚合物可溶于用来去除第一酸扩散区至第三酸扩散区的显影剂。第三辅助层优选地包括光致抗蚀剂。
优选地，在第一辅助层至第三辅助层中混入用于激发酸扩散的添加剂。添加剂在第二辅助层中的含量优选地比在第三辅助层中的含量高，而在第一辅助层中的含量比在第三辅助层中的含量低。
第一硬掩模图案中的每个优选地都具有与第二硬掩模图案中的每个相同的宽度。第三辅助图案中的每个优选地在第二辅助图案的两侧上都突出第三宽度。第二辅助图案中的每个优选地都具有第三宽度。第一辅助图案中的每个优选地在第三辅助图案的两侧上都突出第三宽度。
硬掩模层优选地由具有与第一辅助层至第三辅助层的材料的刻蚀速率不同的刻蚀速率的材料形成。硬掩模层优选地由含碳的混合物形成。
附图说明
图1A至图1G是表示根据本说明书的一个示例性实施例的形成精细图案的方法的截面图。
具体实施方式
以下参照附图详细地描述本说明书的示例性实施例。提供附图是为了使本领域普通技术人员理解本说明书的实施例的范围。
图1A至图1G是表示根据本说明书的一个示例性实施例的形成精细图案的方法的截面图。
参照图1A，将第一辅助层至第三辅助层103、105和107层叠在用于目标图案的基础层101之上。
基础层101优选地是半导体衬底、形成在半导体衬底上的绝缘层、形成在半导体衬底上的导电层或形成在绝缘层或导电层上的辅助硬掩模层中的一种。
第一辅助层至第三辅助层103、105和107中的每个优选地由包含可以通过光来产生酸的光致产酸剂(PAG)的材料形成。此外，第一辅助层至第三辅助层103、105和107中的每个优选地由可以通过显影工艺将第一辅助层至第三辅助层103、105和107中产生了酸的暴光区域去除的材料形成。此外，第二辅助层105和第三辅助层107优选地由可以透光的材料形成，从而使得从第一辅助层103上方发出的光线经过第二辅助层106与第三辅助层107而透射至第一辅助层103。
另外优选地，在显影工艺中，第二辅助层105具有比第一辅助层103和第三辅助层107高的显影剂溶解性，而第一辅助层103具有比第三辅助层107低的显影剂溶解性。为此，可以在第一辅助层至第三辅助层103、105和107中混入用于激发酸扩散的添加剂。优选地，第二辅助层105具有比第三辅助层107高的添加剂含量，而第一辅助层103具有比第三辅助层107低的添加剂含量。据此，由热或光产生的酸在第二辅助层105中的扩散速率比在第三辅助层107中的扩散速率高并且在第一辅助层103中的扩散速率比在第三辅助层107中的扩散速率低。
例如，第三辅助层107可以由光致抗蚀剂形成。所述光致抗蚀剂优选地由包含透光树脂、光致产酸剂(PAG)和热致产酸剂(TAG)的混合物来形成。此外，第二辅助层105优选地由包含光致产酸剂(PAG)和热致产酸剂(TAG)中的至少一种、透光树脂和交联聚合物的混合物来形成，所述交联聚合物被酸解交联并因此可溶于显影剂。此外，第一辅助层103优选地由可溶于显影剂的底部抗反射涂覆(D-BARC)层形成。D-BARC层优选地由包含光致产酸剂(PAG)和热致产酸剂(TAG)中的至少一种、光吸收树脂和交联聚合物的混合物来形成，所述交联聚合物被酸解交联并因此可溶于显影剂。
参照图1B，在第三辅助层107内形成彼此分隔开且每个都具有第一宽度W1的第一酸扩散区。在第二辅助层105内形成彼此分隔开且每个都具有比第一宽度W1宽的第二宽度W2的第二酸扩散区。在第一辅助层103内形成彼此分隔开且每个都具有比第一宽度W1窄的第三宽度W3的第三酸扩散区。通过去除第一酸扩散区至第三酸扩散区，来形成彼此以第三宽度W3分隔开的第一辅助图案103a、分别形成在第一辅助图案103a上且彼此以第二宽度W2分隔开的第二辅助图案105a和分别形成在第二辅助图案105a上且彼此以第一宽度W1分隔开的第三辅助图案107a。
优选地，通过执行用于在第一辅助层至第三辅助层内的选定区域中产生酸的曝光工艺、然后执行用于使第一辅助层至第三辅助层的曝光区域中所产生的酸扩散的曝光后烘焙(PEB)工艺，来形成第一酸扩散区至第三酸扩散区。
在曝光工艺中，将第一辅助层至第三辅助层的选定区域暴露在穿过曝光装置的掩模板(reticle)(未示出)的光线下。掩模板包括形成在透明基底上的遮光图案。遮光图案用于限定第一辅助层至第三辅助层的曝光区域。在此，优选地，形成在掩模板中的遮光图案的宽度比所要形成的半导体衬底的图案的宽度宽。与此同时，为了形成精细图案，在曝光工艺中例如可以使用具有ArF 193nm光源的浸没式曝光装置。
由于在第一辅助层至第三辅助层中混入的添加剂含量不同，所以通过曝光后烘焙(PEB)工艺所导致的酸扩散在第二辅助层中进行得比在第三辅助层中快，但是在第一辅助层中进行得比在第三辅助层中慢。据此，在第三辅助层内形成的第一酸扩散区具有第一宽度W1，在第二辅助层内形成的第二酸扩散区具有比第一宽度W1宽的第二宽度W2，而在第一辅助层内形成的第三酸扩散区具有比第一宽度W1窄的第三宽度W3。由于酸的原因，在第一酸扩散区至第三酸扩散区中发生解交联反应，并且第一酸扩散区至第三酸扩散区变得可溶于显影剂。
然后，通过使用诸如四甲基氢氧化铵(TMAH，tetra-methyl-ammoniumhydroxide)的显影剂的显影工艺来去除第一酸扩散区至第三酸扩散区。据此，形成第一辅助图案至第三辅助图案103a、105a和107a。
每个第三辅助图案107a的两侧都比每个第二辅助图案105a的两侧突出得远，并且每个第一辅助图案103a的两侧都比每个第三辅助图案107a的两侧突出得远。据此，去除了第二酸扩散区的部分的边缘被第三辅助图案107a所保护。
可以通过调节用于控制酸扩散的添加剂含量来控制第一辅助图案至第三辅助图案103a、105a和107a中的每个的各自的宽度和间距。例如，为了使随后形成的第一硬掩模图案和第二硬掩模图案的宽度和间距相等地形成，通过控制添加剂含量来使第二辅助图案105a中的每个优选地被形成为具有第三宽度W3。此外，第三辅助图案107a的两侧优选地都被形成为使得它们比第二辅助图案105a的两侧突出第三宽度W3。此外，第一辅助图案103a的两侧优选地被形成为使得它们比第三辅助图案107a的两侧突出第三宽度W3。
参照图1C，在第二辅助图案105a之间以及在第一辅助图案103a之间填充多功能硬掩模(MFHM)层(以下称为“硬掩模层”)109。在此，优选地将硬掩模层109的高度形成为到达第三辅助图案107a，以使硬掩模层109可以完全地填充第二辅助图案105a之间的间隔和第一辅助图案103a之间的间隔。
优选地，根据基础层101的厚度和类型来选择用作硬掩模层109的材料。还优选地，由对于第一辅助层至第三辅助层具有相对较高的刻蚀选择性的材料来形成硬掩模层109。因此，优选地由相对于第一辅助层至第三辅助层各自的刻蚀速率具有更高的刻蚀速率的材料来形成硬掩模层109。此外，优选地由流动性的且可以被涂敷的材料来形成硬掩模层109。优选地使用含碳的混合物作为硬掩模层109的材料。
参照图1D，通过使用第三辅助图案107a作为刻蚀掩模的回蚀工艺来将硬掩模层去除至选定的高度，以使不与第三辅助图案107a重叠的第一辅助图案103a上表面的选定区域暴露。据此，硬掩模层保留作为处在第一辅助图案103a之间的各个第一硬掩模图案109a并且还作为处在第三辅助图案107a下方的第二辅助图案105a的侧壁上的第二硬掩模图案109b。每个第一硬掩模图案109a和每个第二硬掩模图案109b的宽度都可以变得比曝光分辨极限窄，这是因为宽度是由扩散程度的差异来确定的。
参照图1E，去除第三辅助图案，并且去除第一辅助图案的暴露区域以及第二辅助图案，从而形成第四辅助图案103b。
下面详细描述形成第四辅助图案103b的方法。首先，去除第三辅助图案以使第二辅助图案暴露。将暴露的第二辅助图案和在第一硬掩模图案109a与第二硬掩模图案109b之间暴露的第一辅助图案的一些去除，以使基础层101暴露。在去除在第一硬掩模图案109a与第二硬掩模图案109b之间暴露的第一辅助图案的选定区域之后，第一辅助层保留作为第四辅助图案103b。
参照图1F，通过去除因第二辅助图案的去除而在第二硬掩模图案109b之间暴露的第四辅助图案，来形成第五辅助图案103c。据此，基础层101被具有比曝光分辨率极限窄的宽度和间距的第一硬掩模图案109a和第二硬掩模图案109b覆盖或暴露。
参照图1G，使用如图1F所描述的第一硬掩模图案和第二硬掩模图案作为刻蚀掩模来刻蚀基础层。在基础层101是半导体衬底的情况下，可以在从去除了基础层101的区域中形成每个都具有比曝光分辨极限窄的宽度的用于隔离的沟槽T，并且可以在沟槽T之间限定比曝光分辨率极限窄的有源区A。本发明不限于基础层是半导体衬底的情况，而可以应用于基础层101是导电层、绝缘层或辅助硬掩模层的情况。
如上所述，根据本说明书，通过利用第一辅助层至第三辅助层中的酸扩散速率的差异，第一硬掩模图案和第二硬掩模图案的宽度和间距可以比曝光分辨极限窄。如果使用根据本发明的形成精细图案的方法，可以形成10nm级别的精细图案。
与此同时，当形成比曝光分辨极限窄的硬掩模图案时，可以使用间隔件形成工艺。下面详细描述使用间隔件来形成硬掩模图案的方法。首先，在用光致抗蚀剂图案形成的辅助图案的侧壁上形成间隔件。优选地通过使用氧化物层或氮化物层沿着由辅助图案限定的台阶以使辅助图案之间的间隔不被填满的方式沉积间隔件层、然后执行诸如回蚀工艺的刻蚀工艺，来形成间隔件。在这种情况下，在沉积间隔件的工艺中必须考虑由于台阶覆盖特性而引起的问题。此外，形成在台阶的边缘部分的间隔件层中可能产生倾斜，因此间隔件的上表面可能倾斜。如果使用间隔件来执行图案化工艺，则存在的问题是，使用间隔件形成的图案具有非对称的结构。
而在本说明书中，通过定量地控制酸在第一辅助层至第三辅助层中的扩散速率的差异，可以定量地调节第一辅助图案至第三辅助图案的宽度和间距。因此，可以使用本说明书均匀地形成由第一辅助图案至第三辅助图案的宽度和间距限定的第一硬掩模图案和第二硬掩模图案的宽度和间距。此外，在本说明书中，由于用流动性的硬掩模层填充第二辅助图案之间的间隔和第三辅助图案之间的间隔，因此不需要考虑台阶覆盖问题。此外，在本说明书中，由于硬掩模层不是通过使用间隔件来形成的，因此可以改善由于间隔件上表面的倾斜而出现的非对称性图案问题。
根据本说明书，在顺序地层叠的第一辅助层至第三辅助层内形成具有不同宽度的酸扩散区。然后，通过去除酸扩散区，来形成彼此分隔开的第一辅助图案、分别形成在第一辅助图案上且彼此以比第一辅助图案的间距宽的宽度分隔开的第二辅助图案以及分别形成在第二辅助图案上且彼此以比第二辅助图案的间距窄的宽度分隔开的第三辅助图案。然后，在第一辅助图案之间形成各个第一硬掩模图案，在第三辅助图案下方的第二辅助图案的侧壁上形成第二硬掩模图案。
根据本说明书，由于通过以上方法形成第一硬掩模图案和第二硬掩模图案，所以可以通过控制第一辅助层至第三辅助层内的酸扩散区的宽度来限定第一硬掩模图案和第二硬掩模图案的宽度和间距。据此，第一硬掩模图案和第二硬掩模图案的宽度和间距可以比曝光分辨极限窄。
此外，根据本说明书，可以通过使用克服曝光分辨极限而精细地形成的第一硬掩模图案和第二硬掩模图案作为刻蚀掩模来图案化半导体器件的图案。因此，半导体器件的每个图案的宽度都可以比曝光分辨极限窄。

Claims (15)

1.一种形成精细图案的方法，包括以下步骤：
在基础层之上层叠第一辅助层、第二辅助层和第三辅助层各层，所述第一辅助层、所述第二辅助层和所述第三辅助层中的每个包含热致产酸剂和光致产酸剂中的至少一种；
利用曝光工艺分别在所述第三辅助层、所述第二辅助层和所述第一辅助层内产生酸并利用烘焙工艺使所述酸扩散，来在所述第三辅助层内形成彼此分隔开且每个都具有第一宽度的第一酸扩散区，在所述第二辅助层内形成彼此分隔开且每个都具有比所述第一宽度宽的第二宽度的第二酸扩散区，以及在所述第一辅助层内形成彼此分隔开且每个都具有比所述第一宽度窄的第三宽度的第三酸扩散区，其中，所述第一辅助层、所述第二辅助层和所述第三辅助层中的每个中混入有用于激发酸扩散的添加剂，通过调节用于控制酸扩散的所述添加剂含量来控制所述第一酸扩散区、所述第一酸扩散区和所述第三酸扩散区各自的宽度；
分别去除所述第一酸扩散区至所述第三酸扩散区，形成彼此以所述第三宽度的间距分隔开的第一辅助图案，形成处在各个所述第一辅助图案上且彼此以所述第二宽度的间距分隔开的第二辅助图案，以及形成处在各个所述第二辅助图案上且彼此以所述第一宽度的间距分隔开的第三辅助图案；
在所述第一辅助图案之间形成第一硬掩模图案，并且在各个所述第三辅助图案下方的所述第二辅助图案的每个的侧壁上形成第二硬掩模图案；
去除所述第三辅助图案以暴露所述第二辅助图案；
去除所述第二辅助图案和在所述第一硬掩模图案与所述第二硬掩模图案之间暴露的所述第一辅助图案的一些；以及
去除因所述第二辅助图案的去除而暴露出的所述第一辅助图案的一些。
2.如权利要求1所述的方法，包括以下步骤：在所述第一辅助图案之间和在所述第二辅助图案之间填充硬掩模层，并使用所述第三辅助图案作为刻蚀掩模来刻蚀所述硬掩模层的暴露区域以使所述第一辅助图案的上表面的一些暴露，来形成所述第一硬掩模图案和所述第二硬掩模图案。
3.如权利要求1所述的方法，还包括以下步骤：在去除因所述第二辅助图案的去除而暴露出的所述第一辅助图案的一些的步骤之后，使用所述第一硬掩模图案和所述第二硬掩模图案作为刻蚀掩模来刻蚀所述基础层。
4.如权利要求1所述的方法，其中，所述第一辅助层包括热致产酸剂和光致产酸剂中的所述至少一种、光吸收树脂和交联聚合物的混合物。
5.如权利要求4所述的方法，包括以下步骤：利用酸使所述交联聚合物解交联，使得解交联了的聚合物可溶于用来去除所述第一酸扩散区至所述第三酸扩散区的显影剂。
6.如权利要求1所述的方法，其中，所述第二辅助层包括热致产酸剂和光致产酸剂中的所述至少一种、透光树脂和交联聚合物的混合物。
7.如权利要求6所述的方法，包括以下步骤：利用酸使所述交联聚合物解交联，使得解交联了的聚合物可溶于用来去除所述第一酸扩散区至所述第三酸扩散区的显影剂。
8.如权利要求1所述的方法，其中，所述第三辅助层包括光致抗蚀剂，其中热致产酸剂和光致产酸剂中的所述至少一种包含在所述光致抗蚀剂中。
9.如权利要求1所述的方法，其中所述添加剂在所述第二辅助层的含量比在所述第三辅助层中的含量高，而在所述第一辅助层中的含量比在所述第三辅助层中的含量低。
10.如权利要求1所述的方法，其中，所述第一硬掩模图案中的每个都具有与所述第二硬掩模图案中的每个相同的宽度。
11.如权利要求1所述的方法，其中，所述第三辅助图案中的每个在所述第二辅助图案的两侧上都突出所述第三宽度。
12.如权利要求1所述的方法，其中，所述第二辅助图案中的每个都具有所述第三宽度。
13.如权利要求1所述的方法，其中，所述第一辅助图案中的每个在所述第三辅助图案的两侧上都突出所述第三宽度。
14.如权利要求2所述的方法，其中，所述硬掩模层包括具有与所述第一辅助层至所述第三辅助层的材料的刻蚀速率不同的刻蚀速率的材料。
15.如权利要求14所述的方法，其中，所述硬掩模层包括含碳的混合物。
CN201010584725.1A 2010-08-04 2010-12-13 形成精细图案的方法 Expired - Fee Related CN102376545B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0075253 2010-08-04
KR1020100075253A KR101093905B1 (ko) 2010-08-04 2010-08-04 미세 패턴 형성 방법

Publications (2)

Publication Number Publication Date
CN102376545A CN102376545A (zh) 2012-03-14
CN102376545B true CN102376545B (zh) 2015-02-11

Family

ID=43981542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010584725.1A Expired - Fee Related CN102376545B (zh) 2010-08-04 2010-12-13 形成精细图案的方法

Country Status (3)

Country Link
US (1) US7943481B1 (zh)
KR (1) KR101093905B1 (zh)
CN (1) CN102376545B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080942A (ja) * 2008-08-25 2010-04-08 Elpida Memory Inc 半導体装置の製造方法
KR20120062385A (ko) * 2010-12-06 2012-06-14 에스케이하이닉스 주식회사 반도체 메모리 소자의 형성방법
CN106373880B (zh) * 2015-07-22 2021-05-25 联华电子股份有限公司 半导体元件及其形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063688A (en) * 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
JP3698688B2 (ja) * 2002-06-26 2005-09-21 東京応化工業株式会社 微細パターンの形成方法
JP4389222B2 (ja) * 2005-05-02 2009-12-24 エルピーダメモリ株式会社 マスクデータ作成方法
KR100822622B1 (ko) * 2007-04-20 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
JP5155017B2 (ja) * 2008-05-29 2013-02-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
KR20100074639A (ko) * 2008-12-24 2010-07-02 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
JP4826846B2 (ja) * 2009-02-12 2011-11-30 信越化学工業株式会社 パターン形成方法
KR101573464B1 (ko) * 2009-07-28 2015-12-02 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법

Also Published As

Publication number Publication date
CN102376545A (zh) 2012-03-14
KR101093905B1 (ko) 2011-12-13
US7943481B1 (en) 2011-05-17

Similar Documents

Publication Publication Date Title
KR100876808B1 (ko) 반도체 소자의 패턴 형성 방법
US8530147B2 (en) Patterning process
US7384874B2 (en) Method of forming hardmask pattern of semiconductor device
US8241838B2 (en) Method of manufacturing semiconductor device
JP2009158907A (ja) 半導体素子の微細パターン形成方法
US20090267175A1 (en) Double patterning techniques and structures
JP2009152613A (ja) 半導体素子の形成方法
JP2016201542A (ja) オープンフィーチャ内に誘電体分離構造を作成するサブトラクティブ法
CN102376545B (zh) 形成精细图案的方法
KR20120126442A (ko) 반도체 소자의 패턴 형성 방법
CN103390551B (zh) 半导体装置图案化结构的制作方法
JP2011258822A (ja) 半導体装置の製造方法
KR20120126715A (ko) 반도체 소자의 패턴 형성 방법
CN111640657B (zh) 半导体器件及其形成方法
KR100946026B1 (ko) 반도체 소자의 패턴 형성방법
KR100953053B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US20130137268A1 (en) Method for pattern formation
KR20110114046A (ko) 반도체 소자의 제조 방법
US20120009526A1 (en) Method of Forming Fine Patterns
US7595145B2 (en) Method of forming pattern of semiconductor device
US8609544B2 (en) Method for fabricating semiconductor device
US10916427B2 (en) Forming contact holes using litho-etch-litho-etch approach
KR100827520B1 (ko) 반도체 소자의 제조 방법
US7867834B2 (en) Manufacturing method of semiconductor device capable of forming the line width of a gate
US20100021849A1 (en) Method of Forming Patterns of Semiconductor Device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150211

Termination date: 20161213