KR101573464B1 - 반도체 소자의 미세 패턴 형성 방법 - Google Patents

반도체 소자의 미세 패턴 형성 방법 Download PDF

Info

Publication number
KR101573464B1
KR101573464B1 KR1020090068978A KR20090068978A KR101573464B1 KR 101573464 B1 KR101573464 B1 KR 101573464B1 KR 1020090068978 A KR1020090068978 A KR 1020090068978A KR 20090068978 A KR20090068978 A KR 20090068978A KR 101573464 B1 KR101573464 B1 KR 101573464B1
Authority
KR
South Korea
Prior art keywords
acid
layer
mask patterns
diffusion regions
mask
Prior art date
Application number
KR1020090068978A
Other languages
English (en)
Other versions
KR20110011368A (ko
Inventor
문성호
강율
김형희
오석환
한소라
최성운
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090068978A priority Critical patent/KR101573464B1/ko
Priority to US12/794,890 priority patent/US8314036B2/en
Publication of KR20110011368A publication Critical patent/KR20110011368A/ko
Application granted granted Critical
Publication of KR101573464B1 publication Critical patent/KR101573464B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • G03F7/423—Stripping or agents therefor using liquids only containing mineral acids or salts thereof, containing mineral oxidizing substances, e.g. peroxy compounds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70475—Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 소자의 미세 패턴 형성 방법이 제공된다. 이 미세 패턴 형성 방법은 기판 상에 기판의 표면과 평행한 방향을 따라 제 1 거리로 서로 이격되어 있는 복수의 예비 제 1 마스크 패턴들을 형성하는 것, 복수의 예비 제 1 마스크 패턴들을 덮도록 기판 상에 산 용액층을 형성하는 것, 산 용액층 내의 산 소스로부터 얻어지는 산을 복수의 예비 제 1 마스크 패턴들의 내부로 확산시켜, 복수의 예비 제 1 마스크 패턴들 각각의 상부 및 측부들을 용해제에 대해 제 1 용해도를 갖는 산 확산 영역들로 전환하여 제 1 거리보다 큰 제 2 거리로 서로 이격되면서 산 확산 영역들 각각에 의해 상부 및 측부들이 둘러싸인 복수의 제 1 마스크 패턴들을 형성하는 것, 산 용액층을 제거하여 제 1 산 확산 영역들을 노출하는 것, 용해제에 대해 제 1 용해도보다 낮은 제 2 용해도를 갖는 제 2 마스크 층을 산 확산 영역들 사이의 공간들 내에 형성하는 것 및 용해제로 산 확산 영역들을 제거하여 복수의 제 1 마스크 패턴들 사이에 개별적으로 위치하는 복수의 제 2 마스크 패턴들을 형성하는 것을 포함한다.
이중 패터닝, 산, 확산, 용해도, 캡핑층

Description

반도체 소자의 미세 패턴 형성 방법{Method for Forming Fine Patterns of Semiconductor Device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더 구체적으로 이중 패터닝 공정을 이용하여 기존의 노광 설비의 해상도 한계를 초월하는 미세한 피치를 갖는 미세 패턴을 형성하기 위한 반도체 소자의 미세 패턴 형성 방법에 관한 것이다.
보다 고집적화된 반도체 소자를 제조하기 위해서는 패턴(pattern)의 미세화가 필수적인다. 일정 면적에 보다 많은 소자들을 집적하기 위해서는 각각의 소자들의 크기를 가능한 한 작게 형성하여야 한다. 이를 위해서는 형성하고자 하는 패턴들 각각의 폭과 패턴들 사이의 간격과의 합인 피치(pitch)를 작게 하여야 한다. 최근에는 반도체 소자의 디자인 룰(design rule)이 급격하게 감소함에 따라, 반도체 소자의 구현에 필요한 패턴을 형성하기 위한 포토리소그라피(photolithography) 공정에 있어서 해상도 한계로 인하여 미세 피치를 가지는 패턴을 형성하는 데 한계가 있다. 특히, 기판 상에 라인 앤드 스페이스(line and space) 패턴 형성을 위한 포토리소그라피 공정에 있어서 해상도 한계로 인하여 미세 피치를 갖는 원하는 패턴 을 형성하는 데 한계가 있다.
이러한 포토리소그라피 공정에서의 해상도 한계를 극복하기 위하여, 이중 패터닝(double patterning) 공정을 이용하여 미세 피치를 갖는 미세 하드마스크(hard mask) 패턴을 형성하는 방법들이 제안되었다. 그러나 이러한 이중 패터닝 공정을 이용하는 미세 패턴 형성 방법들에서는 종횡비(aspect ratio)가 크고 폭이 좁은 개구 영역 내에서 증착 공정 및 식각 공정이 행해지기 때문에, 공정이 복잡할 뿐만 아니라 공정 단가 측면에서 불리한다. 또한, 종횡비가 크고 폭이 좁은 개구 영역 내부에 비세 마스크 패턴을 형성하기 위한 물질을 증착하여야 하기 때문에, 개구 영역 내부에 보이드(void)와 같은 결함을 갖지 않는 우수한 특성을 갖는 막을 형성하는 데 어려움이 있다.
본 발명이 해결하고자 하는 과제는 이중 패터닝 공정에 의해 형성되는 식각 마스크 패턴을 형성하는 데 있어서, 고가의 증착 설비를 사용하지 않고 화학 반응을 이용하여 일정 영역 내에서 패턴의 밀도를 배가시킬 수 있는 반도체 소자의 미세 패턴 형성 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 과제를 달성하기 위하여, 본 발명은 반도체 소자의 미세 패턴 형성 방법을 제공한다. 이 미세 패턴 형성 방법은 기판 상에 복수의 예비 마스크 패턴들을 형성하는 것, 복수의 예비 마스크 패턴들을 덮도록 기판 상에 산 용액층을 형성하는 것, 산 용액층 내의 산 소스로부터 얻어지는 산을 복수의 예비 마스크 패턴들의 내부로 확산시켜, 복수의 예비 마스크 패턴들의 상부 및 측부들을 용해제에 대해 제 1 용해도를 갖는 제 1 산 확산 영역들로 전환하는 것, 산 용액층을 제거하여 제 1 산 확산 영역들을 노출하는 것, 제 1 용해도보다 낮은 제 2 용해도를 갖는 마스크 층을 제 1 산 확산 영역들 사이의 공간들 내에 형성하는 것 및 용해제로 제 1 산 확산 영역들을 제거하여 복수의 마스크 패턴들을 형성하는 것을 포함할 수 있다.
산 용액층을 제거하는 것은 탈이온수를 사용하는 것일 수 있다.
복수의 예비 마스크 패턴들의 상부 및 측부들을 제 1 산 확산 영역들로 전환하는 것은 산 용액층이 형성된 결과물을 열처리 또는 노광하는 것을 포함할 수 있다.
용해제는 알칼리 수용액을 포함할 수 있다.
제 1 산 확산 영역들을 노출한 후, 제 1 산 확산 영역들의 상부 및 측부들 상에 용해제에 대해 제 2 용해도보다 높은 제 3 용해도를 가지면서 산 소스를 포함하는 캡핑층들을 형성하는 것 및 산 소스로부터 얻어지는 산을 캡핑층들으로부터 마스크 층의 내부로 확산시켜, 캡핑층들에 인접하는 마스크 층 부분들을 제 2 산 확산 영역들로 전환하는 것을 더 포함할 수 있다.
캡핑층은 수용성 고분자 및 산 소스를 포함하고, 산 소스는 수용성 산 및 잠재적 산(potential acid) 중에서 선택된 적어도 하나를 포함할 수 있다.
제 1 산 확산 영역들의 상부 및 측부들 상에 캡핑층들을 형성하는 것은 제 1 산 확산 영역의 노출된 표면에 존재하는 수소 원자와 캡핑층에 포함된 수용성 고분자 사이의 이온 결합에 의해 캡핑층이 제 1 산 확산 영역의 노출된 표면에 부착되는 것일 수 있다.
캡핑층들에 인접하는 마스크 층 부분들을 제 2 산 확산 영역들로 전환하는 것은 마스크 층이 형성된 결과물을 열처리 또는 노광하는 것을 포함할 수 있다.
용해제로 제 2 산 확산 영역들 및 캡핑층들을 제거하는 것을 더 포함할 수 있다.
복수의 마스크 패턴들을 식각 마스크로 하는 식각 공정으로 기판을 식각하는 것을 더 포함할 수 있다.
상술한 바와 같이, 본 발명의 과제 해결 수단에 따르면 이중 패터닝 공정을 이용하여 고집적화된 반도체 소자의 제조에 필요한 미세 피치의 패턴을 형성하는 데 있어서, 산 확산 및 물질들 사이의 용해도 차이를 이용하여 패턴을 형성함으로써, 통상의 공정에 의해서는 제어가 불가능한 미세한 폭을 갖는 패턴이 용이하게 형성될 수 있다. 또한, 패턴의 밀도가 증가될 수 있다. 이에 따라, 통상의 포토리소그라피 공정에서 구현하기 어려운 미세 피치의 패턴들을 가져 패턴들의 밀도가 증가된 반도체 소자가 제공될 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되는 것이 아니라 서로 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 이에 더하여, 본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단 면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위한 공정 단면도들이다.
도 1a를 참조하면, 기판(110) 상에 피식각막(112)을 형성한다. 기판(110)은 실리콘(silicon) 기판일 수 있다.
피식각막(112) 상에 복수의 예비 제 1 마스크 패턴들(114)을 형성한다. 복수의 예비 제 1 마스크 패턴들(114)은 기판(110)의 표면과 평행한 방향을 따라 제 1 거리로 서로 이격되도록 형성될 수 있다.
복수의 예비 제 1 마스크 패턴들(114)은 피식각막(112)에 최종적으로 구현하고자 하는 미세 패턴의 피치보다 큰 피치를 갖도록 형성될 수 있다. 복수의 예비 제 1 마스크 패턴들(114)의 폭은 피식각막(112)에 최종적으로 형성하고자 하는 미세 패턴의 폭보다 크게 형성될 수 있다.
피식각막(112)은 형성하고자 하는 패턴의 용도에 따라 다양한 물질로 이루어 질 수 있다. 기판(110) 상에 게이트 전극을 형성하는 경우, 피식각막(112)은, 예를 들어, 도핑된 폴리실리콘층(doped polysilicon layer), 또는 적층 구조의 도핑된 폴리실리콘층 및 금속 실리사이드층(silicide layer)으로 이루어진 도전층일 수 있다. 그리고 기판(110) 상에 비트라인(bitline)을 형성하는 경우, 피식각막(112)은, 예를 들어, 텅스텐(W) 또는 알루미늄(Al)으로 이루어진 금속 도전층일 수 있다. 이에 더하여, 피식각막(112)은 다마신(damascene) 배선 공정에서 몰드층(mold layer)으로 사용하기 위한 절연막일 수도 있다. 이와는 달리, 기판(110) 상에 최종적으로 형성하고자 하는 미세 패턴이 기판(110)을 식각하여 형성되는 경우, 피식각막(112)은 생략될 수 있다. 예를 들어, 기판(110)에 활성 영역을 정의하기 위해 본 발명에 따른 미세 패턴 형성 방법을 이용하는 경우, 피식각막(110)이 생략될 수 있다. 필요에 따라 예비 제 1 마스크 패턴들(114)을 형성하기 전, 피식각막(112) 상에 유기물, 무기물 또는 이들의 조합으로 이루어지는 반사방지막(미도시)이 더 형성될 수도 있다.
예비 제 1 마스크 패턴들(114)은 유기물로 이루어질 수 있다. 예를 들어, 예비 제 1 마스크 패턴들(114)은 통상의 레지스트(resist) 조성물로부터 얻어지는 레지스트 패턴들로 이루어질 수 있다. 예비 제 1 마스크 패턴들(114)을 형성하기 위해, 예를 들어, 피식각막(112) 상에 포토레지스트(photoresist) 물질을 도포하여 레지스트막을 형성한 후, 통상의 포토리소그라피 공정에 따라 레지스트막을 노광 및 현상하는 공정들을 거쳐 피식각막(112)의 상부 표면을 소정의 폭만큼 노출시키는 개구부들을 갖는 레지스트 패턴들이 형성될 수 있다.
도 1b를 참조하면, 기판(110) 상에 복수의 예비 제 1 마스크 패턴들(114)을 덮는 산 용액층(120)을 형성한다.
산 용액층(120)은 일반 산 및 잠재적 산(potential acid) 중에서 선택된 적어도 하나의 산 소스(acid source)를 포함할 수 있다. 잠재적 산은 열산 발생제(Thermal Acid Generator : TAG) 또는 광산 발생제(Photo Acid Generator : PAG)일 수 있다. 산 용액층(120)은 물에 용해될 수 있다.
산 용액층(120) 내에 포함된 산 소스로부터 얻어지는 산을 복수의 예비 제 1 마스크 패턴들(114)의 내부로 확산시켜, 복수의 예비 제 1 마스크 패턴들(114)의 상부 및 측부들을 산 확산 영역들(122)로 전환한다. 이에 따라, 제 1 거리보다 큰 제 2 거리로 서로 이격되면서 산 확산 영역들(122)에 의해 상부 및 측부들이 둘러싸인 복수의 제 1 마스크 패턴들(114a)이 형성될 수 있다. 결과적으로, 제 1 마스크 패턴들(114a)은 예비 제 1 마스크 패턴들(114)의 폭보다 작은 폭을 가질 수 있다. 또한, 산 확산 영역들(122)은 제 1 마스크 패턴들(114a)과 추후 공정에서 형성되는 예비 제 2 마스크 패턴들(도 1e의 130a 참조) 사이의 공간을 확보하기 위한 스페이스부(space part)로 이용될 수 있다. 이에 더하여, 산 확산 영역들(122)을 산 용액층(120)을 이용하여 형성하기 때문에, 제 1 마스크 패턴들(114a)의 노출된 표면이 양호한 프로파일 형상을 가질 수 있다.
복수의 예비 제 1 마스크 패턴들(114)의 상부 및 측부들을 산 확산 영역들(122)로 전환하는 것은 열 처리 공정 또는 노광 공정을 이용하는 것일 수 있다.
복수의 예비 제 1 마스크 패턴들(114)의 상부 및 측부들을 산 확산 영역 들(122)로 전환하기 위해 열 처리 공정을 이용하는 경우는 산 용액층(120) 내에 포함된 산 소스가 일반 산 및 열산 발생제 중에서 적어도 하나를 포함하는 경우일 수 있다.
복수의 예비 제 1 마스크 패턴들(114)의 상부 및 측부들을 산 확산 영역들(122)로 전환하기 위해 열 처리 공정을 이용하는 경우, 복수의 예비 제 1 마스크 패턴들(114)의 상부 및 측부들을 산 확산 영역들(122)로 전환하기 위해 기판(110) 상에 산 용액층(120)이 형성된 결과물을 열 처리하여 산 용액층(120) 내의 열산 발생제로부터 산을 발생시키는 공정과, 산 용액층(120) 내에 존재하는 일반 산 및/또는 열산 발생제로부터 발생된 산을 복수의 예비 제 1 마스크 패턴들(114)의 내부로 확산시키는 공정이 연속적으로 수행될 수 있다. 여기서, 산을 발생 및 확산시키기 위한 열 처리는, 예를 들어, 약 25∼200℃의 온도 하에서 수행될 수 있다. 열 처리 시간은 원하는 산의 확산 거리에 따라 가변적으로 제어될 수 있다.
복수의 예비 제 1 마스크 패턴들(114)의 상부 및 측부들을 산 확산 영역들(122)로 전환하기 위해 노광 공정을 이용하는 경우는 산 용액층(120) 내에 포함된 산 소스가 광산 발생제를 포함하는 경우일 수 있다.
복수의 예비 제 1 마스크 패턴들(114)의 상부 및 측부들을 산 확산 영역들(122)로 전환하기 위해 노광 공정을 이용하는 경우, 복수의 예비 제 1 마스크 패턴들(114)의 상부 및 측부들을 산 확산 영역들(122)로 전환하기 위해 기판(110) 상에 산 용액층(120)이 형성된 결과물을 크립톤 플루오라이드 엑시머 레이저(248nm, KrF eximer laser), 아르곤 플루오라이드(ArF) 엑시머 레이저(193nm) 및 플루오 린(F2) 엑시머 레이저(157nm) 중에서 선택된 하나의 광에 노광시켜 산 용액층(120) 내의 광산 발생제로부터 산을 발생시킨 후, 열 처리로 광산 발생제로부터 발생된 산 용액층(120) 내에 존재하는 산이 복수의 예비 제 1 마스크 패턴들(114)의 내부로 확산시키는 것일 수 있다. 여기서, 산을 확산시키기 위한 열 처리는, 예를 들어, 약 25∼200℃의 온도 하에서 수행될 수 있다. 열 처리 시간은 원하는 산의 확산 거리에 따라 가변적으로 제어될 수 있다.
도 1c를 참조하면, 산 용액층(120)을 제거한다. 산 용액층(120)을 제거하는 것은 탈이온수(DeIonized water : DI water)를 사용하는 것일 수 있다. 이는 산 용액층(120)이 물에 용해될 수 있기 때문이다.
복수의 제 1 마스크 패턴들(114a)을 경화시켜, 복수의 제 1 마스크 패턴들(114a)이 유기 용매, 예를 들어, 프로필렌 글리콜 메틸 에테르 아세테이트(Propylene Glycol Methyl Ether Acetate : PGMEA), 에틸 락테이트(Ethyl Lactate : EL), 시클로헥사논(cyclohexanone) 등에 대하여 불용성을 가지도록 할 수 있다.
복수의 제 1 마스크 패턴들(114a)을 경화시키기 위해, 복수의 제 1 마스크 패턴들(114a)을 플라즈마(plasma) 처리할 수 있다. 플라즈마 처리는 아르곤(Ar) 플라즈마 또는 하이드로브로마이드(HBr) 플라즈마를 이용할 수 있다.
여기서, 플라즈마 처리는 산 확산 영역들(122)이 형성된 후, 수행되는 것으로 설명되었지만, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 복수의 예비 제 1 마스크 패턴들(114)을 형성한 후, 산 확산 영역들(122)을 형성하기 전에 수행될 수도 있다.
도 1d를 참조하면, 산 확산 영역들(122) 사이의 공간들 내에 제 2 마스크 층(130)을 형성한다.
제 2 마스크 층(130)은 레지스트 조성물로 이루어질 수 있다. 여기서, 제 2 마스크 층(130)을 구성하는 레지스트 조성물은 포지티브형(positive type) 또는 네가티브형(negative type) 화학증폭형 레지스트(Chemically Amplified Resist : CAR) 조성물로 구성될 수 있다. 예를 들어, 제 2 마스크 층(130)은 크립톤 플루오라이드 엑시머 레이저(248nm)용 레지스트 조성물, 아르곤 플루오라이드 엑시머 레이저(193nm)용 레지스트 조성물, 또는 극자외선(13.5nm, Extream UltraViolet : EUV)용 레지스트 조성물로부터 얻어질 수 있다. 추후 공정에서 제 2 마스크 층(130)에 대하여 노광 및 산을 이용하는 가공 공정은 행해지지 않으므로, 제 2 마스크 층(130)을 구성하는 레지스트 조성물로서 열산 발생제 또는 광산 발생제와 같은 잠재적 산을 포함하지 않는 재료가 사용될 수 있다. 이와는 달리, 제 2 마스크 층(130)이 광산 발생제와 같은 잠재적 산을 포함할 경우, 제 2 마스크 패턴들(도 1g의 130b 참조)에 대한 추가적인 노광 공정이 가능해 질 수 있다.
제 2 마스크 층(130)은 용해제, 예를 들어, 표준 2.38wt% 테트라메틸 암모늄 하이드록사이드(TetraMethylAmmonium Hydroxide : TMAH, 이하 TMAH를 사용) 수용액과 같은 알칼리 수용액에 대한 용해도가 산 확산 영역들(122)보다 더 낮은 재료로 이루어질 수 있다. 예를 들어, 제 2 마스크 층(130)은 알칼리 수용액에 대한 용해 율이 약 1∼10Å/sec인 재료로 구성될 수 있다. 제 2 마스크 층(130)을 형성하기 위해, 노광되지 않은 레지스트막이 현상액에 의해 용해 또는 현상되는 특성인 잔막율(dark erosion) 특성을 가지는 레지스트 재료로 제 2 마스크 층(130)을 형성하되, 잔막율 특성이 비교적 낮은 레지스트 재료를 사용하여 제 2 마스크 층(130)을 형성함으로써, 제 2 마스크 층(130)의 현상액에 대한 용해도가 산 확산 영역(122)보다 더 작아지도록 할 수 있다. 산 확산 영역(122) 내의 산은 알칼리와의 반응성이 좋기 때문에, 통상적으로 알려진 대부분의 레지스트 재료들은 알칼리 수용액인 용해제에 대해 산 확산 영역(122)에 비해 낮은 잔막율 특성을 가지고 있다. 예를 들어, 제 2 마스크 층(130)을 형성하기 위해, 폴리하이드록시 스티렌(PolyHydroxy Styrene : PHS) 단량 단위체(monomer unit)를 가지는 폴리머, 아세탈(acetal) 보호기를 가지는 폴리머, 또는 (메트)아크릴레이트((meth)acrylate) 계열의 단량 단위체를 가지는 폴리머를 포함하는 레지스트 재료가 사용될 수 있다. 제 2 마스크 층(130)을 형성하기 위한 재료는 특별히 제한되지 않으며, 통상적으로 알려진 레지스트 재료들 중에서 원하는 잔막율 특성을 가지는 재료가 선택되어 사용될 수 있다. 이에 따라, 제 2 마스크 층(130)이 2.38 중량% TMAH 수용액에 대하여 약 1∼10Å/sec의 용해도를 가진다면, 산 확산 영역(122)에 비해 제 2 마스크 층(130)의 현상액에 대한 용해도가 충분히 낮아질 수 있다.
기판(110)의 표면으로부터 제 2 마스크 층(130)의 상부 표면의 높이가 산 확산 영역들(122)의 상부 표면의 높이보다 더 높게 되도록 제 2 마스크 층(130)이 형성되는 것으로 도시되어 있다. 그러나 본 발명은 이에 한정되는 것은 아니다. 도시 되지는 않았지만, 제 2 마스크 층(130)이 형성된 후, 복수의 제 1 마스크 패턴들(114a)의 상부에서 산 확산 영역들(122)이 노출되도록 제 2 마스크 층(130)의 상부 표면의 높이가 산 확산 영역들(122)의 상부 표면의 높이와 같거나, 또는 더 낮게 형성될 수도 있다. 즉, 제 2 마스크 층(130)은 산 확산 영역들(122) 사이의 공간 내에만 형성될 수도 있다. 제 2 마스크 층(130)을 형성하기 위해, 필요한 레지스트 재료를 유기 용매에 용해시킨 용액을 스핀 코팅(sipn coating)한 후, 건조 또는 베이크(bake) 공정에 의해 유기 용제를 제거하는 공정이 이용될 수 있다.
산 확산 영역들(122)에는 산이 포함되어 있기 때문에, 산 확산 영역들(122) 내의 산은 제 2 마스크 층(130)이 형성되는 동안 제 2 마스크 층(130) 내부로 어느 정도 더 확산될 수 있다. 즉, 제 2 마스크 층(130)이 형성하기 위한 건조 또는 베이크 공정 동안 확산에 의해 산 확산 영역들(122) 내의 산이 제 2 마스크 층(130) 내부로 확산될 수 있다. 제 2 마스크 층(130) 내에서의 산 확산 거리에 따라, 후속 공정에서 제 2 마스크 층(130)으로부터 얻어지는 복수의 예비 제 2 마스크 패턴들(도 1f의 130a 참조)의 폭이 조절될 수 있다.
도 1e를 참조하면, 산 확산 영역들(122)의 상부 표면이 노출될 때까지 용해제를 이용하여 제 2 마스크 층(130)을 그 상부 표면으로부터 용해시킨다. 용해제로는 표준 2.38wt% TMAH 수용액과 같은 알칼리 수용액이 사용될 수 있다.
산 확산 영역들(122)의 상부 표면이 노출됨에 따라, 복수의 제 1 마스크 패턴들(114a) 사이에 산 확산 영역들(122)을 개재하면서 개별적으로 위치되는 복수의 예비 제 2 마스크 패턴들(130a)이 형성된다.
도 1d에서 설명된 바와 같이, 제 2 마스크 층(130)의 상부 표면의 높이가 산 확산 영역들(130)의 상부 표면들의 높이와 같거나 더 낮게 형성된 경우, 도 1e의 공정은 생략될 수 있다.
도 1d에서는 도시되지 않았지만, 제 2 마스크 층(130)을 형성한 후, 제 2 마스크 층(130)의 상부 표면 상에 일반 산 또는/및 잠재적 산을 포함하는 상부 캡핑층(미도시) 또는 산 공급층(미도시)을 더 형성할 수 있다. 이러한 경우, 열 처리 또는 노광에 의해 상부 캡핑층 또는 산 공급층으로부터 얻어지는 산이 산 확산 영역들(122)의 표면들 상의 제 2 마스크 층(130) 전면 내부로 확산되어, 제 2 마스크 층(130)에는 산 확산 영역들(122)의 상부 뿐만 아니라, 제 2 마스크 층(130)의 상부 전면에도 그 상부 표면으로부터 소정 깊이까지 연장되는 상부 산 확산 영역(미도시)이 형성될 수 있다. 상부 산 확산 영역은 용해제에 대해 제 2 마스크 층(130)보다 낮은 용해도를 가질 수 있다.
도 1f를 참조하면, 용해제를 이용하여 산 확산 영역들(122) 및 복수의 예비 제 2 마스크 패턴들(130a)을 용해시킨다.
그 결과, 산 확산 영역들(122)과 복수의 예비 제 2 마스크 패턴들(130a) 사이의 용해제에 대한 용해도 차이로 인해, 복수의 예비 제 2 마스크 패턴들(130a)보다 산 확산 영역들(122)이 먼저 제거될 수 있다. 산 확산 영역들(122)이 먼저 제거되는 동안, 복수의 예비 제 2 마스크 패턴들(130a)도 용해제인 알칼리 수용액에 노출된 표면으로부터 어느 정도 더 용해될 수 있다.
도 1g를 참조하면, 용해제를 이용하여 복수의 예비 제 2 마스크 패턴 들(130a)을 더 용해시켜 그 노출 표면으로부터 일부 제거하여, 원하는 폭을 가지는 복수의 제 2 마스크 패턴들(130b)을 형성한다.
도 1f에서 설명된 용해 공정에서 산 확산 영역들(122)이 완전히 제거되면서 형성된 복수의 예비 제 2 마스크 패턴들(130a)의 폭이 복수의 제 2 마스크 패턴들(130b)의 원하는 폭과 동일할 경우, 도 1g에서 설명된 용해 공정은 생략될 수 있다.
도 1h를 참조하면, 복수의 제 1 마스크 패턴들(114a) 및 복수의 제 2 마스크 패턴들(130b)을 식각 마스크로 하는 식각 공정으로 피식각막(112)을 식각하여 복수의 미세 패턴들(112a)을 형성한다.
복수의 미세 패턴들(112a)이 형성된 후, 복수의 미세 패턴들(112a) 상에 잔류하는 복수의 제 1 마스크 패턴들(114a) 및 복수의 제 2 마스크 패턴들(130b)을 제거한다. 복수의 제 1 마스크 패턴들(114a) 및 복수의 제 2 마스크 패턴들(130a)을 제거하기 위해 애싱(ashing) 및 스트립(strip) 공정이 이용될 수 있다.
도 1a에서 설명된 바와 같이, 피식각막(112)을 형성하는 공정이 생략될 경우, 복수의 제 1 마스크 패턴들(114a) 및 복수의 제 2 마스크 패턴들(130b)을 식각 마스크로 하는 식각 공정에 의해 기판(110)이 식각될 수도 있다.
도 2a 내지 도 2i는 본 발명의 다른 실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위한 공정 단면도들이다.
도 2a를 참조하면, 기판(210) 상에 피식각막(212)을 형성한다. 기판(210)은 실리콘 기판일 수 있다.
피식각막(212) 상에 복수의 예비 제 1 마스크 패턴들(214)을 형성한다. 복수의 예비 제 1 마스크 패턴들(214)은 기판(210)의 표면과 평행한 방향을 따라 제 1 거리로 서로 이격되도록 형성될 수 있다.
복수의 예비 제 1 마스크 패턴들(214)은 피식각막(212)에 최종적으로 구현하고자 하는 미세 패턴의 피치보다 큰 피치를 갖도록 형성될 수 있다. 복수의 예비 제 1 마스크 패턴들(214)의 폭은 피식각막(212)에 최종적으로 형성하고자 하는 미세 패턴의 폭보다 크게 형성될 수 있다.
피식각막(212)은 형성하고자 하는 패턴의 용도에 따라 다양한 물질로 이루어질 수 있다. 기판(210) 상에 게이트 전극을 형성하는 경우, 피식각막(212)은, 예를 들어, 도핑된 폴리실리콘층, 또는 적층 구조의 도핑된 폴리실리콘층 및 금속 실리사이드층으로 이루어진 도전층일 수 있다. 그리고 기판(210) 상에 비트라인을 형성하는 경우, 피식각막(212)은, 예를 들어, 텅스텐 또는 알루미늄으로 이루어진 금속 도전층일 수 있다. 이에 더하여, 피식각막(212)은 다마신 배선 공정에서 몰드층으로 사용하기 위한 절연막일 수도 있다. 이와는 달리, 기판(210) 상에 최종적으로 형성하고자 하는 미세 패턴이 기판(210)을 식각하여 형성되는 경우, 피식각막(212)은 생략될 수 있다. 예를 들어, 기판(210)에 활성 영역을 정의하기 위해 본 발명에 따른 미세 패턴 형성 방법을 이용하는 경우, 피식각막(210)이 생략될 수 있다. 필요에 따라 예비 제 1 마스크 패턴들(214)을 형성하기 전, 피식각막(212) 상에 유기물, 무기물 또는 이들의 조합으로 이루어지는 반사방지막(미도시)이 더 형성될 수도 있다.
예비 제 1 마스크 패턴들(214)은 유기물로 이루어질 수 있다. 예를 들어, 예비 제 1 마스크 패턴들(214)은 통상의 레지스트 조성물로부터 얻어지는 레지스트 패턴들로 이루어질 수 있다. 예비 제 1 마스크 패턴들(214)을 형성하기 위해, 예를 들어, 피식각막(212) 상에 포토레지스트 물질을 도포하여 레지스트막을 형성한 후, 통상의 포토리소그라피 공정에 따라 레지스트막을 노광 및 현상하는 공정들을 거쳐 피식각막(212)의 상부 표면을 소정의 폭만큼 노출시키는 개구부들을 갖는 레지스트 패턴들이 형성될 수 있다.
도 2b를 참조하면, 기판(210) 상에 복수의 예비 제 1 마스크 패턴들(214)을 덮는 산 용액층(220)을 형성한다.
산 용액층(220)은 일반 산 및 잠재적 산 중에서 선택된 적어도 하나의 산 소스를 포함할 수 있다. 잠재적 산은 열산 발생제 또는 광산 발생제일 수 있다. 산 용액층(220)은 물에 용해될 수 있다.
산 용액층(220) 내에 포함된 산 소스로부터 얻어지는 산을 복수의 예비 제 1 마스크 패턴들(214)의 내부로 확산시켜, 복수의 예비 제 1 마스크 패턴들(214)의 상부 및 측부들을 제 1 산 확산 영역들(222)로 전환한다. 이에 따라, 제 1 거리보다 큰 제 2 거리로 서로 이격되면서 제 1 산 확산 영역들(222)에 의해 상부 및 측부들이 둘러싸인 복수의 제 1 마스크 패턴들(214a)이 형성될 수 있다. 결과적으로, 제 1 마스크 패턴들(214a)은 예비 제 1 마스크 패턴들(214)의 폭보다 작은 폭을 가질 수 있다. 또한, 제 1 산 확산 영역들(222)은 제 1 마스크 패턴들(214a)과 추후 공정에서 형성되는 예비 제 2 마스크 패턴들(도 2f의 230a 참조) 사이의 공간을 확 보하기 위한 스페이스부로 이용될 수 있다. 이에 더하여, 산 확산 영역들(222)을 산 용액층(220)을 이용하여 형성하기 때문에, 제 1 마스크 패턴들(214a)의 노출된 표면이 양호한 프로파일 형상을 가질 수 있다. 게다가, 산 확산 영역들(222)의 노출된 표면에는 산이 고를게 분포되기 때문에, 추후 공정에서 산 확산 영역들(222) 상에 형성되는 캡핑층들(도 2d의 224 참조)이 균일한 표면을 가질 수 있다.
복수의 예비 제 1 마스크 패턴들(214)의 상부 및 측부들을 제 1 산 확산 영역들(222)로 전환하는 것은 열 처리 공정 또는 노광 공정을 이용하는 것일 수 있다.
복수의 예비 제 1 마스크 패턴들(214)의 상부 및 측부들을 제 1 산 확산 영역들(222)로 전환하기 위해 열 처리 공정을 이용하는 경우는 산 용액층(220) 내에 포함된 산 소스가 일반 산 및 열산 발생제 중에서 적어도 하나를 포함하는 경우일 수 있다.
복수의 예비 제 1 마스크 패턴들(214)의 상부 및 측부들을 제 1 산 확산 영역들(222)로 전환하기 위해 열 처리 공정을 이용하는 경우, 복수의 예비 제 1 마스크 패턴들(214)의 상부 및 측부들을 제 1 산 확산 영역들(222)로 전환하기 위해 기판(210) 상에 산 용액층(220)이 형성된 결과물을 열 처리하여 산 용액층(220) 내의 열산 발생제로부터 산을 발생시키는 공정과, 산 용액층(220) 내에 존재하는 일반 산 및/또는 열산 발생제로부터 발생된 산을 복수의 예비 제 1 마스크 패턴들(214)의 내부로 확산시키는 공정이 연속적으로 수행될 수 있다. 여기서, 산을 발생 및 확산시키기 위한 열 처리는, 예를 들어, 약 25∼200℃의 온도 하에서 수행될 수 있 1 다. 열 처리 시간은 원하는 산의 확산 거리에 따라 가변적으로 제어될 수 있다.
복수의 예비 제 1 마스크 패턴들(214)의 상부 및 측부들을 제 1 산 확산 영역들(222)로 전환하기 위해 노광 공정을 이용하는 경우는 산 용액층(220) 내에 포함된 산 소스가 광산 발생제를 포함하는 경우일 수 있다.
복수의 예비 제 1 마스크 패턴들(214)의 상부 및 측부들을 제 1 산 확산 영역들(222)로 전환하기 위해 노광 공정을 이용하는 경우, 복수의 예비 제 1 마스크 패턴들(214)의 상부 및 측부들을 제 1 산 확산 영역들(222)로 전환하기 위해 기판(210) 상에 산 용액층(220)이 형성된 결과물을 크립톤 플루오라이드 엑시머 레이저(248nm), 아르곤 플루오라이드 엑시머 레이저(193nm) 및 플루오린 엑시머 레이저(157nm) 중에서 선택된 하나의 광에 노광시켜 산 용액층(220) 내의 광산 발생제로부터 산을 발생시킨 후, 열 처리로 광산 발생제로부터 발생된 산 용액층(220) 내에 존재하는 산이 복수의 예비 제 1 마스크 패턴들(214)의 내부로 확산시키는 것일 수 있다. 여기서, 산을 확산시키기 위한 열 처리는, 예를 들어, 약 25∼200℃의 온도 하에서 수행될 수 있다. 열 처리 시간은 하원는 산의 확산 거리에 따라 가변적으로 제어될 수 있다.
도 2c를 참조하면, 산 용액층(220)을 제거한다. 산 용액층(220)을 제거하는 것은 탈이온수를 사용하는 것일 수 있다. 이는 산 용액층(220)이 물에 용해될 수 있기 때문이다.
도 2d를 참조하면, 제 1 산 확산 영역들(222)의 상부 및 측부들 상에 산 소스를 포함하는 캡핑층들(capping layer, 224)을 형성한다.
캡핑층(224)은 일반 산 및 잠재적 산 중에서 선택된 적어도 하나의 산 소스를 포함할 수 있다. 잠재적 산은 열산 발생제 또는 광산 발생제일 수 있다. 예를 들어, 캡핑층(224)은 고분자와 산 소스의 혼합물로 이루어질 수 있다.
캡핑층(224)에 포함되는 잠재적 산은, 예를 들어, C4F9SO3H (perfluorobutane sulfonic acid), CF3CO2H (trifluoroacetic acid) 및 CF3SO3H (trifluoromethane sulfonic acid) 중에서 선택된 적어도 하나를 포함할 수 있다.
또한, 캡핑층(224)에 포함되는 잠재적 산은, 예를 들어, 발색기 (chromophore group)를 포함하고, 크립톤 플루오라이드 엑시머 레이저(248nm), 아르곤 플루오라이드 엑시머 레이저(193nm), 및 플루오린 엑시머 레이저(157nm) 중에서 선택된 어느 하나의 광에 노광되면 산을 발생시키는 광산 발생제일 수 있다. 이 경우, 광산 발생제는 트리아릴술포늄 염(triarylsulfonium salts), 디아릴이오도늄 염(diaryliodonium salts), 술포네이트(sulfonates) 또는 그 혼합물로 이루어질 수 있다. 예를 들어, 광산 발생제는 트리페닐술포늄 트리플레이트(triphenylsulfonium triflate), 트리페닐술포늄 안티모네이트(triphenylsulfonium antimonate), 디페닐오이도늄 트리플레이트(diphenyliodonium triflate), 디페닐이오도늄 안티모네이트(diphenyliodonium antimonate), 메톡시디페닐이오도늄 트리플레이트(methoxydiphenyliodonium triflate), 디-t-부틸디페닐이오도늄 트리플레이트(di-t-butyldiphenyliodonium triflate), 2,6-디니트로벤질 술포네이트(2,6-dinitrobenzyl sulfonates), 피로갈롤 트리스(알킬술포네이트)(pyrogallol tris(alkylsulfonates)), N-하이드록시숙신이미드 트리플레이트(N-hydroxysuccinimide triflate), 노르보르넨-디카르복스이미드-트리플레이트(norbornene-dicarboximide-triflate), 트리페닐술포늄 노나플레이트(triphenylsulfonium nonaflate), 디페닐이오도늄 노나플레이트(diphenyliodonium nonaflate), 메톡시디페닐이오도늄 노나플레이트(methoxydiphenyliodonium nonaflate), 디-t-부틸디페닐이오도늄 노나플레이트(di-t-butyldiphenyliodonium nonaflate), N-하이드록시숙신이미드 노나플레이트(N-hydroxysuccinimide nonaflate), 노르보르넨-디카르복스이미드-노나플레이트 (norbornene-dicarboximide-nonaflate), 트리페닐술포늄 퍼플루오로부탄술포네이트(triphenylsulfonium perfluorobutanesulfonate), 트리페닐술포늄 퍼플루오로옥탄술포네이트(triphenylsulfonium PerFluoroOctaneSulfonate : triphenylsulfonium PFOS), 디페닐이오도늄 PFOS(diphenyliodonium PFOS), 메톡시디페닐이오도늄 PFOS(methoxydiphenyliodonium PFOS), 디-t-부틸디페닐이오도늄 트리플레이트(di-t-butyldiphenyliodonium triflate), N-히드록시숙신이미드 PFOS(N-hydroxysuccinimide PFOS), 노르보르넨-디카르복스이미드 PFOS(norbornene-dicarboximide PFOS) 또는 이들의 혼합물로 이루어질 수 있다.
또한, 캡핑층(224)에 포함되는 잠재적 산은, 예를 들어, 열에 의해 산을 발생시키는 열산 발생제일 수 있다. 열산 발생제는 지방족(aliphatic) 또는 지환식(alicyclic) 화합물로 구성될 수 있다. 예를 들어, 열산 발생제는 카르보네이트 에스테르(carbonate ester), 술포네이트 에스테르(sulfonate ester) 및 포스페이트 에스테르(phosphate ester)로 이루어지는 군에서 선택된 적어도 하나의 화합물로 구성될 수 있다. 보다 구체적인 예로서, 열산 발생제는 시클로헥실 노나플루오로부탄술포네이트(cyclohexyl nonafluorobutanesulfonate), 노르보르닐 노나플루오로부탄술포네이트(norbornyl nonafluorobutanesulfonate), 트리시클로데카닐 노나플루오로부탄술포네이트(tricyclodecanyl nonafluorobutanesulfonate), 아다만틸 노나플루오로부탄술포네이트(adamantyl nonafluorobutanesulfonate), 시클로헥실 노나플루오로부탄카르보네이트(cyclohexyl nonafluorobutanecarbonate), 노르보르닐 노나플루오로부탄카르보네이트(norbornyl nonafluorobutanecarbonate), 트리시클로데카닐 노나플루오로부탄카르보네이트(tricyclodecanyl nonafluorobutanecarbonate), 아다만틸 노나플루오로부탄카르보네이트(adamantyl nonafluorobutanecarbonate), 시클로헥실 노나플루오로부탄포스페이트(cyclohexyl nonafluorobutanephosphonate), 노르보르닐 노나플루오로부탄포스페이트(norbornyl nonafluorobutanephosphonate), 트리시클로데카닐 노나플루오로부탄포스페이트(tricyclodecanyl nonafluorobutanephosphonate) 및 아다만틸 노나플루오로부탄포스페이트(adamantyl nonafluorobutanephosphonate)로 이루어지는 군에서 선택된 적어도 하나의 화합물로 구성될 수 있다.
캡핑층(224)이 고분자와 산 소스의 혼합물로 이루어지는 경우, 산 소스는 고분자의 총 중량을 기준으로 0.01∼50wt%의 양으로 포함될 수 있다.
캡핑층(224)에 포함될 수 있는 고분자는 수용성 고분자로 이루어질 수 있다. 수용성 고분자는, 예를 들어, 아크릴아미드형(acrylamide type) 단량 단위체, 비닐 형(vinyl type) 단량 단위체, 알킬렌글리콜형(alkylene glycol type) 단량 단위체, 무수 말레인산(maleic anhydride) 단량 단위체, 에틸렌이민(ethylen imine) 단량 단위체, 옥사졸린기(oxazoline group)를 포함하는 단량 단위체, 아크릴로니트릴(acrylonitrile) 단량 단위체, 알릴아미드(allyl amide) 단량 단위체, 3,4-디하이드로피란(3,4-dihydropyran) 단량 단위체 및 2,3-디하이드로퓨란(2,3-dihydrofuran) 단량 단위체 중에서 선택된 적어도 하나의 단량 단위체를 반복 단위로 포함할 수 있다.
캡핑층(224)을 형성하기 위한 예시적인 방법으로 물, 수용성 고분자 및 수용성 산 또는 잠재적 산으로 이루어지는 산 소스의 혼합물로 이루어지는 캡핑 조성물을 제 1 산 확산 영역(222)의 노출된 표면에 코팅한 후, 그 결과물을 열처리하는 공정이 이용될 수 있다.
또한, 캡핑층(224)을 형성하기 위한 다른 예시적인 방법으로 RELACSTM 물질 (Resolution Enhancement Lithography Assisted by Chemical Shrink : AZ Electronic Materials사 제품)에 위에서 제시된 것과 같은 산 소스들 중 어느 하나의 산 소스를 혼합하고, 그 혼합물을 제 1 산 확산 영역(222)의 노출된 표면 위에 스핀 코팅한 후, 이를 소정 온도 하에서 소정 시간 동안, 예를 들어, 약 100∼130℃의 온도하에서 약 20∼70sec 동안 베이크하여 캡핑층(224)을 형성하는 공정이 이용될 수 있다. 이 때, 제 1 산 확산 영역(222)의 표면에 존재하는 산이 촉매로 작용하여 RELACSTM 물질이 제 1 산 확산 영역(222)의 표면에 가교 결합되어 캡핑 층(224)이 형성될 수 있다. 캡핑층(224)이 형성된 후, 캡핑층(224) 위에 남아 있는 불필요한 코팅 조성물은 물, 유기 용매, 물과 유기 용매의 혼합물 및 현상액 중 선택된 어느 하나의 용제를 이용하여 제거될 수 있다.
복수의 제 1 마스크 패턴들(214a)을 경화시켜, 복수의 제 1 마스크 패턴들(214a)이 유기 용매, 예를 들어, 프로필렌 글리콜 메틸 에테르 아세테이트, 에틸 락테이트, 시클로헥사논 등에 대하여 불용성을 가지도록 할 수 있다.
복수의 제 1 마스크 패턴들(214a)을 경화시키기 위해, 복수의 제 1 마스크 패턴들(214a)을 플라즈마 처리할 수 있다. 플라즈마 처리는 아르곤 플라즈마 또는 하이드로브로마이드 플라즈마를 이용할 수 있다.
여기서, 플라즈마 처리는 캡핑층(224)이 형성된 후, 수행되는 것으로 설명되었지만, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 복수의 예비 제 1 마스크 패턴들(214) 또는 산 확산 영역들(222)을 형성한 후, 캡핑층들(224)을 형성하기 전에 수행될 수도 있다. 또한, 캡핑층(224)이 광산 발생제 또는 일반 산을 함유하는 경우, 캡핑층(224) 형성을 위해 산 확산 영역(222) 상에 코팅 조성물을 코팅한 후, 캡핑층(224)이 형성되도록 하기 위한 베이크 공정만으로도 제 1 마스크 패턴(214a)의 유기 용매에 대한 용해도가 변화되어, 후속 공정(예를 들어, 도 2e에서 설명되는 제 2 마스크 층(230) 형성 공정)에서 캡핑층(224) 상에 다른 레지스트 물질을 코팅할 때 사용되는 유기 용매에 대해, 제 1 마스크 패턴(214a)이 불용성으로 되어 제 1 마스크 패턴(214a)이 용해되는 것이 방지될 수 있다.
도 2e를 참조하면, 캡핑층들(224) 사이의 공간들 내에 제 2 마스크 층(230) 을 형성한다.
제 2 마스크 층(230)은 레지스트 조성물로 이루어질 수 있다. 여기서, 제 2 마스크 층(230)을 구성하는 레지스트 조성물은 포지티브형 또는 네가티브형 화학증폭형 레지스트 조성물로 구성될 수 있다. 예를 들어, 제 2 마스크 층(230)은 크립톤 플루오라이드 엑시머 레이저(248nm)용 레지스트 조성물, 아르곤 플루오라이드 엑시머 레이저(193nm)용 레지스트 조성물, 또는 극자외선(13.5nm)용 레지스트 조성물로부터 얻어질 수 있다. 추후 공정에서 제 2 마스크 층(230)에 대하여 노광 및 산을 이용하는 가공 공정은 행해지지 않으므로, 제 2 마스크 층(230)을 구성하는 레지스트 조성물로서 열산 발생제 또는 광산 발생제와 같은 잠재적 산을 포함하지 않는 재료가 사용될 수 있다. 이와는 달리, 제 2 마스크 층(230)이 광산 발생제와 같은 잠재적 산을 포함할 경우, 제 2 마스크 패턴들(도 2h의 230b 참조)에 대한 추가적인 노광 공정이 가능해 질 수 있다.
제 2 마스크 층(230)은 용해제, 예를 들어, 표준 2.38wt% TMAH 수용액과 같은 알칼리 수용액에 대한 용해도가 캡핑층(224)보다 더 낮은 재료로 이루어질 수 있다. 예를 들어, 제 2 마스크 층(230)은 알칼리 수용액에 대한 용해율이 약 1∼10Å/sec인 재료로 구성될 수 있다. 제 2 마스크 층(230)을 형성하기 위해, 노광되지 않은 레지스트막이 현상액에 의해 용해 또는 현상되는 특성인 잔막율 특성을 가지는 레지스트 재료로 제 2 마스크 층(230)을 형성하되, 잔막율 특성이 비교적 낮은 레지스트 재료를 사용하여 제 2 마스크 층(230)을 형성함으로써, 제 2 마스크 층(230)의 현상액에 대한 용해도가 캡핑층(224)보다 더 작아지도록 할 수 있다. 통 상적으로 알려진 대부분의 레지스트 재료들은 RELACSTM 의 일종인 R-607에 비해 낮은 잔막율 특성을 가지고 있다. 예를 들어, 제 2 마스크 층(230)을 형성하기 위해, 폴리하이드록시 스티렌 단량 단위체를 가지는 폴리머, 아세탈 보호기를 가지는 폴리머, 또는 (메트)아크릴레이트 계열의 단량 단위체를 가지는 폴리머를 포함하는 레지스트 재료가 사용될 수 있다. 제 2 마스크 층(230)을 형성하기 위한 재료는 특별히 제한되지 않으며, 통상적으로 알려진 레지스트 재료들 중에서 원하는 잔막율 특성을 가지는 재료가 선택되어 사용될 수 있다. 이에 따라, 캡핑층(224)이 R-607로 이루어진 경우, 제 2 마스크 층(230)이 2.38 중량% TMAH 수용액에 대하여 약 1∼10Å/sec의 용해도를 가진다면, 캡핑층(224)에 비해 제 2 마스크 층(230)의 현상액에 대한 용해도가 충분히 낮아질 수 있다.
기판(210)의 표면으로부터 제 2 마스크 층(230)의 상부 표면의 높이가 캡핑층들(224)의 상부 표면의 높이보다 더 높게 되도록 제 2 마스크 층(230)이 형성되는 것으로 도시되어 있다. 그러나 본 발명은 이에 한정되는 것은 아니다. 도시되지는 않았지만, 제 2 마스크 층(230)이 형성된 후, 복수의 제 1 마스크 패턴들(214a)의 상부에서 캡핑층들(224)이 노출되도록 제 2 마스크 층(230)의 상부 표면의 높이가 캡핑층들(224)의 상부 표면의 높이와 같거나, 또는 더 낮게 형성될 수도 있다. 즉, 제 2 마스크 층(230)은 캡핑층들(224) 사이의 공간 내에만 형성될 수도 있다. 제 2 마스크 층(230)을 형성하기 위해, 필요한 레지스트 재료를 유기 용매에 용해시킨 용액을 스핀 코팅한 후, 건조 또는 베이크 공정에 의해 유기 용제를 제거하는 공정이 이용될 수 있다.
캡핑층들(224) 내에 포함된 산 소스로부터 얻어지는 산을 제 2 마스크 층(230)의 내부로 확산시켜, 캡핑층들(224)에 인접하는 제 2 마스크 층(230) 부분들을 제 2 산 확산 영역들(232)로 전환한다. 제 2 산 확산 영역들(232)은 제 1 산 확산 영역들(222) 및 캡핑층들(224)과 더불어 제 1 마스크 패턴들(214a)과 추후 공정에서 형성되는 예비 제 2 마스크 패턴들(도 2f의 230a 참조) 사이의 공간을 확보하기 위한 스페이스부로 이용될 수 있다.
캡핑층들(224)에 인접하는 제 2 마스크 층(230) 부분들을 제 2 산 확산 영역들(232)로 전환하는 것은 열 처리 공정 또는 노광 공정을 이용하는 것일 수 있다.
캡핑층들(224)에 인접하는 제 2 마스크 층(230) 부분들을 제 2 산 확산 영역들(232)로 전환하기 위해 열 처리 공정을 이용하는 경우는 캡핑층들(224) 내에 포함된 산 소스가 일반 산 및 열산 발생제 중에서 적어도 하나를 포함하는 경우일 수 있다.
캡핑층들(224)에 인접하는 제 2 마스크 층(230) 부분들을 제 2 산 확산 영역들(232)로 전환하기 위해 열 처리 공정을 이용하는 경우, 캡핑층들(224)에 인접하는 제 2 마스크 층(230) 부분들을 제 2 산 확산 영역들(232)로 전환하기 위해 기판(210) 상에 제 2 마스크 층(230)이 형성된 결과물을 열 처리하여 캡핑층들(224) 내의 열산 발생제로부터 산을 발생시키는 공정과, 캡핑층들(224) 내에 존재하는 일반 산 및/또는 열산 발생제로부터 발생된 산을 제 2 마스크 층(224)의 내부로 확산시키는 공정이 연속적으로 수행될 수 있다. 여기서, 산을 발생 및 확산시키기 위한 열 처리는, 예를 들어, 약 25∼200℃의 온도 하에서 수행될 수 있다. 열 처리 시간은 원하는 산의 확산 거리에 따라 가변적으로 제어될 수 있다.
캡핑층들(224)에 인접하는 제 2 마스크 층(230) 부분들을 제 2 산 확산 영역들(232)로 전환하기 위해 노광 공정을 이용하는 경우는 캡핑층들(224) 내에 포함된 산 소스가 광산 발생제를 포함하는 경우일 수 있다.
캡핑층들(224)에 인접하는 제 2 마스크 층(230) 부분들을 제 2 산 확산 영역들(232)로 전환하기 위해 노광 공정을 이용하는 경우, 캡핑층들(224)에 인접하는 제 2 마스크 층(230) 부분들을 제 2 산 확산 영역들(232)로 전환하기 위해 기판(210) 상에 캡핑층들(224)이 형성된 결과물을 크립톤 플루오라이드 엑시머 레이저(248nm), 아르곤 플루오라이드 엑시머 레이저(193nm) 및 플루오린 엑시머 레이저(157nm) 중에서 선택된 하나의 광에 노광시켜 캡핑층들(224) 내의 광산 발생제로부터 산을 발생시킨 후, 열 처리로 광산 발생제로부터 발생된 캡핑층들(224) 내에 존재하는 산이 제 2 마스크 층(230)의 내부로 확산시키는 것일 수 있다. 여기서, 산을 확산시키기 위한 열 처리는, 예를 들어, 약 25∼200℃의 온도 하에서 수행될 수 있다. 열 처리 시간은 원하는 산의 확산 거리에 따라 가변적으로 제어될 수 있다.
캡핑층들(224)에는 일반 산 또는 잠재적 산이 포함되어 있기 때문에, 캡핑층들(224) 내의 일반 산 또는 잠재적 산에 의해 발생된 산은 제 2 마스크 층(230)이 형성되는 동안 제 2 마스크 층(230) 내부로 어느 정도 더 확산될 수 있다. 캡핑층들(224)에 잠재적 산으로 열산 발생제가 포함된 경우, 제 2 마스크 층(230)을 형성 하기 위해 레지스트 조성물의 코팅 후, 베이트 공정 중에 캡핑층들(224)에 포함된 열산 발생제로부터 발생된 산이 제 2 마스크 층(230) 내부로 확산될 수 있다. 캡핑층들(224)에 일반 산이 포함된 경우, 제 2 마스크 층(230)을 형성하기 위한 건조 또는 베이크 공정 동안 확산에 의해 캡핑층(224) 내의 일반 산이 제 2 마스크 층(230) 내부로 확산될 수 있다. 제 2 마스크 층(230) 내에서의 산 확산 거리에 따라, 후속 공정에서 제 2 마스크 층(230)으로부터 얻어지는 복수의 예비 제 2 마스크 패턴들(도 2g의 230a 참조)의 폭이 조절될 수 있다.
도 2f를 참조하면, 제 2 산 확산 영역들(232)의 상부 표면이 노출될 때까지 용해제를 이용하여 제 2 마스크 층(230)을 그 상부 표면으로부터 용해시킨다. 용해제로는 표준 2.38wt% TMAH 수용액과 같은 알칼리 수용액이 사용될 수 있다.
제 2 산 확산 영역들(232)의 상부 표면이 노출됨에 따라, 복수의 제 1 마스크 패턴들(214a) 사이에 제 1 산 확산 영역들(222), 캡핑층들(224) 및 제 2 산 확산 영역들(232)을 개재하면서 개별적으로 위치되는 복수의 예비 제 2 마스크 패턴들(230a)이 형성된다.
도 2e에서 설명된 바와 같이, 제 2 마스크 층(230)의 상부 표면의 높이가 캡핑층들(224)의 상부 표면들의 높이와 같거나 더 낮게 형성된 경우, 도 2f의 공정은 생략될 수 있다.
도 2e에서는 도시되지 않았지만, 제 2 마스크 층(230)을 형성한 후, 제 2 마스크 층(230)의 상부 표면 상에 산 용액층(220)과 유사한 산 공급층(미도시) 또는 캡핑층(224)과 유사한 상부 캡핑층(미도시)이 더 형성될 수 있다. 이러한 경우, 제 2 산 확산 영역(232)캡핑층(224) 내에 포함된 산 소스로부터 얻어지는 산뿐만 아니라 상부 캡핑층 또는 산 공급층으로부터 얻어지는 산이 제 2 산 확산 영역들(222)의 표면들 상의 제 2 마스크 층(230) 전면 내부로 확산되어, 제 2 마스크 층(230)에는 제 2 산 확산 영역들(222)의 상부 뿐만 아니라, 제 2 마스크 층(230)의 상부 전면에도 그 상부 표면으로부터 소정 깊이까지 연장되는 상부 산 확산 영역(미도시)이 형성될 수 있다. 상부 산 확산 영역은 용해제에 대해 제 2 마스크 층(230)보다 낮은 용해도를 가질 수 있다.
도 2g를 참조하면, 용해제를 이용하여 제 2 산 확산 영역들(232) 및 복수의 예비 제 2 마스크 패턴들(230a)을 용해시킨다.
그 결과, 제 2 산 확산 영역들(232), 캡핑층들(224) 및 제 1 산 확산 영역들(222)과 복수의 예비 제 2 마스크 패턴들(230a) 사이의 용해제에 대한 용해도 차이로 인해, 복수의 예비 제 2 마스크 패턴들(230a)보다 제 2 산 확산 영역들(123), 캡핑층들(224) 및 제 1 산 확산 영역들(222)이 먼저 제거될 수 있다. 제 2 산 확산 영역들(123), 캡핑층들(224) 및 제 1 산 확산 영역들(222)이 먼저 제거되는 동안, 복수의 예비 제 2 마스크 패턴들(230a)도 용해제인 알칼리 수용액에 노출된 표면으로부터 어느 정도 더 용해될 수 있다.
도 2h를 참조하면, 용해제를 이용하여 복수의 예비 제 2 마스크 패턴들(230a)을 더 용해시켜 그 노출 표면으로부터 일부 제거하여, 원하는 폭을 가지는 복수의 제 2 마스크 패턴들(230b)을 형성한다.
도 2g에서 설명된 용해 공정에서 제 2 산 확산 영역들(123), 캡핑층들(224) 및 제 1 산 확산 영역들(222)이 완전히 제거되면서 형성된 복수의 예비 제 2 마스크 패턴들(230a)의 폭이 복수의 제 2 마스크 패턴들(230b)의 원하는 폭과 동일할 경우, 도 2h에서 설명된 용해 공정은 생략될 수 있다.
도 2i를 참조하면, 복수의 제 1 마스크 패턴들(214a) 및 복수의 제 2 마스크 패턴들(230b)을 식각 마스크로 하는 식각 공정으로 피식각막(212)을 식각하여 복수의 미세 패턴들(212a)을 형성한다.
복수의 미세 패턴들(212a)이 형성된 후, 복수의 미세 패턴들(212a) 상에 잔류하는 복수의 제 1 마스크 패턴들(214a) 및 복수의 제 2 마스크 패턴들(230b)을 제거한다. 복수의 제 1 마스크 패턴들(214a) 및 복수의 제 2 마스크 패턴들(230a)을 제거하기 위해 애싱 및 스트립 공정이 이용될 수 있다.
도 2a에서 설명된 바와 같이, 피식각막(212)을 형성하는 공정이 생략될 경우, 복수의 제 1 마스크 패턴들(214a) 및 복수의 제 2 마스크 패턴들(230b)을 식각 마스크로 하는 식각 공정에 의해 기판(210)이 식각될 수도 있다.
상기한 본 발명의 실시예에 따른 이중 패터닝 공정을 이용하는 미세 패턴 형성 방법은 산 용액층을 이용하는 산 확산으로 제 1 마스크 패턴을 슬리밍(slimming)하는 것이 가능하기 때문에, 통상의 포토리소그라피 공정의 해상도 한계에 영향을 받지 않을 수 있다. 이에 따라, 통상의 포코리소그라피 공정에서 구현하기 어려운 미세 피치의 패턴들을 가져 패턴들의 밀도가 보다 증가된 반도체 소자가 제공될 수 있다.
상기한 본 발명의 다른 실시예에 따른 이중 패터닝 공정을 이용하는 미세 패 턴 형성 방법은 산 용액층을 이용하는 산 확산으로 제 1 마스크 패턴을 슬리밍하고, 캡핑층을 이용하는 산 확산으로 제 2 마스크 패턴을 슬리밍하는 것이 가능하기 때문에, 통상의 포토리소그라피 공정의 해상도 한계에 영향을 받지 않을 수 있다. 이에 따라, 통상의 포코리소그라피 공정에서 구현하기 어려운 미세 피치의 패턴들을 가져 패턴들의 밀도가 보다 더 증가된 반도체 소자가 제공될 수 있다.
도 3은 본 발명의 실시예들에 따른 방법으로 형성된 비휘발성 메모리 장치를 포함하는 메모리 시스템의 일 예를 나타내는 개략적인 블록도이다.
도 3을 참조하면, 메모리 시스템(1100, memory system)은 개인 휴대용 정보 단말기(Personal Digital Assistant : PDA), 휴대용 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 이동 전화(mobile phone), 디지털 음악 재생기(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 소자에 적용될 수 있다.
메모리 시스템(1100)은 컨트롤러(1110, controller), 키패드(key pad), 키보드(key board) 및 표시 장치(display)와 같은 입/출력(Input/Output : I/O) 장치(1120), 메모리(1130), 인터페이스(1140, interface), 및 버스(1150, bus)를 포함한다. 메모리(1130)와 인터페이스(1140)는 버스(1150)를 통해 상호 소통된다.
컨트롤러(1110)는 적어도 하나의 마이크로 프로세서(microprocessor), 디지털 시그널 프로세서(digital signal processor), 마이크로 컨트롤러(microcontroller), 또는 그와 유사한 다른 프로세스 장치들을 포함한다. 메모리(1130)는 컨트롤러(1110)에 의해 수행된 명령을 저장하는 데에 사용될 수 있다. 입/출력 장치(1120)는 시스템(1100) 외부로부터 데이터 또는 신호를 입력받거나 또는 시스템(1100) 외부로 데이터 또는 신호를 출력할 수 있다. 예를 들어, 입/출력 장치(1120)는 키보드, 키패드 또는 표시 장치를 포함할 수 있다.
메모리(1130)는 본 발명의 실시예들에 따른 방법으로 형성된 비휘발성 메모리 장치를 포함한다. 메모리(1130)는 또한 다른 종류의 메모리, 임의의 수시 접근이 가능한 휘발성 메모리, 기타 다양한 종류의 메모리를 더 포함할 수 있다.
인터페이스(1140)는 데이터를 통신 네트워크(network)로 송출하거나, 통신 네트워크로부터 데이터를 받는 역할을 한다.
도 4는 본 발명의 실시예들에 따른 방법으로 형성된 비휘발성 메모리 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략적인 블록도이다.
도 4를 참조하면, 고용량의 데이터 저장 능력을 지원하기 위한 메모리 카드(1200, memory card)는 본 발명에 따른 방법으로 형성된 플래시 메모리 장치(1210)를 장착한다. 본 발명에 따른 메모리 카드(1200)는 호스트(host)와 플래시 메모리 장치(1210) 간의 제반 데이터 교환을 제어하는 메모리 컨트롤러(1220)를 포함한다.
에스램(1221, Static Random Access Memory : SRAM)은 프로세싱 유닛(processing unit)인 중앙 처리 장치(1222, Central Processing Unit : CPU)의 동작 메모리로써 사용된다. 호스트 인터페이스(1223, host I/F)는 메모리 카드(1200)와 접속되는 호스트의 데이터 교환 프로토콜(protocol)을 구비한다. 오류 정정 부호 블록(1224, Error Correction Coding block: ECC block)은 멀티 비 트(multi-bit) 특성을 갖는 플래시 메모리 장치(1210)로부터 독출된 데이터에 포함되는 오류를 검출 및 정정한다. 메모리 인터페이스(1225, memory I/F)는 본 발명의 플래시 메모리 장치(1210)와 인터페이싱 한다. 중앙 처리 장치(1222)는 메모리 컨트롤러(1220)의 데이터 교환을 위한 제반 제어 동작을 수행한다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 메모리 카드(1200)는 호스트와의 인터페이싱을 위한 부호 데이터를 저장하는 롬(미도시, Read Only Memory : ROM) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
이상의 본 발명의 플래시 메모리 장치, 메모리 카드 또는 메모리 시스템에 따르면, 패턴들의 밀도가 증가된 플래시 메모리 장치를 통해서 고집적화된 메모리 시스템이 제공될 수 있다. 특히, 최근 활발히 진행되고 있는 솔리드 스테이트 드라이브(Solid State Drive : SSD) 장치와 같은 메모리 시스템에 본 발명의 플래시 메모리 장치가 제공될 수 있다. 이 경우, 플래시 메모리 장치 내의 패턴들의 밀도가 증가됨으로써 고집적화된 메모리 시스템이 구현될 수 있다.
도 5는 본 발명에 따른 실시예에 따른 방법으로 형성된 비휘발성 메모리 장치를 장착하는 정보 처리 시스템의 일 예를 나타내는 개략적인 블록도이다.
도 5를 참조하면, 이동 기기(mobile device)나 데스크톱 컴퓨터(desktop computer)와 같은 정보 처리 시스템에 본 발명의 플래시 메모리 시스템(1310)이 장착된다. 본 발명에 따른 정보 처리 시스템(1300)은 플래시 메모리 시스템(1310)과 각각 시스템 버스(1360)에 전기적으로 연결된 모뎀(1320, MOdulator and DEModulator : MODEM), 중앙 처리 장치(1330), 램(1340), 유저 인터페이스(1350, user interface)를 포함한다. 플래시 메모리 시스템(1310)은 앞서 언급된 메모리 시스템 또는 플래시 메모리 시스템과 실질적으로 동일하게 구성될 것이다. 플래시 메모리 시스템(1310)에는 중앙 처리 장치(1330)에 의해서 처리된 데이터 또는 외부에서 입력된 데이터가 저장된다. 여기서, 상술한 플래시 메모리 시스템(1310)이 솔리드 스테이트 드라이브로 구성될 수 있으며, 이 경우 정보 처리 시스템(1300)은 대용량의 데이터를 플래시 메모리 시스템(1310)에 안정적으로 저장할 수 있다. 그리고 신뢰성의 증대에 따라, 플래시 메모리 시스템(1310)은 오류 정정에 소요되는 자원을 절감할 수 있어 고속의 데이터 교환 기능을 정보 처리 시스템(1300)에 제공할 것이다. 도시되지 않았지만, 본 발명에 따른 정보 처리 시스템(1300)에는 응용 칩셋(application chipset), 카메라 이미지 신호 프로세서(Image Signal Processor : ISP), 입/출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
또한, 본 발명에 따른 방법으로 형성된 플래시 메모리 장치 또는 메모리 시스템은 다양한 형태들의 패키지(package)에 실장될 수 있다. 예를 들면, 본 발명에 따른 플래시 메모리 장치 또는 메모리 시스템은 패키지 온 패키지(Package on Package : PoP), 볼 그리드 어레이(Ball Grid Arrays : BGAs), 칩 스케일 패키지(Chip Scale Packages : CSPs), 플라스틱 리디드 칩 캐리어(Plastic Leaded Chip Carrier : PLCC), 플라스틱 듀얼 인라인 패키지(Plastic Dual In-line Package : PDIP), 다이 인 와플 팩(die in waffle pack), 다이 인 웨이퍼 폼(die in wafer form), 칩 온 보드(Chip On Board : COB), 세라믹 듀얼 인라인 패키지(CERamic Dual In-line Package : CERDIP), 플라스틱 메트릭 쿼드 플랫 팩(plastic Metric Quad Flat Pack : MQFP), 씬 쿼드 플랫 팩(Thin Quad Flat Pack : TQFP), 스몰 아웃라인 집적 회로(Small-Outline Integrated Circuit : SOIC), 쓰링크 스몰 아웃라인 패키지(Shrink Small-Outline Package : SSOP), 씬 스몰 아웃라인 패키지(Thin Small-Outline Package : TSOP), 씬 쿼드 플랫 팩(Thin Quad Flat Pack : TQFP), 시스템 인 패키지(System In Package : SIP), 멀티 칩 패키지(Multi Chip Package : MCP), 웨이퍼 레벨 패키지(Wafer-level Fabricated Package : WFP) 또는 웨이퍼 레벨 적층 패키지(Wafer-level processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 패키지에 실장될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위한 공정 단면도들;
도 2a 내지 도 2i는 본 발명의 다른 실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위한 공정 단면도들;
도 3은 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 포함하는 메모리 시스템의 일 예를 나타내는 개략적인 블록도;
도 4는 본 발명의 실시예에 따른 비휘발성 메모리 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략적인 블록도;
도 5는 본 발명에 따른 실시예에 따른 비휘발성 메모리 장치를 장착하는 정보 처리 시스템의 일 예를 나타내는 개략적인 블록도.
*도면의 주요 부분에 대한 부호의 설명*
110, 210 : 반도체 기판 112, 212 : 피식각막
112a, 212a : 미세 패턴 114, 214 : 예비 제 1 마스크 패턴
114a, 214a : 제 1 마스크 패턴 120, 220 : 산 용액층
122, 222, 232 : 산 확산 영역 130, 230 : 제 2 마스크 층
130a, 230a : 예비 제 2 마스크 패턴 130b, 230b : 제 2 마스크 패턴
224 : 캡핑층

Claims (10)

  1. 기판 상에 복수의 예비 마스크 패턴들을 형성하는 단계;
    상기 복수의 예비 마스크 패턴들을 덮도록 상기 기판 상에 산 용액층을 형성하는 단계;
    상기 산 용액층 내의 산 소스로부터 얻어지는 산을 상기 복수의 예비 마스크 패턴들의 내부로 확산시켜, 상기 복수의 예비 마스크 패턴들의 상부 및 측부들을 용해제에 대해 제 1 용해도를 갖는 제 1 산 확산 영역들로 전환하여 상기 제 1 산확산 영역들로 둘러싸인 제 1 마스크 패턴들을 형성하는 단계;
    상기 산 용액층을 제거하여 상기 제 1 산 확산 영역들을 노출하는 단계;
    상기 제 1 용해도보다 낮은 제 2 용해도를 갖는 마스크 층을 상기 제 1 산 확산 영역들 사이의 공간들 내에 형성하는 단계; 및
    상기 용해제로 상기 제 1 산 확산 영역들을 제거하여 복수의 마스크 패턴들을 형성하는 단계를 포함하고,
    상기 제 1 마스크 패턴들의 폭은 상기 예비 마스크 패턴들의 폭보다 작은 반도체 소자의 미세 패턴 형성 방법.
  2. 제 1항에 있어서,
    상기 제 1 산 확산 영역들을 노출한 후,
    상기 제 1 산 확산 영역들의 상부 및 측부들 상에 상기 제 2 용해도보다 높은 제 3 용해도를 가지면서 산 소스를 포함하는 캡핑층들을 형성하는 단계; 및
    상기 산 소스로부터 얻어지는 산을 상기 캡핑층들으로부터 상기 마스크 층의 내부로 확산시켜, 상기 캡핑층들에 인접하는 상기 마스크 층 부분들을 제 2 산 확산 영역들로 전환하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  3. 제 2항에 있어서,
    상기 캡핑층은 수용성 고분자 및 상기 산 소스를 포함하고,
    상기 산 소스는 수용성 산 및 잠재적 산(potential acid) 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  4. 제 3항에 있어서,
    상기 제 1 산 확산 영역들의 상부 및 측부들 상에 상기 캡핑층들을 형성하는 것은 상기 제 1 산 확산 영역의 노출된 표면에 존재하는 수소 원자와 상기 캡핑층에 포함된 상기 수용성 고분자 사이의 이온 결합에 의해 상기 캡핑층이 상기 제 1 산 확산 영역의 노출된 표면에 부착되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  5. 제 2항에 있어서,
    상기 캡핑층들에 인접하는 상기 마스크 층 부분들을 상기 제 2 산 확산 영역들로 전환하는 것은 상기 마스크 층이 형성된 결과물을 열처리 또는 노광하는 것을 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  6. 제 2항에 있어서,
    상기 용해제로 상기 제 2 산 확산 영역들 및 상기 캡핑층들을 제거하는 것을 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  7. 제 1항에 있어서,
    상기 산 용액층을 제거하는 것은 탈이온수를 사용하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  8. 제 1항에 있어서,
    상기 복수의 예비 마스크 패턴들의 상부 및 측부들을 상기 제 1 산 확산 영역들로 전환하는 것은 상기 산 용액층이 형성된 결과물을 열처리 또는 노광하는 것을 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  9. 제 1항에 있어서,
    상기 용해제는 알칼리 수용액을 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  10. 제 1항에 있어서,
    상기 복수의 마스크 패턴들을 식각 마스크로 하는 식각 공정으로 상기 기판을 식각하는 것을 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
KR1020090068978A 2009-07-28 2009-07-28 반도체 소자의 미세 패턴 형성 방법 KR101573464B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090068978A KR101573464B1 (ko) 2009-07-28 2009-07-28 반도체 소자의 미세 패턴 형성 방법
US12/794,890 US8314036B2 (en) 2009-07-28 2010-06-07 Methods of forming fine patterns of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090068978A KR101573464B1 (ko) 2009-07-28 2009-07-28 반도체 소자의 미세 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20110011368A KR20110011368A (ko) 2011-02-08
KR101573464B1 true KR101573464B1 (ko) 2015-12-02

Family

ID=43527441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090068978A KR101573464B1 (ko) 2009-07-28 2009-07-28 반도체 소자의 미세 패턴 형성 방법

Country Status (2)

Country Link
US (1) US8314036B2 (ko)
KR (1) KR101573464B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101523951B1 (ko) * 2008-10-09 2015-06-02 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
KR20110109561A (ko) * 2010-03-31 2011-10-06 삼성전자주식회사 반도체 소자의 제조 방법
KR101093905B1 (ko) * 2010-08-04 2011-12-13 주식회사 하이닉스반도체 미세 패턴 형성 방법
KR102198023B1 (ko) 2013-10-30 2021-01-05 삼성전자주식회사 반도체 소자의 패턴 형성방법
KR102193680B1 (ko) 2014-08-14 2020-12-21 삼성전자주식회사 반도체 소자의 제조 방법
KR20200011174A (ko) 2018-07-24 2020-02-03 에스케이하이닉스 주식회사 대칭형 구조를 갖는 전도성 패턴들을 갖는 반도체 소자
CN113327842A (zh) * 2020-02-28 2021-08-31 长鑫存储技术有限公司 半导体结构及其制备方法
US20240168384A1 (en) * 2022-11-22 2024-05-23 Tokyo Electron Limited Patterning Semiconductor Features

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6916594B2 (en) 2002-12-30 2005-07-12 Hynix Semiconductor Inc. Overcoating composition for photoresist and method for forming photoresist pattern using the same
KR100669547B1 (ko) 2002-12-30 2007-01-15 주식회사 하이닉스반도체 포토레지스트용 오버코팅 조성물 및 이를 이용한포토레지스트 패턴 형성방법
KR100489660B1 (ko) * 2003-03-17 2005-05-17 삼성전자주식회사 미세 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조방법
KR100618850B1 (ko) * 2004-07-22 2006-09-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
KR20060045265A (ko) 2004-11-12 2006-05-17 삼성전자주식회사 반도체소자의 미세 패턴 형성방법
ITMI20042206A1 (it) * 2004-11-17 2005-02-17 St Microelectronics Srl Procedimento per la definizione di cirfuiti integrati di dispositivi elettronici a semicondutture
KR100688570B1 (ko) * 2005-08-31 2007-03-02 삼성전자주식회사 식각 마스크 패턴 형성용 코팅 조성물 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
JP4840255B2 (ja) 2007-05-29 2011-12-21 Ｊｓｒ株式会社 パターン形成方法及びそれに用いる樹脂組成物

Also Published As

Publication number Publication date
US8314036B2 (en) 2012-11-20
KR20110011368A (ko) 2011-02-08
US20110027993A1 (en) 2011-02-03

Similar Documents

Publication Publication Date Title
KR101573464B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US8778598B2 (en) Method of forming fine patterns of semiconductor device by using double patterning process which uses acid diffusion
US8173358B2 (en) Method of forming fine patterns of a semiconductor device
KR101766289B1 (ko) 전자 장치 형성 방법
US6313492B1 (en) Integrated circuit chip produced by using frequency doubling hybrid photoresist
US9613821B2 (en) Method of forming patterns and method of manufacturing integrated circuit device
US9337032B2 (en) Method of forming pattern of semiconductor device
US20070196772A1 (en) Method for forming fine pattern of semiconductor device
US20120064724A1 (en) Methods of Forming a Pattern of Semiconductor Devices
US10353290B2 (en) Photoresist composition for extreme ultraviolet and method of forming photoresist pattern using the same
US6171761B1 (en) Resist pattern forming method utilizing multiple baking and partial development steps
US20230274940A1 (en) Method to form narrow slot contacts
US7875415B2 (en) Helical pixilated photoresist
KR101654048B1 (ko) 더블 패턴닝 기술을 이용한 반도체 소자 및 제조방법
US20110244689A1 (en) Method of manufacturing semiconductor device
KR20090001023A (ko) 반도체 소자의 미세 패턴 형성 방법
US20060076688A1 (en) Semiconductor device having improved contact hole structure and method for fabricating the same
US20220181146A1 (en) Method of manufacturing integrated circuit device
JP2001066778A (ja) レジスト組成物及びレジストパターンの形成方法
WO2005066715A2 (en) A low outgassing and non-crosslinking series of polymers for euv negative tone photoresists
JP2003005370A (ja) パタン形成方法及び半導体装置の製造方法
JP2004279570A (ja) パターン形成方法および半導体装置の製造方法
JPH10221857A (ja) 薄膜の加工方法およびそれを用いた半導体装置の製造方法
JP2002107955A (ja) パタン形成方法
KR20090106885A (ko) 스페이서를 이용한 반도체 소자의 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 4