KR101654048B1 - 더블 패턴닝 기술을 이용한 반도체 소자 및 제조방법 - Google Patents
더블 패턴닝 기술을 이용한 반도체 소자 및 제조방법 Download PDFInfo
- Publication number
- KR101654048B1 KR101654048B1 KR1020090082645A KR20090082645A KR101654048B1 KR 101654048 B1 KR101654048 B1 KR 101654048B1 KR 1020090082645 A KR1020090082645 A KR 1020090082645A KR 20090082645 A KR20090082645 A KR 20090082645A KR 101654048 B1 KR101654048 B1 KR 101654048B1
- Authority
- KR
- South Korea
- Prior art keywords
- capping layer
- mask
- mask pattern
- layer
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000000059 patterning Methods 0.000 title abstract description 17
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000002253 acid Substances 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000007864 aqueous solution Substances 0.000 claims abstract description 14
- 210000003560 epithelium corneal Anatomy 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 25
- 150000002391 heterocyclic compounds Chemical class 0.000 claims description 13
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 239000003795 chemical substances by application Substances 0.000 claims description 7
- MIOPJNTWMNEORI-GMSGAONNSA-N (S)-camphorsulfonic acid Chemical compound C1C[C@@]2(CS(O)(=O)=O)C(=O)C[C@@H]1C2(C)C MIOPJNTWMNEORI-GMSGAONNSA-N 0.000 claims description 6
- 210000004087 cornea Anatomy 0.000 claims description 5
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 3
- 239000002904 solvent Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 239000012528 membrane Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 145
- 230000008569 process Effects 0.000 description 34
- 239000000203 mixture Substances 0.000 description 24
- 239000000243 solution Substances 0.000 description 20
- 230000008878 coupling Effects 0.000 description 15
- 238000010168 coupling process Methods 0.000 description 15
- 238000005859 coupling reaction Methods 0.000 description 15
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 14
- 239000000178 monomer Substances 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 229920000642 polymer Polymers 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 229920003169 water-soluble polymer Polymers 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- LZCLXQDLBQLTDK-UHFFFAOYSA-N ethyl 2-hydroxypropanoate Chemical compound CCOC(=O)C(C)O LZCLXQDLBQLTDK-UHFFFAOYSA-N 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 239000003513 alkali Substances 0.000 description 3
- 239000012670 alkaline solution Substances 0.000 description 3
- -1 alkylene glycol Chemical compound 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000004090 dissolution Methods 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 150000004040 pyrrolidinones Chemical class 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- JHIVVAPYMSGYDF-UHFFFAOYSA-N cyclohexanone Chemical compound O=C1CCCCC1 JHIVVAPYMSGYDF-UHFFFAOYSA-N 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 229940116333 ethyl lactate Drugs 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- LLHKCFNBLRBOGN-UHFFFAOYSA-N propylene glycol methyl ether acetate Chemical compound COCC(C)OC(C)=O LLHKCFNBLRBOGN-UHFFFAOYSA-N 0.000 description 2
- 150000003254 radicals Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 125000001424 substituent group Chemical group 0.000 description 2
- 230000001502 supplementing effect Effects 0.000 description 2
- JKTCBAGSMQIFNL-UHFFFAOYSA-N 2,3-dihydrofuran Chemical compound C1CC=CO1 JKTCBAGSMQIFNL-UHFFFAOYSA-N 0.000 description 1
- HRPVXLWXLXDGHG-UHFFFAOYSA-N Acrylamide Chemical compound NC(=O)C=C HRPVXLWXLXDGHG-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- NOWKCMXCCJGMRR-UHFFFAOYSA-N Aziridine Chemical compound C1CN1 NOWKCMXCCJGMRR-UHFFFAOYSA-N 0.000 description 1
- BUDQDWGNQVEFAC-UHFFFAOYSA-N Dihydropyran Chemical compound C1COC=CC1 BUDQDWGNQVEFAC-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 241001584775 Tunga penetrans Species 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 125000002777 acetyl group Chemical group [H]C([H])([H])C(*)=O 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- ABBZJHFBQXYTLU-UHFFFAOYSA-N but-3-enamide Chemical compound NC(=O)CC=C ABBZJHFBQXYTLU-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- LYCAIKOWRPUZTN-UHFFFAOYSA-N ethylene glycol Natural products OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- WGCNASOHLSPBMP-UHFFFAOYSA-N hydroxyacetaldehyde Natural products OCC=O WGCNASOHLSPBMP-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- FPYJFEHAWHCUMM-UHFFFAOYSA-N maleic anhydride Chemical compound O=C1OC(=O)C=C1 FPYJFEHAWHCUMM-UHFFFAOYSA-N 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920001709 polysilazane Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
산의 확산 성질을 이용 유기막질간 용해도가 차이 나는 막을 형성하고 이를 이용하여 더블 패턴닝 마스크를 만들어 반도체 소자의 미세 패턴 형성하는 방법을 제공한다. 반도체 기판상에 다수의 제 1 마스크 패턴을 형성하고, 상기 다수의 제 1 마스크 패턴 상에 산을 포함하는 결합 캡핑층을 형성하고, 상기 결합 캡핑층에 산을 재제공하는 산 수용액을 제공하여 결합 캡핑층에 산을 재공급하고, 상기 제 1 마스크 패턴 사이사이에 제 2 마스크층을 형성하고, 용해도차를 이용 상기 산이 재공급된 결합 캡핑층을 제거 제 2 마스크 패턴을 형성하고, 상기 제 1 및 제 2 마스크 패턴으로 피식각막을 식각 원하는 패턴을 형성한다.
Description
본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 상세하게는 산의 확산 성질을 이용 유기막질간 용해도가 차이 나도록 막질을 형성하고 이를 이용하여 마스크 패턴을 만들어 미세한 피치로 반복되는 미세 패턴을 형성하는 기술 및 이를 이용하는 반도체 소자를 제조하는 방법에 관한 것이다.
고집적화된 반도체 소자를 제조하는 데 있어서 패턴 미세화가 필수적이다. 좁은 면적에 많은 소자를 집적시키기 위하여는 개별 소자의 크기를 가능한 한 작게 형성하여야 하며, 이를 위하여는 형성하고자 하는 패턴들 각각의 폭과 상기 패턴들 사이의 간격과의 합인 피치(pitch)를 작게 하여야 한다.
최근, 반도체 소자의 디자인 룰 (design rule)이 급격하게 감소됨에 따라 반도체 소자 구현에 필요한 패턴을 형성하기 위한 포토리소그래피 공정에 있어서 해상 한계로 인하여 미세 피치를 가지는 패턴을 형성하는 데 한계가 있다. 포토리소그래피 공정에서의 해상 한계를 극복하기 위하여, 더블 패터닝 공정을 이용하여 미세 피치를 가지는 미세 하드마스크 패턴을 형성하는 방법들이 제안되었다.
지금까지 제안된 더블 패터닝 공정에서는 종횡비 (aspect ratio)가 크고 폭이 좁은 미세한 개구 영역 내에서 증착 공정 및 식각 공정이 행해져야 하므로 공정이 복잡하고 공정 단가가 높다.
본 발명은 이러한 요구에 맞추어 증착 공정 및 식각 공정이 필요 없이 산의 확산 성질을 이용하여 산이 충분히 재흡수 된 결합 캡핑층의 용해도 차이를 이용 더블 패턴닝 마스크를 제작하고, 상기 기술로 만든 마스크를 사용하여 반도체 소자를 만드는 방법을 제공한다.
본 발명의 목적은, 산의 확산 성질을 이용하여 유기막질간 용해도가 차이 나는 층을 형성하여 유기막질간 용해도 차이에 의한 마스크 패턴을 손쉽게 형성하는 더블 패턴닝 기술을 제공하는데 있다.
본 발명의 다른 목적은, 산의 확산 성질을 이용하여 제 1 마스크 패턴상의 결합 캡핑층에 충분한 산을 재공급 후 제 2 마스크층을 형성하고, 용해도 차이를 이용하여 결합 캡핑층을 제거 제 2 마스크 패턴을 형성하고, 상기 제 1 및 제 2 마스크 패턴을 이용하여 반도체 기판에 미세한 패턴을 형성 고집적 디바이스를 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 산의 확산 성질 및 용해도 차이를 이용한 더블 패턴닝 방법은, 반도체 기판에 다수의 제 1 마스크 패 턴을 형성하고, 상기 제 1 마스크 패턴에 산을 포함한 캡핑층을 증착 후 열처리를 하여 제 1 마스크 패턴 측면 및 상부에 이온결합에의한 결합 캡핑층을 형성하고, 상기 이온결합되지 않고 남아있는 캡핑층을 제거하고, 상기 제 1 마스크 패턴 상의 결합 캡핑층에 산을 재공급하는 산용액을 공급하고, 상기 산이 재공급된 결합 캡핑층 사이사이에 제 2 마스크층을 형성하여 용해도 차이를 이용하여 산이 재공급된 결합 캡핑층을 재거 제 2 마스크 패턴을 형성한다.
본 발명의 다른 실시예에 있어서 산의 확산 성질 및 용해도 차이를 이용한 더블 패턴닝 기술을 이용한 반도체 제조 방법은, 반도체 기판에 피식각층을 형성하고, 상기 피식각층 상에 다수의 제 1 마스크패턴을 형성하고, 상기 제 1 마스크 패턴 상에 산을 포함한 캡핑층을 증착 후 열처리를 하여 제 1 마스크층 측면 및 상부에 이온결합에 의한 결합 캡핑층을 형성시키고, 상기 이온결합 되지 않고 남아있는 캡핑층을 제거하고, 상기 제 1 마스크층 상의 결합 캡핑층에 산을 재공급하는 산용액을 공급하고, 상기 산이 재공급된 결합 캡핑층 사이사이에 제 2 마스크층을 형성하여 용해도 차이를 이용하여 제 2 마스크 패턴을 형성하고, 상기 제 1 및 제 2 마스크 패턴을 마스크로 하여 반도체 기판의 피식각막에 미세한 패턴을 형성 한다.
상술한 것과 같이 본 발명에 의하면, 산의 확산 성질 및 용해도 차이를 이용하여 제 1 마스크 패턴 상에 형성된 결합 캡핑층에 산을 재공급하여 제 2 마스크 패턴 형성 시 서로 다른 용해도 차이를 이용하여 손쉽게 마스크 패턴을 형성할 수 있어 통상의 포토리소그래피 공정에서 구현하기 어려운 미세 피치의 패턴들을 용이하게 형성할 수 있으며, 반도체 소자 제조에 필요한 패턴들의 밀도를 용이하게 증가시킬 수 있고, 다양한 형태의 미세 패턴을 형성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다.
그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도 1 및 도 8은 본 발명의 일실시에에 따른 산의 확산 성질을 이용해 유기막질의 용해도가 차이 나도록 형성하는 더블 패턴닝 방법을 설명하기 위한 공정순서에 따라 도시한 단면도들이다.
도 1을 참조하면, 반도체 기판(100)에 피식각막(110)을 형성하고, 상기 피지막(110)상에 통상의 사진공정으로 다수의 제 1 마스크 패턴(115)을 형성 한다.
상기 다수의 제 1 마스크 패턴(115)은 서로간 일정한 간격을 두고 이격되어 형성 되는데 그 간격은 추후 생길 제 2 마스크에 의해서 일정한 간격으로 마스크 패턴이 형성 될 수 있도록 계산하여 이격 시킨다.
즉 상기의 다수의 제 1 마스크 패턴(115)은 피식각막(110)에 형성되는 최종의 미세 패턴의 피치(P)보다 2배 큰 간격을 가지고 반복 배치되도록 형성하는 것이 바람직하다.
상기 반도체 기판(100)은 실리콘 기판 또는 실리콘 저마늄 등 다양한 반도체 기판이 될 수 있다.
상기 피식각막(110)은 형성하고자하는 패턴의 용도에 따라 다양한 물질로 이루어질 수 있다. 상기 반도체 기판(100) 상에 게이트 전극을 형성하는 경우 상기 피식각막(110)은 도전층, 예를 들면 도핑된 폴리실리콘층 또는 금속 실리사이드층이 결합된 금속층으로 형성 할 수 있다.
그리고 상기 반도체기판(100) 상에 비트라인이나 금속 배선을 형성하는 경우 피식각막(110)은 텅스텐 또는 알루미늄 등 다양한 금속 배선층이 될 수 있다.
상기 제 1 마스크 패턴(115)은 일반적인 레지스트 조성물로 얻어지는 감광액 패턴으로 얻어진다. 상기 제1 마스크 패턴(115)은 PAG (photoacid generator)를 함유하는 포지티브형 화학증폭형 레지스트 조성물로 구성될 수 있다. 예를 들면, 상기 제1 마스크 패턴(115)은 KrF 엑시머 레이저(248 nm)용 레지스트 조성물, ArF 엑시머 레이저(193 nm)용 레지스트 조성물, 또는 F2 엑시머 레이저(157 nm)용 레지스트 조성물로부터 얻어질 수 있다. 또는, 상기 제1 마스크 패턴(115)은 네가티브형 레지스트 조성물로부터 얻어질 수도 있다.
상기 복수의 제1 마스크 패턴(115)을 경화 처리한다.
상기 경화 처리를 위하여 열, Ar 플라즈마, 또는 HBr 플라즈마를 이용할 수 있다. 상기 복수의 제1 마스크 패턴(115)을 경화 처리하기 위하여 열을 이용하는 경우, 예를 들면 상기 복수의 제1 마스크 패턴(115)이 형성된 결과물을 약 50 ∼ 200 ℃의 온도 하에서 수 초 ∼ 수 분, 예를 들면 1 분 동안 열처리할 수 있다. 상기 복수의 제1 마스크 패턴(115)을 경화 처리하기 위하여 HBr 플라즈마를 이용하는 경우, 상기 제1 마스크 패턴(115)이 형성된 반도체 기판(100)을 플라즈마 처리 챔버의 정전척에 장입하고, 상기 챔버 내부에 HBr 가스를 주입한 후, 상기 챔버에 파워를 인가하여 플라즈마를 발생시킬 수 있다. 필요에 따라, 상기 챔버 내에서 HBr 플라즈마를 발생시키기 위하여 상기 챔버 내의 상부 전극에 10 ∼ 2000 W의 소스 파워 (source power)를 인가하고, 상기 챔버 내의 정전척에 10 W의 바이어스 파워 (bias power)를 인가할 수 있다. 또한, 상기 챔버 내에 H2, N2 및 CxHy (x 및 y는 1 ∼ 10의 정수) 가스 중 적어도 하나를 더 주입할 수 있다. 상기 HBr 플라즈마 처리 공정시 적은 양의 UV 또는 열이 발생될 수 있다. 또한, 상기 플라즈마 공정에 의해 부수적으로 이온, 라디칼 (radical) 등과 같은 다양한 반응 물질들 (reactive species)이 발생될 수 있다. 이러한 부수적인 에너지 또는 반응 물질들은 제1 마스크 패턴(115)의 선폭에 영향을 미치지 않는 범위 내에서 상기 제1 마스크 패턴(115)을 경화시킬 수 있다.
상기 경화 처리는 후속 공정에서 상기 복수의 제1 마스크 패턴(115)이 유기 용매에 노출되더라도 상기 복수의 제1 마스크 패턴(115)이 상기 유기 용매에 용해되어 그 주위의 다른 막질과 인터믹싱(intermixing)되는 것을 방지하기 위하여 행하는 것이다. 상기 경화 처리에 의해 상기 제1 마스크 패턴(115)이 유기 용매, 예를 들면 PGMEA (propylene glycol methyl ether acetate), EL (ethyl lactate), 시클로헥사논 (cyclohexanone) 등에 대하여 불용성을 가지게 된다.
도 2를 참조하면, 상기 복수의 제1 마스크 패턴(115) 각각의 측벽 및 상면을 덮는 캡핑층(120)을 형성한다.
상기 복수의 제1 마스크 패턴(115) 각각의 측벽 및 상면을 덮는 캡핑층(120)은 친수성 유기 화합물로 이루어질 수 있다. 또한, 상기 캡핑층(120)은 질소 원자를 가지는 헤테로 고리화합물 (heterocyclic compound), 또는 질소 원자를 가지는 헤테로 고리화합물로 이루어지는 치환기를 가지는 폴리머로 이루어질 수 있다. 예를 들면, 상기 캡핑층(120)은 피롤리돈 계열의 고분자를 포함할 수 있다. 상기 캡핑층(120)은 수용성 고분자로 이루어질 수 있다. 상기 수용성 고분자는 피롤리돈 계열의 제1 반복 단위와, 상기 제1 반복 단위와는 다른 구조를 가지는 제2 반복 단위를 포함하는 공중합체로 이루어질 수 있다. 상기 제2 반복 단위는 아크릴아미드 타입 모노머 유니트, 비닐 타입 모노머 유니트, 알킬렌글리콜 타입 모노머 유니트, 무수말레인산 모노머 유니트, 에틸렌이민 모노머 유니트, 옥사졸린기(oxazoline group)를 포함하는 모노머 유니트, 아크릴로니트릴 모노머 유니트, 알릴아미드 모노머 유니트, 3,4-디히드로피란 모노머 유니트 및 2,3-디히드로퓨란 모노머 유니트 중에서 선택되는 적어도 하나의 모노머 유니트를 포함할 수 있다.
상기 캡핑층(120)을 형성하기 위하여 질소 원자를 가지는 헤테로 고리화합물을 포함하는 수용성 고분자와 순수 (deionized water)와의 혼합물로 이루어지는 캡핑 조성물을 상기 복수의 제1 마스크 패턴(115) 위에 코팅한 후, 약 120 ∼ 180 ℃의 온도하에서 약 20 ∼ 70 초 동안 베이크(bake)하여 상기 수용성 고분자를 상기 복수의 제1 마스크 패턴(115)의 노출 표면에 어태치(attach)시켜 결합 캡핑층(125)을 형성한다.
상기 결합 캡핑층(125)의 두께는 형성하고자 하는 최종 패턴의 폭에 따라 다양하게 결정할 수 있다. 예를 들면, 상기 제1 마스크 패턴(115)의 측벽에서 상기 결합 캡핑층(125)의 폭이 상기 제1 마스크 패턴(115)의 폭의 약 1/2, 또는 그 이하로 되도록 상기 캡핑층(125) 두께를 조절할 수 있다.
상기 캡핑층(120)형성용 수용액 내에 질소 원자를 가지는 헤테로 고리화합물이 포함된 경우, 상기 헤테로 고리화합물에 포함된 질소 원자와 상기 제1 마스크 패턴(115)의 표면에 노출되어 있는 수소 원자와의 이온 결합에 의해 상기 제1 마스크 패턴(115)의 표면에 상기 헤테로 고리화합물이 어태치되어 상기 결합 캡핑층(125)이 형성된다.
도 3을 참조하면, 상기 결합 캡핑층(125)이 형성된 후, 순수를 사용하는 세정 공정에 의해 상기 결합 캡핑층(125)이 되지 않은 잔류 캡피층(120)을 제거한다.
도 4를 참조하면, 상기 결합 캡핑층(125)상에 산을 보충하기 위한 산용액층(130)을 제공 한다.
상기 산용액층(130)은 NfBSA (Nonaflicbutanesulfonicacid), 또는 CSA (Camphorsulfonicacid) 등을 포함하는 산용액이다. 상기 산용액층 (130) 조성물은 상기 용액을 0.01mg/L에서 50g/L의 양을 포함한다.
상기 산용액층(130)은 25℃에서 200℃ 범위에서 30초에서 180초 사이의 시간동안 열처리를 하면 확산작용에 의해서 결합 캡핑층(125)안으로 다량의 산이 확산되어 산이 보충된 결합 캡핑층 (135)이 된다.
상기 산이 보충된 결합 캡핑층(135)의 산의 농도는 보충용 산용액층 (130) 조성물의 농도 및 열처리 온도 및 시간에 따라서 결정된다. 그러므로 디바이스가 요구하는 공정조건에 따라서 열처리 공정의 온도 시간을 달리 할 수 있다.
도 5를 참조하면, 결합 캡핑층에 산의 보충을 위한 열처리 공정이 끝나면 스핀드라이( spin-dry) 공정을 통하여 잔여 보충 산용액층 (130)을 제거 한다. 그러면 제 1 마스크 패턴 (115) 상에는 산이 충분히 포함된 결합 캡핑층(135)이 남는다.
제 6도를 참조하면, 상기 피식각막(110)상의 결합 캡핑층(135) 사이의 공간에 제 2 마스크층(140)을 형성한다.
상기 제 2 마스크층(140)은 레지스트 조성물로 이루어질 수 있다. 여기서, 상기 제 2 마스크층(140)을 구성하는 레지스트 조성물은 포지티브형 또는 네가티브형 화학증폭형 레지스트 조성물로 구성될 수 있다. 예를 들면, 상기 제 2 마스크층(140)은 KrF 엑시머 레이저(248 nm)용 레지스트 조성물, ArF 엑시머 레이저(193 nm)용 레지스트 조성물, 또는 F2 엑시머 레이저(157 nm)용 레지스트 조성물로부터 얻어질 수 있다. 후속 공정에서 상기 제 2 마스크층(140)에 대하여 노광 및 산을 이용하는 가공 공정은 행해지지 않으므로, 상기 제2 마스크층(140)을 구성하는 레지스트 조성물로서 PAG (photoacid generator) 또는 TAG (thermal acid generator)와 같은 잠재적 산 (potential acid)을 포함하지 않는 재료를 사용할 수 있다.
상기 제2 마스크층(140)은 용해제, 예를 들면 표준 2.38 중량% TMAH (tetramethylammonium hydroxide) 수용액과 같은 알칼리 수용액에 대한 용해도가 상기 결합 캡핑층(135) 보다 더 낮은 재료로 이루어진다. 예를 들면, 상기 제2 마스크층(140)은 알칼리 수용액에 대한 용해율이 약 1 ∼ 10 Å/초인 재료로 구성될 수 있다. 상기 제2 마스크층(140)을 형성하기 위하여, 노광되지 않은 레지스트막이 현상액에 의해 용해 또는 현상되는 특성인 다크 이로젼 (dark erosion) 특성을 가지는 레지스트 재료로 상기 제2 마스크층(140)을 형성하되, 다크 이로젼 특성이 비교적 낮은 레지스트 재료를 사용하여 상기 제2 마스크층(140)을 형성함으로써, 상기 제2 마스크층(140)의 현상액에 대한 용해도가 상기 결합 캡핑층(135)의 경우보다 더 작게 되도록 할 수 있다. 통상적으로 알려진 대부분의 레지스트 재료들은 RELACSTM 의 일종인 R-607에 비해 낮은 다크 이로젼 특성을 가지고 있다. 예를 들면, 상기 제2 마스크층(140)을 형성하기 위하여 PHS (polyhydroxy styrene) 모노머 유니트를 가지는 폴리머, 아세탈(acetal) 보호기를 가지는 폴리머, 또는 (메트)아크릴레이트 계열의 모노머 유니트를 가지는 폴리머를 포함하는 레지스트 재료를 사용할 수 있다. 상기 제2 마스크층(140)을 형성하기 위한 재료는 특별히 제한되지 않으며, 통상적으로 알려진 레지스트 재료들중에서 원하는 다크 이로젼 특성을 가지는 재료를 선택하여 사용할 수 있다. 상기 캡핑층(130)이 R-607로 이루어진 경 우, 상기 제2 마스크층(140)이 2.38 중량% TMAH 수용액에 대하여 약 1 ∼ 10 Å/초의 용해도를 가진다면 상기 결합 캡핑층(135)에 비해 상기 제2 마스크층(140)의 현상액에 대한 용해도가 충분히 낮아질 수 있다.
제 2 마스크층 (140) 형성 후 열처리를 하면 결합 캡피층안에 있는 산성분이 제 2 마스크층 (140)으로 일정한 두께로 확산되어 용해제에 의해서 산이 침투된 제 2 마스크층(140) 일부가 제거될 수 있다.
도 7을 참조하면, 용해제를 이용하여 상기 제2 마스크층(140)을 그 상면으로부터 용해시킨다. 상기 용해제로서 표준 2.38 중량% TMAH 수용액과 같은 알칼리 수용액을 사용할 수 있다. 연속하여 상기 용해제를 이용하여 상기 복수의 제2 마스크 패턴(140) 및 노출된 결합 캡핑층(135)을 용해시킨다. 그 결과, 상기 제2 마스크층(140)과 결합 캡핑층(135)과의 용해제에 대한 용해도 차이로 인해 상기 제2 마스크층(140) 보다 상기 결합 캡핑층(135)이 먼저 제거된다. 상기 결합 캡핑층(135)이 제거되는 동안 상기 제2 마스크층(140)도 상기 산성분이 확산된 영역이 표면으로부터 소정 두께 만큼 용해되어 새로운 제 2 마스크 패턴 (145)이 형성된다.
필요에 따라, 상기 복수의 제2 마스크 패턴(145)은 상기 피식각막(110)으로부터 최종적으로 구현하고자 하는 복수의 미세 패턴의 피치 보다 2 배 큰 제1 피치로 반복 배치될 수 있다. 상기 복수의 제2 마스크 패턴(145) 각각의 폭은 상기 피식각막(110)에 형성하고자 하는 미세 패턴의 폭과 동일하게 형성될 수 있다.
도 8을 참조하면, 상기 복수의 제1 마스크 패턴(115) 및 복수의 제2 마스크 패턴(145)을 식각 마스크로 이용하여 상기 피식각막(110)을 식각하여 복수의 미세 패턴(112)을 형성한다.
상기 미세 패턴(112)이 형성된 후, 상기 복수의 미세 패턴(112) 위에 잔류하는 복수의 제1 마스크 패턴(115) 및 복수의 제2 마스크 패턴(145)을 제거한다. 복수의 제1 마스크 패턴(115) 및 복수의 제2 마스크 패턴(145)을 제거하기 위하여 애싱 (ashing) 및 스트립 (strip) 공정을 이용할 수 있다.
상기에서 소개한 산의 확산 성질을 이용 유기막질이 용해도가 차이 나도록 형성하여 이를 이용한 더블 패턴닝 기술은 간단한 사진공정으로 미세패턴을 손쉽게 만들 수 있다.
또한 기존의 증착 공정 및 식각 공정을 이용한 더블 패턴닝 기술은 공정의 복잡성뿐 아니라 피식각막이 홀수와 짝수 패턴에서 서로가 약간씩 차이날 수 있어 디바이스 전기적인 특성이 차이날 수 있다.
본 발명은 산의 확산 성질을 이용 각막질의 용해도를 차이 나게 만들어 더블 패턴닝 마스크를 만들기 때문에 일반적인 사진공정처럼 홀수 짝수 간 패턴의 차이가 없어 디바이스 전기적인 특성이 일정하다.
도 9 및 도 20은 본 발명의 일실시예에 따른 산의 확산 성질을 이용 유기막질간 용해도 차이를 만들어 더블 패턴닝 마스크를 만들고 이를 이용 플래시 메모리 소자를 형성하는 공정 단면도이다.
도 9를 참조하면, 반도체 기판 (200)은 메모리 셀 영역은 A 구간이고 주변회로 영역은 B 구간이다.
반도체 기판 (200)상에 터널 산화막 (205)을 형성하고 플로팅 게이트 전극이 되는 전극층 (210)을 형성하고 전극층상에 제1 마스크층(215)을 형성한다. 반도체 기판 (200)은 실리콘 웨이퍼 또는 SOI 기판과 같은 반도체 기판을 포함한다.
터널 산화막 (205)은 열산화막 공정으로 50 옹스트롱에서 100 옹스트롱 사이의 두께로 형성한다. 터널 산화막 (205)은 매우 막질이 좋고 내구성이 강해야 수많은 읽기 쓰기 프로그램 동작에도 디바이스에 문제를 일으키지 않음으로 매우 깨끗하고 막질이 좋아야 한다. 이러한 특성을 얻기 위해서는 레디칼 산화법을 이용하여 터널 산화막 (205)을 형성 할 수 있다.
플로팅 게이트 전극막 (210)은 폴리실리콘으로 화학적 기상 증착법(CVD)으로 형성한다. 폴리 실리콘 두께는 500 옹스트롱에서 1500 옹스트롱 사이의 값으로 증착한다. 그리고 단일층으로 형성하는 것이 아니라 1차적으로 약 300 옹스트옹 형성하고 나서 다시 2차적으로 나머지 두께를 형성하면 막질의 성질 및 디바이스 특성이 좋아진다.
상기 제 1 마스크 패턴(215)은 일반적인 레지스트 조성물로 얻어지는 감광액 패턴으로 얻어진다. 상기 제1 마스크 패턴(215)은 PAG (photoacid generator)를 함유하는 포지티브형 화학증폭형 레지스트 조성물로 구성될 수 있다.
상기 복수의 제1 마스크 패턴(215)을 경화 처리한다.
상기 경화 처리를 위하여 열, Ar 플라즈마, 또는 HBr 플라즈마를 이용할 수 있다. 상기 복수의 제1 마스크 패턴(215)을 경화 처리하기 위하여 열을 이용하는 경우, 예를 들면 상기 복수의 제1 마스크 패턴(115)이 형성된 결과물을 약 50 ∼ 200 ℃의 온도 하에서 수 초 ∼ 수 분, 예를 들면 1 분 동안 열처리할 수 있다.
도 10을 참조하면, 상기 복수의 제1 마스크 패턴(215) 각각의 측벽 및 상면을 덮는 캡핑층(220)을 형성한다.
상기 복수의 제1 마스크 패턴(215) 각각의 측벽 및 상면을 덮는 캡핑층(220)은 친수성 유기 화합물로 이루어질 수 있다. 또한, 상기 캡핑층(220)은 질소 원자를 가지는 헤테로 고리화합물 (heterocyclic compound), 또는 질소 원자를 가지는 헤테로 고리화합물로 이루어지는 치환기를 가지는 폴리머로 이루어질 수 있다. 예를 들면, 상기 캡핑층(220)은 피롤리돈 계열의 고분자를 포함할 수 있다.
상기 캡핑층(220)을 형성하기 위하여 질소 원자를 가지는 헤테로 고리화합물을 포함하는 수용성 고분자와 순수 (deionized water)와의 혼합물로 이루어지는 캡핑층 조성물을 상기 복수의 제1 마스크 패턴(215) 위에 코팅한 후, 약 120 ∼ 180 ℃의 온도하에서 약 20 ∼ 70 초 동안 베이크(bake)하여 상기 수용성 고분자를 상기 복수의 제1 마스크 패턴(215)의 노출 표면에 어태치(attach)시켜 결합 캡핑층(225)을 형성한다.
상기 결합 캡핑층(225)의 두께는 형성하고자 하는 게이트 패턴의 폭에 따라 다양하게 결정할 수 있다. 예를 들면, 상기 제1 마스크 패턴(215)의 측벽에서 상기 결합 캡핑층(225)의 폭이 상기 제1 마스크 패턴(215)의 폭의 약 1/2, 또는 그 이하로 되도록 상기 캡핑층(225) 두께를 조절할 수 있다.
상기 캡핑층(220)형성용 수용액 내에 질소 원자를 가지는 헤테로 고리화합물이 포함된 경우, 상기 헤테로 고리화합물에 포함된 질소 원자와 상기 제1 마스크 패턴(215)의 표면에 노출되어 있는 수소 원자와의 이온 결합에 의해 상기 제1 마스 크 패턴(215)의 표면에 상기 헤테로 고리화합물이 어태치되어 상기 결합 캡핑층(225)이 형성된다.
도 11을 참조하면, 상기 결합 캡핑층(225)이 형성된 후, 순수를 사용하는 세정 공정에 의해 상기 결합 캡핑층(225)이 되지 않은 잔류 캡핑층(220)을 제거한다.
도 12를 참조하면, 상기 결합 캡핑층(225)상에 산을 보충하기 위한 산용액층(230)을 공급 한다.
상기 산용액층(230)은 NfBSA (Nonaflicbutanesulfonicacid), 또는 CSA (Camphorsulfonicacid) 등을 포함하는 산용액이다. 상기 산용액층 (130) 조성물은 상기 용액을 0.01mg/L에서 50g/L의 양을 포함한다.
상기 산용액층(230)은 25℃에서 200℃ 범위에서 30초에서 180초 사이의 시간동안 열처리를 하면 확산작용에 의해서 결합 캡핑층(225)안으로 다량의 산이 확산되어 산이 보충된 결합 캡핑층 (235)이 된다.
상기 산이 보충된 결합층(235)의 산의 농도는 보충용 산용액층 (230) 조성물의 농도 및 열처리 온도 및 시간에 따라서 결정된다. 그러므로 디바이스가 요구하는 공정조건에 따라서 열처리 공정의 온도 시간을 달리 할 수 있다.
도 13을 참조하면, 산의 보충을 위한 열처리 공정이 끝나면 스핀드라이( spin-dry) 공정을 통하여 잔여 보충 산용액층 (230)을 제거 한다. 그러면 제 1 마스크 패턴 (215) 상에는 산이 충분히 포함된 결합 캡핑층(235)이 남는다.
제 14도를 참조하면, 상기 전극층(210)상의 결합 캡핑층(235) 사이의 공간 및 결합 캡핑층 (235)상에 제 2 마스크층(240)을 형성한다.
상기 제 2 마스크층(240)은 레지스트 조성물로 이루어질 수 있다.
상기 제2 마스크층(140)은 용해제, 예를 들면 표준 2.38 중량% TMAH (tetramethylammonium hydroxide) 수용액과 같은 알칼리 수용액에 대한 용해도가 상기 결합 캡핑층(235) 보다 더 낮은 재료로 이루어진다. 예를 들면, 상기 제2 마스크층(240)은 알칼리 수용액에 대한 용해율이 약 1 ∼ 10 Å/초인 재료로 구성될 수 있다. 상기 제2 마스크층(240)을 형성하기 위하여, 노광되지 않은 레지스트막이 현상액에 의해 용해 또는 현상되는 특성인 다크 이로젼 (dark erosion) 특성을 가지는 레지스트 재료로 상기 제2 마스크층(240)을 형성하되, 다크 이로젼 특성이 비교적 낮은 레지스트 재료를 사용하여 상기 제2 마스크층(240)을 형성함으로써, 상기 제2 마스크층(240)의 현상액에 대한 용해도가 상기 결합 캡핑층(235)의 경우보다 더 작게 되도록 할 수 있다.
제 2 마스크층 (240) 형성 후 열처리를 하면 결합 캡피층안에 있는 산성분이 제 2 마스크층 (240)으로 일정한 두께로 확산되어 용해제에 의해서 산이 침투된 제 2 마스크층(240) 일부가 제거될 수 있다. 이러한 경우 제 2 마스크 패턴 (240)의 선폭이 조절 된다.
도 15를 참조하면, 용해제를 이용하여 상기 제2 마스크층(240)을 그 상면으로부터 용해시킨다. 상기 용해제로서 표준 2.38 중량% TMAH 수용액과 같은 알칼리 수용액을 사용할 수 있다. 연속하여 상기 용해제를 이용하여 상기 복수의 제2 마스크 패턴(240) 및 노출된 결합 캡핑층(235)을 용해시킨다. 그 결과, 상기 제2 마스크층(240)과 결합 캡핑층(235)과의 용해제에 대한 용해도 차이로 인해 상기 제2 마 스크층(240) 보다 상기 결합 캡핑층(235)이 먼저 제거된다. 상기 결합 캡핑층(235)이 제거되는 동안 상기 제2 마스크층(240)도 상기 산성분이 확산된 영역이 표면으로부터 소정 두께 만큼 용해되어 선폭이 줄어든 새로운 제 2 마스크 패턴 (245)이 형성된다.
도 16을 참조하면, 상기 복수의 제1 마스크 패턴(215) 및 복수의 제2 마스크 패턴(245)을 식각 마스크로 이용하여 상기 전극층(210)을 식각하여 복수의 플로팅 전극 패턴(212)을 형성한다.
상기 플로팅 전극 패턴(212)이 형성된 후, 상기 플로팅 전극 패턴(212) 위에 잔류하는 복수의 제1 마스크 패턴(215) 및 복수의 제2 마스크 패턴(245)을 제거한다. 복수의 제1 마스크 패턴(215) 및 복수의 제2 마스크 패턴(245)을 제거하기 위하여 애싱 (ashing) 및 스트립 (strip) 공정을 이용할 수 있다.
도 17을 참조하면, 상기 반도체 기판(200)의 주변회로 영역상에 형성된 게이트 전극막 (210)을 통상의 사진 식각 공정을 통하여 고전압 저전압 전극(214)을 형성 한다.
도 18 및 도 19를 참조하면, 반도체 기판 (200)에 상기 플로팅 게이트 전극구조물 및 고전압 저전압 전극 구조물을 마스크로 하여 트렌치 홀(250)을 형성 한다. 트렌치 홀(250)은 소자 분리막이 충진 되어야 함으로 충진이 잘 될 수 있도록 약간의 경사각을 가져야하고 충진된 물질과 반도체 기판의 물리적 성질이 다를 때 생기는 스트레스가 디바이스 채널에 집중되지 않도록 기판과 약간의 경사를 가지고 형성되어 스트레스가 분산될 수 있도록 형성한다. 이러한 특성에 맞추어 충진하는 물질 및 방법은 제 1 소자분리막(255)으로 충진도 잘되고 기판과 물리적인 성질도 비슷한 폴리실라젠 (polysilazane) 물질을 이용한 SOG 공정으로 채울 수 있고, 또는 USG 물질을 적어도 1회 이상으로 나누어 반복 형성함으로 트렌치 내에서 보이드가 없도록 채우고 에치백 공정을 통하여 기판과 같은 높이로 평탄화를 한 다음, 제2 소자 분리막(260)으로 상부를 HDP(high density plasma ) CVD 산화막으로 채우고 CMP 공정을 통한 평탄화를 실시한다. 트렌치 형성 깊이는 2000 옹스트롱에서 4000 옹스트롱 사이에서 디바이스가 요구하는 특성에 맞추어 결정한다. 그리고 소자 분리 효과를 높이기 위해서 트렌치 형성전 주변에 필드 이온 불순물을 주입한다.
도 20을 참조하면, 메모리 셀 영역 A 의 제2 소자 분리막을 제거하고 층간 유전막(265)을 형성하고 제어 게이트 전극(270)을 형성한다.
상기 제어 게이트 전극(270) 및 주변회로 영역 B의 고전압 저전압 전극(214)상에 글로벌 평탄화층(280)을 형성한다. 추후 반도체 일반적인 공정으로 금속 배선 및 보호막을 형성하면 플래시 메모리 반도체 디바이스가 완성된다.
도 21은 본발명의 사상을 이용하여 만들어진 메모리 소자를 이용하는 시스템을 도시한 블록다이어그램이다.
도 21을 참조하면, CPU(310)와 메모리(320)가 연결되어 있다. 상기 메모리는 앞에서 설명한 산의 확산 성질을 이용한 더블 패턴닝 기술을 사용한 낸드 플래시 메모리 장치이다. 상기 메모리 장치는 낸드 플래시뿐만 아니라 본 발명의 사상을 응용한 노아 플래시 메모리도 될 수 있다. 상기 CPU(310)는 상기 메모리의 데이터 를 지원 받아서 동작 신호를 제공한다. 예를 들어 노우트북, 데스크탑, 간단한 디지털기기 등 메모리와 호스트의 명령을 전달하여 입출력 데이터를 표시하거나, 컨트롤하거나, 인가받은 컨트롤 신호를 기초로 메모리의 다양한 데이터를 사용 한다. 이러한 구조는 간단한 휴대용 멀티 디지털기기 등이 될 수 있다.
도 22는 본발명의 사상을 이용하여 만들어진 메모리 소자를 이용하는 또 다른 시스템을 도시한 블록다이어그램이다.
도 22를 참조하면, 본 실시예는 휴대용 장치 (400)를 나타낸다. 앞서 말했듯이 메모리 (320)는 산의 확산 성질을 이용한 더블 패턴닝 기술을 사용한 낸드 플래시 메모리 장치이다.
휴대장치 (400)은 MP3 플레이어, 비디오 플레이어, 비디오와 오디오 플레이어가 있는 PMP (portable multi-media player) 등이 될 수 있다. 상기 휴대용 장치 (400) 메모리 (320) 및 메모리 컨트롤러 (430), 인코더/디코더 (440), 표시부재(450) 및 인터페이스 (460)를 포함한다.
데이터는 인코더/디코더(440)에 의해 상기 메모리 컨트롤러 (430)를 경유하여 상기 메모리 (320)로부터 입출력 된다. 도 22에 점선으로 도시된 것과 같이, 상기 데이터는 EDC(440)로부터 상기 메모리 (320)로 직접 입력될 수 있고, 상기 메모리 (320)로부터 EDC(440)까지 직접 출력도 될 수 있다.
상기 EDC(440)는 상기 메모리 (320) 내에 저장하기 위한 데이터를 인코딩한다. 예를 들어, 상기 EDC(440)는 상기 메모리내에 오디오 비디오 데이터를 저장하기 위한 MP3, PMP 인코딩을 실행 시키 수 있다. 이와는 달리,상기 EDC(440)는 상기 메모리 (320) 내에 비디오 데이터를 저장하기 위한 MPEG 인코딩을 실행 시킬 수 있다. 또한, 상기 EDC(440)는 서로 다른 포맷들에 따른 서로 다른 타입의 데이터들을 인코딩하기 위한 복합 인코더를 포함한다. 예를 들어, 상기 EDC(440)는 오디오 데이터를 위한 MP3 인코더와 비디오 데이터를 위한 MPEG 인코더를 포함 할 수 있다.
상기 EDC(440)는 상기 메모리 (320)로부터 출력을 디코딩할 수 있다. 예를 들어, 상기 EDC(440)는 상기 메모리(320)로부터 출력된 오디오 데이터에 따라 MP3 디코딩을 수행 할 수 있다. 이와는 달리, 상기 EDC(440)는 상기 메모리 (320)로부터 출력된 비디오 데이터에 따라 MPEG 디코딩을 수행 할 수 있다. 예를 들어, 상기 EDC(440)는 오디오 데이터를 위한 MP3 디코더와 비디오 데이터를 위한 MPEG 디코더를 포함할 수 있다.
상기 EDC(440)는 단지 디코더만을 포함할 수 있다. 예를 들면, 엔코더 데이터를 이미 상기 EDC(440)로 입력받고, 메모리 컨트롤러(430) 및 또는 상기 메모리 (320)로 전달 될 수 있다.
상기 EDC(440)는 상기 인터페이스(460)를 경유하여 인코딩을 위한 데이터 또는 이미 인코딩된 데이터를 받을 수 있다. 상기 인터페이스(460)는 알려진 표준 (예을 들어 파이어와이어, USB 등)에 따를 수 있다. 예를 들어, 상기 인터페이스(460)는 파이어와이어 인터페이스, USB 인터페이스 등을 포함 한다. 데이터가 상기 메모리(320)로부터 상기 인터페이스(460)를 경유하여 출력 될 수 있다.
상기 표시 장치 (450)는 상기 메모리(320)에서 출력 되거나, 또는 EDC(440)에 의해서 디코딩된 데이터를 사용자에게 표시 할 수 있다. 예를 들어, 상기 표시 장치(450)는 오디오 데이터를 출력하는 스피커 잭, 비디오 데이터를 출력하는 디스플레이 스크린 등을 포함한다.
그러므로 본 발명의 시스템은 현재 많은 인기를 얻고 있는 PMP 등 휴데용 멀티 미디어 기기가 될 수 있다.
상기 설명한 것과 같이, 산의 확산 성질 이용한 유기막질간 용해도가 차이 나도록 형성하는 더블 패턴닝 기술은 간단한 사진공정으로 미세패턴을 손쉽게 만들 수 있어 설비의 투자 없이 기존 설비를 가지고 고집적 디바이스를 생산 할 수 있다.
본 발명인 산의 확산 성질 이용한 유기막질간 용해도가 차이 나도록 형성하는 더블 패턴닝 기술은 일반적인 사진공정처럼 홀수 짝수간 패턴의 차이가 없어 디바이스 전기적인 특성이 일정하여 전기적인 특성이 좋은 디바이스를 얻을 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명했지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경 시킬 수 있음을 이해할 수 있을 것이다.
도 1 및 도 8은 본 발명의 바람직한 실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 9 및 도 20은 본 발명의 다른 실시예에 따른 낸드 플래시 반도체 소자의 미세 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 21은 본 발명의 실시예에 따라 만든 낸드 플래시 메모리를 사용하는 시스템 블록다이어그램이다.
도 22는 본 발명의 실시예에 따라 만든 낸드 플래시 메모리를 사용하는 또 다른 시스템 블록다이어그램이다.
< 도면의 주요 부분에 대한 부호의 설명>
100, 200: 반도체 기판 110: 피식각막
115, 215: 제 1 마스크 패턴 125, 225: 결합 캡핑층
135, 235: 산공급 결합 캡핑층 140, 240: 제 2 마스크층
145,245: 제 2 마스크 패턴 210: 전극층
255, 260: 제 1 소자분리막, 제 2 소자 분리막
265: 층간 유전막 270: 콘트롤 게이트
280: 글로벌 평탄화막
310: CPU 320: 메모리
430: 메모리 콘트롤러 440:EDC
450:표시부재 460: 인터페이스
Claims (20)
- 반도체 기판상에 소정의 간격을 두고 제 1 마스크 패턴을 형성하는 단계;상기 제 1 마스크 패턴 측면 및 상면에 질소 원자를 가지는 헤테로 고리 화합물을 포함하는 물질로 이루어지는 캡핑층을 형성하고, 상기 캡핑층에 결합에너지를 가하여 제 1 마스크 패턴과 이온결합하는 결합 캐핑층을 형성하는 단계;상기 제 1 마스크 패턴 상에 형성된 상기 결합 캐핑층에 산 수용액을 공급하여 용해도를 높이는 단계;상기 제 1 마스크 상에 있는 상기 결합 캡핑층 사이에 상기 결합 캡핑층의 용해도보다 낮은 용해도를 갖는 물질로 제 2 마스크층을 형성하는 단계; 및상기 제 2 마스크층 상부 및 상기 결합 캡핑층을 용해제를 이용하여 제거하여 제 2 마스크 패턴을 형성하는 것이 특징인 반도체 소자 미세 패턴 형성 방법.
- 제1항에 있어서, 상기 산 수용액은 NfBSA (Nonaflicbutanesulfonicacid), 또는 CSA (Camphorsulfonicacid)를 포함하는 것이 특징인 반도체 소자 미세 패턴 형성 방법.
- 삭제
- 제1항에 있어서, 상기 캡핑층은 상기 제1 마스크 패턴의 표면에 노출되어 있는 수소 원자와의 이온 결합에 의해 상기 제1 마스크 패턴의 표면에 흡착되는 것을 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
- 제 1항에 있어서, 상기 용해제는 알칼리 수용액으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
- 제 1항에 있어서, 상기 제 2 마스크 패턴은 상기 결합 캡핑층의 산의 재확산에 의해서 선폭이 조절되는 것이 특징인 반도체 소자의 미세 패턴 형성 방법.
- 삭제
- 반도체 기판상에 피식각막을 형성하는 단계;상기의 피식각막 상에 소정의 간격을 두고 제 1 마스크 패턴을 형성하는 단계;상기 제 1 마스크 패턴 측면 및 상면에 질소 원자를 가지는 헤테로 고리 화합물을 포함하는 물질로 이루어지는 캡핑층을 형성하고, 상기 캡핑층에 결합에너지를 가하여 제 1 마스크 패턴과 이온결합하는 결합 캐핑층을 형성하는 단계;상기 제 1 마스크 패턴 상에 형성된 상기 결합 캐핑층에 산 수용액을 공급하여 용해도를 높이는 단계;상기 제 1 마스크 상에 있는 상기 결합 캡핑층 사이에 상기 결합 캡핑층의 용해도보다 낮은 용해도를 갖는 물질로 제 2 마스크층을 형성하는 단계;상기 제 2 마스크층 상부 및 상기 결합 캡핑층을 용해제를 이용하여 제거하여 제 2 마스크 패턴을 형성하는 단계; 및상기 제 1 마스크 패턴 및 상기 제 2 마스크 패턴을 마스크로 피식각막을 식각하여 미세 패턴을 형성하는 것이 특징인 반도체 소자 미세 패턴 형성 방법.
- 삭제
- 삭제
- 제 8항에 있어서, 상기 제2 마스크 패턴을 형성하는 단계에서 상기 결합 캡핑층이 제거된 후, 상기 제2 마스크층의 잔류 부분으로 이루어지는 상기 제2 마스크 패턴을 일부 제거하여 상기 제2 마스크 패턴의 폭을 감소시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
- 삭제
- 반도체 기판상에 게이트 전극막을 형성하는 단계;상기의 게이트 전극막 상에 소정의 간격을 두고 제 1 마스크 패턴을 형성하는 단계;상기 제 1 마스크 패턴 측면 및 상면에 질소 원자를 가지는 헤테로 고리 화합물을 포함하는 물질로 이루어지는 캡핑층을 형성하고, 상기 캡핑층에 결합에너지를 가하여 제 1 마스크 패턴과 이온결합하는 결합 캐핑층을 형성하는 단계;상기 제 1 마스크 패턴 상에 형성된 상기 결합 캐핑층에 산 수용액을 공급하여 용해도를 높이는 단계;상기 제 1 마스크 상에 있는 상기 결합 캡핑층 사이에 상기 결합 캡핑층의 용해도보다 낮은 용해도를 갖는 물질로 제 2 마스크층을 형성하는 단계;상기 제 2 마스크층 상부 및 상기 결합 캡핑층을 용해제를 이용하여 제거하여 제 2 마스크 패턴을 형성하는 단계; 및상기 제 1 마스크 패턴 및 제 상기 2 마스크 패턴을 마스크로 게이트 전극막을 식각하여 게이트 전극을 형성하는 것이 특징인 반도체 소자 미세 패턴 형성 방법.
- 삭제
- 삭제
- 제 13항에 있어서, 상기 게이트 전극 폭은 홀수 짝수 게이트에 관계 없이 일정하게 형성 되는 것이 특징인 반도체 소자 미세 패턴 형성 방법.
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090082645A KR101654048B1 (ko) | 2009-09-02 | 2009-09-02 | 더블 패턴닝 기술을 이용한 반도체 소자 및 제조방법 |
| US12/873,574 US8227349B2 (en) | 2009-09-02 | 2010-09-01 | Method of forming a mask pattern, method of forming a minute pattern, and method of manufacturing a semiconductor device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090082645A KR101654048B1 (ko) | 2009-09-02 | 2009-09-02 | 더블 패턴닝 기술을 이용한 반도체 소자 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110024587A KR20110024587A (ko) | 2011-03-09 |
| KR101654048B1 true KR101654048B1 (ko) | 2016-09-05 |
Family
ID=43625535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090082645A KR101654048B1 (ko) | 2009-09-02 | 2009-09-02 | 더블 패턴닝 기술을 이용한 반도체 소자 및 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8227349B2 (ko) |
| KR (1) | KR101654048B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8921034B2 (en) | 2012-09-28 | 2014-12-30 | Micron Technology, Inc. | Patterned bases, and patterning methods |
| KR102270752B1 (ko) * | 2014-08-11 | 2021-07-01 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
| TWI653687B (zh) | 2015-07-01 | 2019-03-11 | 聯華電子股份有限公司 | 半導體元件及其製作方法 |
| KR102230086B1 (ko) | 2016-11-16 | 2021-03-18 | 도쿄엘렉트론가부시키가이샤 | 분해능이하 기판 패터닝 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850216B1 (ko) | 2007-06-29 | 2008-08-04 | 삼성전자주식회사 | 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법 |
| JP2008197526A (ja) | 2007-02-15 | 2008-08-28 | Renesas Technology Corp | 微細パターンの形成方法、パターン保護材料と半導体装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2284300B (en) * | 1993-11-10 | 1997-11-19 | Hyundai Electronics Ind | Process for forming fine pattern of semiconductor device |
| US6379869B1 (en) * | 1999-03-31 | 2002-04-30 | Infineon Technologies Ag | Method of improving the etch resistance of chemically amplified photoresists by introducing silicon after patterning |
| KR100475080B1 (ko) * | 2002-07-09 | 2005-03-10 | 삼성전자주식회사 | Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법 |
| KR100669547B1 (ko) * | 2002-12-30 | 2007-01-15 | 주식회사 하이닉스반도체 | 포토레지스트용 오버코팅 조성물 및 이를 이용한포토레지스트 패턴 형성방법 |
| KR100618851B1 (ko) * | 2004-04-08 | 2006-09-01 | 삼성전자주식회사 | 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴 형성용 코팅 조성물 제조 방법 및 반도체 소자의제조 방법 |
| KR100640587B1 (ko) | 2004-09-23 | 2006-11-01 | 삼성전자주식회사 | 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법 |
| JP5430821B2 (ja) * | 2006-09-19 | 2014-03-05 | 東京応化工業株式会社 | レジストパターン形成方法 |
| US7741015B2 (en) * | 2007-02-16 | 2010-06-22 | Shin-Etsu Chemical Co., Ltd. | Patterning process and resist composition |
| JP4840255B2 (ja) | 2007-05-29 | 2011-12-21 | Ｊｓｒ株式会社 | パターン形成方法及びそれに用いる樹脂組成物 |
| JP2009042582A (ja) | 2007-08-10 | 2009-02-26 | Tokyo Ohka Kogyo Co Ltd | 微細パターン形成方法及び被覆膜形成用材料 |
| JP5013119B2 (ja) * | 2007-09-20 | 2012-08-29 | 信越化学工業株式会社 | パターン形成方法並びにこれに用いるレジスト材料 |
| KR101523951B1 (ko) * | 2008-10-09 | 2015-06-02 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
-
2009
- 2009-09-02 KR KR1020090082645A patent/KR101654048B1/ko active IP Right Grant
-
2010
- 2010-09-01 US US12/873,574 patent/US8227349B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008197526A (ja) | 2007-02-15 | 2008-08-28 | Renesas Technology Corp | 微細パターンの形成方法、パターン保護材料と半導体装置 |
| KR100850216B1 (ko) | 2007-06-29 | 2008-08-04 | 삼성전자주식회사 | 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110024587A (ko) | 2011-03-09 |
| US8227349B2 (en) | 2012-07-24 |
| US20110053362A1 (en) | 2011-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101523951B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US8940643B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
| US8470708B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
| US6300235B1 (en) | Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide | |
| KR100822622B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| US11955343B2 (en) | Two-stage bake photoresist with releasable quencher | |
| TW200836260A (en) | De-fluoridation process | |
| JP2012027473A (ja) | 酸拡散を利用する半導体素子の製造方法 | |
| TW201131699A (en) | Methods of patterning materials, and methods of forming memory cells | |
| US9613821B2 (en) | Method of forming patterns and method of manufacturing integrated circuit device | |
| US11131919B2 (en) | Extreme ultraviolet (EUV) mask stack processing | |
| KR101573464B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR101654048B1 (ko) | 더블 패턴닝 기술을 이용한 반도체 소자 및 제조방법 | |
| JP2001196478A (ja) | 半導体装置の製造方法、フラッシュメモリの製造方法、およびスタティックランダムアクセスメモリの製造方法ならびにフラッシュメモリ | |
| JP2016201542A (ja) | オープンフィーチャ内に誘電体分離構造を作成するサブトラクティブ法 | |
| JP2000195789A (ja) | 半導体素子の製造方法 | |
| CN102201365B (zh) | 用于制造半导体器件的方法 | |
| JP2001343757A (ja) | レジストパターンの形成方法 | |
| US20110300712A1 (en) | Methods of Forming a Photoresist Pattern Using Plasma Treatment of Photoresist Patterns | |
| CN102054743A (zh) | 制作半导体器件中的接触孔的方法 | |
| JPWO2009054413A1 (ja) | 半導体装置の作製方法 | |
| JP4994566B2 (ja) | ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法 | |
| KR100919564B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR20080004215A (ko) | 반도체 소자의 형성 방법 | |
| JP2006133315A (ja) | 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190731 Year of fee payment: 4 |